DE102021116945A1 - Verfahren zum bilden eines driftgebietes eines superjunction-bauelements - Google Patents

Verfahren zum bilden eines driftgebietes eines superjunction-bauelements Download PDF

Info

Publication number
DE102021116945A1
DE102021116945A1 DE102021116945.3A DE102021116945A DE102021116945A1 DE 102021116945 A1 DE102021116945 A1 DE 102021116945A1 DE 102021116945 A DE102021116945 A DE 102021116945A DE 102021116945 A1 DE102021116945 A1 DE 102021116945A1
Authority
DE
Germany
Prior art keywords
regions
implantation
openings
mask
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102021116945.3A
Other languages
English (en)
Inventor
Michael Hell
Dethard Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102021116945.3A priority Critical patent/DE102021116945A1/de
Priority to US17/846,638 priority patent/US20230006038A1/en
Priority to CN202210758197.XA priority patent/CN115566041A/zh
Publication of DE102021116945A1 publication Critical patent/DE102021116945A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Es werden Verfahren zum Bilden eines Driftgebiets eines Superjunction-Bauelements und ein Superjunction-Bauelements offenbart. Ein Verfahren, das zumindest einen Driftgebietabschnitt, der eine Halbleiterschicht mit ersten Gebieten eines ersten Dotierungstyps und zweiten Gebieten eines zweiten Dotierungstyps enthält, bildet, wobei die ersten Gebiete und die zweiten Gebiete in einer ersten lateralen Richtung der Halbleiterschicht abwechselnd angeordnet sind. Das Bilden des zumindest einen Driftgebietabschnitts beinhaltet: das Bilden einer Implantationsmaske auf einer ersten Oberfläche der Halbleiterschicht, wobei die Implantationsmaske erste Öffnungen, die in der ersten lateralen Richtung jeweils eine erste Breite aufweisen, enthält; das Implantieren von Dotierstoffatomen vom ersten Dotierungstyp durch die ersten Öffnungen in die erste Oberfläche in einem ersten Implantationsprozess; das Erhöhen einer Größe der ersten Öffnungen, um zweite Öffnungen mit einer zweiten Breite in der lateralen Richtung zu erhalten; das Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp durch die zweiten Öffnungen in die erste Oberfläche in einem zweiten Implantationsprozess; das Entfernen der Implantationsmaske; und das Implantieren von Dotierstoffatomen vom ersten Dotierungstyp in die erste Oberfläche nach dem Entfernen der Implantationsmaske in einem dritten Implantationsprozess.

Description

  • Diese Offenbarung betrifft allgemein Verfahren zum Bilden eines Driftgebiets eines Superjunction-Bauelements wie beispielsweise eines Superjunction-Transistorbauel ements.
  • Ein Superjunction-Bauelement enthält ein Driftgebiet mit mehreren ersten Gebieten eines ersten Dotierungstyps (Leitfähigkeitstyps) und mehreren zweiten Gebieten eines zum ersten Dotierungstyp komplementären zweiten Dotierungstyps, wobei die ersten und zweiten Gebiete abwechselnd angeordnet sind. In einigen Veröffentlichungen werden die Gebiete vom ersten Dotierungstyp als Driftgebiete bezeichnet und die Gebiete vom zweiten Dotierungstyp werden als Kompensationsgebiete bezeichnet.
  • Das Bilden des Driftgebiets kann das Bilden von zumindest einer Halbleiterschicht, das Implantieren der Dotierstoffatome vom ersten Typ in die Halbleiterschicht durch Öffnungen in einer ersten Implantationsmaske und das Implantieren der Dotierstoffatome vom zweiten Typ in die Halbleiterschicht durch Öffnungen in einer von der ersten Implantationsmaske verschiedenen zweiten Implantationsmaske beinhalten. Es ist wünschenswert, die Menge an im ersten Implantationsprozess implantierten Dotierstoffatomen vom ersten Typ und die Menge an im zweiten Implantationsprozess implantierten Dotierstoffatomen vom zweiten Typ auszugleichen. Dies kann durch Bilden der Öffnungen in der ersten und zweiten Implantationsmaske derart erreicht werden, dass diese Öffnungen die gleiche Größe haben, so dass in jede Öffnung die gleiche Menge an Dotierstoffatomen implantiert wird. Aufgrund von Schwankungen beim Herstellungsprozess der ersten und zweiten Implantationsmaske kann die Größe der Öffnungen relativ zu einer gewünschten Größe jedoch um bis zu 20 % abweichen, was zu einem erheblichen Ungleichgewicht der Menge an Dotierstoffatomen des ersten und zweiten Typs führen kann.
  • Es besteht Bedarf an einem verbesserten Prozess zum Bilden eines Driftgebiets eines Superjunction-Bauelements.
  • Ein Beispiel betrifft ein Verfahren. Das Verfahren beinhaltet das Bilden zumindest eines Driftgebietabschnitts, der eine Halbleiterschicht mit ersten Gebieten eines ersten Dotierungstyps und zweiten Gebieten eines zweiten Dotierungstyps enthält, wobei die ersten Gebiete und die zweiten Gebiete in einer ersten lateralen Richtung der Halbleiterschicht abwechselnd angeordnet sind. Das Bilden des zumindest einen Driftgebietabschnitts beinhaltet: das Bilden einer Implantationsmaske auf einer ersten Oberfläche der Halbleiterschicht, wobei die Implantationsmaske erste Öffnungen, von denen jede in der ersten lateralen Richtung eine erste Breite aufweist, enthält; das Implantieren von Dotierstoffatomen vom ersten Dotierungstyp durch die ersten Öffnungen in die erste Oberfläche in einem ersten Implantationsprozess; das Erhöhen einer Größe der ersten Öffnungen, um zweite Öffnungen mit einer zweiten Breite in der lateralen Richtung zu erhalten; das Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp durch die zweiten Öffnungen in die erste Oberfläche in einem zweiten Implantationsprozess; das Entfernen der Implantationsmaske; und das Implantieren von Dotierstoffatomen vom ersten Dotierungstyp in die erste Oberfläche nach dem Entfernen der Implantationsmaske in einem dritten Implantationsprozess.
  • Ein weiteres Beispiel betrifft ein weiteres Verfahren. Das Verfahren beinhaltet: das Bilden zumindest eines Driftgebietabschnitts, der eine Halbleiterschicht mit ersten Gebieten eines ersten Dotierungstyps und zweiten Gebieten eines zweiten Dotierungstyps enthält, wobei die ersten Gebiete und die zweiten Gebiete in einer ersten lateralen Richtung der Halbleiterschicht abwechselnd angeordnet sind. Das Bilden des zumindest einen Driftgebietabschnitts beinhaltet: das Bilden einer Implantationsmaske auf einer ersten Oberfläche der Halbleiterschicht, wobei die Implantationsmaske erste Öffnungen, von denen jede in der ersten lateralen Richtung eine erste Breite aufweist, enthält; das Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp durch die ersten Öffnungen in die erste Oberfläche in einem ersten Implantationsprozess; das Verringern einer Größe der ersten Öffnungen, um zweite Öffnungen mit einer zweiten Breite in der lateralen Richtung zu erhalten; das Implantieren von Dotierstoffatomen vom ersten Dotierungstyp durch die zweiten Öffnungen in die erste Oberfläche in einem zweiten Implantationsprozess; das Entfernen der Implantationsmaske; und das Implantieren von Dotierstoffatomen vom ersten Dotierungstyp in die erste Oberfläche nach dem Entfernen der Implantationsmaske in einem dritten Implantationsprozess.
  • Ein weiteres Beispiel betrifft ein Superjunction-Bauelement. Das Superjunction-Bauelement enthält zumindest einen Driftgebietabschnitt, der eine Halbleiterschicht mit ersten Gebieten eines ersten Dotierungstyps und zweiten Gebieten eines zweiten Dotierungstyps enthält. Die ersten Gebiete und die zweiten Gebiete sind in einer ersten lateralen Richtung der Halbleiterschicht abwechselnd angeordnet, wobei erste Gebiete einer ersten Gruppe nur eine Implantationsdosis vom ersten Dotierungstyp enthalten, und wobei eine zweite Gruppe der ersten Gebiete eine Implantationsdosis vom ersten Dotierungstyp und eine Implantationsdosis vom zweiten Dotierungstyp enthält.
  • Beispiele werden im Folgenden unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur zum Verständnis dieser Prinzipien erforderliche Aspekte dargestellt werden. Die Zeichnungen sind nicht maßstabsgetreu. In den Zeichnungen bezeichnen dieselben Bezugszeichen gleiche Merkmale.
    • 1 zeigt eine vertikale Querschnittsansicht eines Superjunction-Bauelements gemäß einem Beispiel;
    • 2 zeigt eine horizontale Querschnittsansicht eines Beispiels für ein Driftgebiet des Superjunction-Bauelements;
    • 3 zeigt ein Flussdiagramm eines Beispiels für ein Verfahren zum Bilden von einem oder mehr Driftgebietabschnitten des Driftgebiets;
    • Die 4A - 4E zeigen eine vertikale Querschnittsansicht einer Halbleiterschicht während Prozessabläufen gemäß 3;
    • 5 zeigt eine vertikale Querschnittsansicht eines Halbleiterkörpers, der einen gemäß dem Verfahren nach 3 gebildeten Driftgebietabschnitt enthält;
    • 6 zeigt eine vertikale Querschnittsansicht eines Halbleiterkörpers, der mehrere gemäß dem Verfahren nach 3 gebildete Driftgebietabschnitte enthält;
    • Die 7A - 7B zeigen ein Beispiel für ein Verfahren zum lateralen Ätzen einer Implantationsmaske;
    • 8 zeigt schematisch einen Wafer, der mehrere Halbleiterkörper enthält;
    • Die 9A - 9D zeigen ein Beispiel für ein Verfahren zum Überwachen eines lateralen Ätzprozesses;
    • 10 zeigt ein Flussdiagramm eines weiteren Beispiels für ein Verfahren zum Bilden von einem oder mehr Driftgebietabschnitten des Driftgebiets;
    • Die 11A - 11C zeigen eine vertikale Querschnittsansicht einer Halbleiterschicht während Prozessabläufen gemäß 10;
    • 12 zeigt eine vertikale Querschnittsansicht eines Halbleiterkörpers, der einen dem Verfahren nach 10 gebildeten Driftgebietabschnitt enthält;
    • 13 zeigt eine vertikale Querschnittsansicht eines Halbleiterkörpers, der mehrere gemäß dem Verfahren nach 10 gebildete Driftgebietabschnitte enthält;
    • Die 14A - 14B veranschaulichen ein Beispiel für ein Verfahren zum Verringern einer Größe von Öffnungen in einer Implantationsmaske;
    • Die 15 - 17 zeigen verschiedene Beispiele für eine Kopfstruktur eines Transistorbauelements; und
    • 18 zeigt ein Beispiel für eine Kopfstruktur einer Schottky-Diode.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zum Zweck der Veranschaulichung Beispiele, wie die Erfindung verwendet und implementiert werden kann. Es versteht sich, dass die Eigenschaften der verschiedenen hier beschriebenen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich etwas anderes vermerkt ist.
  • 1 zeigt schematisch eine Schnittansicht eines Abschnitts eines Superjunction-Bauelements. Das Superjunction-Bauelement enthält einen Halbleiterkörper 100 und ein in dem Halbleiterkörper 100 angeordnetes Driftgebiet 2. Das Driftgebiet 2 enthält mehrere erste Gebiete 4 eines ersten Dotierungstyps (Leitfähigkeitstyps) und mehrere zweite Gebiete 5 eines zum ersten Dotierungstyp komplementären zweiten Dotierungstyps (Leitfähigkeitstyps). Die ersten Gebiete 4 und die zweiten Gebiete 5 sind abwechselnd in dem Halbleiterkörper 100 angeordnet, und zwischen jedem ersten Gebiet 4 und einem entsprechenden angrenzenden zweiten Gebiet 5 ist ein pn-Übergang gebildet. Bei dem in 1 gezeigten Beispiel sind die ersten Gebiete 4 und die zweiten Gebiete 5 lediglich zum Zweck der Darstellung in einer ersten lateralen Richtung x des Halbleiterkörpers 100 abwechselnd angeordnet.
  • Der Halbleiterkörper 100 kann ein herkömmliches Halbleitermaterial enthalten. Gemäß einem Beispiel basiert der Halbleiterkörper 100 auf Siliziumkarbid (SiC). Gemäß einem anderen Beispiel basiert der Halbleiterkörper 100 auf Silizium (Si). In diesem Zusammenhang kann „basiert auf einem Material“ bedeuten, dass der Halbleiterkörper 100, mit Ausnahme von unerwünschten Verunreinigungen oder beabsichtigter Dotierung, das genannte Halbleitermaterial aufweist oder im Wesentlichen daraus besteht.
  • Die ersten und zweiten Gebiete 4, 5 können in einer zweiten lateralen Richtung y des Halbleiterkörpers 100 langgestreckt sein. Dies ist in 2, die eine horizontale Querschnittsansicht des Halbleiterkörpers 100 gemäß 1 in einer horizontalen Schnittebene A-A zeigt, dargestellt. Die „horizontale Schnittebene A-A“ ist eine Schnittebene, die senkrecht zu der in 1 gezeigten vertikalen Schnittebene steht. Die zweite laterale Richtung y verläuft gemäß einem Beispiel im Wesentlichen senkrecht zu der ersten lateralen Richtung x. Dass die ersten und zweiten Gebiete 4, 5 „länglich“ sind, bedeutet, dass eine Länge der ersten und zweiten Gebiete 4, 5, die eine Abmessung in der zweiten lateralen Richtung y ist, deutlich größer ist als eine entsprechende Breite, die eine Abmessung in der ersten lateralen Richtung ist. Bei den in den 1 und 2 gezeigten Beispielen ist die Breite w4, w5 die Abmessung in der ersten lateralen Richtung x und die „Länge“ ist die Abmessung in der zweiten lateralen Richtung y des Halbleiterkörpers 100. Gemäß einem Beispiel bedeutet „deutlich größer“, dass das Verhältnis zwischen Länge und Breite größer als 10, größer als 100 oder sogar größer als 1000 ist.
  • Bezugnehmend auf 1 sind die ersten Gebiete 4 mit einem ersten Lastknoten 71 des Superjunction-Bauelements verbunden, und die zweiten Gebiete 5 sind mit einem zweiten Lastknoten 72 des Transistorbauelements verbunden. Eine Verbindung zwischen den zweiten Gebieten 5 und dem zweiten Lastknoten 72 ist in 1 nur schematisch dargestellt. Beispiele dafür, wie diese Verbindungen implementiert werden können, werden unter Bezugnahme auf Beispiele weiter unten erläutert.
  • Gemäß einem Beispiel sind die ersten Gebiete 4 über ein weiteres Halbleitergebiet 11 vom ersten Dotierungstyp mit dem ersten Lastknoten 71 verbunden.
  • Das weitere Halbleitergebiet 11 kann an die ersten Gebiete 4 angrenzen. Dies ist jedoch in 1 nicht gezeigt. Optional ist, wie in 1 gezeigt, ein Puffergebiet 12 vom ersten Dotierungstyp zwischen dem weiteren Halbleitergebiet 11 und den ersten Gebieten 4 angeordnet. Gemäß einem Beispiel ist eine Dotierungskonzentration des Puffergebiets 12 niedriger als eine Dotierungskonzentration des weiteren Halbleitergebiets 11. Gemäß einem Beispiel ist die Dotierungskonzentration des Puffergebiets 12 niedriger als die Dotierungskonzentration des weiteren Halbleitergebiets 11 und kann weniger als 20 %, weniger als 10 % oder sogar weniger als 1 % der Dotierungskonzentration des weiteren Halbleitergebiets 11 betragen.
  • Bezugnehmend auf 1 enthält das Superjunction-Bauelement weiterhin eine Kopfstruktur 3, die zwischen dem zweiten Lastknoten 72 und den ersten Gebieten 4 angeschlossen ist. Die Kopfstruktur 3 kann zumindest teilweise in den Halbleiterkörper 100 integriert sein. Beispiele dafür, wie die Kopfstruktur 3 implementiert werden kann, werden unter Bezugnahme auf Beispiele weiter unten erläutert.
  • Grundsätzlich definiert die Kopfstruktur 3 einen Betriebszustand des Superjunction-Bauelements, wobei der Betriebszustand einen leitenden Zustand oder einen sperrenden Zustand beinhalten kann. Im leitenden Zustand ist das Superjunction-Bauelement dazu ausgebildet, einen Strom über die ersten Gebiete 4 zwischen dem ersten Lastknoten 71 und dem zweiten Lastknoten 72 zu leiten, wenn eine Spannung zwischen dem ersten Lastknoten 71 und dem zweiten Lastknoten 72 angelegt ist. Im Sperrzustand ist das Superjunction-Bauelement dazu ausgebildet, zu sperren, wenn eine Spannung zwischen dem ersten Lastknoten 71 und dem zweiten Lastknoten 72 angelegt ist, vorausgesetzt, dass die Spannung niedriger als ein Spannungssperrvermögen des Superjunction-Bauelements ist. Das „Spannungssperrvermögen“ ist die maximale Spannung, der das Superjunction-Bauelement im Sperrzustand widerstehen kann, bevor ein Lawinendurchbruch auftritt.
  • Die Implementierung der Kopfstruktur 3 ist abhängig von der Art des Superjunction-Bauelements. Das Superjunction-Bauelement kann als passives Bauelement wie beispielsweise eine Schottky-Diode implementiert sein. In diesem Fall ist der Betriebszustand des Superjunction-Bauelements nur von einer Polarität einer zwischen dem ersten Lastknoten 71 und dem zweiten Lastknoten 72 angelegten Lastpfadspannung VLP abhängig, wobei sich das Superjunction-Bauelement im leitenden Zustand befindet, wenn die Lastpfadspannung VLP eine erste Polarität aufweist, und im Sperrzustand, wenn die Lastpfadspannung VLP eine der ersten Polarität entgegengesetzte zweite Polarität aufweist.
  • Das Superjunction-Bauelement kann auch als aktives Bauelement wie beispielsweise ein Transistorbauelement implementiert werden. In diesem Fall kann die Steuerstruktur einen Steuerknoten 73 (in 1 anhand gestrichelter Linien dargestellt), der dazu ausgebildet ist, einen leitenden Kanal zwischen dem zweiten Lastknoten 72 und den ersten Gebieten 4 in Abhängigkeit von einer zwischen dem Steuerknoten 73 und dem zweiten Lastknoten 72 angelegten Ansteuerspannung VDRV zu steuern, enthalten. In einem Transistorbauelement kann der erste Lastknoten 71 als Drainknoten bezeichnet werden, der zweite Lastknoten 72 kann als Sourceknoten bezeichnet werden, der Steuerknoten 73 kann als Gateknoten bezeichnet werden, die Lastpfadspannung VLP kann als Drain-Source-Spannung bezeichnet werden und die Ansteuerspannung VDRV kann als Gate-Source-Spannung bezeichnet werden. Das weitere Halbleitergebiet 11 kann ein Drain-Gebiet des Transistorbauelements bilden.
  • Ein Transistorbauelement kann in einem in Vorwärtsrichtung vorgespannten Zustand („forward biased state“) und einem in Rückwärtsrichtung vorgespannten Zustand („reverse biased state“) betrieben werden. Ob sich das Bauelement im in Vorwärtsrichtung vorgespannten Zustand oder im in Rückwärtsrichtung vorgespannten befindet, hängt von einer Polarität der Lastpfadspannung (Drain-Source-Spannung) VLP ab. Im in Rückwärtsrichtung vorgespannten Zustand sind die Polarität und ein Betrag der Drain-Source-Spannung VLP derart, dass der pn-Übergang zwischen den ersten und zweiten Gebieten 4, 5 unabhängig von der Ansteuerspannung (Gate-Source-Spannung) VDRV in Vorwärtsrichtung vorgespannt ist. Somit leitet das Transistorbauelement im in Rückwärtsrichtung vorgespannten Zustand einen Strom unabhängig von einem Betriebszustand der Kopfstruktur 3.
  • Im in Vorwärtsrichtung vorgespannten Zustand des Transistorbauelements ist die Polarität der Drain-Source-Spannung VDS derart, dass der Betriebszustand durch die Gate-Source-Spannung VDRV gesteuert werden kann. Im in Vorwärtsrichtung vorgespannten Zustand kann das Transistorbauelement im leitenden Zustand (Ein-Zustand) oder im Sperrzustand (Aus-Zustand) betrieben werden. Im Ein-Zustand erzeugt die Kopfstruktur 3 einen leitenden Kanal zwischen dem zweiten Lastknoten 72 und den ersten Gebieten 4, so dass ein Strom zwischen dem ersten Lastknoten 71 und dem zweiten Lastknoten 72 über die Kopfstruktur 3 und die ersten Gebiete 4 vom ersten Dotierungstyp fließen kann. Im Aus-Zustand ist der leitende Kanal in der Kopfstruktur 3 unterbrochen.
  • Das Superjunction-Bauelement besitzt eine Stromflussrichtung, die eine Richtung, in der ein Strom zwischen dem ersten Lastknoten 71 und dem zweiten Lastknoten 72 innerhalb des Halbleiterkörpers 100 in den ersten Gebieten 4 fließen kann, ist. Bei dem in 1 gezeigten Beispiel entspricht die Stromrichtung der vertikalen Richtung z des Halbleiterkörpers 100, so dass das weitere Halbleitergebiet 11 in der vertikalen Richtung von der Kopfstruktur 3 beabstandet ist. Die vertikale Richtung z kann senkrecht zu der ersten lateralen Richtung x und der zweiten lateralen Richtung y, entlang der sich der Halbleiterkörper 100 hauptsächlich ausbreitet, verlaufen. Eine erste Oberfläche 101 des Halbleiterkörpers ist eine Oberfläche, unter der aktive Gebiete der Kopfstruktur 3 in den Halbleiterkörper 100 integriert sind, und eine zweite Oberfläche 102 des Halbleiterkörpers 100 wird durch das weitere Halbleitergebiet 11 gebildet. Die in 1 dargestellte „vertikale Querschnittsansicht“ ist eine Schnittansicht in einer Schnittebene senkrecht zu der ersten Oberfläche 101 und der zweiten Oberfläche 102 und parallel zu der vertikalen Richtung z.
  • Im Sperrzustand des Superjunction-Bauelements dehnen sich in den ersten Gebieten 4 und den zweiten Gebieten 5 Raumladungsgebiete (Verarmungsgebiete) aus, so dass die ersten Gebiete 4 und die zweiten Gebiete 5 von Ladungsträgern ausgeräumt werden können, wenn die Lastpfadspannung steigt. Auf diese Weise werden Ladungsträger in den ersten Gebieten 4 durch Ladungsträger in den zweiten Gebieten 5 „kompensiert“. Im Vergleich zu einem konventionellen Bauelement, das die zweiten Gebiete nicht aufweist, können die ersten Gebiete 4 daher mit einer höheren Dotierungskonzentration implementiert werden, wobei die höhere Dotierungskonzentration der ersten Gebiete 4 im Vergleich zu dem konventionellen Bauelement zu einem geringeren Ein-Widerstand führt. Der „Ein-Widerstand“ ist der elektrische Widerstand des Bauelements zwischen dem ersten Lastknoten 71 und dem zweiten Lastknoten 72 im leitenden Zustand.
  • Beim Herstellungsprozess eines Superjunction-Bauelements des in 1 gezeigten Typs ist es wünschenswert, die Menge an Ladungsträgern vom ersten Dotierungstyp und die Menge an Ladungsträgern vom zweiten Dotierungstyp, die in den Halbleiterkörper 100 eingebracht werden, genau zu steuern.
  • 3 zeigt ein Flussdiagramm eines Beispiels für ein Verfahren zum Bilden eines Driftgebietabschnitts, der eine Halbleiterschicht mit ersten Gebieten eines ersten Dotierungstyps und zweiten Gebieten eines zweiten Dotierungstyps enthält, wobei die ersten Gebiete und die zweiten Gebiete in einer ersten lateralen Richtung der Halbleiterschicht abwechselnd angeordnet sind. Gemäß einem Beispiel bildet der gemäß dem Flussdiagramm nach 3 gebildete Driftgebietabschnitt das Driftgebiet des Superjunction-Bauelements. Bei dem weiteren Beispiel beinhaltet das Bilden des Driftgebietabschnitts das Bilden von zwei oder mehr Driftgebietabschnitten übereinander.
  • Bezug nehmend auf 3 beinhaltet das Verfahren das Bilden einer Implantationsmaske auf einer ersten Oberfläche der Halbleiterschicht, wobei die Implantationsmaske erste Öffnungen, die in einer ersten lateralen Richtung jeweils eine erste Breite aufweisen, enthält (1001). Das Verfahren beinhaltet weiterhin das Implantieren von Dotierstoffatomen eines ersten Dotierungstyps durch die ersten Öffnungen in die erste Oberfläche in einem ersten Implantationsprozess (1002) und nach dem ersten Implantationsprozess das Erhöhen einer Größe der ersten Öffnungen, um zweite Öffnungen, die in der lateralen Richtung eine zweite Breite aufweisen, zu erhalten (1003). Das Verfahren beinhaltet weiterhin das Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp durch die zweiten Öffnungen in die erste Oberfläche in einem zweiten Implantationsprozess (1004), das Entfernen der Implantationsmaske (1005) und, nach dem Entfernen der Implantationsmaske, das Implantieren von Dotierstoffatomen vom ersten Dotierungstyp in die erste Oberfläche in einem dritten Implantationsprozess (1006).
  • Ein Beispiel für das Verfahren gemäß 3 ist in den 4A - 4E ausführlicher dargestellt. Jede dieser Figuren zeigt eine vertikale Querschnittsansicht eines Abschnitts einer Halbleiterschicht 120 während des Herstellungsprozesses. Diese Halbleiterschicht 120 bildet einen Teil des Halbleiterkörpers 100 des fertigen Transistorbauelements. Zur Zeit der Vearbeitens der ersten Halbleiterschicht 120 können weitere Abschnitte des Halbleiterkörpers 100 wie beispielsweise das weitere Halbleitergebiet 11 und das optionale Puffergebiet 12 bereits gebildet worden sein. Diese weiteren Abschnitte sind jedoch in den 4A - 4E nicht dargestellt.
  • Bezugnehmend auf 4A beinhaltet das Verfahren das Bilden einer Implantationsmaske 200 auf einer ersten Oberfläche 121 der Halbleiterschicht 120. Die Implantationsmaske 200 enthält erste Öffnungen 202 und erste Maskengebiete (Mesa-Gebiete) 201, die zwischen den ersten Öffnungen 202 angeordnet sind. Gemäß einem Beispiel ist die Implantationsmaske 200 eine Oxid-Hartmaske oder weist eine solche auf. Das Bilden der ersten Öffnungen kann das Bilden einer Ätzmaske (nicht gezeigt) auf der die Implantationsmaske bildenden Schicht und das Ätzen der Öffnungen in einem anisotropen Ätzprozess beinhalten.
  • Bezugnehmend auf 4A beinhaltet das Verfahren weiterhin das Implantieren von Dotierstoffatomen vom ersten Typ über die ersten Öffnungen 202 der Implantationsmaske 200 in die Halbleiterschicht 120. Das Implantieren der Dotierstoffatome vom ersten Typ in dem ersten Implantationsprozess führt zu ersten implantierten Gebieten 41 in der Halbleiterschicht 120, wobei die ersten implantierten Gebiete 41 Dotierstoffatome vom ersten Dotierungstyp enthalten.
  • Nach dem in 4A dargestellten ersten Implantationsprozess enthält die Halbleiterschicht 120 die ersten implantierten Gebiete 41 unterhalb der Öffnungen 202, und Gebiete 60, die sich unterhalb derjenigen Abschnitte der ersten Oberfläche 121, die durch die Maskengebiete 201 der Implantationsmaske 200 bedeckt sind, befinden. Diese Gebiete 60 werden durch den Implantationsprozess nicht beeinflusst, so dass eine Dotierungskonzentration dieser Gebiete 60 nach dem ersten Implantationsprozess gleich einer Basisdotierungskonzentration der Halbleiterschicht 120 vor dem Bilden der Implantationsmaske 200 ist. Diese Gebiete werden deshalb im Folgenden als Basisgebiete 60 bezeichnet. Gemäß einem Beispiel ist die Halbleiterschicht 120 intrinsisch oder schwach dotiert, so dass ihre Basisdotierungskonzentration kleiner als 1E17 cm-3, kleiner als 1E15 cm-3 oder sogar kleiner als 1E14 cm-3 ist.
  • Jede der ersten Öffnungen 202 hat in einer lateralen Richtung eine bestimmte Breite w202. Diese Breite w202 wird im Folgenden als erste Öffnungsbreite oder kurz als erste Breite bezeichnet. Gemäß einem Beispiel ist die laterale Richtung die erste laterale Richtung x, die, bezugnehmend auf 1, die Richtung ist, in der die ersten und zweiten Gebiete 4, 5 in dem fertigen Transistorbauelement abwechselnd angeordnet sind. Außerdem hat jedes der ersten Maskengebiete in der ersten lateralen Richtung x eine bestimmte Breite w201. Diese Breite w201 wird im Folgenden als erste Maskengebietsbreite bezeichnet.
  • Bezugnehmend auf 4B beinhaltet das Verfahren weiterhin ein Erhöhen einer Größe der ersten Öffnungen 202, so dass zweite Öffnungen 204 und zweite Maskengebiete 203 gebildet werden. Die zweiten Öffnungen 204 besitzen in der ersten lateralen Richtung x eine zweite Breite w204, die größer ist als die erste Breite w202 (w204>w202). Die zweiten Maskengebiete 203 resultieren aus den ersten Maskengebieten 201 durch Erhöhen der Größe der ersten Öffnungen 202, das heißt durch Entfernen von Material von den ersten Maskengebieten 201. Daher haben die zweiten Maskengebiete 203 eine zweite Maskengebietsbreite w203, die geringer ist als die erste Maskengebietsbreite w201 (w203 < w201).
  • Bezugnehmend auf 4C beinhaltet das Verfahren weiterhin das Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp durch die zweiten Öffnungen 204 in die erste Oberfläche 121, um zweite implantierte Gebiete 61 und dritte implantierte Gebiete 51 zu bilden. Die zweiten implantierten Gebiete 61 sind jene Gebiete, die aus den ersten implantierten Gebieten 41 durch zusätzliches Implantieren der Dotierstoffatome vom zweiten Dotierungstyp resultieren. Die dritten implantierten Gebiete 51 sind jene Gebiete, die aus dem Implantieren der Dotierstoffatome vom zweiten Dotierungstyp in jene Abschnitte der Basisgebiete 60 resultieren, die bei dem Prozess des Erhöhens der Größe der ersten Öffnungen 202 und des Verkleinerns der Größe der ersten Maskengebiete 201 freigelegt werden.
  • Bezugnehmend auf die 4D - 4E beinhaltet das Verfahren weiterhin das Entfernen der Implantationsmaske 200 und das flächendeckende Implantatieren von Dotierstoffatomen vom ersten Dotierungstyp in die erste Oberfläche 101 der Halbleiterschicht 120 in einem dritten Implantationsprozess. In diesem dritten Implantationsprozess werden vierte implantierte Gebiete 42, fünfte implantierte Gebiete 52 und sechste implantierte Gebiete 43 gebildet. Die vierten implantierten Gebiete 42 resultieren aus dem Implantieren von Dotierstoffatomen vom ersten Typ in die zweiten implantierten Gebiete 61, und die fünften implantierten Gebiete 52 resultieren aus dem Implantieren der Dotierstoffatome vom ersten Typ in die dritten implantierten Gebiete 51. Darüber hinaus resultieren die sechsten implantierten Gebiete 43 aus dem Implantieren von Dotierstoffatomen vom ersten Typ in jene Abschnitte der Halbleiterschicht 120, die durch Entfernen der Implantationsmaske 200 freigelegt werden und die die Basisdotierung der Halbleiterschicht 120 aufweisen.
  • Jeder von dem ersten, zweiten und dritten Implantationsprozess ist mit einer bestimmten Implantationsdosis verbunden. Die „Implantationsdosis“ ist die Dosis von Dotierstoffatomen, die bei dem jeweiligen Implantationsprozess über die erste Oberfläche 121 in die Halbleiterschicht 120 implantiert werden. Die „Dosis“ ist die Anzahl von Dotierstoffatomen pro Quadrateinheit der ersten Oberfläche 121. Üblicherweise wird die Dosis in der Anzahl von Dotierstoffatomen pro Quadratzentimeter (cm2) angegeben.
  • Das Implantieren der Dotierstoffatome in jedem der drei Implantationsprozesse beinhaltet das Implantieren der jeweiligen Dotierstoffatome mit einer entsprechenden Implantationsenergie. Gemäß einem Beispiel beinhaltet ein Implantationsprozess das Implantieren der jeweiligen Dotierstoffatome mit nur einer Implantationsenergie. Gemäß einem anderen Beispiel beinhaltet ein Implantationsprozess zwei oder mehr Teilprozesse, wobei in jedem der Teilprozesse eine andere Implantationsenergie verwendet wird, um die jeweiligen Dotierstoffatome zu implantieren. Bei diesem Beispiel ist die Implantationsdosis des jeweiligen Implantationsprozesses durch die Summe der Implantationsdosen in den Teilprozessen gegeben.
  • Das Einsetzen mehrerer Teilprozesse mit unterschiedlichen Implantationsenergien ist insbesondere dann nützlich, wenn die Halbleiterschicht 120 auf SiC basiert. In SiC gibt es nahezu keine Diffusion der implantierten Dotierstoffatome, so dass das Verwenden unterschiedlicher Implantationsenergien in zwei oder mehr Teilprozessen dazu beiträgt, die implantierten Dotierstoffatome in der vertikalen Richtung der Halbleiterschicht zu verteilen. Jede Implantationsenergie ist mit einer bestimmten Tiefe, in die die Dotierstoffatome implantiert werden, verbunden, wobei für eine bestimmte Art von Dotierstoffatomen die Dotierstoffatome umso tiefer implantiert werden, je höher die Implantationsenergie ist.
  • Gemäß einem Beispiel wird eine Dicke einer SiC-Halbleiterschicht 120 zwischen 1 Mikrometer und 6 Mikrometer gewählt, und die Implantationsenergie wird zwischen 50 keV und 30 MeV gewählt. Die „Dicke“ ist die Abmessung der Halbleiterschicht 120 in der vertikalen Richtung. Gemäß einem Beispiel handelt es sich bei den Dotierstoffatomen vom ersten Typ um Dotierstoffatome vom Typ n und bei den Dotierstoffatomen vom zweiten Typ um Dotierstoffatome vom Typ p. Beispiele für Dotierstoffatome vom Typ n (in SiC) beinhalten Phosphor (P)- oder Stickstoff (N)-Atome. Beispiele für Dotierstoffatome vom Typ p (in SiC) beinhalten Aluminium (Al)- oder Bor (B)-Atome.
  • Gemäß einem Beispiel werden die Implantationsdosen im ersten, zweiten und dritten Implantationsprozess so gewählt, dass die vierten Gebiete 42 und die sechsten Gebiete 43 Gebiete vom ersten Typ sind und die fünften Gebiete 52 Gebiete vom zweiten Typ sind. Ein „Gebiet vom ersten Typ“ ist ein Gebiet, das eine effektive Dotierung vom ersten Typ aufweist, und ein „Gebiet vom zweiten Typ“ ist ein Gebiet, das eine effektive Dotierung vom zweiten Typ aufweist. Die effektive Dotierung ist durch den Dotierungstyp derjenigen Dotierstoffatome, die in dem jeweiligen Gebiet vorherrschen, gegeben. So überwiegen in den vierten Gebieten 42 und den sechsten Gebieten 43 Dotierstoffatome vom ersten Typ und in den fünften Gebieten 52 überwiegen die Dotierstoffatome vom zweiten Typ.
  • Die Menge an Dotierstoffatomen, die in einem jeweiligen Gebiet der Halbleiterschicht 120 enthalten sind, ist durch die Menge von Dotierstoffatomen, die in dem jeweiligen Gebiet aufgrund der Basisdotierung der Halbleiterschicht 120 enthalten sind, zuzüglich der Menge implantierter Dotierstoffatome gegeben. Sofern nicht anders angegeben, bedeutet „Menge von Dotierstoffatomen“ im Folgenden die Menge implantierter Dotierstoffatome, die in der Regel wesentlich höher ist als die Menge von Dotierstoffatomen, die aus der Basisdotierung resultieren.
  • Die Menge an Dotierstoffatomen, die in einem jeweiligen Implantationsprozess in ein jeweiliges Gebiet der Halbleiterschicht 120 implantiert werden, ist durch die Implantationsdosis multipliziert mit der Fläche des jeweiligen Gebietes in der ersten Oberfläche 121 gegeben, wobei die Fläche durch die Breite multipliziert mit der Länge gegeben ist. Die Breite ist die Abmessung des jeweiligen Gebietes in der ersten lateralen Richtung x und die Länge ist die Abmessung des jeweiligen Gebietes in der zweiten lateralen Richtung y. Gemäß einem Beispiel sind die Längen der einzelnen Gebiete 42, 43, 52 deutlich größer als die jeweiligen Breiten. In diesem Fall kann die Menge an Dotierstoffatomen in jedem dieser Gebiete durch die Menge an Dotierstoffatomen pro Längeneinheit dargestellt werden. „Die Menge an Dotierstoffatomen pro Längeneinheit“ ist durch die Implantationsdosis multipliziert mit der jeweiligen Breite gegeben. Sofern nicht anders angegeben, bezeichnet „Menge an Dotierstoffatomen“ im Folgenden die Menge an Dotierstoffatomen pro Längeneinheit.
  • Im Folgenden bezeichnet D1 die (Gesamt-)Dotierstoffdosis im ersten Implantationsprozess, D2 bezeichnet die Gesamtdotierstoffdosis im zweiten Implantationsprozess und D3 bezeichnet die Gesamtdotierstoffdosis im dritten Implantationsprozess. Darüber hinaus bezeichnet N42 die Menge an Dotierstoffatomen in jedem der vierten Gebiete 41, N52 bezeichnet die Menge an Dotierstoffatomen in jedem der fünften Gebiete 52 und N43 bezeichnet die Menge an Dotierstoffatomen in jedem der sechsten Gebiete 43. Gemäß einem Beispiel werden die (Gesamt-)Dotierstoffdosen in jedem von dem ersten, zweiten und dritten Implantationsverfahren aus einem Bereich zwischen 1E11 cm-2 und 1E13 cm-2 ausgewählt.
  • Eine Breite w42 der vierten Gebiete 42 ist gleich einer Breite w41 der ersten implantierten Gebiete 41, so dass die Menge an Dotierstoffatomen in jedem der vierten Gebiete 42 gegeben ist durch N 42 = w 42 ⋅ ( D 1 + D 2 + D 3 ) = w 41 ⋅ ( D 1 + D 2 + D 3 )
    Figure DE102021116945A1_0001
  • Eine Breite w52 der fünften Gebiete 52 ist gleich einer Breite w51 der zweiten implantierten Gebiete 51, so dass die Menge an Dotierstoffatomen in jedem der fünften Gebiete 52 gegeben ist durch N 52 = w 52 ⋅ ( D 2 + D 3 ) = w 51 ⋅ ( D 2 + D 3 )
    Figure DE102021116945A1_0002
  • Die Menge an Dotierstoffatomen in den sechsten Gebieten 43 ist gegeben durch N 43 = w 43 ⋅ D 3
    Figure DE102021116945A1_0003
    wobei w43 eine Breite der sechsten Gebiete 43 bezeichnet.
  • Jedes der vierten, fünften und sechsten Gebiete 42, 52, 43 weist eine effektive Implantationsdosis, die als der Betrag der Differenz zwischen der Summe der Implantationsdosen vom ersten Typ und der Summe der Implantationsdosen vom zweiten Typ definiert werden kann, auf. Eine effektive Implantationsdosis D42eff der vierten Gebiete 42 ist somit gegeben durch D 42 e f f = | ( D 1 + D 3 ) − D 2 |
    Figure DE102021116945A1_0004
    eine effektive Implantationsdosis D52eff der fünften Gebiete 52 ist gegeben durch D 52 e f f = | D 3 − D 2 |
    Figure DE102021116945A1_0005
    und eine effektive Implantationsdosis D43eff der sechsten Gebiete 43 ist gegeben durch D 43 e f f = D 3
    Figure DE102021116945A1_0006
  • Die effektive Implantationsdosis ist eine Implantationsdosis vom ersten Typ, wenn die Summe der Implantationsdosen vom ersten Typ die Summe der Implantationsdosen vom zweiten Typ überwiegt, und die effektive Implantationsdosis ist eine Implantationsdosis vom zweiten Typ, wenn die Summe der Implantationsdosen vom zweiten Typ die Summe der Implantationsdosen vom ersten Typ überwiegt.
  • Gemäß einem Beispiel werden die erste, zweite und dritte Implantationsdosis D1, D2, D3 so gewählt, dass die effektiven Implantationsdosis D42eff, D43eff des vierten und sechsten Gebiets 42, 43 Implantationsdosen vom ersten Typ sind und die effektive Implantationsdosis D52eff des fünften Gebiets 52 eine Implantationsdosis vom zweiten Typ ist. In diesem Fall überwiegt die Menge an Dotierstoffatomen vom ersten Typ in jedem der vierten und sechsten Gebiete 42, 43 die Menge an Dotierstoffatomen vom zweiten Typ, so dass die vierten und sechsten Gebiete 42, 43 jeweils eine effektive Dotierung vom ersten Dotierungstyp aufweisen und jeweils zumindest einen Abschnitt eines jeweiligen ersten Gebiets 4 des fertigen Transistorbauelements bilden. Darüber hinaus überwiegt die Menge an Dotierstoffatomen vom zweiten Typ in jedem der fünften Gebiete 52 die Menge an Dotierstoffatomen vom ersten Typ, so dass die fünften Gebiete 52 jeweils eine effektive Dotierung vom zweiten Dotierungstyp aufweisen und jeweils zumindest einen Abschnitt eines jeweiligen zweiten Gebiets 5 des fertigen Transistorbauelements bilden.
  • Bezugnehmend auf das Obige handelt es sich bei den ersten Gebieten 4 des in 1 gezeigten Transistorbauelements um Gebiete vom ersten Typ und bei den zweiten Gebieten 5 um Gebiete vom zweiten Typ. Weiterhin sind bei dem Verfahren gemäß den 4A - 4E die vierten und sechsten Gebiete 42, 43 Gebiete vom ersten Typ und die fünften Gebiete 52 sind Gebiete vom zweiten Typ, so dass die vierten und sechsten Gebiete 42, 43 (zumindest einen Abschnitt) eines jeweiligen ersten Gebiets 4 bilden können und die fünften Gebiete 52 (zumindest einen Abschnitt) eines jeweiligen zweiten Gebiets 5 des Transistorbauelements bilden können. Dies ist jedoch nur ein Beispiel. Es ist auch möglich, das Transistorbauelement so zu implementieren, dass die ersten Gebiete 4 Gebiete vom zweiten Typ sind und die zweiten Gebiete 5 Gebiete vom ersten Typ sind. In diesem Fall können die vierten und sechsten Gebiete 42, 43 (zumindest einen Abschnitt) eines jeweiligen zweiten Gebiets 5 bilden und die fünften Gebiete 52 können (zumindest einen Abschnitt) eines jeweiligen ersten Gebiets 4 des Transistorbauelements bilden. In dem fertigen Transistorbauelement kann daher jedes der vierten und sechsten Gebiete 42, 43 (zumindest einen Abschnitt) von einem von einem ersten Gebiet 4 oder einem zweiten Gebiet 5 bilden, und jedes der fünften Gebiete 52 kann (zumindest einen Abschnitt) des anderen von dem ersten Gebiet 4 und dem zweiten Gebiet 5 bilden.
  • Eine effektive Implantationsdosis D42eff vom ersten Typ der vierten Gebiete 42 kann durch Einstellen der ersten, zweiten und dritten Implantationsdosis D1, D2, D3 derart, dass die Summe der ersten und dritten Implantationsdosis D1, D3 größer als die zweite Implantationsdosis D2 ist, erreicht werden, D 1 + D 3 > D 2
    Figure DE102021116945A1_0007
  • Eine effektive Implantationsdosis D52eff vom zweiten Typ der fünften Gebiete 52 kann durch Einstellen der zweiten und dritten Implantationsdosis D2, D3 derart, dass die zweite Implantationsdosis D2 größer als die dritte Implantationsdosis D3 ist, erreicht werden, D 2 > D 3
    Figure DE102021116945A1_0008
  • Bei einem Superjunction-Transistorbauelement ist ein geeignetes Einstellen eines Verhältnisses zwischen der effektiven Menge an Dotierstoffatomen vom ersten Typ in den ersten Gebieten 4 und der effektiven Menge an Dotierstoffatomen vom zweiten Typ in den zweiten Gebieten 5 wesentlich, um eine ordnungsgemäße Funktionsweise zu erreichen. In dem durch die Halbleiterschicht 120 gemäß 4E gebildeten Driftgebietabschnitt kann ein Verhältnis R zwischen der effektiven Menge an Dotierstoffatomen vom ersten Typ in den ersten Gebieten 4 und der effektiven Menge an Dotierstoffatomen vom zweiten Typ in den zweiten Gebieten 5 ausgedrückt werden als R = N 42 e f f + N 43 e f f 2 ⋅ N 52 e f f
    Figure DE102021116945A1_0009
    wobei N42eff die effektive Menge an Dotierstoffatomen vom ersten Typ in den vierten Gebieten 42 bezeichnet, N52eff die effektive Menge an Dotierstoffatomen vom zweiten Typ in den fünften Gebieten 52 bezeichnet und N43eff die effektive Menge an Dotierstoffatomen vom ersten Typ in den sechsten Gebieten 43 bezeichnet. Die effektive Menge an Dotierstoffatomen ist gegeben durch die jeweiligen Breite multipliziert mit der jeweiligen effektiven Implantationsdosis, so dass das Verhältnis R gemäß Gleichung (9a) ausgedrückt werden kann als R = w 42 ⋅ D 42 e f f + w 43 ⋅ D 43 e f f 2 ⋅ w 52 ⋅ N 52 e f f
    Figure DE102021116945A1_0010
  • Wie aus Gleichung (9b) ersichtlich ist, kann das Verhältnis R durch geeignetes Einstellen der Breiten w42, w52, w43 der jeweiligen vierten, fünften und sechsten Gebiete 42, 52, 43 und der ersten, zweiten und dritten Implantationsdosis D1, D2, D3 eingestellt werden.
  • Gemäß einem Beispiel sind die erste und die zweite Implantationsdosis D1, D2 zumindest annähernd gleich. „Zumindest annähernd gleich“ beinhaltet gemäß einem Beispiel, dass der Betrag einer Differenz zwischen der ersten Implantationsdosis D1 und der zweiten Implantationsdosis weniger als 1 %, weniger als 0,5 % oder weniger als 0,1 % eines Durchschnitts der ersten und zweiten Implantationsdosis D1, D2 beträgt. In diesem Fall ist die effektive Implantationsdosis der vierten Gebiete D42eff zumindest annähernd gleich der dritten Implantationsdosis D3, so dass das Verhältnis R gegeben ist durch R = ( w 42 + w 43 ) ⋅ D 3 2 ⋅ w 52 ⋅ | D 3 − D 2 |
    Figure DE102021116945A1_0011
  • Dieses Verhältnis R ist nur abhängig von den zweiten und dritten Implantationsdosis D2, D3, der Summe der Breiten w42, w43 eines vierten und eines sechsten Gebiets 42, 43 und der Breite w52 der fünften Gebiete 52. Die Breite w42 der vierten Gebiete 42 ist gleich der Breite w41 der ersten Gebiete und ist gleich der Breite w202 der ersten Öffnungen 202, w42=w41=w202; die Breite w43 der sechsten Gebiete 43 ist gleich der Breite w203 der zweiten Maskengebiete 203, w43=w203; und die Gesamtbreite von zwei fünften Gebieten 52 ist gleich der Breite w204 der zweiten Öffnung 204 minus der Breite der ersten Öffnung, 2 w52= w204-w202. Darauf basierend kann das Verhältnis R gemäß Gleichung (10a) auch wie folgt ausgedrückt werden R = ( w 202 + w 203 ) ⋅ D 3 ( w 204 + w 202 ) ⋅ | D 3 − D 2 |
    Figure DE102021116945A1_0012
  • Im Folgenden bezeichnet p einen Pitch der Struktur mit den ersten Öffnungen 202 und den zweiten Maskengebieten 203 der in 4A gezeigten Implantationsmaske, wobei P = w 202 + w 203
    Figure DE102021116945A1_0013
  • Gemäß einem Beispiel ist der Pitch p zwischen 2 Mikrometern und 16 Mikrometern gewählt. Die Breite w42 der vierten Gebiete 42 ist gleich der Breite w202 der ersten Öffnungen 202. Aufgrund von Schwankungen im Herstellungsprozess der ersten Öffnungen 202 kann die Breite w202 dieser Öffnungen von einer gewünschten Breite w2020 abweichen, so dass w 202 = w 202 0 + Δ d
    Figure DE102021116945A1_0014
    und w 42 = w 42 0 + Δ d
    Figure DE102021116945A1_0015
    wobei w2020 und w420 eine gewünschte Breite der ersten Öffnungen 202 bzw. der ersten und vierten implantierten Gebiete 41, 42 bezeichnen und Δd eine unerwünschte erste Abweichung in der Breite bezeichnet. Δd kann zwischen -20 % und +20 %, insbesondere zwischen -10 % und +10 %, von w2020 bzw. w420 schwanken. Die Breite w52 der fünften Gebiete 52 ist durch die Breite des Materials gegeben, das bei dem Prozess des Erhöhens der Breite der ersten Öffnungen von den ersten Maskengebieten 201 entfernt wird. Die Breite w52 ist durch w 52 = w 52 0 + Δ b
    Figure DE102021116945A1_0016
    gegeben, wobei w520 eine gewünschte Breite bezeichnet und Δb eine unerwünschte zweite Abweichung, die sich aus dem Prozess des Erhöhens der Breite der ersten Öffnungen ergibt, bezeichnet. Ein Beispiel für einen Prozess zum Vergrößern der Breite der ersten Öffnungen 202 wird weiter unten erläutert.
  • Es kann gezeigt werden, dass bei dem Verfahren gemäß den 4A - 4E das Verhältnis R, wie es durch Gleichung (10) gegeben ist, von der zweiten Abweichung Δb abhängt und von der ersten Abweichung Δd unabhängig ist. Dies ist vorteilhaft, weil Prozesse des Erhöhens der Breite der ersten Öffnungen 202 besser gesteuert werden können als Prozesse zum Bilden der ersten Öffnungen 202, so dass die zweite Abweichung Δb kleiner sein kann als die erste Abweichung, Δb < Δd. Δb beträgt zum Beispiel etwa 25 % von Δd.
  • Die sechsten Gebiete 43 resultieren aus dem Implantatieren der Dotierstoffatome vom ersten Typ im dritten Implantationsprozess in diejenigen Abschnitte 60 der Halbleiterschicht 120, die die Basisdotierung aufweisen. Somit ist die effektive Implantationsdosis der sechsten Gebiete 43 gleich der dritten Implantationsdosis D3. Wenn also die erste und zweite Implantationsdosis D1, D2 zumindest annähernd gleich sind, ist die effektive Implantationsdosis der vierten Gebiete 42 zumindest annähernd gleich der effektiven Implantationsdosis der sechsten Gebiete 43.
  • Bezugnehmend auf die 4A - 4E ist die Breite w43 der sechsten Gebiete gleich der Breite w203 der zweiten Maskengebiete 203 und ist gegeben durch w 43 = w 203 = p − ( w 42 − 2 ⋅ w 52 ) = p − ( w 42 0 + Δ d − 2 ⋅ ( w 52 0 + Δ b ) )
    Figure DE102021116945A1_0017
  • Unter Verwendung der Gleichungen (12b), (13) und (14) kann das Verhältnis R gemäß den Gleichungen (10a) und (10b) ausgedrückt werden als R = ( p − 2 ⋅ ( w 52 0 + Δ b ) ) ⋅ D 3 2 ⋅ ( w 52 0 + Δ b ) ⋅ | D 3 − D 2 |
    Figure DE102021116945A1_0018
    was unabhängig von der ersten Abweichung Δd ist. Basierend auf Gleichung (15), die auf der Annahme beruht, dass die erste Implantationsdosis D1 zumindest annähernd gleich der zweiten Implantationsdosis D2 ist, ist zu erkennen, dass das Verhältnis R, das ein Gleichgewicht von Dotierstoffatomen in dem Driftgebiet des fertigen Transistorbauelements definiert, durch geeignetes Auswählen von w520 relativ zum Pitch und durch geeignetes Auswählen der zweiten und dritten Implantationsdosis D2, D3 eingestellt werden kann.
  • Gemäß einem Beispiel beträgt R zwischen 0,8 und 1,2. Das heißt, die Breiten w42, w52, w43 der vierten, fünften und sechsten Gebiete 42, 52, 43 und die zweite und dritte Dotierstoffdosis D2, D3 gemäß Gleichung (10a) sind so aneinander angepasst, dass 0,8 ≤ R ≤ 1,2; die Breite w202 der ersten Öffnungen 202, die Breite w203 der zweiten Maskengebiete 203, die Breite w204 der zweiten Öffnungen 204 und die erste und die zweite und dritte Dotierstoffdosis D2, D3 gemäß Gleichung (10b) sind so aneinander angepasst, dass 0,8 ≤ R ≤ 1,2; oder der Pitch p, die Breite w52 der fünften Gebiete 52 und die zweiten und dritten Dotierstoffdosis D2, D3 gemäß Gleichung (15) sind so aneinander angepasst, dass 0,8 ≤ R ≤ 1,2 ist.
  • Gemäß einem Beispiel sind die Breiten w42, w52, w43 zumindest annähernd gleich, das heißt, w42 ≈ w43 ≈ w52. In diesem Fall kann 0,8 ≤ R ≤ 1,2 erreicht werden, indem die zweiten und die dritten Implantationsdosis D2, D3 so aneinander angepasst werden, dass die dritte Implantationsdosis zwischen 40 % und 60 % der zweiten Implantationsdosis D2 gewählt wird. Gemäß einem Beispiel wird die dritte Implantationsdosis zwischen 45 % und 65 % der zweiten Implantationsdosis D2 gewählt.
  • Gemäß einem Beispiel wird w520 so gewählt, dass sie 25 % des Pitches p beträgt. In diesem Fall ist das Verhältnis R gegeben durch R = ( 0.5 ⋅ p − 2 ⋅ Δ b ) ⋅ D 3 ( 0.5 ⋅ p + 2 ⋅ Δ b ) ⋅ | D 3 − D 2 |
    Figure DE102021116945A1_0019
    und kann durch geeignetes Einstellen der zweiten und dritten Implantationsdosis D2, D3 eingestellt werden. Gemäß einem Beispiel beträgt die dritte Implantationsdosis D3 zumindest etwa 50 % der zweiten Implantationsdosis D3 ≈ 0,5·D2. Bei diesem Beispiel sind die ersten Gebiete 4 und die zweiten Gebiete 5 im Wesentlichen ausgeglichen und R ≈ 1. Dies ist jedoch nur ein Beispiel. Gemäß einem anderen Beispiel beträgt die dritte Implantationsdosis D3 weniger als 50 % der zweiten Implantationsdosis D3 < 0,5·D2. Bei dem Beispiel überwiegt die Anzahl von Dotierstoffatomen vom zweiten Typ und es ist R < 1. Gemäß noch einem weiteren Beispiel beträgt die dritte Implantationsdosis D3 mehr als 50 % der zweiten Implantationsdosis D3 > 0,5·D2. Bei diesem Beispiel überwiegt die Anzahl von Dotierstoffatomen vom ersten Typ und es ist R > 1. Gemäß einem Beispiel wird die dritte Implantationsdosis zwischen 40 % und 60 % oder zwischen 45 % und 65 % der zweiten Implantationsdosis D2 gewählt.
  • Bezugnehmend auf das Obige kann das Driftgebiet 2 des Superjunction-Bauelements einen gemäß dem Verfahren gemäß den 4A - 4E gebildeten Driftgebietabschnitt enthalten, oder es kann mehrere gemäß dem Verfahren gemäß den 4A - 4E gebildete Driftgebietabschnitte enthalten.
  • 5 zeigt ein Beispiel für den Halbleiterkörper 100 eines Superjunction-Bauelements, wobei dieser Halbleiterkörper ein Driftgebiet 2 enthält, das nur einen gemäß dem Verfahren gemäß den 4A - 4E gebildeten Driftgebietabschnitt 21 enthält. Zusätzlich zu einer Halbleiterschicht 1201 des Driftgebietabschnitts 21 enthält der Halbleiterkörper 100 eine Trägerschicht 110, auf der die Halbleiterschicht 1201 gebildet wurde. Gemäß einem Beispiel handelt es sich bei der Halbleiterschicht um eine Epitaxieschicht, die auf der Trägerschicht aufgewachsen ist. Bezugnehmend auf 5 enthält die Trägerschicht 110 das weitere Halbleitergebiet 11 und optional das Puffergebiet 12 des fertigen Superjunction-Bauelements. Gemäß einem Beispiel enthält die Trägerschicht 110 ein Halbleitersubstrat, das das weitere Halbleitergebiet 11 bildet. Das optionale Puffergebiet 12 kann durch eine auf dem Substrat aufgewachsene Epitaxieschicht gebildet werden. Gemäß einem Beispiel handelt es sich bei dem „Halbleitersubstrat“ um ein Stück monokristallines Halbleitermaterial, das von einem Ingot geschnitten wurde.
  • Bezugnehmend auf 5 kann der Halbleiterkörper 100 weiterhin eine Deckschicht 130 enthalten, die auf der Halbleiterschicht 1201 des Driftgebietabschnitts 21 epitaktisch aufgewachsen ist. Diese Deckschicht 130 kann verwendet werden, um die Kopfstruktur 3 (siehe 1) zu implementieren. Dies ist jedoch nur ein Beispiel. Bei einem anderen Beispiel wird die Deckschicht 130 weggelassen und die Kopfstruktur 3 wird in einem oberen Abschnitt der Halbleiterschicht 1201 des Driftgebietabschnitts 21 gebildet.
  • 6 zeigt eine Modifikation des in 5 gezeigten Halbleiterkörpers 100. Der Halbleiterkörper 100 gemäß 6 unterscheidet sich von dem Halbleiterkörper 100 gemäß 5 dadurch, dass er mehrere Driftgebietabschnitte 21-2n, die übereinander auf der Trägerschicht 110 angeordnet sind, enthält. Jeder dieser Driftgebietabschnitte 21-2n ist gemäß dem Verfahren gemäß 3 und den 4A - 4E hergestellt und enthält eine jeweilige Halbleiterschicht 1201-120n. Die einzelnen Driftgebietabschnitte 21-2n sind so hergestellt, dass Gebiete vom ersten Typ übereinander angeordnet sind, um ein entsprechendes erstes Gebiet 4 zu bilden, und Gebiete vom zweiten Typ übereinander angeordnet sind, um ein entsprechendes zweites Gebiet 5 zu bilden. Gemäß einem Beispiel enthält der Halbleiterkörper zwischen 5 und 15 Driftgebietabschnitte (n ist zwischen 5 und 15 gewählt).
  • Die 7A - 7B veranschaulichen ein Beispiel für ein Verfahren zum Erhöhen der Größe der ersten Öffnungen 202 und zum Verkleinern der Größe der ersten Maskengebiete 201, wobei jede der 7A und 7B eine vertikale Querschnittsansicht eines Abschnitts der Halbleiterschicht 120 und der Implantationsmaske 200 während der Prozessierung zeigt.
  • Bezug nehmend auf 7A beinhaltet das Verfahren das Bilden einer Schutzschicht 300 auf den ersten Maskengebieten 201, so dass obere Oberflächen der ersten Maskengebiete 201 durch die Schutzschicht 300 bedeckt sind und Seitenwände der ersten Maskengebiete 201 nicht durch die Schutzschicht 300 bedeckt sind, wobei die Seitenwände der ersten Maskengebiete 201 die ersten Öffnungen bilden. Gemäß einem Beispiel ist die Schutzschicht 300 eine Polysiliziumschicht.
  • Gemäß einem Beispiel beinhaltet das Bilden der Implantationsmaske 200 und der Schutzschicht 300 auf den Maskengebieten 201 das Abscheiden einer Implantationsmaskenschicht wie beispielsweise einer Oxidschicht; das Abscheiden einer Schutzschicht wie beispielsweise einer Polysiliziumschicht auf der Implantationsmaskenschicht; und das Bilden der ersten Öffnungen 202, so dass sie sich durch die Schutzschicht und die Implantationsmaskenschicht erstrecken. Auf diese Weise werden die Schutzschicht 300 und die Implantationsmaske 200 in demselben Prozess strukturiert, so dass die Schutzschicht 300 die Maskengebiete 202 der Implantationsmaske 200 bedeckt. Das Strukturieren der Schutzschicht 300 und der Implantationsmaske 200, das heißt das Bilden der ersten Öffnungen 202, kann das Bilden eines strukturierten Fotoresists auf der Schutzschicht und das Ätzen der Schutzschicht und der Implantationsmaskenschicht unter Verwendung des strukturierten Fotoresists als Ätzmaske beinhalten.
  • Bezugnehmend auf 7B beinhaltet das Verfahren weiterhin einen Ätzprozess, in dem die ersten Maskengebiete 201, beginnend an den Seitenwänden der ersten Öffnungen 202, lateral geätzt werden, um die Größe der ersten Maskengebiete 201 zu verringern und die Größe der ersten Öffnungen 202 zu erhöhen. Gemäß einem Beispiel handelt es sich bei dem Ätzprozess um einen isotropen Ätzprozess. Bezugnehmend auf 7A haben die ersten Maskengebiete 201 vor dem Ätzprozess eine erste Maskengebietsbreite w201, und die zweiten Maskengebiete 203, die in dem Ätzprozess aus den ersten Maskengebieten 202 resultieren, haben eine zweite Maskengebietsbreite w203. Gemäß einem Beispiel werden die ersten Maskengebiete 201 symmetrisch geätzt, so dass eine Breite des entfernten Materials auf beiden Seiten der Maskengebiete 201 im Wesentlichen gleich ist. Die Breite des Materials, das auf jeder Seite entfernt wird, definiert die Breite w51 der dritten implantierten Gebiete 51 und, wie unter Bezugnahme auf die 4B - 4E erläutert, die Breite der sechsten Gebiete 43.
  • Diese Breite w51 kann durch Einstellen der Dauer des Ätzprozesses eingestellt werden, wobei die Breite w51 umso größer ist, je länger die Dauer des Ätzprozesses ist.
  • Obwohl die zuvor und im Folgenden erläuterten Figuren nur einen Ausschnitt eines Halbleiterkörpers 100 bzw. einer Halbleiterschicht 120 während der Prozessierung zeigen, ist anzumerken, dass die unter Bezugnahme auf diese Figuren erläuterten Prozessschritte und Prozessabläufe auf Waferebene stattfinden können. Das heißt, die Trägerschicht 110 und die zumindest eine auf der Trägerschicht 110 gebildete Halbleiterschicht 120, 1201, 1201 - 120n können Teil eines Halbleiterwafers 1 sein, wobei dieser Wafer 1 vereinzelt wird, um am Ende des Herstellungsprozesses mehrere identische Dies (Halbleiterkörper) zu erhalten.
  • 8 zeigt schematisch eine Draufsicht auf einen Halbleiterwafer 1, der mehrere Halbleiterkörper 100 enthält. Die in 8 gezeigten gepunkteten Linien 103 veranschaulichen die Linien, entlang denen der Wafer 1 nach der Prozessierung vereinzelt werden kann, um die mehreren einzelnen Halbleiter-Dies zu erhalten. Abschnitte, die diese Schnittlinien 101 enthalten, werden gewöhnlich als Sägefuge („kerf“) bezeichnet.
  • Bezugnehmend auf das Obige kann die Breite w51 (=w510 + Δb) der fünften Gebiete 52 aufgrund von Schwankungen im Prozess des Erhöhens der Größe der ersten Öffnungen 202 und des Verringerns der Größe der ersten Maskengebiete 201 von einer gewünschten Breite w510 abweichen. Bezugnehmend auf Gleichung (16) wirkt sich zum Beispiel die aus diesen Schwankungen resultierende zweite Abweichung Δb auf das Verhältnis R zwischen der Menge an Dotierstoffatomen in den ersten und zweiten Gebieten 4, 5 aus. Wenn Δb positiv ist, ist R umso kleiner, je höher der Betrag von Δb ist. Wenn Δb negativ ist, ist R umso größer, je höher der Betrag von Δb ist.
  • Bezugnehmend auf Gleichung (16) hängt zum Beispiel das Verhältnis R von einer Differenz zwischen der zweiten Implantationsdosis und der dritten Implantationsdosis ab. Für den Fall, dass die zweite Abweichung Δb bekannt ist, kann ein Fehler in dem Verhältnis R, der aus der zweiten Abweichung Δb resultiert, durch geeignetes Einstellen der dritten Implantationsdosis D3 in dem dritten Implantationsprozess zumindest näherungsweise kompensiert werden.
  • Die 9A - 9D zeigen ein Beispiel zum Messen von w51 und damit zum Messen der zweiten Abweichung Δb. Bezugnehmend auf die 9A und 9B beinhaltet das Verfahren das Bilden einer Stufe 122 in der Halbleiterschicht 120, so dass die Stufe 122 mit der Seitenwand eines Maskengebiets 201' fluchtet. Dieses Maskengebiet 201' ist vom gleichen Typ wie die oben erläuterten ersten Maskengebiete 201, hat aber nicht notwendigerweise die gleiche Breite wie die ersten Maskengebiete 201. Die Stufe 122 kann in der Sägefuge 103 des Wafers gebildet werden, so dass der Abschnitt der Halbleiterschicht 120, der die Stufe 122 und angrenzende Gebiete enthält, beim Vereinzeln des Wafers entfernt werden kann. Die Stufe 122 wird nach dem ersten Implantationsprozess zwischen einem Abschnitt der Halbleiterschicht 120, der durch das Maskengebiet 201' bedeckt ist, und einem Abschnitt 41', der nicht durch die Implantationsmaske 200 bedeckt ist und in den in dem ersten Implantationsprozess Dotierstoffatome implantiert werden, gebildet. Dieser Abschnitt 41' wird im Folgenden als Randabschnitt bezeichnet.
  • Das Bilden der in 9B gezeigten Stufe 122 kann das Bilden einer Schutzschicht 400 beinhalten, so dass die Schutzschicht 400 die Halbleiterschicht 120 in den ersten Öffnungen 202 bedeckt und die Halbleiterschicht 120 in dem Randabschnitt 41' nicht bedeckt. Weiterhin kann das Bilden der Stufe das Ätzen des Randabschnitts in einem anisotropen Ätzprozess so, dass die Stufe 122 unterhalb der Seitenwand des Maskengebiets 201' gebildet wird, beinhalten.
  • 9C zeigt die Halbleiterschicht 120 und die Implantationsmaske 200 nach dem unter Bezugnahme auf 7B erläuterten Ätzprozess, und 9D zeigt die Halbleiterschicht 120 gemäß 9C nach dem Entfernen der Schutzschicht 300. Während des Ätzprozesses wird das Maskengebiet 201', das an die Stufe 122 angrenzt, auf dieselbe Weise wie die ersten Maskengebiete 201 lateral geätzt und resultiert in einem reduzierten Maskengebiet 203'. Ein Abstand d1 zwischen der Stufe 122 und dem reduzierten Maskengebiet 203' ist gleich der Breite w51, wobei dieser Abstand d1 zum Beispiel unter Verwendung einer Lasermesseinrichtung gemessen werden kann. Basierend auf dem Messen des Abstands d1 und basierend auf der gewünschten Breite w510 der fünften Gebiete 52 lässt sich die zweite Abweichung Δb ermitteln.
  • Die durch das Verfahren gemäß den 9A - 9D erhaltene zweite Abweichung Δb kann, wie oben erläutert, verwendet werden, um das Verhältnis R geeignet einzustellen. Alternativ oder zusätzlich kann die durch das Verfahren gemäß den 9A - 9D erhaltene zweite Abweichung Δb verwendet werden, um die Dauer in einem nächsten Ätzprozess wie beispielsweise einem Ätzprozess in dem Prozess des Bildens eines weiteren Driftgebietabschnitts auf demselben Wafer einzustellen.
  • Gemäß einem weiteren Beispiel beinhaltet der Ätzprozess einen ersten Teilprozess, in dem die Maskengebiete 201, 201' bis zu einem gewissen Ausmaß geätzt werden; das Messen des Abstands d1 zwischen der Stufe 122 und dem Maskengebiet 201'; und einen zweiten Teilprozess, in dem die Maskengebiete 201, 201' weiter geätzt werden, wobei eine Dauer des zweiten Teilprozesses von dem gemessenen Abstand abhängt.
  • 10 zeigt ein Flussdiagramm eines weiteren Beispiels für ein Verfahren zum Bilden eines Driftgebietabschnitts, der eine Halbleiterschicht mit ersten Gebieten von einem ersten Dotierungstyp und zweiten Gebieten von einem zweiten Dotierungstyp enthält, wobei die ersten Gebiete und die zweiten Gebiete in einer ersten lateralen Richtung der Halbleiterschicht abwechselnd angeordnet sind. Bezugnehmend auf 10 beinhaltet das Verfahren das Bilden einer Implantationsmaske auf einer ersten Oberfläche der Halbleiterschicht, wobei die Implantationsmaske erste Öffnungen, die in der ersten lateralen Richtung jeweils eine erste Breite aufweisen, enthält (2001). Das Verfahren beinhaltet weiterhin das Implantieren von Dotierstoffatomen eines zweiten Dotierungstyps durch die ersten Öffnungen in die erste Oberfläche in einem ersten Implantationsprozess (2002), das Verringern einer Größe der ersten Öffnungen, um zweite Öffnungen mit einer zweiten Breite in der ersten lateralen Richtung zu erhalten (2003), und das Implantieren von Dotierstoffatomen eines ersten Dotierungstyps durch die zweiten Öffnungen in die erste Oberfläche in einem zweiten Implantationsprozess (2004). Weiterhin beinhaltet das Verfahren das Entfernen der Implantationsmaske (2005) und, nach dem Entfernen der Implantationsmaske, das Implantieren von Dotierstoffatomen vom ersten Dotierungstyp in die erste Oberfläche in einem dritten Implantationsprozess (2006).
  • Die 11A - 11C veranschaulichen die Prozessschritte gemäß 10 ausführlicher. Genauer ausgedrückt zeigen die 11A - 11C jeweils eine vertikale Querschnittsansicht eines Abschnitts der Halbleiterschicht 120 während des Herstellungsprozesses gemäß 10.
  • Bezugnehmend auf 11A beinhaltet das Verfahren das Bilden einer Implantationsmaske 500 auf der ersten Oberfläche 121 der Halbleiterschicht 120. Die Implantationsmaske 500 enthält Öffnungen 502, die in der ersten lateralen Richtung x eine erste Breite w502 aufweisen, und erste Maskengebiete 501 zwischen den ersten Öffnungen 502, wobei die Maskengebiete 501 in der ersten lateralen Richtung x eine erste Breite w501 aufweisen. Bezugnehmend auf 11A werden in einem ersten Implantationsprozess Dotierstoffatome vom zweiten Dotierungstyp durch die ersten Öffnungen 502 der Implantationsmaske 500 in die Halbleiterschicht 120 implantiert. In dem ersten Implantationsprozess werden erste implantierte Gebiete 55, die Dotierstoffatome vom zweiten Dotierungstyp enthalten, in den Gebieten der Halbleiterschicht 120 unterhalb der Öffnungen 502 der Implantationsmaske 500 gebildet. Gebiete 60 unterhalb der Maskengebiete 501 werden durch den Implantationsprozess nicht beeinflusst, so dass diese Gebiete 60 nach dem ersten Implantationsprozess eine Dotierungskonzentration, die im Wesentlichen gleich einer Basisdotierung der Halbleiterschicht 120 ist, aufweisen. Gemäß einem Beispiel ist die Halbleiterschicht 120 eine intrinsische Schicht oder eine leicht dotierte Schicht, so dass die Basisdotierungskonzentration unter 1E17 cm-3, unter 1E15 cm-3 oder sogar unter 1E14 cm-3 liegt.
  • Bezugnehmend auf 11B beinhaltet das Verfahren weiterhin das Verringern einer Größe der ersten Öffnungen 502, um zweite Öffnungen 504 zu bilden, wobei eine Breite w504 dieser zweiten Öffnungen 504 geringer ist als eine Breite w502 der ersten Öffnungen 502 (w504 < w502). Das Verringern der Größe der ersten Öffnungen 502 beinhaltet das Hinzufügen von Material zu den Maskengebieten 501 in der ersten lateralen Richtung x. Ein Beispiel für ein Verfahren zum Hinzufügen von Material zu den ersten Maskengebieten 501 wird weiter unten ausführlich erläutert.
  • Bezugnehmend auf 11B beinhaltet das Verfahren weiterhin in einem zweiten Implantationsprozess das Implantieren von Dotierstoffatomen vom ersten Typ durch die zweiten Öffnungen 504 in die Halbleiterschicht 120. Dieser zweite Implantationsprozess bildet zweite implantierte Gebiete 65. Die zweiten implantierten Gebiete 65 resultieren aus den ersten implantierten Gebieten 55 durch zusätzliches Implantieren der Dotierstoffatome vom ersten Typ in dem zweiten Implantationsprozess.
  • Bezugnehmend auf 11C beinhaltet das Verfahren weiterhin das Entfernen der Implantationsmaske 500 und das flächendeckende Implantieren von Dotierungstypen vom ersten Typ in die Oberfläche 121 der Halbleiterschicht 120 in einem dritten Implantationsprozess. Dieser dritte Implantationsprozess führt zu dritten implantierten Gebieten 45, vierten implantierten Gebieten 56 und fünften implantierten Gebieten 46. Die dritten implantierten Gebiete 45 resultieren aus dem Implantieren der Dotierstoffatome vom ersten Typ in die zweiten implantierten Gebiete 65, die vierten implantierten Gebiete 56 resultieren aus dem Implantieren der Dotierstoffatome vom ersten Typ in diejenigen Abschnitte der ersten implantierten Gebiete 55, die während des zweiten Implantationsprozesses bedeckt sind, und die fünften implantierten Gebiete 56 resultieren aus dem Implantieren der Dotierstoffatome vom ersten Typ in diejenigen Abschnitte der Halbleiterschicht, die während des ersten Implantationsprozesses und des zweiten Implantationsprozesses bedeckt sind.
  • In dem Driftgebietabschnitt gemäß 11C bildet jedes der dritten und fünften Gebiete 45, 46 zumindest einen Abschnitt eines ersten Gebiets 4 des Driftgebiets. Außerdem bildet jedes der vierten Gebiete 56 zumindest einen Abschnitt eines zweiten Gebiets 5 des Driftgebiets. Dies ist jedoch nur ein Beispiel. Es ist auch möglich, das Transistorbauelement so zu implementieren, dass die ersten Gebiete 4 Gebiete vom zweiten Typ sind und die zweiten Gebiete 5 Gebiete vom ersten Typ sind. In diesem Fall können die dritten und fünften Gebiete 45, 46 (zumindest einen Abschnitt) eines entsprechenden zweiten Gebietes 5 bilden und die vierten Gebiete 56 können (zumindest einen Abschnitt) eines entsprechenden ersten Gebietes 4 des Transistorbauelements bilden. Somit kann in dem fertigen Transistorbauelement jedes der dritten und fünften Gebiete 45, 46 (zumindest einen Abschnitt) von einem von einem ersten Gebiet 4 und einem zweiten Gebiet 5 bilden, und jedes der fünften Gebiete 52 kann (zumindest einen Abschnitt) des anderen von dem ersten Gebiet 4 und dem zweiten Gebiet 5 bilden.
  • Gemäß einem Beispiel ist eine erste Implantationsdosis D21 in dem ersten Implantationsprozess zumindest annähernd gleich einer zweiten Implantationsdosis D22 in dem zweiten Implantationsprozess, so dass die effektive Implantationsdosis Null ist und eine effektive Dotierung der zweiten implantierten Gebiete 65 durch die Basisdotierung der Halbleiterschicht 120 gegeben ist. In diesem Fall haben die dritten implantierten Gebiete 45 und die fünften implantierten Gebiete 46 die gleiche effektive Implantationsdosis, die durch eine dritte Implantationsdosis D23 in dem dritten Implantationsprozess gegeben ist. Die erste Implantationsdosis D21 in dem ersten Implantationsprozess und die dritte Implantationsdosis D23 in dem dritten Implantationsprozess sind so aneinander angepasst, dass die vierten Gebiete 56 eine effektive Dotierung vom zweiten Dotierungstyp aufweisen.
  • In dem Driftgebietabschnitt 120 gemäß 11C kann das Verhältnis R zwischen der effektiven Menge an Dotierstoffatomen vom ersten Typ in den ersten Gebieten 4 und der effektiven Menge an Dotierstoffatomen vom zweiten Typ in den zweiten Gebieten 5 ausgedrückt werden als R = ( w 45 + w 46 ) ⋅ D 23 2 ⋅ w 56 ⋅ | D 23 − D 21 |
    Figure DE102021116945A1_0020
    wobei w45 eine Breite der dritten Gebiete 45 bezeichnet, w46 eine Breite der fünften Gebiete 46 bezeichnet, w56 eine Breite der vierten Gebiete 56 bezeichnet, D21 die erste Implantationsdosis bezeichnet und D23 die dritte Implantationsdosis bezeichnet. Dieses Verhältnis R hängt nur von der ersten und dritten Implantationsdosis D21, D23, der Summe der Breiten w45, w46 eines vierten und eines sechsten Gebiets 45, 46 und der Breite w56 der fünften Gebiete 56 ab. Die Breite w45 der vierten Gebiete 45 ist gleich der Breite der zweiten Gebiete 65 und ist gleich der Breite w504 der zweiten Öffnungen w504; die Breite w46 der fünften Gebiete 46 ist gleich der Breite w501 der ersten Maskengebiete 501; und die Breite w56 der vierten Gebiete 56 ist gleich der Breite w503 der Abstandhalter 503. Darauf basierend kann das Verhältnis R gemäß Gleichung (17a) auch ausgedrückt werden als R = ( w 504 + w 501 ) ⋅ D 23 2 ⋅ w 503 ⋅ | D 23 − D 21 |
    Figure DE102021116945A1_0021
  • Gemäß einem Beispiel sind die Breiten w45, w46, w56 und die erste und dritte Implantationsdosis D21, D23 gemäß Gleichung (17a) oder die Breiten w504, w501, w503 und die erste und dritte Implantationsdosis D21, D23 gemäß Gleichung (17b) so aneinander angepasst, dass das Verhältnis R zwischen 0,8 und 1,2 liegt, 0,8 ≤ R ≤ 1,2.
  • Nach einem Beispiel sind die Breiten w45, w46, w56 zumindest annähernd gleich, d. h. w45 ≈ w46 ≈ w56. In diesem Fall kann 0,8 ≤ R ≤ 1,2, durch Anpassen der zweiten und dritten Implantationsdosis aneinander derart, dass die dritte Implantationsdosis D23 zwischen 40 % und 60 % der ersten Implantationsdosis D21 gewählt wird, erreicht werden. Gemäß einem Beispiel wird die dritte Implantationsdosis D23 zwischen 45 % und 65 % der ersten Implantationsdosis D21 ausgewählt.
  • Bezugnehmend auf das Obige kann das Driftgebiet 2 des Superjunction-Bauelements einen Driftgebietabschnitt enthalten oder kann mehrere Driftgebietabschnitte enthalten. 12 zeigt ein Beispiel des Halbleiterkörpers 100 eines Superjunction-Bauelements, wobei dieser Halbleiterkörper ein Driftgebiet 2 enthält, das nur einen gemäß dem Verfahren nach den 11A - 11C gebildeten Driftgebietabschnitt 21 enthält. Zusätzlich zu einer Halbleiterschicht 1201 des Driftgebietabschnitts 21 enthält der Halbleiterkörper 100 eine Trägerschicht 110, auf der die Halbleiterschicht 1201 gebildet wurde. Alles, was in Bezug auf die in den 5 und 6 gezeigte Trägerschicht 110 erläutert wurde, gilt auch für den Träger 110 gemäß 12.
  • 13 zeigt eine Modifikation des in 12 gezeigten Halbleiterkörpers 100. Der Halbleiterkörper 100 gemäß 13 unterscheidet sich von dem Halbleiterkörper 100 gemäß 12 dadurch, dass er mehrere Driftgebietabschnitte 21-2n, die übereinander auf der Trägerschicht 110 angeordnet sind, enthält. Jeder dieser Driftgebietabschnitte 21-2n wird gemäß dem Verfahren gemäß 10 und den 11A - 11E hergestellt und enthält eine jeweilige Halbleiterschicht 1201-120n. Die einzelnen Driftgebietabschnitte 21 - 2n werden so hergestellt, dass Gebiete vom ersten Typ übereinander angeordnet sind, um ein entsprechendes erstes Gebiet 4 zu bilden, und Gebiete vom zweiten Typ übereinander angeordnet sind, um ein entsprechendes zweites Gebiet 5 zu bilden.
  • Die 14A und 14B zeigen ein Beispiel für ein Verfahren zum Verringern der Größe der ersten Öffnungen 502. Bezugnehmend auf 14A beinhaltet dieses Verfahren das Bilden einer Implantationsmaskenschicht 503', so dass die Implantationsmaskenschicht 503' die erste Oberfläche 121 in den ersten Öffnungen 502 bedeckt und die Maskengebiete 501 bedeckt.
  • Bezugnehmend auf 14B beinhaltet das Verfahren weiterhin einen anisotropen Ätzprozess, in dem die Implantationsmaskenschicht 503' so geätzt wird, dass Abschnitte der ersten Oberfläche 121 freigelegt werden, um die zweiten Öffnungen 504 zu bilden. Bei diesem Prozess verbleiben Abstandhalter 503 entlang von Seitenwänden der Maskengebiete 501. Diese Abstandhalter fügen den Seitenwänden der ersten Maskengebiete 501 Material hinzu, wobei die ersten Maskengebiete 501 und die Abstandhalter 503 zweite Maskengebiete, die breiter sind als die ersten Maskengebiete 501, bilden. Folglich ist eine Breite w504 der zweiten Öffnungen 504, die nach dem Bilden der Abstandhalter 503 verbleiben, kleiner als eine Breite w502 der ersten Öffnungen 502. Eine Breite w503 eines jeden Abstandhalters 503 ist zum Beispiel im Wesentlichen durch eine Dicke der Implantationsmaskenschicht 503' gegeben.
  • 15 zeigt ein Beispiel für die Kopfstruktur 3 eines Superjunction-Transistorbauelements ausführlicher. Neben der Kopfstruktur 3 sind in 15 auch Teile des an die Kopfstruktur 3 angrenzenden Driftgebiets 2 gezeigt. Bei dem in 15 gezeigten Beispiel enthält die Kopfstruktur 3 mehrere Steuerzellen, die auch als Transistorzellen bezeichnet werden können. Jede der Zellen 30 enthält ein Body-Gebiet 31 vom zweiten Dotierungstyp, ein Source-Gebiet 32 vom ersten Dotierungstyp, eine Gate-Elektrode 33 und ein Gate-Dielektrikum 34. Das Gate-Dielektrikum 34 isoliert die Gate-Elektrode 33 dielektrisch von dem Body-Gebiet 31. Das Body-Gebiet 31 einer jeden Zelle 30 trennt das jeweilige Source-Gebiet 32 von zumindest einem der mehreren ersten Gebiete 4. Das Source-Gebiet 32 und das Body-Gebiet 31 einer jeden der mehreren Zellen 30 ist mit dem zweiten Lastknoten 72, der einen Source-Knoten S des Transistorbauelements bildet, elektrisch verbunden. „Elektrisch verbunden“ bedeutet in diesem Zusammenhang ohmsch verbunden. Das heißt, es gibt keinen gleichrichtenden Übergang zwischen dem Source-Knoten S und dem Source-Gebiet 32 und dem Body-Gebiet 31. Elektrische Verbindungen zwischen dem Source-Knoten S und dem Source-Gebiet 32 und dem Body-Gebiet 31 der einzelnen Steuerzellen 30 sind in 2 nur schematisch dargestellt. Die Gate-Elektrode 33 einer jeden Steuerzelle 30 ist mit dem Steuerknoten 73, der einen Gate-Knoten G des Transistorelements bildet, elektrisch verbunden.
  • Bezugnehmend auf das Obige grenzt das Body-Gebiet 31 einer jeden Zelle an zumindest ein erstes Gebiet 4. Da das Body-Gebiet 31 vom zweiten Dotierungstyp ist und das erste Gebiet 4 vom ersten Dotierungstyp ist, gibt es einen pn-Übergang zwischen dem Body-Gebiet 31 einer jeden Steuerzelle 30 und dem zumindest einen ersten Gebiet 4. Diese pn-Übergänge bilden eine pn-Diode, die manchmal auch als Body-Diode des Transistorbauelements bezeichnet wird. Das Transistorbauelement befindet sich im in Rückwärtsrichtung vorgespannten Zustand, wenn die Lastpfadspannung (Drain-Source-Spannung) zwischen dem ersten Lastknoten, der den Drain-Knoten bildet und in 15 nicht gezeigt ist, und dem Source-Knoten S eine Polarität, die die Body-Diode in Vorwärtsrichtung vorspannt, aufweist, so dass das Transistorbauelement unabhängig von der Ansteuerspannung (Gate-Source-Spannung) VDRV zwischen dem Gate-Knoten G und dem Source-Knoten S leitet.
  • Das Transistorbauelement befindet sich im in Vorwärtsrichtung vorgespannten Zustand, wenn die Drain-Source-Spannung die Body-Diode in Rückwärtsrichtung vorspannt. In diesem Fall befindet sich das Bauelement im leitenden Zustand, wenn die Gate-Source-Spannung VDRV einen leitenden Kanal in den Body-Gebieten 31 entlang der Gate-Dielektrika 34 zwischen den Source-Gebieten 32 und den ersten Gebieten 4 bewirkt. Darüber hinaus befindet sich das Transistorbauelement im Sperrzustand, wenn die Gate-Source-Spannung VDRV so groß ist, dass der leitende Kanal unterbrochen ist.
  • Bei dem in 15 gezeigten Beispiel ist die Gate-Elektrode 33 einer jeden Zelle eine auf der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnete planare Elektrode und durch das Gate-Dielektrikum 34 von dem Halbleiterkörper 100 dielektrisch isoliert. Bei diesem Beispiel erstrecken sich Abschnitte der ersten Gebiete 4, die zu den einzelnen Body-Gebieten 31 benachbart sind, bis zu der ersten Oberfläche 101.
  • 16 zeigt eine Kopfstruktur 3 gemäß einem weiteren Beispiel. Die in 3 gezeigte Kopfstruktur 3 unterscheidet sich von der in 2 gezeigten Kopfstruktur 3 dadurch, dass die Gate-Elektrode 33 einer jeden Zelle eine Graben-Elektrode ist. Diese Gateelektrode 33 ist in einem Graben, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 hinein erstreckt, angeordnet. Wie bei dem in 15 gezeigten Beispiel isoliert ein Gate-Dielektrikum 34 die Gate-Elektrode 33 dielektrisch von dem jeweiligen Body-Gebiet 31. Das Body-Gebiet 31 und das Source-Gebiet 32 einer jeden Steuerzelle 30 sind mit dem Source-Knoten S elektrisch verbunden. Weiterhin grenzt das Body-Gebiet 31 an zumindest ein erstes Gebiet 4 an und bildet mit dem jeweiligen ersten Gebiet 4 einen pn-Übergang.
  • Bei den in den 15 und 16 gezeigten Beispielen enthalten die Zellen jeweils eine Gate-Elektrode 33, wobei die Gate-Elektrode 33 einer jeden Steuerzelle 30 dazu ausgebildet ist, einen leitenden Kanal zwischen dem Source-Gebiet 32 der jeweiligen Steuerzelle 30 und einem ersten Gebiet 4 zu steuern, so dass jede Zelle einem ersten Gebiet 4 zugeordnet ist. Weiterhin grenzt das Body-Gebiet 31 einer jeden Zelle, wie in den 15 und 16 gezeigt, an zumindest ein zweites Gebiet 5, so dass das zumindest eine zweite Gebiet 5 über das Body-Gebiet 31 der Zelle mit dem Source-Knoten S elektrisch verbunden ist. Bei den in den 15 und 16 gezeigten Beispielen grenzt das Body-Gebiet 31 einer jeden Zelle lediglich zum Zweck der Darstellung an ein zweites Gebiet 5, so dass jede Zelle einem zweiten Gebiet 5 zugeordnet ist. Weiterhin werden bei den in den 15 und 16 gezeigten Beispielen die Source-Gebiete 32 von zwei (oder mehr) benachbarten Zellen durch ein dotiertes Gebiet vom ersten Dotierungstyp gebildet, die Body-Gebiete 31 von zwei (oder mehr) benachbarten Zellen 30 werden durch ein dotiertes Gebiet vom zweiten Dotierungstyp gebildet, und die Gate-Elektroden 33 von zwei (oder mehr) Zellen 30 werden durch eine Elektrode gebildet. Die Gate-Elektroden 33 können dotiertes Polysilizium, ein Metall oder ähnliches enthalten.
  • Die Source-Gebiete 32 und die Body-Gebiete 31 können durch Implantatieren von Dotierstoffatomen über die erste Oberfläche in den Halbleiterkörper 100 erzeugt werden. Gemäß einem Beispiel werden die Source-Gebiete 32 so erzeugt, dass ihre Dotierungskonzentration höher als 1E19 cm-3 ist, und die Body-Gebiete 31 werden so erzeugt, dass ihre Dotierungskonzentration zwischen 1E17 cm-3 und 1E18 cm-3 beträgt.
  • Zusätzlich zu den Body-Gebieten 31 und den zweiten Gebieten 5 kann das Transistorbauelement Abschirmgebiete (nicht gezeigt) vom zweiten Dotierungstyp enthalten. Eine Dotierungskonzentration dieser Abschirmgebiete kann höher sein als die Dotierungskonzentration der Body-Gebiete 31. Die Abschirmgebiete grenzen an die Body-Gebiete 31 und/oder die zweiten Gebiete 5 und erstrecken sich in die ersten Gebiete 4. Die Abschirmgebiete und die ersten Gebiete 4 bilden JFET (Sperrschicht-Feldeffekttransistor; „Junction Field Effect Transistor“)-artige Strukturen, die die Gate-Dielektrika 34 vor hohen elektrischen Feldern schützen, wenn die Drain-Source-Spannung im Sperrzustand zunimmt. Dies ist allgemein bekannt, so dass in dieser Hinsicht keine weitere Erläuterung erforderlich ist.
  • Das Zuordnen einer Zelle der mehreren Zellen zu einem ersten Gebiet 4 und einem zweiten Gebiet 5, wie in den 15 und 16 dargestellt, ist lediglich ein Beispiel. Die Implementierung und die Anordnung der Steuerzellen der Kopfstruktur 3 sind weitgehend unabhängig von der konkreten Implementierung und Anordnung der ersten Gebiete 4 und der zweiten Gebiete 5.
  • Ein Beispiel, dass die Implementierung und Anordnung der Kopfstruktur 3 weitgehend unabhängig von der Implementierung und Anordnung der ersten und zweiten Gebiete 4, 5 ist, zeigt 17. Bei diesem Beispiel sind die ersten Gebiete 4 und die zweiten Gebiete 5 in der zweiten lateralen Richtung y des Halbleiterkörpers 100 langgestreckt, während die Source-Gebiete 32, die Body-Gebiete 31 und die Gate-Elektroden 33 der einzelnen Steuerzellen 30 der Kopfstruktur 3 in der zur zweiten lateralen Richtung y senkrechten ersten lateralen Richtung x langgestreckt sind. Bei diesem Beispiel grenzt das Body-Gebiet 31 einer Steuerzelle 30 an mehrere erste Gebiete 4 und zweite Gebiete 5.
  • Das Transistorbauelement kann als Transistorbauelement vom Typ n oder als Transistorbauelement vom Typ p implementiert werden. Bei einem Transistorbauelement vom Typ n ist der erste Dotierungstyp, der der Dotierungstyp der ersten Gebiete 4, der Source-Gebiete 32, des Drain-Gebiets 11 und des optionalen Puffergebiets 12 ist, vom Typ n und der zweite Dotierungstyp, der der Dotierungstyp der zweiten Gebiete 5 und der Body-Gebiete 31 ist, istvom Typ p. Bei einem Transistorbauelement vom Typ p sind die Dotierungstypen der vorgenannten Bauelementgebiete komplementär zu den Dotierungstypen der entsprechenden Bauelementgebiete in einem Transistorbauelement vom Typ n.
  • 18 zeigt ein Beispiel für eine Kopfstruktur 3 einer Schottky-Diode. Bei diesem Beispiel enthält die Kopfstruktur 36 eine Schottky-Metallschicht 36, die mit dem zweiten Lastknoten 72 verbunden ist und an die ersten und zweiten Gebiete 4, 5 angrenzt. Die Schottky-Metallschicht 36 ist so beschaffen, dass Schottky-Übergänge zwischen der Schottky-Metallschicht 36 und den ersten Gebieten 4 und ohmsche Verbindungen zwischen der Schottky-Metallschicht 36 und den zweiten Gebieten 5 gebildet werden. Die Schottky-Metallschicht kann zumindest eines von Platin (Pt), Titan (Ti), Nickel (Ni), Chrom (Cr), Molybdän (Mo), Wolfram (W) enthalten.
  • Die Schottky-Diode befindet sich im leitenden Zustand, wenn die Lastpfadspannung eine Polarität und Stärke, die die Schottky-Übergänge in Vorwärtsrichtung vorspannt, besitzt. Darüberhinaus befindet sich die Schottky-Diode im Sperrzustand, wenn die Lastpfadspannung eine Polarität, die die Schottky-Übergänge in Rückwärtsrichtung vorspannt, aufweist. Der zweite Lastknoten 72 bildet einen Anodenknoten der Schottky-Diode und der erste Lastknoten (in 18 nicht gezeigt) bildet einen Kathodenknoten der Schottky-Diode.
  • Einige der oben erläuterten Aspekte werden im Folgenden anhand von nummerierten Beispielen zusammengefasst.
  • Beispiel 1 - Verfahren, das beinhaltet: Bilden zumindest eines Driftgebietabschnitts, der eine Halbleiterschicht mit ersten Gebieten eines ersten Dotierungstyps und zweiten Gebieten eines zweiten Dotierungstyps enthält, wobei die ersten Gebiete und die zweiten Gebiete in einer ersten lateralen Richtung der Halbleiterschicht abwechselnd angeordnet sind, und wobei das Bilden des zumindest einen Driftgebietabschnitts beinhaltet: Bilden einer Implantationsmaske auf einer ersten Oberfläche der Halbleiterschicht, wobei die Implantationsmaske erste Öffnungen, von denen jede in der ersten lateralen Richtung eine erste Breite aufweist, enthält; Implantieren von Dotierstoffatomen vom ersten Dotierungstyp durch die ersten Öffnungen in die erste Oberfläche in einem ersten Implantationsprozess; Erhöhen einer Größe der ersten Öffnungen, um zweite Öffnungen mit einer zweiten Breite in der lateralen Richtung zu erhalten; Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp durch die zweiten Öffnungen in die erste Oberfläche in einem zweiten Implantationsprozess; Entfernen der Implantationsmaske; und Implantieren von Dotierstoffatomen vom ersten Dotierungstyp in die erste Oberfläche nach dem Entfernen der Implantationsmaske in einem dritten Implantationsprozess.
  • Beispiel 2 - Verfahren nach Anspruch 1, wobei die Implantationsmaske erste Maskengebiete zwischen benachbarten ersten Öffnungen enthält, und wobei das Erhöhen der Größe der ersten Öffnungen beinhaltet: Bilden einer Schutzschicht auf den ersten Mesa-Gebieten; und Ätzen eines jeden der ersten Mesa-Gebiete beginnend an entgegengesetzten lateralen Enden, wobei jedes laterale Ende einer jeweiligen der benachbarten Öffnungen zugewandt ist.
  • Beispiel 3 - Verfahren nach Anspruch 1 oder 2, wobei der erste Implantationsprozess das Implantieren der Dotierstoffatome vom ersten Dotierungstyp mit einer ersten Implantationsdosis beinhaltet, wobei der zweite Implantationsprozess das Implantieren der Dotierstoffatome vom zweiten Dotierungstyp mit einer zweiten Implantationsdosis beinhaltet, und wobei der dritte Implantationsprozess das Implantieren der Dotierstoffatome vom ersten Dotierungstyp mit einer von der zweiten Implantationsdosis verschiedenen dritten Implantationsdosis beinhaltet.
  • Beispiel 4 - Verfahren nach Anspruch 3, wobei die zweite Implantationsdosis zumindest annähernd gleich der ersten Implantationsdosis ist.
  • Beispiel 5 - Verfahren nach Anspruch 4, wobei die dritte Implantationsdosis aus einem Bereich zwischen 40 % und 60 % der ersten Implantationsdosis ausgewählt ist.
  • Beispiel 6 - Verfahren nach Anspruch 4, wobei die erste Breite, die zweite Breite, eine Breite von Maskengebieten, die nach dem Bilden der zweiten Öffnungen verbleiben, und die zweite und dritte Implantationsdosis so aneinander angepasst sind, dass 0,8 ≤ ( w 202 + w 203 ) ⋅ D 3 ( w 204 − w 202 ) ⋅ | D 3 − D 2 | ≤ 1,2,
    Figure DE102021116945A1_0022
    wobei w202 die erste Breite bezeichnet; w204 die zweite Breite bezeichnet; w203 eine Breite der Maskengebiete, die nach dem Bilden der zweiten Öffnungen verbleiben, bezeichnet; D2 die zweite Implantationsdosis bezeichnet; und D3 die dritte Implantationsdosis bezeichnet.
  • Beispiel 7 - Verfahren, das beinhaltet: Bilden von zumindest einem Driftgebietabschnitt, der eine Halbleiterschicht mit ersten Gebieten eines ersten Dotierungstyps und zweiten Gebieten eines zweiten Dotierungstyps enthält, wobei die ersten Gebiete und die zweiten Gebiete in einer ersten lateralen Richtung der Halbleiterschicht abwechselnd angeordnet sind, und wobei das Bilden des zumindest einen Driftgebietabschnitts beinhaltet: Bilden einer Implantationsmaske auf einer ersten Oberfläche der Halbleiterschicht, wobei die Implantationsmaske erste Öffnungen, von denen jede in der ersten lateralen Richtung eine erste Breite aufweist, enthält; Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp durch die ersten Öffnungen in die erste Oberfläche in einem ersten Implantationsprozess; Verringern einer Größe der ersten Öffnungen, um zweite Öffnungen mit einer zweiten Breite in der lateralen Richtung zu erhalten; Implantieren von Dotierstoffatomen vom ersten Dotierungstyp durch die zweiten Öffnungen in die erste Oberfläche in einem zweiten Implantationsprozess; Entfernen der Implantationsmaske; und Implantieren von Dotierstoffatomen vom ersten Dotierungstyp in die erste Oberfläche nach dem Entfernen der Implantationsmaske in einem dritten Implantationsprozess.
  • Beispiel 8 - Verfahren nach Anspruch 7, wobei die Implantationsmaske erste Maskengebiete zwischen benachbarten ersten Öffnungen enthält, und wobei das Verringern der Größe der ersten Öffnungen das Bilden von an die ersten Mesagebiete angrenzenden Abstandhaltern beinhaltet.
  • Beispiel 9 - Verfahren nach Anspruch 7 oder 8, wobei der erste Implantationsprozess das Implantieren der Dotierstoffatome vom ersten Dotierungstyp mit einer ersten Implantationsdosis beinhaltet, wobei der zweite Implantationsprozess das Implantieren der Dotierstoffatome vom zweiten Dotierungstyp mit einer zweiten Implantationsdosis beinhaltet, und wobei der dritte Implantationsprozess das Implantieren der Dotierstoffatome vom ersten Dotierungstyp mit einer von der zweiten Implantationsdosis verschiedenen dritten Implantationsdosis beinhaltet.
  • Beispiel 10 - Verfahren nach Anspruch 9, wobei die zweite Implantationsdosis zumindest annähernd gleich der ersten Implantationsdosis ist.
  • Beispiel 11 - Verfahren nach Anspruch 10, wobei die dritte Implantationsdosis zwischen 40 % und 60 % der ersten Implantationsdosis ausgewählt wird.
  • Beispiel 12 - Verfahren nach Anspruch 10, wobei eine Breite von Maskengebieten zwischen den ersten Öffnungen, die zweite Breite, eine Breite der Abstandhalter und die erste und dritte Implantationsdosis so aneinander angepasst sind, dass 0,8 ≤ ( w 504 + w 501 ) ⋅ D 23 2 ⋅ w 503 ⋅ | D 23 − D 21 | ≤ 1,2
    Figure DE102021116945A1_0023
    wobei w501 die Breite der Maskengebiete zwischen den ersten Öffnungen bezeichnet, w504 die zweite Breite bezeichnet, w503 die Breite der Abstandhalter bezeichnet, D21 die erste Implantationsdosis bezeichnet und D23 die dritte Implantationsdosis bezeichnet.
  • Beispiel 13 - Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden des zumindest einen Driftgebietabschnitts das Bilden mehrerer Driftgebietabschnitte übereinander beinhaltet.
  • Beispiel 14 - Verfahren nach Anspruch 11, wobei die mehreren Driftgebietabschnitte zwischen 5 und 15 Driftgebietabschnitte enthalten.
  • Beispiel 15 - Verfahren nach einem der Ansprüche 1 bis 14, wobei der zumindest eine Driftgebietabschnitt einen obersten Driftgebietabschnitt enthält, und wobei das Verfahren weiterhin das Bilden mehrerer Transistorzellen in dem obersten Driftgebietabschnitt beinhaltet.
  • Beispiel 16 - Verfahren nach einem der Ansprüche 1 bis 14, wobei der zumindest eine Driftgebietabschnitt einen obersten Driftgebietabschnitt enthält, und wobei das Verfahren weiterhin beinhaltet: Bilden einer weiteren Halbleiterschicht auf dem obersten Driftgebietabschnitt; und Bilden mehrerer Transistorzellen in der weiteren Halbleiterschicht.
  • Beispiel 17 - Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht Siliziumkarbid enthält.
  • Beispiel 18 - Verfahren nach Anspruch 15, wobei die Dotierstoffatome vom ersten Typ Stickstoffatome und/oder Phosphoratome enthalten, und wobei die Dotierstoffatome vom zweiten Typ Aluminiumatome und/oder Boratome enthalten.
  • Beispiel 19 - Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht eine Dicke, die zwischen 1 Mikrometer und 6 Mikrometer ausgewählt ist, aufweist.
  • Beispiel 20 - Superjunction-Bauelement, das enthält: zumindest einen Driftgebietabschnitt, der eine Halbleiterschicht mit ersten Gebieten eines ersten Dotierungstyps und zweiten Gebieten eines zweiten Dotierungstyps enthält, wobei die ersten Gebiete und die zweiten Gebiete in einer ersten lateralen Richtung der Halbleiterschicht abwechselnd angeordnet sind, wobei erste Gebiete einer ersten Gruppe eine Implantationsdosis nur vom ersten Dotierungstyp enthalten, und wobei eine zweite Gruppe der ersten Gebiete eine Implantationsdosis vom ersten Dotierungstyp und eine Implantationsdosis vom zweiten Dotierungstyp enthält.

Claims (20)

  1. Verfahren, das aufweist: Bilden zumindest eines Driftgebietabschnitts (21, 21-2n), der eine Halbleiterschicht (120) mit ersten Gebieten (4) eines ersten Dotierungstyps und zweiten Gebieten (5) eines zweiten Dotierungstyps enthält, wobei die ersten Gebiete (4) und die zweiten Gebiete (5) in einer ersten lateralen Richtung (x) der Halbleiterschicht (130) abwechselnd angeordnet sind, und wobei das Bilden des zumindest einen Driftgebietabschnitts (21, 21-2n) aufweist: Bilden einer Implantationsmaske (200) auf einer ersten Oberfläche (121) der Halbleiterschicht (120), wobei die Implantationsmaske (200) erste Öffnungen (202), von denen jede in der ersten lateralen Richtung (x) eine erste Breite (w202) aufweist, aufweist; Implantieren von Dotierstoffatomen vom ersten Dotierungstyp durch die ersten Öffnungen (202) in die erste Oberfläche (121) in einem ersten Implantationsprozess; Erhöhen einer Größe der ersten Öffnungen (202), um zweite Öffnungen (204) mit einer zweiten Breite (w204) in der lateralen Richtung (x) zu erhalten; Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp durch die zweiten Öffnungen (204) in die erste Oberfläche (121) in einem zweiten Implantationsprozess; Entfernen der Implantationsmaske (200); und Implantieren von Dotierstoffatomen vom ersten Dotierungstyp in die erste Oberfläche (121) nach dem Entfernen der Implantationsmaske (200) in einem dritten Implantationsprozess.
  2. Verfahren nach Anspruch 1, wobei die Implantationsmaske (200) erste Maskengebiete (201) zwischen benachbarten ersten Öffnungen (202) aufweist, und wobei das Erhöhen der Größe der ersten Öffnungen (202) aufweist: Bilden einer Schutzschicht (300) auf den ersten Mesa-Gebieten (201); und Ätzen eines jeden der ersten Mesa-Gebiete (201) beginnend an entgegengesetzten lateralen Enden, wobei jedes laterale Ende einer jeweiligen der benachbarten Öffnungen (202) zugewandt ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste Implantationsprozess das Implantieren der Dotierstoffatome vom ersten Dotierungstyp mit einer ersten Implantationsdosis (D1) aufweist, wobei der zweite Implantationsprozess das Implantieren der Dotierstoffatome vom zweiten Dotierungstyp mit einer zweiten Implantationsdosis (D2) aufweist, und wobei der dritte Implantationsprozess das Implantieren der Dotierstoffatome vom ersten Dotierungstyp mit einer von der zweiten Implantationsdosis (D2) verschiedenen dritten Implantationsdosis (D3) aufweist.
  4. Verfahren nach Anspruch 3, wobei die zweite Implantationsdosis (D2) zumindest annähernd gleich der ersten Implantationsdosis (D1) ist.
  5. Verfahren nach Anspruch 4, wobei die dritte Implantationsdosis (D3) aus einem Bereich zwischen 40 % und 60 % der ersten Implantationsdosis ausgewählt ist.
  6. Verfahren nach Anspruch 4, wobei die erste Breite (w202), die zweite Breite (w204), eine Breite (w203) von Maskengebieten (203), die nach dem Bilden der zweiten Öffnungen (204) verbleiben, und die zweite und dritte Implantationsdosis (D2, D3) so aneinander angepasst sind, dass 0,8 ≤ ( w 202 + w 203 ) ⋅ D 3 ( w 204 − w 202 ) ⋅ | D 3 − D 2 | ≤ 1,2,
    Figure DE102021116945A1_0024
    wobei w202 die erste Breite bezeichnet; w204 die zweite Breite bezeichnet; w203 eine Breite der Maskengebiete, die nach dem Bilden der zweiten Öffnungen verbleiben, bezeichnet; D2 die zweite Implantationsdosis bezeichnet; und D3 die dritte Implantationsdosis bezeichnet.
  7. Verfahren, das aufweist: Bilden von zumindest einem Driftgebietabschnitt (21, 21-2n), der eine Halbleiterschicht (120) mit ersten Gebieten (4) eines ersten Dotierungstyps und zweiten Gebieten (5) eines zweiten Dotierungstyps enthält, wobei die ersten Gebiete (4) und die zweiten Gebiete (5) in einer ersten lateralen Richtung (x) der Halbleiterschicht (130) abwechselnd angeordnet sind, und wobei das Bilden des zumindest einen Driftgebietabschnitts (21, 21-2n) aufweist: Bilden einer Implantationsmaske (500) auf einer ersten Oberfläche (121) der Halbleiterschicht (120), wobei die Implantationsmaske (500) erste Öffnungen (502), von denen jede in der ersten lateralen Richtung (x) eine erste Breite (w502) aufweist, aufweist; Implantieren von Dotierstoffatomen vom zweiten Dotierungstyp durch die ersten Öffnungen (502) in die erste Oberfläche (121) in einem ersten Implantationsprozess; Verringern einer Größe der ersten Öffnungen (502), um zweite Öffnungen (504) mit einer zweiten Breite (w504) in der lateralen Richtung (x) zu erhalten; Implantieren von Dotierstoffatomen vom ersten Dotierungstyp durch die zweiten Öffnungen (504) in die erste Oberfläche (121) in einem zweiten Implantationsprozess; Entfernen der Implantationsmaske (500); und Implantieren von Dotierstoffatomen vom ersten Dotierungstyp in die erste Oberfläche (121) nach dem Entfernen der Implantationsmaske (500) in einem dritten Implantationsprozess.
  8. Verfahren nach Anspruch 7, wobei die Implantationsmaske (500) erste Maskengebiete (501) zwischen benachbarten ersten Öffnungen (502) aufweist, und wobei das Verringern der Größe der ersten Öffnungen (502) das Bilden von an die ersten Maskengebiete (501) angrenzenden Abstandhaltern (503) aufweist.
  9. Verfahren nach Anspruch 7 oder 8, wobei der erste Implantationsprozess das Implantieren der Dotierstoffatome vom ersten Dotierungstyp mit einer ersten Implantationsdosis (D21) aufweist, wobei der zweite Implantationsprozess das Implantieren der Dotierstoffatome vom zweiten Dotierungstyp mit einer zweiten Implantationsdosis (D22) aufweist, und wobei der dritte Implantationsprozess das Implantieren der Dotierstoffatome vom ersten Dotierungstyp mit einer von der zweiten Implantationsdosis verschiedenen dritten Implantationsdosis (D23) aufweist.
  10. Verfahren nach Anspruch 9, wobei die zweite Implantationsdosis (D22) zumindest annähernd gleich der ersten Implantationsdosis (D21) ist.
  11. Verfahren nach Anspruch 10, wobei die dritte Implantationsdosis (D23) zwischen 40 % und 60 % der ersten Implantationsdosis (D21) ausgewählt wird.
  12. Verfahren nach Anspruch 10, wobei eine Breite (w501) von Maskengebieten zwischen den ersten Öffnungen (502), die zweite Breite (w504), eine Breite (w503) der Abstandhalter (503) und die erste und dritte Implantationsdosis (D21, D23) so aneinander angepasst sind, dass 0,8 ≤ ( w 504 + w 501 ) ⋅ D 23 2 ⋅ w 503 ⋅ | D 23 − D 21 | ≤ 1,2
    Figure DE102021116945A1_0025
    wobei w501 die Breite der Maskengebiete zwischen den ersten Öffnungen (501) bezeichnet, w504 die zweite Breite bezeichnet, w503 die Breite der Abstandhalter (503) bezeichnet, D21 die erste Implantationsdosis bezeichnet und D23 die dritte Implantationsdosis bezeichnet.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bilden des zumindest einen Driftgebietabschnitts das Bilden mehrerer Driftgebietabschnitte (21-2n) übereinander aufweist.
  14. Verfahren nach Anspruch 11, wobei die mehreren Driftgebietabschnitte (21-2n) zwischen 5 und 15 Driftgebietabschnitte aufweisen.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei der zumindest eine Driftgebietabschnitt einen obersten Driftgebietabschnitt (21, 2n) aufweist, und wobei das Verfahren weiterhin das Bilden mehrerer Transistorzellen (30) in dem obersten Driftgebietabschnitt (21, 2n) aufweist.
  16. Verfahren nach einem der Ansprüche 1 bis 14, wobei der zumindest eine Driftgebietabschnitt einen obersten Driftgebietabschnitt (21, 2n) aufweist, und wobei das Verfahren weiterhin aufweist: Bilden einer weiteren Halbleiterschicht (130) auf dem obersten Driftgebietabschnitt (21, 2n); und Bilden mehrerer Transistorzellen (30) in der weiteren Halbleiterschicht (130).
  17. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (120) Siliziumkarbid aufweist.
  18. Verfahren nach Anspruch 15, wobei die Dotierstoffatome vom ersten Typ Stickstoffatome und/oder Phosphoratome aufweisen, und wobei die Dotierstoffatome vom zweiten Typ Aluminiumatome und/oder Boratome aufweisen.
  19. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (120) eine Dicke, die zwischen 1 Mikrometer und 6 Mikrometer ausgewählt ist, aufweist.
  20. Superjunction-Bauelement, das aufweist: zumindest einen Driftgebietabschnitt (2; 21-2n), der eine Halbleiterschicht (120) mit ersten Gebieten (4) eines ersten Dotierungstyps und zweiten Gebieten (5) eines zweiten Dotierungstyps enthält, wobei die ersten Gebiete (4) und die zweiten Gebiete (5) in einer ersten lateralen Richtung (x) der Halbleiterschicht (130) abwechselnd angeordnet sind, wobei erste Gebiete (4) einer ersten Gruppe eine Implantationsdosis nur vom ersten Dotierungstyp aufweisen, und wobei eine zweite Gruppe der ersten Gebiete (4) eine Implantationsdosis vom ersten Dotierungstyp und eine Implantationsdosis vom zweiten Dotierungstyp aufweist.
DE102021116945.3A 2021-07-01 2021-07-01 Verfahren zum bilden eines driftgebietes eines superjunction-bauelements Granted DE102021116945A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102021116945.3A DE102021116945A1 (de) 2021-07-01 2021-07-01 Verfahren zum bilden eines driftgebietes eines superjunction-bauelements
US17/846,638 US20230006038A1 (en) 2021-07-01 2022-06-22 Method for forming a drift region of a superjunction device
CN202210758197.XA CN115566041A (zh) 2021-07-01 2022-06-30 用于形成超结器件的漂移区的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021116945.3A DE102021116945A1 (de) 2021-07-01 2021-07-01 Verfahren zum bilden eines driftgebietes eines superjunction-bauelements

Publications (1)

Publication Number Publication Date
DE102021116945A1 true DE102021116945A1 (de) 2023-01-05

Family

ID=84492796

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021116945.3A Granted DE102021116945A1 (de) 2021-07-01 2021-07-01 Verfahren zum bilden eines driftgebietes eines superjunction-bauelements

Country Status (3)

Country Link
US (1) US20230006038A1 (de)
CN (1) CN115566041A (de)
DE (1) DE102021116945A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3940788A1 (de) * 2020-07-16 2022-01-19 Infineon Technologies AG Halbleiterbauelement mit komplementär dotierten regionen und verfahren zur herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167205A1 (en) 2012-12-13 2014-06-19 Pfc Device Holdings Limited Super junction for semiconductor device and method for manufacturing the same
CN112151618A (zh) 2020-09-27 2020-12-29 杰华特微电子（杭州）有限公司 横向超结结构的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167205A1 (en) 2012-12-13 2014-06-19 Pfc Device Holdings Limited Super junction for semiconductor device and method for manufacturing the same
CN112151618A (zh) 2020-09-27 2020-12-29 杰华特微电子（杭州）有限公司 横向超结结构的制造方法

Also Published As

Publication number Publication date
US20230006038A1 (en) 2023-01-05
CN115566041A (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014118766B4 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE112013004362B4 (de) Halbleitervorrichtung
DE10112463B4 (de) SJ-Halbleiterbauelement
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102013114842B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018215257B4 (de) Halbleitervorrichtung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE112016000071T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102013113286B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012206605A1 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102018133433A1 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE112017002113B4 (de) Halbleitereinheit
DE112017003957T5 (de) Halbleiterelement
DE102018106689A1 (de) Siliziumcarbid-Halbleitervorrichtung mit einer Graben-Gatestruktur und horizontal angeordneten Kanal- und Stromausbreitungsgebieten
DE102008035537B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE102021116945A1 (de) Verfahren zum bilden eines driftgebietes eines superjunction-bauelements
DE102017115536B4 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division