DE102021111709A1 - Schnittstellenschaltung und schnittstellenvorrichtung - Google Patents

Schnittstellenschaltung und schnittstellenvorrichtung Download PDF

Info

Publication number
DE102021111709A1
DE102021111709A1 DE102021111709.7A DE102021111709A DE102021111709A1 DE 102021111709 A1 DE102021111709 A1 DE 102021111709A1 DE 102021111709 A DE102021111709 A DE 102021111709A DE 102021111709 A1 DE102021111709 A1 DE 102021111709A1
Authority
DE
Germany
Prior art keywords
capacitor
switching element
power supply
output
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021111709.7A
Other languages
English (en)
Inventor
Hwangho Choi
Yungeun Nam
Sodam Ju
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102021111709A1 publication Critical patent/DE102021111709A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Abstract

Eine Schnittstellenschaltung (200) enthält ein erstes Schaltelement (SW1), das mit einem ersten Energieversorgungsknoten (VN1), der eine erste Energieversorgungsspannung (VDD1) liefert, und einem Ausgangsknoten verbunden ist, der ein Ausgangssignal (OUT) sendet, und durch ein erstes Eingangssignal (INI) gesteuert wird, ein zweites Schaltelement (SW2), das mit einem zweiten Energieversorgungsknoten (VN2), der eine zweite Energieversorgungsspannung (VDD2) liefert, die niedriger als die erste Energieversorgungsspannung (VDD1) ist, und dem Ausgangsknoten verbunden ist, und durch ein zweites Eingangssignal (IN2) gesteuert wird, das sich von dem ersten Eingangssignal (IN1) unterscheidet, einen ersten Widerstand (R1), der zwischen den ersten Energieversorgungsknoten (VN1) und das erste Schaltelement (SW1) geschaltet ist, einen zweiten Widerstand (R2), der zwischen den zweiten Energieversorgungsknoten (VN2) und das zweite Schaltelement (SW2) geschaltet ist, einen ersten Kondensator (C1), der mit einem ersten Knoten (N1) zwischen dem ersten Widerstand (R1) und dem ersten Schaltelement (SW1) verbunden ist und durch ein erstes Steuersignal (CTR) geladen und entladen wird, einen zweiten Kondensator (C2), der zwischen den zweiten Widerstand (R2) und das zweite Schaltelement (SW2) geschaltet ist und durch ein zweites Steuersignal (CTR) geladen und entladen wird, und eine Pufferschaltung (BUF), die konfiguriert ist, das erste Steuersignal (CTR) und das zweite Steuersignal (CTR) auszugeben und über einen ersten variablen Widerstand (VR1) mit einem dritten Energieversorgungsknoten (VN3) verbunden ist, der eine dritte Energieversorgungsspannung (VDD3) liefert, und über einen zweiten variablen Widerstand (VR2) mit einem vierten Energieversorgungsknoten (VN4) verbunden ist, der eine vierte Energieversorgungsspannung (VDD4) liefert, die niedriger als die dritte Energieversorgungsspannung (VDD3) ist.

Description

  • HINTERGRUND
  • Die vorliegende Offenbarung bezieht sich auf eine Schnittstellenschaltung und eine Schnittstellenvorrichtung.
  • Halbleiterbauelemente, die in einer elektronischen Vorrichtung enthalten sind, können über eine Schnittstellenschaltung Daten miteinander austauschen. Da die Kapazität der von elektronischen Vorrichtungen verarbeiteten Daten zugenommen hat, werden Schnittstellenschaltungen vorgeschlagen, die eine Hochgeschwindigkeitskommunikation zwischen Halbleitervorrichtungen ermöglichen. Da die Anzahl und die Arten von Halbleitervorrichtungen, die in elektronischen Vorrichtungen enthalten sind, zugenommen haben, werden außerdem verschiedene Verfahren zur Verbesserung eines Betriebs einer Schnittstellenschaltung bereitgestellt.
  • ABRISS
  • Ausführungsformen stellen eine Schnittstellenschaltung und eine Schnittstellenvorrichtung bereit, die eine Flankensteilheit eines Eingangssignals unter Berücksichtigung von Eigenschaften eines Kanals für eine Kommunikation zwischen Halbleitervorrichtungen einstellen kann, um die Performanz einer Kommunikation und eine Augenöffnung eines Signals zu verbessern (vgl. hierzu Augendiagramm).
  • Gemäß Ausführungsformen enthält eine Schnittstellenschaltung ein erstes Schaltelement, das mit einem ersten Energieversorgungsknoten, der eine erste Energieversorgungsspannung liefert, und einem Ausgangsknoten verbunden ist, der ein Ausgangssignal sendet, und durch ein erstes Eingangssignal gesteuert wird, ein zweites Schaltelement, das mit einem zweiten Energieversorgungsknoten, der eine zweite Energieversorgungsspannung liefert, die niedriger als die erste Energieversorgungsspannung ist, und dem Ausgangsknoten verbunden ist, und durch ein zweites Eingangssignal gesteuert wird, das sich von dem ersten Eingangssignal unterscheidet, einen ersten Widerstand, der zwischen den ersten Energieversorgungsknoten und das erste Schaltelement geschaltet ist, einen zweiten Widerstand, der zwischen den zweiten Energieversorgungsknoten und das zweite Schaltelement geschaltet ist, einen ersten Kondensator, der zwischen den ersten Widerstand und das erste Schaltelement geschaltet ist und durch ein erstes Steuersignal geladen und entladen wird, einen zweiten Kondensator, der zwischen den zweiten Widerstand und das zweite Schaltelement geschaltet ist und durch ein zweites Steuersignal geladen und entladen wird, und eine Pufferschaltung, die konfiguriert ist, das erste Steuersignal und das zweite Steuersignal auszugeben, und die über einen ersten variablen Widerstand mit einem dritten Energieversorgungsknoten verbunden ist, der eine dritte Energieversorgungsspannung liefert, und die über einen zweiten variablen Widerstand mit einem vierten Energieversorgungsknoten verbunden ist, der eine vierte Energieversorgungsspannung liefert, die niedriger als die dritte Energieversorgungsspannung ist.
  • Gemäß Ausführungsformen enthält eine Schnittstellenvorrichtung eine Mehrzahl von Schnittstellenschaltungen, die jeweils ein erstes Schaltelement und ein zweites Schaltelement, die miteinander in Reihe verbunden sind, einen ersten Kondensator, der zwischen das erste Schaltelement und einen ersten Energieversorgungsknoten geschaltet ist, einen zweiten Kondensator, der zwischen das zweite Schaltelement und einen zweiten Energieversorgungsknoten geschaltet ist und einen Puffer enthalten, der konfiguriert ist, den ersten Kondensator und den zweiten Kondensator zu laden und zu entladen, und eine Steuerung, die konfiguriert ist, das erste Schaltelement und das zweite Schaltelement zu steuern, um ein Ausgangssignal jeder der Mehrzahl von Schnittstellenschaltungen zu bestimmen, und konfiguriert ist, eine Flankensteilheit eines Steuersignals einzustellen, das an den ersten Kondensator und den zweiten Kondensator ausgegeben wird, um eine Flankensteilheit des Ausgangssignals zu bestimmen.
  • Gemäß Ausführungsformen enthält eine Schnittstellenschaltung ein erstes Schaltelement, das konfiguriert ist, eine erste Energieversorgungsspannung von einem ersten Energieversorgungsknoten zu empfangen, und das durch ein erstes Eingangssignal ein- und ausgeschaltet wird, ein zweites Schaltelement, das konfiguriert ist, eine zweite Energieversorgungsspannung, die niedriger als die erste Energieversorgungsspannung ist, von einem zweiten Energieversorgungsknoten zu empfangen, und das durch ein zweites Eingangssignal ein- und ausgeschaltet wird, einen ersten Kondensator mit einem ersten Anschluss, der mit einem ersten gemeinsamen Knoten zwischen dem ersten Schaltelement und dem ersten Energieversorgungsknoten verbunden ist, und einem zweiten Anschluss, der ein Steuersignal empfängt, das die gleiche Phase wie das erste Eingangssignal hat, und einen zweiten Kondensator mit einem ersten Anschluss, der mit einem zweiten gemeinsamen Knoten zwischen dem zweiten Schaltelement und dem zweiten Energieversorgungsknoten verbunden ist, und einem zweiten Anschluss, der das Steuersignal empfängt. Eine Flankensteilheit eines Ausgangssignals, das von einem Ausgangsknoten ausgegeben wird, an dem das erste Schaltelement und das zweite Schaltelement miteinander verbunden sind, wird durch eine Flankensteilheit des Steuersignals bestimmt.
  • Figurenliste
  • Die obigen und andere Aspekte, Merkmale und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen besser verstanden.
    • 1 bis 3 sind schematische Darstellungen, die eine elektronische Vorrichtung veranschaulichen, die eine Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen enthält.
    • 4 und 5 sind Ansichten, die jeweils eine Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen veranschaulichen.
    • 6 ist ein schematischer Schaltplan einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen.
    • 7 und 8 sind Ansichten, die den Betrieb einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen veranschaulichen.
    • 9 und 10 sind Ansichten, die jeweils einen Puffer veranschaulichen, der in einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen enthalten ist.
    • 11 ist ein schematischer Schaltplan, der eine Schnittstellenschaltung gemäß beispielhafter Ausführungsformen veranschaulicht.
    • 12 und 13 sind Ansichten, die den Betrieb einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen veranschaulichen.
    • 14 ist ein schematischer Schaltplan einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen.
    • 15 und 16 sind Ansichten, die Details einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen veranschaulichen.
    • 17 bis 19 sind schematische Schaltpläne, die jeweils eine Schnittstellenschaltung gemäß beispielhafter Ausführungsformen veranschaulichen.
    • 20 ist ein schematisches Diagramm einer Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen.
    • 21 und 22 sind Ansichten, die den Betrieb einer Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen veranschaulichen.
    • 23 ist eine schematische Darstellung einer Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen.
    • 24 bis 27 sind Ansichten, die den Betrieb einer Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen veranschaulichen.
    • 28 ist ein schematisches Blockschaltbild einer elektronischen Vorrichtung, die eine Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen enthält.
  • DETAILLIERTE BESCHREIBUNG
  • Nachfolgend werden beispielhafte Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
  • 1 bis 3 sind schematische Darstellungen, die eine elektronische Vorrichtung veranschaulichen, die eine Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen enthält.
  • Bezugnehmend auf 1 kann eine elektronische Vorrichtung 10 einen Anwendungsprozessor 20 und einen Anzeigentreiber 30 enthalten. Eine Schnittstellenvorrichtung 21 des Anwendungsprozessors 20 kann Daten mit einer Schnittstellenvorrichtung 31 des Anzeigentreibers 30 austauschen. Jede der Schnittstellenvorrichtungen 21 und 31 kann eine Mehrzahl von Schnittstellenschaltungen enthalten.
  • Die Schnittstellenvorrichtungen 21 und 31 können gemäß einem vorgegebenen oder alternativ gewünschten Protokoll Daten miteinander austauschen. Beispielsweise können die Schnittstellenvorrichtung 21 des Anwendungsprozessors 20 und die Schnittstellenvorrichtung 31 des Anzeigentreibers 30 Daten gemäß einem Protokoll austauschen, das in einem MIPI (Mobile Industry Processor Interface) -Standard definiert ist. Jede der Schnittstellenvorrichtungen 21 und 31 kann eine Sendeschaltung und eine Empfangsschaltung enthalten.
  • Wie in 2 gezeigt, kann in einer elektronischen Vorrichtung 40 ein Anwendungsprozessor 50 Daten mit einem Bildsensor 60 austauschen. Eine Schnittstellenvorrichtung 51 des Anwendungsprozessors 50 und eine Schnittstellenvorrichtung 61 des Bildsensors 60 können Daten miteinander austauschen. Ähnlich wie in 1 beschrieben, kann jede der Schnittstellenvorrichtungen 51 und 61 eine Mehrzahl von Schnittstellenschaltungen zum Datenaustausch enthalten.
  • Wie in 3 gezeigt, kann der Anwendungsprozessor 80 in einer elektronischen Vorrichtung 70 Daten mit einem Speicher 90 austauschen. Eine Schnittstellenvorrichtung 81 des Anwendungsprozessors 80 und eine Schnittstellenvorrichtung 91 der Speichervorrichtung 90 können Daten, einen Befehl, eine Adresse und/oder Ähnliches miteinander austauschen. Ähnlich wie in den 1 und 2 beschrieben, können die Schnittstellenvorrichtungen 81 und 91 eine Mehrzahl von Schnittstellenschaltungen für den Datenaustausch enthalten.
  • Eine Schnittstellenschaltung, die in mindestens einer der Schnittstellenvorrichtungen 21, 31, 51, 61, 81, 91 gemäß Ausführungsformen enthalten ist, kann eine Funktion zum Einstellen einer Flankensteilheit eines Ausgangssignals haben. Steuerungen, die im Anwendungsprozessor 20, 50, 80, dem Anzeigentreiber 30, dem Bildsensor 60 und der Speichersteuerung 90 enthalten sind, können die Schnittstellenvorrichtungen 21, 31, 51, 61, 81 und 91 steuern, um die Flankensteilheit des Ausgangssignals zu bestimmen. In einigen Ausführungsformen können die Steuerungen die Flankensteilheit des Ausgangssignals erhöhen, wenn bestimmt wird, dass eine Datenübertragung mit höherer Geschwindigkeit erforderlich ist. Darüber hinaus können die Steuerungen die Flankensteilheit des Ausgangssignals entsprechend der Auslastung der Kanäle einstellen, über die Daten zwischen den Schnittstellenvorrichtungen 21, 31, 51, 61, 81 und 91 ausgetauscht werden.
  • 4 und 5 sind Ansichten, die jeweils eine Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen veranschaulichen.
  • 4 kann eine Ansicht sein, die eine Schnittstellenvorrichtung 100 veranschaulicht, die Daten und Taktsignale in einem differentiellen Signalisierungsschema sendet.
  • Die in 4 gezeigte Schnittstellenvorrichtung 100 kann beispielhaft in einer der elektronischen Vorrichtungen 20, 30, 50, 60, 80, 90 verwendet werden, die oben in Übereinstimmung mit den 1 bis 3 beschrieben wurden. Beispielsweise können die in 4 beschriebenen Ausführungsformen auf eine D-PHY-Schnittstelle gemäß dem MIPI-Standard angewendet werden. Bezugnehmend auf 4 kann eine Mehrzahl von Sendern TX0 bis TX9 Datenstücke DN0 bis DN3 und DP0 bis DP3 sowie Taktsignale CLKN und CLKP über eine Mehrzahl von Sendepads TP0 bis TP9 ausgeben.
  • Die Sendepads TP0 bis TP9 können mit einer Mehrzahl von Empfangspads RP0 bis RP9 über eine Mehrzahl von Datenspuren L0 bis L9 verbunden sein, und die Empfangspads RP0 bis RP9 können mit einer Mehrzahl von Empfängern RX0 bis RX4 verbunden sein. Zum Beispiel kann jeder der Empfänger RX0 bis RX4 mit einem Paar von Empfangspads unter den Empfangspads RP0 bis RP9 verbunden sein, und die Empfänger RX0 bis RX4 können Datenstücke P0 bis D3 und ein Taktsignal CLK im differentiellen Signalisierungsschema erzeugen. Daher können in den in 4 veranschaulichten Ausführungsformen zehn Sendepads TP0 bis TP9, zehn Datenspuren L0 bis L9 und zehn Empfangspads RP0 bis RP9 erforderlich sein, um Daten im differentielle Signalisierungsschema zu senden. Gemäß Ausführungsformen können den Sendepads TP0 bis TP9 und den Empfangspads RP0 bis RP9 Dummy-Pads hinzugefügt werden, um einen elektrischen Abschirmeffekt zu erzielen. Die in 4 veranschaulichte Schnittstellenvorrichtung 100 kann beispielsweise für einen Anwendungsprozessor, einen Anzeigentreiber, einen Bildsensor, eine Speichervorrichtung und/oder dergleichen verwendet werden.
  • 5 kann eine Ansicht sein, die eine Schnittstellenvorrichtung 110 veranschaulicht, die Daten in einem Single-Ended-Signalisierungsschema sendet. Die in 5 dargestellte Schnittstellenvorrichtung 110 kann beispielhaft in einer der elektronischen Vorrichtungen 20, 30, 50, 60, 80, 90 verwendet werden, die oben in Übereinstimmung mit den 1 bis 3 beschrieben wurden. Beispielsweise können die in 5 beschriebenen Ausführungsformen auf eine C-PHY-Schnittstelle gemäß dem MIPI-Standard angewendet werden. Bezugnehmend auf 5 kann eine Mehrzahl von Sendern TX0 bis TX8 Datenstücke A0 bis C0, A1 bis C1 und A2 bis C2 über eine Mehrzahl von Sendepads TP0 bis TP8 ausgeben. Da die Bilddaten im Single-Ended-Signalisierungsschema ausgegeben werden, ist in einer Schnittstelle gemäß den in 5 veranschaulichten Ausführungsformen möglicherweise keine zusätzliche Datenspur zur Ausgabe eines Taktsignals vorhanden.
  • Die Sendepads TP0 bis TP8 können mit einer Mehrzahl von Empfangspads RP0 bis RP8 über eine Mehrzahl von Datenspuren L0 bis L8 verbunden sein, und die Empfangspads RP0 bis RP8 können mit einer Mehrzahl von Empfängern RX0 bis RX8 verbunden sein. Entsprechend den Datenstücken A0 bis C0, A1 bis C1 und A2 bis C2 können die Sendepads TP0 bis TP8 in eine Mehrzahl von Gruppen TP0 bis TP2, TP3 bis TP5 und TP6 bis TP8 unterteilt werden, und die Empfangspads RP0 bis RP8 können ebenfalls in eine Mehrzahl von Gruppen RP0 bis RP2, RP3 bis RP5 und RP6 bis RP8 unterteilt werden. Jeder der Empfänger RX0 bis RX8 kann ein Paar von Empfangspads RP0 bis RP8 empfangen, wobei die Empfangspads RP0 bis RP8 in jeder der Gruppen RP0 bis RP2, RP3 bis RP5 und RP6 bis RP8 enthalten sind. Beispielsweise kann der erste Empfänger RX0 eine Differenz zwischen einem Signal A0 und einem Signal B0 ausgeben, und der zweite Empfänger RX1 kann eine Differenz zwischen dem Signal B0 und einem Signal C0 ausgeben. Der dritte Empfänger RX2 kann eine Differenz zwischen dem Signal C0 und dem Signal A0 ausgeben.
  • In den in 5 veranschaulichten Ausführungsformen können neun Sendepads TP0 bis TP8, neun Datenspuren L0 bis L8 und neun Empfangspads RP0 bis RP8 erforderlich sein, um Daten in dem Single-Ended-Signalisierungsschema zu senden. Jedoch können auch im Single-Ended-Signalisierungsschema Dummy-Pads hinzugefügt werden, um einen elektrischen Abschirmeffekt gemäß Ausführungsformen zu erzielen. Die in 5 veranschaulichte Schnittstellenvorrichtung 110 kann auch für einen Anwendungsprozessor, einen Anzeigentreiber, einen Bildsensor, eine Speichervorrichtung und/oder Ähnliches verwendet werden.
  • Die Schnittstellenvorrichtungen 100 und 110 gemäß den in 4 und 5 beschriebenen Ausführungsformen können auch für die Kommunikation zwischen anderen Vorrichtungen als einem Anwendungsprozessor, einem Anzeigentreiber, einem Bildsensor und einem Speicher verwendet werden. Als Beispiel können die Schnittstellenvorrichtungen 100 und 110 auf Schnittstellen wie PCI-Express, USB, DisplayPorts und/oder ähnliches angewendet werden.
  • Wenn die Kapazität der von den Schnittstellenvorrichtungen 100 und 110 gesendeten Daten allmählich erhöht wird und eine vom System geforderte Datenübertragungsrate zunimmt, können sich die Rauscheigenschaften der von den Schnittstellenvorrichtungen 100 und 110 ausgegebenen Signale verschlechtern oder eine Augenöffnung kann sich verkleinern. In Ausführungsformen können die Rauscheigenschaften der Schnittstellenvorrichtungen 100 und 110 verbessert werden, indem eine Kapazität zwischen einen Widerstand und ein Schaltelement in den Schnittstellenvorrichtungen 100 und 110 geschaltet und eine Flankensteilheit eines Signals eingestellt wird, das den Kondensator lädt und entlädt. Außerdem kann eine Flankensteilheit eines Signals, das einen Kondensator lädt und entlädt, unter Berücksichtigung einer Last eines Kanals, über den die Schnittstellenvorrichtungen 100 und 110 Daten miteinander austauschen, eingestellt werden, um das Auftreten von Überschwingen zu reduzieren oder zu verhindern und die Schnittstellenvorrichtungen 100 und 110 mit verbesserten oder optimalen Eigenschaften zu betreiben.
  • 6 ist ein schematisches Schaltdiagramm einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen. Beispielhaft kann die Schnittstellenschaltung von 6 in einer der oben beschriebenen Schnittstellenschaltungen verwendet werden. Beispielsweise kann die in 6 veranschaulichte Schnittstellenschaltung auf jeden der Mehrzahl von Sendern TX0 bis TX9 in 4 oder/und auf jeden der Mehrzahl von Sendern TX0 bis TX8 in 5 angewendet werden.
  • Unter Bezugnahme auf 6 kann eine Schnittstellenschaltung 200 gemäß Ausführungsformen ein erstes Schaltelement SW1 und ein zweites Schaltelement SW2, einen ersten Kondensator C1, einen zweiten Kondensator C2, einen ersten Widerstand R1, einen zweiten Widerstand R2 und/oder Ähnliches enthalten. Das erste Schaltelement SW1 und das zweite Schaltelement SW2 können zwischen einen ersten Energieversorgungsknoten VN1 und einen zweiten Energieversorgungsknoten VN2 geschaltet sein. Sowohl das erste Schaltelement SW1 als auch das zweite Schaltelement SW2 können als NMOS-Transistor ausgeführt sein.
  • Das erste Schaltelement SW1 kann über den ersten Widerstand R1 mit dem ersten Energieversorgungsknoten VN1 verbunden sein und das zweite Schaltelement SW2 kann über den zweiten Widerstand R2 mit dem zweiten Energieversorgungsknoten VN1 verbunden sein. Eine erste Energieversorgungsspannung VDD1 kann über den ersten Energieversorgungsknoten VN1 geliefert werden, und eine zweite Energieversorgungsspannung VDD2 kann über den zweiten Energieversorgungsknoten VN2 geliefert werden. In einigen Ausführungsformen kann die erste Energieversorgungsspannung VDD1 höher sein als die zweite Energieversorgungsspannung VDD2.
  • In den in 6 veranschaulichten Ausführungsformen kann ein Knoten zwischen dem ersten Widerstand R1 und dem ersten Schaltelement SW1 als ein erster Knoten N1 definiert sein, und ein Knoten zwischen dem zweiten Widerstand R2 und dem zweiten Schaltelement SW2 kann als ein zweiter Knoten N2 definiert sein. Ein Ausgangsknoten kann zwischen dem ersten Schaltelement SW1 und dem zweiten Schaltelement SW2 definiert sein. Ein Ausgangssignal OUT, das an einem Ausgangsknoten ausgegeben wird, kann durch ein erstes Eingangssignal IN1 bestimmt werden, das das erste Schaltelement SW1 steuert, und ein zweites Eingangssignal IN2, das das zweite Schaltelement SW2 steuert.
  • Ein erster Kondensator C1 kann mit dem ersten Knoten N1 und ein zweiter Kondensator C2 kann mit dem zweiten Knoten N2 verbunden sein. In den in 6 veranschaulichten Ausführungsformen kann das Laden und Entladen des ersten Kondensators C1 und des zweiten Kondensators C2 durch ein Steuersignal CTR gesteuert werden. Das Steuersignal CTR kann ein Ausgangssignal eines Puffers BUF sein, und der Puffer BUF kann ein Puffereingangssignal INB empfangen, um das Steuersignal CTR auszugeben.
  • In einigen Ausführungsformen können sowohl der erste Kondensator C1 als auch der zweite Kondensator C2 als MOS-Kondensator o.ä. implementiert sein. Wenn jeder des ersten Kondensators C1 und des zweiten Kondensators C2 ein MOS-Kondensator ist, kann das Steuersignal CTR in einen Gate-Anschluss jedes der Transistoren eingegeben werden, die den ersten Kondensator C1 und den zweiten Kondensator C2 bereitstellen.
  • Der Puffer BUF kann eine dritte Energieversorgungsspannung VDD3 und eine vierte Energieversorgungsspannung VDD4, die für den Betrieb erforderlich sind, über einen ersten variablen Widerstand VR1 und einen zweiten variablen Widerstand VR2 empfangen. Beispielsweise kann die dritte Energieversorgungsspannung VDD3 höher sein als die vierte Energieversorgungsspannung VDD4 und der ersten Energieversorgungsspannung VDD1 entsprechen, und die vierte Energieversorgungsspannung VDD4 kann der zweiten Energieversorgungsspannung VDD2 entsprechen. Die dritte Energieversorgungsspannung VDD3 kann von einem dritten Energieversorgungsknoten VN3 geliefert werden, und die vierte Energieversorgungsspannung VDD4 kann von einem vierten Energieversorgungsknoten VN4 geliefert werden.
  • In einigen Ausführungsformen kann eine Flankensteilheit des Steuersignals CTR durch variable Widerstände VR1 und VR2 bestimmt werden, die mit dem Puffer BUF verbunden sind. Wenn beispielsweise die Widerstandswerte der variablen Widerstände VR1 und VR2 verringert werden, kann die Flankensteilheit des Steuersignals CTR erhöht werden. Wenn die Widerstandswerte der variablen Widerstände VR1 und VR2 erhöht werden, kann die Flankensteilheit des Steuersignals CTR verringert werden.
  • Die Flankensteilheit des Steuersignals CTR kann die Flankensteilheit des Ausgangssignals OUT beeinflussen. Wenn beispielsweise die Flankensteilheit des Steuersignals CTR erhöht wird, um die Raten zu erhöhen, mit denen der erste Kondensator C1 und der zweite Kondensator C2 geladen und entladen werden, kann die Flankensteilheit des Ausgangssignals OUT erhöht werden, unter der Annahme, dass die anderen Bedingungen gleich sind. Wenn die Flankensteilheit des Steuersignals CTR verringert wird, um die Raten zu verringern, mit denen der erste Kondensator C1 und der zweite Kondensator C2 geladen und entladen werden, kann die Flankensteilheit des Ausgangssignals OUT verringert werden.
  • Im Allgemeinen kann die Flankensteilheit des Ausgangssignals OUT in der Schnittstellenschaltung 200 erhöht werden, wenn eine Hochgeschwindigkeits-Datenkommunikation unterstützt werden muss. Wenn jedoch die Flankensteilheit des Ausgangssignals OUT ohne Berücksichtigung der Last eines Kanals, der mit einem Ausgangsknoten der Schnittstellenschaltung 200 verbunden ist, erhöht wird, kann es im Ausgangssignal OUT zu einem Überschwingen o.ä. kommen, und die Augenöffnung des Ausgangssignals OUT kann verringert sein. In einigen Ausführungsformen kann die Flankensteilheit des Steuersignals CTR unter Berücksichtigung einer Kommunikationsumgebung bestimmt werden, in der die Schnittstellenschaltung 200 eingesetzt wird, und somit kann die Flankensteilheit des Ausgangssignals OUT eingestellt werden, um die Augenöffnung des Ausgangssignals OUT und die Kommunikations-Performanz einer Halbleitervorrichtung zu verbessern, in der die Schnittstellenschaltung 200 eingesetzt wird.
  • Die Kapazität jedes des ersten Kondensators C1 und des zweiten Kondensators C2 kann unterschiedlich gewählt werden. Zum Beispiel können der erste Kondensator C1 und der zweite Kondensator C2 die gleiche Kapazität haben. Darüber hinaus können der erste Kondensator C1 und der zweite Kondensator C2 jeweils eine feste Kapazität haben. Gemäß Ausführungsformen können der erste Kondensator C1 und der zweite Kondensator C2 jeweils eine abstimmbare variable Kapazität haben.
  • Wenn die Schnittstellenschaltung 200 Daten in einem differentiellen Signalisierungsschema sendet, kann eine Phase eines ersten Eingangssignals IN1 zu einer Phase des zweiten Eingangssignals IN2 entgegengesetzt sein. In einigen Ausführungsformen kann das Ausgangssignal OUT zwischen einem ersten Pegel und einem zweiten Pegel, der höher als der erste Pegel ist, variieren. Wenn zum Beispiel das erste Schaltelement SW1 durch das erste Eingangssignal IN1 eingeschaltet und das zweite Schaltelement SW2 durch das zweite Eingangssignal IN2 ausgeschaltet wird, kann das Ausgangssignal OUT den zweiten Pegel haben. Außerdem kann das Ausgangssignal OUT den ersten Pegel haben, wenn das erste Schaltelement SW1 durch das erste Eingangssignal IN1 ausgeschaltet und das zweite Schaltelement SW2 durch das zweite Eingangssignal IN2 eingeschaltet ist.
  • Wenn das Ausgangssignal OUT von dem zweiten Pegel auf den ersten Pegel verringert oder von dem ersten Pegel auf den zweiten Pegel erhöht wird, kann die Flankensteilheit des Ausgangssignals OUT durch Beträge des ersten Eingangssignals IN1 und des zweiten Eingangssignals IN2, eine Flankensteilheit des Steuersignals CTR, das den ersten Kondensator C1 und den zweiten Kondensator C2 lädt und entlädt, parasitäre Elemente, die in den jeweiligen Elementen und den Knoten VN1, VN2, N1 und N2 vorhanden sind, und/oder dergleichen beeinflusst werden. In einigen Ausführungsformen, wie oben beschrieben, kann die Flankensteilheit des Steuersignals CTR eingestellt werden, um das Laden und Entladen des ersten Kondensators C1 und des zweiten Kondensators C2 zu steuern, und somit kann die Flankensteilheit des Ausgangssignals OUT gesteuert werden.
  • Andererseits kann, wenn die Schnittstellenschaltung 200 Daten in einem Single-Ended-Signalisierungsschema sendet, eine Phase des ersten Eingangssignals IN1 nicht entgegengesetzt zu einer Phase des zweiten Eingangssignals IN2 sein. Während mindestens eines Teils der Zeit können das erste Eingangssignal INI und das zweite Eingangssignal IN2 denselben Wert haben, und das Ausgangssignal OUT kann einen ersten Pegel, einen zweiten Pegel, der höher als der erste Pegel ist, und einen dritten Pegel, der höher als der zweite Pegel ist, haben.
  • Auch wenn die Schnittstellenschaltung 200 Daten im Single-Ended-Signalisierungsschema sendet, kann die Flankensteilheit des Steuersignals CTR, das den ersten Kondensator C1 und den zweiten Kondensator C2 lädt und entlädt, eingestellt werden, um die Flankensteilheit des Ausgangssignals OUT zu erhöhen oder zu verringern. Gemäß Ausführungsformen können der erste Kondensator C1 und der zweite Kondensator C2 durch unterschiedliche Steuersignale geladen und entladen werden, wenn die Schnittstellenschaltung 200 im Single-Ended-Signalisierungsschema arbeitet.
  • Wenn die Schnittstellenschaltung 200 gemäß den in 6 veranschaulichten Ausführungsformen als Einheitsschaltung definiert ist, kann in einer tatsächlich implementierten Schnittstellenvorrichtung eine Mehrzahl von Einheitsschaltungen mit einem einzigen Ausgangspad verbunden sein, das das Ausgangssignal OUT empfängt. Beispielsweise können eine oder mehrere erste Einheitsschaltungen und eine oder mehrere zweite Einheitsschaltungen mit einem Ausgangspad verbunden sein. Beispielsweise können die Werte der Widerstände R1 und R2 und der Kondensatoren C1 und C2, die in der ersten Einheitsschaltung enthalten sind, gleich oder unterschiedlich zu den Werten der Widerstände R1 und R2 und der Kondensatoren C1 und C2 sein, die in der zweiten Einheitsschaltung enthalten sind.
  • In einigen Ausführungsformen können fünf erste Einheitsschaltungen und zwei zweite Einheitsschaltungen mit einem einzigen Ausgangspad verbunden sein. Zum Beispiel kann die Summe der Durchlasswiderstandswerte eines ersten Widerstands R1 und eines ersten Schaltelements SW1, die in jeder der ersten Einheitsschaltungen enthalten sind, die Hälfte der Summe der Durchlasswiderstandswerte eines ersten Widerstands R1 und eines ersten Schaltelements SW1, die in jeder der zweiten Einheitsschaltungen enthalten sind, betragen. In ähnlicher Weise kann die Summe der Durchlasswiderstandswerte eines zweiten Widerstands R2 und eines zweiten Schaltelements SW2, die in jeder der ersten Einheitsschaltungen enthalten sind, die Hälfte der Summe der Durchlasswiderstandswerte eines zweiten Widerstands R2 und eines zweiten Schaltelements SW2 sein, die in jeder der zweiten Einheitsschaltungen enthalten sind. In einem tatsächlichen Betrieb können das erste Schaltelement SW1 und das zweite Schaltelement SW2, die jeweils in den erste und zweiten Einheitsschaltungen enthalten sind, entsprechend gesteuert werden, um einen erforderlichen Widerstandswert festzulegen.
  • In einigen Ausführungsformen kann eine Größe des ersten Schaltelements SW1 und des zweiten Schaltelements SW2 entsprechend der oben beschriebenen Widerstandsbedingung bestimmt werden. Beispielsweise kann unter der Annahme, dass ein erstes Schaltelement und ein zweites Schaltelement, die in jeder der ersten Einheitsschaltungen und jeder der zweiten Einheitsschaltungen enthalten sind, die gleiche Gate-Länge haben, eine Gate-Breite des ersten Schaltelements, das in jeder der ersten Einheitsschaltungen enthalten ist, das Doppelte einer Gate-Breite des ersten Schaltelements sein, das in jeder der zweiten Einheitsschaltungen enthalten ist. In dem obigen Beispiel kann die Gate-Breite in einer Richtung definiert sein, die die Gate-Länge schneidet. In ähnlicher Weise kann das zweite Schaltelement, das in jeder der ersten Einheitsschaltungen enthalten ist, das Doppelte der Gate-Breite des zweiten Schaltelements betragen, das in jeder der zweiten Einheitsschaltungen enthalten ist.
  • Unter der Annahme der Anzahl von ersten Einheitsschaltungen und zweiten Einheitsschaltungen, wie oben beschrieben, kann ein erster Kondensator C1, der in der ersten Einheitsschaltung enthalten ist, etwa die doppelte Kapazität eines ersten Kondensators C1 aufweisen, der in der zweiten Einheitsschaltung enthalten ist. Außerdem kann ein zweiter Kondensator C2, der in der ersten Schaltung enthalten ist, etwa doppelt so groß sein wie ein zweiter Kondensator C2, der in der zweiten Schaltung enthalten ist.
  • Wenn Daten in einem Single-Ended-Signalisierungsschema ausgetauscht werden, können mindestens drei Ausgangsanschlüsse erforderlich sein, um Daten zu senden, wie oben unter Bezugnahme auf 5 beschrieben. Die Ausgangssignale, die von den drei Ausgangspads ausgegeben werden, haben unterschiedliche Pegel und können, wie oben beschrieben, einen ersten bis dritten Pegel haben. Beispielsweise kann die Anzahl von tatsächlich in Betrieb befindlichen Einheitsschaltungen unter einer Mehrzahl von Einheitsschaltungen, die mit dem Ausgangspad verbunden sind, in Abhängigkeit von einem über das Ausgangspad ausgegebenen Ausgangssignal OUT variieren.
  • 7 und 8 sind Ansichten, die den Betrieb einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen veranschaulichen. Beispielsweise können 7 und 8 Ansichten sein, die einen Betrieb einer Schnittstellenschaltung 200 in 6 veranschaulichen.
  • In Ausführungsformen, die unter Bezugnahme auf 7 beschrieben werden, kann eine Schnittstellenschaltung in einem differentiellen Signalisierungsschema arbeiten. Wie in 7 veranschaulicht, kann ein Ausgangssignal OUT von einem niedrigen Pegel auf einen hohen Pegel erhöht werden, wenn ein erstes Schaltelement SW1 durch das erste Eingangssignal IN1 eingeschaltet wird und ein zweites Schaltelement SW2 durch ein zweites Eingangssignal IN2 ausgeschaltet wird. Außerdem kann das Ausgangssignal OUT von einem hohen Pegel auf einen niedrigen Pegel verringert werden, wenn das erste Schaltelement SW1 durch das erste Eingangssignal IN1 ausgeschaltet und das zweite Schaltelement SW2 durch das zweite Eingangssignal IN2 eingeschaltet wird.
  • Ein erster Kondensator C1 und ein zweiter Kondensator C2 können durch ein Steuersignal CTR geladen und entladen werden. Ein Puffer BUF kann z.B. ein Puffer-Eingangssignal INB empfangen, das die gleiche Phase wie das erste Eingangssignal IN1 hat, um das Steuersignal CTR auszugeben. Wenn ein erstes Schaltelement SW1 eingeschaltet und ein zweites Schaltelement SW2 ausgeschaltet ist, können der erste Kondensator C1 und der zweite Kondensator C2 durch das Steuersignal CTR geladen werden. Während der erste Kondensator C1 und der zweite Kondensator C2 aufgeladen werden, kann das Ausgangssignal OUT schnell von einem niedrigen Pegel auf einen hohen Pegel erhöht werden. Wenn das erste Schaltelement SW1 ausgeschaltet und das zweite Schaltelement SW2 eingeschaltet wird, können der erste Kondensator C1 und der zweite Kondensator C2 entladen werden, und das Ausgangssignal OUT kann schnell von einem hohen Pegel auf einen niedrigen Pegel sinken.
  • Die Flankensteilheit des Steuersignals CTR kann in Abhängigkeit von den Widerstandswerten des ersten variablen Widerstands VR1 und des zweiten variablen Widerstands VR2 variieren, die mit dem Puffer BUF verbunden sind. Wenn zum Beispiel die Widerstandswerte des ersten variablen Widerstands VR1 und des zweiten variablen Widerstands VR2 erhöht werden, kann die Flankensteilheit des Steuersignals CTR verringert werden. Wenn die Widerstandswerte des ersten variablen Widerstands VR1 und des zweiten variablen Widerstands VR2 verringert werden, kann die Flankensteilheit des Steuersignals CTR erhöht werden.
  • Die Flankensteilheit des Ausgangssignals OUT kann in Abhängigkeit von der Flankensteilheit des Steuersignals CTR variieren. Wenn das Steuersignal CTR z.B. eine hohe Flankensteilheit hat, kann die Flankensteilheit des Ausgangssignals OUT als Antwort auf die hohe Flankensteilheit des Steuersignals CTR ebenfalls erhöht werden. Wenn das Steuersignal CTR eine relativ geringe Flankensteilheit hat, kann die Flankensteilheit des Ausgangssignals OUT auch verringert werden. Daher kann, wie in 7 veranschaulicht, die Flankensteilheit des Ausgangssignals OUT nur durch Einstellen der Widerstandswerte des ersten variablen Widerstands VR1 und des zweiten variablen Widerstands VR2, die mit dem Puffer BUF verbunden sind, gesteuert werden, ohne das erste Eingangssignal INI, das zweite Eingangssignal IN2 und das Puffereingangssignal INB zu steuern.
  • In Ausführungsformen, die unter Bezugnahme auf 8 beschrieben werden, kann eine Schnittstellenschaltung in einem Single-Ended-Signalisierungsschema betrieben werden. Unter Bezugnahme auf 8 kann ein Ausgangssignal OUT von einem niedrigen Pegel auf einen hohen Pegel erhöht werden, wenn ein erstes Schaltelement SW1 eingeschaltet und ein zweites Schaltelement SW2 ausgeschaltet ist. Wenn das erste Schaltelement SW1 ausgeschaltet ist und das zweite Schaltelement SW2 eingeschaltet ist, kann das Ausgangssignal OUT von einem hohen Pegel auf einen niedrigen Pegel verringert werden. Außerdem kann das Ausgangssignal OUT beim Ein- oder Ausschalten des ersten Schaltelements SW1 oder des zweiten Schaltelements SW2 von einem niedrigen Pegel auf einen mittleren Pegel erhöht oder von einem hohen Pegel auf einen mittleren Pegel verringert werden.
  • Darüber hinaus kann in den mit Bezug auf 8 beschriebenen Ausführungsformen ein erster Kondensator C1 einer Schnittstellenschaltung durch ein erstes Steuersignal CTR1 geladen und entladen werden, und ein zweiter Kondensator C2 der Schnittstellenschaltung kann durch ein zweites Steuersignal CTR2 geladen und entladen werden. Das erste Steuersignal CTR1 und das zweite Steuersignal CTR2 können voneinander verschieden sein. Als Beispiel kann die Schnittstellenschaltung einen ersten Puffer enthalten, der ein erstes Eingangssignal INB1 empfängt und das erste Steuersignal CTR1 an den ersten Kondensator C1 ausgibt, und einen zweiten Puffer, der ein zweites Eingangssignal INB2 empfängt und ein zweites Steuersignal CTR2 an den zweiten Kondensator C2 ausgibt. Als Beispiel kann das Ausgangssignal OUT bestimmt werden, wie in Tabelle 1 veranschaulicht. Tabelle 1
    Ausgangssignal (OUT) Erstes Eingangssignal (INI) Zweites Eingangssignal (IN2) Erster Kondensator Zweiter Kondensator
    Niedrig→Hoch Niedrig→Hoch Hoch→Niedrig Geladen Geladen
    Hoch→Niedrig Hoch→Niedrig Niedrig→Hoch Entladen Entladen
    Niedrig→Mittel Niedrig Hoch→Niedrig X Geladen
    Mittel→Niedrig Niedrig Niedrig→Hoch X Entladen
    Mittel→Hoch Niedrig→Hoch Niedrig Geladen X
    Hoch→Mittel Hoch→Niedrig Niedrig Entladen X
  • 8 und Tabelle 1 zeigen, dass, wenn der Betrag der Änderung des Ausgangssignals OUT ein erster Wert ist, nur einer der beiden Kondensatoren C1 und C2 geladen oder entladen werden kann. Andererseits können der erste Kondensator C1 und der zweite Kondensator C2 gleichzeitig geladen oder entladen werden, wenn der Betrag der Änderung des Ausgangssignals OUT ein zweiter Wert ist, der größer als der erste Wert ist. Der erste Wert kann eine Differenz zwischen dem hohen Pegel und dem mittleren Pegel und eine Differenz zwischen dem mittleren Pegel und dem niedrigen Pegel sein, und der zweite Wert kann eine Differenz zwischen dem hohen Pegel und dem niedrigen Pegel sein.
  • Beispielsweise kann nur der zweite Kondensator C2 geladen werden, wenn das Ausgangssignal OUT von einem niedrigen Pegel auf einen mittleren Pegel erhöht wird, und kann entladen werden, wenn das Ausgangssignal OUT von einem mittleren Pegel auf einen niedrigen Pegel verringert wird. Nur der erste Kondensator C1 kann geladen werden, wenn das Ausgangssignal OUT von einem mittleren Pegel auf einen hohen Pegel erhöht wird, und kann entladen werden, wenn das Ausgangssignal OUT von einem hohen Pegel auf einen mittleren Pegel verringert wird. In den in Tabelle 1 veranschaulichten Ausführungsformen kann das erste Steuersignal CTR1 dasselbe sein wie das erste Eingangssignal IN1, und das zweite Steuersignal CTR2 kann ein Komplementärsignal des zweiten Eingangssignals IN2 sein.
  • Wie in 8 veranschaulicht, kann eine Flankensteilheit sowohl des ersten Steuersignals CTR1 als auch des zweiten Steuersignals CTR2 eingestellt werden, um die Flankensteilheit des Ausgangssignals OUT zu ändern. Beispielsweise kann die Flankensteilheit des ersten Steuersignals CTR1 und des zweiten Steuersignals CTR2 erhöht werden, um die Flankensteilheit des Ausgangssignals OUT zu erhöhen. Darüber hinaus können die Flankensteilheiten des ersten Steuersignals CTR1 und des zweiten Steuersignals CTR2 verringert werden, um die Flankensteilheit des Ausgangssignals OUT langsam zu verändern.
  • In Ausführungsformen, die unter Bezugnahme auf 7 und 8 beschrieben sind, können die Flankensteilheiten der Steuersignale CTR, CTR1 und CTR2 in Übereinstimmung mit einer Betriebsbedingung einer Schnittstellenschaltung bestimmt werden. Wenn die Schnittstellenschaltung z.B. Hochgeschwindigkeitsdatenkommunikation unterstützen muss, können die Flankensteilheiten der Steuersignale CTR, CTR1 und CTR2 erhöht werden. In einigen Ausführungsformen kann der Betrag der Erhöhung der Flankensteilheiten der Steuersignale CTR, CTR1 und CTR2 in Abhängigkeit von der Last eines Datenkommunikationskanals variieren, über den die Schnittstellenschaltung das Ausgangssignal OUT sendet.
  • Wenn beispielsweise die Last eines Datenkommunikationskanals relativ gering ist, kann der Anstieg der Flankensteilheiten der Steuersignale CTR, CTR1 und CTR2 relativ gering sein. Auch in dem Fall, in dem die Last des Datenkommunikationskanals gering ist, kann es zu einem Überschwingen kommen, bei dem das Ausgangssignal OUT über einen oberen Grenzwert hinaus ansteigt, wenn der Betrag der Erhöhung der Flankensteilheit der Steuersignale CTR, CTR1 und CTR2 groß eingestellt ist. In Ausführungsformen können die Flankensteilheiten der Steuersignale CTR, CTR1 und CTR2 unter Berücksichtigung der Last des Datenkommunikationskanals sowie der Datenkommunikationsgeschwindigkeit bestimmt werden, um ein Überschwingen des Ausgangssignals OUT zu vermeiden und eine Augenöffnung des Ausgangssignals OUT zu verbessern. Wenn die Last des Datenkommunikationskanals hoch ist, kann der Betrag der Erhöhung der Flankensteilheit der Steuersignale CTR, CTR1 und CTR2 relativ groß eingestellt werden.
  • 9 und 10 sind Ansichten, die eine Pufferschaltung und variable Widerstandsschaltungen, die in einer Schnittstellenschaltung enthalten sind, im Detail veranschaulichen. Beispielhaft können die in 9 oder 10 gezeigten Puffer- und variable Widerstandsschaltungen in einer Schnittstellenschaltung 200 enthalten sein, wie in 6 gezeigt. Wie in 9 und 10 gezeigt, kann ein Puffer BUF eine Energieversorgungsspannung über einen ersten variablen Widerstand VR1 und einen zweiten variablen Widerstand VR2 empfangen.
  • Wie in 9 gezeigt, können der erste variable Widerstand VR1 und der zweite variable Widerstand VR2 die gleiche Struktur haben. Beispielsweise können sowohl der erste variable Widerstand VR1 als auch der zweite variable Widerstand VR2 eine Mehrzahl von Transistoren TR enthalten, die parallel zueinander verbunden sind. Jeder der Mehrzahl von Transistoren TR kann einen vorgegebenen oder alternativ einen gewünschten Durchlasswiderstandswert in einem eingeschalteten Zustand haben. Darauf basierend können die variablen Widerstände VR1 und VR2 implementiert werden. Als Beispiel können die Durchlasswiderstandswerte der Mehrzahl von Transistoren TR gleich sein.
  • Nachfolgend wird der erste variable Widerstand VR1 als Beispiel beschrieben. In 9 ist der erste variable Widerstand VR1 veranschaulicht, der sieben Transistoren TR enthält. Die Anzahl von Transistoren TR ist jedoch nicht darauf beschränkt. Einige der Transistoren TR können gleichzeitig durch ein einziges Gate-Signal ein- und ausgeschaltet werden. Wie in 9 gezeigt, können zwei Transistoren TR üblicherweise ein einzelnes Gate-Signal G1 empfangen, und vier Transistoren TR können üblicherweise ein einzelnes Gate-Signal G2 empfangen.
  • Die Gate-Signale G0, G1 und G2 können in Form eines einzelnen digitalen Signals in eine Schnittstellenschaltung eingegeben werden. Unter der Annahme, dass die Gate-Signale G0, G1 und G2 ein niederwertiges Bit (LSB) bis ein höchstwertiges Bit (MSB) in der Reihenfolge sind, kann beispielsweise ein Widerstandswert des ersten variablen Widerstands VR1 unter Verwendung eines digitalen Signals bestimmt werden, das drei Bits hat. Wenn das Digitalsignal beispielsweise [001] ist, kann nur ein Transistor TR eingeschaltet sein, so dass der erste variable Widerstand VR1 den größten Widerstandswert haben kann. Wenn das Digitalsignal [111] ist, können alle Transistoren TR eingeschaltet sein, so dass der erste variable Widerstand VR1 einen kleinsten Widerstandswert haben kann. In ähnlicher Weise kann ein Widerstandswert des zweiten variablen Widerstands VR2 bestimmt werden, indem ein einzelnes Digitalsignal verwendet wird, das den Gate-Signalen G3, G4 und G5 entspricht, die dem zweiten variablen Widerstand VR2 geliefert werden.
  • Bezugnehmend auf 10 kann jeder des ersten variablen Widerstands VR1 und des zweiten variablen Widerstands VR2 eine Mehrzahl von Transistoren TR und eine Mehrzahl von Einheitswiderständen UR enthalten, die parallel zueinander verbunden sind. Beispielsweise können die Durchlasswiderstandswerte der Mehrzahl von Transistoren TR gleich sein, und die Widerstandswerte der Mehrzahl von Einheitswiderständen UR können ebenfalls gleich sein.
  • Nachfolgend wird der erste variable Widerstand VR1 als Beispiel beschrieben. In 10 ist der erste variable Widerstand VR1 veranschaulicht, der sieben Transistoren TR enthält. Die Anzahl von Transistoren TR ist jedoch nicht darauf beschränkt. Ähnlich wie in 9 beschrieben, können einige der Transistoren TR durch ein einziges Gate-Signal gleichzeitig ein- und ausgeschaltet werden.
  • In den in 10 veranschaulichten Ausführungsformen kann ein Widerstandswert des ersten variablen Widerstands VR1 durch Einheitswiderstände UR bestimmt werden. Wenn z.B. ein digitales Eingangssignal für den ersten variablen Widerstand VR1 [001] ist, kann der Widerstandswert des ersten variablen Widerstands VR1 der gleiche sein wie ein Widerstandswert eines einzelnen Einheitswiderstands UR. Wenn das digitale Signal [010] ist, kann der Widerstandswert des ersten variablen Widerstands VR1 gleich einem kombinierten Widerstandswert von zwei Einheitswiderständen UR sein. In ähnlicher Weise kann der Widerstandswert des zweiten variablen Widerstands VR2 bestimmt werden, indem ein einzelnes digitales Signal verwendet wird, das den Gate-Signalen G3, G4 und G5 entspricht, die dem zweiten variablen Widerstand VR2 geliefert werden.
  • 11 ist eine schematische Schaltung, die eine Schnittstellenschaltung gemäß beispielhafter Ausführungsformen veranschaulicht.
  • Unter Bezugnahme auf 11 kann eine Schnittstellenschaltung 300 gemäß Ausführungsformen ein erstes Schaltelement SW1 und ein zweites Schaltelement SW2, einen ersten Kondensator C1, einen zweiten Kondensator C2, einen ersten Widerstand R1, einen zweiten Widerstand R2 und/oder ähnliches enthalten. In den in 11 veranschaulichten Ausführungsformen kann das erste Schaltelement SW1 als PMOS-Transistor und das zweite Schaltelement SW2 als NMOS-Transistor implementiert sein. Daher kann die Phase des ersten Eingangssignals INI gleich der Phase des zweiten Eingangssignals IN2 sein.
  • Die Schnittstellenschaltung 300 gemäß den in 11 veranschaulichten Ausführungsformen kann beispielsweise auf eine Schnittstelle angewendet werden, die einen größeren Spannungshub benötigt. Die Schnittstellenschaltung 300 kann z.B. an einer Schnittstelle wie PCI-Express, USB o.ä. eingesetzt werden.
  • In den in 11 veranschaulichten Ausführungsformen kann die Schnittstellenschaltung 300 einen ersten Puffer BUF1 und einen zweiten Puffer BUF1 enthalten. Der erste Puffer BUF1 und der zweite Puffer BUF2 können eine dritte Energieversorgungsspannung VDD3 bzw. eine vierte Energieversorgungsspannung VDD4 über variable Widerstände VR1 bis VR4 empfangen. Der erste Puffer BUF1 kann ein erstes Steuersignal CTR1 als Antwort auf ein erstes Puffereingangssignal INB1 ausgeben, und ein erster Kondensator C1 kann durch das erste Steuersignal CTR1 geladen und entladen werden. In ähnlicher Weise kann ein zweiter Kondensator C2 durch ein zweites Steuersignal CTR2, das von dem zweiten Puffer BUF2 ausgegeben wird, geladen und entladen werden.
  • Mit der Ausnahme, dass das erste Schaltelement SW1 als PMOS-Transistor implementiert ist, kann der mit Bezug auf 6 beschriebene Inhalt in ähnlicher Weise auf die in 11 veranschaulichte Ausführungsformen angewendet werden. Beispielsweise können die Flankensteilheiten der Steuersignale CTR1 und CTR2 eingestellt werden, um eine Flankensteilheit eines Ausgangssignals OUT zu ändern. Die Flankensteilheiten der Steuersignale CTR1 und CTR2 können durch die Widerstandswerte der variablen Widerstände VR1 bis VR4 bestimmt werden. Wenn die mit Bezug auf 6 beschriebene Schnittstellenschaltung 200 in einem Single-Ended-Signalisierungsschema arbeitet, können der erste Kondensator C1 und der zweite Kondensator C2 mit dem ersten Puffer BUF1 bzw. dem zweiten Puffer BUF2 verbunden werden, um unabhängig voneinander geladen und entladen zu werden.
  • Bezugnehmend auf 11 kann das Ausgangssignal OUT von einem hohen Pegel auf einen niedrigen Pegel verringert werden, wenn das zweite Eingangssignal IN2 erhöht wird, um das zweite Schaltelement SW2 einzuschalten. Wenn das erste Eingangssignal INI und das zweite Eingangssignal IN2 gleich sind, kann das erste Schaltelement SW1 ausgeschaltet werden. In einigen Ausführungsformen kann eine Spannung 307 an einem zweiten Knoten N2 aufgrund von Ladungsteilung kurzzeitig erhöht werden, wie in 11 veranschaulicht. Da die Spannung 307 am zweiten Knoten N2 erhöht wird, wenn das Ausgangssignal OUT vom hohen Pegel auf den niedrigen Pegel gesenkt wird, kann die Flankensteilheit des Ausgangssignals OUT niedrig sein.
  • In einigen Ausführungsformen kann eine Verringerung der Flankensteilheit des Ausgangssignals OUT durch Verwendung des zweiten Kondensators C2, der mit dem zweiten Knoten N2 verbunden ist, deutlich reduziert werden. Unter Bezugnahme auf 11 kann ein zweites Steuersignal CTR2, das vom zweiten Puffer BUF2 an den zweiten Kondensator C2 ausgegeben wird, von einem hohen Pegel auf einen niedrigen Pegel verringert werden. Da das zweite Steuersignal CTR2 vom hohen Pegel auf den niedrigen Pegel abgesenkt wird, kann ein Anstieg der Spannung 307 am zweiten Knoten N2, der durch Ladungsteilung verursacht wird, aufgehoben und eine Abnahme der Flankensteilheit des Ausgangssignals OUT erheblich reduziert werden.
  • Eine Spannungsschwankung, die im ersten Knoten N1 und/oder im zweiten Knoten N2 aufgrund von Ladungsteilung während des Betriebs der Schnittstellenschaltung 300 auftritt, kann in Abhängigkeit von der Last eines Kanals, über den das Ausgangssignal OUT ausgegeben wird, o.ä. variieren. Wenn beispielsweise die Last des Kanals hoch ist, kann eine Spannungsschwankung, die in dem ersten Knoten N1 und/oder dem zweiten Knoten N2 auftritt, groß sein. In einigen Ausführungsformen kann eine Flankensteilheit des zweiten Steuersignals CTR2 unter Berücksichtigung der Last des Kanals unterschiedlich gewählt werden, um eine im ersten Knoten N1 und/oder im zweiten Knoten N2 auftretende Spannungsschwankung in geeigneter Weise auszugleichen.
  • Bezugnehmend auf 11 kann das zweite Steuersignal CTR2 eine Wellenform unter den ersten bis dritten Wellenformen 301 bis 303 haben. Es versteht sich, dass die erste Wellenform 301 die höchste Flankensteilheit hat und die dritte Wellenform 303 die niedrigste. Wenn das zweite Steuersignal CTR2, das eine der ersten bis dritten Wellenformen 301 bis 303 hat, ausgegeben wird, kann im zweiten Knoten N2 ein Ladungsteilungseffekt in Form einer Wellenform unter den vierten bis sechsten Wellenformen 304 bis 306 aufgrund des zweiten Kondensators C2 auftreten. Beispielsweise kann die vierte Wellenform 304 einem Ladungsteilungseffekt entsprechen, der durch das zweite Steuersignal CTR2 mit der ersten Wellenform 301 entsteht, und die sechste Wellenform 306 kann einem Ladungsteilungseffekt entsprechen, der durch das Steuersignal CTR2 mit der dritten Wellenform 303 entsteht.
  • Die Spannungsschwankung im zweiten Knoten N2 kann durch einen Ladungsteilungseffekt bestimmt werden, der durch einen Schaltbetrieb des zweiten Schaltelements SW2 entsteht, und durch einen Ladungsteilungseffekt, der durch den zweiten Kondensator C2 entsteht. Beispielsweise kann in den in 11 veranschaulichten Ausführungsformen das zweite Steuersignal CTR2 so gesteuert werden, dass es die zweite Wellenform 302 hat, und somit kann ein durch das Schalten des zweiten Schaltelements SW2 entstehender Ladungsteilungseffekt mit dem durch den zweiten Kondensator C2 entstehenden Ladungsteilungseffekt aufgehoben werden. Dadurch kann eine Augenöffnung des Ausgangssignals OUT deutlich und/oder zuverlässig gesichert und die Flankensteilheit des Ausgangssignals OUT verbessert werden.
  • 12 und 13 sind Ansichten, die den Betrieb einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen veranschaulichen.
  • 12 kann eine Ansicht sein, die Ausführungsformen veranschaulicht, bei denen eine Schnittstellenschaltung 300 in einem differentiellen Signalisierungsschema arbeitet. Da ein erstes Schaltelement SW1 als PMOS-Transistor und ein zweites Schaltelement SW2 als NMOS-Transistor implementiert ist, kann eine Phase eines ersten Eingangssignals IN1 mit einer Phase eines zweiten Eingangssignals IN2 gleich sein. Beispielsweise kann ein einziges Eingangssignal gemeinsam in das erste Schaltelement SW1 und das zweite Schaltelement SW2 eingegeben werden. Wenn das erste Schaltelement SW1 eingeschaltet und das zweite Schaltelement SW2 ausgeschaltet ist, wird ein Ausgangssignal OUT von einem niedrigen Pegel auf einen hohen Pegel erhöht. Wenn das erste Schaltelement SW1 ausgeschaltet ist und das zweite Schaltelement SW2 eingeschaltet ist, kann das Ausgangssignal OUT von einem hohen Pegel auf einen niedrigen Pegel verringert werden.
  • Ein erster Kondensator C1 und ein zweiter Kondensator C2 können aufgeladen werden, wenn das erste Schaltelement SW1 eingeschaltet und das zweite Schaltelement SW2 ausgeschaltet ist, und können entladen werden, wenn das erste Schaltelement SW1 ausgeschaltet und das zweite Schaltelement SW2 eingeschaltet ist. Daher können das erste Puffereingangssignal INB1 und das zweite Puffereingangssignal INB2 eine Phase haben, die einer Phase des ersten Eingangssignals INI und des zweiten Eingangssignals IN2 entgegengesetzt ist. Die Steuersignale CTR1 und CTR2 können erhöht werden, wenn das erste Schaltelement SW1 eingeschaltet und das zweite Schaltelement SW2 ausgeschaltet ist, und können verringert werden, wenn das erste Schaltelement SW1 ausgeschaltet und das zweite Schaltelement SW2 ausgeschaltet ist.
  • Wie in 12 gezeigt, kann die Flankensteilheit des Ausgangssignals OUT durch die Flankensteilheit der Steuersignale CTR1 und CTR2 bestimmt werden. Wenn die Anstiegsgeschwindigkeiten der Steuersignale CTR1 und CTR2 verringert werden, kann die Flankensteilheit des Ausgangssignals OUT verringert werden. Wenn die Anstiegsgeschwindigkeiten der Steuersignale CTR1 und CTR2 erhöht werden, kann die Flankensteilheit des Ausgangssignals OUT erhöht werden. Wie oben beschrieben, können die Flankensteilheiten der Steuersignale CTR1 und CTR2 in Abhängigkeit von den Widerstandswerten der mit den Puffern BUF1 und BUF2 verbundenen variablen Widerstände VR1 bis VR4 variieren. Dementsprechend kann die Flankensteilheit des Ausgangssignals OUT durch Einstellen der Widerstandswerte der variablen Widerstände VR1 bis VR4 als Sollwert bestimmt werden.
  • 13 kann eine Ansicht sein, die Ausführungsformen veranschaulicht, bei denen eine Schnittstellenschaltung 300 in einem Single-Ended-Signalisierungsschema arbeitet. Wenn eine Schnittstellenschaltung in einem Single-Ended-Signalisierungsschema arbeitet, können im Gegensatz zu den mit Bezug auf 12 beschriebenen Ausführungsformen ein erstes Puffer-Eingangssignal INB1 und ein zweites Puffer-Eingangssignal INB2 voneinander verschieden sein. Somit kann das Laden und Entladen des ersten Kondensators C1 und des zweiten Kondensators C2 unabhängig voneinander gesteuert werden.
  • Ein erstes Eingangssignal INI, ein zweites Eingangssignal IN2, ein erstes Steuersignal CTR1, ein zweites Steuersignal CTR2 und ein Ausgangssignal OUT können wie unter Bezugnahme auf Tabelle 1 beschrieben bestimmt werden. Wenn zum Beispiel das erste Eingangssignal IN1 erhöht und das zweite Eingangssignal IN2 verringert wird, kann das Ausgangssignal OUT von einem niedrigen Pegel auf einen hohen Pegel erhöht werden. In einigen Ausführungsformen können ein erster Kondensator C1 und ein zweiter Kondensator C2 geladen werden, und eine Flankensteilheit des Ausgangssignals OUT kann entsprechend den Flankensteilheiten des ersten Steuersignals CTR1 und des zweiten Steuersignals CTR2 bestimmt werden, die den ersten Kondensator C1 und den zweiten Kondensator C2 laden.
  • Wie in 13 gezeigt, kann die Flankensteilheit des Ausgangssignals OUT ebenfalls erhöht werden, wenn die Flankensteilheit des ersten Steuersignals CTR1 und des zweiten Steuersignals CTR2 erhöht wird. Wenn die Flankensteilheiten des ersten Steuersignals CTR1 und des zweiten Steuersignals CTR2 verringert werden, kann auch die Flankensteilheit des Ausgangssignals OUT verringert werden. Widerstandswerte der variablen Widerstände VR1 bis VR4, die die Energieversorgungsspannungen für den ersten Puffer BUF1 und den zweiten Puffer BUF2 liefern, können verändert werden, um die Flankensteilheit des ersten Steuersignals CTR1 und des zweiten Steuersignals CTR2 sowie die Flankensteilheit des Ausgangssignals OUT einzustellen.
  • 14 ist ein schematisches Schaltdiagramm einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen.
  • Unter Bezugnahme auf 14 kann eine Schnittstellenschaltung 400 gemäß Ausführungsformen ein erstes Schaltelement SW1 und ein zweites Schaltelement SW2, einen ersten Kondensator C1, einen zweiten Kondensator C2, einen ersten Widerstand R1, einen zweiten Widerstand R2 und/oder Ähnliches enthalten. Mit der Ausnahme, dass der erste Kondensator C1 und der zweite Kondensator C2 jeweils ein variabler Kondensator sind, können die anderen Komponenten und Merkmale denen in den mit Bezug auf 6 beschriebenen Ausführungsformen ähnlich sein. Das Laden und Entladen des ersten Kondensators C1 und des zweiten Kondensators kann z.B. durch ein Steuersignal CTR gesteuert werden. Das Steuersignal CTR kann ein Ausgangssignal eines Puffers BUF sein, und der Puffer BUF kann ein Puffereingangssignal INB empfangen, um das Steuersignal CTR auszugeben.
  • In den in 14 veranschaulichten Ausführungsformen haben der erste Kondensator C1 und der zweite Kondensator C2 variable Kapazitäten. Beispielsweise können die Kapazitäten des ersten Kondensators C1 und des zweiten Kondensators C2 in einer Kommunikationsumgebung, in der die Flankensteilheit des Ausgangssignals OUT deutlich erhöht werden muss, groß eingestellt werden, und in einer Kommunikationsumgebung, in der die Flankensteilheit des Ausgangssignals OUT nicht deutlich erhöht werden muss, klein eingestellt werden.
  • In einigen Ausführungsformen können der erste Kondensator C1 und der zweite Kondensator C2 eine Mehrzahl von Einheitskondensatoren enthalten, die parallel zueinander verbunden sind, so dass jeder der ersten Kondensatoren C1 und der zweite Kondensator C2 als variabler Kondensator implementiert ist. Darüber hinaus kann die Mehrzahl von Einheitskondensatoren mit verschiedenen Puffern verbunden sein, so dass das Laden und Entladen jedes der Mehrzahl von Einheitskondensatoren effektiv ausgeführt wird. Nachfolgend wird dies unter Bezugnahme auf 15 und 16 näher beschrieben.
  • 15 und 16 sind Ansichten, die Details einer Schnittstellenschaltung gemäß beispielhafter Ausführungsformen veranschaulichen.
  • 15 und 16 können Ansichten sein, die ein Beispiel für die Implementierung eines ersten Kondensators C1 und eines Puffers BUF veranschaulichen, die in einer Schnittstellenschaltung 400 enthalten sind. Bezugnehmend auf 15 und 16 kann eine Mehrzahl von Puffern BUF1 bis BUF4, die ein Puffer-Eingangssignal INB empfangen, und eine Mehrzahl von Einheitskondensatoren VC1 bis VC4 in einer Schnittstellenschaltung enthalten sein. Ein Ende der Mehrzahl von Einheitskondensatoren VC1 bis VC4 kann mit einem ersten Knoten N1 zwischen dem ersten Widerstand R1 und dem ersten Schaltelement SW1 verbunden sein.
  • Beispielsweise kann die Anzahl von Puffern BUF1 bis BUF4, die die Einheitskondensatoren VC1 bis VC4 laden und entladen, ausgewählt werden, um die Kapazität des ersten Kondensators C1, der in der Schnittstellenschaltung 400 enthalten ist, zu variieren. Wenn zum Beispiel nur der erste Puffer BUF1 in Betrieb ist, kann die Kapazität des ersten Kondensators C1 als Kapazität des ersten Einheitskondensators VC1 bestimmt werden. Wenn hingegen alle Puffer BUF1 bis BUF4 in Betrieb sind, kann die Kapazität des ersten Kondensators C1 als die Summe der Kapazitäten des ersten bis vierten Einheitskondensators VC1 bis VC4 bestimmt werden. Unter Berücksichtigung einer Last eines Kanals, über den das Ausgangssignal OUT der Schnittstellenschaltung 400 ausgegeben wird, kann bestimmt werden, ob jeder der Puffer BUF1 bis BUF4 arbeitet, und die Kapazität des ersten Kondensators C1 kann geändert werden, so dass die Schnittstellenschaltung 400 gesteuert werden kann, um ein Ausgangssignal OUT zu erzeugen, das eine verbesserte oder optimierte Flankensteilheit hat.
  • Bezugnehmend auf 16 können die mit jedem der Puffer BUF1 bis BUF4 verbundenen Widerstände als variable Widerstände VR1 und VR2 implementiert werden. Daher kann die Kapazität des ersten Kondensators C1 in Abhängigkeit davon bestimmt werden, ob jeder der Puffer BUF1 bis BUF4 in Betrieb ist. Die Flankensteilheit des Ausgangssignals OUT kann genauer eingestellt werden, indem die Widerstandswerte der variablen Widerstände VR1 und VR2, die mit den Puffern BUF1 bis BUF4 verbunden sind, in Abhängigkeit von der bestimmten Kapazität des ersten Kondensators geändert werden. In einigen Ausführungsformen kann die Flankensteilheit des Ausgangssignals OUT auf einen gewünschten Wert festgelegt werden, indem nur der Betrieb des ersten Puffers BUF1 gesteuert wird und die Widerstandswerte der mit dem ersten Puffer BUF1 verbundenen variablen Widerstände VR1 und VR2 eingestellt werden.
  • Darüber hinaus können beispielsweise zwei oder mehr Puffer BUF1 bis BUF4 so gesteuert werden, dass zwei oder mehr Puffer BUF1 bis BUF4 arbeiten und die variablen Widerstände VR1 und VR2 in einigen der zwei oder mehr Puffer BUF1 bis BUF4 unterschiedliche Widerstandswerte haben. Wenn beispielsweise der erste Puffer BUF1 und der zweite Puffer BUF2 in Betrieb sind, können die variablen Widerstände VR1 und VR2, die mit dem ersten Puffer BUF1 verbunden sind, andere Widerstandswerte haben als die variablen Widerstände VR1 und VR2, die mit dem zweiten Puffer BUF2 verbunden sind.
  • 17 bis 19 sind schematische Schaltpläne, die Schnittstellenschaltungen gemäß Ausführungsformen veranschaulichen.
  • In den in 17 bis 19 veranschaulichten Ausführungsformen können Schnittstellenschaltungen 500 bis 520 vorgesehen sein. Jede der Schnittstellenschaltungen 500 bis 520 kann ferner einen dritten Kondensator C3 und einen vierten Kondensator C4 enthalten, die mit einem Ausgangsknoten verbunden sind, neben einem ersten Kondensator C1 und einem zweiten Kondensator C2. Die Kapazität jedes des dritten Kondensators C3 und des vierten Kondensators C4 kann gleich oder unterschiedlich zu den Kapazitäten jedes des ersten Kondensators C1 und des zweiten Kondensators C2 sein. Selbst in den in 17 bis 19 veranschaulichten Ausführungsformen kann eine Flankensteilheit eines Ausgangssignals OUT, das von jeder der Schnittstellenschaltungen 500 bis 520 ausgegeben wird, in Abhängigkeit von den Flankensteilheiten der Steuersignale CTR, CTR1 und CTR2, die die Kondensatoren C1 bis C4 laden und entladen, variieren.
  • Unter Bezugnahme auf 17 können die ersten bis vierten Kondensatoren C1 bis C4 durch das von einem Puffer BUF ausgegebene Steuersignal CTR geladen und entladen werden. Unter Bezugnahme auf die oben beschriebenen Ausführungsformen wird verstanden, ob der erste bis vierte Kondensator C1 bis C4 geladen und entladen wird. Beispielsweise können in dem Fall, in dem die Schnittstellenschaltung 500 in einem differentiellen Signalisierungsschema arbeitet, die ersten bis vierten Kondensatoren C1 bis C4 durch das Steuersignal CTR aufgeladen werden, wenn das erste Schaltelement SW1 eingeschaltet und das zweite Schaltelement SW2 ausgeschaltet ist. Andererseits können in dem Fall, in dem die Schnittstelle 500 in einem Single-Ended-Signalisierungsschema arbeitet, der erste Kondensator C1 und der dritte Kondensator C3 mit einem Puffer verbunden sein, und der zweite Kondensator C2 und der vierte Kondensator C4 können mit einem anderen Puffer verbunden sein.
  • Alternativ können zumindest einige der ersten bis vierten Kondensatoren C1 bis C4 mit verschiedenen Puffern verbunden sein, um eine Belastung des Puffers unabhängig vom Betriebsschema zu reduzieren. Gemäß 18 können der erste Kondensator C1 und der zweite Kondensator C2 mit dem ersten Puffer BUF1 und der dritte Kondensator C3 und der vierte Kondensator C4 mit dem zweiten Puffer BUF2 verbunden sein. Wie in 19 gezeigt, können der erste Kondensator C1 und der zweite Kondensator C2 eine erste konstante Spannung V1 bzw. eine zweite konstante Spannung V2 empfangen, und nur der dritte Kondensator C3 und der vierte Kondensator C4 können durch den Puffer BUF geladen und entladen werden.
  • 20 ist eine schematische Darstellung einer Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen. 21 und 22 sind Ansichten, die den Betrieb einer Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen veranschaulichen.
  • Unter Bezugnahme auf 20 kann eine Schnittstellenvorrichtung 600 gemäß Ausführungsformen in einem differentiellen Signalisierungsschema betrieben werden. Die Schnittstellenvorrichtung 600 kann eine erste Schnittstellenschaltung 610 enthalten, die ein erstes Ausgangssignal DN0 ausgibt, und eine zweite Schnittstellenschaltung 620, die ein zweites Ausgangssignal DP0 ausgibt. Eine Phase des ersten Ausgangssignals DN0 kann einer Phase des zweiten Ausgangssignals DP0 entgegengesetzt sein und kann von den Ausgangspads TP0 und TP1 über eine erste Datenspur L0 und eine zweite Datenspur L1 zu den Empfangspads RP0 und RP1 gesendet werden. Eine Schaltung zur Terminierung, die einen Abschlusswiderstand RT und einen Abschlusskondensator CT enthält, kann mit jedem der ersten Empfangspads RP0 und dem zweiten Empfangspad RP1 verbunden sein. Ein Empfänger RX0 kann die empfangenen Daten D0 unter Verwendung des ersten Ausgangssignals DN0 und des zweiten Ausgangssignals DP0 erzeugen.
  • Die erste Schnittstellenschaltung 610 und die zweite Schnittstellenschaltung 620 können den gleichen Aufbau haben. Im Folgenden wird die erste Schnittstellenschaltung 610 als Beispiel beschrieben. Die erste Schnittstellenschaltung 610 kann ein erstes Schaltelement SW1 und ein zweites Schaltelement SW2, einen ersten Widerstand R1 und einen zweiten Widerstand R2, einen ersten Kondensator C1, einen zweiten Kondensator C2 und/oder dergleichen enthalten. Ein Betrieb jedes des ersten Schaltelements SW1 und des zweiten Schaltelements SW2 kann durch ein erstes Eingangssignal IN1 und ein zweites Eingangssignal IN2 gesteuert werden, und ein erstes Ausgangssignal DN0 kann über einen Ausgangsknoten ON1 und ein Ausgangspad TP0 ausgegeben werden. Jeder des ersten Kondensators C1 und des zweiten Kondensators C2 kann durch ein erstes Steuersignal CTR1 geladen und entladen werden. Gemäß Ausführungsformen können der erste Kondensator C1 und der zweite Kondensator C2 durch zusätzliche Steuersignale geladen und entladen werden.
  • In einigen Ausführungsformen können die Flankensteilheiten des ersten Steuersignals CTR1 und des zweiten Steuersignals CTR2, die den Kondensatoren C1 bis C4 geliefert werden, eingestellt werden, um die Flankensteilheiten des ersten Ausgangssignals DN0 und des zweiten Ausgangssignals DP0 zu ändern. Nachfolgend wird der Betrieb der Schnittstellenvorrichtung 600 unter Bezugnahme auf 21 und 22 zusammen beschrieben.
  • 21 kann ein Wellenformdiagramm sein, das Ausführungsformen veranschaulicht, bei denen die Flankensteilheiten des ersten Ausgangssignals DN0 und des zweiten Ausgangssignals DP0 deutlich erhöht sind. Die unter Bezugnahme auf 21 beschriebenen Ausführungsformen können beispielsweise angewendet werden, wenn die Lasten der Datenspuren L0 und L1, die das erste Ausgangssignal DN0 und das zweite Ausgangssignal DP0 senden, relativ hoch sind.
  • Bezugnehmend auf 21 kann eine Phase des ersten Eingangssignals INI einer Phase des zweiten Eingangssignals IN2 entgegengesetzt sein, und eine Phase des dritten Eingangssignals IN3 kann einer Phase des vierten Eingangssignals IN4 entgegengesetzt sein. Eine Phase des ersten Eingangssignals IN1 kann mit einer Phase des vierten Eingangssignals IN4 gleich sein. Daher kann eine Phase des ersten Ausgangssignals DN0 entgegengesetzt zu einer Phase des zweiten Ausgangssignals DP0 sein.
  • Beispielsweise kann das erste Steuersignal CTR1 die gleiche Phase wie das erste Eingangssignal IN1 haben, und das zweite Steuersignal CTR2 kann die gleiche Phase wie das dritte Eingangssignal IN3 haben. Daher kann in der ersten Schnittstellenschaltung 610, wenn das erste Schaltelement SW1 eingeschaltet ist, der erste Kondensator C1 aufgeladen werden und das erste Ausgangssignal DN0 kann schnell erhöht werden. Wenn das zweite Schaltelement SW2 eingeschaltet wird, kann der zweite Kondensator C2 entladen werden und das erste Ausgangssignal DN0 kann schnell verringert werden. In ähnlicher Weise kann in der zweiten Schnittstellenschaltung 620, wenn das dritte Schaltelement SW3 eingeschaltet ist, der dritte Kondensator C3 geladen werden und das zweite Ausgangssignal DP0 kann schnell erhöht werden. Wenn das vierte Schaltelement SW4 eingeschaltet wird, kann der vierte Kondensator C4 entladen werden und das zweite Ausgangssignal DP0 kann schnell verringert werden.
  • Wie oben beschrieben, können die Kondensatoren C1 bis C4 gesteuert werden, um eine Augenöffnung zu erhöhen, wie in 21 veranschaulicht. Außerdem kann eine Zeit, in der die vom Empfänger RX0 ausgegebenen Empfangsdaten D0 einen hohen Pegel oder einen niedrigen Pegel haben, ausreichend gesichert sein, und die empfangenen Daten D0 können auf einer Empfangsseite genau detektiert werden.
  • 22 kann ein Wellenformdiagramm sein, das Ausführungsformen veranschaulicht, bei denen die Flankensteilheiten des ersten Ausgangssignals DN0 und des zweiten Ausgangssignals DP0 relativ wenig erhöht sind. Unter Bezugnahme auf 22 können die Eingangssignale IN1 bis IN4 die gleichen sein, wie unter Bezugnahme auf 21 beschrieben. Darüber hinaus kann das erste Steuersignal CTR1 die gleiche Phase wie das erste Eingangssignal INI haben, und das zweite Steuersignal CTR2 kann die gleiche Phase wie das dritte Eingangssignal IN3 haben.
  • In den in 22 veranschaulichten Ausführungsformen können die Flankensteilheiten des ersten Steuersignals CTR1 und des zweiten Steuersignals CTR2 jedoch relativ niedriger sein als in den unter Bezugnahme auf 21 beschriebenen Ausführungsformen. Zum Beispiel können das erste Steuersignal CTR1 und das zweite Steuersignal CTR2 langsam erhöht und langsam erniedrigt werden. Die Flankensteilheiten des ersten Steuersignals CTR1 und des zweiten Steuersignals CTR2 können so gesteuert werden, dass ein Widerstandswert eines variablen Widerstands eingestellt wird, der mit einem Puffer verbunden ist, der das erste Steuersignal CTR1 und das zweite Steuersignal CTR2 in die Kondensatoren C1 bis C4 eingibt. Da die Flankensteilheiten des ersten Steuersignals CTR1 und des zweiten Steuersignals CTR2 verringert werden, können auch die Flankensteilheiten des ersten und zweiten Ausgangssignals DN0 und DP0 relativ niedriger sein als in den mit Bezug auf 21 beschriebenen Ausführungsformen.
  • Folglich kann die Schnittstellenvorrichtung 600 gemäß den Ausführungsformen die Flankensteilheiten der Ausgangssignale DN0 und DP0 steuern. Beispielsweise können die Flankensteilheiten der Ausgangssignale DN0 und DP0 so gesteuert werden, dass eine Flankensteilheit eines Puffers eingestellt wird, der die in den Schnittstellenschaltungen 610 und 620 enthaltenen Kondensatoren C1 bis C4 lädt und entlädt, und nicht so, dass die Kapazitäten der Kondensatoren C1 bis C4 eingestellt werden. Im Gegensatz zum Einstellen der Kapazitäten der Kondensatoren C1 bis C4 können daher die Flankensteilheiten der Ausgangssignale DN0 und DP0 effektiv eingestellt werden, ohne dass die in den Ausgangsknoten ON1 und ON2 der Schnittstellenschaltungen 610 und 620 reflektierte Kapazität erhöht wird. Darüber hinaus können die Schnittstellenschaltungen 610 und 620 die Flankensteilheiten der Ausgangssignale DN0 und DP0 unter Berücksichtigung der Belastung der Datenkanäle L0 und L1, über die die Ausgangssignale DN0 und DP0 gesendet werden, einstellen, um ein Problem wie z.B. das Auftreten von Überschwingen in den Ausgangssignalen DN0 und DP0 aufgrund einer zu hohen Flankensteilheit anzugehen.
  • 23 ist eine schematische Darstellung einer Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen. 24 bis 27 sind Ansichten, die den Betrieb einer Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen veranschaulichen.
  • Unter Bezugnahme auf 23 kann die Schnittstellenvorrichtung 700 gemäß Ausführungsformen eine erste Schnittstellenschaltung 710 enthalten, die ein erstes Ausgangssignal A0 ausgibt, eine zweite Schnittstellenschaltung 720, die ein zweites Ausgangssignal B0 ausgibt, und eine dritte Schnittstellenschaltung 730, die ein drittes Ausgangssignal C0 ausgibt. Die Schnittstellenvorrichtung 700 kann beispielsweise die Kommunikation in einer C-PHY-Schnittstelle nach dem MIPI (Mobile Industry Processor Interface) -Standard unterstützen. Die ersten bis dritten Ausgangssignale A0 bis C0 können einen hohen Pegel, einen niedrigen Pegel und einen mittleren Pegel haben, und die ersten bis dritten Ausgangssignale A0 bis C0 können keine voneinander verschiedenen Pegel haben. Wenn beispielsweise das erste Ausgangssignal A0 auf dem hohen Pegel liegt, kann eines der zweiten Ausgangssignale B0 und das dritte Ausgangssignal C0 auf dem mittleren Pegel und das andere auf dem niedrigen Pegel liegen.
  • Das erste Ausgangssignal A0 kann in ein erstes Empfangspad RP0 entlang einer ersten Datenspur L0 eingegeben werden, und das zweite Ausgangssignal B0 kann in ein Empfangspad RP1 entlang einer zweiten Datenspur L1 eingegeben werden, und das dritte Ausgangssignal C0 kann in ein drittes Empfangspad RP2 entlang einer dritten Datenspur L2 eingegeben werden. Mit jedem der Empfangspads RP0, RP1 und RP2 ist eine Abschlussschaltung verbunden. Die Abschlussschaltung kann einen Abschlusswiderstand RT und einen Abschlusskondensator CT enthalten.
  • Der erste, zweite und dritte Empfänger RX0, RX1 und RX2 können erste Empfangsdaten AB0, zweite Empfangsdaten BC0 und dritte Empfangsdaten CA0 unter Verwendung der ersten, zweiten und dritten Ausgangssignale A0, B0 bzw. C0 erzeugen. Der erste Empfänger RX0 kann erste Empfangsdaten AB0 unter Verwendung einer Differenz zwischen dem ersten Ausgangssignal A0 und dem zweiten Ausgangssignal B0 erzeugen, und der zweite Empfänger RX1 kann die zweiten Empfangsdaten BC0 unter Verwendung einer Differenz zwischen dem zweiten Ausgangssignal B0 und dem dritten Ausgangssignal C0 erzeugen. Der dritte Empfänger RX2 kann die dritten empfangenen Daten CA0 unter Verwendung einer Differenz zwischen dem dritten Ausgangssignal C0 und dem ersten Ausgangssignal A0 erzeugen. In einigen Ausführungsformen können die ersten empfangenen Daten AB0, die zweiten empfangenen Daten BC0 und die dritten empfangenen Daten CA0 in Zustandsinformationen mit drei Bits auf einer Empfangsseite umgewandelt werden, und Symbolinformationen können unter Verwendung einer Änderung der Zustandsinformationen erzeugt werden.
  • Die erste Schnittstellenschaltung 710, die zweite Schnittstellenschaltung 720 und die dritte Schnittstellenschaltung 730 können den gleichen Aufbau haben. Nun wird die erste Schnittstellenschaltung 710 als Beispiel beschrieben. Die erste Schnittstellenschaltung 710 kann ein erstes Schaltelement SW1 und ein zweites Schaltelement SW2, einen ersten Widerstand R1 und einen zweiten Widerstand R2, einen ersten Kondensator C1, einen zweiten Kondensator C2 und/oder dergleichen enthalten. Der erste Kondensator C1 kann durch ein erstes Steuersignal CTR1 geladen und entladen werden, und der zweite Kondensator C2 kann durch ein zweites Steuersignal CTR2 geladen und entladen werden. In den in 23 veranschaulichten Ausführungsformen können die Kondensatoren C1 bis C6, die jeweils in der ersten Schnittstellenschaltung 710, der zweiten Schnittstellenschaltung 720 und der dritten Schnittstellenschaltung 730 enthalten sind, durch unterschiedliche Steuersignale CTR1 bis CTR6 geladen und entladen werden.
  • Nachfolgend wird der Betrieb der Schnittstellenvorrichtung 700 unter Bezugnahme auf 24 bis 27 gemeinsam beschrieben.
  • 24 und 25 entsprechen einigen Ausführungsformen, bei denen die Flankensteilheiten der ersten bis dritten Ausgangssignale A0 bis C0 deutlich erhöht sein können.
  • Unter Bezugnahme auf 24 kann die Größe jedes der ersten bis dritten Ausgangssignale A0 bis C0 bei einem hohen Pegel, einem niedrigen Pegel und einem mittleren Pegel bestimmt werden, und die ersten bis dritten Ausgangssignale A0 bis C0 können nicht gleichzeitig denselben Pegel haben.
  • 25 ist eine Ansicht, die die Eingangssignale IN1 bis IN6 und die Steuersignale CTR1 bis CTR6 veranschaulicht, die den in 24 dargestellten ersten bis dritten Ausgangssignalen A0 bis C0 entsprechen. Als Beispiel wird nun die erste Schnittstellenschaltung 710 beschrieben. Das erste Steuersignal CTR1 kann das gleiche Signal wie das erste Eingangssignal IN1 sein, und das zweite Steuersignal CTR2 kann ein komplementäres Signal des zweiten Eingangssignals IN2 sein. Wie oben beschrieben, können das erste und das zweite Steuersignal CTR1 und CTR2 ausgewählt werden, um eine Flankensteilheit des ersten Ausgangssignals A0 zu erhöhen. In ähnlicher Weise kann in der zweiten Schnittstellenschaltung 720 das dritte Steuersignal CTR3 das gleiche Signal wie das dritte Eingangssignal IN3 sein, und das vierte Steuersignal CTR4 kann ein Komplementärsignal des vierten Eingangssignals IN4 sein. In den in 24 und 25 veranschaulichten Ausführungsformen kann der Widerstandswert eines variablen Widerstands, der mit jedem der Puffer verbunden ist, die die Steuersignale CTR1 bis CTR6 senden, reduziert werden, um die Flankensteilheit der Steuersignale CTR1 bis CTR6 zu erhöhen. Dadurch können die Flankensteilheiten der ersten bis dritten Ausgangssignale A0 bis C0 deutlich erhöht werden.
  • 26 und 27 können Ausführungsformen entsprechen, bei denen die Flankensteilheiten der ersten bis dritten Ausgangssignale A0 bis C0 verringert werden können. Bezugnehmend auf 26 kann jedes der ersten bis dritten Ausgangssignale A0 bis C0 einen hohen Pegel, einen niedrigen Pegel und einen mittleren Pegel haben, und die ersten bis dritten Ausgangssignale A0 bis C0 können nicht gleichzeitig denselben Pegel haben.
  • 27 ist eine Ansicht, die die Eingangssignale IN1 bis IN6 und die Steuersignale CTR1 bis CTR6 veranschaulicht, die den in 26 dargestellten ersten bis dritten Ausgangssignalen A0 bis C0 entsprechen. Nun wird die erste Schnittstellenschaltung 710 beispielhaft beschrieben. Das erste Steuersignal CTR1 kann das gleiche Signal wie das erste Eingangssignal IN1 sein, und das zweite Steuersignal CTR2 kann ein komplementäres Signal des zweiten Eingangssignals IN2 sein.
  • Im Gegensatz zu dem, was mit Bezug auf 24 und 25 beschrieben wurde, kann in den in 27 veranschaulichten Ausführungsformen ein Widerstandswert eines variablen Widerstands, der mit jedem der Puffer verbunden ist, die die Steuersignale CTR1 bis CTR6 senden, erhöht werden. Dementsprechend können die Flankensteilheiten der Steuersignale CTR1 bis CTR6 verringert werden, und die Flankensteilheiten der ersten bis dritten Ausgangssignale A0 bis C0 können so festgelegt werden, dass sie relativ niedriger sind als in den in 24 und 25 veranschaulichten Ausführungsformen. Wenn beispielsweise die Last der Datenspuren L0 bis L2 nicht hoch ist, kann die Flankensteilheit der ersten bis dritten Ausgangssignale A0 bis C0 relativ niedrig festgelegt werden, wie mit Bezug auf 26 und 27 beschrieben, um ein Überschwingen der ersten bis dritten Ausgangssignale A0 bis C0 zu reduzieren oder zu verhindern.
  • 28 ist ein schematisches Blockschaltbild einer elektronischen Vorrichtung, die eine Schnittstellenvorrichtung gemäß beispielhafter Ausführungsformen enthält.
  • Bezugnehmend auf 28 kann ein mobiles System 1000 eine Kamera 1100, eine Anzeige 1200, eine Audioverarbeitungseinheit 1300, ein Modem 1400, DRAMs 1500a und 1500b und Flash-Speicher-Vorrichtungen 1600a und 1600b, Eingabe/Ausgabe-Vorrichtungen 1700a und 1700b und/oder einen Anwendungsprozessor (im Folgenden als „AP“ bezeichnet) 1800 enthalten.
  • Das mobile System 1000 kann als Laptop, als tragbares Endgerät, als Smartphone, als Tablet-PC, als Wearable Device, als Healthcare Device oder als Internet-of-Things (IoT)-Vorrichtung ausgeführt sein. Auch kann das mobile System 1000 als Server oder PC implementiert sein.
  • Die Kamera 1100 kann ein Standbild oder ein Video unter der Steuerung des Benutzers aufnehmen. Das mobile System 1000 kann bestimmte Informationen unter Verwendung eines von der Kamera 1100 aufgenommenen Standbilds/Videos erhalten oder das Standbild/Video in andere Datentypen wie Text umwandeln und speichern. Alternativ kann das mobile System 1000 eine Zeichenfolge erkennen, die in dem von der Kamera 1100 aufgenommenen Standbild/Video enthalten ist, und eine Text- oder Audioübersetzung bereitstellen, die der Zeichenfolge entspricht. Wie oben beschrieben, wird die Kamera 1100 im mobilen System 1000 in der Regel in verschiedenen Anwendungsbereichen verwendet. In einigen Ausführungsformen kann die Kamera 1100 Daten, wie z.B. ein Standbild/Video, an den AP 1800 gemäß einer D-PHY- oder C-PHY-Schnittstelle im MIPI-Standard senden.
  • Die Anzeige 1200 kann in verschiedenen Formen implementiert sein, wie z.B. eine Flüssigkristallanzeige (LCD), eine Anzeige mit organischen Leuchtdioden (OLED), eine Anzeige mit organischen Leuchtdioden mit aktiver Matrix (AMOLED), eine Plasmaanzeigetafel (PDP), eine Feldemissionsanzeige (FED), ein elektronisches Papier und/oder ähnliches. In einigen Ausführungsformen kann die Anzeige 1200 eine Touchscreen-Funktion aufweisen, um auch als Eingabevorrichtung des mobilen Systems 1000 verwendet zu werden. Darüber hinaus kann die Anzeige 1200 mit einem Fingerabdrucksensor oder ähnlichem integriert sein, um eine Sicherheitsfunktion des mobilen Systems 1000 bereitzustellen. In einigen Ausführungsformen kann der AP 1800 Bilddaten, die auf der Anzeige 1200 angezeigt werden sollen, gemäß der D-PHY- oder C-PHY-Schnittstelle im MIPI-Standard an die Anzeige 1200 senden.
  • Die anhand von Ausführungsformen beschriebenen Schnittstellenvorrichtungen können für die Kommunikation zwischen dem AP 1800 und der Anzeige 1200 sowie für die Kommunikation zwischen dem AP 1800 und der Kamera 1100 eingesetzt werden. Mindestens einer der AP 1800, die Anzeige 1200 und die Kamera 1100 können ein Steuersignal, das einen in der Schnittstellenvorrichtung enthaltenen Kondensator lädt und entlädt, entsprechend auswählen, um eine Flankensteilheit eines von der Schnittstellenvorrichtung ausgegebenen Ausgangssignals zu erhöhen oder zu verringern.
  • Beispielsweise kann eine Flankensteilheit des Ausgangssignals, das von der Schnittstellenvorrichtung ausgegeben wird, erhöht werden, um eine Datenübertragungsrate zwischen dem AP 1800 und der Anzeige 1200 und/oder zwischen dem AP 1800 und der Kamera 1100 zu erhöhen und die Rauscheigenschaften zu verbessern. Zusätzlich kann die Flankensteilheit des Ausgangssignals, das von der Schnittstellenvorrichtung ausgegeben wird, erhöht werden, um eine Auswirkung der Kommunikation zwischen dem AP 1800 und der Anzeige 1200 und/oder der Kommunikation zwischen dem AP 1800 und der Kamera 1100 auf andere Komponenten deutlich zu reduzieren und den Stromverbrauch zu verringern.
  • Die Audioverarbeitungseinheit 1300 kann Audiodaten verarbeiten, die in Flash-Speichervorrichtungen 1600a und 1600b gespeichert sind, oder Audiodaten, die in Inhalten enthalten sind, die extern über ein Modem 1400 oder die E/A-Vorrichtungen 1700a und 1700b empfangen werden. Zum Beispiel kann die Audioverarbeitungseinheit 1300 verschiedene Prozesse, wie Kodierung/Dekodierung, Verstärkung und Rauschfilterung oder ähnliches, an den Audiodaten ausführen.
  • Das Modem 1400 kann ein Signal modulieren und das modulierte Signal senden, um drahtgebundene/drahtlose Daten zu senden und zu empfangen, und kann ein extern empfangenes Signal demodulieren, um ein ursprüngliches Signal wiederherzustellen. Die E/A-Vorrichtungen 1700a und 1700b können eine digitale Eingabe und Ausgabe bereitstellen und können eine Eingabe-Vorrichtung, wie z.B. ein Endgerät, der mit einem externen Aufzeichnungsmedium verbunden werden kann, einen Touchscreen oder eine mechanische Taste, und eine Ausgabe-Vorrichtung enthalten, die in der Lage ist, eine Vibration in einer haptischen Weise auszugeben. In bestimmten Beispielen können die E/A-Vorrichtungen 1700a und 1700b über einen Anschluss, wie z.B. einen USB-Anschluss, ein Lightning-Kabel, eine SD-Karte, eine Micro-SD-Karte, eine DVD, einen Netzwerkadapter oder ähnliches, mit einem externen Aufzeichnungsmedium verbunden werden.
  • Der AP 1800 kann den gesamten Betrieb des mobilen Systems 1000 steuern. Zum Beispiel kann der AP 1800 die Anzeige 1200 steuern, um einen Teil des Inhalts, der in den Flash-Speichervorrichtungen 1600a und 1600b gespeichert ist, auf einem Bildschirm anzuzeigen. Wenn eine Benutzereingabe über die E/A-Vorrichtungen 1700a und 1700b empfangen wird, kann der AP 1800 einen Steuerungsbetrieb ausführen, der der Benutzereingabe entspricht.
  • Der AP 1800 kann als Ein-Chip-System (SoC) bereitgestellt werden, der ein Anwendungsprogramm, ein Betriebssystem (OS) oder ähnliches ansteuert. Darüber hinaus kann der AP 1800 in einem einzigen Halbleitergehäuse zusammen mit anderen im mobilen System 1000 enthaltenen Vorrichtungen enthalten sein, z.B. einem DRAM 1500a, einem Flash-Speicher 1620 und/oder einer Speichersteuerung 1610. Zum Beispiel können der AP 1800 und mindestens eine Vorrichtung in einer Gehäuseform wie Package on Package (PoP), Ball Grid Arrays (BGAs), Chip Scale Packages (CSPs), System In Package (SIP), Multi Chip Package (MCP), Wafer-Level Fabricated Package (WFP), Wafer in Form eines Gehäuses wie einem Level Processed Stack Package (WSP) bereitgestellt werden. Ein Kernel des Betriebssystems, der auf dem AP 1800 betrieben wird, kann eine Eingabe/Ausgabe-Vorrichtung und einen Gerätetreiber zur Steuerung der Flash-Speicher 1600a und 1600b enthalten. Der Gerätetreiber kann die Zugriffs-Performanz der Flash-Speichervorrichtungen 1600a und 1600b mit Bezug auf die Anzahl von synchronen Warteschlangen steuern, die von dem Eingabe/Ausgabe-Scheduler verwaltet werden, oder er kann einen CPU-Modus innerhalb des SoCs, einen dynamischen Spannungs- und Frequenzskalierungspegel (DVFS) und dergleichen steuern.
  • In einigen Ausführungsformen kann der AP 1800 einen Prozessorblock enthalten, der einen Betrieb ausführt oder ein Anwendungsprogramm und/oder ein Betriebssystem steuert, sowie verschiedene andere periphere Elemente, die über einen Systemblock und einen Systembus verbunden sind. Die Peripherieelemente können eine Speichersteuerung, einen internen Speicher, einen Energieverwaltungsblock, einen Block zur Fehlererkennung, einen Überwachungsblock und/oder ähnliches enthalten. Der Prozessorblock kann einen oder mehrere Kerne enthalten. Wenn eine Mehrzahl von Kernen in dem Prozessorblock enthalten ist, kann jeder der Kerne einen Cache-Speicher enthalten und ein gemeinsamer Cache, der von den Kernen gemeinsam genutzt wird, kann in dem Prozessorblock enthalten sein.
  • In einigen Ausführungsformen kann der AP 1800 einen Beschleunigerblock 1820 enthalten, eine zweckgebundene Schaltung für den KI-Datenbetrieb. Alternativ kann gemäß Ausführungsformen ein separater Beschleunigerchip vorgesehen sein, der vom AP 1800 getrennt ist, und ein DRAM 1500b kann zusätzlich mit dem Beschleunigerblock 1820 oder einem Beschleunigerchip verbunden sein. Der Beschleunigerblock 1820 kann ein Funktionsblock sein, der darauf spezialisiert ist, bestimmte Funktionen des AP 1800 auszuführen, und kann eine Grafikverarbeitungseinheit (GPU) enthalten, die als Funktionsblock dient, der auf die Verarbeitung von Grafikdaten spezialisiert ist, eine neuronale Verarbeitungseinheit (NPU), die als Funktionsblock dient, der auf die Verarbeitung von KI-Berechnungen und Interferenzen spezialisiert ist, eine Datenverarbeitungseinheit (DPU), die als Funktionsblock dient, der auf die Übertragung von Daten spezialisiert ist, oder ähnliches.
  • Gemäß Ausführungsformen kann das mobile System 1000 eine Mehrzahl von DRAMs 1500a und 1500b enthalten. In einigen Ausführungsformen kann der AP 1800 eine Steuerung 1810 zur Steuerung der DRAMs 1500a und 1500b enthalten, und das DRAM 1500a kann direkt mit dem AP 1800 verbunden sein.
  • Der AP 1800 kann einen Befehl und einen Modusregistersatz (MRS) gemäß dem JEDEC-Standard einstellen, um ein DRAM zu steuern, oder er kann Spezifikationen und Funktionen festlegen, die vom mobilen System 1000 benötigt werden, wie z.B. eine niedrige Spannung, hohe Geschwindigkeit und Zuverlässigkeit sowie ein DRAM-Schnittstellenprotokoll für CRC/ECC, um die Kommunikation auszuführen. Beispielsweise kann der AP 1800 mit dem DRAM 1500a über eine Schnittstelle kommunizieren, die den JEDEC-Standards wie LPDDR4, LPDDR5 o.ä. entspricht. Alternativ kann der AP 1800 ein neues DRAM-Schnittstellenprotokoll festlegen, um das DRAM 1500b für einen Beschleuniger zu steuern, bei dem ein Beschleunigerblock 1820 oder ein unabhängig vom AP 1800 bereitgestellter Beschleunigerchip eine höhere Bandbreite als das DRAM 1500a hat, um die Kommunikation auszuführen.
  • In 28 sind nur die DRAMs 1500a und 1500b veranschaulicht, aber eine Konfiguration des mobilen Systems 1000 ist nicht unbedingt darauf beschränkt. Je nach Bandbreite und Reaktionsgeschwindigkeit des AP 1800 und des Beschleunigerblocks 1820 sowie den Spannungsbedingungen können auch andere Speicher als die DRAMS 1500a und 1500b in dem mobilen System 1000 enthalten sein. Beispielsweise kann die Steuerung 1810 und/oder der Beschleunigerblock 1820 verschiedene Speicher wie PRAM, SRAM, MRAM, RRAM, FRAM, Hybrid-RAM und/oder Ähnliches ansteuern. Die DRAMs 1500a und 1500b haben eine relativ geringere Latenz und eine höhere Bandbreite als Eingabe/Ausgabe-Vorrichtungen 1700a und 1700b oder Flash-Speicher-Vorrichtungen 1600a und 1600b. Die DRAMs 1500a und 1500b können zu einem Einschaltzeitpunkt des mobilen Systems 1000 initialisiert werden. Wenn ein Betriebssystem und Anwendungsdaten geladen werden, können die DRAMs 1500a und 1500b als Speicherplätze verwendet werden, in denen das Betriebssystem und die Anwendungsdaten zwischengespeichert werden, oder als Speicherplätze, in denen verschiedene Softwarecodes ausgeführt werden.
  • In den DRAMs 1500a und 1500b können vier grundlegende arithmetische Operationen wie Addition, Subtraktion, Multiplikation und Division sowie eine Vektoroperation, eine Adressoperation oder FFT-Operationsdaten gespeichert werden. In anderen Ausführungsformen können die DRAMs 1500a und 1500b als Processing-in-Memory (PIM) bereitgestellt werden, der eine Betriebsfunktion hat. Zum Beispiel kann eine Funktion verwendet werden, um eine Inferenz in den DRAMs 1500a und 1500b auszuführen. In einigen Ausführungsformen kann die Inferenz in einem Deep-Learning-Algorithmus ausgeführt werden, der ein künstliches neuronales Netzwerk verwendet. Der Deep-Learning-Algorithmus kann einen Trainingsbetrieb enthalten, in dem ein Modell durch verschiedene Daten gelernt wird, und einen Inferenzbetrieb, in dem Daten mit dem trainierten Modell erkannt werden. Eine bei der Inferenz verwendete Funktion kann z.B. eine hyperbolische Tangensfunktion, eine Sigmoidfunktion, eine ReLU (rectified linear unit) -Funktion oder Ähnliches enthalten.
  • Gemäß einer Ausführungsform kann ein von einem Benutzer durch die Kamera 1100 aufgenommenes Bild signalverarbeitet und dann im DRAM 1500b gespeichert werden, und der Beschleunigerblock 1820 oder der Beschleunigerchip kann einen KI-Datenbetrieb ausführen, wobei die im DRAM 1500b gespeicherten Daten und die in der Inferenz verwendete Funktion verwendet werden, um Daten zu erkennen.
  • Gemäß Ausführungsformen kann das mobile System 1000 eine Mehrzahl von Speichem oder eine Mehrzahl von Flash-Speichervorrichtungen 1600a und 1600b enthalten, deren Kapazität höher ist als die der DRAMs 1500a und 1500b. Die Flash-Speichervorrichtungen 1600a und 1600b können eine Steuerung 1610 und einen Flash-Speicher 1620 enthalten. Die Steuerung 1610 kann einen Steuerbefehl und Daten vom AP 1800 empfangen und kann als Antwort auf den Steuerbefehl Daten in den Flash-Speicher 1620 schreiben oder kann im Flash-Speicher 1620 gespeicherte Daten lesen und die gelesenen Daten an den AP 1800 senden.
  • Gemäß Ausführungsformen kann der Beschleunigerblock 1820 oder der Beschleunigerchip einen Trainingsbetrieb und einen KI-Datenbetrieb unter Verwendung der Flash-Speicher-Vorrichtungen 1600a und 1600b ausführen. Gemäß einer Ausführungsform kann in der Steuerung 1610 eine Betriebslogik implementiert sein, die in der Lage ist, einen vorgegebenen oder alternativ gewünschten Betrieb in den Flash-Speicher-vorrichtungen 1600a und 1600b auszuführen. Anstelle des AP 1800 und/oder des Beschleunigerblocks 1820 kann die Betriebslogik zumindest einen Teil des Trainingsbetriebs und der Inferenz ausführen, die von dem AP 1800 und/oder dem Beschleunigerblock 1820 ausgeführt werden, unter Verwendung der im Flash-Speicher 1620 gespeicherten Daten.
  • In einigen Ausführungsformen kann der AP 1800 eine Schnittstelle 1830 enthalten. Dementsprechend können die Flash-Speicher-Vorrichtungen 1600a und 1600b direkt mit dem AP 1800 verbunden sein. Beispielsweise kann der AP 1800 als SoC implementiert sein, die Flash-Speichervorrichtung 1600a kann als Chip unabhängig vom AP 1800 implementiert sein, und der AP 1800 und die Flash-Speichervorrichtung 1600a können in einem einzigen Gehäuse befestigt sein. Die Ausführungsformen sind jedoch nicht darauf beschränkt, und die Mehrzahl der Flash-Speicher-Vorrichtungen 1600a und 2600b können über eine Verbindung mit dem mobilen System 1000 elektrisch verbunden sein.
  • Die Flash-Speicher-Vorrichtungen 1600a und 1600b können Daten speichern, wie z.B. ein Standbild/Video, das von der Kamera 1100 aufgenommen wurde, oder Daten, die über ein Kommunikationsnetzwerk und/oder ein Endgerät empfangen wurden, der in den Eingabe/Ausgabe-Vorrichtungen 1700a und 1700b enthalten ist. Zum Beispiel können die Flash-Speicher-Vorrichtungen 1600a und 1600b Augmented Reality/Virtual Reality, High Definition (HD) oder Ultra High Definition (UHD) Inhalte speichern.
  • Jedes der oben offenbarten Elemente kann eine Verarbeitungsschaltung enthalten oder darin implementiert sein, wie z.B. Hardware einschließlich logischer Schaltungen; eine Hardware/Software-Kombination, wie z.B. ein Prozessor, der Software ausführt; oder eine Kombination davon. Die Verarbeitungsschaltung kann z.B. eine zentrale Verarbeitungseinheit (CPU), eine arithmetische Logikeinheit (ALU), einen digitalen Signalprozessor, einen Mikrocomputer, ein Field Programmable Gate Array (FPGA), ein Ein-Chip-System (SoC), eine programmierbare Logikeinheit, einen Mikroprozessor, einen anwendungsspezifischen integrierten Schaltkreis (ASIC) usw. enthalten, ist aber nicht darauf beschränkt.
  • Wie oben beschrieben, kann gemäß Ausführungsformen eine Flankensteilheit eines Ausgangssignals, das von einer Schnittstellenschaltung ausgegeben wird, eingestellt werden, indem ein Kondensator mit jedem Schaltelement einer Schnittstellenschaltung verbunden wird und eine Flankensteilheit eines Steuersignals eingestellt wird, das den Kondensator lädt und entlädt.
  • Während oben beispielhafte Ausführungsformen gezeigt und beschrieben wurden, wird es für den Fachmann offensichtlich sein, dass Modifikationen und Variationen vorgenommen werden können, ohne vom Umfang der vorliegenden erfinderischen Konzepte, wie sie durch die beigefügten Ansprüche definiert sind, abzuweichen.

Claims (20)

  1. Schnittstellenschaltung, die aufweist: ein erstes Schaltelement (SW1), das mit einem ersten Energieversorgungsknoten (VN1), der eine erste Energieversorgungsspannung (VDD1) liefert, und einem Ausgangsknoten verbunden ist, der ein Ausgangssignal (OUT) sendet, und durch ein erstes Eingangssignal (INI) gesteuert wird; ein zweites Schaltelement (SW2), das mit einem zweiten Energieversorgungsknoten (VN2), das eine zweite Energieversorgungsspannung (VDD2) liefert, die niedriger als die erste Energieversorgungsspannung (VDD1) ist, und dem Ausgangsknoten verbunden ist, und durch ein zweites Eingangssignal (IN2) gesteuert wird, das sich von dem ersten Eingangssignal (IN1) unterscheidet; einen ersten Widerstand (R1), der zwischen den ersten Energieversorgungsknoten (VN1) und das erste Schaltelement (SW1) geschaltet ist; einen zweiten Widerstand (R2), der zwischen den zweiten Energieversorgungsknoten (VN2) und das zweite Schaltelement (SW2) geschaltet ist; einen ersten Kondensator (C1), der mit einem ersten Knoten (N1) zwischen dem ersten Widerstand (R1) und dem ersten Schaltelement (SW1) verbunden ist und durch ein erstes Steuersignal (CTR, CTR1) geladen und entladen wird; einen zweiten Kondensator (C2), der mit einem zweiten Knoten (N2) zwischen dem zweiten Widerstand (R2) und dem zweiten Schaltelement (SW2) verbunden ist und durch ein zweites Steuersignal (CTR, CTR2) geladen und entladen wird; und eine Pufferschaltung, die konfiguriert ist, das erste Steuersignal (CTR, CTR1) und das zweite Steuersignal (CTR, CTR2) auszugeben, und die über einen ersten variablen Widerstand (VR1) mit einem dritten Energieversorgungsknoten (VN3) verbunden ist, der eine dritte Energieversorgungsspannung (VDD3) liefert, und die über einen zweiten variablen Widerstand (VR2) mit einem vierten Energieversorgungsknoten (VN4) verbunden ist, der eine vierte Energieversorgungsspannung (VDD4) liefert, die niedriger als die dritte Energieversorgungsspannung (VDD3) ist.
  2. Schnittstellenschaltung nach Anspruch 1, wobei eine Phase des ersten Eingangssignals (INI) einer Phase des zweiten Eingangssignals (IN2) entgegengesetzt ist.
  3. Schnittstellenschaltung nach Anspruch 2, wobei das erste Eingangssignal (IN1) und das erste Steuersignal (CTR, CTR1) die gleiche Phase haben.
  4. Schnittstellenschaltung nach Anspruch 3, wobei das erste Steuersignal (CTR) und das zweite Steuersignal (CTR) dasselbe Signal (CTR) sind.
  5. Schnittstellenschaltung nach einem der Ansprüche 2 bis 4, wobei das erste Schaltelement (SW1) und das zweite Schaltelement (SW2) jeweils ein NMOS-Transistor ist.
  6. Schnittstellenschaltung nach einem der Ansprüche 1 bis 5, wobei jeder des ersten variablen Widerstands (VR1) und des zweiten variablen Widerstands (VR2) eine Mehrzahl von Transistoren (TR) enthält, die parallel zueinander geschaltet sind.
  7. Schnittstellenschaltung nach Anspruch 6, wobei zumindest einige der Mehrzahl von Transistoren (TR) durch ein einzelnes Gate-Signal (G1, G2, G4, G5) gleichzeitig ausgeschaltet werden.
  8. Schnittstellenschaltung nach Anspruch 1, wobei das erste Eingangssignal (IN1) und das zweite Eingangssignal (IN2) das gleiche Signal sind, und das erste Schaltelement (SW1) ein PMOS-Transistor ist, und das zweite Schaltelement (SW2) ein NMOS-Transistor ist.
  9. Schnittstellenschaltung nach Anspruch 8, wobei die Pufferschaltung einen ersten Puffer (BUF1), der konfiguriert ist, das erste Steuersignal (CTR1) auszugeben, und einen zweiten Puffer (BUF2) enthält, der konfiguriert ist, das zweite Steuersignal (CTR2) auszugeben.
  10. Schnittstellenschaltung nach Anspruch 9, wobei eine Phase des ersten Steuersignals (CTR1) gleich einer Phase des ersten Eingangssignals (INI) ist und eine Phase des zweiten Steuersignals (CTR2) entgegengesetzt zu der Phase des ersten Eingangssignals (INI) ist.
  11. Die Schnittstellenschaltung nach einem der Ansprüche 1 bis 10, wobei eine Größe des Ausgangssignals (OUT) einen ersten Pegel, einen zweiten Pegel, der höher als der erste Pegel ist, und einen dritten Pegel, der höher als der zweite Pegel ist, hat.
  12. Schnittstellenschaltung nach Anspruch 11, wobei der erste Kondensator (C1) geladen wird, wenn die Größe des Ausgangssignals (OUT) von dem ersten Pegel auf den zweiten Pegel erhöht wird, der zweite Kondensator (C2) geladen wird, wenn die Größe des Ausgangssignals (OUT) von dem zweiten Pegel auf den dritten Pegel erhöht wird, und der erste Kondensator (C1) und der zweite Kondensator (C2) gleichzeitig geladen werden, wenn die Größe des Ausgangssignals (OUT) von dem ersten Pegel auf den dritten Pegel erhöht wird.
  13. Schnittstellenschaltung nach Anspruch 11 oder 12, wobei der erste Kondensator (C1) entladen wird, wenn die Größe des Ausgangssignals (OUT) von dem zweiten Pegel auf den ersten Pegel verringert wird, der zweite Kondensator (C2) entladen wird, wenn die Größe des Ausgangssignals (OUT) von dem dritten Pegel auf den zweiten Pegel verringert wird, und der erste Kondensator (C1) und der zweite Kondensator (C2) gleichzeitig entladen werden, wenn die Größe des Ausgangssignals (OUT) von dem dritten Pegel auf den ersten Pegel verringert wird.
  14. Schnittstellenschaltung nach einem der Ansprüche 1 bis 10, wobei eine Größe des Ausgangssignals (OUT) einen ersten Pegel und einen zweiten Pegel hat, der höher als der erste Pegel ist.
  15. Schnittstellenschaltung nach Anspruch 14, wobei der erste Kondensator (C1) und der zweite Kondensator (C2) geladen werden, wenn die Größe des Ausgangssignals (OUT) von dem ersten Pegel auf den zweiten Pegel erhöht wird, und der erste Kondensator (C1) und der zweite Kondensator (C2) entladen werden, wenn die Größe des Ausgangssignals (OUT) von dem zweiten Pegel auf den ersten Pegel verringert wird.
  16. Schnittstellenvorrichtung, die aufweist eine Mehrzahl von Schnittstellenschaltungen (200, 300, 400, 500, 510, 520, 600), die jeweils ein erstes Schaltelement (SW1) und ein zweites Schaltelement (SW2), die in Reihe miteinander verbunden sind, einen ersten Kondensator (C1), der mit einem Knoten (N1) zwischen das erste Schaltelement (SW1) und einen ersten Energieversorgungsknoten (VN1) geschaltet ist, einen zweiten Kondensator (C2), der zwischen das zweite Schaltelement (SW2) und einen zweiten Energieversorgungsknoten (VN2) geschaltet ist, und einen Puffer (BUF) enthalten, der konfiguriert ist, den ersten Kondensator (C1) und den zweiten Kondensator (C2) zu laden und zu entladen; und eine Steuerung, die konfiguriert ist, das erste Schaltelement (SW1) und das zweite Schaltelement (SW2) zu steuern, um ein Ausgangssignal (OUT) von jeder der Mehrzahl von Schnittstellenschaltungen (200, 300, 400, 500, 510, 520, 600) zu bestimmen, und konfiguriert ist, eine Flankensteilheit eines Steuersignals (CTR) einzustellen, das an den ersten Kondensator (C1) und den zweiten Kondensator (C2) ausgegeben wird, um eine Flankensteilheit des Ausgangssignals (OUT) zu bestimmen.
  17. Schnittstellenvorrichtung nach Anspruch 16, wobei der Puffer (BUF) eine Energieversorgungsspannung, die für den Betrieb erforderlich ist, über einen variablen Widerstand (VR1) empfängt, und die Steuerung eines Widerstandswerts des variablen Widerstands (VR1) einstellt, um die Flankensteilheit des Steuersignals (CTR) einzustellen.
  18. Schnittstellenvorrichtung nach Anspruch 17, wobei die Steuerung die Flankensteilheit des Steuersignals (CTR) basierend auf einer Last eines Kanals einstellt, der mit einem Ausgangsknoten zwischen dem ersten Schaltelement (SW1) und dem zweiten Schaltelement (SW2) verbunden ist.
  19. Schnittstellenschaltung, die aufweist: ein erstes Schaltelement (SW1), das konfiguriert ist, eine erste Energieversorgungsspannung (VDD1) von einem ersten Energieversorgungsknoten (VN1) zu empfangen und durch ein erstes Eingangssignal (IN1) ein- und ausgeschaltet wird; ein zweites Schaltelement (SW2), das konfiguriert ist, eine zweite Energieversorgungsspannung (VDD2), die niedriger ist als die erste Energieversorgungsspannung (VDD1), von einem zweiten Energieversorgungsknoten (VN2) zu empfangen und durch ein zweites Eingangssignal (IN2) ein- und ausgeschaltet wird; einen ersten Kondensator (C1), der einen ersten Anschluss, der mit einem ersten gemeinsamen Knoten (N1) zwischen dem ersten Schaltelement (SW1) und dem ersten Energieversorgungsknoten (VN1) verbunden ist, und einen zweiten Anschluss hat, der ein Steuersignal (CTR) empfängt, das die gleiche Phase wie das erste Eingangssignal (INI) hat; und einen zweiten Kondensator (C2), der einen ersten Anschluss, der mit einem zweiten gemeinsamen Knoten (N2) zwischen dem zweiten Schaltelement (SW2) und dem zweiten Energieversorgungsknoten (VN2) verbunden ist, und einen zweiten Anschluss hat, der das Steuersignal (CTR) empfängt, wobei eine Flankensteilheit eines Ausgangssignals (OUT), das von einem Ausgangsknoten ausgegeben wird, an dem das erste Schaltelement (SW1) und das zweite Schaltelement (SW2) miteinander verbunden sind, durch eine Flankensteilheit des Steuersignals (CTR) bestimmt wird.
  20. Schnittstellenschaltung nach Anspruch 19, wobei die Flankensteilheit des Ausgangssignals (OUT) erhöht wird, wenn die Flankensteilheit des Steuersignals (CTR) erhöht wird, und verringert wird, wenn die Flankensteilheit des Steuersignals (CTR) verringert wird.
DE102021111709.7A 2020-07-09 2021-05-05 Schnittstellenschaltung und schnittstellenvorrichtung Pending DE102021111709A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200084787A KR20220006851A (ko) 2020-07-09 2020-07-09 인터페이스 회로 및 인터페이스 장치
KR10-2020-0084787 2020-07-09

Publications (1)

Publication Number Publication Date
DE102021111709A1 true DE102021111709A1 (de) 2022-01-13

Family

ID=79020268

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021111709.7A Pending DE102021111709A1 (de) 2020-07-09 2021-05-05 Schnittstellenschaltung und schnittstellenvorrichtung

Country Status (4)

Country Link
US (1) US11483000B2 (de)
KR (1) KR20220006851A (de)
CN (1) CN113922808A (de)
DE (1) DE102021111709A1 (de)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023472A (en) 1988-09-09 1991-06-11 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
US5537067A (en) 1994-03-11 1996-07-16 Texas Instruments Incorporated Signal driver circuit operable to control signal rise and fall times
KR100674912B1 (ko) 2004-09-24 2007-01-26 삼성전자주식회사 슬루 레이트（ｓｌｅｗ ｒａｔｅ）를 개선시킨 차동 증폭회로
JP4401268B2 (ja) 2004-10-05 2010-01-20 Ｎｅｃエレクトロニクス株式会社 出力バッファ回路及び半導体装置
KR101243814B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 출력 버퍼 및 그 구동 방법과 그를 이용한 표시장치
KR100892337B1 (ko) 2007-08-29 2009-04-08 주식회사 하이닉스반도체 출력드라이버
US7876129B2 (en) 2008-08-28 2011-01-25 National Semiconductor Corporation Load sense and active noise reduction for I/O circuit
US7924066B2 (en) 2009-03-25 2011-04-12 Fairchild Semiconductor Corporation Low speed, load independent, slew rate controlled output buffer with no DC power consumption
US8633738B2 (en) 2012-01-18 2014-01-21 Qualcomm Incorporated Slew-rate limited output driver with output-load sensing feedback loop
KR102366974B1 (ko) 2017-11-03 2022-02-25 삼성전자주식회사 인터페이스 회로 및 인터페이스 장치
US10516389B2 (en) 2017-11-03 2019-12-24 Samsung Electronics Co., Ltd. Interface circuit and interface device
JP2020174303A (ja) * 2019-04-11 2020-10-22 旭化成エレクトロニクス株式会社 Ｄａ変換装置
KR102404059B1 (ko) * 2020-01-03 2022-05-31 삼성전자주식회사 인터페이스 회로 및 인터페이스 장치

Also Published As

Publication number Publication date
US11483000B2 (en) 2022-10-25
US20220014195A1 (en) 2022-01-13
CN113922808A (zh) 2022-01-11
KR20220006851A (ko) 2022-01-18

Similar Documents

Publication Publication Date Title
DE102019122363A1 (de) Programmierbare doppelreihige arbeitsspeichermodul-beschleunigerkarte (dimm-beschleunigerkarte)
DE69534709T2 (de) Herstellungsverfahren einer Halbleiteranordnung
DE112017003334T5 (de) Lastreduzierte nichtflüchtige speicherschnittstelle
DE102013224636B4 (de) Masse-referenziertes-Einzel-Ende-Signalisierung-verbundenes-Grafik-Verarbeitungs-Einheit-Mehr-Chip-Modul
DE10233865B4 (de) Speichermodul
DE112011103209B4 (de) Verfahren, vorrichtung und system zur steuerung von anzeigeaktivität
DE102013224638B4 (de) Auf-Paket-Mehr-Prozessor-Masse-referenzierte-Einzel-Ende-Zwischenverbindung
DE112013007290T5 (de) Mit digitalem Leistungsgatter-Treiber integrierter Low-Dropout-Spannungsregler
DE19812270B4 (de) Signalleitungstreiber und diesen verwendendes Halbleiterspeicherbauelement
DE102020119713B4 (de) Stylus und integrierte schaltung
DE112017000855T5 (de) Energiesparender zeitlich gemultiplexter neurosynaptischer Kern zum Implementieren neuronaler Netze
DE102019134293A1 (de) Speichervorrichtung mit verbesserter fehlerkorrektur
CN107005237B (zh) 用于缓冲器电路的方法、系统、设备和装置
DE60014600T2 (de) Einsteckkarte mit automatischer stromversorgungsauswahlschaltung
DE102020107867A1 (de) Datenspeichervorrichtung, Datenverarbeitungssystem und Beschleunigungsvorrichtung dafür
DE102013018135B4 (de) Adressenbit-Wiederabbildungsschema zur Reduzierung einer Zugriffsauflösung von DRAM-Zugriffen
DE102019112628A1 (de) Dimm für speicherkanal mit hoher bandbreite
DE102008030514A1 (de) Verfahren und Vorrichtung zur Anbindung von Speichervorrichtungen
DE112021001470T5 (de) Konfigurieren von datenverarbeitungsknoten in einer dreidimensionalen netztopologie
DE102021115322A1 (de) Empfänger zum löschen von gleichtaktversatz und nebensprechen
DE112019002424T5 (de) Ladungspumpensystem, das eine Ausgangswirkungsgradsteuerung aufweist
DE112013007055T5 (de) Spannungsregler mit einer Mitkopplungs- und Rückkopplungssteuerung
DE102017123496A1 (de) Spannungs- und Frequenz-Skalierung mit geschlossenem Regelkreis auf dem Chip
DE102019120264A1 (de) System und Verfahren zum Bereitstellen einer konfigurierbaren Speichermedienschnittstelle
DE102021111709A1 (de) Schnittstellenschaltung und schnittstellenvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed