CN113922808A - 接口电路和接口设备 - Google Patents

接口电路和接口设备 Download PDF

Info

Publication number
CN113922808A
CN113922808A CN202110754205.9A CN202110754205A CN113922808A CN 113922808 A CN113922808 A CN 113922808A CN 202110754205 A CN202110754205 A CN 202110754205A CN 113922808 A CN113922808 A CN 113922808A
Authority
CN
China
Prior art keywords
capacitor
power supply
switching element
node
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110754205.9A
Other languages
English (en)
Inventor
崔晃豪
南润瑾
朱笑谈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113922808A publication Critical patent/CN113922808A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)

Abstract

一种接口电路包括：第一开关元件，连接到第一电源节点和输出节点并通过第一输入信号控制；第二开关元件，连接到第二电源节点和输出节点并且通过第二输入信号控制；第一电阻器，连接在第一电源节点与第一开关元件之间；第二电阻器，连接在第二电源节点与第二开关元件之间；第一电容器，连接在第一电阻器与第一开关元件之间，并通过第一控制信号进行充电和放电；第二电容器，连接在第二电阻器与第二开关元件之间，并通过第二控制信号进行充电和放电；以及缓冲器电路，被配置为输出第一控制信号和第二控制信号，并且通过第一可变电阻器连接到第三电源节点，并通过第二可变电阻器连接到第四电源节点。

Description

接口电路和接口设备
相关申请的交叉引用
本申请要求于2020年7月9日向韩国知识产权局提交的韩国专利申请No.10-2020-0084787的优先权的权益，其公开内容通过引用整体并入本文中。
技术领域
本公开涉及接口电路和接口设备。
背景技术
电子设备中包括的半导体器件可以通过接口电路彼此交换数据。随着电子设备处理的数据容量的增加，提出了能够在半导体器件之间提供高速通信的接口电路。另外，随着电子设备中包括的半导体器件的数量和类型的增加，提供了多种改善接口电路的操作的方法。
发明内容
示例实施例提供了一种接口电路和一种接口设备，该接口电路和接口设备可以考虑用于半导体器件之间的通信的信道的特性来调节输入信号的转换速率，以改善通信性能和信号的眼裕度(eye margin)。
根据示例实施例，一种接口电路包括：第一开关元件，连接到第一电源节点和输出节点并通过第一输入信号控制，第一电源节点提供第一电源电压，输出节点发送输出信号；第二开关元件，连接到第二电源节点和输出节点并且通过不同于第一输入信号的第二输入信号控制，第二电源节点提供低于第一电源电压的第二电源电压；第一电阻器，连接在第一电源节点与第一开关元件之间；第二电阻器，连接在第二电源节点与第二开关元件之间；第一电容器，连接在第一电阻器与第一开关元件之间，并通过第一控制信号进行充电和放电；第二电容器，连接在第二电阻器与第二开关元件之间，并通过第二控制信号进行充电和放电；以及缓冲器电路，被配置为输出第一控制信号和第二控制信号，并且通过第一可变电阻器连接到第三电源节点并通过第二可变电阻器连接到第四电源节点，第三电源节点提供第三电源电压，第四电源节点提供低于第三电源电压的第四电源电压。
根据示例实施例，一种接口设备包括：多个接口电路，每个接口电路包括彼此串联连接的第一开关元件和第二开关元件、连接在第一开关元件与第一电源节点之间的第一电容器、连接在第二开关元件与第二电源节点之间的第二电容器、以及缓冲器，缓冲器被配置为对第一电容器和第二电容器进行充电和放电；以及控制器，被配置为控制第一开关元件和第二开关元件以确定多个接口电路中的每一个的输出信号，并且被配置为调节输出到第一电容器和第二电容器的控制信号的转换速率，以确定输出信号的转换速率。
根据示例实施例，一种接口电路包括：第一开关元件，被配置为从第一电源节点接收第一电源电压，并通过第一输入信号而被接通和关断；第二开关元件，被配置为从第二电源节点接收低于第一电源电压的第二电源电压，并通过第二输入信号而被接通和关断；第一电容器，具有第一节点和第二节点，第一电容器的第一节点连接到第一开关元件与第一电源节点之间的第一公共节点，第一电容器的第二节点接收具有与第一输入信号相同的相位的控制信号；以及第二电容器，具有第一节点和第二节点，第二电容器的第一节点连接到第二开关元件与第二电源节点之间的第二公共节点，第二电容器的第二节点接收控制信号。从第一开关元件和第二开关元件彼此连接到的输出节点输出的输出信号的转换速率是通过控制信号的转换速率来确定的。
附图说明
根据结合附图的以下具体实施方式，将更清楚地理解本公开的上述和其他方面、特征和优点。
图1至图3是示出了根据示例实施例的包括接口设备的电子设备的示意图。
图4和图5是示出了根据示例实施例的接口设备的操作的视图。
图6是根据示例实施例的接口电路的示意电路图。
图7和图8是示出了根据示例实施例的接口电路的操作的视图。
图9和图10是示出了根据示例实施例的接口电路的操作的视图。
图11是示出了根据示例实施例的接口电路的示意电路图。
图12和图13是示出了根据示例实施例的接口电路的操作的视图。
图14是根据示例实施例的接口电路的示意电路图。
图15和图16是示出了根据示例实施例的接口电路的操作的视图。
图17至图19是示出了根据示例实施例的接口电路的示意电路图。
图20是根据示例实施例的接口设备的示意图。
图21和图22是示出了根据示例实施例的接口设备的操作的视图。
图23是根据示例实施例的接口设备的示意图。
图24至图27是示出了根据示例实施例的接口设备的操作的视图。
图28是根据示例实施例的包括接口设备的电子设备的示意框图。
具体实施方式
在下文中，将参考附图来描述示例实施例。
图1至图3是示出了根据示例实施例的包括接口设备的电子设备的示意图。
参考图1，电子设备10可以包括应用处理器20和显示驱动器30。应用处理器20的接口设备21可以与显示驱动器30的接口设备31交换数据。接口设备21和31中的每一个可以包括多个接口电路。
接口设备21和31可以根据预定的协议、或备选地期望的协议，彼此交换数据。作为示例，应用处理器20的接口设备21和显示驱动器30的接口设备31可以根据移动行业处理器接口(MIPI)标准中定义的协议来交换数据。接口设备21和31中的每一个可以包括发送电路和接收电路。
参考图2，在电子设备40中，应用处理器50可以与图像传感器60交换数据。应用处理器50的接口设备51和图像传感器60的接口设备61可以彼此交换数据。与参考图1所描述的内容类似，接口设备51和61中的每一个可以包括用于数据交换的多个接口电路。
参考图3，在电子设备70中，应用处理器80可以与存储器件90交换数据。应用处理器80的接口设备81和存储器件90的接口设备91可以彼此交换数据、命令、地址等。与参考图1和图2所描述的内容类似，接口设备81和91可以包括用于数据交换的多个接口电路。
在根据示例实施例的接口设备21、31、51、61、81和91中的至少一个中包括的接口电路可以具有调节输出信号的转换速率的功能。在应用处理器20、50和80、显示驱动器30、图像传感器60和存储器件90中包括的控制器可以控制接口设备21、31、51、61、81和91以确定输出信号的转换速率。在一些示例实施例中，当确定需要更高速的数据传输时，控制器可以增大输出信号的转换速率。另外，控制器可以根据接口设备21、31、51、61、81和91之间的数据交换所通过的信道的负载来调节输出信号的转换速率。
图4和图5是示出了根据示例实施例的接口设备的操作的视图。
图4可以是示出了接口设备100以差分信令方案发送数据和时钟信号的操作的视图。例如，参考图4描述的示例实施例可以应用于根据MIPI标准的D-PHY接口。参考图4，多个发送器TX0至TX9可以通过多个发送焊盘TP0至TP9输出多条数据DN0至DN3和DP0至DP3、以及时钟信号CLKN和CLKP。
发送焊盘TP0至TP9可以通过多个数据通道L0至L9连接到多个接收焊盘RP0至RP9，并且接收焊盘RP0至RP9可以连接到多个接收器RX0至RX4。例如，接收器RX0至RX4中的每一个可以连接到接收焊盘RP0至RP9中的一对接收焊盘，并且接收器RX0至RX4可以以差分信令方案产生多条数据D0至D3和时钟信号CLK。因此，在图4所示的示例实施例中，可以需要十个发送焊盘TP0至TP9、十条数据通道L0至L9以及十个接收焊盘RP0至RP9来以差分信令方案发送数据。根据示例实施例，可以将虚设焊盘添加到发送焊盘TP0至TP9和接收焊盘RP0至RP9，以实现电屏蔽效果。作为示例，图4所示的接口设备100可以应用于应用处理器、显示驱动器、图像传感器、存储器件等。
图5可以是示出了接口设备110以单端信令方案发送数据的操作的视图。例如，参考图5描述的示例实施例可以应用于根据MIPI标准的C-PHY接口。参考图5，多个发送器TX0至TX8可以通过多个发送焊盘TP0至TP8输出多条数据A0至C0、A1至C 1以及A2至C2。由于以单端信令方案输出图像数据，因此根据图5所示的示例实施例，在接口中可以不存在用于输出时钟信号的附加数据通道。
发送焊盘TP0至TP8可以通过多个数据通道L0至L8连接到多个接收焊盘RP0至RP8，并且接收焊盘RP0至RP8可以连接到多个接收器RX0至RX8。根据多条数据A0至C0、A1至C1以及A2至C2，发送焊盘TP0至TP8可以被划分成多个组TP0至TP2、TP3至TP5以及TP6至TP8，并且接收焊盘RP0至RP8也可以被划分成多个组RP0至RP2、RP3至RP5以及RP6至RP8。接收器RX0至RX8中的每一个可以从组RP0至RP2、RP3至RP5以及RP6至RP8中的对应组中包括的一对接收焊盘接收信号。作为示例，第一接收器RX0可以输出信号A0和信号B0之差，并且第二接收器RX1可以输出信号B0和信号C0之差。第三接收器RX2可以输出信号C0和信号A0之差。
在图5所示的示例实施例中，可以需要九个发送焊盘TP0至TP8、九个数据通道L0至L8以及九个接收焊盘RP0至RP8来以单端信令方案发送数据。然而，即使在单端信令方案中，根据示例实施例，也可以添加虚设焊盘以实现电屏蔽效果。图5所示的接口设备110还可以应用于应用处理器、显示驱动器、图像传感器、存储器件等。
根据参考图4和图5描述的示例实施例的接口设备100和110还可以应用于除应用处理器、显示驱动器、图像传感器和存储器件之外的设备之间的通信。作为示例，接口设备100和110可以应用于诸如PCI-Express、USB、显示端口等的接口。
随着由接口设备100和110发送的数据的容量逐渐增加并且系统所需的数据传输速率增加，由接口设备100和110输出的信号的噪声特性可能变差或眼裕度可能减小。在示例实施例中，可以通过将电容器连接在接口设备100和110中的电阻器和开关元件之间并调节对电容器进行充电和放电的信号的转换速率，来改善接口设备100和110的噪声特性。另外，可以考虑接口设备100和110彼此交换数据所通过的信道的负载来调节对电容器充电和放电的信号的转换速率，以减少或防止过冲的发生并操作具有改进或最佳特性的接口设备100和110。
图6是根据示例实施例的接口电路的示意电路图。
参考图6，根据示例实施例的接口电路200可以包括第一开关元件SW1和第二开关元件SW2、第一电容器C1、第二电容器C2、第一电阻器R1、第二电阻器R2等。第一开关元件SW1和第二开关元件SW2可以连接在第一电源节点VN1和第二电源节点VN2之间。第一开关元件SW1和第二开关元件SW2中的每一个可以被实现为N沟道金属氧化物半导体(NMOS)晶体管。
第一开关元件SW1可以通过第一电阻器R1连接到第一电源节点VN1，并且第二开关元件SW2可以通过第二电阻器R2连接到第二电源节点VN1。可以通过第一电源节点VN1提供第一电源电压VDD1，并且可以通过第二电源节点VN2提供第二电源电压VDD2。在一些示例实施例中，第一电源电压VDD1可以高于第二电源电压VDD2。
在图6所示的示例实施例中，第一电阻器R1与第一开关元件SW1之间的节点可以被定义为第一节点N1，并且第二电阻器R2与第二开关元件SW2之间的节点可以被定义为第二节点N2。可以在第一开关元件SW1和第二开关元件SW2之间定义输出节点。输出到输出节点的输出信号OUT可以由控制第一开关元件SW1的第一输入信号IN1和控制第二开关元件SW2的第二输入信号IN2来确定。
第一电容器C1可以连接到第一节点N1，并且第二电容器C2可以连接到第二节点N2。在图6所示的示例实施例中，可以通过控制信号CTR来控制对第一电容器C1和第二电容器C2的充电和放电。控制信号CTR可以是缓冲器BUF的输出信号，并且缓冲器BUF可以接收缓冲器输入信号INB以输出控制信号CTR。
在一些示例实施例中，第一电容器C1和第二电容器C2中的每一个可以被实现为金属氧化物半导体(MOS)电容器等。当第一电容器C1和第二电容器C2中的每一个是MOS电容器时，控制信号CTR可以输入到提供第一电容器C1和第二电容器C2的晶体管中的每一个的栅极端子。
缓冲器BUF可以通过第一可变电阻器VR1和第二可变电阻器VR2接收操作所需的第三电源电压VDD3和第四电源电压VDD4。作为示例，第三电源电压VDD3可以高于第四电源电压VDD4，并且可以与第一电源电压VDD1相同，并且第四电源电压VDD4可以与第二电源电压VDD2相同。可以从第三电源节点VN3提供第三电源电压VDD3，并且可以从第四电源节点VN4提供第四电源电压VDD4。
在一些示例实施例中，控制信号CTR的转换速率可以由连接到缓冲器BUF的可变电阻器VR1和VR2确定。作为示例，当可变电阻器VR1和VR2的电阻减小时，控制信号CTR的转换速率可以增加。当可变电阻器VR1和VR2的电阻可以增加时，控制信号CTR的转换速率可以减小。
控制信号CTR的转换速率可能影响输出信号OUT的转换速率。例如，在假设其他条件相同的情况下，当控制信号CTR的转换速率增加以增加对第一电容器C1和第二电容器C2进行充电和放电的速率时，输出信号的转换速率OUT可以增加。当控制信号CTR的转换速率减小以减小对第一电容器C1和第二电容器C2进行充电和放电的速率时，输出信号OUT的转换速率可以减小。
通常，当需要支持高速数据通信时，可以增加接口电路200中的输出信号OUT的转换速率。然而，当在不考虑与接口电路200的输出节点连接的信道的负载的情况下增加输出信号OUT的转换速率时，在输出信号OUT中可能发生过冲等，并且输出信号OUT的眼裕度可能减小。在一些示例实施例中，可以考虑应用有接口电路200的通信环境来确定控制信号CTR的转换速率，因此可以调节输出信号OUT的转换速率以改善输出信号OUT的眼裕度以及应用有接口电路200的半导体器件的通信性能。
第一电容器C1和第二电容器C2中的每一个的电容可以被不同地选择。作为示例，第一电容器C1和第二电容器C2可以具有相同的电容。另外，第一电容器C1和第二电容器C2中的每一个可以具有固定的电容。根据示例实施例，第一电容器C1和第二电容器C2中的每一个可以具有可调的可变电容。
当接口电路200以差分信令方案发送数据时，第一输入信号IN1的相位可以与第二输入信号IN2的相位相反。在一些示例实施例中，输出信号OUT可以在第一电平与高于第一电平的第二电平之间变化。作为示例，当通过第一输入信号IN1接通第一开关元件SW1并且通过第二输入信号IN2关断第二开关元件SW2时，输出信号OUT可以具有第二电平。另外，当通过第一输入信号IN1关断第一开关元件SW1并且通过第二输入信号IN2接通第二开关元件SW2时，输出信号OUT可以具有第一电平。
当输出信号OUT从第二电平减小到第一电平或从第一电平增大到第二电平时，输出信号OUT的转换速率可能受以下项的影响：第一输入信号IN1和第二输入信号IN2的幅度、对第一电容器C1和第二电容器C2进行充电和放电的控制信号CTR的转换速率、在各个元件和节点VN1、VN2、N1和N2中存在的寄生元件等。在一些示例实施例中，如上所述，可以调节控制信号CTR的转换速率以控制对第一电容器C1和第二电容器C2的充电和放电，因此可以控制输出信号OUT的转换速率。
另一方面，当接口电路200以单端信令方案发送数据时，第一输入信号IN1的相位可以不与第二输入信号IN2的相位相反。在至少一部分时间期间，第一输入信号IN1和第二输入信号IN2可以具有相同的值，并且输出信号OUT可以具有第一电平、高于第一电平的第二电平、以及高于第二电平的第三电平。
即使当接口电路200以单端信令方案发送数据时，也可以调节对第一电容器C1和第二电容器C2进行充电和放电的控制信号CTR的转换速率，以增加或减小输出信号OUT的转换速率。根据示例实施例，当接口电路200以单端信令方案操作时，可以通过不同的控制信号来对第一电容器C1和第二电容器C2进行充电和放电。
当根据图6所示的示例实施例的接口电路200被定义为单元电路时，在实际实现的接口设备中，多个单元电路可以连接到单个输出焊盘，从而感测输出信号OUT。作为示例，一个或多个第一单元电路和一个或多个第二单元电路可以连接到一个输出焊盘。作为示例，包括在第一单元电路中的电阻器R1和R2和电容器C1和C2的值可以与包括在第二单元电路中的电阻器R1和R2和电容器C1和C2的值相同或不同。
在一些示例实施例中，五个第一单元电路和两个第二单元电路可以连接到单个输出焊盘。例如，在每个第一单元电路中包括的第一电阻器R1和第一开关元件SW1的接通电阻之和可以是在每个第二单元电路中包括的第一电阻器R1和第一开关元件SW1的接通电阻之和的一半。类似地，在每个第一单元电路中包括的第二电阻器R2和第二开关元件SW2的接通电阻之和可以是在每个第二单元电路中包括的第二电阻器R2和第二开关元件SW2的接通电阻之和的一半。在实际操作中，可以适当地控制在第一单元电路和第二单元电路中的每一个中包括的第一开关元件SW1和第二开关元件SW2，以设置所需的电阻值。
在一些示例实施例中，可以根据上述电阻条件来确定第一开关元件SW1和第二开关元件SW2中的每一个的尺寸。作为示例，在假设每个第一单元电路和每个第二单元电路中包括的第一开关元件和第二开关元件具有相同的栅极长度的情况下，在每个第一单元电路中包括的第一开关元件的栅极宽度可以是在每个第二单元电路中包括的第一开关元件的栅极宽度的两倍。在以上示例中，可以在与栅极长度相交的方向上定义栅极宽度。类似地，在每个第一单元电路中包括的第二开关元件的栅极宽度可以是在每个第二单元电路中包括的第二开关元件的栅极宽度的两倍。
在如上所述地假设第一单元电路和第二单元电路的数量的情况下，包括在第一单元电路中的第一电容器C1的电容可以是包括在第二单元电路中的第一电容器C1的电容的约两倍。此外，包括在第一单元电路中的第二电容器C2的电容可以是包括在第二单元电路中的第二电容器C2的电容的约两倍。
当以单端信令方案交换数据时，如以上参考图5所述的，可能需要至少三个输出焊盘来发送数据。如上所述，从三个输出焊盘输出的输出信号具有不同的电平，并且可以具有第一电平至第三电平。作为示例，连接到输出焊盘的多个单元电路中的实际操作的单元电路的数量可以根据通过输出焊盘输出的输出信号OUT而变化。
图7和图8是示出了根据示例实施例的接口电路的操作的视图。
在参考图7描述的示例实施例中，接口电路可以以差分信令方案操作。如图7所示，当通过第一输入信号IN1接通第一开关元件SW1并且通过第二输入信号IN2关断第二开关元件SW2时，输出信号OUT可以从低电平增加到高电平。另外，当通过第一输入信号IN1关断第一开关元件SW1并且通过第二输入信号IN2接通第二开关元件SW2时，输出信号OUT可以从高电平减小到低电平。
可以通过控制信号CTR对第一电容器C1和第二电容器C2进行充电和放电。作为示例，缓冲器BUF可以接收具有与第一输入信号IN1相同的相位的缓冲器输入信号INB以输出控制信号CTR。当第一开关元件SW1接通并且第二开关元件SW2关断时，可以通过控制信号CTR对第一电容器C1和第二电容器C2进行充电。当第一电容器C1和第二电容器C2被充电时，输出信号OUT可以从低电平快速地增加到高电平。当第一开关元件SW1关断并且第二开关元件SW2接通时，第一电容器C1和第二电容器C2可以被放电，并且输出信号OUT可以从高电平快速地减小到低电平。
控制信号CTR的转换速率可以根据连接到缓冲器BUF的第一可变电阻器VR1和第二可变电阻器VR2的电阻值而变化。作为示例，当第一可变电阻器VR1和第二可变电阻器VR2的电阻值增大时，控制信号CTR的转换速率可以减小。当第一可变电阻器VR1和第二可变电阻器VR2的电阻值减小时，控制信号CTR的转换速率可以增加。
输出信号OUT的转换速率可以根据控制信号CTR的转换速率而变化。作为示例，当控制信号CTR具有高转换速率时，响应于控制信号CTR的高转换速率，输出信号OUT的转换速率也可以增加。当控制信号CTR具有相对较低的转换速率时，输出信号OUT的转换速率也可以减小。因此，如图7所示，可以仅通过调节连接到缓冲器BUF的第一可变电阻器VR1和第二可变电阻器VR2的电阻值来控制输出信号OUT的转换速率，而无需控制第一输入信号IN1、第二输入信号IN2和缓冲器输入信号INB。
在参考图8描述的示例实施例中，接口电路可以以单端信令方案操作。参考图8，当第一开关元件SW1接通并且第二开关元件SW2关断时，输出信号OUT可以从低电平增加到高电平。当第一开关元件SW1关断并且第二开关元件SW2接通时，输出信号OUT可以从高电平减小到低电平。另外，随着第一开关元件SW1和第二开关元件SW2中的一个接通或关断，输出信号OUT可以从低电平增加到中电平，或者可以从高电平减少到中电平。
另外，在参考图8描述的示例实施例中，可以通过第一控制信号CTR1对接口电路的第一电容器C1进行充电和放电，并且可以通过第二控制信号CTR2对接口电路的第二电容器C2进行充电和放电。第一控制信号CTR1和第二控制信号CTR2可以彼此不同。作为示例，接口电路可以包括第一缓冲器和第二缓冲器，其中第一缓冲器接收第一缓冲器输入信号INB1，并且将第一控制信号CTR1输出到第一电容器C1，并且第二缓冲器接收第二缓冲器输入信号INB2，并且将第二控制信号CTR2输出到第二电容器C2。作为示例，可以如表1所示地确定输出信号OUT。
表1
Figure BDA0003143382140000111
Figure BDA0003143382140000121
参考图8和表1，当输出信号OUT的变化量是第一值时，第一电容器C1和第二电容器C2中的仅一个可以被充电或放电。另一方面，当输出信号OUT的变化量是大于第一值的第二值时，可以同时对第一电容器C1和第二电容器C2进行充电或放电。第一值可以是高电平与中电平之差以及中电平与低电平之差，并且第二值可以是高电平与低电平之差。
作为示例，当输出信号OUT从低电平增加到中电平时，仅第二电容器C2可以被充电，并且当输出信号OUT从中电平减小到低电平时，仅第二电容器C2可以被放电。当输出信号OUT从中电平增加到高电平时，仅第一电容器C1可以被充电，并且当输出信号OUT从高电平减小到中电平时，仅第一电容器C1可以被放电。在表1所示的示例实施例中，第一控制信号CTR1可以与第一输入信号工N1相同，并且第二控制信号CTR2可以是第二输入信号IN2的互补信号。
如图8所示，可以调节第一控制信号CTR1和第二控制信号CTR2中的每一个的转换速率，以改变输出信号OUT的转换速率。作为示例，可以增加第一控制信号CTR1和第二控制信号CTR2中的每一个的转换速率，以增加输出信号OUT的转换速率。另外，可以减小第一控制信号CTR1和第二控制信号CTR2中的每一个的转换速率，以减小(例如，缓慢地减小)输出信号OUT的转换速率。
在参考图7和图8描述的示例实施例中，可以根据接口电路的操作条件来确定控制信号CTR、CTR1和CTR2的转换速率。例如，当需要接口电路来支持高速数据通信时，可以增加控制信号CTR、CTR1和CTR2的转换速率。在一些示例实施例中，控制信号CTR、CTR1和CTR2的转换速率的增加量可以根据接口电路通过其发送输出信号OUT的数据通信信道的负载而变化。
作为示例，当数据通信信道的负载相对较低时，控制信号CTR、CTR1和CTR2的转换速率的增加量可以相对较小。即使在数据通信信道的负载较低的情况下，当控制信号CTR、CTR1和CTR2的转换速率的增加量被设置为较大时，也可能发生输出信号OUT增加到大于上限值的过冲。在示例实施例中，可以考虑数据通信信道的负载以及数据通信速度来确定控制信号CTR、CTR1和CTR2的转换速率，以减小或防止输出信号OUT的过冲并改善输出信号OUT的眼裕度。当数据通信信道的负载较高时，可以将控制信号CTR、CTR1和CTR2的转换速率的增加量设置为相对较大。
图9和图10是示出了根据示例实施例的接口电路的操作的视图(可以是可变电阻器电路图)。
图9和图10可以是详细示出了接口电路中包括的缓冲器的视图。参考图9和图10，缓冲器BUF可以通过第一可变电阻器VR1和第二可变电阻器VR2接收电源电压。
参考图9，第一可变电阻器VR1和第二可变电阻器VR2可以具有相同的结构。作为示例，第一可变电阻器VR1和第二可变电阻器VR2中的每一个可以包括彼此并联连接的多个晶体管TR。多个晶体管TR中的每一个可以在接通状态下具有预定的接通电阻、或备选地期望的接通电阻。基于此，可以实现可变电阻器VR1和VR2。作为示例，多个晶体管TR的接通电阻可以相同。
在下文中，将以第一可变电阻器VR1为例进行描述。在图9中，第一可变电阻器VR1被示出为包括七个晶体管TR。然而，晶体管TR的数量不限于此。晶体管TR中的一些可以通过单个栅极信号同时接通和关断。参考图9，两个晶体管TR可以共同地接收单个栅极信号G1，并且四个晶体管TR可以共同地接收单个栅极信号G2。
栅极信号G0、G1和G2可以以单个数字信号的形式输入到接口电路。作为示例，在假设栅极信号G0、G1和G2依次为最低有效位(LSB)至最高有效位(MSB)的情况下，可以使用具有三位的数字信号来确定第一可变电阻器VR1的电阻值。作为示例，当数字信号为[001]时，仅一个晶体管TR可以接通，使得第一可变电阻器VR1可以具有最大的电阻值。当数字信号为[111]时，所有晶体管TR可以接通，使得第一可变电阻器VR1可以具有最小的电阻值。类似地，可以使用与输入到第二可变电阻器VR2的栅极信号G3、G4和G5相对应的单个数字信号来确定第二可变电阻器VR2的电阻值。
参考图10，第一可变电阻器VR1和第二可变电阻器VR2中的每一个可以包括彼此并联连接的多个晶体管TR和多个单元电阻器UR。例如，多个晶体管TR的接通电阻可以相同，并且多个单元电阻器UR的电阻值也可以相同。
在下文中，将以第一可变电阻器VR1为例进行描述。在图10中，第一可变电阻器VR1被示出为包括七个晶体管TR。然而，晶体管TR的数量不限于此。与参考图9所述的内容类似，晶体管TR中的一些可以通过单个栅极信号同时接通和关断。
在图10所示的示例实施例中，可以通过单元电阻器UR的电阻值来确定第一可变电阻器VR1的电阻值。例如，当输入到第一可变电阻器VR1的数字信号为[001]时，第一可变电阻器VR1的电阻值可以与单个单元电阻器UR的电阻值相同。当数字信号为[010]时，第一可变电阻器VR1的电阻值可以与两个单元电阻器UR的组合电阻值相同。类似地，可以使用与输入到第二可变电阻器VR2的栅极信号G3、G4和G5相对应的单个数字信号来确定第二可变电阻器VR2的电阻值。
图11是示出了根据示例实施例的接口电路的示意电路图。
参考图11，根据示例实施例的接口电路300可以包括第一开关元件SW1和第二开关元件SW2、第一电容器C1、第二电容器C2、第一电阻器R1、第二电阻器R2等。在图11所示的示例实施例中，第一开关元件SW1可以被实现为P沟道金属氧化物半导体(PMOS)晶体管，并且第二开关元件SW2可以被实现为NMOS晶体管。因此，第一输入信号IN1的相位可以与第二输入信号IN2的相位相同。
作为示例，根据图11所示的示例实施例的接口电路300可以应用于需要较大电压摆幅的接口。作为示例，接口电路300可以应用于诸如PCI-Express、USB等的接口。
在图11所示的示例实施例中，接口电路300可以包括第一缓冲器BUF1和第二缓冲器BUF2。第一缓冲器BUF1和第二缓冲器BUF2可以通过可变电阻器VR1至VR4分别接收第三电源电压VDD3和第四电源电压VDD4。第一缓冲器BUF1可以响应于第一缓冲器输入信号INB1而输出第一控制信号CTR1，并且可以通过第一控制信号CTR1对第一电容器C1进行充电和放电。类似地，可以通过从第二缓冲器BUF2输出的第二控制信号CTR2对第二电容器C2进行充电和放电。
除了第一开关元件SW1被实现为PMOS晶体管之外，参考图6描述的内容可以类似地应用于图11所示的示例实施例。作为示例，控制信号CTR1和CTR2的转换速率可以被调节以改变输出信号OUT的转换速率。可以通过可变电阻器VR1至VR4的电阻值来确定控制信号CTR1和CTR2的转换速率。另外，当参考图6描述的接口电路200以单端信令方案操作时，第一电容器C1和第二电容器C2可以分别连接到第一缓冲器BUF1和第二缓冲器BUF2，从而彼此独立充电和放电。
参考图11，当增大第二输入信号IN2以接通第二开关元件SW2时，输出信号OUT可以从高电平减小到低电平。当第一输入信号IN1和第二输入信号IN2相同时，第一开关元件SW1可以被关断。在一些示例实施例中，第二节点N2上的电压307可以由于电荷共享而瞬时增加，如图11所示。由于当输出信号OUT从高电平减小到低电平时第二节点N2上的电压307增加，因此输出信号OUT的转换速率可以较低。
在一些示例实施例中，可以使用连接到第二节点N2的第二电容器C2来显著减小输出信号OUT的转换速率的降低。参考图11，由第二缓冲器BUF2输出到第二电容器C2的第二控制信号CTR2可以从高电平减小到低电平。当第二控制信号CTR2从高电平减小到低电平时，由电荷共享引起的第二节点N2上的电压307的增加可以被抵消，并且输出信号OUT的转换速率的降低可以被显著减小。
在接口电路300操作的同时由于电荷共享而在第一节点N1和/或第二节点N2中发生的电压波动可以根据对输出信号OUT进行输出所通过的信道的负载等而变化。作为示例，当信道的负载较高时，在第一节点N1和/或第二节点N2中发生的电压波动可能较大。在一些示例实施例中，可以考虑信道的负载来不同地选择第二控制信号CTR2的转换速率，以适当地消除在第一节点N1和/或第二节点N2中发生的电压波动。
参考图11，第二控制信号CTR2可以具有第一波形301至第三波形303中的一个波形。将理解的是，第一波形301具有最高的转换速率，并且第三波形303具有最低的转换速率。当输出具有第一波形301至第三波形303之一的第二控制信号CTR2时，由于第二电容器C2，可以第四波形304至第六波形306中的一个波形的形式在第二节点N2中发生电荷共享效应。作为示例，第四波形304可以对应于由于具有第一波形301的第二控制信号CTR2引起的电荷共享效应，并且第六波形306可以对应于由于具有第三波形303的控制信号CTR2引起的电荷共享效应。
第二节点N2中的电压波动可以由由于第二开关元件SW2的开关操作引起的电荷共享效应和由于第二电容器C2引起的电荷共享效应来确定。作为示例，在图11所示的示例实施例中，第二控制信号CTR2可以被控制为具有第二波形302，因此可以通过由于第二电容器C2发生的电荷共享效应来消除由于第二开关元件SW2的切换引起的电荷共享效应。结果，可以显著地和/或可靠地确保输出信号OUT的眼裕度，并且可以提高输出信号OUT的转换速率。
图12和图13是示出了根据示例实施例的接口电路的操作的视图。
图12可以是示出了接口电路300以差分信令方案操作的示例实施例的视图。由于第一开关元件SW1被实现为PMOS晶体管并且第二开关元件SW2被实现为NMOS晶体管，所以第一输入信号IN1的相位可以与第二输入信号IN2的相位相同。作为示例，单个输入信号可以被共同输入到第一开关元件SW1和第二开关元件SW2。当第一开关元件SW1接通并且第二开关元件SW2关断时，输出信号OUT从低电平增加到高电平。当第一开关元件SW1关断并且第二开关元件SW2接通时，输出信号OUT可以从高电平减小到低电平。
当第一开关元件SW1接通并且第二开关元件SW2关断时，第一电容器C1和第二电容器C2可以被充电，并且当第一开关元件SW1关断并且第二开关元件SW2接通时，第一电容器C1和第二电容器C2可以被放电。因此，第一缓冲器输入信号INB1和第二缓冲器输入信号INB2可以具有与第一输入信号IN1和第二输入信号IN2的相位相反的相位。当第一开关元件SW1接通并且第二开关元件SW2关断时，控制信号CTR1和CTR2可以增大，并且当第一开关元件SW1关断并且第二开关元件SW2关断时，控制信号CTR1和CTR2可以减小。
参考图12，可以通过控制信号CTR1和CTR2的转换速率来确定输出信号OUT的转换速率。当控制信号CTR1和CTR2的转换速率减小时，输出信号OUT的转换速率可以减小。当控制信号CTR1和CTR2的转换速率增加时，输出信号OUT的转换速率可以增加。如上所述，控制信号CTR1和CTR2的转换速率可以根据与缓冲器BUF1和BUF2连接的可变电阻器VR1至VR4的电阻值而变化。因此，通过调节可变电阻器VR1至VR4的电阻值，可以将输出信号OUT的转换速率确定为期望值。
图13可以是示出了接口电路300以单端信令方案操作的示例实施例的视图。当接口电路以单端信令方案操作时，与参考图12描述的示例实施例不同，第一缓冲器输入信号INB1和第二缓冲器输入信号INB2可以彼此不同。因此，可以独立地控制第一电容器C1和第二电容器C2中的每一个的充电和放电。
如参考表1所述的，可以确定第一输入信号IN1、第二输入信号IN2、第一控制信号CTR1、第二控制信号CTR2和输出信号OUT。作为示例，当第一输入信号IN1增加并且第二输入信号IN2减小时，输出信号OUT可以从低电平增加到高电平。在一些示例实施例中，可以对第一电容器C1和第二电容器C2进行充电，并且可以根据对第一电容器C1和第二电容器C2充电的第一控制信号CTR1和第二控制信号CTR2的转换速率来确定输出信号OUT的转换速率。
参考图13，当第一控制信号CTR1和第二控制信号CTR2的转换速率增加时，输出信号OUT的转换速率也可以增加。当第一控制信号CTR1和第二控制信号CTR2的转换速率减小时，输出信号OUT的转换速率也可以减小。可以改变向第一缓冲器BUF1和第二缓冲器BUF2中的每一个提供电源电压的可变电阻器VR1至VR4的电阻值，以调节第一控制信号CTR1和第二控制信号CTR2的转换速率、以及输出信号OUT的转换速率。
图14是根据示例实施例的接口电路的示意电路图。
参考图14，根据示例实施例的接口电路400可以包括第一开关元件SW1和第二开关元件SW2、第一电容器C1、第二电容器C2、第一电阻器R1、第二电阻器R2等。除了第一电容器C1和第二电容器C2中的每一个是可变电容器之外，其他组件和特征可以类似于参考图6描述的示例实施例中的组件和特征。作为示例，可以通过控制信号CTR来控制对第一电容器C1和第二电容器C2的充电和放电。控制信号CTR可以是缓冲器BUF的输出信号，并且缓冲器BUF可以接收缓冲器输入信号INB以输出控制信号CTR。
在图14所示的示例实施例中，第一电容器C1和第二电容器C2可以具有可变电容。作为示例，在需要显著增加输出信号OUT的转换速率的通信环境中，可以将第一电容器C1和第二电容器C2的电容设置为较大，并且在不需要显著增加输出信号OUT的转换速率的通信环境中，可以将第一电容器C1和第二电容器C2的电容设置为较小。
在一些示例实施例中，第一电容器C1和第二电容器C2可以包括彼此并联连接的多个单元电容器，使得第一电容器C1和第二电容器C2中的每一个被实现为可变电容器。另外，多个单元电容器可以连接到不同的缓冲器，使得有效地执行对多个单元电容器中的每一个的充电和放电。在下文中，将参考图15和图16对此更详细地描述。
图15和图16是示出了根据示例实施例的接口电路的操作的视图。
图15和图16可以是示出了用于实现包括在接口电路400中的第一电容器C1和缓冲器BUF的示例的视图。参考图15和图16，可以在接口电路中包括接收缓冲器输入信号INB的多个缓冲器BUF1至BUF4、以及多个单元电容器VC1至VC4。多个单元电容器VC1至VC4的一端可以连接到第一电阻器R1与第一开关元件SW1之间的第一节点N1。
作为示例，可以选择对单元电容器VC1至VC4进行充电和放电的缓冲器BUF1至BUF4的数量，以改变包括在接口电路400中的第一电容器C1的电容。作为示例，当仅第一缓冲器BUF1操作时，可以将第一电容器C1的电容确定为第一单元电容器VC1的电容。另一方面，当所有缓冲器BUF1至BUF4都操作时，可以将第一电容器C1的电容确定为第一单元电容器VC1至第四单元电容器VC4的电容之和。考虑到输出接口电路400的输出信号OUT所通过的信道的负载，可以确定缓冲器BUF1至BUF4中的每一个是否进行操作，并且可以改变第一电容器C1的电容，使得可以控制接口电路400以生成具有改善或优化的转换速率的输出信号OUT。
参考图16，可以将连接到缓冲器BUF1至BUF4中的每一个的电阻器实现为可变电阻器VR1和VR2。因此，可以根据缓冲器BUF1至BUF4中的每一个是否操作来确定第一电容器C1的电容。通过根据所确定的第一电容器C1的电容改变连接到缓冲器BUF1至BUF4的可变电阻器VR1和VR2的电阻值，可以更精确地调节输出信号OUT的转换速率。在一些示例实施例中，可以通过仅控制第一缓冲器BUF1操作并调节连接到第一缓冲器BUF1的可变电阻器VR1和VR2的电阻值，将输出信号OUT的转换速率设置为期望值。
另外，作为示例，可以控制两个或更多个缓冲器BUF1至BUF4，使得两个或更多个缓冲器BUF1至BUF4进行操作，并且在两个或更多个缓冲器BUF1至BUF4中的一些中可变电阻器VR1和VR2具有不同的电阻值。例如，当第一缓冲器BUF1和第二缓冲器BUF2进行操作时，连接到第一缓冲器BUF1的可变电阻器VR1和VR2可以具有与连接到第二缓冲器BUF2的可变电阻器VR1和VR2的电阻值不同的电阻值。
图17至图19是示出了根据示例实施例的接口电路的示意电路图。
在图17至图19所示的示例实施例中，可以提供接口电路500至520。除了第一电容器C1和第二电容器C2之外，接口电路500至520中的每一个还可以包括连接到输出节点的第三电容器C3和第四电容器C4。第三电容器C3和第四电容器C4中的每一个的电容可以与第一电容器C1和第二电容器C2中的每一个的电容相同或不同。即使在图17至图19所示的示例实施例中，从接口电路500至520中的每一个输出的输出信号OUT的转换速率也可以根据对电容器C1至C4充电和放电的控制信号CTR、CTR1和CTR2的转换速率而变化。
参考图17，第一电容器C1至第四电容器C4可以通过从缓冲器BUF输出的控制信号CTR而被充电和放电。参考上述示例实施例，将理解第一电容器C1至第四电容器C4是否被充电和放电。例如，在接口电路500以差分信令方案进行操作的情况下，当第一开关元件SW1接通并且第二开关元件SW2关断时，第一电容器C1至第四电容器C4可以通过控制信号CTR而被充电。另一方面，在接口电路500以单端信令方案进行操作的情况下，第一电容器C1和第三电容器C3可以连接到一个缓冲器，并且第二电容器C2和第四电容器C4可以连接到另一缓冲器。
备选地，第一电容器C1至第四电容器C4中的至少一些可以连接到不同的缓冲器以减小缓冲器的负载，而与操作方案无关。参考图18，第一电容器C1和第二电容器C2可以连接到第一缓冲器BUF1，并且第三电容器C3和第四电容器C4可以连接到第二缓冲器BUF2。参考图19，第一电容器C1和第二电容器C2可以分别接收第一恒定电压V1和第二恒定电压V2，并且仅第三电容器C3和第四电容器C4可以通过缓冲器BUF而被充电和放电。
图20是根据示例实施例的接口设备的示意图。图21和图22是示出了根据示例实施例的接口设备的操作的视图。
参考图20，根据示例实施例的接口设备600可以以差分信令方案进行操作。接口设备600可以包括：第一接口电路610，输出第一输出信号DN0；以及第二接口电路620，输出第二输出信号DP0。第一输出信号DN0的相位可以与第二输出信号DP0的相位相反，并且可以通过第一数据通道L0和第二数据通道L1从输出焊盘TP0和TP1发送到接收焊盘RP0和RP1。包括终端电阻器RT和终端电容器CT在内的终端电路可以连接到第一接收焊盘RP0和第二接收焊盘RP1中的每一个。接收器RX0可以使用第一输出信号DN0和第二输出信号DP0来生成接收数据D0。
第一接口电路610和第二接口电路620可以具有相同的结构。现在，将以第一接口电路610为例进行描述。第一接口电路610可以包括第一开关元件SW1和第二开关元件SW2、第一电阻器R1和第二电阻器R2、第一电容器C1、第二电容器C2等。第一开关元件SW1和第二开关元件SW2中的每一个的操作可以通过第一输入信号IN1和第二输入信号IN2控制，并且第一输出信号DN0可以通过输出节点ON1和输出焊盘TP0而输出。第一电容器C1和第二电容器C2中的每一个可以通过第一控制信号CTR1而被充电和放电。根据示例实施例，第一电容器C1和第二电容器C2可以通过附加的控制信号而被充电和放电。
在一些示例实施例中，可以调节输入到电容器C1至C4的第一控制信号CTR1和第二控制信号CTR2的转换速率，以改变第一输出信号DN0和第二输出信号DP0的转换速率。在下文中，将一起参考图24和图25来描述接口设备600的操作。
图21可以是示出了第一输出信号DN0和第二输出信号DP0的转换速率显著增加的示例实施例的波形图。作为示例，当发送第一输出信号DN0和第二输出信号DP0的数据通道L0和L1的负载相对较高时，可以应用参考图21描述的示例实施例。
参考图21，第一输入信号IN1的相位可以与第二输入信号IN2的相位相反，并且第三输入信号IN3的相位可以与第四输入信号IN4的相位相反。第一输入信号IN1的相位可以与第四输入信号IN4的相位相同。因此，第一输出信号DN0的相位可以与第二输出信号DP0的相位相反。
作为示例，第一控制信号CTR1可以具有与第一输入信号IN1相同的相位，并且第二控制信号CTR2可以具有与第三输入信号IN3相同的相位。因此，在第一接口电路610中，当第一开关元件SW1接通时，第一电容器C1可以被充电并且第一输出信号DN0可以快速地增加。另外，当第二开关元件SW2接通时，第二电容器C2可以被放电并且第一输出信号DN0可以快速地减小。类似地，在第二接口电路620中，当第三开关元件SW3接通时，第三电容器C3可以被充电并且第二输出信号DP0可以快速地增加。另外，当第四开关元件SW4接通时，第四电容器C4可以被放电并且第二输出信号DP0可以快速地减小。
如上所述，如图24所示，可以控制电容器C1至C4以增加眼裕度。另外，可以充分地确保由接收器RX0输出的接收数据D0具有高电平或低电平的时间，并且可以在接收侧精确地检测接收数据D0。
图22可以是示出了第一输出信号DN0和第二输出信号DP0的转换速率相对较少地增加的示例实施例的波形图。参考图22，输入信号IN1至IN4可以与参考图21描述的输入信号IN1至IN4相同。另外，第一控制信号CTR1可以具有与第一输入信号IN1相同的相位，并且第二控制信号CTR2可以具有与第三输入信号IN3相同的相位。
然而，在图22所示的示例实施例中，第一控制信号CTR1和第二控制信号CTR2的转换速率可以相对低于参考图21描述的示例实施例中的转换速率。例如，第一控制信号CTR1和第二控制信号CTR2可以缓慢地增加并且可以缓慢地减小。可以控制第一控制信号CTR1和第二控制信号CTR2的转换速率，使得调节与将第一控制信号CTR1和第二控制信号CTR2输入到电容器C1至C4的缓冲器相连的可变电阻器的电阻值。当第一控制信号CTR1和第二控制信号CTR2的转换速率减小时，第一输出信号DN0和第二输出信号DP0的转换速率也可以相对低于参考图21描述的示例实施例中的转换速率。
结果，根据示例实施例的接口设备600可以控制输出信号DN0和DP0的转换速率。作为示例，可以控制输出信号DN0和DP0的转换速率，使得调节对接口电路610和620中包括的电容器C1至C4进行充电和放电的缓冲器的控制信号的转换速率，而非使得调节电容器C1至C4的电容。因此，与调节电容器C1至C4的电容的方式不同，可以有效地调节输出信号DN0和DP0的转换速率，而不增加在接口电路610和620的输出节点ON1和ON2中反映的电容。另外，接口电路610和620可以考虑沿其发送输出信号DN0和DP0的数据通道L0和L1的负载来调节输出信号DN0和DP0的转换速率，以解决诸如以下问题：由于转换速率过高，在输出信号DN0和DP0中发生过冲。
图23是根据示例实施例的接口设备的示意图。图24至图27是示出了根据示例实施例的接口设备的操作的视图。
参考图23，根据示例实施例的接口设备700可以包括：第一接口电路710，输出第一输出信号A0；第二接口电路720，输出第二输出信号B0；以及第三接口电路730，输出第三输出信号C0。作为示例，接口设备700可以支持根据移动工业处理器接口(MIPI)标准的C_PHY接口中的通信。第一输出信号A0至第三输出信号C0可以具有高电平、低电平和中电平，并且第一输出信号A0至第三输出信号C0可以不具有彼此不同的电平。作为示例，当第一输出信号A0处于高电平时，第二输出信号B0和第三输出信号C0中的一个可以处于中电平，而另一个可以处于低电平。
第一输出信号A0可以沿第一数据通道L0输入到第一接收焊盘RP0，第二输出信号B0可以沿第二数据通道L1输入到第二接收焊盘RP1，并且第三输出信号C0可以沿第三数据通道L2输入到第三接收焊盘RP2。终端电路连接到接收焊盘RP0、RP1和RP2中的每一个。终端电路可以包括终端电阻器RT和终端电容器CT。
第一接收器RX0、第二接收器RX1和第三接收器RX2可以分别使用第一输出信号A0、第二输出信号B0和第三输出信号C0来生成第一接收数据AB0、第二接收数据BC0和第三接收数据CA0。第一接收器RX0可以使用第一输出信号A0与第二输出信号B0之差来生成第一接收数据AB0，并且第二接收器RX1可以使用第二输出信号B0与第三输出信号C0之差来生成第二接收数据BC0。第三接收器RX2可以使用第三输出信号C0与第一输出信号A0之差来生成第三接收数据CA0。在一些示例实施例中，第一接收数据AB0、第二接收数据BC0和第三接收数据CA0可以在接收侧被转换为具有三个位的状态信息，并且可以使用状态信息的变化来生成符号信息。
第一接口电路710、第二接口电路720和第三接口电路730可以具有相同的结构。现在，将以第一接口电路710为例进行描述。第一接口电路710可以包括第一开关元件SW1和第二开关元件SW2、第一电阻器R1和第二电阻器R2、第一电容器C1、第二电容器C2等。可以通过第一控制信号CTR1对第一电容器C1进行充电和放电，并且可以通过第二控制信号CTR2对第二电容器C2进行充电和放电。在图23所示的示例实施例中，包括在第一接口电路710、第二接口电路720和第三接口电路730中的每一个中的电容器C1至C6可以通过不同的控制信号CTR1至CTR6而被充电和放电。
在下文中，将一起参考图24至图27来描述接口设备700的操作。
图24和图25可以对应于第一输出信号A0至第三输出信号C0的转换速率可以显著增加的一些操作实施例。参考图24，可以将第一输出信号A0至第三输出信号C0中的每一个的幅度确定为高电平、低电平和中电平，并且第一输出信号A0至第三输出信号C0可以在同一时间不具有相同的电平。
图25是示出了与图24所示的第一输出信号A0至第三输出信号C0相对应的输入信号IN1至IN6和控制信号CTR1至CTR6的视图。现在，将以第一接口电路710为例进行描述。第一控制信号CTR1可以是与第一输入信号IN1相同的信号，并且第二控制信号CTR2可以是第二输入信号IN2的互补信号。如上所述，可以选择第一控制信号CTR1和第二控制信号CTR2以增加第一输出信号A0的转换速率。类似地，在第二接口电路720中，第三控制信号CTR3可以是与第三输入信号IN3相同的信号，并且第四控制信号CTR4可以是第四输入信号IN4的互补信号。在图24和图25所示的示例实施例中，可以减小与发送控制信号CTR1至CTR6的缓冲器中的每一个相连的可变电阻器的电阻值，以增加控制信号CTR1至CTR6的转换速率。因此，第一输出信号A0至第三输出信号C0的转换速率可以显著增加。
图26和图27可以对应于第一输出信号A0至第三输出信号C0的转换速率可以减小的操作实施例。参考图26，第一输出信号A0至第三输出信号C0中的每一个可以具有高电平、低电平和中电平，并且第一输出信号A0至第三输出信号C0可以在同一时间不具有相同的电平。
图27是示出了与图26所示的第一输出信号A0至第三输出信号C0相对应的输入信号TN1至IN6和控制信号CTR1至CTR6的视图。现在，将以第一接口电路710为例进行描述。第一控制信号CTR1可以是与第一输入信号IN1相同的信号，并且第二控制信号CTR2可以是第二输入信号IN2的互补信号。
与参考图24和图25所描述的内容不同，在图27所示的示例实施例中，可以增加与发送控制信号CTR1至CTR6的缓冲器中的每一个相连的可变电阻器的电阻值。因此，可以减小控制信号CTR1至CTR6的转换速率，并且可以将第一输出信号A0至第三输出信号C0的转换速率设置为相对低于图24和图25所示的示例实施例中的转换速率。例如，当数据通道L0至L2的负载不高时，可以将第一输出信号A0至第三输出信号C0的转换速率设置为相对较低，如参考图26和27所述，以减小或防止第一输出信号A0至第三输出信号C0的过冲。
图28是根据示例实施例的包括接口设备的电子设备的示意框图。
参考图28，移动系统1000可以包括相机1100、显示器1200、音频处理单元1300、调制解调器1400、DRAM 1500a和1500b、闪存设备1600a和1600b、输入/输出(I/O)设备1700a和1700b和/或应用处理器(以下称为“AP”)1800。
移动系统1000可以被实现为膝上型计算机、移动终端、智能电话、平板个人计算机(平板PC)、可穿戴设备、医疗保健设备或物联网(IOT)设备。此外，移动系统1000可以被实现为服务器或PC。
相机1100可以在用户的控制下捕获静止图像或视频。移动系统1000可以使用由相机1100捕获的静止图像/视频来获得特定信息，或者可以将静止图像/视频转换为诸如文本的其他类型的数据并且存储该数据。备选地，移动系统1000可以识别包括在由相机1100捕获的静止图像/视频中的字符串，并且可以提供与该字符串相对应的文本或音频翻译。如上所述，移动系统1000中的相机1100往往用于各种应用领域中。在一些示例实施例中，相机1100可以根据MIPI标准中的D-PHY或C-PHY接口向AP 1800发送诸如静止图像/视频的数据。
显示器1200可以以各种形式实现，例如液晶显示器(LCD)、有机发光二极管(OLED)显示器、有源矩阵有机发光二极管(AMOLED)显示器、等离子体显示面板(PDP)、场发射显示器(FED)、电子纸等。在一些示例实施例中，显示器1200可以提供触摸屏功能以也用作移动系统1000的输入设备。另外，显示器1200可以与指纹传感器等集成在一起，以提供移动系统1000的安全功能。在一些示例实施例中，AP1800可以将要根据MIPI标准中的D-PHY或C-PHY接口显示在显示器1200上的图像数据发送到显示器1200。
参照示例实施例描述的接口设备可以应用于AP 1800与显示器1200之间的通信以及AP 1800与相机1100之间的通信。AP 1800、显示器1200和相机1100中的至少一个可以根据需要适当地选择对接口设备中包括的电容器进行充电和放电的控制信号，以增加或减小由接口设备输出的输出信号的转换速率。
作为示例，可以增加由接口设备输出的输出信号的转换速率，以增加AP 1800与显示器1200之间和/或AP 1800与相机1100之间的数据传输速率并改善噪声特征。另外，可以增加由接口设备输出的输出信号的转换速率，以显著减小AP 1800与显示器1200之间的通信和/或AP 1800与相机1100之间的通信对其他组件的影响，并减少功耗。
音频处理单元1300可以处理存储在闪存设备1600a和1600b中的音频数据、或者在通过调制解调器1400或I/O设备1700a和1700b从外部接收的内容中包括的音频数据。例如，音频处理单元1300可以对音频数据执行各种处理，诸如编码/解码、放大和噪声过滤等。
调制解调器1400可以调制信号并发送调制后的信号以发送和接收有线/无线数据，并且可以解调从外部接收的信号以恢复原始信号。I/O设备1700a和1700b可以提供数字输入和输出，并且可以包括诸如能够连接到外部记录介质的端口、触摸屏或机械按钮键之类的输入设备、以及能够以触觉方式输出振动的输出设备。在某些示例中，I/O设备1700a和1700b可以通过端口(例如USB、闪电电缆、SD卡、微型SD卡、DVD、网络适配器等)连接到外部记录介质。
AP 1800可以控制移动系统1000的整体操作。例如，AP 1800可以控制显示器1200以在屏幕上显示存储在闪存设备1600a和1600b中的内容的一部分。当通过I/O设备1700a和1700b接收到用户输入时，AP 1800可以执行与用户输入相对应的控制操作。
AP 1800可以被提供作为驱动应用程序、操作系统(OS)等的片上系统(SoC)。另外，AP 1800可以与包括在移动系统1000中的其他设备(例如，DRAM1500a、闪存1620和/或存储器控制器1610)一起被包括在单个半导体封装中。例如，AP 1800和至少一个设备可以以封装形式提供，例如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级装配式封装(WFP)、诸如层级处理堆叠封装(WSP)之类的封装形式的晶片。在AP 1800上驱动的操作系统的内核可以包括输入/输出调度程序和用于控制闪存设备1600a和1600b的设备驱动程序。设备驱动程序可以参考由输入/输出调度程序管理的同步队列的数量来控制闪存设备1600a和1600b的访问性能，或者可以控制SoC内部的CPU模式、动态电压和频率缩放(DVFS)级等。
在一些示例实施例中，AP 1800可以包括：处理器块，执行操作或驱动应用程序和/或操作系统；以及通过系统块和系统总线连接的各种其他外围元件。外围元件可以包括存储器控制器、内部存储器、电源管理块、错误检测块、监视块等。处理器块可以包括一个或多个核。当在处理器块中包括多个核时，每一个核包括高速缓冲存储器，并且由核共享的公共高速缓存可以被包括在处理器块中。
在一些示例实施例中，AP 1800可以包括：加速器块1820，即，用于AI数据操作的专用电路。备选地，根据示例实施例，可以提供单独的加速器芯片以与AP 1800分离，并且可以将DRAM 1500b另外连接到加速器块1820或加速器芯片。加速器块1820可以是专用于执行AP1800的特定功能的功能块，并且可以包括用作专用于处理图形数据的功能块的图形处理单元(GPU)、用作专用于执行AI计算和推断的功能块的神经处理单元(NPU)、用作专用于发送数据的功能块的数据处理单元(DPU)等。
根据示例实施例，移动系统1000可以包括多个DRAM 1500a和1500b。在一些示例实施例中，AP 1800可以包括用于控制DRAM 1500a和1500b的控制器1810，并且DRAM 1500a可以直接连接到AP 1800。
AP 1800可以根据JEDEC标准来设置命令和模式寄存器设置(MRS)命令以控制DRAM，或者可以设置移动系统1000所需的规格和功能(例如低电压、高速和可靠性)、以及用于使CRC/ECC执行通信的DRAM接口协议。例如，AP 1800可以通过符合JEDEC标准(例如，LPDDR4、LPDDR5等)的接口，与DRAM 1500a通信。备选地，AP 1800可以设置新的DRAM接口协议来控制用于加速器的DRAM 1500b，在加速器中，独立于AP 1800提供的加速器块1820或加速器芯片具有比DRAM 1500a高的带宽，以执行通信。
在图28中仅示出了DRAM 1500a和1500b，但是移动系统1000的配置不必限于此。根据AP 1800和加速器块1820的带宽和反应速度以及电压条件，在移动系统1000中可以包括除DRAM 1500a和1500b以外的存储器。作为示例，控制器1810和/或加速器块1820可以控制各种存储器，诸如PRAM、SRAM、MRAM、RRAM、FRAM、混合RAM等。与输入/输出设备1700a和1700b或闪存设备1600a和1600b相比，DRAM 1500a和1500b具有相对较低的延迟和较高的带宽。可以在移动系统1000的加电时间点初始化DRAM 1500a和1500b。当加载操作系统和应用数据时，DRAM 1500a和1500b可以用作临时存储操作系统和应用数据的位置，或者用作执行各种软件代码的空间。
四个基本算术运算(例如加、减、乘和除)以及矢量运算、地址运算或FFT运算数据可以存储在DRAM 1500a和1500b中。在其他示例实施例中，可以提供DRAM 1500a和1500b作为具有操作功能的处理级存储器(processing in memory，PIM)。例如，可以执行用于在DRAM1500a和1500b中执行推断的函数。在一些示例实施例中，可以使用人工神经网络在深度学习算法中执行推断。深度学习算法可以包括训练操作和推断操作，在训练操作中，通过各种数据来学习模型，在推断操作中，通过训练后的模型来识别数据。例如，在推断中使用的函数可以包括双曲正切函数、S形函数、整流线性单元(ReLU)函数等。
作为示例实施例，可以对用户通过相机1100捕获的图像进行信号处理，然后将该经信号处理的图像存储在DRAM 1500b中，并且加速器块1820或加速器芯片可以使用存储在DRAM 1500b中的数据和在推断中使用的函数执行AI数据操作，以识别数据。
根据示例实施例，移动系统1000可以包括多个存储设备或多个闪存设备1600a和1600b，所述多个存储设备或多个闪存设备1600a和1600b的容量比DRAM 1500a和1500b的容量高。闪存设备1600a和1600b可以包括控制器1610和闪存1620。控制器1610可以从AP1800接收控制命令和数据，并且可以响应于控制命令而将数据写入闪存1620，或者可以读取存储在闪存1620中的数据并将读取的数据发送到AP 1800。
根据示例实施例，加速器块1820或加速器芯片可以使用闪存设备1600a和1600b来执行训练操作和AI数据操作。作为示例实施例，可以在控制器1610中实现能够在闪存设备1600a和1600b中执行预定的操作或备选地期望的操作的操作逻辑器件。代替AP 1800和/或加速器块1820，操作逻辑器件可以使用存储在闪存1620中的数据来执行由AP 1800和/或加速器块1820执行的训练操作和推断操作的至少一部分。
在一些示例实施例中，AP 1800可以包括接口1830。因此，闪存设备1600a和1600b可以直接连接到AP 1800。例如，AP 1800可以被实现为SoC，闪存设备1600a可以被实现为独立于AP 1800的芯片，并且AP 1800和闪存设备1600a可以被安装在单个封装中。然而，示例实施例不限于此，并且多个闪存设备1600a和1600b可以通过连接而电连接到移动系统1000。
闪存设备1600a和1600b可以存储由相机1100捕获的数据(诸如静止图像/视频)、或者通过通信网络和/或包括在输入/输出设备1700a和1700b中的端口所接收的数据。例如，闪存设备1600a和1600b可以存储增强现实/虚拟现实、高清晰度(HD)或超高清晰度(UHD)内容。
以上公开的任何元件可以包括以下各项或在以下各项中实现：处理电路(例如，包括逻辑电路在内的硬件)；硬件/软件组合(例如，执行软件的处理器)；或其组合。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
如上所述，根据示例实施例，可以通过将电容器连接到接口电路的每个开关元件并调节对电容器进行充电和放电的控制信号的转换速率来调节由接口电路输出的输出信号的转换速率。
虽然以上已经示出并描述了示例实施例，但是本领域技术人员将清楚的是，在不脱离由所附权利要求限定的本发明构思的范围的情况下，可以进行修改和改变。

Claims (20)

1.一种接口电路，包括：
第一开关元件，连接到第一电源节点和输出节点并通过第一输入信号控制，所述第一电源节点提供第一电源电压，所述输出节点发送输出信号；
第二开关元件，连接到第二电源节点和所述输出节点并且通过不同于所述第一输入信号的第二输入信号控制，所述第二电源节点提供低于所述第一电源电压的第二电源电压；
第一电阻器，连接在所述第一电源节点与所述第一开关元件之间；
第二电阻器，连接在所述第二电源节点与所述第二开关元件之间；
第一电容器，连接在所述第一电阻器与所述第一开关元件之间，并通过第一控制信号进行充电和放电；
第二电容器，连接在所述第二电阻器与所述第二开关元件之间，并通过第二控制信号进行充电和放电；以及
缓冲器电路，被配置为输出所述第一控制信号和所述第二控制信号，并且通过第一可变电阻器连接到第三电源节点并通过第二可变电阻器连接到第四电源节点，所述第三电源节点提供第三电源电压，所述第四电源节点提供低于所述第三电源电压的第四电源电压。
2.根据权利要求1所述的接口电路，其中，所述第一输入信号的相位与所述第二输入信号的相位相反。
3.根据权利要求2所述的接口电路，其中，所述第一输入信号和所述第一控制信号具有相同的相位。
4.根据权利要求3所述的接口电路，其中，所述第一控制信号和所述第二控制信号是相同的信号。
5.根据权利要求2所述的接口电路，其中，所述第一开关元件和所述第二开关元件中的每一个是N沟道金属氧化物半导体NMOS晶体管。
6.根据权利要求1所述的接口电路，其中，所述第一可变电阻器和所述第二可变电阻器中的每一个包括彼此并联连接的多个晶体管。
7.根据权利要求6所述的接口电路，其中，所述多个晶体管中的至少一些晶体管通过单个栅极信号同时被关断。
8.根据权利要求1所述的接口电路，其中，所述第一输入信号和所述第二输入信号是相同的信号，并且
所述第一开关元件是P沟道金属氧化物半导体PMOS晶体管，并且所述第二开关元件是NMOS晶体管。
9.根据权利要求8所述的接口电路，其中，所述缓冲器电路包括第一缓冲器和第二缓冲器，所述第一缓冲器被配置为输出所述第一控制信号，并且所述第二缓冲器被配置为输出所述第二控制信号。
10.根据权利要求9所述的接口电路，其中，所述第一控制信号的相位与所述第一输入信号的相位相同，并且所述第二控制信号的相位与所述第一输入信号的相位相反。
11.根据权利要求1所述的接口电路，其中，所述输出信号的幅度具有第一电平、高于所述第一电平的第二电平、以及高于所述第二电平的第三电平。
12.根据权利要求11所述的接口电路，其中，当所述输出信号的幅度从所述第一电平增大到所述第二电平时，所述第一电容器被充电，当所述输出信号的幅度从所述第二电平增大到所述第三电平时，所述第二电容器被充电，并且当所述输出信号的幅度从所述第一电平增大到所述第三电平时，所述第一电容器和所述第二电容器同时被充电。
13.根据权利要求11所述的接口电路，其中，当所述输出信号的幅度从所述第二电平减小到所述第一电平时，所述第一电容器被放电，当所述输出信号的幅度从所述第三电平减小到所述第二电平时，所述第二电容器被放电，并且当所述输出信号的幅度从所述第三电平减小到所述第一电平时，所述第一电容器和所述第二电容器同时被放电。
14.根据权利要求1所述的接口电路，其中，所述输出信号的幅度具有第一电平和高于所述第一电平的第二电平。
15.根据权利要求14所述的接口电路，其中，当所述输出信号的幅度从所述第一电平增大到所述第二电平时，所述第一电容器和所述第二电容器被充电，并且当所述输出信号的幅度从所述第二电平减小到所述第一电平时，所述第一电容器和所述第二电容器被放电。
16.一种接口设备，包括：
多个接口电路，每个接口电路包括彼此串联连接的第一开关元件和第二开关元件、连接在所述第一开关元件与第一电源节点之间的第一电容器、连接在所述第二开关元件与第二电源节点之间的第二电容器、以及缓冲器，所述缓冲器被配置为对所述第一电容器和所述第二电容器进行充电和放电；以及
控制器，被配置为控制所述第一开关元件和所述第二开关元件以确定所述多个接口电路中的每一个接口电路的输出信号，并且被配置为调节输出到所述第一电容器和所述第二电容器的控制信号的转换速率，以确定所述输出信号的转换速率。
17.根据权利要求16所述的接口设备，其中，所述缓冲器通过可变电阻器接收操作所需的电源电压，并且
所述控制器调节所述可变电阻器的电阻以调节所述控制信号的转换速率。
18.根据权利要求17所述的接口设备，其中，所述控制器基于与所述第一开关元件与所述第二开关元件之间的输出节点连接的信道的负载来调节所述控制信号的转换速率。
19.一种接口电路，包括：
第一开关元件，被配置为从第一电源节点接收第一电源电压，并通过第一输入信号而被接通和关断；
第二开关元件，被配置为从第二电源节点接收低于所述第一电源电压的第二电源电压，并通过第二输入信号而被接通和关断；
第一电容器，具有第一节点和第二节点，所述第一电容器的第一节点连接到所述第一开关元件与所述第一电源节点之间的第一公共节点，所述第一电容器的第二节点接收具有与所述第一输入信号相同的相位的控制信号；以及
第二电容器，具有第一节点和第二节点，所述第二电容器的第一节点连接到所述第二开关元件与所述第二电源节点之间的第二公共节点，所述第二电容器的第二节点接收所述控制信号，
其中，从所述第一开关元件和所述第二开关元件彼此连接到的输出节点输出的输出信号的转换速率是通过所述控制信号的转换速率来确定的。
20.根据权利要求19所述的接口电路，其中，当所述控制信号的转换速率增大时，所述输出信号的转换速率增大，并且当所述控制信号的转换速率减小时，所述输出信号的转换速率减小。
CN202110754205.9A 2020-07-09 2021-07-01 接口电路和接口设备 Pending CN113922808A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0084787 2020-07-09
KR1020200084787A KR20220006851A (ko) 2020-07-09 2020-07-09 인터페이스 회로 및 인터페이스 장치

Publications (1)

Publication Number Publication Date
CN113922808A true CN113922808A (zh) 2022-01-11

Family

ID=79020268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110754205.9A Pending CN113922808A (zh) 2020-07-09 2021-07-01 接口电路和接口设备

Country Status (4)

Country Link
US (1) US11483000B2 (zh)
KR (1) KR20220006851A (zh)
CN (1) CN113922808A (zh)
DE (1) DE102021111709A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023472A (en) 1988-09-09 1991-06-11 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
US5537067A (en) 1994-03-11 1996-07-16 Texas Instruments Incorporated Signal driver circuit operable to control signal rise and fall times
KR100674912B1 (ko) 2004-09-24 2007-01-26 삼성전자주식회사 슬루 레이트（ｓｌｅｗ ｒａｔｅ）를 개선시킨 차동 증폭회로
JP4401268B2 (ja) 2004-10-05 2010-01-20 Ｎｅｃエレクトロニクス株式会社 出力バッファ回路及び半導体装置
KR101243814B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 출력 버퍼 및 그 구동 방법과 그를 이용한 표시장치
KR100892337B1 (ko) 2007-08-29 2009-04-08 주식회사 하이닉스반도체 출력드라이버
US7876129B2 (en) 2008-08-28 2011-01-25 National Semiconductor Corporation Load sense and active noise reduction for I/O circuit
US7924066B2 (en) 2009-03-25 2011-04-12 Fairchild Semiconductor Corporation Low speed, load independent, slew rate controlled output buffer with no DC power consumption
US8633738B2 (en) 2012-01-18 2014-01-21 Qualcomm Incorporated Slew-rate limited output driver with output-load sensing feedback loop
KR102366974B1 (ko) 2017-11-03 2022-02-25 삼성전자주식회사 인터페이스 회로 및 인터페이스 장치
US10516389B2 (en) 2017-11-03 2019-12-24 Samsung Electronics Co., Ltd. Interface circuit and interface device
JP2020174303A (ja) * 2019-04-11 2020-10-22 旭化成エレクトロニクス株式会社 Ｄａ変換装置
KR102404059B1 (ko) * 2020-01-03 2022-05-31 삼성전자주식회사 인터페이스 회로 및 인터페이스 장치

Also Published As

Publication number Publication date
US20220014195A1 (en) 2022-01-13
US11483000B2 (en) 2022-10-25
KR20220006851A (ko) 2022-01-18
DE102021111709A1 (de) 2022-01-13

Similar Documents

Publication Publication Date Title
US6771532B2 (en) Graphics controller integrated circuit without memory interface
JP3346999B2 (ja) 入出力装置
US20050259756A1 (en) Transmission circuit, data transfer control device and electronic equipment
US9742596B2 (en) Decision feedback equalizer robust to temperature variation and process variation
KR20160076118A (ko) 스캔라인 드라이버 칩 및 이를 포함하는 디스플레이 장치
US11962295B2 (en) Multiplexer and semiconductor device including the same
US20220068331A1 (en) Memory device, operating method of the same, and memory system
KR102404059B1 (ko) 인터페이스 회로 및 인터페이스 장치
US9240234B2 (en) Method of operating channel buffer block and devices including the channel buffer block
US20240073081A1 (en) Transmitting devices that provide tranmission signals having enlarged data eyes
US11768637B2 (en) Interface circuit and system including same
CN113922808A (zh) 接口电路和接口设备
US9390775B2 (en) Reference voltage setting circuit and method for data channel in memory system
KR102184895B1 (ko) 데이터 발생기 및 이를 포함하는 디스플레이 드라이버
US9350395B2 (en) Transmitting circuit and transceiver system including the same
KR102292138B1 (ko) 연산증폭회로 및 이를 포함하는 반도체 장치
US20240005877A1 (en) Variable tap gamma amplifier, gamma voltage generator, and display driving integrated circuit
US20240203466A1 (en) Transmitter, memory device and semiconductor device including the transmitter
US20160189583A1 (en) Devices including first and second buffers, and methods of operating devices including first and second buffers
US20230006750A1 (en) Multiplexer and serializer including the same
US20240221589A1 (en) Display device, display system, and method for driving the same
KR20220136015A (ko) 비대칭 온-다이-터미네이션에 대한 파라미터 코드들을 저장하는 장치, 메모리 장치 및 방법
CN115347892A (zh) 用于补偿电源电压变化的接口电路及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination