DE102021107982B4 - Halbleiter-packagestruktur - Google Patents

Halbleiter-packagestruktur Download PDF

Info

Publication number
DE102021107982B4
DE102021107982B4 DE102021107982.9A DE102021107982A DE102021107982B4 DE 102021107982 B4 DE102021107982 B4 DE 102021107982B4 DE 102021107982 A DE102021107982 A DE 102021107982A DE 102021107982 B4 DE102021107982 B4 DE 102021107982B4
Authority
DE
Germany
Prior art keywords
semiconductor device
semiconductor
redistribution layer
conductive
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102021107982.9A
Other languages
English (en)
Other versions
DE102021107982A1 (de
Inventor
Yi-Lin Tsai
Wen-Sung Hsu
I-Hsuan Peng
Yi-Jou Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/208,198 external-priority patent/US11830851B2/en
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of DE102021107982A1 publication Critical patent/DE102021107982A1/de
Application granted granted Critical
Publication of DE102021107982B4 publication Critical patent/DE102021107982B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73209—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Halbleiter-Packagestruktur (100; 200) mit:einem Substrat (102);einer Umverteilungsschicht (108) über dem Substrat (102);einem ersten Halbleiterbauelement (110) über der Umverteilungsschicht (108);einer leitfähigen Säule (120) benachbart zu dem ersten Halbleiterbauelement (110), wobei das erste Halbleiterbauelement (110) und die leitfähige Säule (120) von einem Formmaterial (122) umschlossen sind; undeinem zweiten Halbleiterbauelement (128) über dem Formmaterial (122), wobei das zweite Halbleiterbauelement (128) durch die leitfähige Säule (120) mit der Umverteilungsschicht (108) elektrisch verbunden ist;wobei das erste Halbleiterbauelement (110) durch eine Mehrzahl von Kontakthügelstrukturen (116) mit dem zweiten Halbleiterbauelement (128) elektrisch verbunden ist;wobei eine Seitenwand des Formmaterials (122) koplanar mit einer Seitenwand der Umverteilungsschicht (108) ist; undwobei die Seitenwand des Formmaterials (122) koplanar mit einer Seitenwand des zweiten Halbleiterbauelements (128) ist;dadurch gekennzeichnet, dass das erste Halbleiterbauelement (110) durch die Mehrzahl von Kontakthügelstrukturen (116), das zweite Halbleiterbauelement (128) und die leitfähige Säule (120) mit der Umverteilungsschicht (108) elektrisch verbunden ist.

Description

  • Hintergrund
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein die Halbleiter-Packaging-Technologie und insbesondere eine Halbleiter-Packagestruktur.
  • Beschreibung des Standes der Technik
  • Durch den Fortschritt in der Halbleiterindustrie werden kleinere Packagestrukturen benötigt, die weniger Platz als die vorhergehende Generation von Packagestrukturen einnehmen. Eine technische Lösung ist die heterogene Integration, bei der mehrere Halbleiter-Dies in demselben Package integriert werden sollen. Dadurch können Herstellungskosten unter Beibehaltung der hohen Leistung und Dichte gesenkt werden.
  • Zwar sind bestehende Halbleiter-Packagestrukturen bisher im Großen und Ganzen für ihre angestrebten Zwecke geeignet, aber sie sind noch nicht in jeder Hinsicht zufriedenstellend. Zum Beispiel wird bei einigen Packagestrukturen ein Kupfer-Kupfer-Bondverfahren (Cu-Cu-Bondverfahren) verwendet, um Interconnects zwischen Halbleiter-Dies herzustellen. Hierbei sind hohe Temperaturen und ausreichend Zeit für eine Interdiffusion zwischen zwei Cu-Schichten erforderlich, was die Kosten steigen lässt und zu Schwierigkeiten im Herstellungsprozess führt. Daher besteht ein Bedarf an einer weiteren Verbesserung der Halbleiter-Packagestruktur, um die Herstellungskosten zu senken und die Ausbeute zu erhöhen.
  • Halbleiter-Packagestrukturen mit einem Substrat, einer Umverteilungsschicht, einem ersten Halbleiterbauelement und einem zweiten Halbleiterbauelement sind aus der US 2019 / 0 181 092 A1 , der CN 106 960 800 A , der US 2019 / 0 393 153 A1 und der CN 1 03 730 379 A bekannt.
  • Aus der US 2013 / 0 001762 A1 und der US 2013 / 0 161826 A1 ist eine Halbleiter-Packagestruktur bekannt, in der sich Durchkontaktierungen durch ein Halbleiterbauelement erstrecken.
  • Aus der US 2018 / 0 053 745 A1 und der US 2018 / 0 082 988 A1 sind Halbleiter-Packagestrukturen bekannt, in denen ein Halbleiterbauelement von Kontakthügelstrukturen umgeben ist.
  • Aus der US 2019 / 0 103 387 A1 und der CN 110 783 327 A sind Halbleiter-Packagestrukturen gemäß dem Oberbegriff des Patentanspruchs 1 bekannt.
  • Die US 2020 / 0 075 546 A1 beschreibt eine Halbleiter-Packagestruktur gemäß dem Oberbegriff des Patentanspruchs 6.
  • Kurze Darstellung der Erfindung
  • Die vorliegende Erfindung betrifft eine Halbleiter-Packagestruktur gemäß Anspruch 1 und eine Halbleiter-Packagestruktur gemäß Anspruch 6. Bevorzugte Ausführungsformen werden in den abhängigen Ansprüchen angegeben.
  • Die Erfindung wird nachstehend anhand von Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen detailliert beschrieben.
  • Kurze Beschreibung der Zeichnungen
    • Die vorliegende Erfindung lässt sich am besten anhand der nachstehenden detaillierten Beschreibung und von Beispielen in Verbindung mit den beigefügten Zeichnungen verstehen. Die 1 bis 5 sind Schnittansichten von Halbleiter-Packagestrukturen gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung dient der Erläuterung der allgemeinen Grundgedanken der Erfindung und sollte nicht in einem beschränkenden Sinn aufgefasst werden
  • Die vorliegende Erfindung wird unter Bezugnahme auf spezielle Ausführungsformen und Zeichnungen beschrieben, aber die Erfindung ist nicht darauf beschränkt, sondern sie wird nur von den Ansprüchen beschränkt. Die beigefügten Zeichnungen sind nur schematisch. In den Zeichnungen können einige Elemente zur Erläuterung vergrößert sein, und sie sind nicht maßstabsgerecht. Die Abmessungen und relativen Abmessungen entsprechen nicht den tatsächlichen Abmessungen bei der Nutzung der Erfindung.
  • Es werden Halbleiter-Packagestrukturen gemäß einigen Ausführungsformen der vorliegenden Erfindung beschrieben. Die Halbleiter-Packagestrukturen weisen jeweils Halbleiterbauelemente auf, die mittels Kontakthügelstrukturen und/oder einer Umverteilungsschicht aufeinandergestapelt sind, statt das Cu-Cu-Bondverfahren zu verwenden, sodass die Herstellungsschwierigkeiten verringert werden können und die Herstellungskosten gesenkt werden können.
  • 1 ist eine Schnittansicht einer Halbleiter-Packagestruktur 100 gemäß einigen Ausführungsformen. Zu der Halbleiter-Packagestruktur 100 können weitere Elemente hinzugefügt werden. Einige der nachstehend beschriebenen Elemente können bei anderen Ausführungsformen ersetzt oder weggelassen werden. Zur Vereinfachung der Darstellung ist nur ein Teil der Halbleiter-Packagestruktur 100 gezeigt.
  • Wie in 1 gezeigt ist, weist die Halbleiter-Packagestruktur 100 gemäß einigen Ausführungsformen ein Substrat 102 auf. Bei einigen Ausführungsformen weist das Substrat 102 einen isolierenden Kern auf, wie etwa einen glasfaserverstärkten Harzkern, um eine Durchbiegung des Substrats 102 zu verhindern. In dem Substrat 102 kann eine Verdrahtungsstruktur angeordnet sein. Bei einigen Ausführungsformen weist die Verdrahtungsstruktur des Substrats 102 leitfähige Schichten, leitfähige Durchkontaktierungen, leitfähige Säulen oder dergleichen oder eine Kombination davon auf. Die Verdrahtungsstruktur des Substrats 102 kann aus einem Metall, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder einer Kombination davon, hergestellt werden.
  • Die Verdrahtungsstruktur des Substrats 102 kann in Zwischenmetall-Dielektrikumschichten (IMD-Schichten) angeordnet werden. Bei einigen Ausführungsformen können die IMD-Schichten aus organischen Materialien, wie etwa einem polymerbasierten Material, einem anorganischen Material, wie etwa Siliziumnitrid, Siliziumoxid, Siliziumoxidnitrid oder dergleichen, oder einer Kombination davon hergestellt werden. Es ist zu beachten, dass die in den Figuren gezeigte Konfiguration des Substrats 102 nur beispielhaft ist und die vorliegende Erfindung nicht beschränken soll. Es kann jedes gewünschte Halbleiterelement in und auf dem Substrat 102 hergestellt werden. Zur Vereinfachung der Darstellung ist jedoch nur ein ebenes Substrat 102 dargestellt.
  • Bei einigen Ausführungsformen weist die Halbleiter-Packagestruktur 100 eine Umverteilungsschicht 108 über dem Substrat 102 auf. Die Umverteilungsschicht 108 kann mit einer Mehrzahl von leitfähigen Strukturen 104 an das Trägersubstrat 102 gebondet werden. Die leitfähigen Strukturen 104 können zwischen der Umverteilungsschicht 108 und den Substraten 102 hergestellt werden, und sie können die Umverteilungsschicht 108 mit den Substraten 102 elektrisch verbinden. Bei einigen Ausführungsformen weisen die leitfähigen Strukturen 104 leitfähige Materialien, wie etwa Metall, auf. Die leitfähigen Strukturen 104 können zum Beispiel aus Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder einer Kombination davon hergestellt werden. Die leitfähigen Strukturen 104 können Mikrobumps, C4-Kontakthügel (C4: Chipverbindung mit kontrolliertem Kollaps), BGA-Kugeln (BGA: Ball Grid Array) oder dergleichen oder eine Kombination davon sein.
  • Die leitfähigen Strukturen 104 können von einem Unterfüllungsmaterial 106 umschlossen sein. Bei einigen Ausführungsformen ist das Unterfüllungsmaterial 106 zwischen den Substraten 102 und der Umverteilungsschicht 108 angeordnet, und es füllt Spalte zwischen den leitfähigen Strukturen 104, um eine konstruktive Abstützung bereitzustellen. Bei einigen Ausführungsformen kann das Unterfüllungsmaterial 106 durch Kapillarkraft verteilt werden, nachdem die leitfähigen Strukturen 104 zwischen den Substraten 102 und der Umverteilungsschicht 108 hergestellt worden sind. Dann kann das Unterfüllungsmaterial 106 mit einem geeigneten Härtungsverfahren gehärtet werden, wie etwa durch thermisches Härten, Ultraviolett-Härten (UV-Härten) oder dergleichen. Das Unterfüllungsmaterial 106 kann aus einem Polymer, wie etwa einem Epoxid, hergestellt werden.
  • Das Unterfüllungsmaterial 106 kann einen Teil einer Oberseite des Substrats 102 bedecken, und ein anderer Teil der Oberseite des Substrats 102 kann unbedeckt bleiben. Das Unterfüllungsmaterial 106 kann sich bis zu einer Seitenwand der Umverteilungsschicht 108 erstrecken und kann einen Teil der Seitenwand der Umverteilungsschicht 108 bedecken.
  • Die Umverteilungsschicht 108 kann eine oder mehrere leitfähige Schichten und Passivierungsschichten aufweisen, wobei die eine oder die mehreren leitfähigen Schichten in der einen oder den mehreren Passivierungsschichten angeordnet sein können. Die leitfähigen Schichten können ein Metall, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder eine Kombination, aufweisen. Bei einigen Ausführungsformen umfassen die Passivierungsschichten eine Polymerschicht, zum Beispiel ein Polyimid (PI), Polybenzoxazol (PBO), Benzocyclobuten (BCB), ein Epoxid oder dergleichen oder eine Kombination davon. Alternativ können die Passivierungsschichten eine dielektrische Schicht umfassen, wie etwa Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid oder dergleichen oder eine Kombination davon.
  • Wie in 1 gezeigt ist, weist die Halbleiter-Packagestruktur 100 bei einigen Ausführungsformen ein erstes Halbleiterbauelement 110 über der Umverteilungsschicht 108 auf. Bei einigen Ausführungsformen ist das erste Halbleiterbauelement 110 eine aktive Vorrichtung. Das erste Halbleiterbauelement 110 kann zum Beispiel ein SoC-Die (SoC: Systemon-Chip), eine Logikvorrichtung, eine Speichervorrichtung, eine Hochfrequenzvorrichtung (HF-Vorrichtung) oder dergleichen oder eine Kombination davon sein. Das erste Halbleiterbauelement 110 kann zum Beispiel eine Microcontroller-Einheit (MCU), eine Mikroprozessor-Einheit (MPU), ein integrierter Power-Management-Schaltkreis (PMIC), eine GPS-Vorrichtung (GPS: globales Positionsbestimmungssystem), ein Hauptprozessor (CPU), ein Grafikprozessor (GPU), ein DRAM-Controller (DRAM: dynamischer Direktzugriffsspeicher), ein statischer Direktzugriffsspeicher (SRAM), ein Speicher mit hoher Bandbreite (HBM) oder dergleichen oder eine Kombination davon sein. Bei einigen weiteren Ausführungsformen ist das erste Halbleiterbauelement 110 eine passive Vorrichtung, wie etwa ein Widerstand, ein Kondensator, ein Induktor oder dergleichen oder eine Kombination davon.
  • Das erste Halbleiterbauelement 110 kann eine erste Fläche 110a und eine zweite Fläche 110b haben, die der ersten Fläche 110a gegenüberliegt. Die erste Fläche 110a kann näher an der Umverteilungsschicht 108 als die zweite Fläche 110b sein. Wie in 1 gezeigt ist, kann bei einigen Ausführungsformen die erste Fläche 110a des ersten Halbleiterbauelements 110 in Kontakt mit der Umverteilungsschicht 108 sein. Alternativ kann bei einigen anderen Ausführungsformen die erste Fläche 110a des ersten Halbleiterbauelements 110 durch einen Spalt von der Umverteilungsschicht 108 beabstandet sein. Die Umverteilungsschicht 108 kann sich seitlich über die Seitenwände des ersten Halbleiterbauelements 110 hinaus erstrecken.
  • Auf der zweiten Fläche 110b des ersten Halbleiterbauelements 110 können eine Mehrzahl von leitfähigen Durchkontaktierungen 112 und eine Passivierungsschicht 114 angeordnet sein. Die leitfähigen Durchkontaktierungen 112 können in der Passivierungsschicht 114 angeordnet sein und können mit dem ersten Halbleiterbauelement 110 elektrisch verbunden sein. Die leitfähigen Durchkontaktierungen 112 können ein Metall, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder eine Kombination davon, aufweisen. Bei einigen Ausführungsformen ist die Passivierungsschicht 114 eine Polymerschicht, zum Beispiel ein Polyimid (PI), Polybenzoxazol (PBO), Benzocyclobuten (BCB), ein Epoxid oder dergleichen oder eine Kombination davon. Alternativ kann die Passivierungsschicht 114 eine dielektrische Schicht sein, wie etwa Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid oder dergleichen oder eine Kombination davon.
  • Wie in 1 gezeigt ist, weist die Halbleiter-Packagestruktur 100 bei einigen Ausführungsformen eine Mehrzahl von Kontakthügelstrukturen 116 über den leitfähigen Durchkontaktierungen 112 auf. Die Kontakthügelstrukturen 116 können mit dem ersten Halbleiterbauelement 110 elektrisch verbunden werden. Bei einigen Ausführungsformen weisen die Kontakthügelstrukturen 116 leitfähige Materialien, wie etwa ein Metall, auf. Zum Beispiel können die Kontakthügelstrukturen 116 aus Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder einer Kombination davon hergestellt werden. Die Kontakthügelstrukturen 116 können Mikrobumps, C4-Kontakthügel, BGA-Kugeln oder dergleichen oder eine Kombination davon sein.
  • Die Kontakthügelstrukturen 116 können von einem Unterfüllungsmaterial 118 umschlossen sein. Bei einigen Ausführungsformen füllt das Unterfüllungsmaterial 118 Spalte zwischen den Kontakthügelstrukturen 116, um eine konstruktive Abstützung bereitzustellen. Das Unterfüllungsmaterial 118 kann eine nicht-leitfähige Paste (NCP), eine nicht-leitfähige Schicht (NCF) oder dergleichen oder eine Kombination davon sein, und sie kann aus einem Polymer, wie etwa einem Epoxid, hergestellt werden.
  • Wie in 1 gezeigt ist, weist die Halbleiter-Packagestruktur 100 bei einigen Ausführungsformen weiterhin eine oder mehrere leitfähige Säulen 120 über der Umverteilungsschicht 108 auf. Die leitfähigen Säulen 120 können zu dem ersten Halbleiterbauelement 110 benachbart sein und können auf gegenüberliegenden Seiten des ersten Halbleiterbauelements 110 angeordnet sein. Die leitfähigen Säulen 120 können mit der Umverteilungsschicht 108 elektrisch verbunden werden. Bei einigen Ausführungsformen weisen die leitfähigen Säulen 120 ein Metall, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder eine Kombination davon, auf. Die leitfähigen Säulen 120 können mit einem Plattierungsprozess oder einem anderen geeigneten Verfahren hergestellt werden.
  • Wie in 1 gezeigt ist, ist bei einigen Ausführungsformen eine Höhe der leitfähigen Säulen 120 größer als eine Höhe des ersten Halbleiterbauelements 110. Außerdem kann die Höhe der leitfähigen Säulen 120 im Wesentlichen gleich einer Gesamthöhe des ersten Halbleiterbauelements 110, der leitfähigen Durchkontaktierungen 112 und der Kontakthügelstrukturen 116 sein. Die leitfähigen Säulen 120 können im Wesentlichen vertikale Seitenwände haben, wie gezeigt ist. Die Konfiguration der leitfähigen Säulen 120, die in den Figuren gezeigt ist, ist nur beispielhaft und soll die vorliegende Erfindung nicht beschränken. Jede der leitfähigen Säulen 120 kann eine andere Form haben.
  • Wie in 1 gezeigt ist, ist das erste Halbleiterbauelement 110 auf der Mitte der Oberseite der Umverteilungsschicht 108 angeordnet, und Anzahlen der leitfähigen Säulen 120 sind auf den gegenüberliegenden Seiten des ersten Halbleiterbauelements 110 identisch, aber die vorliegende Erfindung ist nicht darauf beschränkt. Zum Beispiel können die Anzahlen der leitfähigen Säulen 120 auf den gegenüberliegenden Seiten des ersten Halbleiterbauelements 110 unterschiedlich sein. Alternativ können die leitfähigen Säulen 120 nur auf einer Seite des Halbleiterbauelements 110 angeordnet sein.
  • Wie in 1 gezeigt ist, ist bei einigen Ausführungsformen auf der Umverteilungsschicht 108 ein Formmaterial 122 angeordnet, das das erste Halbleiterbauelement 110 und die einzelnen leitfähigen Säulen 120 umschließt. Das Formmaterial 122 kann verhindern, dass das erste Halbleiterbauelement 110 und die leitfähigen Säulen 120 zum Beispiel durch mechanische Spannungen, Chemikalien und/oder Feuchte beschädigt werden.
  • Bei einigen Ausführungsformen ist das Formmaterial 122 ein nicht-leitfähiges Material, wie etwa ein formbares Polymer, ein Epoxid, ein Harz oder dergleichen oder eine Kombination davon. Bei einigen Ausführungsformen wird das Formmaterial 122 in flüssiger oder halbflüssiger Form aufgebracht und dann mit einem geeigneten Härtungsverfahren gehärtet, wie etwa durch thermisches Härten, UV-Härten oder dergleichen oder eine Kombination davon. Das Formmaterial 122 kann mit einem Formwerkzeug (nicht dargestellt) geformt werden.
  • Das Formmaterial 122 füllt Spalte zwischen dem ersten Halbleiterbauelement 110 und den leitfähigen Säulen 120. Das Formmaterial 122 kann an die Seitenwände des Halbleiterbauelements 110 und der leitfähigen Säulen 120 angrenzen. Gemäß einem Aspekt der Erfindung ist die Seitenwand des Formmaterials 122 im Wesentlichen koplanar mit der Seitenwand der Umverteilungsschicht 108. Wie vorstehend dargelegt worden ist, kann das erste Halbleiterbauelement 110 durch einen Spalt von der Umverteilungsschicht 108 beabstandet sein. In diesem Fall kann das Formmaterial 122 auch den Spalt zwischen dem ersten Halbleiterbauelement 110 und der Umverteilungsschicht 108 füllen.
  • Wie in 1 gezeigt ist, weist bei einigen Ausführungsformen die Halbleiter-Packagestruktur 100 weiterhin ein zweites Halbleiterbauelement 128 über dem Formmaterial 122 auf. Bei einigen Ausführungsformen ist das zweite Halbleiterbauelement 128 eine aktive Vorrichtung. Das zweite Halbleiterbauelement 128 kann ein SoC-Die, eine Logikvorrichtung, eine Speichervorrichtung, eine HF-Vorrichtung oder dergleichen oder eine Kombination davon sein. Das zweite Halbleiterbauelement 128 kann zum Beispiel eine MCU, eine MPU, ein PMIC, eine GPS-Vorrichtung, ein CPU, ein GPU, ein DRAM-Controller, ein SRAM, ein HBM oder dergleichen oder eine Kombination davon sein. Bei einigen weiteren Ausführungsformen ist das zweite Halbleiterbauelement 128 eine passive Vorrichtung, wie etwa ein Widerstand, ein Kondensator, ein Induktor oder dergleichen oder eine Kombination davon.
  • Das erste Halbleiterbauelement 110 und das zweite Halbleiterbauelement 128 können die gleichen oder unterschiedliche Vorrichtungen sein. Zum Beispiel kann das erste Halbleiterbauelement 110 eine passive Vorrichtung sein, und das zweite Halbleiterbauelement 128 kann eine aktive Vorrichtung sein. Alternativ können das erste Halbleiterbauelement 110 und das zweite Halbleiterbauelement 128 aktive Vorrichtungen sein, die unterschiedliche Funktionen haben und/oder Chips unterschiedlicher Generationen sind.
  • Bei einigen weiteren Ausführungsformen sind über der Umverteilungsschicht 108 außerdem eine oder mehrere passive Vorrichtungen angeordnet, wie etwa Widerstände, Kondensatoren, Induktoren oder dergleichen oder eine Kombination davon. In 1 sind zwar nur zwei Halbleiterbauelemente, nämlich das erste Halbleiterbauelement 110 und das zweite Halbleiterbauelement 128, dargestellt, aber die Anzahl von Halbleiterbauelementen kann größer als zwei sein.
  • Wie in 1 gezeigt ist, ist die Seitenwand des zweiten Halbleiterbauelements 128 gemäß einem Aspekt der Erfindung im Wesentlichen koplanar mit der Seitenwand des Formmaterials 122 und der Seitenwand der Umverteilungsschicht 108. Das zweite Halbleiterbauelement 128 kann eine erste Fläche 128a und eine zweite Fläche 128b haben, die der ersten Fläche 128a gegenüberliegt. Die erste Fläche 128a des zweiten Halbleiterbauelements 128 kann näher an der zweiten Fläche 110b des ersten Halbleiterbauelements 110 als die zweite Fläche 128b des zweiten Halbleiterbauelements 128 sein.
  • Bei einigen Ausführungsformen liegt die zweite Fläche 128b des zweiten Halbleiterbauelements 128 frei, wie gezeigt ist. Dadurch können thermische Probleme gelöst werden. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Bei anderen Ausführungsformen kann die zweite Fläche 128b des zweiten Halbleiterbauelements 128 nicht freiliegen. Zum Beispiel kann die zweite Fläche 128b des zweiten Halbleiterbauelements 128 mit einem Formmaterial bedeckt sein.
  • Bleiben wir bei 1. Auf der ersten Fläche 128b des zweiten Halbleiterbauelements 128 können bei einigen Ausführungsformen eine Mehrzahl von leitfähigen Durchkontaktierungen 124 und eine Passivierungsschicht 126 angeordnet sein. Die leitfähigen Durchkontaktierungen 124 können in der Passivierungsschicht 126 angeordnet sein und können mit dem zweiten Halbleiterbauelement 128 elektrisch verbunden sein. Die leitfähigen Durchkontaktierungen 124 können ein Metall, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder eine Kombination davon, aufweisen. Bei einigen Ausführungsformen ist die Passivierungsschicht 126 eine Polymerschicht, zum Beispiel ein Polyimid, PBO, BCB, ein Epoxid oder dergleichen oder eine Kombination davon. Alternativ kann die Passivierungsschicht 126 eine dielektrische Schicht sein, wie etwa Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid oder dergleichen oder eine Kombination davon.
  • Die Kontakthügelstrukturen 116 können zwischen den leitfähigen Durchkontaktierungen 112 und den leitfähigen Durchkontaktierungen 124 angeordnet werden und können die leitfähigen Durchkontaktierungen 112 mit den leitfähigen Durchkontaktierungen 124 elektrisch verbinden. Das heißt, die leitfähigen Durchkontaktierungen 112 und die leitfähigen Durchkontaktierungen 124 werden durch die Kontakthügelstrukturen 116 statt durch Cu-Cu-Bondung miteinander verbunden. Dadurch können Probleme, die mit der Cu-Cu-Bondung verbunden sind, wie etwa kritische Prozesse zum Bereitstellen einer ausreichenden Bondkraft, vermieden werden, und es können saubere Oberflächen ohne Fremdstoffe und ebene Oberflächen bereitgestellt werden. Daher können Schwierigkeiten bei der Herstellung verringert werden, und die Ausbeute kann verbessert werden. Außerdem ist eine kostengünstige Herstellung möglich. Darüber hinaus können eine Flexibilität für unterschiedliche Chipgrößen und eine heterogene Integration mit Chips unterschiedlicher Generationen realisiert werden.
  • Die leitfähigen Durchkontaktierungen 124 können mit den Kontakthügelstrukturen 116 und den leitfähigen Säulen 120 elektrisch verbunden werden. Das zweite Halbleiterbauelement 128 kann durch die leitfähigen Durchkontaktierungen 124 und die leitfähigen Säulen 120 mit der Umverteilungsschicht 108 elektrisch verbunden werden. Das zweite Halbleiterbauelement 128 kann durch die leitfähigen Durchkontaktierungen 112, die Kontakthügelstrukturen 116 und die leitfähigen Durchkontaktierungen 124 mit dem ersten Halbleiterbauelement 110 elektrisch verbunden werden. Das erste Halbleiterbauelement 110 kann durch die leitfähigen Durchkontaktierungen 112, die Kontakthügelstrukturen 116, die leitfähigen Durchkontaktierungen 124 und die leitfähigen Säulen 120 mit der Umverteilungsschicht 108 elektrisch verbunden werden.
  • Wie in 1 gezeigt ist, weist die Halbleiter-Packagestruktur 100 bei einigen Ausführungsformen weiterhin eine Mehrzahl von leitfähigen Anschlüssen 130 unter dem Substrat 102 auf. Die leitfähigen Anschlüsse 130 können mit der Verdrahtungsstruktur des Substrats 102 elektrisch verbunden werden. Die leitfähigen Anschlüsse 130 können leitfähige Materialien, wie etwa ein Metall, aufweisen. Zum Beispiel können die leitfähigen Anschlüsse 130 aus Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder einer Kombination davon hergestellt werden. Die leitfähigen Anschlüsse 130 können Mikrobumps, C4-Kontakthügel, BGA-Kugeln oder dergleichen oder eine Kombination davon sein.
  • 2 ist eine Schnittansicht einer Halbleiter-Packagestruktur 200 gemäß einigen weiteren Ausführungsformen der vorliegenden Erfindung. Es ist zu beachten, dass die Halbleiter-Packagestruktur 200 die gleichen oder ähnliche Komponenten wie die in 1 gezeigte Halbleiter-Packagestruktur 100 aufweisen kann und der Einfachheit halber diese Komponenten nicht nochmals näher erörtert werden. Bei den folgenden Ausführungsformen weist das erste Halbleiterbauelement 110 eine oder mehrere Durchkontaktierungen 202 für eine doppelseitige Verbindung auf. Das heißt, für eine Verbindung können gegenüberliegende Flächen des ersten Halbleiterbauelements 110 verwendet werden.
  • Das erste Halbleiterbauelement 110 kann eine erste Fläche 110a und eine zweite Fläche 110b haben, die der ersten Fläche 110a gegenüberliegt. Die erste Fläche 110a kann näher an der Umverteilungsschicht 108 als die zweite Fläche 110b sein. Wie in 2 gezeigt ist, weist das erste Halbleiterbauelement 110 eine oder mehrere Durchkontaktierungen 202 auf, die sich von der ersten Fläche 110a bis zu der zweiten Fläche 110b erstrecken und im Wesentlichen vertikale Seitenwände haben, aber die vorliegende Erfindung ist nicht darauf beschränkt. Die Durchkontaktierungen 202 können auch andere Konfigurationen haben.
  • Die Durchkontaktierungen 202 können aus einem leitfähigen Material, wie etwa einem Metall, hergestellt werden. Die Durchkontaktierungen 202 können zum Beispiel aus Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder einer Kombination davon hergestellt werden. Die Durchkontaktierungen 202 können durch eine Mehrzahl von leitfähigen Durchkontaktierungen 124 mit dem zweiten Halbleiterbauelement 128 elektrisch verbunden werden und können durch eine Mehrzahl von leitfähigen Durchkontaktierungen 204 mit der Umverteilungsschicht 108 elektrisch verbunden werden. Die leitfähigen Durchkontaktierungen 204 und eine Passivierungsschicht 206 können auf der ersten Fläche 110a des ersten Halbleiterbauelements 110 angeordnet werden. Die leitfähigen Durchkontaktierungen 204 können in der Passivierungsschicht 206 angeordnet werden und können mit den Durchkontaktierungen 202 und der Umverteilungsschicht 108 elektrisch verbunden werden.
  • Die leitfähigen Durchkontaktierungen 204 können ein Metall, wie etwa Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder eine Kombination davon, aufweisen. Bei einigen Ausführungsformen ist die Passivierungsschicht 206 eine Polymerschicht, zum Beispiel ein Polyimid, PBO, BCB, ein Epoxid oder dergleichen oder eine Kombination davon. Alternativ kann die Passivierungsschicht 206 eine dielektrische Schicht sein, wie etwa Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid oder dergleichen oder eine Kombination davon.
  • Das erste Halbleiterbauelement 110 kann durch die leitfähigen Durchkontaktierungen 204 mit der Umverteilungsschicht 108 elektrisch verbunden werden. Das zweite Halbleiterbauelement 128 kann durch die leitfähigen Durchkontaktierungen 124, die Kontakthügelstrukturen 116, die leitfähigen Durchkontaktierungen 122, die Durchkontaktierungen 202 und die leitfähigen Durchkontaktierungen 204 und durch die leitfähigen Säulen 120 mit der Umverteilungsschicht 108 elektrisch verbunden werden.
  • 3 ist eine Schnittansicht einer Halbleiter-Packagestruktur 300 gemäß einigen nicht-anspruchsgemäßen Ausführungsbeispielen. Es ist zu beachten, dass die Halbleiter-Packagestruktur 300 die gleichen oder ähnliche Komponenten wie die in 1 gezeigte Halbleiter-Packagestruktur 100 aufweisen kann und der Einfachheit halber diese Komponenten nicht nochmals näher erörtert werden. Im Gegensatz zu der Ausführungsform der 1 und 2, bei der die Halbleiterbauelemente durch Kontakthügelstrukturen miteinander verbunden werden, werden die Halbleiterbauelemente bei den folgenden Ausführungsformen durch eine Umverteilungsschicht miteinander verbunden.
  • Das erste Halbleiterbauelement 110 kann durch die leitfähigen Durchkontaktierungen 204 mit der Umverteilungsschicht 108 elektrisch verbunden werden, und das zweite Halbleiterbauelement 128 kann durch die leitfähigen Durchkontaktierungen 124 und die leitfähigen Säulen 120 mit der Umverteilungsschicht 108 elektrisch verbunden werden. Insbesondere kann die Umverteilungsschicht 108 Signale von dem ersten Halbleiterbauelement 110 und dem zweiten Halbleiterbauelement 128 integrieren. Das heißt, das erste Halbleiterbauelement 110 wird bei einigen Ausführungsformen durch die leitfähigen Durchkontaktierungen 204, die Umverteilungsschicht 108, die leitfähigen Säulen 120 und die leitfähigen Durchkontaktierungen 124 mit dem zweiten Halbleiterbauelement 128 elektrisch verbunden. Da das erste Halbleiterbauelement 110 und das zweite Halbleiterbauelement 128 nicht durch Cu-Cu-Bondung miteinander verbunden werden, können damit zusammenhängende Probleme vermieden werden.
  • Wie in 3 gezeigt ist kann auf der zweiten Fläche 110b des ersten Halbleiterbauelements 110 eine Haftschicht 302 hergestellt werden. Die Haftschicht 302 kann eine Die-Befestigungsschicht (DAF), ein rückseitig beschichtetes Band (LC-Band), ein Prepreg-Material oder dergleichen oder eine Kombination davon sein. Die Haftschicht 302 kann aus einem Epoxidharz oder anderen geeigneten Materialien hergestellt werden.
  • 4 ist eine Schnittansicht einer Halbleiter-Packagestruktur 400 gemäß einigen nicht-anspruchsgemäßen Ausführungsbeispielen. Es ist zu beachten, dass die Halbleiter-Packagestruktur 400 die gleichen oder ähnliche Komponenten wie die in 2 gezeigte Halbleiter-Packagestruktur 200 aufweisen kann und der Einfachheit halber diese Komponenten nicht nochmals näher erörtert werden. Bei den folgenden Ausführungsformen haben das erste Halbleiterbauelement 110 und das zweite Halbleiterbauelement 128 die gleichen Größen. Die leitfähigen Säulen (z. B. die leitfähigen Säulen 120, die in 2 gezeigt sind) können weggelassen werden.
  • Wie in 4 gezeigt ist, weist das erste Halbleiterbauelement 110 eine oder mehrere Durchkontaktierungen 202 für eine doppelseitige Verbindung auf. Das heißt, für eine Verbindung können gegenüberliegende Flächen des ersten Halbleiterbauelements 110 verwendet werden. Das erste Halbleiterbauelement 110 kann eine erste Fläche 110a und eine zweite Fläche 110b haben, die der ersten Fläche 110a gegenüberliegt. Die erste Fläche 110a kann näher an der Umverteilungsschicht 108 als die zweite Fläche 110b sein. Wie in 4 gezeigt ist, weist das erste Halbleiterbauelement 110 eine oder mehrere Durchkontaktierungen 202 auf, die sich von der ersten Fläche 110a des ersten Halbleiterbauelements 110 bis zu der zweiten Fläche 110b des ersten Halbleiterbauelements 110 erstrecken und im Wesentlichen vertikale Seitenwände haben, aber die vorliegende Erfindung ist nicht darauf beschränkt. Die Durchkontaktierungen 202 können auch andere Konfigurationen haben.
  • Die Durchkontaktierungen 202 können aus einem leitfähigen Material, wie etwa einem Metall, hergestellt werden. Die Durchkontaktierungen 202 können zum Beispiel aus Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder einer Kombination davon hergestellt werden. Das erste Halbleiterbauelement 110 kann eine Mehrzahl von leitfähigen Durchkontaktierungen 204 auf der ersten Fläche 110a und eine Mehrzahl von leitfähigen Durchkontaktierungen 112 auf der zweiten Fläche 110b aufweisen. Die Durchkontaktierungen 202 können mit den leitfähigen Durchkontaktierungen 112 und den leitfähigen Durchkontaktierungen 204 elektrisch verbunden werden, und sie können durch die leitfähigen Durchkontaktierungen 204 mit der Umverteilungsschicht 108 elektrisch verbunden werden.
  • Das zweite Halbleiterbauelement 128 kann eine Mehrzahl von leitfähigen Durchkontaktierungen 124 auf der ersten Fläche 128a aufweisen, und die zweite Fläche 128b des zweiten Halbleiterbauelements 128 kann unbedeckt bleiben. Eine Mehrzahl von Kontakthügelstrukturen 116 kann zwischen den leitfähigen Durchkontaktierungen 124 und den leitfähigen Durchkontaktierungen 112 angeordnet sein und mit diesen elektrisch verbunden werden. Somit kann das zweite Halbleiterbauelement 128 durch die leitfähigen Durchkontaktierungen 124, die Kontakthügelstrukturen 116, die leitfähigen Durchkontaktierungen 112, die Durchkontaktierungen 202 und die leitfähigen Durchkontaktierungen 204 mit der Umverteilungsschicht 108 elektrisch verbunden werden.
  • Da die leitfähigen Durchkontaktierungen 112 und die leitfähigen Durchkontaktierungen 124 durch die Kontakthügelstrukturen 116 verbunden werden, kann die Cu-Cu-Bondung entfallen. Daher können Schwierigkeiten bei der Herstellung verringert werden, und die Ausbeute kann verbessert werden. Außerdem können die Herstellungskosten gesenkt werden. Die Kontakthügelstrukturen 116 können zum Verbinden von Halbleiterbauelementen mit unterschiedlichen Größen (z. B. in den Halbleiter-Packagestrukturen 100, 200 und 300) sowie zum Verbinden von Halbleiterbauelementen mit ähnlichen Größen (z. B. in der Halbleiter-Packagestruktur 400) verwendet werden.
  • 5 ist eine Schnittansicht einer Halbleiter-Packagestruktur 500 gemäß einigen nicht-anspruchsgemäßen Ausführungsbeispielen. Es ist zu beachten, dass die Halbleiter-Packagestruktur 500 die gleichen oder ähnliche Komponenten wie die in 1 gezeigte Halbleiter-Packagestruktur 100 aufweisen kann und der Einfachheit halber diese Komponenten nicht nochmals näher erörtert werden. Bei den folgenden Ausführungsformen ist das erste Halbleiterbauelement 110 zwischen dem Substrat 102 und der Umverteilungsschicht 108 angeordnet.
  • Wie in 5 gezeigt ist, kann die Umverteilungsschicht 108 eine erste Fläche 108a und eine zweite Fläche 108b haben, die der ersten Fläche 108a gegenüberliegt. Die erste Fläche 108a kann näher an dem Substrat 102 als die zweite Fläche 108b sein. Das erste Halbleiterbauelement 110 kann auf der ersten Fläche 108a der Umverteilungsschicht 108 angeordnet sein. Die Umverteilungsschicht 108 kann sich seitlich über die Seitenwände des ersten Halbleiterbauelements 110 hinaus erstrecken. Eine Mehrzahl von Kontakthügelstrukturen 116 und eine Mehrzahl von leitfähigen Durchkontaktierungen 112 können zwischen dem ersten Halbleiterbauelement 110 und der Umverteilungsschicht 108 angeordnet sein, und sie können das erste Halbleiterbauelement 110 mit der Umverteilungsschicht 108 elektrisch verbinden.
  • Die Halbleiter-Packagestruktur 500 weist bei einigen Ausführungsformen eine Mehrzahl von Kontakthügelstrukturen 502 auf der ersten Fläche 108a der Umverteilungsschicht 108 auf. Die Kontakthügelstrukturen 502 können zwischen der Umverteilungsschicht 108 und den Substraten 102 hergestellt werden und können die Umverteilungsschicht 108 mit den Substraten 102 elektrisch verbinden. Das heißt, Signale werden von den Kontakthügelstrukturen 502 an das Substrat 102 ausgegeben. Bei einigen Ausführungsformen weisen die Kontakthügelstrukturen 502 leitfähige Materialien, wie etwa Metalle, auf. Die Kontakthügelstrukturen 502 können zum Beispiel aus Kupfer, Titan, Wolfram, Aluminium oder dergleichen oder einer Kombination davon hergestellt werden. Die Kontakthügelstrukturen 502 können Mikrobumps, C4-Kontakthügel, BGA-Kugeln oder dergleichen oder eine Kombination davon sein.
  • Die Kontakthügelstrukturen 502 können zu dem ersten Halbleiterbauelement 110 benachbart sein. Die Kontakthügelstrukturen 502 können auf gegenüberliegenden Seiten des ersten Halbleiterbauelements 110 angeordnet sein, und die Anzahlen der Kontakthügelstrukturen 502 können auf den gegenüberliegenden Seiten des ersten Halbleiterbauelements 110 gleich oder unterschiedlich sein. Außerdem kann eine Höhe der Kontakthügelstrukturen 502 im Wesentlichen gleich der Gesamthöhe des ersten Halbleiterbauelements 110, der leitfähigen Durchkontaktierungen 112 und der Kontakthügelstrukturen 116 sein.
  • Das erste Halbleiterbauelement 110 und die Kontakthügelstrukturen 502 können von einem Unterfüllungsmaterial 504 umschlossen sein. Die leitfähigen Durchkontaktierungen 112 und die Kontakthügelstrukturen 116 können ebenfalls von dem Unterfüllungsmaterial 504 umschlossen sein. Bei einigen Ausführungsformen ist das Unterfüllungsmaterial 504 zwischen den Substraten 102 und der Umverteilungsschicht 108 angeordnet, und es füllt Spalte zwischen dem ersten Halbleiterbauelement 110 und den Kontakthügelstrukturen 502, um eine konstruktive Abstützung bereitzustellen.
  • Bei einigen Ausführungsformen kann das Unterfüllungsmaterial 504 durch Kapillarkraft verteilt werden, nachdem das erste Halbleiterbauelement 110 und die Kontakthügelstrukturen 502 zwischen den Substraten 102 und der Umverteilungsschicht 108 hergestellt worden sind. Dann kann das Unterfüllungsmaterial 504 mit einem geeigneten Härtungsverfahren gehärtet werden, wie etwa durch thermisches Härten, UV-Härten oder dergleichen. Das Unterfüllungsmaterial 504 kann aus einem Polymer, wie etwa einem Epoxid, hergestellt werden.
  • Das Unterfüllungsmaterial 504 kann einen Teil der Oberseite des Substrats 102 bedecken, und ein anderer Teil der Oberseite des Substrats 102 kann unbedeckt bleiben. Das Unterfüllungsmaterial 504 kann sich bis zu der Seitenwand der Umverteilungsschicht 108 erstrecken und kann einen Teil der Seitenwand der Umverteilungsschicht 108 bedecken.
  • Das zweite Halbleiterbauelement 128 kann auf der zweiten Fläche 108b der Umverteilungsschicht 108 angeordnet sein. Zwischen dem zweiten Halbleiterbauelement 128 und der Umverteilungsschicht 108 kann eine Mehrzahl von leitfähigen Durchkontaktierungen 124 angeordnet sein, die das zweite Halbleiterbauelement 128 mit der Umverteilungsschicht 108 elektrisch verbinden können.Das zweite Halbleiterbauelement 128 kann durch die leitfähigen Durchkontaktierungen 124, die Umverteilungsschicht 108 und die Kontakthügelstrukturen 502 mit der Verdrahtungsstruktur des Substrats 102 elektrisch verbunden werden.
  • Das erste Halbleiterbauelement 110 wird bei einigen Ausführungsformen durch die leitfähigen Durchkontaktierungen 112, die Kontakthügelstrukturen 116, die Umverteilungsschicht 108 und die leitfähigen Durchkontaktierungen 124 mit dem zweiten Halbleiterbauelement 128 elektrisch verbunden. Insbesondere kann die Umverteilungsschicht 108 die Signale von dem ersten Halbleiterbauelement 110 und dem zweiten Halbleiterbauelement 128 integrieren. Dadurch können die Probleme, die mit der Cu-Cu-Bondung verbunden sind, vermieden werden.
  • In der vorliegenden Erfindung werden Halbleiter-Packagestrukturen mit Halbleiterbauelementen bereitgestellt, die mittels Kontakthügelstrukturen und/oder einer Umverteilungsschicht aufeinandergestapelt sind. Bei einigen Ausführungsformen werden die Halbleiterbauelemente durch die Kontakthügelstrukturen miteinander verbunden. Bei anderen Ausführungsformen können Signale von den Halbleiterbauelementen durch die Umverteilungsschicht integriert werden. Dadurch können kritische Prozesse infolge der Cu-Cu-Bondung eliminiert werden. Das heißt, die Herstellungsschwierigkeiten können verringert werden, und die Ausbeute kann verbessert werden. Außerdem können die Herstellungskosten gesenkt werden. Darüber hinaus können eine Flexibilität für unterschiedliche Chipgrößen und eine heterogene Integration mit Chips unterschiedlicher Generationen realisiert werden. Bei einigen Ausführungsformen werden außerdem thermische Probleme gelöst.

Claims (9)

  1. Halbleiter-Packagestruktur (100; 200) mit: einem Substrat (102); einer Umverteilungsschicht (108) über dem Substrat (102); einem ersten Halbleiterbauelement (110) über der Umverteilungsschicht (108); einer leitfähigen Säule (120) benachbart zu dem ersten Halbleiterbauelement (110), wobei das erste Halbleiterbauelement (110) und die leitfähige Säule (120) von einem Formmaterial (122) umschlossen sind; und einem zweiten Halbleiterbauelement (128) über dem Formmaterial (122), wobei das zweite Halbleiterbauelement (128) durch die leitfähige Säule (120) mit der Umverteilungsschicht (108) elektrisch verbunden ist; wobei das erste Halbleiterbauelement (110) durch eine Mehrzahl von Kontakthügelstrukturen (116) mit dem zweiten Halbleiterbauelement (128) elektrisch verbunden ist; wobei eine Seitenwand des Formmaterials (122) koplanar mit einer Seitenwand der Umverteilungsschicht (108) ist; und wobei die Seitenwand des Formmaterials (122) koplanar mit einer Seitenwand des zweiten Halbleiterbauelements (128) ist; dadurch gekennzeichnet, dass das erste Halbleiterbauelement (110) durch die Mehrzahl von Kontakthügelstrukturen (116), das zweite Halbleiterbauelement (128) und die leitfähige Säule (120) mit der Umverteilungsschicht (108) elektrisch verbunden ist.
  2. Halbleiter-Packagestruktur (200) nach Anspruch 1, wobei das erste Halbleiterbauelement (110) eine Durchkontaktierung (202) aufweist, wobei die Durchkontaktierung (202) mit der Umverteilungsschicht (108) elektrisch verbunden ist.
  3. Halbleiter-Packagestruktur (200) nach Anspruch 2, die weiterhin eine Mehrzahl von Kontakthügelstrukturen (116) zwischen dem ersten Halbleiterbauelement (110) und dem zweiten Halbleiterbauelement (128) aufweist, wobei das zweite Halbleiterbauelement (128) durch die Mehrzahl von Kontakthügelstrukturen (116) und die Durchkontaktierung (202) mit der Umverteilungsschicht (108) elektrisch verbunden ist.
  4. Halbleiter-Packagestruktur nach einem der vorhergehenden Ansprüche, die weiterhin eine Haftschicht (302) zwischen dem ersten Halbleiterbauelement (110) und dem zweiten Halbleiterbauelement (128) aufweist.
  5. Halbleiter-Packagestruktur (100; 200) nach einem der vorhergehenden Ansprüche, wobei das erste Halbleiterbauelement (110) durch die leitfähige Säule (120) und die Umverteilungsschicht (108) mit dem zweiten Halbleiterbauelement (128) elektrisch verbunden ist.
  6. Halbleiter-Packagestruktur (200) mit: einem Substrat (102); einer Umverteilungsschicht (108) über dem Substrat (102); einem ersten Halbleiterbauelement (110) über der Umverteilungsschicht (108), das eine erste Fläche (110a) und eine der ersten Fläche (110a) gegenüberliegende zweite Fläche (110b) hat; leitfähigen Säulen (120), die benachbart zu dem ersten Halbleiterbauelement (110) und auf gegenüberliegenden Seiten des ersten Halbleiterbauelements (110) angeordnet sind, wobei das erste Halbleiterbauelement (110) und die leitfähigen Säulen (120) von einem Formmaterial (122) umschlossen sind; einer Durchkontaktierung (202) in dem ersten Halbleiterbauelement (110), die sich von der ersten Fläche (110a) des ersten Halbleiterbauelements (110) bis zu der zweiten Fläche (110b) des ersten Halbleiterbauelements (110) erstreckt; einem zweiten Halbleiterbauelement (128) über dem ersten Halbleiterbauelement (110), wobei das zweite Halbleiterbauelement (128) durch eine Mehrzahl von Kontakthügelstrukturen (116) mit dem ersten Halbleiterbauelement (110) elektrisch verbunden ist und durch die Mehrzahl von Kontakthügelstrukturen (116) und die Durchkontaktierung (202) mit der Umverteilungsschicht (108) elektrisch verbunden ist; wobei eine Mehrzahl von leitfähigen Durchkontaktierungen (124) und eine Passivierungsschicht (126) auf einer Fläche des zweiten Halbleiterbauelements (128) angeordnet sind, die dem ersten Halbleiterbauelement (110) zugerichtet ist, wobei die leitfähigen Durchkontaktierungen (124) in der Passivierungsschicht (126) angeordnet sind und mit dem zweiten Halbleiterbauelement (128) elektrisch verbunden sind; wobei das zweite Halbleiterbauelement (128) durch die leitfähigen Durchkontaktierungen (124) und die leitfähigen Säulen (120) mit der Umverteilungsschicht (108) elektrisch verbunden ist; wobei die leitfähigen Durchkontaktierungen (124) mit den Kontakthügelstrukturen (116) und den leitfähigen Säulen (120) elektrisch verbunden sind, und wobei mindestens eine der Kontakthügelstrukturen (116) zwischen der Durchkontaktierung (202) des ersten Halbleiterbauelements (110) und einer jeweiligen leitfähigen Durchkontaktierung (124) angeordnet ist und damit elektrisch verbunden ist; dadurch gekennzeichnet, dass eine Seitenwand des Formmaterials (122) koplanar mit einer Seitenwand des zweiten Halbleiterbauelements (128) ist.
  7. Halbleiter-Packagestruktur (200) nach Anspruch 6, wobei die Seitenwand des Formmaterials (122) koplanar mit einer Seitenwand der Umverteilungsschicht (108) ist.
  8. Halbleiter-Packagestruktur (200) nach einem der Ansprüche 6 bis 7, die weiterhin eine Mehrzahl von leitfähigen Strukturen (104) zwischen der Umverteilungsschicht (108) und dem Substrat (102) aufweist, wobei die Mehrzahl von leitfähigen Strukturen (104) mit der Umverteilungsschicht (108) und einer Verdrahtungsstruktur des Substrats (102) elektrisch verbunden ist.
  9. Halbleiter-Packagestruktur (200) nach einem der Ansprüche 6 bis 8, die weiterhin eine Mehrzahl von leitfähigen Anschlüssen (130) unter dem Substrat (102) aufweist, wobei die Mehrzahl von leitfähigen Anschlüssen (130) mit der Verdrahtungsstruktur des Substrats (102) elektrisch verbunden ist.
DE102021107982.9A 2020-04-07 2021-03-30 Halbleiter-packagestruktur Active DE102021107982B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063006150P 2020-04-07 2020-04-07
US63/006,150 2020-04-07
US17/208,198 US11830851B2 (en) 2020-04-07 2021-03-22 Semiconductor package structure
US17/208,198 2021-03-22

Publications (2)

Publication Number Publication Date
DE102021107982A1 DE102021107982A1 (de) 2021-10-07
DE102021107982B4 true DE102021107982B4 (de) 2024-02-22

Family

ID=77749788

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021107982.9A Active DE102021107982B4 (de) 2020-04-07 2021-03-30 Halbleiter-packagestruktur

Country Status (3)

Country Link
US (1) US20240047427A1 (de)
DE (1) DE102021107982B4 (de)
TW (1) TWI758150B (de)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001762A1 (en) 2011-06-03 2013-01-03 Stats Chippac, Ltd. Semiconductor Device and Method of Using Leadframe Bodies to Form Openings Through Encapsulant for Vertical Interconnect of Semiconductor Die
US20130161826A1 (en) 2011-12-22 2013-06-27 SK Hynix Inc. Semiconductor chip and stacked semiconductor package having the same
CN103730379A (zh) 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
CN106960800A (zh) 2016-01-11 2017-07-18 美光科技公司 封装上封装构件与制作半导体器件的方法
US20180053745A1 (en) 2016-08-18 2018-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a package structure including forming a molding compound on first larger bumps surrounding a semiconductor die and second smaller bumps formed under the semiconductor die
US20180082988A1 (en) 2016-09-16 2018-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US20190103387A1 (en) 2017-09-30 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Pop device and method of forming the same
US20190181092A1 (en) 2017-12-08 2019-06-13 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US20190393153A1 (en) 2018-06-22 2019-12-26 Taiwan Semiconductor Manufacturing Company., Ltd. Semiconductor Device and Method of Manufacture
CN110783327A (zh) 2019-10-24 2020-02-11 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构
US20200075546A1 (en) 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051390A (zh) * 2013-03-12 2014-09-17 台湾积体电路制造股份有限公司 具有模制开口凸块的叠层封装连结结构
US10636773B2 (en) * 2015-09-23 2020-04-28 Mediatek Inc. Semiconductor package structure and method for forming the same
CN105261611B (zh) * 2015-10-15 2018-06-26 矽力杰半导体技术(杭州)有限公司 芯片的叠层封装结构及叠层封装方法
KR102005349B1 (ko) * 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US10847869B2 (en) * 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130001762A1 (en) 2011-06-03 2013-01-03 Stats Chippac, Ltd. Semiconductor Device and Method of Using Leadframe Bodies to Form Openings Through Encapsulant for Vertical Interconnect of Semiconductor Die
US20130161826A1 (en) 2011-12-22 2013-06-27 SK Hynix Inc. Semiconductor chip and stacked semiconductor package having the same
CN103730379A (zh) 2014-01-16 2014-04-16 苏州晶方半导体科技股份有限公司 芯片封装方法及结构
CN106960800A (zh) 2016-01-11 2017-07-18 美光科技公司 封装上封装构件与制作半导体器件的方法
US20180053745A1 (en) 2016-08-18 2018-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a package structure including forming a molding compound on first larger bumps surrounding a semiconductor die and second smaller bumps formed under the semiconductor die
US20180082988A1 (en) 2016-09-16 2018-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US20190103387A1 (en) 2017-09-30 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Pop device and method of forming the same
US20190181092A1 (en) 2017-12-08 2019-06-13 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US20190393153A1 (en) 2018-06-22 2019-12-26 Taiwan Semiconductor Manufacturing Company., Ltd. Semiconductor Device and Method of Manufacture
US20200075546A1 (en) 2018-08-29 2020-03-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
CN110783327A (zh) 2019-10-24 2020-02-11 中芯集成电路（宁波）有限公司 晶圆级系统封装方法及封装结构

Also Published As

Publication number Publication date
US20240047427A1 (en) 2024-02-08
DE102021107982A1 (de) 2021-10-07
TW202139397A (zh) 2021-10-16
TWI758150B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019109690B4 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102016119033B4 (de) Integriertes Passivvorrichtungs-Package und Verfahren zum Ausbilden von diesem
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE102013107244B4 (de) Gestapelter Fan-Out-Halbleiterchip
DE102015105952B4 (de) Halbleitereinrichtung und Verfahren
DE102020100002B4 (de) Fan-out-packages und verfahren zu deren herstellung
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102019109592B4 (de) Die-stapel und deren ausbildungsverfahren
DE102020105134A1 (de) Halbleiterpackage und herstellungsverfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102016100523A1 (de) Multi-Stack-Package-on-Package-Strukturen
DE102021133785A1 (de) Halbleiter-packagestruktur
DE102020124229A1 (de) Halbleitervorrichtung und verfahren
DE102018127314A1 (de) Integriertes Schaltkreis-Package und Verfahren
DE102020130962A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102017122831B4 (de) Gehäusestrukturen und Ausbildungsverfahren
DE102021107792A1 (de) Halbleiter-packages und verfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE102019126582A1 (de) Ipd-module mit flexiblem verbindungsschema bei der kapselung
DE102019129840B4 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102020119971B4 (de) Halbleiterstruktur mit Chip-on-Wafer-Struktur mit Chiplet-Interposer und Verfahren zum Bilden derselben
DE102021107982B4 (de) Halbleiter-packagestruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102021006725

Country of ref document: DE