DE102021102979B4

DE102021102979B4 - Ein analoger, inhaltsadressierbarer speicher unter verwendung von einer drei-anschluss-speichervorrichtung

Info

Publication number: DE102021102979B4
Application number: DE102021102979.1A
Authority: DE
Inventors: John Paul Strachan; Catherine Graves; Can Li
Original assignee: Hewlett Packard Enterprise Development LP
Current assignee: Hewlett Packard Enterprise Development LP
Priority date: 2020-04-30
Filing date: 2021-02-09
Publication date: 2023-05-11
Anticipated expiration: 2041-02-10
Also published as: CN113593623A; CN113593623B; US20210343341A1; US11289162B2; DE102021102979A1

Abstract

Eine analoge, inhaltsadressierbare Speicherzelle, umfassend:eine Übereinstimmungsleitung (130; 308), die eine Ladung trägt;eine High-Side (303; 606; 703; 803; 903), die eine hohe Spannungsgrenze für einen Wertebereich kodiert, wobei die High-Side (303; 606; 703; 803; 903) eine erste mindestens Drei-Anschluss-Speichervorrichtung (310; T8; T7) aufweist, wobei die erste Speichervorrichtung (310; T8; T7) mindestens ein erster Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit Floating-Gate oder ein erster ferroelektrischer Feldeffekttransistor (FeFET) (T3; T1) ist, wobei mindestens einer der drei Anschlüsse ein erstes Gate (310a) aufweist, und wobei eine an das erste Gate (310a) der ersten Speichervorrichtung (310; T8; T7) angelegte Eingangsspannung, wenn sie höher als die hohe Spannungsgrenze ist, die erste Speichervorrichtung (310; T8; T7) auf EIN schaltet, wodurch die Übereinstimmungsleitung (130; 308) entladen wird; undeine Low-Side (306; 603; 706; 806; 906), die eine niedrige Spannungsgrenze auf einem Bereich von Werten kodiert, wobei die Low-Side (306; 603; 706; 806; 906) eine zweite mindestens Drei-Anschluss-Speichervorrichtung (312; T7; T8) aufweist, wobei die zweite Speichervorrichtung (312; T7; T8) mindestens ein zweiter Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit Floating-Gate oder ein zweiter ferroelektrischer Feldeffekttransistor (FeFET) (T1; T3) ist, wobei mindestens einer der drei Anschlüsse ein zweites Gate (310a) aufweist, und wobei die an das zweite Gate (310a) der zweiten Speichervorrichtung (312; T7; T8) angelegte Eingangsspannung, wenn sie niedriger als die niedrige Spannungsgrenze ist, die zweite Speichervorrichtung (312; T7; T8) auf EIN schaltet, wodurch die Übereinstimmungsleitung (130; 308) entladen wird.

Description

HINTERGRUND
Ein inhaltsadressierbarer Speicher („CAM“) ist eine Art von Rechenspeicher, bei dem der Zugriff auf die gespeicherten Daten nicht über den Speicherort, sondern über den Inhalt erfolgt. Ein Wort, oder „Tag“, wird in das CAM eingegeben, das CAM sucht nach dem Tag in seinem Inhalt und gibt, wenn es gefunden wurde, die Adresse des Ortes zurück, an dem sich der gefundene Inhalt befindet. CAMs sind leistungsfähig, effizient und schnell. Allerdings sind CAMs auch relativ groß, verbrauchen viel Strom und sind relativ teuer. Diese Nachteile beschränken ihre Anwendbarkeit auf ausgewählte Anwendungen, bei denen ihre Leistung, Effizienz und Geschwindigkeit ausreichend wünschenswert sind, um ihre Größe, Kosten und ihren Stromverbrauch aufzuwiegen.
Chen et al., „The Impact of Ferroelectric FETs on Digital and Analog Circuits and Architectures“ (Die Auswirkungen von ferroelektrischen FETs auf digitale und analoge Schaltungen und Architekturen), in IEEE Design & Test, 37(1) (2020) 79-99, erörtert die schaltungstechnischen und architektonischen Möglichkeiten, die Transistoren mit integriertem ferroelektrischem (FE) Material bieten, und stellt verschiedene neu entstehende Bauelemente vor, bei denen ferroelektrisches Material in digitale und analoge Schaltungen integriert ist, wobei der Schwerpunkt auf der FeFET-Technologie und den Vorteilen im Vergleich zu CMOS liegt.
Figurenliste

1 zeigt einen analogen inhaltsadressierbaren Speicher („analog CAM“) gemäß einem oder mehreren Beispielen des unten beanspruchten Gegenstands.
2 zeigt ausgewählte Teile eines analogen Zellenarrays eines analogen CAMs wie zum Beispiel das analoge CAM aus 1 in einem bestimmten Beispiel.
3 zeigt eine analoge CAM-Zellenschaltung, die zur Implementierung der analogen CAM-Zellen von 2 verwendet werden kann.
4 zeigt eine Beispielgrafik, die einen Beispielbereich für die Abstimmung der Schwellenspannung eine Drei-Anschluss-Speichervorrichtung darstellt.
5 zeigt konzeptionell eine Widerstandsdifferenz, die in einigen Beispielen zur Einstellung des gespeicherten Analogwertes der analogen CAM-Zellen in 2 verwendet werden kann.
6 zeigt eine beispielhafte analoge CAM-Zellenschaltung, die in einigen Beispielen zur Implementierung der analogen CAM-Zellen von 2 verwendet werden kann.
7 zeigt ein weiteres Beispiel für eine analoge CAM-Zellenschaltung, die in einigen Beispielen zur Implementierung der analogen CAM-Zellen von 2 verwendet werden kann.
8 zeigt ein weiteres Beispiel für eine analoge CAM-Zellenschaltung, die in einigen Beispielen zur Implementierung der analogen CAM-Zellen von 2 verwendet werden kann.
9 zeigt eine weitere beispielhafte analoge CAM-Zellenschaltung, die in einigen Beispielen zur Implementierung der analogen CAM-Zellen von 2 verwendet werden kann.

DETAILLIERTE BESCHREIBUNG
Der inhaltsadressierbare Speicher („CAM“) ist eine Hardware, die Eingabemuster mit ihren gespeicherten Daten vergleicht. Der Speicher, der die Daten im CAM speichert, führt auch den Suchvorgang an der gleichen Stelle durch, wodurch der teure Datentransfer zwischen verschiedenen Einheiten in herkömmlicher Hardware entfällt. Während der Suche arbeiten alle Speicherzellen parallel, was zu einem massiven Durchsatz bei Anwendungen in der Echtzeit-Netzwerkverkehrsüberwachung, Zugriffskontrolllisten („ACL“), Assoziativspeichern usw. führt.
CAMs können in Technologien implementiert werden, die es ermöglichen, dass das CAM seinen Inhalt auch dann behält, wenn die Stromversorgung unterbrochen oder anderweitig entfernt wird. Somit bleiben die Daten eines CAMs „bestehen“ und können als sogenannter „nichtflüchtiger Speicher“ fungieren. Zu diesen Technologien gehören z.B. resistive Schaltspeicher (d. h. Memristor), Phasenwechselspeicher, magnetoresistive Speicher, ferroelektrische Speicher, andere resistive Direktzugriffsspeicher oder Kombinationen dieser Technologien.
CAMs können als „binär“ oder „ternär“ kategorisiert werden. Ein binäres CAM („BCAM“) arbeitet auf einem Eingangsmuster, das binäre Bits von „0“ und „1“ enthält. Ein ternäres CAM („TCAM“) verarbeitet ein Eingangsmuster (und speichert Daten), das nicht nur die binären Bits „0“ und „1“ enthält, sondern auch einen „X“-Wert. Ein „X“ wird manchmal auch als „don't care“ oder „Wildcard“ bezeichnet. Bei einer Suche nach dem Eingangsmuster in einem TCAM gibt ein „X“ entweder eine Übereinstimmung mit einem „0“-Bit oder einer „1“ zurück. So ergibt eine Suche nach dem Eingabemuster „10X1“ eine Übereinstimmung sowohl für „1001“ als auch für „1011“. Beachten Sie, dass sowohl BCAMs als auch TCAMS binäre Werte von „0“ und „1“ verwenden und mit ihnen arbeiten. CAMs sind insofern digital, als dass die Daten im CAM als binäre Werte in einem Speicher (z.B. SRAM, Memristor usw.) gespeichert werden und die Eingangsmuster durch binarisierte logische „0“s und „1“s dargestellt werden. Jede Speicherzelle im CAM verarbeitet jeweils einen Wert (entweder 0/1 oder 0/1/X), was die Speicherdichte und die Leistungseffizienz begrenzt.
Die vorliegende Offenbarung stellt eine analoge CAM-Schaltung („aCAM“) mit Speicherzellen bereit, die mindestens eine Drei-Anschluss-Speichervorrichtung enthalten. Die Drei-Anschluss-Speichervorrichtung kann eine nichtflüchtige Speichervorrichtung sein, die in einigen Beispielen ein Drei-Anschluss-Transistor sein kann. Die aCAM sucht Multilevel-Spannungen und speichert analoge Werte in einem nichtflüchtigen Speicher. Eine analoge Zelle kann eine Funktion implementieren, die mehreren digitalen CAM-Zellen entspricht, was bei der Implementierung bestimmter CAM-basierter Funktionen zu erheblichen Vorteilen in Bezug auf Fläche und Energieeinsparung führt. Die aCAM-Schaltung kann mit mehrstufigen digitalen Standardwerten oder direkt mit analogen Signalen angesteuert werden, was zusätzliches Potenzial für eine erhöhte Funktionalität bietet, während die Notwendigkeit einer teuren Analog-Digital-Wandlung entfällt. Insbesondere gibt eine aCAM-Zelle eine Übereinstimmung aus, wenn die analoge Eingangsspannung mit einem bestimmten Bereich übereinstimmt, der von der aCAM-Zelle definiert wird.
Insbesondere kann ein aCAM gemäß der vorliegenden Offenbarung alle Werte zwischen einer „hohen Spannungsgrenze“ und einer „niedrigen Spannungsgrenze“ oder innerhalb eines Bereichs übereinstimmen, wobei der Bereich nicht-binäre Werte umfasst. Diese hohen und niedrigen Werte werden durch die Programmierung von Drei-Anschluss-Speichervorrichtungen des aCAM eingestellt, die hier als V_high und V_low bezeichnet werden können. V_high und V_low legen die Grenzen des Wertebereichs fest, der in der Zelle gespeichert werden kann, so dass die Zelle analoge Werte speichern kann. Eine Speicherzelle in einem aCAM kann jeden Wert zwischen dem durch V_high definierten Wert und dem durch V_low definierten Wert speichern. Wenn V_high=V_max, wobei V_max die maximale programmierbare Spannung einer Drei-Anschluss-Speichervorrichtung ist, und Vl_ow=V_min, wobei V_min die minimale programmierbare Spannung einer Drei-Anschluss-Speichervorrichtung ist, dann ist der gespeicherte Wert ein „X“, wie in einem ternären CAM.
Die hohe Spannungsgrenze und die niedrige Spannungsgrenze, V_high bzw. V_low, können durch Verschieben einer Gatespannungsschwelle der programmierbaren Speichervorrichtung eingestellt werden, wie weiter unten beschrieben wird. Ein Beispiel für eine aCAM umfasst eine Vielzahl von Zellen, die in Zeilen und Spalten angeordnet sind. Jede Zelle führt zwei analoge Vergleiche durch: ‚größer als‘ und ‚kleiner als‘ mit der gesuchten Datenleitungsspannung zur gleichen Zeit, wobei die Verarbeitungszeit und der Energieverbrauch im Vergleich zu ihrem digitalen Gegenstück deutlich reduziert sind. Die aCAM kann in verschiedenen Beispielen mit mehrstufigen digitalen Standardwerten oder direkt mit analogen Signalen angesteuert werden. Dies bietet zusätzliches Potenzial für eine erhöhte Funktionalität, wenn die Notwendigkeit einer teuren Analog-Digital-Wandlung entfällt. Die signifikante Energieeinsparung des vorgeschlagenen Memristor aCAM ermöglicht die Anwendung von CAMs für allgemeinere Berechnungen und andere neuartige Anwendungsszenarien.
Strukturell umfasst in den hier offengelegten Beispielen jede Speicherzelle des hier offengelegten aCAM eine „High-Side“, die die hohe Spannungsgrenze festlegt, und eine „Low-Side“, die die niedrige Spannungsgrenze festlegt. Jede Seite der Zelle umfasst eine Drei-Anschluss-Speichervorrichtung. Wenn es eine Übereinstimmung gibt, d.h. wenn eine an die Drei-Anschluss-Speichervorrichtung auf der Low-Side angelegte Spannung höher als die niedrige Spannungsgrenze ist und die an die Drei-Anschluss-Speichervorrichtung auf der High-Side angelegte Spannung niedriger als die hohe Spannungsgrenze ist, dann wird eine Übereinstimmung auf einer Übereinstimmungsleitung der Speicherzelle angezeigt. Insbesondere wird keiner der beiden Speichervorrichtungen aktiviert (auf „ON“ geschaltet), um die Übereinstimmungsleitung zu entladen oder herunterzuziehen. Ein aCAM enthält ein Array solcher Zellen, ein Suchdatenregister, in das das Eingangsmuster geladen wird, und einen Encoder, der aus den Übereinstimmungsleitung eine Übereinstimmungsposition erzeugt.
Beachten Sie jedoch, dass die hier gezeigten Strukturen, durch die die aCAM-Zellen implementiert werden können, nur illustrative Mittel sind, durch die die aCAM-Zellen implementiert werden können. Fachleute, die mit dieser Offenbarung vertraut sind, können andere, alternative Strukturen realisieren, mit denen die offengelegten Funktionen der aCAM-Zellen ausgeführt werden können. Dementsprechend umfasst der unten beanspruchte Gegenstand nicht nur die hierin offenbarten Mittel, sondern auch äquivalente Strukturen, die die offenbarten Funktionen ausführen.
Die hier beschriebene aCAM kann sowohl in digitalen Anwendungen zur Ausführung herkömmlicher TCAM-Funktionen und -Operationen als auch in analogen Anwendungen eingesetzt werden. 1, auf die weiter unten eingegangen wird, zeigt ein spezielles Beispiel für eine digitale Anwendung des aCAM. 1 zeigt konzeptionell einen analogen inhaltsadressierbaren Speicher („aCAM“) 100 in Übereinstimmung mit einem oder mehreren Beispielen des unten beanspruchten Gegenstands. Der aCAM 100 wird im Beispiel von 1 in einer digitalen Anwendung verwendet, bei der die eingegebenen Suchmuster und die im aCAM 100 gespeicherten Werte digital sind.
Die aCAM 100 enthält ein Suchdatenregister 105, ein analoges Speicherzellenfeld 110 und einen Encoder 115. Das analoge Speicherzellenfeld 110 speichert W „gespeicherte Wörter“ 0 bis W-1. Jedes gespeicherte Wort ist ein Muster von Werten, von denen zumindest einige analoge Werte sein können, wie unten beschrieben. Das Suchdatenregister 105 kann im Gebrauch mit einem analogen oder binären Eingangsmuster geladen werden, das unter den Inhalten des Analogzellenarrays 110 gesucht werden kann. Das Beispiel von 1 arbeitet auf einem binären Eingangsmuster, wie durch die „n Bits“, die zum Datenleitungsregister gehen, angezeigt wird. Ein Beispiel, das mit einem analogen Suchmuster arbeitet, wird weiter unten besprochen. Anstatt also zwei Datenbits in zwei Spalten zu speichern, wie es bei einem digitalen CAM der Fall ist, kann eine Spalte der aCAM-Zellen vier analoge Werte kodieren.
Das Analogzellen-Array 110 enthält eine Vielzahl von Analogzellen 120 (nur eine angegeben), die in Zeilen und Spalten angeordnet sind, wie in 2 gezeigt und weiter unten erläutert. Während einer Suche wird das analoge Eingangsmuster, das in das Suchdatenregister 105 geladen wurde, über eine Vielzahl von Suchleitungen 125 an das analoge Zellenarray 110 übermittelt. In einigen Beispielen können Datenleitungen zusätzlich zu oder anstelle von Suchleitungen verwendet werden. Jede Zelle 120 zeigt dann an, ob ein Wert des analogen Eingangsmusters mit einem in der Zelle 120 enthaltenen Wertebereich übereinstimmt, wobei der Wertebereich auch nicht-binäre Werte umfasst.
Die Angaben, ob die Zellen Übereinstimmungen enthalten, werden über eine Vielzahl von Übereinstimmungsleitungen 130 an den Codierer 115 weitergeleitet. Beachten Sie, dass eine Übereinstimmung gefunden wird, wenn das gesuchte Wort (oder Muster) mit dem gespeicherten Wort innerhalb einer einzelnen Zeile übereinstimmt. Die Übereinstimmungszeilen geben nicht die Übereinstimmungen einzelner Zellen aus, sondern ob das gespeicherte Zeilenwort mit den gesuchten Daten (Zeile) übereinstimmt. Insbesondere werden die Übereinstimmungsleitung 130 entlang der Zeilen hoch vorgeladen, die Daten werden auf den Suchleitungen 125 (oder Datenleitungen) entlang der Spalten gesucht, und wenn eine Nichtübereinstimmung zwischen gesuchtem und gespeichertem Inhalt auftritt, entlädt sich die 130 und geht auf low. Wenn eine Übereinstimmung auftritt, bleibt die Übereinstimmungsleitung 130 hoch.
Der Kodierer 115 ist ein Prioritätskodierer, der einen Übereinstimmungsort mit dem analogen Zellenfeld 110 liefert. Beachten Sie, dass der Kodierer 115 in einigen Beispielen weggelassen werden kann, insbesondere in Beispielen, in denen mehrere Übereinstimmungsorte identifiziert und gewünscht werden. Da z. B. die „don't care“-Werte im Eingabemuster enthalten sein können, können mehrere Übereinstimmungen unter den W gespeicherten Wörtern gefunden werden. In einigen Beispielen kann es gewünscht sein, mehr als eine oder sogar alle Übereinstimmungsstellen zu identifizieren, und in diesen Beispielen würde der Codierer 115 weggelassen werden.
2 zeigt ausgewählte Teile eines analogen Zellenarrays 200 einer aCAM wie zum Beispiel der aCAM 100 in 1 in einem besonderen Beispiel. Die aCAM-Zellen 205 sind in Zeilen 210 und Spalten 215 angeordnet und sind jeweils einzeln über die Datenleitungen DL1, DL2 durchsuchbar. Ob eine Übereinstimmung zwischen den Daten auf DL1 und DL2 und den in den Zeilen gespeicherten Daten durch die programmierten Werte V_high und V_low jeder aCAM-Zelle gefunden wird, wird über die Übereinstimmungszeilen ML1, ML2 angezeigt. Wie Fachleute, die mit dieser Offenbarung vertraut sind, wissen, ist ein analoges Zellenarray 200 typischerweise größer als ein 2x2-Array. Die genaue Größe ist implementierungsspezifisch. Der 2x2-Anteil wird zu Veranschaulichungszwecken gezeigt und ist nicht einschränkend.
Jede aCAM-Zelle 205 enthält zwei Speichervorrichtungen M1, M2 (nicht separat dargestellt), die zur Definition des in der jeweiligen aCAM-Zelle 205 gespeicherten Wertebereichs dienen.
3 zeigt eine elektronische Schaltung zur Implementierung einer aCAM-Zelle 300, die in einigen Beispielen zur Implementierung der aCAM-Zellen 205 aus 2 verwendet werden kann. Die aCAM-Zelle 300 umfasst eine „High-Side“ 303 (die rechte Seite der Teilungslinie 305) und eine „Low-Side“ 306 (die linke Seite der Teilungslinie 305), die so genannt werden, weil die Speichervorrichtung M1 und die Speichervorrichtung M2 von 2 programmiert werden können, um die Werte der hohen Spannungsgrenze bzw. der niedrigen Spannungsgrenze zu bestimmen.
Die High-Side 303 kann eine erste Drei-Anschluss-Speichervorrichtung 310 enthalten. Die Low-Side 306 kann eine zweite Drei-Anschluss-Speichervorrichtung 312 enthalten. In diesem Beispiel werden die Drei-Anschluss-Speichervorrichtungen 310 und 312 hier als Drei-Anschluss-Transistoren bezeichnet. Es versteht sich jedoch, dass auch andere Drei-Anschluss-Speichervorrichtungen implementiert werden können. Der zweite Transistor mit drei Anschlüssen 312 kann eine ähnliche Architektur wie der Transistor 310 aufweisen, einschließlich eines Steuergates 310a, einer abstimmbaren Schicht 310b und Source- und Drain-Anschlüssen, 310c bzw. 310d. Das Steuer-Gate 310a kann eine Spannung empfangen, so dass, wenn die Spannung eine Spannungsschwelle des Transistors 310 und/oder 312 überschreitet, der Transistor 310 und/oder 312 „EIN“ geschaltet werden kann. „Mit anderen Worten, der Transistor 310 und/oder 312 kann in einen leitenden Zustand umgeschaltet werden (d.h. ein Strom kann zwischen Source 310c und Drain 310d fließen).
Die abstimmbare Schicht 310b kann die Spannungsschwelle des Transistors 310 und/oder 312 abstimmen oder anderweitig verschieben. Zum Beispiel können die Transistoren 310 und/oder 312 in einigen Implementierungen ionische Floating-Gate-Speicher sein. In diesem Beispiel kann die abstimmbare Schicht 310b ein Floating-Gate sein, z. B. um eine „Flash“-Zelle zu implementieren, und kann auf ein vorbestimmtes Niveau aufgeladen werden, um die Schwellenspannung des Transistors 310 abzustimmen. Insbesondere kann eine größere Ladung am Floating-Gate 310b das vom Transistor 310 und/oder 312 erzeugte elektrische Feld vom Steuer-Gate 310a abschirmen, was zu einer größeren Schwellenspannung führen kann, die am Steuer-Gate 310a angelegt werden muss, um den Transistor 310 und/oder 312 in einen leitenden Zustand zu versetzen.
In einigen Beispielimplementierungen können die Drei-Anschluss-Speichervorrichtungen 310 und/oder 312 Feldeffekttransistoren (FETs) sein, beispielsweise ferroelektrische Feldeffekttransistoren (FeFETs). In dieser Beispielimplementierung kann die abstimmbare Schicht 310b eine ferroelektrische Schicht sein, die so aufgeladen werden kann, dass die resultierende Polarisierung die Schwellenspannung des Transistors 310 und/oder 312 verschiebt. In dieser Implementierung kann das ferroelektrische Material kontinuierlich abgestimmt werden, um die Schwellenspannung der Transistoren 310 und/oder 312 dynamisch zu steuern.
In 4 ist ein Beispielgraph 400 dargestellt, der einen Beispielbereich 410 für die Abstimmung der Schwellenspannung des Transistors 310 und/oder 312 zeigt. Beispielsweise kann die untere Spannungsgrenze auf eine Zwischenspannung abgestimmt werden, die größer als ein vollständig gelöschter Zustand 412 ist. In einer anderen Beispielimplementierung kann die höhere Spannungsgrenze auf eine Zwischenspannung abgestimmt werden, die kleiner als ein vollständig programmierter Zustand 414 ist.
Dabei hängen die „vollständig gelöschten“ oder „vollständig programmierten“ Zustände vom abstimmbaren Mechanismus ab. Wenn zum Beispiel ein FeFET implementiert ist, kann der Bereich die Polarisationsladung im ferroelektrischen Material des Transistors umfassen. In einem anderen Beispiel kann ein Flash-Bauelement implementiert werden, bei dem der Transistor wie oben beschrieben ein Floating Gate enthält. In dieser Implementierung kann der Bereich vom „vollständig gelöschten“ bis zum „vollständig programmierten“ Zustand die vollständig geladenen bis vollständig ungeladenen Zustände des Floating-Gates umfassen.
In diesem Beispiel entspricht der „voll programmierte“ Zustand 414 etwa einer Einschaltspannung von 1,5 Volt und der „voll gelöschte“ Zustand 412 etwa einer Einschaltspannung von 0,05 Volt. Jeder Zwischenzustand kann für die Zwecke dieses Beispiels innerhalb des Bereichs 410 liegen, der durch die Einschaltspannung des „vollständig gelöschten“ Zustands (untere Grenze) und die Einschaltspannung des „vollständig programmierten“ Zustands (obere Grenze) vorgegeben ist. Es versteht sich, dass diese Spannungen nur beispielhaft sind und eine Reihe von verschiedenen Spannungsbereichen kann in Abhängigkeit von der Speichervorrichtung implementiert werden, wie oben beschrieben.
Zurück zu 3: Der Transistor 312 kann in Verbindung mit dem Transistor 310 anzeigen, ob ein gesuchter Wert übereinstimmt. Insbesondere können Transistor 312 und Transistor 310 anzeigen, ob ein Suchwert innerhalb eines Übereinstimmungsbereichs liegt, der durch die Schwellenspannungsabstimmung der Transistoren 310 und 312 definiert ist. Zum Beispiel kann Transistor 310 ein n-Typ-Transistor mit drei Anschlüssen sein, der den linken Bereich der analogen CAM-Zelle kodiert. Mit anderen Worten, der Transistor 310 kann die obere Grenze des vorbestimmten Spannungsbereichs festlegen, innerhalb dessen eine Übereinstimmung auftritt. Konkret kann ein Eingangssuchwert in Form einer Eingangsspannung am Steuergate 310a empfangen werden. Wenn die Eingangsspannung kleiner als die Schwellenspannung des Transistors 310 ist - wie durch die oben beschriebene abstimmbare Schicht 310b bestimmt - wird der Transistor 310 nicht „EIN“ geschaltet, und es fließt kein Strom zwischen Source 310c und Drain 31 0d. In diesem Fall zieht der Transistor 310 die Übereinstimmungsleitung 308 nicht herunter.
Umgekehrt kann der Transistor 312 ein p-Typ-Transistor mit drei Anschlüssen sein, der den rechten Bereich der analogen CAM-Zelle kodiert. Mit anderen Worten: Transistor 312 kann die untere Grenze des vorgegebenen Spannungsbereichs festlegen, innerhalb derer eine Übereinstimmung auftritt. Wie Transistor 310 kann auch Transistor 312 den Eingangssuchwert empfangen. Wenn die Eingangsspannung größer ist als die Schwellenspannung von Transistor 312, wird Transistor 312 nicht „EIN“ geschaltet. In diesem Fall zieht der Transistor 312 die Übereinstimmungsleitung 308 nicht herunter.
Wenn der Eingangssuchwert eine Spannung innerhalb des von den Transistoren 310 und 312 bestimmten Bereichs ist, bleibt die Übereinstimmungsleitung 308 dementsprechend hoch, d.h. geladen. Die Beispiel-Übereinstimmungsleitung 308 kann für die Zwecke dieses Beispiels ein Segment von ML1 oder ML2 sein, wie oben in Bezug auf 2 beschrieben. Zusätzlich kann der Eingangssuchwert, der von den Transistoren 310 und 312 empfangen wird, z. B. von DL1 oder DL2 empfangen werden, wie oben in Bezug auf 2 beschrieben.
5 zeigt konzeptionell ein Widerstandsdifferential 500, das in einigen Beispielen zur Einstellung des gespeicherten Analogwerts oder Bereichs der aCAM-Zellen 205 in 2 verwendet werden kann. Wenn ein Analogwert gespeichert wird, wird die analoge Zahl in der Zelle über zwei Spannungsschwellen kodiert, eine hohe und eine niedrige Spannungsschwelle, V_high bzw. V_low, innerhalb derer der Analogwert der Zelle (oder der Spannungsbereich V_range) liegt. Verschiedene elektronische Schaltungen, mit denen die aCAM-Zellen 205 implementiert werden können, werden weiter unten besprochen. In den nachfolgend beschriebenen Beispielen können die Drei-Anschluss-Speichervorrichtungen T7 und/oder T8 der 6-9 einen effektiven Widerstand r = I_ds/dV_ds haben, wobei I_ds ein Drain-Source-Strom an der Speichervorrichtung ist und V_ds eine Drain-Source-Spannung an der Speichervorrichtung ist. Wie dargestellt, können Rl_ow und R_high der effektive Widerstand einer „niedrigen Seite“ bzw. „hohen Seite“ einer aCAM-Zelle sein, wie hier weiter beschrieben. Somit kann der effektive Widerstand jeder der Speichervorrichtungen T7 und/oder T8 einen Wertebereich zwischen R_min und Rmax überspannen, wie bei Widerstandsdifferenz 500 dargestellt.
6 zeigt eine beispielhafte elektronische Schaltung zur Implementierung einer aCAM-Zelle 600. Die aCAM-Zelle 600 kann z. B. zur Implementierung der aCAM-Zellen 205 aus 2 verwendet werden. Die aCAM-Zelle 600 kann eine „Low-Side“ 603 und eine „High-Side“ 606 enthalten, die so genannt werden, weil die Drei-Anschluss-Speichervorrichtung T7 und die Drei-Anschluss-Speichervorrichtung T8 so programmiert sind, dass sie die niedrige Grenzspannung V_low und die hohe Grenzspannung V_high eines Spannungsbereichs V_range einstellen, um zu bestimmen, ob eine Eingangsspannung an DL, V_DL, eine Übereinstimmung (ML bleibt hoch) oder eine Nichtübereinstimmung (ML wird auf Masse entladen) sein wird. Insbesondere können die Speichervorrichtungen T7 und/oder T8 programmiert werden, um eine entsprechende Schwellenspannung für die Speichervorrichtungen T7 und/oder T8 einzustellen. Die Schwellenspannung für die Speichervorrichtungen T7 und/oder T8 ist mit einem effektiven Widerstand von T7 und/oder T8 korreliert, und der effektive Widerstand von T7 und/oder T8 ist direkt mit der unteren Grenzspannung und/oder der oberen Grenzspannung korreliert. Somit kann eine Programmierung der Schwellenspannungen für die Speichervorrichtungen T7 und T8 die untere Grenzspannung bzw. die obere Grenzspannung bestimmen, und eine Übereinstimmung für die aCAM-Zelle 600 kann auftreten, wenn V_low <= V_DL <= V_high. Andernfalls kann eine Nichtübereinstimmung angezeigt werden.
Die Low-Side 603 umfasst einen ersten Transistor T1 und eine erste Drei-Anschluss-Speichervorrichtung T7. Die Drei-Anschluss-Speichervorrichtung T7 definiert in Verbindung mit dem ersten Transistor T1 einen ersten Spannungsteiler 609 und definiert, wenn sie programmiert ist, einen niedrigen Wert V_low eines Wertebereichs V_range, wie oben beschrieben. Die Low-Side 603 umfasst ferner einen zweiten Transistor T2, der im Gebrauch anzeigt, ob ein gesuchter Wert über dem niedrigen Wert V_low liegt, wie hier weiter beschrieben.
Die High-Side 606 umfasst einen dritten Transistor T3 und die zweite Drei-Anschluss-Speichervorrichtung T8. Die zweite Drei-Anschluss-Speichervorrichtung T8 definiert in Verbindung mit dem dritten Transistor T3 einen zweiten Spannungsteiler 610. Wenn die zweite Drei-Anschluss-Speichervorrichtung T8 programmiert wird, definiert die Speichervorrichtung T8 den hohen Wert V_high des Wertebereichs V_range wie oben beschrieben. Die High-Side 606 enthält außerdem eine weitere Speichervorrichtung T6, die im Betrieb anzeigt, ob der gesuchte Wert unterhalb des hohen Wertes V_high liegt. In diesem Beispiel enthält die High-Side 606 außerdem einen Beispiel-Inverter, der durch die Transistoren T4 und T5 gebildet wird. Beachten Sie, dass sich der Inverter T4/T5 im dargestellten Beispiel zwar auf der High-Side 606 befindet, in anderen Beispielen aber auch auf der Low-Side 603 implementiert sein kann.
Die Drei-Anschluss-Speichervorrichtungen T7 und T8 können eine ähnliche Architektur aufweisen wie die oben mit Bezug auf 3 beschriebenen Drei-Anschluss-Transistoren 310 und 312. Zum Beispiel können die Drei-Anschluss-Speichervorrichtungen T7 und T8 nichtflüchtige Speichervorrichtungen und Transistoren sein. Darüber hinaus können die Drei-Anschluss-Speichervorrichtungen T7 und T8 ein Steuergate 310a, eine abstimmbare Schicht 310b und/oder eine Source 310c und einen Drain 310d aufweisen. Die Speichervorrichtungen T7 und T8 können abgestimmt oder anderweitig vorgespannt werden, um die Spannungsschwelle der Speichervorrichtung T7 bzw. T8 einzustellen. In dieser Beispielimplementierung kann die Schwellenspannung jeder der Speichervorrichtungen T7 und T8 durch Programmleitungen 612 bzw. 613 eingestellt werden. Beispielsweise können die Speichervorrichtungen T7 und/oder T8 in einigen Implementierungen Flash-Vorrichtungen sein, die Floating-Gate-Transistoren mit Floating-Gates umfassen. Die Floating-Gates können durch die Programmleitungen 612 bzw. 613 auf einen bestimmten Pegel aufgeladen werden, um die Schwellenspannung des jeweiligen Transistors einzustellen. Auf diese Weise können die Flash-Bauelemente kontinuierlich abgestimmt werden, um die Schwellenspannung der Speicherbauelemente T7 und/oder T8 dynamisch zu steuern, wodurch der gewünschte V-Bereich einer CAM -Zelle 600 dynamisch eingestellt wird. In einigen Beispielen kann die am Floating-Gate des ersten Transistors angelegte Spannung ein vorgegebener fester Wert zwischen 0 und einer Spannung an einem Drain des ersten Transistors sein. In ähnlicher Weise kann die am Floating-Gate des zweiten Transistors angelegte Spannung ein vorgegebener fester Wert zwischen 0 und einer Spannung an einem Drain des zweiten Transistors sein.
In einigen Beispielimplementierungen können die Speichervorrichtungen T7 und/oder T8 Feldeffekttransistoren (FETs) sein, wie z. B. ferroelektrische Feldeffekttransistoren (FeFETs) mit ferroelektrischen Schichten, die geladen werden können, um die Schwellenspannung der Speichervorrichtungen T7 und/oder T8 einzustellen. Auf diese Weise kann das ferroelektrische Material kontinuierlich abgestimmt werden, um die Schwellenspannung der Speichervorrichtungen T7 und/oder T8 dynamisch zu steuern, wodurch der gewünschte V-Bereich einer CAM -Zelle 600 dynamisch eingestellt wird. In diesem Beispiel können die Speichervorrichtungen T7 und/oder T8 p-Typ FeFET-Transistoren sein, was sicherstellt, dass die Spannungen an den Speichervorrichtungen T7 und/oder T8 während des Suchvorgangs konstant bleiben. In einigen Beispielen kann die an der ferroelektrischen Schicht des ersten Transistors angelegte Spannung ein vorgegebener fester Wert zwischen 0 und einer Spannung an einem Drain des ersten Transistors sein. In ähnlicher Weise kann die an der ferroelektrischen Schicht des zweiten Transistors angelegte Spannung ein vorbestimmter fester Wert zwischen 0 und einer Spannung an einem Drain des zweiten Transistors sein.
Die aCAM-Zelle 600 enthält auch eine Übereinstimmungsleitung ML, Suchleitungen SL_HI, SL_LO und Datenleitungen DL, DL1. Wie oben erwähnt, definieren die Paare T7/T1 und T8/T3 die jeweiligen Spannungsteiler 609 und 610. Die Spannungsteiler 609, 610 werden verwendet, um V_high und V_low zu kodieren, wenn die Speichervorrichtungen T7 und T8 an den Programmleitungen 612 bzw. 613 programmiert werden. So wird in diesem Beispiel die analoge Suche für jedes Paar T1/T7 und T3/T8 an der Gate-Spannung der Transistoren T1 und T3 implementiert, um variable Widerstandsteiler zu erzeugen.
Insbesondere bilden das Speicherbauelement T7 und der Transistor T1 einen Spannungsteiler 609, wobei T7 ein Speicherbauelement, z. B. ein Drei-Anschluss-Transistor, mit einer einstellbaren Spannungsschwelle ist und T1 ein Transistor ist, dessen Widerstand mit der Eingangsspannung auf der Datenleitung DL zunimmt. Daher gibt es eine programmierbare Schwellenspannung an T7, und wenn die Eingangsspannung der Datenleitung DL kleiner als die Schwelle ist, schaltet sich der Pull-Down-Transistor T2 ein, der die Übereinstimmungsleitung ML herunterzieht, was ein „Nichtübereinstimmungsergebnisr“ ergibt. In ähnlicher Weise bilden der Speicherbaustein T8 und der Transistor T3 einen weiteren Spannungsteiler 610, und der interne Spannungsknoten wird von den Transistoren T4, T5 invertiert, bevor er an einen weiteren Pull-down-Transistor T6 angelegt wird. Als Ergebnis hält die aCAM-Zelle 600 bei richtig programmierten Spannungsschwellen an den Drei-Anschluss-Speichervorrichtungen T7 und T8 die Übereinstimmungsleitung ML nur dann hoch, wenn die Spannung an der Datenleitung DL innerhalb eines bestimmten Bereichs liegt, der durch die programmierten Spannungsschwellen T7 und T8 definiert ist. Umgekehrt schaltet sich T6 ein, wenn die Spannung auf der Datenleitung DL außerhalb des definierten Bereichs liegt, wodurch die Übereinstimmungsleitung ML heruntergezogen wird und ein „nicht übereinstimmendes“ Suchergebnis liefert.
Die Beziehung zwischen dem Suchspannungsbereich und den Spannungsschwellen der Drei-Anschluss-Speichervorrichtung kann durch den Spannungsteiler-Effekt aus den in Reihe geschalteten Transistoren und T7/T1 an der „niedrigen Seite“ 603 von 6 besser verstanden werden. Während des Betriebs arbeiten die Transistoren T1, T2 meist im Triodenbetrieb, da der Spannungsabfall über dem Transistorkanal relativ gering ist. Unter dieser Bedingung leitet man ab, dass die Übereinstimmungsleitung nur dann nach unten gezogen wird (d.h. eine Nichtübereinstimmung), wenn die V_DL ungefähr der folgenden Gleichung folgt, wobei eine genauere Beziehung durch numerische Simulationen ermittelt werden kann: $V_{D L} \geq G v 1 \cdot (V_{S L H I} / V_{T H, M L} - 1) / β + V_{T H}$
wobei V_TH und V_TH,ML die Schwellenspannungen des Transistors im Spannungsteiler und des Transistors sind, der den ML entlädt bzw. herunterzieht, und β ein konstanter Koeffizient ist. G_V1 ist der effektive Leitwert (I/V) der Drei-Anschluss-Speichervorrichtungen T7, wenn eine feste Spannung an einen jeweiligen Gate-Anschluss des Speicherbauelements T7 angelegt wird, wobei I der Strom ist, der durch den Kanal eines jeweiligen Speicherbauelements T7 fließt, und V der Spannungsabfall über dem jeweiligen Speicherbauelement T7 ist. Aufgrund des durch T4 und T5 von 6 gebildeten Inverters kann eine ähnliche invertierte Gleichung für die oben gezeigte für den „High Side“-606- und Spannungsteilereffekt aus den in Reihe geschalteten Transistoren und T8/T3 von 6 gelten.
Die aCAM-Zelle 600 gibt ein Übereinstimmungsergebnis aus, wenn: $f (G_{v 1}) < V_{D L} < f (G_{v 2}),$
wobei f(G_V1) und f(G_V2) die Spannungen an G1 bzw. G2 in 6 sind.
7 zeigt eine weitere Beispielimplementierung einer elektronischen Schaltung für eine aCAM-Zelle 700, die in einigen Beispielen zur Implementierung der aCAM-Zellen 205 von 2 verwendet werden kann. 7 kann ähnliche Beispielkomponenten enthalten, wie sie oben in Bezug auf 6 beschrieben wurden, einschließlich der Transistoren T1-T6, der Speichervorrichtungen T7-T8 und der Übereinstimmungsleitung ML. Wie die beispielhafte aCAM-Zelle 200 von 2 kann die aCAM-Zelle 700 eine „High-Side“ 703 und eine „Low-Side“ 706 enthalten, die so genannt werden, weil die Drei-Anschluss-Speichervorrichtungen T7 und T8 so programmiert sind, dass sie eine hohe bzw. eine niedrige Spannungsschwelle bestimmen. Konkret können T7 und T8 programmiert werden, indem jedes jeweilige Speicherbauelement während der Suchvorgänge an den Programmleitungen 712 bzw. 713 mit einer festen und vorgegebenen EIN-Spannung angesteuert wird. Diese Spannung kann die abstimmbare Schicht der Speichervorrichtung ansteuern, z. B. die abstimmbare Schicht 310b von 3. Wenn es sich bei den Speichervorrichtungen T7 und/oder T8 beispielsweise um Floating-Gate-Transistoren handelt, kann die vorgegebene Spannung den Ladungspegel an der abstimmbaren Schicht jedes Transistors ansteuern. Wenn es sich bei den Speichervorrichtungen T7 und/oder T8 um Feldeffekttransistoren handelt, kann die vorgegebene Spannung beispielsweise die Polarisierung der Transistoren steuern.
Die High-Side 703 enthält den Transistor T1 und eine nichtflüchtige programmierbare Drei-Anschluss-Speichervorrichtung T7. Die Speichervorrichtung T7 definiert in Verbindung mit dem Transistor T1 einen ersten Spannungsteiler 709 für die an SLP angelegte Spannung, und wenn sie programmiert wird, d.h. durch die Programmleitung 712, definiert die Speichervorrichtung T7 einen hohen Wert V_high eines Wertebereichs V_range. Die High-Side 703 umfasst auch einen zweiten Transistor, der im Gebrauch anzeigt, ob ein gesuchter Wert mit dem hohen Wert V_high übereinstimmt, wie weiter unten erläutert. Die Low-Side 706 umfasst den Transistor T3 und eine nichtflüchtige programmierbare Drei-Anschluss-Speichervorrichtung T8. Die Speichervorrichtung T8 definiert in Verbindung mit dem Transistor T3 einen zweiten Spannungsteiler 710. Wenn die Drei-Anschluss-Speichervorrichtung T8 programmiert wird, d.h. durch die Programmleitung 713, definiert der Transistor T8 den niedrigen Wert Vlow des Wertebereichs Vrange. Die Low-Side 706 enthält auch einen vierten Transistor T4, der im Gebrauch anzeigt, ob der gesuchte Wert mit dem niedrigen Wert Vlow übereinstimmt.
Die aCAM-Zelle 700 enthält außerdem eine Übereinstimmungsleitung ML, eine Wortleitung WL, die als Masse dient, Suchleitungen SL_P, SL_N und Datenleitungen DL_P, DL_N. Wie oben erwähnt, definieren die Paare T7/T1 und T8/T3 einen jeweiligen Spannungsteiler 709, 710. Die Drei-Anschluss-Speichervorrichtungen T7, T8 der Spannungsteiler 709, 710 werden zur Codierung von V_high und Vlow verwendet, wenn die Spannungsschwellen der Speichervorrichtungen T7, T8 über die Programmleitungen 712 bzw. 713 programmiert werden. (Ob die gesuchten Daten mit den gespeicherten Daten übereinstimmen, ist eine Funktion des Spannungsteilers (der Spannungsschwellen von T7/T8, wie sie programmiert sind)). In diesem Beispiel wird also in jedem Paar T7/T1 und T8/T3 die analoge Suche an der Gate-Spannung der Transistoren T1 und T3 implementiert, um variable Widerstandsteiler zu erzeugen.
Auf der High-Side 703, wo V_high programmiert ist, sollte V_search, d.h. die Suchspannung auf der Datenleitung DL_P, so niedrig sein, dass die Spannung an G1 (erzeugt durch den Spannungsteiler zwischen T1 und T7) den T2-Pulldown-Transistor nicht „EIN“ schaltet. Wenn DL_P zu hoch ist (was einen Suchwert oberhalb der Vhigh-Grenze anzeigt), dann ist T1 niederohmig und somit wird die Spannung an G1 ähnlich der Suchspannung an SL_P sein und somit recht hoch, was dazu führt, dass T2 „EIN“ schaltet und die vorgeladene Spannung am ML entlädt, was eine Nichtübereinstimmung anzeigt. Auf der Low-Side 706 sollte V_search an D_LN hoch genug sein, so dass die Spannung an G2 (erzeugt durch den Spannungsteiler zwischen T8 und T3) ziemlich niedrig ist und den Pulldown-Transistor T4 nicht „EIN“ schaltet. Wenn DL_N zu niedrig ist (ein Suchwert unterhalb der V_low-Grenze), dann ist T3 hochohmig, daher ist die Spannung an G2~SL_n Suchspannung, was zu einer Nichtübereinstimmung und Entladung führt, ähnlich wie oben beschrieben. In diesem Beispiel wird eine inverse Abbildung des gewünschten analogen Suchwerts auf niedrige und hohe Gate-Spannungen für die Leitungen T1 und T3 verwendet. Also z.B.: SL_P=SL_N = 0,8V, DL_P = 0V, DL_N=1,5V. Beispielhafte Zustände von T7 und T8 sind in 4 dargestellt.
Beachten Sie, dass jede Kombination aus den Transistoren T1-T6 und den Speichervorrichtungen T7-T8 mit Metalloxid-Halbleiter-Feldeffekttransistoren („MOSFETs“) implementiert werden kann. In diesem Beispiel ist T1 ein positiver oder „p“-MOSFET und T3 ist ein negativer oder „n“-MOSFET. Dies wiederum bietet Potenzial für mehr analoge Pegel im Vergleich zu Beispielen, in denen T1 und T3 beide „n“-MOSFETs sind, wobei die Memristor/Transistor-Paare umgekehrt sind. Diese und andere Vorteile, die sich aus dem Schaltungsdesign ergeben, werden für den Fachmann, der diese Offenbarung kennt, offensichtlich werden.
Die aCAM-Beispielzelle 700 in 7 bietet viele „Abstimmknöpfe“ zum Einstellen der Zellenleistung: die Spannungen an DL_P, DL_N, SL_P, SL_N und die programmierten Spannungsschwellen von T7 und T8, zum Beispiel. Die Quelle als GND für die T1- und T2-Pulldown-Transistoren kann auch auf einen globalen Spannungswert ungleich Null geändert werden, um Fälle von Beinahe-Übereinstimmung abzustimmen. Noch andere Abstimmknöpfe oder Quellen für die Einstellung können für den Fachmann, der die Vorteile dieser Offenlegung hat, offensichtlich werden.
8 zeigt eine weitere beispielhafte elektronische Schaltung, die eine aCAM-Zelle 800 implementiert. Die aCAM-Zelle 800 kann z. B. zur Implementierung der aCAM-Zellen 205 aus 2 verwendet werden. Die aCAM-Zelle 800 kann ähnliche Komponenten enthalten, wie sie oben in Bezug auf 6 beschrieben wurden. Wie die aCAM-Zelle 600 von 6 kann die aCAM-Zelle 800 eine „High-Side“ 803 und eine „Low-Side“ 806 umfassen, die so genannt werden, weil die Drei-Anschluss-Speichervorrichtung T7 und die Drei-Anschluss-Speichervorrichtung T8 so programmiert sind, dass sie den Schwellenwert für die hohe Spannung und den Schwellenwert für die niedrige Spannung eines Schwellenbereichs zur Bestimmung einer Eingangsübereinstimmung bestimmen.
Wie die aCAM-Zelle 600 kann auch die aCAM-Zelle 800 Transistoren T1-T6 und Speichervorrichtungen T7-T8 enthalten. Beispielsweise kann die High-Side 803 einen ersten Transistor T1 und eine erste Drei-Anschluss-Speichervorrichtung T7 enthalten, wobei die Speichervorrichtung T7 in Verbindung mit dem Transistor T1 einen ersten Spannungsteiler 809 definiert und, wenn sie programmiert ist, einen hohen Wert V_high aus einem Wertebereich V_range definiert. Die High-Side 803 umfasst ferner einen zweiten Transistor T2, der im Gebrauch anzeigt, ob ein gesuchter Wert mit dem hohen Wert V_high übereinstimmt, wie hier weiter erläutert. In ähnlicher Weise umfasst die Low-Side 806 den Transistor T3 und die Speichervorrichtung T8, die zusammen einen zweiten Spannungsteiler 810 definieren. Wenn die Speichervorrichtung T8 programmiert ist, definiert die Speichervorrichtung T8 den niedrigen Wert V_low des Wertebereichs V_range. Die Low-Side 806 enthält auch einen weiteren Transistor T6, der im Betrieb anzeigt, ob der gesuchte Wert mit dem niedrigen Wert V_low übereinstimmt. In diesem Beispiel enthält die Low-Side 806 außerdem einen Beispiel-Inverter, der durch die Transistoren T4 und T5 gebildet wird. Beachten Sie, dass sich der Inverter T4/T5 im dargestellten Beispiel zwar auf der Low-Side 806 befindet, in anderen Beispielen aber auch auf der High-Side 803 implementiert sein kann.
Im Gegensatz zum Beispiel der aCAM-Zelle 600 können die Drei-Anschluss-Speichervorrichtungen T7 und T8 in diesem Beispiel jedoch n-Typ-Transistoren sein. Beispielsweise können die Drei-Anschluss-Speichervorrichtungen T7 und T8 n-Typ FeFETs sein, und die Transistoren T1 und T3 können p-Typ Transistoren sein. Wie in den vorherigen Beispielen kann die Schwellenspannung jeder der Speichervorrichtungen T7 und T8 durch Programmleitungen eingestellt werden, in diesem Fall durch die Programmleitungen 812 bzw. 813.
Die aCAM-Zelle 800 kann, wie die aCAM-Zelle 600 in 6, auch eine Übereinstimmungsleitung ML und Suchleitungen SL_HI enthalten. Die aCAM-Zelle 800 kann außerdem eine Wortleitung WL, die als Masse dient, und eine Datenleitung DL, die einen Eingangssuchwert tragen kann, enthalten. Wie oben in Bezug auf 6 beschrieben, können die Paare T7/T1 und T8/T3 entsprechende Spannungsteiler definieren, in diesem Fall die Spannungsteiler 809 und 810. Die Spannungsteiler 809, 810 werden verwendet, um V_high und V_low zu kodieren, wenn die Speichervorrichtungen T7 und T8 an den Programmleitungen 812 bzw. 813 programmiert werden. In diesem Beispiel wird also in jedem Paar T1/T7 und T3/T8 die analoge Suche an der Gate-Spannung von Transistor T1 und T3 implementiert, um variable Widerstandsteiler zu erzeugen.
Insbesondere bilden der Speicherbaustein T7 und der Transistor T1 einen Spannungsteiler 809, wobei T7 ein Transistor mit einer einstellbaren Spannungsschwelle sein kann und T1 ein Transistor ist, dessen Widerstand mit der Eingangsspannung an der Datenleitung DL zunimmt. Daher gibt es eine programmierbare Schwellenspannung an T7, und wenn die Eingangsspannung der Datenleitung DL kleiner als die Schwelle ist, schaltet sich der Pull-Down-Transistor T2 ein, der die Übereinstimmungsleitung ML herunterzieht, was ein „Nichtübereinstimmung“-Ergebnis ergibt. In ähnlicher Weise bilden der Speicherbaustein T8 und der Transistor T3 einen weiteren Spannungsteiler 810, und der interne Spannungsknoten wird von den Transistoren T4, T5 invertiert, bevor er an einen weiteren Pull-down-Transistor T6 angelegt wird. Als Ergebnis hält die aCAM-Zelle 800 bei richtig programmierten Spannungsschwellen an den Drei-Anschluss-Speichervorrichtungen T7 und T8 die Übereinstimmungsleitung ML hoch, wenn die Spannung an der Datenleitung DL innerhalb eines bestimmten Bereichs liegt, der durch die programmierten Spannungsschwellen T7 und T8 definiert ist. Umgekehrt wird ML heruntergezogen, wenn die Spannung auf der Datenleitung DL außerhalb des definierten Bereichs liegt, und es kommt zu einer Nichtübereinstimmungssuche.
9 zeigt eine weitere beispielhafte elektronische Schaltung, die eine aCAM-Zelle 900 implementiert. Die aCAM-Zelle 900 kann z. B. zur Implementierung der aCAM-Zellen 205 aus 2 verwendet werden. Die aCAM-Zelle 900 kann ähnliche Komponenten enthalten, wie sie oben in Bezug auf 8 beschrieben wurden. Wie die aCAM-Zelle 800 von 8 kann die aCAM-Zelle 900 eine „High-Side“ 903 und eine „Low-Side“ 906 enthalten. Wie die aCAM-Zelle 800 kann die aCAM-Zelle 900 Transistoren T1-T6 und Speichervorrichtungen T7-T8 enthalten. Wie bei der aCAM-Zelle 800 aus 8 können die Paare T7/T1 und T8/T3 entsprechende Spannungsteiler an der „high side“ 903 bzw. „low side“ 906 definieren. In diesem Fall bilden T7/T1 und T8/3 Spannungsteiler 909 bzw. 910. Wie oben beschrieben, werden die Spannungsteiler 909, 910 verwendet, um V_high und V_low zu kodieren, wenn die Speichervorrichtungen T7 und T8 programmiert werden.
Die aCAM-Zelle 900 kann, wie die aCAM-Zelle 800 von 8, auch eine Übereinstimmungsleitung ML und Suchleitungen SLHI sowie eine Wortleitung WL und eine Datenleitung DL enthalten. Im Gegensatz zu den Speichervorrichtungen T7/T8 der aCAM-Zelle 800 können die Speichervorrichtungen T7/T8 von 9 mit der Datenleitung DL verbunden sein. Beispielsweise können die Speichervorrichtungen T7/T8 von 9 über die Datenleitung DL programmiert werden, anstatt über die Programmleitungen 812 und 813, wie oben in Bezug auf 8 beschrieben. Die Programmierung der Speichervorrichtungen T7/T8 über die Datenleitung DL kann einen geringeren Abfluss von statischem Strom von SLHI zur Weltleitung WL ermöglichen. Außerdem bilden der Transistor T1 und die Speichervorrichtung T7 während der Suche einen CMOS-ähnlichen Inverter anstelle eines NMOS-Inverters wie in 6-8 dargestellt. Dieser CMOS-ähnliche Inverter kann eine schärfere Inversionskurve zwischen der Spannung an der Datenleitung DL und der Spannung an G1 ermöglichen, so dass mehr Bits, d.h. mehr diskrete Spannungspegel an der Datenleitung DL, von der aCAM gesucht und gespeichert werden können. Um die Zustände von T7/T8 nicht zu stören, kann die Suchspannung an der DL unterhalb eines Schwellwertes gehalten werden.

Claims

Eine analoge, inhaltsadressierbare Speicherzelle, umfassend: eine Übereinstimmungsleitung (130; 308), die eine Ladung trägt; eine High-Side (303; 606; 703; 803; 903), die eine hohe Spannungsgrenze für einen Wertebereich kodiert, wobei die High-Side (303; 606; 703; 803; 903) eine erste mindestens Drei-Anschluss-Speichervorrichtung (310; T8; T7) aufweist, wobei die erste Speichervorrichtung (310; T8; T7) mindestens ein erster Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit Floating-Gate oder ein erster ferroelektrischer Feldeffekttransistor (FeFET) (T3; T1) ist, wobei mindestens einer der drei Anschlüsse ein erstes Gate (310a) aufweist, und wobei eine an das erste Gate (310a) der ersten Speichervorrichtung (310; T8; T7) angelegte Eingangsspannung, wenn sie höher als die hohe Spannungsgrenze ist, die erste Speichervorrichtung (310; T8; T7) auf EIN schaltet, wodurch die Übereinstimmungsleitung (130; 308) entladen wird; und eine Low-Side (306; 603; 706; 806; 906), die eine niedrige Spannungsgrenze auf einem Bereich von Werten kodiert, wobei die Low-Side (306; 603; 706; 806; 906) eine zweite mindestens Drei-Anschluss-Speichervorrichtung (312; T7; T8) aufweist, wobei die zweite Speichervorrichtung (312; T7; T8) mindestens ein zweiter Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit Floating-Gate oder ein zweiter ferroelektrischer Feldeffekttransistor (FeFET) (T1; T3) ist, wobei mindestens einer der drei Anschlüsse ein zweites Gate (310a) aufweist, und wobei die an das zweite Gate (310a) der zweiten Speichervorrichtung (312; T7; T8) angelegte Eingangsspannung, wenn sie niedriger als die niedrige Spannungsgrenze ist, die zweite Speichervorrichtung (312; T7; T8) auf EIN schaltet, wodurch die Übereinstimmungsleitung (130; 308) entladen wird.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 1, wobei die erste Drei-Anschluss-Speichervorrichtung (310; T8; T7) und die zweite Drei-Anschluss-Speichervorrichtung (312; T7; T8) Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) mit Floating-Gate (310b) sind.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 2, wobei die hohe Spannungsgrenze durch eine erste Ladung abgestimmt werden kann, die an ein erstes Floating-Gate (310b) der ersten Speichervorrichtung (310; T8; T7) angelegt wird, und die Niederspannungsgrenze durch eine zweite Ladung abgestimmt werden kann, die an ein zweites Floating-Gate (310b) der zweiten Speichervorrichtung (312; T7; T8) angelegt wird.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 1, wobei die erste Drei-Anschluss-Speichervorrichtung (310; T8; T7) und die zweite Drei-Anschluss-Speichervorrichtung (312; T7; T8) ferroelektrische Feldeffekttransistoren (FeFETs) sind.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 4, wobei die hohe Spannungsgrenze durch eine erste Polarisationsladung abgestimmt werden kann, die an eine erste ferroelektrische Schicht (310b) der ersten Speichervorrichtung (310; T8; T7) angelegt wird, und die Niederspannungsgrenze durch eine zweite Polarisationsladung abgestimmt werden kann, die an eine zweite ferroelektrische Schicht (310b) der zweiten Speichervorrichtung (312; T7; T8) angelegt wird.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 1, wobei die Übereinstimmungsleitung (130; 308) vorgeladen ist.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 6, wobei die Übereinstimmungsleitung (130; 308) geladen bleibt, wenn die angelegte Eingangsspannung niedriger als die obere Spannungsgrenze und höher als die untere Spannungsgrenze ist.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 7, wobei die Übereinstimmungsleitung (130; 308) eine Übereinstimmung anzeigt, bei der die Übereinstimmungsleitung (130; 308) nach Anlegen der Eingangsspannung geladen bleibt.
Ein analoger inhaltsadressierbarer Speicher, umfassend: eine Vielzahl von Eingangsspannungen, mit denen ein Eingangsmuster im Gebrauch geladen werden kann; und ein analoges Speicherzellenarray (110; 200) zum Empfangen der mehreren Eingangsspannungen, wobei jede Zelle (120; 205) des analogen Speicherzellenarrays (110; 200) Folgendes umfasst: eine High-Side (303; 606; 703; 803; 903), die eine hohe Spannungsgrenze kodiert, wobei die High-Side (303; 606; 703; 803; 903) eine erste mindestens Drei-Anschluss-Speichervorrichtung (310; T8; T7) aufweist, wobei die erste Speichervorrichtung (310; T8; T7) mindestens ein erster Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit Floating-Gate oder ein erster ferroelektrischer Feldeffekttransistor (FeFET) (T3; T1) ist, wobei mindestens einer der drei Anschlüsse ein erstes Gate (310a) aufweist, und wobei eine Eingangsspannung der Vielzahl von Eingangsspannungen an das erste Gate (310a) der ersten Speichervorrichtung (310; T8; T7) angelegt wird, wobei, wenn die Eingangsspannung höher als die hohe Spannungsgrenze ist, die erste Speichervorrichtung (310; T8; T7) eingeschaltet wird, was eine Übereinstimmungsleitung (130; 308) der analogen Speicherzelle (120; 205) entlädt; und eine Low-Side (306; 603; 706; 806; 906), die eine niedrige Spannungsgrenze auf einem Bereich von Werten kodiert, wobei die Low-Side (306; 603; 706; 806; 906) eine zweite mindestens Drei-Anschluss-Speichervorrichtung (312; T7; T8) aufweist, wobei die zweite Speichervorrichtung (312; T7; T8) mindestens ein zweiter Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit Floating-Gate oder ein zweiter ferroelektrischer Feldeffekttransistor (FeFET) (T1; T3) ist, wobei mindestens einer der drei Anschlüsse ein zweites Gate (310a) aufweist, und wobei die Eingangsspannung der Vielzahl von Eingangsspannungen an das zweite Gate (310a) der zweiten Speichervorrichtung (312; T7; T8) angelegt wird, wobei, wenn die Eingangsspannung niedriger als die niedrige Spannungsgrenze ist, die zweite Speichervorrichtung (312; T7; T8) eingeschaltet wird, wodurch die Übereinstimmungsleitung (130; 308) entladen wird.
Analoger, inhaltsadressierbarer Speicher nach Anspruch 9, der ferner mindestens eines der folgenden Elemente umfasst: ein Suchdatenregister (105), in das bei Verwendung über die Eingänge ein digitales Eingangsmuster geladen werden kann; und einen Kodierer (115), der einen Übereinstimmungsort für das analoge Eingangsmuster innerhalb des analogen Speicherzellenarrays (110; 200) erzeugt.
Analoger inhaltsadressierbarer Speicher nach Anspruch 9, wobei die Übereinstimmungsleitung (130; 308) vorgeladen ist.
Analoger, inhaltsadressierbarer Speicher nach Anspruch 9, wobei die erste Speichervorrichtung (310; T8; T7) und die zweite Speichervorrichtung (312; T7; T8) ferroelektrische Feldeffekttransistoren (FeFETs) sind und die an der ersten und zweiten Speichervorrichtung angelegte Eingangsspannung ein vorbestimmter Polarisationswert ist.
Analoger, inhaltsadressierbarer Speicher nach Anspruch 9, wobei die erste Drei-Anschluss-Speichervorrichtung (310; T8; T7) und die zweite Drei-Anschluss-Speichervorrichtung (312; T7; T8) Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) mit Floating-Gate sind und die an die erste und zweite Speichervorrichtung angelegte Eingangsspannung eine vorbestimmte Vorspannung an die erste und zweite Speichervorrichtung anlegt.
Eine analoge, inhaltsadressierbare Speicherzelle, umfassend: eine Übereinstimmungsleitung (130; 308) mit einer Ladung; mindestens eine Datenleitung zur Übertragung einer Eingangsspannung; eine High-Side (303; 606; 703; 803; 903), die eine hohe Spannung kodiert, die an einen Bereich von Werten gebunden ist, wobei die High-Side (303; 606; 703; 803; 903) eine erste programmierbare mindestens Drei-Anschluss-Speichervorrichtung (310; T8; T7) aufweist, wobei die erste Speichervorrichtung (310; T8; T7) mindestens ein erster Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit Floating-Gate oder ein erster ferroelektrischer Feldeffekttransistor (FeFET) (T3; T1) ist, wobei mindestens einer der drei Anschlüsse ein erstes Gate (310a) aufweist und wobei eine erste Spannung, die an das erste Gate (310a) angelegt wird, wenn sie höher als die hohe Spannungsgrenze ist, die erste Speichervorrichtung (310; T8; T7) auf EIN schaltet, wodurch die Übereinstimmungsleitung heruntergezogen wird; und eine Low-Side (306; 603; 706; 806; 906), die eine auf einen Wertebereich begrenzte niedrige Spannung kodiert, wobei die Low-Side (306; 603; 706; 806; 906) eine zweite programmierbare mindestens Drei-Anschluss-Speichervorrichtung (312; T7; T8) aufweist, wobei die zweite Speichervorrichtung (312; T7; T8) mindestens ein zweiter Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit Floating-Gate oder ein zweiter ferroelektrischer Feldeffekttransistor (FeFET) (T1; T3) ist, wobei mindestens einer der drei Anschlüsse ein zweites Gate (310a) aufweist, und wobei eine an das zweite Gate (310a) angelegte zweite Spannung wenn sie niedriger als die niedrige Spannungsgrenze ist, die zweite Speichervorrichtung (312; T7; T8) auf EIN schaltet, wodurch die Übereinstimmungsleitung (130; 308) heruntergezogen wird.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 14, wobei sich die High-Side (303; 606; 703; 803; 903) und die Low-Side (306; 603; 706; 806; 906) eine einzelne Datenleitung (DL) der mindestens einen Datenleitung teilen.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 15, wobei die gemeinsame einzelne Datenleitung (DL) das erste und zweite Gate (310a) der ersten und zweiten Speichervorrichtung programmiert.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 15, wobei die erste Speichervorrichtung (310; T8; T7) und die zweite Speichervorrichtung (312; T7; T8) ferroelektrische Feldeffekttransistoren (FeFETs) sind und die an der ersten und zweiten Speichervorrichtung angelegte Eingangsspannung ein vorbestimmter Polarisationswert ist.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 14, wobei die am ersten Gate (310a) angelegte Spannung und die am zweiten Gate (310a) angelegte Spannung feste Werte zwischen 0 und einer Spannung an einem Drain (310d) der ersten Speichervorrichtung (310; T8; T7) oder einer Spannung an einem Drain (310d) der zweiten Speichervorrichtung (312; T7; T8) sind.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 14, wobei die Übereinstimmungsleitung (130; 308) vorgeladen ist.
Analoge, inhaltsadressierbare Speicherzelle nach Anspruch 14, wobei mindestens eine der Low-Side (306; 603; 706; 806; 906) und der High-Side (303; 606; 703; 803; 903) einen Inverter (T4/T5) aufweist.