DE102020204283A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102020204283A1
DE102020204283A1 DE102020204283.7A DE102020204283A DE102020204283A1 DE 102020204283 A1 DE102020204283 A1 DE 102020204283A1 DE 102020204283 A DE102020204283 A DE 102020204283A DE 102020204283 A1 DE102020204283 A1 DE 102020204283A1
Authority
DE
Germany
Prior art keywords
chip
switching element
secondary side
semiconductor device
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020204283.7A
Other languages
English (en)
Inventor
Motoki Imanishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102020204283A1 publication Critical patent/DE102020204283A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

Eine Halbleitervorrichtung umfasst: IGBTs (21 und 22), um einen Inverter auszubilden; einen Primärseiten-IC-Chip (5), um ein elektrisches Signal im Ansprechen auf ein Eingangssignal auszugeben; einen Sekundärseiten-IC-Chip (8), um den IGBT (21) basierend auf dem elektrischen Signal anzusteuern; und einen Sekundärseiten-IC-Chip (9), um den IGBT (22) basierend auf dem elektrischen Signal anzusteuern. Der Primärseiten-IC-Chip (5) umfasst isolierende Elemente (6 und 7), welche elektrisch von den Sekundärseiten-IC-Chips (8 und 9) isoliert sind. Der Sekundärseiten-IC-Chip (8) ist auf dem IGBT (21) gestapelt. Der Sekundärseiten-IC-Chip (9) ist auf dem IGBT (22) gestapelt.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft spritzgepresste Leistungsmodule.
  • Beschreibung des Standes der Technik
  • Ein spritzgepresstes Leistungsmodul zur Verwendung in einer Invertervorrichtung umfasst Schaltelemente, welche auf Anschlussrahmen angeordnet sind und einen Steuer-IC-Chip. In einem Fall, in dem ein HVIC-Pegelumsetzer als ein Mittel zur Übertragung von Signalen verwendet wird, um eine Funktionalität und Leistung der Leistungsmodule zu verbessern, besteht eine Beschränkung bezüglich einer Übertragungsgeschwindigkeit, Fehlfunktion und dergleichen. Es ist daher notwendig, einen isolierenden Treiber einzusetzen, auf welchem eine Signalisolation montiert ist, aber der auf Anschlussrahmen montierte isolierende Treiber weist ein unten beschriebenes Problem auf.
  • Ein herkömmlicher High-Side-Treiber weist eine Single-Chip-Konfiguration auf, in welcher der HVIC-Pegelumsetzer integriert ist, wobei der isolierende Treiber eine Multi-Chip-Konfiguration aufweist, um eine Isolation zwischen einer Primärseite und einer Sekundärseite sicherzustellen. Es ist erforderlich, Sekundärseiten-Chips auf beliebigen U-, V-, und W-Potentialreferenzen anzuordnen, aber sie können nicht direkt auf einem Anschlussrahmen mit einem P-Potential angeordnet werden, da der Anschlussrahmen das Potential aufweist. Wenn die Sekundärseiten-Chips andererseits auf Anschlussrahmen angeordnet werden, welche U-, V-, und W-Potentiale umfassen, ist eine Chip-Anordnung extrem kompliziert und verschlechtert einen Zusammenbau, so dass es schwierig ist, die Multi-Chip-Konfiguration einzusetzen.
  • Ein herkömmlicher Anschlussrahmen weist ein Referenzpotential eines Gate-Treibers auf, aber das Führen von Verdrahtungen und Anschlussrahmen von U-, V-, und W-Potentialen ist extrem erhöht, wodurch eine Fehlfunktion verursacht werden kann.
  • Ein Verfahren zum Lösen eines Problems von Potentialen, welches verursacht wird, wenn der isolierende Treiber auf den Anschlussrahmen montiert wird, ist zum Beispiel in der Japanischen Patentanmeldungsoffenlegungs-Nr. 2015-149731 und der Japanischen Patentanmeldungsoffenlegungs-Nr. 2010-225952 offenbart. Die Japanische Patentanmeldungsoffenlegungs-Nr. 2015-149731 offenbart eine Technologie zum Anordnen eines Primärseiten-Chips und eine Sekundärseiten-Chips auf Anschlussrahmen, welche unterschiedliche Potentiale hinsichtlich einer Funktionalität aufweisen, die in einem Multi-Chip enthalten ist, welcher in einem isolierenden Treiber enthalten ist. Die Japanische Patentanmeldungsoffenlegungs-Nr. 2015-149731 offenbart jedoch keine Technologie, welche sich auf eine Chip-Konfiguration eines Leistungsmoduls bezieht.
  • Die Japanische Patentanmeldungsoffenlegungs-Nr. 2010-225952 offenbart eine Technologie, welche sich auf eine Form einer Montage eines gestapelten Chips bezieht. In der Technologie, welche in der Japanischen Patentanmeldungsoffenlegungs-Nr. 2010-225952 offenbart ist, werden, wenn Schaltelemente zu einem Totem-Pole verbunden sind, ein High-Side-Chip und ein Low-Side-Chip gestapelt, um montiert zu werden, und ein Steuer-IC-Chip wird zusätzlich gestapelt. Die Schaltelemente sind als Totem-Pole verbunden, in einem Zustand eines Kollektor-Potentials als ein Potential einer rückwärtigen Fläche des Low-Side-Chips welche auf einem Emitter-Potential als ein Potential einer vorderen Fläche des High-Side-Chips gestapelt ist, und ein Emitter-Potential als ein Potential einer vorderen Fläche des Low-Side-Chips wird zu einem GND-Potential. Die Technologie ist eine Technologie zum weiteren Verbinden eines Potentials einer rückwärtigen Fläche des Steuer-IC-Chips mit dem Emitter-Potential als das Potential der vorderen Fläche des Low-Side-Chips, um dadurch die Schaltelemente und den Steuer-IC-Chip durch Montage mittels Stapeln zu verbinden.
  • In der in der Japanischen Patentanmeldungsoffenlegungs-Nr. 2010-225952 offenbarten Technologie ist es jedoch erforderlich, eine Wärmeableitung zu betrachten, da der Low-Side-Chip und der High-Side-Chip, welche zum Montieren gestapelt sind, heiß werden, und es ist weiter erforderlich, einen Unterschied in der Chip-Größe zu erhöhen, um den Low-Side-Chip und den High-Side-Chip nach der Montage durch Stapeln drahtzubonden. Dies kann zur Reduzierung eines Design-Freiheitsgrades einer Halbleitervorrichtung führen.
  • Zusammenfassung
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Technologie bereitzustellen, welche eine Verbesserung in einem Design-Freiheitsgrad ermöglicht, wenn eine Halbleitervorrichtung einen gestapelten Aufbau aufweist, in welchem eine Mehrzahl von Chips gestapelt ist.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein High-Side-Schaltelement, ein Low-Side-Schaltelement, einen Primärseiten-IC-Chip, einen ersten Sekundärseiten-IC-Chip, und einen zweiten Sekundärseiten-IC-Chip. Das High-Side-Schaltelement und das Low-Side-Schaltelement bilden einen Inverter. Der Primärseiten-IC-Chip gibt ein elektrisches Signal im Ansprechen auf ein Eingangssignal aus. Der erste Sekundärseiten-IC-Chip steuert das High-Side-Schaltelement basierend auf dem elektrischen Signal an. Der zweite Sekundärseiten-IC-Chip steuert das Low-Side-Schaltelement basierend auf dem elektrischen Signal an. Der Primärseiten-IC-Chip umfasst ein isolierendes Element, welches vom ersten Sekundärseiten-IC-Chip und vom zweiten Sekundärseiten-IC-Chip isoliert ist. Der erste Sekundärseiten-IC-Chip ist auf dem High-Side-Schaltelement gestapelt. Der zweite Sekundärseiten-IC-Chip ist auf dem Low-Side-Schaltelement gestapelt.
  • Das High-Side-Schaltelement und das Low-Side-Schaltelement sind nicht aufeinandergestapelt, so dass eine Wärmeableitung des High-Side-Schaltelementes und des Low-Side-Schaltelementes nicht beeinträchtigt wird, und daher besteht kein Bedarf, einen Unterschied ihrer Chip-Größen zu erhöhen. Ein Design-Freiheitsgrad der Halbleitervorrichtung kann dadurch verbessert werden.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung, werden anhand der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Figuren deutlicher.
  • Figurenliste
    • 1 ist ein Schaltbild, welches eine Phase einer Halbleitervorrichtung gemäß Ausführungsform 1 zeigt;
    • 2 ist eine schematische Ansicht, welche ein Verfahren zur Montage der Halbleitervorrichtung veranschaulicht;
    • 3 ist eine Draufsicht, welche einen Zustand von Chips veranschaulicht, die auf einem Anschlussrahmen montiert sind;
    • 4 ist eine Schnittansicht eines Sekundärseiten-IC-Chips;
    • 5 ist ein Blockschaltbild, welches eine Phase einer Halbleitervorrichtung gemäß Ausführungsform 2 zeigt; und
    • 6 ist eine schematische Ansicht, welche ein Montageverfahren einer Halbleitervorrichtung gemäß Ausführungsform 3 veranschaulicht.
  • Beschreibung der bevorzugten Ausführungsformen
  • <Ausführungsform 1 >
  • Ausführungsform 1 der vorliegenden Erfindung wird nachfolgend mit Bezug zu den Figuren beschrieben. 1 ist ein Schaltbild, welches eine Phase der Halbleitervorrichtung gemäß Ausführungsform 1 zeigt. 2 ist eine schematische Ansicht, welche ein Verfahren zur Montage der Halbleitervorrichtung veranschaulicht. 3 ist eine Draufsicht, welche einen Zustand von Chips veranschaulicht, die auf Anschlussrahmen montiert sind.
  • Wie in 1 gezeigt, ist die Halbleitervorrichtung ein spritzgepresstes Leistungsmodul, und sie umfasst einen Bipolartransistor mit isolierter Gate-Elektrode (IGBT) 21 als High-Side-Schaltelement, einen IGBT 22 als Low-Side-Schaltelement, Freilaufdioden (FWD) 23 und 24, einen Primärseiten-IC-Chip 5, einen Sekundärseiten-IC-Chip 8 als einen ersten Sekundärseiten-IC-Chip, und einen Sekundärseiten-IC-Chip 9 als einen zweiten Sekundärseiten-IC-Chip. Die Halbleitervorrichtung umfasst darüber hinaus einen VDD1-Anschluss, einen VDD2-Anschluss, einen VDD3-Anschluss, einen HIN-Anschluss, einen LIN-Anschluss, einen COM-Anschluss, einen P-Anschluss, einen OUT-Anschluss, und einen N-Anschluss.
  • Wie in den 1 und 2 gezeigt, ist der Primärseiten-IC-Chip 5 auf einer Vorderseite eines Anschlussrahmens 10 montiert, welcher mit einem COM-Potential verbunden ist. Eine Energieversorgungselektrode des Primärseiten-IC-Chips 5 ist mit dem VDD1-Anschluss verbunden, und es wird ein Strom vom VDD1-Anschluss an den Primärseiten-IC-Chip 5 bereitgestellt. Der Primärseiten-IC-Chip 5 umfasst isolierende Elemente 6 und 7, welche elektrisch von den Sekundärseiten-IC-Chips 8 und 9 isoliert sind, und gibt elektrische Signale im Ansprechen auf Eingangssignale aus, welche vom HIN-Anschluss und dem LIN-Anschluss in die Sekundärseiten-IC-Chips 8 und 9 eingespeist werden.
  • Wie in den 2 und 3 veranschaulicht, sind der IGBT 21 und der Sekundärseiten-IC-Chip 8 gestapelt, und der IGBT 22 und der Sekundärseiten-IC-Chip 9 sind gestapelt. Der IGBT 21 und der Sekundärseiten-IC-Chip 8 sind unter Verwendung von Lot miteinander verbunden, und der IGBT 22 und der Sekundärseiten-IC-Chip 9 sind unter Verwendung von Lot miteinander verbunden.
  • Wie in den 1 bis 3 veranschaulicht, ist eine Energieversorgungselektrode des Sekundärseiten-IC-Chip 8 mit dem VDD3-Anschluss (VDD3U-, VDD3V-, und VDD3W-Anschlüsse in 3) verbunden, und ein Strom wird vom VDD3-Anschluss an den Sekundärseiten-IC-Chip 8 bereitgestellt. Der Sekundärseiten-IC-Chip 8 umfasst einen Treiber (nicht veranschaulicht), zum Ansteuern des IGBT 21, basierend auf dem elektrischen Signalausgang vom Primärseiten-IC-Chip 5.
  • Die IGBTs 21 und 22 bilden einen Inverter. Der IGBT 21 ist ein SiC-Element, und ist auf einer vorderen Fläche eines Anschlussrahmens 11 montiert, welcher mit einem P-Anschluss verbunden ist. Eine Kollektor-Elektrode ist in einer rückwärtigen Fläche des IGBT 21 vorgesehen, und die Kollektor-Elektrode des IGBT 21 ist mit dem P-Anschluss verbunden. Eine Gate-Elektrode und eine Emitter-Elektrode sind in einer vorderen Fläche des IGBT 21 vorgesehen, und der Sekundärseiten-IC-Chip 8 ist auf der Emitter-Elektrode des IGBT 21 montiert (ein Verbindungspunkt A in 1). Eine Referenzpotential-Elektrode zum Bereitstellen eines Minimalpotentials des Sekundärseiten-IC-Chips 8 ist in einer rückwärtigen Fläche des Sekundärseiten-IC-Chips 8 vorgesehen, und folglich ist die Referenzpotential-Elektrode des Sekundärseiten-IC-Chips 8 mit der Emitter-Elektrode des IGBT 21 verbunden (der Verbindungspunkt A in 1).
  • Wie in den 1 und 3 veranschaulicht, ist eine Energieversorgungselektrode des Sekundärseiten-IC-Chips 9 mit dem VDD2-Anschluss (VDD2U-, VDD2V-, und VDD2W-Anschlüsse in 3) verbunden, und ein Strom wird vom VDD2-Anschluss an den Sekundärseiten-IC-Chip 9 bereitgestellt. Der Sekundärseiten-IC-Chip 9 umfasst einen Treiber (nicht veranschaulicht), zum Ansteuern des IGBT 22, basierend auf dem elektrischen Signalausgang vom Primärseiten-IC-Chip 5.
  • Der IGBT 22 ist ein SiC-Element, und ist auf jeder vorderen Fläche der Anschlussrahmen 12, 13, und 14 montiert, welche jeweils mit einem UOUT-Anschluss, einen VOUT-Anschluss, und einem WOUT-Anschluss verbunden sind. Eine Kollektor-Elektrode ist in einer rückwärtigen Fläche des IGBT 22 vorgesehen, und die Kollektor-Elektrode des IGBT 22 ist mit einem beliebigen Anschluss aus dem UOUT-Anschluss, dem VOUT-Anschluss, und dem WOUT-Anschluss verbunden. Eine Gate-Elektrode und eine Emitter-Elektrode sind in einer vorderen Fläche des IGBT 22 vorgesehen, und der Sekundärseiten-IC-Chip 9 ist auf der Emitter-Elektrode des IGBT 22 montiert (ein Verbindungspunkt B in 1). Eine Referenzpotential-Elektrode zum Bereitstellen eines Minimalpotentials des Sekundärseiten-IC-Chips 9 ist in einer rückwärtigen Fläche des Sekundärseiten-IC-Chips 9 vorgesehen, und folglich ist die Referenzpotential-Elektrode des Sekundärseiten-IC-Chips 9 mit der Emitter-Elektrode des IGBT 22 verbunden (der Verbindungspunkt B in 1). Die IGBTs 21 und 22 müssen nicht die SiC-Elemente sein, sondern können GaN-Elemente sein.
  • Wie in den 1 bis 3 gezeigt, ist die FWD 23 auf der vorderen Fläche des Anschlussrahmens 11 montiert, welcher mit dem P-Anschluss verbunden ist. Eine Kathoden-Elektrode ist in einer rückwärtigen Fläche der FWD 23 vorgesehen, und die Kathoden-Elektrode der FWD 23 ist mit dem P-Anschluss verbunden. Eine Anoden-Elektrode ist in einer vorderen Fläche der FWD 23 vorgesehen, und die Anoden-Elektrode der FWD 23 ist mit der Emitter-Elektrode des IGBT 21 mittels Drähten verbunden, und ist mit einem beliebigen Anschluss aus dem UOUT-Anschluss, dem VOUT-Anschluss, und dem WOUT-Anschluss mittels eines Drahtes verbunden.
  • Wie in den 1 bis 3 veranschaulicht, ist die FWD 24 auf jeder der vorderen Flächen der Anschlussrahmen 12, 13, und 14 montiert, welche jeweils mit dem UOUT-Anschluss, dem VOUT-Anschluss, und dem WOUT-Anschluss verbunden sind. Eine Kathoden-Elektrode ist in einer rückwärtigen Fläche der FWD 24 vorgesehen, und die Kathoden-Elektrode der FWD 24 ist mit einem beliebigen Anschluss aus dem UOUT-Anschluss, dem VOUT-Anschluss, und dem WOUT-Anschluss verbunden. Eine Anoden-Elektrode ist in einer vorderen Fläche der FWD 24 vorgesehen, und die Anoden-Elektrode der FWD 24 ist mit der Emitter-Elektrode des IGBT 22 durch Drähte verbunden, und ist mit einem beliebigen Anschluss aus einem UN-Anschluss, einem VN-Anschluss, und einem WN-Anschluss mittels eines Drahtes verbunden.
  • Als Nächstes wird eine Verbindung zum IGBT 21 in einem Gehäuse beschrieben, in welchem der Sekundärseiten-IC-Chip 8 auf der vorderen Fläche des IGBT 21 gestapelt ist. 4 ist eine Schnittansicht eines Sekundärseiten-IC-Chips 8. Es wird hier nur der Sekundärseiten-IC-Chip 8 beschrieben, da der Sekundärseiten-IC-Chip 9 eine ähnliche Konfiguration aufweist, wie der Sekundärseiten-IC-Chip 8.
  • Wie in 4 veranschaulicht, weist der Sekundärseiten-IC-Chip 8 eine BCDMOS-Konfiguration auf, und umfasst einen n-Kanal MOSFET und einen p-Kanal MOSFET. Eine Referenzpotential-Elektrode 20 ist in der rückwärtigen Fläche des Sekundärseiten-IC-Chips 8 vorgesehen. Die Referenzpotential-Elektrode 20 des Sekundärseiten-IC-Chips 8 ist auf der Emitter-Elektrode gestapelt, welche in der vorderen Fläche des IGBT 21 (siehe 2) vorgesehen ist, um elektrisch mit der Emitter-Elektrode des IGBT 21 verbunden zu sein. Ein Referenzpotential (Minimalpotential) des Sekundärseiten-IC-Chips 8 wird somit (ungefähr) identisch zu einem Emitter-Potential des IGBT 21.
  • Wie oben beschrieben, umfasst die Halbleitervorrichtung gemäß Ausführungsform 1 die IGBTs 21 und 22, um einen Inverter auszubilden, den Primärseiten-IC-Chip 5, um ein elektrisches Signal im Ansprechen auf die Eingangssignale auszugeben, den Sekundärseiten-IC-Chip 8, um den IGBT 21 basierend auf dem elektrischen Signal anzusteuern, und den Sekundärseiten-IC-Chip 9, um den IGBT 22 basierend auf dem elektrischen Signal anzusteuern. Der Primärseiten-IC-Chip 5 umfasst die isolierenden Elemente 6 und 7, welche elektrisch von den Sekundärseiten-IC-Chips 8 und 9 isoliert sind. Der Sekundärseiten-IC-Chip 8 ist auf dem IGBT 21 gestapelt. Der Sekundärseiten-IC-Chip 9 ist auf dem IGBT 22 gestapelt.
  • Die IGBTs 21 und 22 sind nicht aufeinandergestapelt, so dass eine Wärmeableitung der IGBTs 21 und 22 nicht beeinträchtigt wird, und daher besteht kein Bedarf, einen Unterschied in ihren Chip-Größen zu erhöhen. Ein Design-Freiheitsgrad der Halbleitervorrichtung kann dadurch verbessert werden.
  • Da der Sekundärseiten-IC-Chip 8 auf der Emitter-Elektrode des IGBT 21 gestapelt ist, und da der Sekundärseiten-IC-Chip 9 auf der Emitter-Elektrode des IGBT 22 gestapelt ist, können die Referenzpotential-Elektroden 20 der Sekundärseiten-IC-Chips 8 und 9 mit den Emitter-Elektroden der IGBTs 21 und 22 verbunden werden, ohne irgendwelche Drähte zu verwenden. Eine parasitäre Induktivität und ein Verdrahtungswiderstand, welche sich auf die Verbindung zwischen den Sekundärseiten-IC-Chips 8 und 9 und den IGBTs 21 und 22 beziehen, können dadurch reduziert werden.
  • <Ausführungsform 2>
  • Eine Halbleitervorrichtung gemäß Ausführungsform 2 wird als Nächstes beschrieben. 5 ist ein Blockschaltbild, welches eine Phase der Halbleitervorrichtung gemäß Ausführungsform 2 zeigt. In Ausführungsform 2 tragen dieselben Komponenten wie jene in Ausführungsform 1 dieselben Bezugszeichen wie jene in Ausführungsform 1, und deren Beschreibung wird ausgelassen.
  • Wie in 5 gezeigt, umfasst die Halbleitervorrichtung des Weiteren Bootstrap-Dioden 30 und 31 in Ausführungsform 2.
  • Die Bootstrap-Diode 30 ist mit dem Sekundärseiten-IC-Chip 8 verbunden, und die Bootstrap-Diode 31 ist mit dem Sekundärseiten-IC-Chip 9 verbunden. Konkret ist eine Anode der Bootstrap-Diode 30 mit einer Energieversorgung verbunden, welche mit der Energieversorgungselektrode des Primärseiten-IC-Chips 5 verbunden ist, und eine Kathode der Bootstrap-Diode 30 ist mit der Energieversorgungselektrode des Sekundärseiten-IC-Chips 8 verbunden.
  • Auf ähnliche Weise ist eine Anode der Bootstrap-Diode 31 mit der Energieversorgung verbunden, welche mit der Energieversorgungselektrode des Primärseiten-IC-Chips 5 verbunden ist, und eine Kathode der Bootstrap-Diode 31 ist mit der Energieversorgungselektrode des Sekundärseiten-IC-Chips 9 verbunden. Die Bootstrap-Dioden 30 und 31 ermöglichen das Bereitstellen von Strömen von der Energieversorgung zu den Energieversorgungselektroden der Sekundärseiten-IC-Chips 8 und 9.
  • Wie oben beschrieben, umfasst die Halbleitervorrichtung gemäß Ausführungsform 2 ferner die Bootstrap-Dioden 30 und 31, deren Anoden mit der Energieversorgung verbunden sind, welche mit der Energieversorgungselektrode des Primärseiten-IC-Chips 5 verbunden ist und deren Kathoden mit den Energieversorgungselektroden der Sekundärseiten-IC-Chips 8 und 9 verbunden sind. Die Bootstrap-Dioden 30 und 31 stellen die Ströme von der Energieversorgung an die Energieversorgungselektroden der Sekundärseiten-IC-Chips 8 und 9 bereit. Die Sekundärseiten-IC-Chips 8 und 9 können daher die Energieversorgung des Primärseiten-IC-Chips 5 gemeinsam nutzen, so dass die Anzahl von Energieversorgungen auf eine verringert werden kann.
  • <Ausführungsform 3>
  • Eine Halbleitervorrichtung gemäß Ausführungsform 3 wird als Nächstes beschrieben. 6 ist eine schematische Ansicht, welche ein Montageverfahren der Halbleitervorrichtung gemäß Ausführungsform 3 veranschaulicht. Die FWDs 23 und 24 und die Verbindungen zu diesen sind nicht veranschaulicht. In Ausführungsform 3 tragen dieselben Komponenten wie jene, die in den Ausführungsformen 1 und 2 beschrieben sind, dieselben Bezugszeichen wie jene in den Ausführungsformen 1 und 2, und deren Beschreibung wird ausgelassen.
  • Wie in 6 veranschaulicht, ist in Ausführungsform 3 eine Temperaturmessdiode 40 in den Sekundärseiten-IC-Chip 8 integriert, so dass eine Übergangstemperatur des IGBT 21 erfasst werden kann. Obwohl der Sekundärseiten-IC-Chip 9 in 6 nicht veranschaulicht ist, ist die Temperaturmessdiode 40 auch in den Sekundärseiten-IC-Chip 9 integriert, so dass die Übergangstemperatur des IGBT 22 erfasst werden kann. Die Übergangstemperatur bezieht sich hier auf die Temperatur eines PN-Übergangs in jedem der IGBTs 21 und 22.
  • Wie oben beschrieben, ist in der Halbleitervorrichtung gemäß Ausführungsform 3 die Temperaturmessdiode 40 in jedem der Sekundärseiten-IC-Chips 8 und 9 integriert, um dem Bedarf an einem auf jedem der IGBTs 21 und 22 montierten Temperatursensor zu eliminieren. Folglich sind nur die Sekundärseiten-IC-Chips 8 und 9 auf den Emitter-Elektroden der IGBTs 21 und 22 angeordnet, um den Bedarf einer Region zu eliminieren, in welcher der Temperatursensor montiert wird, so dass eine Chip-Verkleinerung der IGBTs 21 und 22 erreicht werden kann.
  • Wie in Ausführungsform 1 beschrieben, sind die IGBTs 21 und 22 SiC-Elemente. Da die Region, in welcher der Temperatursensor montiert ist, unnötig wird, können ungenutzte Regionen und Kosten der IGBTs 21 und 22 reduziert werden.
  • In einem Fall, in dem die IGBTs 21 und 22 alternativ die GaN-Elemente sind, können die unbenutzten Regionen und die Kosten der IGBTs 21 und 22 reduziert werden, da die Region, in welcher der Temperatursensor montiert wird, unnötig ist. Durch ein Hochladungsträgertreiben, welches die GaN-Elemente charakterisiert, ist es möglich, die Vorteile einer Hochgeschwindigkeit des Treibers der jeweiligen Sekundärseiten-IC-Chips 8 und 9 zu nutzen.
  • Ausführungsformen der vorliegenden Erfindung können miteinander frei kombiniert werden, und können innerhalb des Schutzumfangs der Erfindung in geeigneter Weise modifiziert oder ausgelassen werden.
  • Während die Erfindung im Detail gezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen erdacht werden können, ohne den Schutzumfang der Erfindung zu verlassen.

Claims (6)

  1. Halbleitervorrichtung umfassend: • ein High-Side-Schaltelement (21) und ein Low-Side-Schaltelement (22), um einen Inverter auszubilden; • einen Primärseiten-IC-Chip (5) zum Ausgeben eines elektrischen Signals im Ansprechen auf ein Eingangssignal; • einen ersten Sekundärseiten-IC-Chip (8), um das High-Side-Schaltelement (21) basierend auf dem elektrischen Signal anzusteuern; und • einen zweiten Sekundärseiten-IC-Chip (9), um das Low-Side-Schaltelement (22) basierend auf dem elektrischen Signal anzusteuern, wobei • der Primärseiten-IC-Chip (5) ein isolierendes Element umfasst, welches elektrisch vom ersten Sekundärseiten-IC-Chip (8) und vom zweiten Sekundärseiten-IC-Chip (9) isoliert ist, • der erste Sekundärseiten-IC-Chip (8) auf dem High-Side-Schaltelement (21) gestapelt ist, und • der zweite Sekundärseiten-IC-Chip (9) auf dem Low-Side-Schaltelement (22) gestapelt ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei • der erste Sekundärseiten-IC-Chip (8) auf einer Emitter-Elektrode des High-Side-Schaltelementes (21) gestapelt ist, und • der zweite Sekundärseiten-IC-Chip (9) auf einer Emitter-Elektrode des Low-Side-Schaltelementes (22) gestapelt ist.
  3. Halbleitervorrichtung nach Anspruch 1 weiter umfassend • eine Bootstrap-Diode (30, 31), deren Anode mit einer Energieversorgung verbunden ist, welche mit einer Energieversorgungselektrode des Primärseiten-IC-Chips (5) verbunden ist und deren Kathode mit den Energieversorgungselektroden des ersten Sekundärseiten-IC-Chips (8) und des zweiten Sekundärseiten-IC-Chips (9) verbunden ist, wobei • die Bootstrap-Diode (30, 31) einen Strom von der Energieversorgung an die Energieversorgungselektroden des ersten Sekundärseiten-IC-Chips (8) und des zweiten Sekundärseiten-IC-Chips (9) bereitstellt.
  4. Halbleitervorrichtung nach Anspruch 1, wobei • eine Temperaturmessdiode (40) jeweils in den ersten Sekundärseiten-IC-Chip (8) und den zweiten Sekundärseiten-IC-Chip (9) integriert ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei • das High-Side-Schaltelement (21) und das Low-Side-Schaltelement (22) SiC-Elemente sind.
  6. Halbleitervorrichtung nach Anspruch 4, wobei • das High-Side-Schaltelement (21) und das Low-Side-Schaltelement (22) GaN-Elemente sind.
DE102020204283.7A 2019-04-12 2020-04-02 Halbleitervorrichtung Pending DE102020204283A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-076197 2019-04-12
JP2019076197A JP7076398B2 (ja) 2019-04-12 2019-04-12 半導体装置

Publications (1)

Publication Number Publication Date
DE102020204283A1 true DE102020204283A1 (de) 2020-10-15

Family

ID=72613746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020204283.7A Pending DE102020204283A1 (de) 2019-04-12 2020-04-02 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10855274B2 (de)
JP (1) JP7076398B2 (de)
CN (1) CN111816648A (de)
DE (1) DE102020204283A1 (de)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683208A (en) * 1970-12-23 1972-08-08 North Electric Co Power supply circuit arrangement utilizing regenerative current feedback
JP2006073775A (ja) * 2004-09-02 2006-03-16 Matsushita Electric Ind Co Ltd 半導体装置及びそれを用いたモジュール
JP4696554B2 (ja) * 2004-09-07 2011-06-08 富士電機ホールディングス株式会社 ゲート駆動回路への信号伝送方式
JP4179292B2 (ja) * 2005-02-21 2008-11-12 サンケン電気株式会社 半導体装置
DE102005047055A1 (de) * 2005-09-30 2007-04-05 Infineon Technologies Austria Ag Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement
JP2010225952A (ja) * 2009-03-25 2010-10-07 Sanken Electric Co Ltd 半導体モジュール
JP2011036017A (ja) * 2009-07-31 2011-02-17 Daikin Industries Ltd 電力変換装置
CN105790744B (zh) * 2009-11-05 2019-09-03 罗姆股份有限公司 半导体器件、检查半导体器件的方法和装置
JP2011258623A (ja) * 2010-06-07 2011-12-22 Toshiba Corp パワー半導体システム
WO2012177873A2 (en) * 2011-06-22 2012-12-27 Arkansas Power Electronics International, Inc. High temperature half bridge gate driver
JP5714455B2 (ja) * 2011-08-31 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5846173B2 (ja) * 2013-09-18 2016-01-20 株式会社デンソー 絶縁電源装置
US9367383B2 (en) * 2014-09-26 2016-06-14 Business Objects Software Ltd. Tracing and discovering the origins and genealogy of install errors
US10116310B2 (en) * 2014-12-17 2018-10-30 Mitsubishi Electric Corporation Level shift circuit, integrated circuit, and power semiconductor module
JP2017022798A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 電力変換装置および駆動装置

Also Published As

Publication number Publication date
JP2020174151A (ja) 2020-10-22
US10855274B2 (en) 2020-12-01
CN111816648A (zh) 2020-10-23
US20200328741A1 (en) 2020-10-15
JP7076398B2 (ja) 2022-05-27

Similar Documents

Publication Publication Date Title
DE112013007288B4 (de) Halbleitervorrichtung und Stromrichtvorrichtung
DE102010008617B4 (de) Halbleitervorrichtungen zum Treiben eines als Brücke geschalteten Leistungstransistors
DE102006012781B4 (de) Multichip-Modul mit verbessertem Systemträger und Verfahren zu seiner Herstellung
DE102014113787B4 (de) Elektronische Vorrichtung und Leistungsvorrichtung mit einer Transistoranordnung mit Halbleiterchips zwischen zwei Substraten und Verfahren zu deren Herstellung
DE112016003111B4 (de) Leistungs-halbleitermodul
DE112019003733B4 (de) Halbleitervorrichtung
DE102006012739B3 (de) Leistungstransistor und Leistungshalbleiterbauteil
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE10229625A1 (de) Halbleitervorrichtung
DE102013207507B3 (de) Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
DE102012218670A1 (de) Elektronikmodul und leistungssystem
DE102016109558B4 (de) Halbleiterpackage mit eingebetteter ausgangsinduktivität
DE112016005574B4 (de) Halbleitermodule
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102015121524A1 (de) Integrierte Leistungsanordnung mit verringertem Formfaktor und verbesserter thermischer Dissipation
DE112021002383B4 (de) Halbleitermodul
DE102019201726A1 (de) Inverter vom I-Typ mit drei Niveaus und Halbleitermodul
DE102017217710A1 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE202021004370U1 (de) HalbleitermoduL
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102005049978A1 (de) Schaltungsanordnung für Tiefsetzsteller und Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements
DE102017223596A1 (de) Halbleitervorrichtungsgehäuse mit gemeinsamem Kontakt
DE102006038541B4 (de) Halbleiterbauelementanordnung mit komplementären Leistungsbauelementen
DE112020003399T5 (de) Halbleiterbauteil
DE102020204283A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence