DE102020202015A1 - Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben - Google Patents
Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben Download PDFInfo
- Publication number
- DE102020202015A1 DE102020202015A1 DE102020202015.9A DE102020202015A DE102020202015A1 DE 102020202015 A1 DE102020202015 A1 DE 102020202015A1 DE 102020202015 A DE102020202015 A DE 102020202015A DE 102020202015 A1 DE102020202015 A1 DE 102020202015A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- field effect
- effect transistor
- semiconductor fins
- vertical field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 147
- 239000000758 substrate Substances 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Es wird ein vertikaler Feldeffekttransistor (20) bereitgestellt, aufweisend: einen Driftbereich (2); eine erste Halbleiter-Finne (11) auf oder über dem Driftbereich (2) und mit diesem elektrisch leitfähig verbunden; eine Vielzahl von zweiten Halbleiter-Finnen (10) auf oder über dem Driftbereich (2), wobei die Vielzahl von zweiten Halbleiter-Finnen (10) elektrisch nicht-leitfähig mit dem Driftbereich (2) verbunden ausgebildet sind, wobei die Vielzahl von zweiten Halbleiter-Finnen (10) lateral neben mindestens einer Seitenwand der ersten Halbleiter-Finne (11) angeordnet sind und mit dieser elektrisch leitfähig verbunden sind; und eine Source-/Drain-Elektrode (7), die mit der Vielzahl von zweiten Halbleiter-Finnen (10) elektrisch leitfähig verbunden ist.
Description
- Die Erfindung betrifft einen vertikalen Feldeffekttransistor und ein Verfahren zum Ausbilden desselben.
- Transistoren auf Basis von Galliumnitrid (GaN) oder Siliziumcarbid (SiC) bieten die Möglichkeit Transistoren mit niedrigeren On-Widerständen bei gleichzeitig höheren Durchbruchspannungen zu realisieren als vergleichbare Bauteile auf Basis von Silizium. Für die Anwendung von Halbleitern mit breitem Bandabstand kann der Einsatz von sogenannten Leistungs-FinFETs (Fin=Finne, FET=Feldeffekttransistor) vorteilhaft sein. In einem Leistungs-FinFET besteht die schaltfähige Komponente aus einer schmalen Halbleiter-Finne, welche durch ihre Geometrie und passende Wahl der Gate-Metallisierung schaltfähig ist. Beim Leistungs-FinFET bildet sich der Kanalbereich im Bereich der Halbleiter-Finne auf Höhe des Gate-Metalls aus.
- Die Struktur eines Leistungs-FinFETs der bezogenen Technik ist in
1 veranschaulicht. Der herkömmliche Leistungs-FinFET weist auf einem Substrat101 einen Driftbereich102 mit einer n- Dotierung, eine Drain-Elektrode108 , eine Source-Elektrode107 , eine Gate-Elektrode105 , eine Halbleiter-Finne110 , ein Gate-Dielektrikum109 und eine Isolation106 auf. Die Halbleiter-Finne110 ist mittels eines n+ dotierten Anschlussbereiches103 mit der Source-Elektrode107 verbunden. In dem Leistungs-FinFET besteht die schaltfähige Komponente aus der schmalen Halbleiter-Finne110 , welche durch ihre Geometrie und passende Wahl der Gate-Elektrode105 schaltfähig ist. Der Kanal wird in der schmalen, schwach n-dotierten Halbleiter-Finne110 ausgebildet, welche durch ihre geringe Breite durch natürliche Verarmung in der Lage ist zu sperren. Im Gegensatz zu einem konventionellen SiC- oder GaN- MOSFET wird hierbei keine p-Dotierung im Kanal benötigt. Die Aufschaltung des Kanals geschieht über Akkumulation von Ladungsträgern im Gegensatz zur Inversion im klassischen MOSFET. Hierdurch werden deutlich höhere Beweglichkeiten der Ladungsträger im Kanal ermöglicht. Ohne Anlegen einer Gate-Spannung an die Gate-Elektrode105 ist die Halbleiter-Finne110 elektrisch nicht-leitend, die Halbleiter-Finne110 ist verarmt. Bei Anlegen einer positiven Gate-Spannung an die Gate-Elektrode105 werden Elektronen in die Halbleiter-Finne110 angezogen und diese somit leitfähig. Elektronen können von der Source-Elektrode107 durch den stark n-dotierten Anschlussbereich103 in die Halbleiter-Finne110 , durch den Driftbereich102 in das Substrate101 und die Drain-Elektrode108 fließen. Zur Abschirmung gegen elektrische Felder im Sperrfall können zusätzliche p-dotierte Gebiete104 in dem Driftbereich102 eingebracht sein, welche die Halbleiter-Finne110 abschirmen. Für die Abschirmwirkung der p-Gebiete 104 müssen diese sehr präzise relativ zur Halbleiter-Finne angeordnet werden. Für eine optimale Abschirmwirkung bei gleichzeitig unbeeinträchtigter Durchlassperformance, ist ein exaktes Design der p-Gebiete 104 erforderlich. Eine perfekte Abschirmung der Halbleiter-Finne110 gegen hohe Felder ist jedoch nicht möglich, da dadurch die Durchlasseigenschaften der Halbleiter-Finne110 zu stark beeinträchtigt werden würden. - Eine Aufgabe der Erfindung ist es, einen vertikalen Feldeffekttransistor sowie ein Verfahren zu dessen Ausbilden bereitzustellen, der/das eine Halbleiter-Finne mit einer verbesserten Sperrwirkung ermöglicht.
- Die Aufgabe wird gemäß einem Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor. Der vertikale Feldeffekttransistor weist auf: einen Driftbereich, eine erste Halbleiter-Finne auf oder über dem Driftbereich und mit diesem elektrisch leitfähig verbunden, eine Vielzahl von zweiten Halbleiter-Finnen auf oder über dem Driftbereich, wobei die Vielzahl von zweiten Halbleiter-Finnen elektrisch nicht-leitfähig mit dem Driftbereich verbunden ausgebildet sind, wobei die Vielzahl von zweiten Halbleiter-Finnen lateral neben mindestens einer Seitenwand der ersten Halbleiter-Finne angeordnet sind und mit dieser elektrisch leitfähig verbunden sind, und eine Source-/Drain-Elektrode, die mit der Vielzahl von zweiten Halbleiter-Finnen elektrisch leitfähig verbunden ist. Anschaulich wird ein Leistungs-FinFET mit einem horizontalen Kanalgebiet bereitgestellt, welches vollständig flächig nach unten zum Driftbereich elektrisch isoliert ist. Die vertikale Stromführung erfolgt durch die erste Halbleiter-Finne am Ende der zweiten Halbleiter-Finnen. Hierdurch kann die hohe Kanalmobilität innerhalb der zweiten Halbleiter-Finnen bei einer gleichzeitig idealen Abschirmung der zweiten Halbleiter-Finnen gegenüber elektrischen Feldern im Sperrfall realisiert werden.
- Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung gelöst durch ein Verfahren zum Ausbilden eines vertikalen Feldeffekttransistors. Das Verfahren weist auf: Ausbilden eines Driftbereichs, Ausbilden einer ersten Halbleiter-Finne auf oder über dem Driftbereich und mit diesem elektrisch leitfähig verbunden, Ausbilden einer Vielzahl von zweiten Halbleiter-Finnen auf oder über dem Driftbereich, wobei die Vielzahl von zweiten Halbleiter-Finnen elektrisch nicht-leitfähig mit dem Driftbereich verbunden ausgebildet werden, wobei die Vielzahl von zweiten Halbleiter-Finnen lateral neben mindestens einer Seitenwand der ersten Halbleiter-Finne angeordnet werden und mit dieser elektrisch leitfähig verbunden werden, und Ausbilden einer Source-/Drain-Elektrode, die mit der Vielzahl von zweiten Halbleiter-Finnen elektrisch leitfähig verbunden wird. Dies ermöglicht das Herstellen vertikaler Feldeffekttransistoren mit verbesserter Abschirmung gegenüber Feldspitzen im Sperrbetrieb.
- Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Es zeigen:
-
1 eine schematische Darstellung eines vertikalen Feldeffekttransistors der bezogenen Technik; -
2A bis2D schematische, perspektivische Ansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen; -
3 eine schematische Darstellung eines Stromflusses in einem vertikalen Feldeffekttransistor gemäß verschiedenen Ausführungsformen; -
4A eine schematische, perspektivische Ansicht eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen; -
4B eine schematische Querschnittsansicht der4A ; -
5A bis6D schematische, perspektivische Ansichten von verschiedenen Ausführungsformen eines vertikalen Feldeffekttransistors; und -
7 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. - In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
-
2A bis2D zeigen schematische, perspektivische Ansichten eines vertikalen Feldeffekttransistors20 gemäß verschiedenen Ausführungsformen. In verschiedenen Ausführungsformen weist der vertikale Feldeffekttransistor20 einen Driftbereich2 auf einem Halbleiter-Substrat1 auf. Der vertikale Feldeffekttransistor20 weist ferner eine erste Halbleiter-Finne11 auf oder über dem Driftbereich2 und mit diesem elektrisch leitfähig verbunden auf, und weist eine Vielzahl von zweiten Halbleiter-Finnen10 auf oder über dem Driftbereich2 auf, wobei die Vielzahl von zweiten Halbleiter-Finnen10 elektrisch nicht-leitfähig mit dem Driftbereich2 verbunden ausgebildet sind. Das heißt, es besteht kein unmittelbarer physischer und/oder elektrisch leitfähiger Kontakt zwischen dem Driftbereich2 und den zweiten Halbleiter-Finnen10 . Die Vielzahl von zweiten Halbleiter-Finnen10 sind lateral neben mindestens einer Seitenwand der ersten Halbleiter-Finne11 angeordnet und mit dieser elektrisch leitfähig verbunden. Die erste Halbleiter-Finne11 kann eine erste Seitenwand und eine zweite Seitenwand, die der ersten Seitenwand gegenüberliegt, aufweisen und die Vielzahl von zweiten Halbleiter-Finnen10 können lateral neben der ersten Seitenwand und der zweiten Seitenwand der ersten Halbleiter-Finne11 angeordnet sein und mit diesen elektrisch leitfähig verbunden sein. - Eine Abschirmstruktur
4 kann zwischen der Vielzahl von zweiten Halbleiter-Finnen10 und dem Driftbereich2 ausgebildet sein. Dies ermöglicht beispielsweise, dass die zweiten Halbleiter-Finnen elektrisch nicht-leitfähig mit dem Driftbereich2 verbunden auf dem Driftbereich2 ausgebildet sind. Somit wird ein direkter physischer und/oder elektrisch leitfähiger Kontakt zwischen dem Driftbereich2 und den darüber liegenden zweiten Halbleiter-Finnen10 durch die dazwischen liegende Abschirmstruktur4 verhindert. Die Abschirmstruktur4 kann mit einer ersten Source-/Drain-Elektrode7 elektrisch leitfähig verbunden sein. Die Vielzahl von zweiten Halbleiter-Finnen10 kann einen ersten Leitfähigkeitstyp aufweisen und die Abschirmstruktur4 kann einen zweiten Leitfähigkeitstyp aufweisen, der sich von dem ersten Leitfähigkeitstyp unterscheidet. Die Abschirmstruktur4 kann einen intrinsisch leitfähigen Halbleiter aufweisen oder daraus gebildet sein. Die Abschirmstruktur4 kann alternativ oder zusätzlich p-dotiert sein. Dies ermöglicht eine elektrische Abschirmung der zweiten Halbleiter-Finnen10 gegenüber dem Driftbereich2 und schützt die zweiten Halbleiter-Finnen10 im Sperrbetrieb vor elektrischen Feldspitzen. - Ferner ist eine zweite Source/Drain-Elektrode (z.B. eine Drain-Elektrode
8 ) vorgesehen. Nachfolgend wird beispielhaft angenommen, dass die erste Source/Drain-Elektrode eine Source-Elektrode7 ist und dass die zweite Source/Drain-Elektrode eine Drain-Elektrode8 ist. Ferner kann ein Anschlussbereich3 vorgesehen sein, der zwischen der Source-/Drain-Elektrode7 und jeder der zweiten Halbleiter-Finnen10 ausgebildet ist, wobei der Anschlussbereich3 eine höhere Leitfähigkeit aufweist als die zweiten Halbleiter-Finnen10 . - Der vertikale Feldeffekttransistor
20 weist weiterhin eine Gate-Elektrode5 lateral jeweils neben mindestens einer Seitenwand der zweiten Halbleiter-Finnen10 auf, wobei die Gate-Elektrode5 mittels einer Isolierschicht6 von der Source-Elektrode7 elektrisch isoliert ist. Ein Gate-Dielektrikum9 ist jeweils zwischen der Gate-Elektrode5 und der mindestens einen Seitenwand der zweiten Halbleiter-Finnen10 angeordnet. -
2A veranschaulicht den gesamten vertikalen Feldeffekttransistor20 . In.2B ist die Struktur aus2A ohne die Source- und Drain-Elektrode7 ,8 und die Isolierschicht6 veranschaulicht. In2C ist die Struktur der2B ohne die Gate-Elektrode5 veranschaulicht. In2D ist die Struktur der2C ohne das Gate-Dielektrikum9 veranschaulicht. -
2A-2D zeigen jeweils schematisch eine einzelne FinFET-Zelle gemäß verschiedenen Ausführungsformen. Im Allgemeinen sind viele hundert bis tausend solcher Zellen parallelgeschaltet und die Struktur setzt sich in der dritten Dimension in die Ebene hinein fort. Durch Kombinationen mehrerer Zellen entsteht ein zweidimensional ausgedehntes Feld von FinFET-Zellen. Der vertikale Feldeffekttransistor kann ein Leistungshalbleiter-Bauelement sein. Als Beispiel: das Halbleiter-Substrat1 kann ein GaN-Substrat 1 oder ein SiC-Substrat 1 sein. Auf dem Halbleiter-Substrat1 kann ein schwach n-leitender Halbleiter-Driftbereich2 ausgebildet (z.B. aufgebracht) sein, beispielsweise ein GaN-Driftbereich 2 oder ein SiC-Driftbereich 2. Oberhalb des Driftbereichs2 kann ein n-leitendes Halbleiter-Gebiet in Form der ersten und zweiten Halbleiter-Finnen10 ,11 ausgebildet sein, beispielsweise in Form von GaN- oder SiC-Finnen. Der Anschlussbereich3 kann ein n+ dotiertes Halbleitermaterial aufweisen oder daraus gebildet sein. - Für die Funktion des vertikalen Feldeffekttransistors
20 als Transistor bzw. Schalter weist jeweils eine zweite Halbleiter-Finne10 beispielsweise eine laterale Ausdehnung (in4B als Breite ersichtlich) im Bereich von ungefähr 100 nm bis ungefähr 200 nm auf und eine vertikale Ausdehnung (in4B als Höhe ersichtlich) im Bereich von ungefähr 0,1 µm bis ungefähr 3 µm auf. -
3 zeigt eine schematische Darstellung eines Stromflusses in einem vertikalen Feldeffekttransistor gemäß verschiedenen Ausführungsformen. - Zwischen den zweiten Halbleiter-Finnen
10 und dem Driftbereich2 ist die Abschirmstruktur4 , beispielsweise in Form eines p-dotierten Gebiets4 , ausgebildet. Die Abschirmstruktur4 kann elektrisch an den Source-Kontakt7 angeschlossen sein. Die Abschirmstruktur4 schirmt die zweiten Halbleiter-Finnen10 und das die zweiten Halbleiter-Finnen10 umlaufende Gate-Dielektrikum9 gegen elektrische Felder ab, welche im Sperrbetrieb auftreten können. Die Abschirmstruktur4 ermöglicht, dass der Stromfluss horizontal durch die zweiten Halbleiter-Finnen10 erfolgt und erst in der ersten Halbleiter-Finne11 vertikal verläuft. - Durch Anlegen einer positiven Gate-Spannung an die Gate-Elektrode
5 werden Elektronen in den schmalen zweiten Halbleiter-Finnen10 akkumuliert. Die zweiten Halbleiter-Finnen10 werden dadurch elektrisch leitfähig. Elektronen können von der Source-Elektrode7 durch die starke n-Dotierung des Anschlussbereiches3 in die zweiten Halbleiter-Finnen10 fließen. Dort fließen sie entlang der zweiten Halbleiter-Finnen in horizontaler Richtung (mittels des Pfeils30 in3 veranschaulicht) bis zur ersten Halbleiter-Finne11 . In der ersten Halbleiter-Finne11 werden die Elektronen durch die an die Drain-Elektrode8 angelegte Spannung vertikal abgesaugt (mittels des Pfeils31 in3 veranschaulicht). Die Elektronen fließen demzufolge durch den Driftbereich2 und das Substrat1 in die Drain-Elektrode8 . - Ohne Anlegen einer Gate-Spannung kann der Feldeffekttransistor
20 selbstsperrend sein, da das Elektronengas unterhalb der ersten Halbleiter-Finne11 in dem Driftbereich2 verarmt sein kann. -
4A zeigt eine schematische, perspektivische Ansicht eines vertikalen Feldeffekttransistors20 gemäß verschiedenen Ausführungsformen und4B eine schematische Querschnittsansicht der4A . Der in4A veranschaulichte vertikale Feldeffekttransistor20 kann identisch zu dem in2A bis2D veranschaulichten vertikalen Feldeffekttransistor20 sein, der oben ausführlicher beschrieben ist. -
4B veranschaulicht, dass die zweiten Halbleiter-Finnen10 , welche den Kanal des vertikalen Feldeffekttransistors20 bilden, vollständig durch die Abschirmstruktur4 nach unten bzw. zum Driftbereich2 hin elektrisch abgeschirmt sind. -
5A bis6D zeigen schematische, perspektivische Ansichten von verschiedenen Ausführungsformen eines vertikalen Feldeffekttransistors. - Der elektrische Strom wird in verschiedenen Ausführungsformen nur durch die erste Halbleiter-Finne
11 nach unten abgeführt, wie in3 beschrieben wurde. In einer Ausführungsform kann die erste Halbleiter-Finne11 im Vergleich zu den zweiten Halbleiter-Finnen10 einen ersten Abschnitt50 mit einer erhöhten n-Dotierung und einen zweiten Abschnitt51 mit einer niedrigeren n-Dotierung aufweisen (5A) . Der erste Abschnitt50 kann lateral neben der Abschirmstruktur4 ausgebildet sein. Er kann dieselbe Dicke haben wie die Abschirmstruktur (5A) oder kann eine andere Dicke als die Abschirmstruktur haben. In einer anderen Ausführungsform kann die gesamte erste Halbleiter-Finne11 eine (im Vergleich zu einer Dotierung der zweiten Halbleiter-Finnen10 ) erhöhte n-Dotierung aufweisen (5B) . - Mit anderen Worten: in verschiedenen Ausführungsformen weist die erste Halbleiter-Finne
11 einen ersten Abschnitt50 auf, der beispielsweise lateral neben der Abschirmstruktur4 ausgebildet ist, und weist einen zweiten Abschnitt51 auf, der beispielsweise lateral neben den zweiten Halbleiter-Finnen10 angeordnet ist, wobei der erste Abschnitt50 stärker dotiert ausgebildet ist als der zweite Abschnitt51 , wie in5A veranschaulicht ist. Dies ermöglicht, dass die erste Halbleiter-Finne ausreichend elektrisch leitfähig ist, so dass ein elektrischer Stromfluss des vertikalen Feldeffekt-Transistors20 nicht beschränkt wird. Dies ist insbesondere im unteren Bereich der ersten Halbleiter-Finne11 , welcher dem Driftbereich2 am nächsten ist und lateral neben der Abschirmstruktur4 angeordnet ist, vorteilhaft. In diesem Bereich des Driftbereichs2 kann durch die mittels der Abschirmstruktur4 verursachte Verarmung an Ladungsträgern eine verminderte Ladungsträgerdichte vorliegen. Durch die lokale oder vollständige n-Dotierung der ersten Halbleiter-Finne11 in dem ersten Abschnitt50 kann die räumliche Ausdehnung dieser Verarmungszone reduziert werden und es kann eine größere Fläche für den vertikalen Stromfluss zur Verfügung stehen. - Die zweiten Halbleiter-Finnen
10 können in verschiedenen Ausführungsformen in Richtung des Driftbereiches2 in ihrer lateralen Ausdehnung (Breite) zunehmen. Dies erhöht die Stabilität der zweiten Halbleiter-Finnen10 . Durch die Abschirmstruktur4 , beispielsweise die p-dotierte Abschirmstruktur4 , kann erreicht werden, dass die zweiten Halbleiter-Finnen10 trotz der zunehmenden Breite noch selbstsperrend sind. - In verschiedenen Ausführungsformen erstreckt sich die Abschirmstruktur
4 bis in den Bereich der zweiten Halbleiter-Finnen10 hinein, wie in6A veranschaulicht ist. Mit anderen Worten: die Abschirmstruktur4 kann sich jeweils derart in Richtung der zweiten Halbleiter-Finnen10 erstrecken, dass ein Boden einer zweiten Halbleiter-Finne10 vertikal über einem Boden der ersten Halbleiter-Finne11 angeordnet ist. Dies kann die selbstsperrende Wirkung der zweiten Halbleiter-Finnen10 gewährleisten bzw. verstärken. - Alternativ oder zusätzlich kann die Abschirmstruktur
4 mit einem vertikalen Abstand zu den zweiten Halbleiter-Finnen10 ausgebildet sein, wie in6B veranschaulicht ist. Der Abstand bzw. die Dotierung der Abschirmstruktur4 kann so gewählt sein, dass eine Verarmung des Bereichs unterhalb der zweiten Halbleiter-Finne10 sichergestellt ist. Mit anderen Worten: die zweiten Halbleiter-Finnen10 können jeweils einen ersten Abschnitt aufweisen, der dem Driftbereich2 am nächsten ist, und einen zweiten Abschnitt auf dem ersten Abschnitt aufweisen, wobei jede zweite Halbleiter-Finne10 in dem ersten Abschnitt eine erste laterale Ausdehnung aufweist und in dem zweiten Abschnitt eine zweite laterale Ausdehnung, die kleiner ist als die erste laterale Ausdehnung, aufweist. Beispielsweise können die zweiten Halbleiter-Finnen im Bereich der ersten Abschnitte miteinander verbunden sein. Anschaulich können die zweiten Halbleiter-Finnen eine gemeinsame Bodenplatte aufweisen. - In verschiedenen Ausführungsformen kann die laterale Ausdehnung des Anschlussbereiches
3 bzw. der stärkeren n-Dotierung an der Source-Elektrode7 vor den zweiten Halbleiter-Finnen10 enden, wie in6C veranschaulicht ist. Mit anderen Worten: es kann eine Verbindungsstruktur60 zwischen dem Anschlussbereich3 und den zweiten Halbleiter-Finnen10 ausgebildet sein, die dieselbe Dotierung wie die zweiten Halbleiter-Finnen10 aufweisen kann und mit der Vielzahl von zweiten Halbleiter-Finnen10 elektrisch leitfähig verbunden ist, wobei die Verbindungsstruktur60 von der mindestens einen Seitenwand der ersten Halbleiter-Finne11 beabstandet ist. - Alternativ oder zusätzlich kann sich der Anschlussbereich
3 in den Bereich der zweiten Halbleiter-Finnen10 hinein erstrecken, wie in6D veranschaulicht ist. Mit anderen Worten: der Anschlussbereich3 kann eine Vielzahl von ersten Abschnitten61 aufweisen, die sich jeweils in Richtung einer zweiten Halbleiter-Finne10 erstrecken und mit jeweils einer der zweiten Halbleiter-Finnen10 elektrisch leitfähig verbunden sind, und kann einen zweiten Abschnitt62 aufweisen, der lateral neben dem ersten Abschnitt61 angeordnet ist und die Vielzahl von ersten Abschnitten61 und die Source-/Drain-Elektrode7 miteinander verbindet. -
7 zeigt ein Ablaufdiagramm eines Verfahrens700 zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. Der mittels des Verfahrens700 ausgebildete vertikale Feldeffekttransistor20 kann einer zuvor beschriebenen Ausführungsform entsprechen. Das Verfahren700 weist auf: Ausbilden710 eines Driftbereichs2 , Ausbilden720 einer ersten Halbleiter-Finne11 auf oder über dem Driftbereich2 und mit diesem elektrisch leitfähig verbunden, Ausbilden730 einer Vielzahl von zweiten Halbleiter-Finnen10 auf oder über dem Driftbereich2 , wobei die Vielzahl von zweiten Halbleiter-Finnen10 elektrisch nicht-leitfähig mit dem Driftbereich2 verbunden ausgebildet werden, wobei die Vielzahl von zweiten Halbleiter-Finnen10 lateral neben mindestens einer Seitenwand der ersten Halbleiter-Finne angeordnet werden und mit dieser elektrisch leitfähig verbunden werden, und Ausbilden740 einer Source-/Drain-Elektrode7 , die mit der Vielzahl von zweiten Halbleiter-Finnen10 elektrisch leitfähig verbunden wird. - Die beschriebenen und in den Figuren gezeigten Ausführungsformen sind nur beispielhaft gewählt. Unterschiedliche Ausführungsformen können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann eine Ausführungsform durch Merkmale einer weiteren Ausführungsform ergänzt werden. Ferner können beschriebene Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Insbesondere ist die Erfindung nicht auf das angegebene Verfahren beschränkt.
Claims (11)
- Vertikaler Feldeffekttransistor (20), aufweisend: einen Driftbereich (2); eine erste Halbleiter-Finne (11) auf oder über dem Driftbereich (2) und mit diesem elektrisch leitfähig verbunden; eine Vielzahl von zweiten Halbleiter-Finnen (10) auf oder über dem Driftbereich (2), wobei die Vielzahl von zweiten Halbleiter-Finnen (10) elektrisch nicht-leitfähig mit dem Driftbereich (2) verbunden ausgebildet sind, wobei die Vielzahl von zweiten Halbleiter-Finnen (10) lateral neben mindestens einer Seitenwand der ersten Halbleiter-Finne (11) angeordnet sind und mit dieser elektrisch leitfähig verbunden sind; und eine Source-/Drain-Elektrode (7), die mit der Vielzahl von zweiten Halbleiter-Finnen (10) elektrisch leitfähig verbunden ist.
- Vertikaler Feldeffekttransistor (20) gemäß
Anspruch 1 , wobei die erste Halbleiter-Finne (11) eine erste Seitenwand und eine zweite Seitenwand, die der ersten Seitenwand gegenüberliegt, aufweist und die Vielzahl von zweiten Halbleiter-Finnen (10) lateral neben der ersten Seitenwand und der zweiten Seitenwand der ersten Halbleiter-Finne (11) angeordnet sind und mit diesen elektrisch leitfähig verbunden sind. - Vertikaler Feldeffekttransistor (20) gemäß
Anspruch 1 oder2 , ferner aufweisend eine Abschirmstruktur (4), die zwischen der Vielzahl von zweiten Halbleiter-Finnen (10) und dem Driftbereich (2) ausgebildet sind. - Vertikaler Feldeffekttransistor (20) gemäß
Anspruch 3 , wobei die Abschirmstruktur (4) mit der Source-/Drain-Elektrode (7) elektrisch leitfähig verbunden ist. - Vertikaler Feldeffekttransistor (20) gemäß
Anspruch 3 oder4 , wobei die erste Halbleiter-Finne (11) einen ersten Abschnitt (50) aufweist, der lateral neben der Abschirmstruktur (4) ausgebildet ist, und einen zweiten Abschnitt (51) aufweist, der lateral neben den zweiten Halbleiter-Finnen (10) angeordnet ist, wobei der erste Abschnitt (50) stärker dotiert ausgebildet ist als der zweite Abschnitt (51). - Vertikaler Feldeffekttransistor (20) gemäß einem der
Ansprüche 3 bis5 , wobei sich die Abschirmstruktur (4) jeweils derart in Richtung der zweiten Halbleiter-Finnen (10) erstreckt, dass ein Boden einer zweiten Halbleiter-Finne vertikal über einem Boden der ersten Halbleiter-Finne angeordnet ist. - Vertikaler Feldeffekttransistor (20) gemäß einem der
Ansprüche 3 bis6 , wobei die zweiten Halbleiter-Finnen (10) jeweils einen ersten Abschnitt aufweisen, der dem Driftbereich (2) am nächsten ist, und einen zweiten Abschnitt auf dem ersten Abschnitt aufweisen, wobei jede zweite Halbleiter-Finne (10) in dem ersten Abschnitt eine erste laterale Ausdehnung aufweist und in dem zweiten Abschnitt eine zweite laterale Ausdehnung, die kleiner ist als die erste laterale Ausdehnung, aufweist. - Vertikaler Feldeffekttransistor (20) gemäß einem der
Ansprüche 1 bis7 , ferner aufweisend eine Verbindungsstruktur (60), die mit der Vielzahl von zweiten Halbleiter-Finnen (10) elektrisch leitfähig verbunden ist, wobei die Verbindungsstruktur (60) von der mindestens einen Seitenwand der ersten Halbleiter-Finne (11) beabstandet ist. - Vertikaler Feldeffekttransistor (20) gemäß einem der
Ansprüche 1 bis8 , ferner aufweisend einen Anschlussbereich (3), der zwischen der Source-/Drain-Elektrode (7) und jeder der zweiten Halbleiter-Finnen (10) ausgebildet ist, wobei der Anschlussbereich (3) eine höhere Leitfähigkeit aufweist als die zweiten Halbleiter-Finnen (10). - Vertikaler Feldeffekttransistor (20) gemäß
Anspruch 9 , wobei der Anschlussbereich (3) eine Vielzahl von ersten Abschnitten (61) aufweist, die sich jeweils in Richtung einer zweiten Halbleiter-Finne (10) erstrecken und mit jeweils einer der zweiten Halbleiter-Finnen (10) elektrisch leitfähig verbunden sind, und einen zweiten Abschnitt (62) aufweist, der lateral neben dem ersten Abschnitt (61) angeordnet ist und die Vielzahl von ersten Abschnitten (61) und die Source-/Drain-Elektrode (7) miteinander verbindet. - Verfahren (700) zum Ausbilden eines vertikalen Feldeffekttransistors (20), das Verfahren (700) aufweisend: Ausbilden (710) eines Driftbereichs (2); Ausbilden (720) einer ersten Halbleiter-Finne (11) auf oder über dem Driftbereich (2) und mit diesem elektrisch leitfähig verbunden; Ausbilden (730) einer Vielzahl von zweiten Halbleiter-Finnen (10) auf oder über dem Driftbereich (2), wobei die Vielzahl von zweiten Halbleiter-Finnen (10) elektrisch nicht-leitfähig mit dem Driftbereich (2) verbunden ausgebildet werden, wobei die Vielzahl von zweiten Halbleiter-Finnen (10) lateral neben mindestens einer Seitenwand der ersten Halbleiter-Finne angeordnet werden und mit dieser elektrisch leitfähig verbunden werden; und Ausbilden (740) einer Source-/Drain-Elektrode (7), die mit der Vielzahl von zweiten Halbleiter-Finnen (10) elektrisch leitfähig verbunden wird.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020202015.9A DE102020202015A1 (de) | 2020-02-18 | 2020-02-18 | Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben |
JP2022549450A JP7383168B2 (ja) | 2020-02-18 | 2021-02-15 | 縦型電界効果トランジスタおよびその形成方法 |
US17/798,439 US20230070381A1 (en) | 2020-02-18 | 2021-02-15 | Vertical field-effect transistor and method for forming same |
PCT/EP2021/053588 WO2021165179A1 (de) | 2020-02-18 | 2021-02-15 | Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben |
CN202180015341.4A CN115136321A (zh) | 2020-02-18 | 2021-02-15 | 垂直场效应晶体管和用于构造垂直场效应晶体管的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020202015.9A DE102020202015A1 (de) | 2020-02-18 | 2020-02-18 | Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102020202015A1 true DE102020202015A1 (de) | 2021-08-19 |
Family
ID=74668811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020202015.9A Pending DE102020202015A1 (de) | 2020-02-18 | 2020-02-18 | Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230070381A1 (de) |
JP (1) | JP7383168B2 (de) |
CN (1) | CN115136321A (de) |
DE (1) | DE102020202015A1 (de) |
WO (1) | WO2021165179A1 (de) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10350751B4 (de) | 2003-10-30 | 2008-04-24 | Infineon Technologies Ag | Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekt-Speichertransistor, insbesondere FLASH-Speichertransistor |
US9536999B2 (en) * | 2014-09-08 | 2017-01-03 | Infineon Technologies Ag | Semiconductor device with control structure including buried portions and method of manufacturing |
US9484452B2 (en) | 2014-12-10 | 2016-11-01 | Alpha And Omega Semiconductor Incorporated | Integrating enhancement mode depleted accumulation/inversion channel devices with MOSFETs |
JP7002998B2 (ja) | 2018-05-28 | 2022-01-20 | 株式会社日立製作所 | 半導体装置及びその製造方法、電力変換装置、3相モータシステム、自動車、並びに鉄道車両 |
TWI791871B (zh) | 2019-07-19 | 2023-02-11 | 力晶積成電子製造股份有限公司 | 通道全環繞半導體裝置及其製造方法 |
-
2020
- 2020-02-18 DE DE102020202015.9A patent/DE102020202015A1/de active Pending
-
2021
- 2021-02-15 US US17/798,439 patent/US20230070381A1/en active Pending
- 2021-02-15 WO PCT/EP2021/053588 patent/WO2021165179A1/de active Application Filing
- 2021-02-15 CN CN202180015341.4A patent/CN115136321A/zh active Pending
- 2021-02-15 JP JP2022549450A patent/JP7383168B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP7383168B2 (ja) | 2023-11-17 |
US20230070381A1 (en) | 2023-03-09 |
CN115136321A (zh) | 2022-09-30 |
JP2023513928A (ja) | 2023-04-04 |
WO2021165179A1 (de) | 2021-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009035688B4 (de) | Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben | |
DE112011104322T5 (de) | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102015121497B4 (de) | Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben | |
DE69937101T2 (de) | Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet | |
DE102019129537A1 (de) | Sic-leistungs-halbleitervorrichtung mit integriertem schottky-übergang | |
DE10322594A1 (de) | MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung | |
WO2015000619A1 (de) | Feldplatten-trench-fet sowie ein halbleiterbauelement | |
DE102018118875B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102020116653B4 (de) | Siliziumcarbid-halbleiterbauelement | |
DE102021108386A1 (de) | Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode | |
DE102004038369A1 (de) | Hochvolt-NMOS-Transistor | |
WO2021037637A1 (de) | Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung | |
WO2021078451A1 (de) | Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben | |
DE102020202015A1 (de) | Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben | |
EP4107785A1 (de) | Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren | |
WO2021037422A1 (de) | Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben | |
DE102019212642A1 (de) | Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben | |
EP4055632A1 (de) | Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben | |
DE102020201997A1 (de) | Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors | |
DE102007020249A1 (de) | Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102005003127B3 (de) | Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben | |
DE102020202036A1 (de) | Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben | |
DE10325748B4 (de) | Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone | |
EP3387677B1 (de) | Halbleitertransistor mit superlattice-strukturen | |
DE102019216142A1 (de) | Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified |