DE102019216142A1 - Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben - Google Patents

Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben Download PDF

Info

Publication number
DE102019216142A1
DE102019216142A1 DE102019216142.1A DE102019216142A DE102019216142A1 DE 102019216142 A1 DE102019216142 A1 DE 102019216142A1 DE 102019216142 A DE102019216142 A DE 102019216142A DE 102019216142 A1 DE102019216142 A1 DE 102019216142A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
semiconductor fin
region
vertical field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019216142.1A
Other languages
English (en)
Inventor
Dick Scholten
Daniel Krebs
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102019216142.1A priority Critical patent/DE102019216142A1/de
Priority to JP2022523405A priority patent/JP7397978B2/ja
Priority to EP20776121.4A priority patent/EP4049318A1/de
Priority to US17/766,319 priority patent/US20240055528A1/en
Priority to CN202080073952.XA priority patent/CN114586174A/zh
Priority to PCT/EP2020/076286 priority patent/WO2021078450A1/de
Publication of DE102019216142A1 publication Critical patent/DE102019216142A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein vertikaler Feldeffekttransistor (200) bereitgestellt, aufweisend: einen Driftbereich (204) mit einem ersten Leitfähigkeitstyp; eine Halbleiter-Finne (206) auf oder über dem Driftbereich (204); und eine Source/Drain-Elektrode (214, 216) auf oder über der Halbleiter-Finne (206), wobei die Halbleiter-Finne (206) einen elektrisch leitfähigen Bereich (208), der die Source/Drain-Elektrode (214, 216) elektrisch leitfähig mit dem Driftbereich (204) verbindet, und eine Beschränkungsstruktur (210), die lateral neben dem elektrisch leitfähigen Bereich (208) ausgebildet ist und sich von der Source/Drain-Elektrode (214, 216) zum Driftbereich (204) hin erstreckt, aufweist, wobei die Beschränkungsstruktur (210) eingerichtet ist, einen leitfähigen Kanal des vertikalen Feldeffekttransistors in der Halbleiter-Finne (206) auf das Gebiet des elektrisch leitfähigen Bereichs (208) zu beschränken.

Description

  • Die Erfindung betrifft einen vertikalen Feldeffekttransistor und ein Verfahren zum Ausbilden desselben.
  • In konventionellen Transistoren (beispielsweise MOSFETs oder MISFETs) wird die aktiv schaltfähige Komponente durch einen Inversionskanal bereitgestellt, beispielsweise durch das p-Gebiet in einem npn-Übergang, in welchem durch Anlegen einer Gate-Spannung ein Elektronenpfad ausgebildet wird. Für die Anwendung von Halbleitern mit breitem Bandabstand (beispielsweise Siliziumcarbid (SiC) oder Galliumnitrid (GaN)) in der Leistungselektronik, kann der Einsatz von sogenannten Leistungs-FinFETs (Fin=Finne, FET=Feldeffekttransistor) vorteilhaft sein. Die Struktur eines herkömmlichen Leistungs-FinFETs 100 ist in 1 veranschaulicht. Der herkömmliche Leistungs-FinFET 100 weist auf einem Substrat 102 einen Driftbereich 104 mit einer n- Dotierung, eine Drain-Elektrode 106, eine Source-Elektrode 108, eine Gate-Elektrode 110, eine Halbleiter-Finne 112, ein Gate-Dielektrikum 114 und eine Isolation 116 auf. Die Halbleiter-Finne 112 ist mittels einer n+ Dotierung 118 mit der Source-Elektrode 108 verbunden. In dem Leistungs-FinFET 100 besteht die schaltfähige Komponente aus der schmalen Halbleiter-Finne 112, welche durch ihre Geometrie und passende Wahl der Gate-Metallisierung 110 schaltfähig ist. Der Kanalwiderstand des Leistungs-FinFETs 100 ist wesentlich geringer als bei einem konventionellen MOSFET oder MISFET auf Basis von SiC oder GaN. Hieraus resultiert ein geringerer Einschaltwiderstand des gesamten Bauteils. Der Leistungs-FinFET 100 in seiner bisherigen Form benötigt die Bereitstellung einer schmalen Halbleiter-Finne, deren laterale Breite die Einschaltspannung des Transistors bestimmt. Um eine positive Einschaltspannung (Schwellenspannung) zu erreichen (sogenannter normally-off Transistor), die typischerweise insbesondere bei sicherheitsrelevanten Anwendungen gefordert ist, ist eine Breite der Halbleiter-Finne von wenigen 100 nm bis kleiner 100 nm erforderlich. Die Breite der Halbleiter-Finne hängt insbesondere vom verwendeten Halbleiter-Material der Halbleiter-Finne, sowie der Austrittsarbeit des Gate-Metalls ab. Derartig schmale Halbleiter-Finnen können für konventionelle Fotolithographie, wie sie typischerweise in der Massenfertigung von Leistungstransistoren verwendet wird, nicht mehr herstellbar sein.
  • Eine Aufgabe der Erfindung ist es, einen vertikalen Feldeffekttransistor sowie ein Verfahren zu dessen Herstellung bereitzustellen, der/das einen vertikalen Feldeffekttransistor mit einer positiven Einschaltspannung auch mit breiteren Halbleiter-Finnen ermöglicht.
  • Die Aufgabe wird gemäß einem Aspekt der Erfindung gelöst durch einen vertikalen Feldeffekttransistor. Der vertikale Feldeffekttransistor weist auf: einen Driftbereich mit einem ersten Leitfähigkeitstyp; eine Halbleiter-Finne auf oder über dem Driftbereich; und eine Source/Drain-Elektrode auf oder über der Halbleiter-Finne, wobei die Halbleiter-Finne einen elektrisch leitfähigen Bereich, der die Source/Drain-Elektrode elektrisch leitfähig mit dem Driftbereich verbindet, und eine Beschränkungsstruktur, die lateral neben dem elektrisch leitfähigen Bereich ausgebildet ist und sich von der Source/Drain-Elektrode zum Driftbereich hin erstreckt, aufweist, wobei die Beschränkungsstruktur eingerichtet ist, einen leitfähigen Kanal des vertikalen Feldeffekttransistors in der Halbleiter-Finne auf das Gebiet des elektrisch leitfähigen Bereichs zu beschränken. Dies ermöglicht einen vertikalen Feldeffekttransistor mit einer strukturell breiteren Halbleiter-Finne mit einer positiven Einschaltspannung (Schwellenspannung). Die positive Schwellenspannung wird erreicht durch die relativ schmale elektrisch leitfähige Halbleiter-Finne. Dabei ist nicht die strukturelle Breite der Halbleiter-Finne entscheidend, sondern die Breite des elektrisch leitfähigen Bereichs der Halbleiter-Finne. Eine Anhebung der Schwellenspannung kann dementsprechend auch in einer breiteren Halbleiter-Finne erreicht werden, wenn ein Teil der Breite der Halbleiter-Finne elektrisch nicht-leitend bzw. elektrisch nicht leitfähig ist. Beispielsweise kann die Beschränkungsstruktur in Form eines p-dotierten Bereichs in einem Teil der Halbleiter-Finne ausgebildet werden, wobei der p-dotierte Bereich beim Betrieb des Transistors als elektrisch nicht leitfähiger Bereich in der Finne wirkt. Die die Schwellenspannung bestimmende Breite der Halbleiter-Finne ist durch die Breite des nach wie vor elektrisch leitenden Bereichs der Halbleiter-Finne gegeben.
  • Die Aufgabe wird gemäß einem weiteren Aspekt der Erfindung gelöst durch ein Verfahren zum Ausbilden eines vertikalen Feldeffekttransistors. Das Verfahren weist auf: Ausbilden eines Driftbereiches mit einem ersten Leitfähigkeitstyp; Ausbilden einer Halbleiter-Finne auf oder über dem Driftbereich; und Ausbilden einer Source/Drain-Elektrode auf oder über der Halbleiter-Finne, wobei die Halbleiter-Finne einen elektrisch leitfähigen Bereich, der die Source/Drain-Elektrode elektrisch leitfähig mit dem Driftbereich verbindet, und eine Beschränkungsstruktur, die lateral neben dem elektrisch leitfähigen Bereich ausgebildet ist und sich von der Source/Drain-Elektrode zum Driftbereich hin erstreckt, aufweist, wobei die Beschränkungsstruktur eingerichtet ist, einen leitfähigen Kanal des vertikalen Feldeffekttransistors in der Halbleiter-Finne auf das Gebiet des elektrisch leitfähigen Bereichs zu beschränken. Dies ermöglicht, die lithographischen Anforderungen an die Strukturierung bzw. die strukturelle Breite der Halbleiter-Finne zu verringern.
  • Weiterbildungen der Aspekte sind in den Unteransprüchen und der Beschreibung dargelegt. Ausführungsformen der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert. Es zeigen:
    • 1 eine schematische Schnittdarstellung einer Transistorstruktur der bezogenen Technik;
    • 2 eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 3 eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 4 eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 5 eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 6 eine schematische Ansicht eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 7 eine schematische Ansicht eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 8 eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 9 eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 10 ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen;
    • 11 eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors während des Ausbildens desselben gemäß verschiedenen Ausführungsformen;
    • 12 eine schematische Schnittdarstellung eines vertikalen Feldeffekttransistors während des Ausbildens desselben gemäß verschiedenen Ausführungsformen; und
    • 13A-F schematische Schnittdarstellungen eines vertikalen Feldeffekttransistors während des Ausbildens desselben gemäß verschiedenen Ausführungsformen.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser Beschreibung bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeübt werden kann. Es versteht sich, dass andere Ausführungsbeispiele benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 2 bis 9 zeigen schematische Ansichten eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. In verschiedenen Ausführungsformen weist ein vertikaler Feldeffekttransistor 200, 300, 400, 500, 600, 700 einen Driftbereich 204 auf einem Halbleiter-Substrat 202; eine Halbleiter-Finne 206 (deren Längsrichtung sich senkrecht zur Zeichenebene erstreckt) auf oder über dem Driftbereich 204, eine Beschränkungsstruktur 210, eine erste Source/Drain-Elektrode (z.B. eine Source-Elektrode 214), und eine zweite Source/Drain-Elektrode (z.B. eine Drain-Elektrode 216) auf. Nachfolgend wird beispielhaft angenommen, dass die erste Source/Drain-Elektrode 214 eine Source-Elektrode ist und dass die zweite Source/Drain-Elektrode 216 eine Drain-Elektrode ist. Der vertikale Feldeffekttransistor 200 weist weiterhin eine Gate-Elektrode 212 neben mindestens einer Seitenwand der Halbleiter-Finne 206 auf, wobei die Gate-Elektrode 212 mittels einer Isolation 218 von der Source-Elektrode 214 elektrisch isoliert ist. Ein Gate-Dielektrikum 222 ist zwischen der Gate-Elektrode 212 und der Halbleiter-Finne 206 angeordnet. Ein hochdotiertes Anschlussgebiet 220 kann die Halbleiter-Finne 206 mit der Source-Elektrode 214 elektrisch leitfähig verbinden. Die Source-Elektrode 214 kann zusätzlich lateral neben mindestens einer Seitenwand der Halbleiter-Finne 206 auf oder über dem Driftbereich 204 ausgebildet sein. Die Halbleiter-Finne 206 weist die Beschränkungsstruktur 210 neben einem elektrisch leitfähigen Bereich 208 auf. Die Beschränkungsstruktur 210 beschränkt die elektrische und strukturelle Ausdehnung des elektrisch leitfähigen Bereichs 208 lateral. Der elektrisch leitfähige Bereich 208 weist den ersten Leitfähigkeitstyp auf und die Beschränkungsstruktur 210 weist einen zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet. Mit anderen Worten: der vertikale Feldeffekttransistor 200, 300, 400, 500, 600, 700 kann einen Driftbereich 204 mit einem ersten Leitfähigkeitstyp; eine Halbleiter-Finne 206 auf oder über dem Driftbereich 204; und eine Source-Elektrode 214 bzw. Drain-Elektrode 216 auf oder über der Halbleiter-Finne 206 aufweisen. Die Halbleiter-Finne 206 weist einen elektrisch leitfähigen Bereich 208 auf, der die Source-Elektrode 214 bzw. die Drain-Elektrode 216 elektrisch leitfähig mit dem Driftbereich 204 verbindet, und weist weiterhin eine Beschränkungsstruktur 210 auf, die lateral neben dem elektrisch leitfähigen Bereich 208 ausgebildet ist und sich von der Source-Elektrode 214 bzw. der Drain-Elektrode 216 zum Driftbereich 204 hin erstreckt. Die Beschränkungsstruktur 210 ist eingerichtet, einen leitfähigen Kanal des vertikalen Feldeffekttransistors in der Halbleiter-Finne 206 auf das Gebiet des elektrisch leitfähigen Bereichs 208 zu beschränken. Mittels der Beschränkungsstruktur kann die laterale Ausdehnung des leitfähigen Bereichs innerhalb der Halbleiter-Finnen verkleinert werden. Der leitfähige Bereich wird stärker verarmt und die Schwellenspannung des vertikalen Feldeffekttransistors wird erhöht. Die Beschränkungsstruktur kann zudem in verschiedenen Ausführungsformen eingerichtet sein, die Halbleiter-Finne und insbesondere das Gate-Oxid gegenüber Feldspitzen abzuschirmen. Dies kann die Sperrfestigkeit und Zuverlässigkeit des vertikalen Feldeffekttransistors erhöhen.
  • Das Halbleiter-Substrat 202 kann beispielsweise ein GaN-Substrat 202 oder ein SiC-Substrat 202 sein. Auf dem Halbleiter-Substrat 202 kann der schwach n-leitende Halbleiter-Driftbereich 204 (auch bezeichnet als Driftzone 204) ausgebildet (z.B. aufgebracht) sein, beispielsweise ein GaN- Driftbereich 204 oder ein SiC-Driftbereich 204. Oberhalb des Driftbereichs 204 kann ein n-leitendes Halbleiter-Gebiet in Form der Halbleiter-Finne 206 ausgebildet sein, beispielsweise in Form einer GaN- oder SiC-Finne 206. Auf der Halbleiter-Finne 206 oder in einem oberen Teilbereich der Finne 206 kann ein n+ -leitendes Anschlussgebiet 220 ausgebildet sein, mittels dessen die Source-Elektrode 214 mit der Halbleiter-Finne 206 kontaktiert ist. Die Source-Elektrode 214 kann sowohl die Beschränkungsstruktur 210 als auch die Halbleiter-Finne 206 kontaktieren. Auf der Rückseite des Substrats 202 kann sich die Drain-Elektrode 216 befinden. Zwischen den Gebieten der Beschränkungsstruktur 210 und dem Driftbereich 204 kann im Betrieb eine Raumladungszone ausgebildet werden. Dadurch kann der Bereich, in dem ein Strom fließen kann, reduziert werden, wodurch der Widerstand erhöht werden kann. Durch die Einbringung der Beschränkungsstruktur 210 wird der Gesamtwiderstand des Feldeffekttransistors 200, 300, 400, 500, 600, 700 im Vergleich zur Variante ohne Beschränkungsstruktur (1) erhöht. Das im Sperrfall an der Drain-Elektrode 216 anliegende Potential führt zu einem elektrischen Feld, welches sein Maximum direkt unterhalb der Beschränkungsstruktur 210 aufweist und nicht, wie im Fall ohne die Beschränkungsstruktur 210 (siehe 1), in der Nähe des Bodens der Halbleiter-Finne 206. Dies verhindert beispielsweise einen frühzeitigen elektrischen Durchbruch des Feldeffekttransistors bzw. ein Durchgreifen der an die Drain-Elektrode 216 angelegten Spannung auf die Gate-Elektrode 212. Die Halbleiter-Finne 208 wird in dem Bereich, welcher der Gate-Elektrode 212 benachbart ist, verarmt. Ohne Anlegen einer Gate-Spannung kann der Feldeffekttransistor selbstsperrend sein, da das Elektronengas unterhalb der Halbleiter-Finne 206 in dem Driftbereich verarmt sein kann. Durch Anlegen einer positiven Spannung an die Gate-Elektrode 210 können Elektronen in den Bereich der Halbleiter-Finne 208, welcher der Gate-Elektrode 212 benachbart ist, akkumuliert werden. Die Elektronen können von der Source-Elektrode 214 durch die Halbleiter-Finne 206 in den Boden der Halbleiter-Finne 206 fließen und von dort durch den Driftbereich 204 und durch das Substrat 202 in die Drain-Elektrode 216 gelangen.
  • Die Beschränkungsstruktur 210 kann sich bis in den Driftbereich 204 hinein erstrecken. Mit anderen Worten: Die Beschränkungsstruktur 210 kann ein in dem Driftbereich 204 angeordnetes Gebiet aufweisen, das sich lateral in Richtung der Gate-Elektrode 212 erstreckt, wie beispielsweise in 2 veranschaulicht ist. Die Beschränkungsstruktur 210 kann in dem Driftbereich als eine Abschirmstruktur wirken, die Feldspitzen des elektrischen Feldes unterhalb bzw. in der Nähe der Gate-Elektrode 212 reduziert bzw. in den Driftbereich 204 verschiebt, beispielsweise im Vergleich zum Feldeffekttransistor ohne Abschirmstruktur.
  • Die Beschränkungsstruktur 210 kann lateral vollständig von dem elektrisch leitfähigen Bereich 208 umgeben sein. Die Beschränkungsstruktur 210 und der elektrisch leitfähige Bereich können koaxial-förmig ausgebildet sein, wie beispielsweise in 3 veranschaulicht ist. Alternativ kann die Beschränkungsstruktur 210 an mindestens einer Seitenwand der Halbleiter-Finne 206 ausgebildet sein, wie beispielsweise in 2, 6 und 7 veranschaulicht ist.
  • Die Beschränkungsstruktur 210 kann in einem ersten Abschnitt 404, der lateral neben der Gate-Elektrode 212 angeordnet ist, eine größere laterale Ausdehnung aufweisen als in einem zweiten Abschnitt, sodass der elektrisch leitfähige Bereich in einem zu dem ersten Abschnitt 404 der Beschränkungsstruktur 210 korrespondierenden Bereich der Halbleiter-Finne 206 einen eingeschnürten Abschnitt 402 aufweist, wie beispielsweise in 4 veranschaulicht ist.
  • Der erste und der zweite Leitfähigkeitstyp können entgegengesetzte Leitfähigkeitstypen sein. Der Driftbereich 204 kann beispielsweise n-leitend sein und die Beschränkungsstruktur 210 kann mindestens ein p-leitendes Gebiet aufweisen. Alternativ oder zusätzlich kann die Beschränkungsstruktur 210 eine zweite, elektrisch nicht leitfähige Beschränkungsstruktur 502 aufweisen, wie beispielsweise in 5 veranschaulicht ist.
  • In verschiedenen Ausführungsformen kann der Stromfluss in der Halbleiter-Finne auch zum Teil in horizontaler Richtung erfolgen, wie in 8 und 9 veranschaulicht ist. Dazu können weitere Schichten bzw. Strukturen des ersten oder zweiten Leitfähigkeitstyps vorgesehen sein, die den Stromfluss räumlich beschränken. Beispielsweise können in der Finne 206 elektrisch leitende Bereiche 804, 806, 808 des ersten Leitfähigkeitstyps vorgesehen sein, und die Beschränkungsstruktur kann zusätzlich zu den Bereichen 210 weitere Schichten bzw. Strukturen 802 aufweisen, die den Stromfluss begrenzen. Ein Stromfluss erfolgt beispielsweise von der Source-Elektrode 214 durch die Bereiche 806, 804, 808, durch den Driftbereich 204 und das Substrat 202 zur Drain-Elektrode 216 hin. Die vertikale Beschränkung des Strompfades erfolgt durch den Bereich 802 des zweiten Leitfähigkeitstyps. Diese Ausführungsform kann mit Merkmalen der weiter oben beschriebenen Ausführungsformen kombiniert sein, wie beispielsweise in 9 veranschaulicht ist, die eine zusätzliche Beschränkungsstruktur 502 an der Oberseite der Finne zeigt.
  • Weiterhin kann die Beschränkungsstruktur 210 in verschiedenen Ausführungsformen eingerichtet sein, eine Body-Diode über den an die Source-Elektrode angeschlossenen pn-Übergang bereitzustellen. Beispielsweise ist in verschiedenen Ausführungsformen der elektrisch leitende Bereich 208 der Halbleiter-Finne 206 n-dotiert und die Beschränkungsstruktur 210 p-dotiert oder nicht-leitend. Eine nicht-leitende Beschränkungsstruktur 210 kann beispielsweise durch Gegendotierung oder Einbringen einer nicht-aktiven lonenspezies (beispielsweise Argon) ausgebildet werden. In Ausführungsformen mit nicht-leitender Beschränkungsstruktur ist eine Body-Diode nicht realisiert, da die Beschränkungsstruktur nicht leitfähig ist.
  • 10 zeigt ein Ablaufdiagramm eines Verfahrens zum Ausbilden eines vertikalen Feldeffekttransistors gemäß verschiedenen Ausführungsformen. Das Verfahren 1000 weist ein Ausbilden 1010 eines Driftbereichs 204 mit einem ersten Leitfähigkeitstyp; ein Ausbilden 1020 einer Halbleiter-Finne 206 auf oder über dem Driftbereich 204; und ein Ausbilden 1030 einer Source/Drain-Elektrode 214, 216 auf oder über der Halbleiter-Finne 206 auf. Die Halbleiter-Finne 206 weist einen elektrisch leitfähigen Bereich 208 auf, der die Source/Drain-Elektrode 214, 216 elektrisch leitfähig mit dem Driftbereich 204 verbindet, und weist eine Beschränkungsstruktur 210 auf, die lateral neben dem elektrisch leitfähigen Bereich 208 ausgebildet ist und sich von der Source/Drain-Elektrode 214, 216 zum Driftbereich 204 hin erstreckt. Die Beschränkungsstruktur 210 ist eingerichtet, einen leitfähigen Kanal des vertikalen Feldeffekttransistors in der Halbleiter-Finne 206 auf das Gebiet des elektrisch leitfähigen Bereichs 208 zu beschränken.
  • Alle gezeigten Ausführungsformen können auch mit einer nicht-leitenden Beschränkungsstruktur 210 realisiert sein.
  • 11, 12 und 13A bis 13F zeigen schematische Schnittdarstellungen eines vertikalen Feldeffekttransistors während des Ausbildens desselben gemäß verschiedenen Ausführungsformen. Die Beschränkungsstruktur 210 kann mittels einer Ionenimplantation nach dem Bereitstellen der Halbleiter-Finnen-Geometrie ausgebildet werden. Hierbei kann durch einen starken Einfallswinkel der zu implantierenden Ionen, beispielsweise das in der 11 gezeigte Profil erreicht werden. Dabei wird eine Maske 1120 auf der Oberfläche des Driftbereichs 204 und der Halbleiter-Finne 208 ausgebildet, wobei ein Teil der Halbleiter-Finne 208 freiliegt. Die freiliegenden Teile der Halbleiter-Finne 208 werden mit lonenstrahlen 1110 bestrahlt, um die Beschränkungsstruktur 210 auszubilden. Durch eine Drehung des Substrats 202 während der Implantation, wie beispielsweise in 12 veranschaulicht ist, können unterschiedliche Seiten der Halbleiter-Finne 206 beispielsweise p-dotiert werden, um die Beschränkungsstruktur 210 auszubilden. Alternativ kann die Implantation der Ionen auch vor einem Ausbilden der Halbleiter-Finne erfolgen. In diesem Fall kann beispielsweise nach p-Implantation die Halbleiter-Finne ausgeformt werden, indem ein Teil des p-dotierten Bereichs wieder entfernt wird. Alternative Ausführungsformen betreffen die Form der Beschränkungsstruktur 210, beispielsweise der p-dotierten Beschränkungsstruktur 210. So kann diese auch zentrisch in der Halbleiter-Finne ausgebildet werden, siehe 4. Dies ermöglicht, dass technologisch schwierig herstellbare, schmale Stege damit vermieden werden können. Das untere Ende der Beschränkungsstruktur 210 kann sowohl höher als auch tiefer als auch in gleicher Höhe wie der Boden der Halbleiter-Finne liegen. Des Weiteren kann die Beschränkungsstruktur 210 über die Tiefe in unterschiedlicher Breite dargestellt werden, wie in 4 und 13A bis 13F dargestellt ist. Durch die unterschiedlichen Breiten der Beschränkungsstruktur 210 kann der Durchlasswiderstand in den Bereichen größeren Abstands zwischen Beschränkungsstruktur 210 und Halbleiter-Finnenseitenwand reduziert werden, während in den Bereichen kleineren Abstands (parallel zum Gate-Dielektrikum) eine stärkere Verarmung erreicht wird. In 13A- 13F ist eine Ausführungsform für ein Verfahren zum Ausbilden der in 4 gezeigten Struktur gezeigt. Das Verfahren weist ein Strukturieren der Halbleiter-Finne 208 in einem n-dotierten Driftbereich 204 auf (13A). Das Ausbilden der Beschränkungsstruktur 210 weist eine Ionenimplantation eines ersten p-Dotierungsbereichs (13B) und eine Ionenimplantation eines zweiten p-Dotierungsbereichs (13C) auf, um den in 4 veranschaulichten eingeschnürten Bereich 402 auszubilden. Das Verfahren kann außerdem eine Ionenimplantation des n+ Anschlussbereiches 220 für die Source-Elektrode 214 aufweisen. Das Verfahren weist weiterhin ein Abscheiden und Strukturieren des Gate-Dielektrikums, der Gate-Elektrode 212 und der Isolation 218 auf. Das Verfahren kann zudem ein Abscheiden und Strukturieren der Source-Elektrode 214 und der Drain-Elektrode 216 aufweisen. Dies hat den Vorteil, dass die kritische Dimension der Breite der Halbleiter-Finne 208 beispielsweise durch die vertikale Ausdehnung der n-dotierten Schicht 208 definiert ist, welche durch Epitaxie oder Implantation genauer kontrolliert werden kann. Der leitfähige Bereich der Halbleiter-Finne kann, aber muss nicht gleich dotiert sein, wie der Driftbereich 204. Mit anderen Worten: der leitfähige Bereich der Finne kann die gleiche oder aber eine andere Dotierungskonzentration als der Driftbereich aufweisen. Die Beschränkungsstruktur 210 kann über die Source-Elektrode 214 kontaktiert werden oder über eine Superzelle (nicht veranschaulicht). Optional kann ein höher n-dotiertes Gebiet 808 zur Stromspreizung vorgesehen sein (siehe 8 und 9). In einer Ausführungsform wird die Grenzfläche zwischen dem Halbleitermaterial (z.B. SiC) der Finne und dem Gate-Dielektrikum (z.B. Gate-Oxid) neutralisiert, beispielsweise indem die n-Dotierung des Halbleitermaterials (z.B. SiC) teilweise aufgehoben wird. Dies kann zum Beispiel durch Gegenimplantation realisiert werden oder alternativ durch Totimplantation mit einer elektrisch nicht aktiven lonenspezies (z.B. Argon). Der leitende Kanal wird durch diese Implantation weg von der Halbleiter/Dielektrikum-Grenzfläche hin zur Grenzfläche neutralisierter Halbleiter/nicht-neutralisierter Halbleiter (z.B. neutral-SiC/n-SiC-Grenzfläche). Weist diese Grenzfläche eine niedrige Defektdichte auf, wird dadurch die Kanalbeweglichkeit erhöht. Wird das neutrale Gebiet mittels Implantation hergestellt, kann eine Implantation vor dem Ausbilden der Halbleiter-Finne erfolgen. In einem nachfolgenden Prozess kann in diesem Fall der neutrale Bereich teilweise entfernt werden und die Halbleiter-Finne 208 ausgebildet werden. Der laterale Abstand und das Verhältnis der Dotierungen von leitfähigem Bereich und Beschränkungsstruktur können die Form des leitfähigen Bereichs der Halbleiter-Finne bestimmen. Durch geeignete Wahl kann eine Ausformung des leitfähigen Kanals so von der Grenzfläche des Driftbereichs 204 zum Gate-Dielektrikum in das Innere der Halbleiter-Finne verlegt werden und so eine höhere Kanalbeweglichkeit bewirken. Alternativ kann der neutrale Bereich 502 - analog zur Herstellung des p-dotierten Gebiets 210 - nach der Bereitstellung der Halbleiter-Finnengeometrie erfolgen. In einer weiteren Ausführungsform wird anstelle einer Halbleiter-Finne eine in beide laterale Richtungen begrenzte Struktur ausgebildet. Beispielsweise ein Quadrat oder eine hexagonale Struktur. Ein p-dotiertes Gebiet als Beschränkungsstruktur kann, beispielsweise über gerichtete Implantation, an einer oder mehreren Grenzflächen bereitgestellt werden (siehe auch 6 und 7).
  • Die beschriebenen und in den Figuren gezeigten Ausführungsformen sind nur beispielhaft gewählt. Unterschiedliche Ausführungsformen können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann eine Ausführungsform durch Merkmale einer weiteren Ausführungsform ergänzt werden. Ferner können beschriebene Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Insbesondere ist die Erfindung nicht auf das angegebene Verfahren beschränkt.

Claims (11)

  1. Vertikaler Feldeffekttransistor (200, 300, 400, 500, 600, 700), aufweisend: einen Driftbereich (204) mit einem ersten Leitfähigkeitstyp; eine Halbleiter-Finne (206) auf oder über dem Driftbereich (204); und eine Source/Drain-Elektrode (214, 216) auf oder über der Halbleiter-Finne (206), wobei die Halbleiter-Finne (206) einen elektrisch leitfähigen Bereich (208), der die Source/Drain-Elektrode (214, 216) elektrisch leitfähig mit dem Driftbereich (204) verbindet, und eine Beschränkungsstruktur (210), die lateral neben dem elektrisch leitfähigen Bereich (208) ausgebildet ist und sich von der Source/Drain-Elektrode (214, 216) zum Driftbereich (204) hin erstreckt, aufweist, wobei die Beschränkungsstruktur (210) eingerichtet ist, einen leitfähigen Kanal des vertikalen Feldeffekttransistors in der Halbleiter-Finne (206) auf das Gebiet des elektrisch leitfähigen Bereichs (208) zu beschränken.
  2. Vertikaler Feldeffekttransistor (200, 300, 400, 500, 600, 700) gemäß Anspruch 1, wobei sich die Beschränkungsstruktur (210) bis in den Driftbereich (204) hinein erstreckt.
  3. Vertikaler Feldeffekttransistor (200, 300, 400, 500, 600, 700) gemäß Anspruch 1 oder 2, wobei die Beschränkungsstruktur (210) einen zweiten Leitfähigkeitstyp aufweist, der zum ersten Leitfähigkeitstyp entgegengesetzt ist.
  4. Vertikaler Feldeffekttransistor (200, 300, 400, 500, 600, 700) gemäß einem der Ansprüche 1 bis 3, wobei die Beschränkungsstruktur (210) elektrisch nichtleitend ist.
  5. Vertikaler Feldeffekttransistor (200, 300, 400, 500, 600, 700) gemäß einem der Ansprüche 1 bis 4, ferner aufweisend eine Gate-Elektrode (212), die neben mindestens einer Seitenwand der Halbleiter-Finne (206) ausgebildet ist, wobei die Beschränkungsstruktur (210) ein in dem Driftbereich (204) angeordnetes Gebiet aufweist, das sich lateral in Richtung der Gate-Elektrode (212) erstreckt.
  6. Vertikaler Feldeffekttransistor (200, 300, 400, 500, 600, 700) gemäß Anspruch 3, wobei die Beschränkungsstruktur (210) in einem ersten Abschnitt (404), der lateral neben der Gate-Elektrode (212) angeordnet ist, eine größere laterale Ausdehnung aufweist als in einem zweiten Abschnitt, sodass der elektrisch leitfähige Bereich in einem zu dem ersten Abschnitt (404) der Beschränkungsstruktur (210) korrespondierenden Bereich der Halbleiter-Finne (206) einen eingeschnürten Abschnitt (402) aufweist.
  7. Vertikaler Feldeffekttransistor (200, 300, 400, 500, 600, 700) gemäß einem der Ansprüche 1 bis 4, wobei der Driftbereich (204) n-leitend ist, und wobei die Beschränkungsstruktur (210) mindestens ein p-leitendes Gebiet aufweist.
  8. Vertikaler Feldeffekttransistor (200, 300, 400, 500, 600, 700) gemäß einem der vorhergehenden Ansprüche, wobei die Beschränkungsstruktur (210) lateral vollständig von dem elektrisch leitfähigen Bereich (208) umgeben ist.
  9. Vertikaler Feldeffekttransistor (200, 300, 400, 500, 600, 700) gemäß einem der vorhergehenden Ansprüche, wobei die Beschränkungsstruktur (210) und der elektrisch leitfähige Bereich koaxial-förmig ausgebildet sind.
  10. Vertikaler Feldeffekttransistor (200, 300, 400, 500, 600, 700) gemäß einem der vorhergehenden Ansprüche, wobei die Beschränkungsstruktur (210) an mindestens einer Seitenwand der Halbleiter-Finne (206) ausgebildet ist.
  11. Verfahren zum Ausbilden eines vertikalen Feldeffekttransistors, das Verfahren aufweisend: Ausbilden eines Driftbereichs (204) mit einem ersten Leitfähigkeitstyp; Ausbilden einer Halbleiter-Finne (206) auf oder über dem Driftbereich (204); und Ausbilden einer Source/Drain-Elektrode (214, 216) auf oder über der Halbleiter-Finne (206), wobei die Halbleiter-Finne (206) einen elektrisch leitfähigen Bereich (208), der die Source/Drain-Elektrode (214, 216) elektrisch leitfähig mit dem Driftbereich (204) verbindet, und eine Beschränkungsstruktur (210), die lateral neben dem elektrisch leitfähigen Bereich (208) ausgebildet ist und sich von der Source/Drain-Elektrode (214, 216) zum Driftbereich (204) hin erstreckt, aufweist, wobei die Beschränkungsstruktur (210) eingerichtet ist, einen leitfähigen Kanal des vertikalen Feldeffekttransistors in der Halbleiter-Finne (206) auf das Gebiet des elektrisch leitfähigen Bereichs (208) zu beschränken.
DE102019216142.1A 2019-10-21 2019-10-21 Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben Pending DE102019216142A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102019216142.1A DE102019216142A1 (de) 2019-10-21 2019-10-21 Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben
JP2022523405A JP7397978B2 (ja) 2019-10-21 2020-09-21 縦型電界効果トランジスタとその形成方法
EP20776121.4A EP4049318A1 (de) 2019-10-21 2020-09-21 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
US17/766,319 US20240055528A1 (en) 2019-10-21 2020-09-21 Vertical field-effect transistor and method for forming same
CN202080073952.XA CN114586174A (zh) 2019-10-21 2020-09-21 垂直场效应晶体管和用于其构造的方法
PCT/EP2020/076286 WO2021078450A1 (de) 2019-10-21 2020-09-21 Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019216142.1A DE102019216142A1 (de) 2019-10-21 2019-10-21 Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben

Publications (1)

Publication Number Publication Date
DE102019216142A1 true DE102019216142A1 (de) 2021-04-22

Family

ID=72615855

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019216142.1A Pending DE102019216142A1 (de) 2019-10-21 2019-10-21 Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben

Country Status (6)

Country Link
US (1) US20240055528A1 (de)
EP (1) EP4049318A1 (de)
JP (1) JP7397978B2 (de)
CN (1) CN114586174A (de)
DE (1) DE102019216142A1 (de)
WO (1) WO2021078450A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043468A1 (en) * 2011-08-17 2013-02-21 Ramgoss, Inc. Vertical field effect transistor on oxide semiconductor substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0726603B1 (de) * 1995-02-10 1999-04-21 SILICONIX Incorporated Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
JP2006086548A (ja) 2005-12-12 2006-03-30 Nissan Motor Co Ltd 電界効果トランジスタ
JP2008218846A (ja) 2007-03-06 2008-09-18 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP5207666B2 (ja) 2007-06-11 2013-06-12 ローム株式会社 半導体装置
SK289027B6 (sk) 2017-11-24 2023-01-11 Elektrotechnický ústav SAV, v. v. i. Vertikálny GaN tranzistor s izolačným kanálom a spôsob jeho prípravy

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130043468A1 (en) * 2011-08-17 2013-02-21 Ramgoss, Inc. Vertical field effect transistor on oxide semiconductor substrate

Also Published As

Publication number Publication date
CN114586174A (zh) 2022-06-03
US20240055528A1 (en) 2024-02-15
JP2022553305A (ja) 2022-12-22
EP4049318A1 (de) 2022-08-31
JP7397978B2 (ja) 2023-12-13
WO2021078450A1 (de) 2021-04-29

Similar Documents

Publication Publication Date Title
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112015006403T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE102016104189A1 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102014113087B4 (de) Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102015105679A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102019216131A1 (de) Halbleitervorrichtung
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
WO2021089230A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
WO2021078451A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
WO2021037422A1 (de) Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren
EP4107785A1 (de) Vertikaler feldeffekttransistor, verfahren zum herstellen desselben und bauelement aufweisend vertikale feldeffekttransistoren
DE102019216142A1 (de) Vertikaler Feldeffekttransistor und Verfahren zum Ausbilden desselben
DE102020201997A1 (de) Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors

Legal Events

Date Code Title Description
R163 Identified publications notified