DE102020105628A1 - Verfahren zur Durchführung interner Verarbeitungsvorgänge mit vordefinierter Protokollschnittstelle einer Speichervorrichtung - Google Patents

Verfahren zur Durchführung interner Verarbeitungsvorgänge mit vordefinierter Protokollschnittstelle einer Speichervorrichtung Download PDF

Info

Publication number
DE102020105628A1
DE102020105628A1 DE102020105628.1A DE102020105628A DE102020105628A1 DE 102020105628 A1 DE102020105628 A1 DE 102020105628A1 DE 102020105628 A DE102020105628 A DE 102020105628A DE 102020105628 A1 DE102020105628 A1 DE 102020105628A1
Authority
DE
Germany
Prior art keywords
internal processing
pim
memory
command
processing mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020105628.1A
Other languages
English (en)
Inventor
Hak-soo Yu
Namsung KIM
Kyomin SOHN
Seongil O
Sukhan Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190161673A external-priority patent/KR20200108772A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020105628A1 publication Critical patent/DE102020105628A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Eine Speichervorrichtung umfasst ein Speicherzellen-Array, Signalleitungen, eine Modusauswahlschaltung, eine Befehlskonverterschaltung und einen internen Prozessor. Das Speicherzellen-Array umfasst erste und zweite Speicherregionen. Die Modusauswahlschaltung ist eingerichtet, ein Verarbeitungsmodusauswahlsignal zu erzeugen, um die Speichervorrichtung dahingehend zu steuern, basierend auf der zusammen mit dem Befehl empfangenen Adresse, in einen internen Verarbeitungsmodus einzutreten. Die Befehlskonverterschaltung ist eingerichtet, den empfangenen Befehl ansprechend auf eine Aktivierung des internen Verarbeitungsmodusauswahlsignals in einen internen Verarbeitungsvorgangsbefehl zu konvertieren. Der interne Prozessor ist eingerichtet, in dem internen Verarbeitungsmodus einen internen Verarbeitungsvorgang in der ersten Speicherregion ansprechend auf den internen Verarbeitungsvorgangsbefehl durchzuführen.

Description

  • Querverweise auf verwandte Anmeldungen
  • Die Patentanmeldung beansprucht die Priorität der vorläufigen US-Anmeldungen Nr. 62/816,509 , eingereicht am 11. März 2019 beim US-Amerikanischen Patent- und Markenamt, und der koreanischen Patentanmeldung Nr. 10-2019-0161673 , eingereicht am 6. Dezember 2019 beim koreanischen Amt für geistiges Eigentum, deren Offenbarungen hiermit vollinhaltlich mit aufgenommen sind.
  • Hintergrund
  • Technisches Gebiet
  • Das erfinderische Konzept betrifft Vorrichtungen und Verfahren und insbesondere eine Speichervorrichtung, die einen internen Verarbeitungsvorgang durchführt, indem eine vordefinierte Protokollschnittstelle verwendet wird, ein Verfahren zur Betätigung der Speichervorrichtung und ein Speichersystem, das die Speichervorrichtung umfasst.
  • Beschreibung des Stands der Technik
  • Hochleistungsanwendungen und -grafikalgorithmen sind datenintensiv und rechenintensiv. Anwendungen, die Deep Neural Networks ausführen, erfordern ein Rechensystem mit großen Rechen- und Speicherkapazitäten, um unterschiedliche Datensätze genau zu trainieren oder zu lernen. Ein processor-in-memory(PIM)-Prozessor kann sich innerhalb einer Speichervorrichtung befinden, um einige Rechenvorgänge eines Rechensystems als interne Verarbeitung durchzuführen. Durch die interne Verarbeitung der Speichervorrichtung kann die Rechenvorgangslast des Rechensystems reduziert werden.
  • Wenn allerdings eine getrennte Schnittstelle für die interne Verarbeitung erforderlich ist, können Hardwarekonfigurationen der Speichervorrichtung schwierig zu implementieren sein. Daher können Kosten für die Unterstützung von internen Verarbeitungsvorgängen steigen.
  • Kurzfassung
  • Mindestens eine beispielhafte Ausführungsform des erfinderischen Konzepts schafft eine Speichervorrichtung zur Durchführung eines internen Verarbeitungsvorgangs, indem eine vordefinierte Protokollschnittstelle, ein Verfahren zum Betreiben der Speichervorrichtung und ein Speichersystem, das die Speichervorrichtung umfasst, verwendet werden.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist eine Speichervorrichtung vorgesehen, die Folgendes umfasst: ein Speicherzellen-Array, welches eine erste Speicherregion und eine zweite Speicherregion umfasst; Signalleitungen (z. B. Befehls-/Adresssignalleitungen), die eingerichtet sind, einen Befehl und eine Adresse von einer Quelle, die sich außerhalb der Speichervorrichtung befindet, zu empfangen; eine Modusauswahlschaltung, die eingerichtet ist, ein Verarbeitungsmodusauswahlsignal zu erzeugen, um die Speichervorrichtung dahingehend zu steuern, basierend auf der zusammen mit dem Befehl empfangenen Adresse, in einen internen Verarbeitungsmodus einzutreten; eine Befehlskonverterschaltung, die eingerichtet ist, den empfangenen Befehl ansprechend auf eine Aktivierung des internen Verarbeitungsmodusauswahlsignals in einen internen Verarbeitungsvorgangsbefehl zu konvertieren; und einen internen Prozessor, der eingerichtet ist, in dem internen Verarbeitungsmodus einen internen Verarbeitungsvorgang in der ersten Speicherregion ansprechend auf den internen Verarbeitungsvorgangsbefehl durchzuführen.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist eine Speichervorrichtung ausgebildet, die ein Speicherzellen-Array, welches eine erste Speicherregion und eine zweite Speicherregion umfasst, und einen internen Prozessor umfasst, der eingerichtet ist, einen internen Verarbeitungsvorgang durchzuführen, wobei das Verfahren Folgendes umfasst: Empfangen eines Befehls und einer Adresse von einer Quelle, die sich außerhalb der Speichervorrichtung befindet, durch eine vordefinierte Protokollschnittstelle; Erzeugen eines Verarbeitungsmodusauswahlsignals, um die Speichervorrichtung dahingehend zu steuern, basierend auf der zusammen mit dem Befehl empfangenen Adresse in einen internen Verarbeitungsmodus einzutreten; Konvertieren des empfangenen Befehls in einen internen Verarbeitungsvorgangsbefehl ansprechend auf eine Aktivierung des internen Verarbeitungsmodusauswahlsignals; und Durchführen, durch den internen Prozessor, eines internen Verarbeitungsvorgangs in der ersten Speicherregion ansprechend auf den internen Verarbeitungsvorgangsbefehl, in dem internen Verarbeitungsmodus.
  • Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts wird ein Speichersystem geschaffen, das eine Speichervorrichtung umfasst; und es wird ein Speicher-Controller geschaffen, der eingerichtet ist, die Speichervorrichtung zu steuern, indem er eine vordefinierte Protokollschnittstelle verwendet, die mit der Speichervorrichtung verbunden ist. Die Speichervorrichtung umfasst: ein Speicherzellen-Array, das eine erste Speicherregion und eine zweite Speicherregion umfasst; eine Modusauswahlschaltung, die eingerichtet ist, einen Befehl und eine Adresse von dem Speicher-Controller durch die vordefinierte Protokollschnittstelle zu empfangen und, basierend auf der mit dem Befehl empfangenen Adresse, ein Verarbeitungsmodusauswahlsignal zur Steuerung der Speichervorrichtung zu erzeugen, um in einen internen Verarbeitungsmodus einzutreten; eine Befehlskonverterschaltung, die eingerichtet ist, den empfangenen Befehl ansprechend auf eine Aktivierung des internen Verarbeitungsmodusauswahlsignals in einen internen Verarbeitungsvorgangsbefehl zu konvertieren; und einen internen Prozessor, der eingerichtet ist, in dem internen Verarbeitungsmodus einen internen Verarbeitungsvorgang in der ersten Speicherregion ansprechend auf den internen Verarbeitungsvorgangsbefehl durchzuführen.
  • Figurenliste
  • Beispielhafte Ausführungsformen des erfinderischen Konzepts gehen deutlicher aus der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen hervor, in welchen:
    • 1 ein Schema ist, das ein System zeigt, welches eine Speichervorrichtung umfasst, die einen internen Verarbeitungsvorgang gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts durchführt;
    • 2 ein Blockdiagramm zur Beschreibung einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist;
    • 3 bis 5 Schemata zur Beschreibung eines Abschnitts einer Struktur der Speichervorrichtung aus 2 sind;
    • 6 ein Flussdiagramm zur Beschreibung eines Vorgangs der Speichervorrichtung aus 2 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist;
    • 7 ein Zeitablaufdiagramm zur Beschreibung eines Vorgangs einer Speichervorrichtung aus 2 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist;
    • 8 ein Schema zur Beschreibung einer PIM-Modus-Auswahleinrichtung aus 2 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist; und
    • 9 ein Flussdiagramm zur Beschreibung eines Vorgangs der Speichervorrichtung aus 2 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts ist.
  • Detaillierte Beschreibung der beispielhaften Ausführungsformen
  • 1 ist ein Schema, das ein System zeigt, welches eine Speichervorrichtung umfasst, die einen internen Verarbeitungsvorgang gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts durchführt.
  • In 1 kann ein System 100 eine Host-Vorrichtung 110 und eine Speichervorrichtung 120 umfassen. Die Host-Vorrichtung 110 kann kommunikationsfähig mit der Speichervorrichtung 120 über einen Speicher-Bus 130 verbunden sein.
  • Einige Beispiele können unter Verwendung des Ausdrucks „verbunden“ und/oder „gekoppelt“ oder ihrer Derivate beschrieben werden. Diese Begriffe sind nicht notwendigerweise synonym gedacht. Zum Beispiel können Beschreibungen unter Verwendung der Begriffe „verbunden“ und/oder „gekoppelt“ angeben, dass zwei oder mehr Elemente in direktem physischen oder elektrischen Kontakt miteinander stehen. Zudem können die Begriffe „verbunden“ und/oder „gekoppelt“ auch bedeuten, dass zwei oder mehr Elemente nicht in direktem Kontakt miteinander stehen sondern weiterhin miteinander kooperieren oder miteinander interagieren.
  • Die Host-Vorrichtung 110 kann zum Beispiel ein Rechensystem wie ein Computer, ein Laptop, ein Server, eine Workstation, ein tragbares Kommunikationsterminal, ein persönlicher digitaler Assistent (PDA), ein tragbarer Multimedia-Player (PMP), ein Smartphone oder eine Wearable-Vorrichtung sein. Alternativ kann die Host-Vorrichtung 110 eine einer Mehrzahl von Komponenten sein, die einem Rechensystem umfasst sind, z. B. eine Grafikkarte.
  • Die Host-Vorrichtung 110 ist ein Funktionsblock, um allgemeine Rechenvorgänge in dem System 100 durchzuführen, und kann einer zentralen Verarbeitungseinheit (CPU), einem digitalen Signalprozessor (Digital Signal Processor) (DSP), einem Grafikprozessor (GPU) oder einem Anwendungsprozessor (AP) entsprechen. Die Host-Vorrichtung 110 kann einen Speicher-Controller 112 (z. B. einen Steuerkreis) umfassen, der Datenübertragung und -empfang an und von der Speichervorrichtung 120 verwaltet.
  • Der Speicher-Controller 112 kann auf die Speichervorrichtung 120 entsprechend einer Speicheranfrage der Host-Vorrichtung 110 zugreifen. Der Speicher-Controller 112 umfasst eine Schnittstelle 114 der physikalischen Speicherschicht, um mit der Speichervorrichtung 120 zu koppeln. Zum Beispiel kann der Speicher-Controller 112 verwendet werden, um Zeilen und Spalten auszuwählen, die Speicherorten entsprechen, um Daten an Speicherorte zu schreiben oder geschriebene Daten zu lesen. Die Schnittstelle 114 der physikalischen Speicherschicht kann als Speicher-PHY 114 bezeichnet werden.
  • Der Speicher-Controller 112 umfasst ein Steuerregister 116. Das Steuerregister 116 kann verwendet werden, um die Speichervorrichtung 120 zu initialisieren und/oder die Speichervorrichtung 120 entsprechend Betriebseigenschaften der Speichervorrichtung 120 zu steuern. Nachdem das System 100 eingeschaltet wird, kann der Speicher-Controller 112 das Steuerregister 116 einstellen. Das Steuerregister 116 kann verschiedene Codes speichern, die eingerichtet sind, es dem Speicher-Controller 112 zu erlauben, mit der Speichervorrichtung 120 normal zusammenzuarbeiten. Zum Beispiel können Codes, die eine Frequenz, eine Steuerzeit und detaillierte Betriebsparameter der Speichervorrichtung 120 angeben, in dem Steuerregister 116 gespeichert sein. Auch kann das Steuerregister 116 spezifische Adressinformationen speichern, die von dem Controller 112 verwendet werden, um ein Speicherzellen-Array 121 der Speichervorrichtung 120 physisch oder logisch entsprechend einem Betriebsmodus zu unterteilen.
  • Zum Beispiel kann die spezifische Adressinformation spezifische Adressen angeben, die verwendet werden, um das Speicherzellen-Array 121 in eine PIM-Region 122 und eine normale Speicherregion 124 zu unterteilen. Die PIM-Region 122 kann eine Speicherzellenregion sein, auf die zugegriffen wird, wenn die Speichervorrichtung 120 in einem internen Verarbeitungsmodus arbeitet, und die normale Speicherregion kann eine Speicherzellenregion sein, auf die zugegriffen wird, wenn die Speichervorrichtung 120 in einem normalen Modus arbeitet. Zum Beispiel kann eine spezifische Adresse eine Adresse angeben, die verwendet wird, um auf die PIM-Region 122 zuzugreifen, und kann als Basissignal dienen, um es der Speichervorrichtung 120 zu erlauben, in den internen Verarbeitungsmodus einzutreten. Eine spezifische Adresse kann zum Beispiel ein Stapelidentifikationssignal, eine Kanaladresse oder eine Bankadresse umfassen. Gemäß Ausführungsformen kann die spezifische Adresse eine Kombination aus Stapelidentifikationssignal, Kanaladresse und/oder Bankadresse umfassen.
  • Der Speicher-Controller 112 kann einen Schreibvorgang oder einen Lesevorgang für die Speichervorrichtung 120 steuern, indem er der Speichervorrichtung 120 einen Befehl CMD (z. B. einen Lesebefehl, einen Schreibbefehl, einen Prüfbefehl usw.) und eine Adresse ADDR bereitstellt. Auch können zu schreibende Daten DQ und gelesene Daten DQ zwischen dem Speicher-Controller 112 und der Speichervorrichtung 120 übertragen und empfangen werden. Die Daten DQ können von dem Speicher-Controller 112 an die Speichervorrichtung 120 übertragen werden, die Speichervorrichtung 120 kann die übertragenen Daten DQ empfangen, und die Speichervorrichtung 120 kann die empfangenen Daten DQ während eines ersten Speicherzugriffsvorgangs in das Speicherzellen-Array 121 schreiben. Die Speichervorrichtung 120 kann die Daten DQ von dem Speicherzellen-Array 121 auslesen, die Speichervorrichtung 120 kann die gelesenen Daten DQ an den Speicher-Controller 112 übertragen und dann kann der Speicher-Controller 112 die übertragenen Daten DQ während eines zweiten Speicherzugriffsvorgangs empfangen. Ein solcher Speicherzugriffsvorgang kann durch die Speicher-PHY 114 und den Speicher-Bus 130 zwischen dem Speicher-Controller 112 und der Speichervorrichtung 120 durchgeführt werden.
  • Die Speicher-PHY 114 ist eine physische oder elektrische Schicht und eine logische Schicht, die für Signale, Frequenzen, Steuerzeiten, detaillierte Betriebsparameter und Funktionalität ausgebildet sind, welche für eine effiziente Kommunikation zwischen dem Speicher-Controller 112 und der Speichervorrichtung 120 erforderlich sind. Die Speicher-PHY 114 kann die Funktionen eines Double-Data-Rate(DDR)-Protokolls und/oder eines Low-Power-Double-Data-Rate(LPDDR)-Protokolls des Joint-Electron-Device-Engineering-Council(JEDEC)-Standards unterstützen.
  • Die Speicher-PHY 114 kann Verbindungsteile umfassen, um den Speicher-Controller 110 und die Speichervorrichtung 120 zu verbinden. Die Verbindungsteile können als Stifte, Kugeln, Signalleitungen oder andere Hardwarekomponenten implementiert werden. Zum Beispiel kann ein Taktsignal CK (7), ein Befehl CMD, eine Adresse ADDR und Daten DQ zwischen dem Speicher-Controller 110 und der Speichervorrichtung 120 durch die Speicher-PHY 114 übertragen und empfangen werden.
  • Eine Wiederverwendung von bestehenden Verbindungsteilen in der Speicher-PHY 114 kann in einer integrierten Schaltung IC wesentliche Platzersparnisse bringen und die Kosten für eine Verlegung zusätzlicher Drähte zu der Speichervorrichtung 120 vermeiden. Auch beseitigt das Vermeiden zusätzlicher Stifte und Drähte potentielle elektromagnetische Störungen aufgrund des Vorhandenseins von zusätzlichen Drähten und, da eine große Anzahl an Treibern und Empfängern nicht erforderlich ist, kann Strom gespart werden.
  • Der Speicher-Bus 130 kann Befehls-/Adresssignalleitungen 132 für eine Übertragung von Befehl/Adresse CMD/ADDR sowie Datenleitungen 134 für eine Übertragung der Daten DQ umfassen. Der Einfachheit der Zeichnungen halber, sind die Befehls-/Adresssignalleitungen 132 und die Datenleitungen 134 als einzelne Leitungen zwischen dem Speicher-Controller 110 und der Speichervorrichtung 120 dargestellt, aber die Befehls-/Adresssignalleitungen 132 und die Datenleitungen 134 können tatsächlich eine Mehrzahl von Signalleitungen sein.
  • Die Speichervorrichtung 120 kann, gesteuert von dem Speicher-Controller 112, Daten schreiben oder Daten lesen. Zum Beispiel kann die Speichervorrichtung 120 eine synchrone, dynamische DDR-Direktzugriffsspeicher(SDRAM)-Vorrichtung sein. Allerdings ist das erfinderische Konzept nicht darauf beschränkt und die Speichervorrichtung 120 kann eine flüchtige Speichervorrichtung wie ein LPDDR SDRAM, ein Wide-I/O-DRAM, ein Speicher mit hoher Bandbreite (High Bandwidth Memory) und ein Hybrid Memory Cube (HMC) sein. Gemäß Ausführungsformen kann die Speichervorrichtung 120 eine nichtflüchtige Speichervorrichtung sein, wie ein Flash-Speicher, Phasenänderungs-RAM (PRAM), magnetischer RAM (MRAM), resistiver RAM (RRAM) oder ferroelektrischer RAM (FRAM).
  • In einer beispielhaften Ausführungsform des erfinderischen Konzepts arbeitet die Speichervorrichtung 120 in dem normalen Modus oder dem internen Verarbeitungsmodus. Der normale Modus bezeichnet einen Betriebsmodus zur Durchführung eines allgemeinen Datentransaktionsvorgangs und der interne Verarbeitungsmodus bezeichnet einen Betriebsmodus zur Durchführung eines internen Verarbeitungsvorgangs.
  • In dem normalen Modus führt die Speichervorrichtung 120 gesteuert durch den Speicher-Controller 112 einen allgemeinen Datentransaktionsvorgang durch. Ein allgemeiner Datentransaktionsvorgang ist ein Datenaustauschvorgang, der entsprechend einem vordefinierten Protokoll wie dem DDR-Protokoll und/oder dem LPDDR-Protokoll durchgeführt wird.
  • In dem internen Verarbeitungsmodus führt die Speichervorrichtung 120 gesteuert durch den Speicher-Controller 112 einen internen Verarbeitungsvorgang aus. Der Speicher-Controller 112 kann eine spezifische Adresse, welche die Basis eines internen Verarbeitungsvorgangs ist, der von der Speichervorrichtung 120 durchgeführt werden soll, der Speichervorrichtung 120 durch die Befehls-/Adresssignalleitungen 132 bereitstellen, indem er ein vordefiniertes Protokoll wie das DDR-Protokoll und/oder das LPDDR-Protokoll verwendet. Die Speichervorrichtung 120 kann basierend auf der spezifischen Adresse in den internen Verarbeitungsmodus eintreten. Die spezifische Adresse kann über ein bestehendes Verbindungsteil der Speicher-PHY 114 bereitgestellt werden.
  • Zum Beispiel kann die spezifische Adresse, welche die Basis eines internen Verarbeitungsvorgangs ist, statisch eingestellt werden, wenn die Speichervorrichtung 120 in das System 100 eingebaut wird. Statisch einstellen bedeutet, dass die spezifische Adresse fest eingestellt werden kann, indem eine spezifische Adressinformation verwendet wird. Gemäß einer beispielhaften Ausführungsform wird die spezifische Adresse dynamisch vor und nach einem internen Verarbeitungsvorgang der Speichervorrichtung 120 eingestellt. Die spezifische Adresse kann verändert werden, indem verschiedene Kombinationen spezifischer Adressinformationen während einer dynamischen Einstellung verwendet werden.
  • Die Speichervorrichtung 120 umfasst ein Speicherzellen-Array 121 und einen PIM-Befehlskonverter 126 (z.B. einen Prozessor oder eine logische Schaltung). Das Speicherzellen-Array 121 umfasst die PIM-Region 122 und die normale Speicherregion 124, die physisch oder logisch entsprechend eines Betriebsmodus der Speichervorrichtung 120 unterteilt sind.
  • Die PIM-Region 122 kann eine Speicherzellenregion bezeichnen, die eingerichtet ist, auf interne Verarbeitungsdaten für einen internen Verarbeitungsvorgang zuzugreifen, der in dem internen Verarbeitungsmodus durchgeführt wird. Interne Verarbeitungsvorgänge der Speichervorrichtung 120 können einen Schreibvorgang auf die PIM-Region 122 und/oder einen Lesevorgang von der PIM-Region 122 umfassen.
  • Die normale Speicherregion 124 kann eine Speicherzellenregion bezeichnen, die eingerichtet ist, auf Daten entsprechend eines allgemeinen Datentransaktionsvorgangs zuzugreifen, der in dem normalen Modus durchgeführt wird. Datentransaktionsvorgänge der Speichervorrichtung 120 können einen Lesevorgang auf die normale Speicherregion 124 und/oder einen Lesevorgang von der normalen Speicherregion 124 umfassen.
  • Wenn die Adresse ADDR, die durch die Befehls-/Adresssignalleitungen 132 empfangen wurde, eine spezifische Adresse umfasst, welche die Basis eines internen Verarbeitungsvorgangs ist, konvertiert der PIM-Befehlskonverter 126 den Befehl CMD, der durch die Befehls-/Adresssignalleitungen 132 konvertiert wurde, in einen internen Verarbeitungsvorgangsbefehl PIM_CMD. Zum Beispiel kann der PIM-Befehlskonverter 126 den Befehl CMD, den er durch die Befehls-/Adresssignalleitungen 132 empfangen hat, in den internen Verarbeitungsvorgangsbefehl PIM_CMD konvertieren, der eine interne Verarbeitungsvorgangsart anweist (z. B. Datensuche, arithmetischen Vorgang an Daten (z. B. Addieren, Subtrahieren, Multiplizieren, Dividieren usw.), Datenbewegung, Dateninvertierung, Datenverschiebung, Datenaustausch, Datenvergleich, logische Vorgänge, Datenverarbeitung/-vorgänge usw.). Der interne Verarbeitungsvorgangsbefehl PIM_CMD kann einen internen Verarbeitungslesebefehl und/oder einen internen Verarbeitungsschreibbefehl umfassen, der mit einem internen Verarbeitungsvorgangsbefehl assoziiert ist.
  • Ein interner Verarbeitungsvorgang zum Lesen von internen Verarbeitungsdaten aus der PIM-Region 122 oder Schreiben von internen Verarbeitungsdaten in die PIM-Region 122 kann entsprechend dem internen Verarbeitungsvorgangsbefehl PIM_CMD durchgeführt werden. Die internen Verarbeitungsdaten können Referenzdaten oder Zieldaten bezeichnen, die in einem internen Verarbeitungsvorgang verwendet werden. Auch können die internen Verarbeitungsdaten Adressinformationen umfassen, die sich auf einen internen Verarbeitungsvorgang beziehen, wie einen Datenaustausch.
  • 2 ist ein Blockdiagramm zur Beschreibung einer Speichervorrichtung gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • In 1 und 2 umfasst die Speichervorrichtung 120 das Speicherzellen-Array 121, das die PIM-Region 122 und die normale Speicherregion 124 umfasst, den PIM-Befehlskonverter 126, eine PIM-Modus-Auswahleinrichtung 210 (z.B. eine logische Schaltung), einen ersten Schalter 231, einen zweiten Schalter 232, eine PIM-Engine 250 (z. B. einen Prozessor oder eine logische Schaltung) und eine Dateneingabe-/-ausgabeschaltung 260.
  • In dem Speicherzellen-Array 121 kann die PIM-Region 122 eine Region sein, die definiert ist, um auf interne Verarbeitungsdaten für einen internen Verarbeitungsvorgang zuzugreifen (z. B. zu speichern) und auszugeben, wenn die Speichervorrichtung 120 in dem internen Verarbeitungsmodus arbeitet. Die normale Speicherregion 124 kann eine Region sein, die definiert ist, auf Daten entsprechend eines allgemeinen Datentransaktionsvorgangs zuzugreifen, wenn die Speichervorrichtung 120 in dem normalen Modus arbeitet. Die PIM-Region 122 und die normale Speicherregion 124 können als fest eingestellte Regionen in dem Speicherzellen-Array 121 eingestellt sein. In einer beispielhaften Ausführungsform, in der die Regionen fest eingestellt sind, bleiben deren Größe und physische Orte innerhalb des Speicherzellen-Arrays 121 konstant. Entsprechend Ausführungsformen kann die PIM-Region 122 und die normale Speicherregion 124 als variable Regionen in dem Speicherzellen-Array 121 eingestellt werden. In einer beispielhaften Ausführungsform, in der die Regionen variabel sind, können sich deren Größe und physische Orte innerhalb des Speicherzellen-Arrays 121, basierend auf einer oder mehreren Bedingungen dynamisch verändern.
  • Wenn die Speichervorrichtung 120 in dem internen Verarbeitungsmodus arbeitet, kann der PIM-Befehlskonverter 126 den Befehl CMD, den er durch die Befehls-/Adresssignalleitungen 132 empfangen hat, in den internen Verarbeitungsvorgangsbefehl PIM_CMD konvertieren.
  • Die PIM-Modus-Auswahleinrichtung 210 kann die Adresse ADDR von dem Speicher-Controller 112 durch die Befehls-/Adresssignalleitungen 132 des Speicher-Busses 130 empfangen und ansprechend auf die empfangene Adresse ADDR ein PIM-Modus-Auswahlsignal PIM_SEL ausgeben. Die PIM-Modus-Auswahleinrichtung 210 kann bestimmen, ob eine spezifische Adresse in der empfangenen Adresse ADDR umfasst ist und das PIM-Modus-Auswahlsignal PIM SEL als Ergebnis der Bestimmung ausgeben. In einer beispielhaften Ausführungsform gibt die PIM-Modus-Auswahleinrichtung 210 ein PIM-Modus-Auswahlsignal PIM_SEL aus, das auf einen ersten Logikpegel eingestellt ist, um den internen Verarbeitungsmodus anzugeben, wenn die empfangene Adresse ADDR innerhalb eines vordefinierten Bereichs an Adressen ist, und gibt das PIM-Modus-Auswahlsignal PIM_SEL aus, das auf einen zweiten, anderen Logikpegel eingestellt ist, um den normalen Modus anzugeben, wenn die empfangene Adresse ADDR außerhalb des vordefinierten Adressbereichs ist. Zum Beispiel kann die spezifische Adresse eine Adresse innerhalb des Bereichs oder die spezifische Adresse selbst sein.
  • In einer beispielhaften Ausführungsform ist die spezifische Adresse, die der PIM-Modus-Auswahleinrichtung 210 bekannt ist, die gleiche wie die spezifische Adresse, die in dem Steuerregister 116 des Speicher-Controllers 112 gespeichert ist, und wird verwendet, um die PIM-Region 122 zu adressieren. Zum Beispiel können eine oder mehrere Adressen in dem Steuerregister 116 als spezifische Adresse gespeichert sein. Das PIM-Modus-Auswahlsignal PIM_SEL dient als Steuersignal zur Bestimmung, ob die Speichervorrichtung 120 in den internen Verarbeitungsmodus oder den normalen Modus eintreten und arbeiten soll. Die spezifische Adresse kann alternativ außerhalb des Steuerregisters 116 innerhalb eines Speichers des Speicher-Controllers 112 gespeichert sein oder innerhalb eines Speichers der Host-Vorrichtung 110 außerhalb des Speicher-Controllers.
  • Die PIM-Modus-Auswahleinrichtung 210 kann das PIM-Modus-Auswahlsignal PIM SEL aktivieren, wenn eine spezifische Adresse in der Adresse ADDR umfasst ist, die durch die Befehls-/Adresssignalleitungen 132 empfangen wird. Indem das PIM-Modus-Auswahlsignal PIM_SEL aktiviert wird, kann die Speichervorrichtung 120 in dem internen Verarbeitungsmodus arbeiten. Die PIM-Modus-Auswahleinrichtung 210 kann das PIM-Modus-Auswahlsignal PIM_SEL deaktivieren, wenn keine spezifische Adresse in der Adresse ADDR umfasst ist, die durch die Befehls-/Adresssignalleitungen 132 empfangen wird. Zum Beispiel kann das PIM-Modus-Auswahlsignal PIM SEL aktiviert werden, indem es auf den ersten Logikpegel eingestellt wird, und deaktiviert werden, indem es auf den zweiten Logikpegel eingestellt wird. Indem das PIM-Modus-Auswahlsignal PIM_SEL deaktiviert wird, kann die Speichervorrichtung 120 in dem normalen Modus arbeiten. Das PIM-Modus-Auswahlsignal PIM SEL kann dem ersten Schalter 231 und dem zweiten Schalter 232 bereitgestellt werden.
  • Der erste Schalter 231 kann die Befehls-/Adresssignalleitungen 132 selektiv mit Eingabesignalleitungen 221 oder internen Befehlssignalleitungen 240 des PIM-Befehlskonverters 126 ansprechend auf das PIM-Modus-Auswahlsignal PIM SEL verbinden. Der zweite Schalter 232 kann selektiv die Ausgabesignalleitungen 222 oder die interne Befehlssignalleitungen 240 des PIM-Befehlskonverters 126 mit dem Speicherzellen-Array 121 und der PIM-Engine 250 ansprechend auf das PIM-Modus-Auswahlsignal PIM SEL verbinden.
  • Der erste Schalter 231 kann selektiv die Befehls-/Adresssignalleitungen 132 mit den Eingabesignalleitungen 221 des PIM-Befehlskonverters 126 ansprechend auf die Aktivierung des PIM-Modus-Auswahlsignals PIM_SEL verbinden. Der erste Schalter 231 kann den Befehl CMD, der durch die Befehls-/Adresssignalleitungen 132 empfangen wurde, dem PIM-Befehlskonverter 126 bereitstellen. Der PIM-Befehlskonverter 126 kann den Befehl CMD, der durch die Eingabesignalleitungen 221 empfangen wurde, in den internen Verarbeitungsvorgangsbefehl PIM_CMD konvertieren, und den internen Verarbeitungsvorgangsbefehl PIM_CMD an die Ausgabesignalleitungen 222 ausgeben. Der interne Verarbeitungsvorgangsbefehl PIM_CMD kann ein Befehl sein, der mit einem internen Verarbeitungsvorgangsbefehl assoziiert ist, der in dem internen Verarbeitungsmodus durchgeführt wird.
  • Der zweite Schalter 232 kann die Ausgabesignalleitungen 221 des PIM-Befehlskonverters 126 mit dem Speicherzellen-Array 121 und/oder der PIM-Engine 250 ansprechend auf eine Aktivierung des PIM-Modus-Auswahlsignals PIM_SEL verbinden. Der zweite Schalter 232 kann den internen Verarbeitungsvorgangsbefehl PIM_CMD, der durch die Ausgabesignalleitungen 222 des PIM-Befehlskonverters 126 ausgegeben wurde, der PIM-Region 122 und/oder der PIM-Engine 250 des Speicherzellen-Arrays 121 bereitstellen. Die PIM-Engine 250 kann auf die PIM-Region 122 gemäß dem internen Verarbeitungsvorgangsbefehl PIM CMD zugreifen und einen internen Verarbeitungsvorgang durchführen. Zum Beispiel kann ein interner Verarbeitungsvorgang einen Verarbeitungsvorgang für interne Verarbeitungsdaten umfassen, die in der PIM-Region 122 gespeichert sind, z. B. Datensuche, arithmetischer Vorgang an Daten (z. B. Addieren, Subtrahieren, Multiplizieren, Dividieren usw.), Datenbewegung, Dateninvertierung, Datenverschiebung, Datenaustausch, Datenvergleich, logische Vorgänge, Datenverarbeitung/-vorgänge usw.
  • Der erste Schalter 231 kann die Befehls-/Adresssignalleitungen 132 mit den internen Befehlssignalleitungen 240 ansprechend auf eine Deaktivierung des PIM-Modus-Auswahlsignals PIM_SEL und den durch die Befehls-/Adresssignalleitungen 132 empfangenen Befehl CMD mit den internen Befehlssignalleitungen 240 verbinden. Der Befehl CMD, der den internen Befehlssignalleitungen 240 bereitgestellt wird, kann ein Befehl sein, der mit einem Datentransaktionsvorgang assoziiert ist, der in dem normalen Modus durchgeführt wird.
  • Der zweite Schalter 232 kann die internen Befehlssignalleitungen 240 mit dem Speicherzellen-Array 121 ansprechend auf eine Deaktivierung des PIM-Modus-Auswahlsignals PIM_SEL verbinden. Auf die normale Speicherregion 124 des Speicherzellen-Arrays 121 kann entsprechend dem Befehl CMD zugegriffen werden, der den internen Befehlssignalleitungen 240 bereitgestellt wird, und so kann ein Datentransaktionsvorgang durchgeführt werden. Zum Beispiel kann der zweite Schalter 232 die internen Befehlssignalleitungen 240 mit der normalen Speicherregion 124 ansprechend auf eine Deaktivierung des PIM-Modus-Auswahlsignals PIM_SEL verbinden.
  • Wenn die Speichervorrichtung 120 in dem internen Verarbeitungsmodus arbeitet, kann die PIM-Engine 250 einen internen Verarbeitungsvorgang entsprechend dem internen Verarbeitungsvorgangsbefehl PIM_CMD durchführen. Die PIM-Engine 250 kann einen internen Verarbeitungsvorgang an internen Verarbeitungsdaten entsprechend dem internen Verarbeitungsvorgangsbefehl PIM CMD durchführen, indem sie die PIM-Region 122 des Speicherzellen-Arrays 121 verwendet.
  • Die PIM-Engine 250 ist eine Hardware, die eine Verarbeitungsfunktion hat, ähnlich wie ein Prozessor (z. B. eine CPU), der in der Host-Vorrichtung 110 umfasst ist. Wenn die PIM-Engine 250 als interner Prozessor bezeichnet wird, bedeutet der Begriff „intern“, dass die PIM-Engine 250 innerhalb der Speichervorrichtung 120 existiert. Daher kann ein Prozessor, der „außerhalb“ der Speichervorrichtung 120 existiert, zum Beispiel einen Prozessor der Host-Vorrichtung 110 bezeichnen.
  • Die Dateneingabe-/-ausgabeschaltung 260 kann als Schreibtreiber (z. B. eine Antriebsschaltung) oder als Leseverstärker der Speichervorrichtung 120 arbeiten. Die Dateneingabe-/-ausgabeschaltung 260 kann die Daten DQ von dem Speicher-Controller 112 durch Datenleitungen 134 des Speicher-Busses 130 empfangen und die empfangenen Daten DQ dem Speicherzellen-Array 121 und/oder der PIM-Engine 250 bereitstellen. Die Dateneingabe-/-ausgabeschaltung 260 kann die Daten DQ von dem Speicherzellen-Array 121 und/oder der PIM-Engine 250 empfangen und die empfangenen Daten DQ durch die Datenleitungen 134 an den Speicher-Controller 112 übertragen.
  • Wenn die Speichervorrichtung 120 in dem internen Verarbeitungsmodus arbeitet, kann die PIM-Engine 250 einen internen Verarbeitungsvorgang durchführen. In diesem Fall kann die PIM-Engine 250 die Daten DQ von/an den Speicher-Controller 112 durch die Dateneingabe-/-ausgabeschaltung 260 und die Datenleitungen 134 übertragen/empfangen.
  • Zum Beispiel wenn die PIM-Engine 250 einen internen Verarbeitungsvorgang ansprechend auf den internen Verarbeitungsvorgangsbefehl PIM_CMD durchführt, können die Daten DQ, die durch die Datenleitungen 134 und die Dateneingabe-/- ausgabeschaltung 260 empfangen werden, in der PIM-Region 122 des Speicherzellen-Arrays 121 als interne Verarbeitungsdaten gespeichert werden. Die PIM-Engine 250 kann interne Verarbeitungsdaten entsprechend einem internen Verarbeitungsvorgang, der ansprechend auf den internen Verarbeitungsvorgangsbefehl PIM_CMD durchgeführt wird, in der PIM-Region 122 speichern. Die PIM-Engine 250 kann interne Verarbeitungsdaten aus der PIM-Region 122 entsprechend dem internen Verarbeitungsvorgangsbefehl PIM_CMD auslesen. Die PIM-Engine 250 kann einen internen Verarbeitungsvorgang basierend auf internen Verarbeitungsdaten durchführen, die aus der PIM-Region 122 ausgelesen wurden. Die PIM-Engine 250 kann interne Verarbeitungsdaten, die durch den internen Verarbeitungsvorgang verarbeitet wurden, durch die Dateneingabe-/-ausgabeschaltung 260 und die Datenleitungen 134 an den Speicher-Controller 112 übertragen.
  • Ein interner Verarbeitungsvorgangsbefehl kann teilweise oder hauptsächlich ein Datenaustauschvorgang sein, der entsprechend dem internen Verarbeitungsvorgangsbefehl PIM_CMD durchgeführt wird. Der Datenaustauschvorgang kann einen Vorgang umfassen, um interne Verarbeitungsdaten, die für einen internen Verarbeitungsvorgang verwendet werden (z. B. Referenzdaten, Quelldaten, Bestimmungsortdaten oder Zieldaten), aus der PIM-Region 122 auszulesen und/oder einen Vorgang zum Schreiben eines Ergebnisses eines internen Verarbeitungsvorgangs in die PIM-Region 122. Zum Beispiel wird angenommen, dass die PIM-Engine 250 einen internen Verarbeitungsvorgang, wie eine Datensuche, eine Datenbewegung, ein arithmetischer Vorgang an Daten (z. B. Addieren, Subtrahieren, Multiplizieren, Dividieren usw.), und einen Datenaustausch entsprechend dem internen Verarbeitungsvorgangsbefehl PIM_CMD durchführt.
  • Wenn der interne Verarbeitungsvorgangsbefehl PIM_CMD ein Befehl für eine Datensuche ist, kann die PIM-Engine 250 danach suchen, ob interne Verarbeitungsdaten, die der Datensuche entsprechen, in der PIM-Region 122 gespeichert sind. Die PIM-Engine 250 kann Hit-/Miss-Information und/oder eine entsprechende Adressinformation als Ergebnis eines Datensuchvorgangs ausgeben. Die PIM-Engine 250 kann die Hit-/Miss-Information oder die entsprechenden Adressinformationen, die mit dem Datensuchvorgang assoziiert sind, in die PIM-Region 122 schreiben. Zum Beispiel könnte die Hit-/Miss-Information ein erster Wert sein, um anzugeben, dass die Daten in der PIM-Region 122 vorhanden sind, und ein zweiter Wert, um anzugeben, dass die Daten nicht in der PIM-Region 122 vorhanden sind. Zum Beispiel könnte die Adressinformation auf eine physikalische Adresse der Daten innerhalb der PIM-Region 122 eingestellt werden, wenn die Daten vorhanden sind, und auf eine ungültige Adresse (z. B. -1) eingestellt werden, wenn die Daten nicht vorhanden sind.
  • Wenn der interne Verarbeitungsvorgangsbefehl PIM_CMD ein Befehl für eine Datenbewegung ist, kann die PIM-Engine 250 Daten, die Referenzadressinformationen in der PIM-Region 122 entsprechen, in eine Zielregion bewegen bzw. verschieben. Die PIM-Engine 250 kann Adressinformationen der Region ausgeben, in die die Daten als Ergebnis des Datenbewegungsvorgangs bewegt werden. Der Datenbewegungsvorgang durch die PIM-Engine 250 und ein Vorgang zum Schreiben von Adressinformationen bezüglich der Region, in die die Daten bewegt werden, kann in der PIM-Region 122 durchgeführt werden. Die Zielregion könnte die normale PIM-Region 122 oder die normale Speicherregion 124 sein. Zum Beispiel könnte der Datenbewegungsvorgang Daten, die an einem ersten Ort der PIM-Region 122 gespeichert sind, an einen zweiten, anderen Ort innerhalb der PIM-Region 122 oder der normalen Speicherregion 124 bewegen.
  • Wenn der interne Verarbeitungsvorgangsbefehl PIM_CMD ein Befehl für eine Datenaddierung ist, kann die PIM-Engine 250 Daten auslesen, die den Referenzadressinformationen von der PIM-Region 122 entsprechen, interne Verarbeitungsdaten zu den gelesenen Daten zu addieren, um eine Summe zu erzeugen, und die addierten Daten (z. B. die Summe) in der PIM-Region 122 zu speichern. Die PIM-Engine 250 kann Adressinformationen bezüglich einer Region ausgeben, in der die addierten Daten als Ergebnis eines Datenadditionsvorgangs gespeichert sind. Der Datenadditionsvorgang durch die PIM-Engine 250 und ein Vorgang zum Schreiben von Adressinformationen bezüglich der Region, in der die addierten Daten gespeichert werden, kann in der PIM-Region 122 durchgeführt werden. In einer alternativen Ausführungsform ist der interne Verarbeitungsvorgangsbefehl PIM_CMD ein Befehl für eine von verschiedenen arithmetischen Operationen wie eine Datensubtraktion, eine Datenmultiplikation oder eine Datendivision. Zum Beispiel können interne Verarbeitungsdaten von den gelesenen Daten subtrahiert, mit den gelesenen Daten multipliziert, oder die gelesenen Daten können durch die internen Verarbeitungsdaten dividiert werden.
  • Wenn der interne Verarbeitungsvorgangsbefehl PIM_CMD ein Befehl für einen Datenaustausch ist, kann die PIM-Engine 250 erste Daten und zweite Daten lesen, die jeweils der ersten Referenzadressinformation und der zweiten Referenzadressinformation von der PIM-Region 122 entsprechen, die ersten Daten und die zweiten Daten gegeneinander austauschen, und ausgetauschte erste und zweite Daten in Speicherzellen speichem, die der ersten Referenzadressinformation und der zweiten Referenzadressinformation der PIM-Region 122 entsprechen. Der Datenaustauschvorgang durch die PIM-Engine 250 kann in der PIM-Region 122 durchgeführt werden.
  • Wenn die Speichervorrichtung 120 in dem normalen Modus arbeitet, kann die Dateneingabe-/-ausgabeschaltung 260 die Daten DQ empfangen, die von dem Speicher-Controller 112 durch die Datenleitungen 134 empfangen werden, die Daten DQ in der normalen Speicherregion 124 des Speicherzellen-Arrays 121 speichern (schreiben) und Daten, die aus der normalen Speicherregion 124 ausgelesen wurden, durch die Datenleitungen 134 an den Speicher-Controller 112 übertragen. Die Speichervorrichtung 120 kann einen Datentransaktionsvorgang durchführen, indem sie die normale Speicherregion 124 verwendet.
  • 3 ist ein Schema zur Beschreibung eines Abschnitts einer Struktur der Speichervorrichtung aus 2.
  • In 2 und 3 umfasst die Speichervorrichtung 120 eine Mehrzahl von gestapelten Speicherschichten 301 bis 308. Zum Beispiel kann die Speichervorrichtung 120 ein HBM sein. Die Speicherschichten 301 bis 308 können als Kern-Dies bezeichnet werden. Die Speicherschichten 301 bis 308 können eine Mehrzahl unabhängiger Schnittstellen bilden, die Kanäle genannt werden. Die Speicherschichten 301 bis 308 können jeweils zwei Kanäle umfassen. Zum Zwecke einer konzeptionellen Beschreibung des erfinderischen Konzepts und Vereinfachung der Zeichnung zeigt 3 eine Beispielkonfiguration, in der Kanäle ungerader Zahl (z. B. CH1a, CH3a, CH5a, CH7a, CH1b, CH3b, CH5b und CH7b) auf der linken Seite der Speicherschichten 301 bis 308 angeordnet sind und Kanäle gerader Zahl (e.g., CH2a, CH4a, CH6a, CH8a, CH2b, CH4b, CH6b und CH8b) auf der rechten Seite der Speicherschichten 301 bis 308 angeordnet sind, aber die Anordnung der Speicherschichten 301 bis 308 gemäß dem erfinderischen Konzept ist nicht darauf beschränkt.
  • Zum Beispiel kann eine erste Speicherschicht 301 einen Kanal CH1a und einen Kanal CH2a umfassen, eine zweite Speicherschicht 302 kann einen Kanal CH3a und einen Kanal CH4a umfassen, eine dritte Speicherschicht 303 kann einen Kanal CH5a und einen Kanal CH6a umfassen, und eine vierte Speicherschicht 304 kann einen Kanal CH7a und einen Kanal CH8a umfassen. Eine fünfte Speicherschicht 305 kann einen Kanal CH1b und einen Kanal CH2b umfassen, eine sechste Speicherschicht 306 kann einen Kanal CH3b und einen Kanal CH4b umfassen, eine siebte Speicherschicht 307 kann einen Kanal CH5b und einen Kanal CH6b umfassen, und eine achte Speicherschicht 308 kann einen Kanal CH7b und einen Kanal CH8b umfassen. In der vorliegenden Ausführungsform aus 3 ist ein Beispiel der Speichervorrichtung 120 dargestellt, in dem acht Speicherschichten 301 bis 308 gestapelt sind. Allerdings ist das erfinderische Konzept nicht darauf beschränkt. Gemäß Ausführungsformen kann eine unterschiedliche Anzahl an Speicherschichten (z. B. 2,4 usw.) in der Speichervorrichtung 120 gespeichert sein.
  • Die Speichervorrichtung 120 kann ferner einen Puffer-Die 310 unter den gestapelten Speicherschichten 301 bis 308 umfassen. Der Puffer-Die 310 kann als Speicherpuffer bezeichnet werden. Der Puffer-Die 310 kann einen Eingabepuffer (oder Empfänger) umfassen, der das Taktsignal CK, den Befehl CMD, die Adresse ADDR und die Daten DQ von dem Speicher-Controller 112 empfängt (1). Der Puffer-Die 310 kann eine Signalverteilungsfunktion und eine Dateneingabe-/-ausgabefunktion bezüglich Kanälen CH1a, CH2a, CH3a, CH4a, CH5a, CH6a, CH7a, CH8a, CH1b, CH2b, CH3b, CH4b, CH5b, CH6b, CH7b und CH8b durch Silizium-Durchkontaktierungen TSV1 bis TSV8 bereitstellen. Der Puffer-Die 310 kann mit dem Speicher-Controller 112 durch leitfähige Einheiten wie Bumps oder Lötkugeln, die auf einer Außenoberfläche der Speichervorrichtung 120 gebildet sind, kommunizieren.
  • Der Puffer-Die 310 kann den PIM-Befehlskonverter 126, die PIM-Modus-Auswahleinrichtung 210, den ersten Schalter 231, den zweiten Schalter 232, die PIM-Engine 250 und die Dateneingabe-/-ausgabeschaltung 260 umfassen, welche oben unter Bezugnahme auf 2 beschrieben wurden.
  • Die gestapelten Speicherschichten 301 bis 308 können dem Speicherzellen-Array 121 entsprechen, das die PIM-Region 122 und die normale Speicherregion 124 umfasst, welche oben unter Bezugnahme auf 2 beschrieben wurden. Die unteren vier Speicherschichten 301 bis 304 von den gestapelten Speicherschichten 301 bis 308 können der PIM-Region 122 zugewiesen sein, während die oberen vier Speicherschichten 305 bis 308 der normalen Speicherregion 124 zugewiesen sein können. Gemäß der beispielhaften Ausführungsform des erfinderischen Konzepts sind die unteren vier Speicherschichten 301 bis 304 von den gestapelten Speicherschichten 301 bis 308 der normalen Speicherregion 124 zugewiesen und die oberen vier Speicherschichten 305 bis 308 sind der PIM-Region 122 zugewiesen.
  • Die Speicherschichten 301 bis 304 der PIM-Region 122 und die Speicherschichten 305 bis 308 der normalen Speicherregion 124 können gemeinsame Kanäle CH1 bis CH8 durch die Silizium-Durchkontaktierungen TSV1 bis TSV8 und Elektroden-Pads P1a, P2a, P3a, P4a, P5a, P6a, P7a, P8a, P1b, P2b, P3b, P4b, P5b, P6b, P7b und P8b bilden, die elektrisch mit den Silizium-Durchkontaktierungen TSV1 bis TSV8 verbunden sind. Der Einfachheit der Zeichnungen halber werden die Elektroden-Pads P1a, P2a, P3a, P4a, P5a, P6a, P7a, P8a, P1b, P2b, P3b, P4b, P5b, P6b, P7b und P8b als Kreise gezeigt. Es versteht sich, dass die Elektroden-Pads P1a, P2a, P3a, P4a, P5a, P6a, P7a, P8a, P1b, P2b, P3b, P4b, P5b, P6b, P7b und P8b jeweils elektrisch mit den Silizium-Durchkontaktierungen TSV1 bis TSV8 verbunden sind.
  • Zum Beispiel kann der Kanal CH1a der ersten Speicherschicht 301 mit den Silizium-Durchkontaktierungen TSV1 durch ein Elektroden-Pad P1a verbunden sein, und ein Kanal CH1b der fünften Speicherschicht 305 kann mit den Silizium-Durchkontaktierungen TSV1 durch ein Elektroden-Pad P1b verbunden sein. Der Kanal CH1a und der Kanal CH1b, die elektrisch mit den Silizium-Durchkontaktierungen TSV1 verbunden sind, können einen ersten gemeinsamen Kanal CH1 bilden. Auch kann ein Kanal CH2a der ersten Speicherschicht 301 mit den Silizium-Durchkontaktierungen TSV2 durch ein Elektroden-Pad P2a verbunden sein, und ein Kanal CH2b der fünften Speicherschicht 305 kann mit den Silizium-Durchkontaktierungen TSV2 durch ein Elektroden-Pad P2b verbunden sein. Der Kanal CH2a und der Kanal CH2b, die elektrisch mit den Silizium-Durchkontaktierungen TSV2 verbunden sind, können einen zweiten gemeinsamen Kanal CH2 bilden.
  • Ein Kanal CH3a der zweiten Speicherschicht 302 kann mit den Silizium-Durchkontaktierungen TSV3 durch ein Elektroden-Pad P3a verbunden sein, und ein Kanal CH3b der sechsten Speicherschicht 306 kann mit den Silizium-Durchkontaktierungen TSV3 durch ein Elektroden-Pad P3b verbunden sein. Der Kanal CH3a und der Kanal CH3b, die elektrisch mit den Silizium-Durchkontaktierungen TSV3 verbunden sind, können einen dritten gemeinsamen Kanal CH3 bilden. Auch kann ein Kanal CH4a der zweiten Speicherschicht 302 mit den Silizium-Durchkontaktierungen TSV4 durch ein Elektroden-Pad P4a verbunden sein, und ein Kanal CH4b der sechsten Speicherschicht 306 kann mit den Silizium-Durchkontaktierungen TSV4 durch ein Elektroden-Pad P4b verbunden sein. Der Kanal CH4a und der Kanal CH4b, die elektrisch mit den Silizium-Durchkontaktierungen TSV4 verbunden sind, können einen vierten gemeinsamen Kanal CH4 bilden.
  • Ein Kanal CH5a der dritten Speicherschicht 303 kann mit den Silizium-Durchkontaktierungen TSV5 durch ein Elektroden-Pad P5a verbunden sein, und ein Kanal CH5b der siebten Speicherschicht 307 kann mit den Silizium-Durchkontaktierungen TSV5 durch ein Elektroden-Pad P5b verbunden sein. Der Kanal CH5a und der Kanal CH5b, die elektrisch mit den Silizium-Durchkontaktierungen TSV5 verbunden sind, können einen fünften gemeinsamen Kanal CH5 bilden. Auch kann ein Kanal CH6a der dritten Speicherschicht 303 mit den Silizium-Durchkontaktierungen TSV6 durch ein Elektroden-Pad P6a verbunden sein, und ein Kanal CH6b der siebten Speicherschicht 307 kann mit den Silizium-Durchkontaktierungen TSV6 durch ein Elektroden-Pad P6b verbunden sein. Der Kanal CH6a und der Kanal CH6b, die elektrisch mit den Silizium-Durchkontaktierungen TSV6 verbunden sind, können einen sechsten gemeinsamen Kanal CH6 bilden.
  • Ein Kanal CH7a der vierten Speicherschicht 304 kann mit den Silizium-Durchkontaktierungen TSV7 durch ein Elektroden-Pad P7a verbunden sein, und ein Kanal CH7b der achten Speicherschicht 308 kann mit den Silizium-Durchkontaktierungen TSV7 durch ein Elektroden-Pad P7b verbunden sein. Der Kanal CH7a und der Kanal CH7b, die elektrisch mit den Silizium-Durchkontaktierungen TSV7 verbunden sind, können einen siebten gemeinsamen Kanal CH7 bilden. Auch kann ein Kanal CH8a der vierten Speicherschicht 304 mit den Silizium-Durchkontaktierungen TSV8 durch ein Elektroden-Pad P8a verbunden sein, und ein Kanal CH8b der achten Speicherschicht 308 kann mit den Silizium-Durchkontaktierungen TSV8 durch ein Elektroden-Pad P8b verbunden sein. Der Kanal CH8a und der Kanal CH8b, die elektrisch mit den Silizium-Durchkontaktierungen TSV8 verbunden sind, können einen achten gemeinsamen Kanal CH8 bilden.
  • Die ersten bis achten gemeinsamen Kanäle CH1 bis CH8 des Speicherzellen-Arrays 121 können mit dem Puffer-Die 310 verbunden sein. In den ersten bis achten gemeinsamen Kanälen CH1 bis CH8 kann selektiv auf die PIM-Region 122 und die normale Speicherregion 124 entsprechend einem Stapelidentifikationssignal SID zugegriffen werden, das die unteren Speicherschichten 301 bis 304 und die oberen Speicherschichten 305 bis 308 unterscheidet. Zum Beispiel wenn das Stapelidentifikationssignal SID die Logik „0“ aufweist, kann auf die unteren Speicherschichten 301 bis 304 (d. h. die PIM-Region 122) von den ersten bis achten gemeinsamen Kanälen CH1 bis CH8 zugegriffen werden. Wenn das Stapelidentifikationssignal SID die Logik „1“ aufweist, kann auf die oberen Speicherschichten 305 bis 308 (d. h. die normale Speicherregion 124) von den ersten bis achten gemeinsamen Kanälen CH1 bis CH8 zugegriffen werden.
  • Wie oben unter Bezugnahme auf 2 beschrieben, kann auf die PIM-Region 122 zugegriffen werden, wenn die Speichervorrichtung 120 in dem internen Verarbeitungsmodus arbeitet. In einer beispielhaften Ausführungsform arbeitet die Speichervorrichtung 120 in dem internen Verarbeitungsmodus, wenn das Stapelidentifikationssignal SID, das auf eine Logik „0“ eingestellt ist, in der Adresse ADDR umfasst ist, die durch die Befehls-/Adresssignalleitungen 132 des Speicher-Busses 130 empfangen wird, und das PIM-Modus-Auswahlsignal PIM_SEL durch die PIM-Modus-Auswahleinrichtung 210 aktiviert wird. Da das PIM-Modus-Auswahlsignal PIM_SEL aktiviert ist, kann die Speichervorrichtung 120 auf die PIM-Region 122 zugreifen und in dem internen Verarbeitungsmodus arbeiten.
  • Wenn die Speichervorrichtung 120 in dem normalen Modus arbeitet, kann auf die normale Speicherregion 124 zugegriffen werden. In einer beispielhaften Ausführungsform arbeitet die Speichervorrichtung 120 in dem normalen Verarbeitungsmodus, wenn das Stapelidentifikationssignal SID, das auf eine Logik „1“ umgestellt wird, in der Adresse ADDR umfasst ist, die durch die Befehls-/Adresssignalleitungen 132 des Speicher-Busses 130 empfangen wird, und das PIM-Modus-Auswahlsignal PIM_SEL durch die PIM-Modus-Auswahleinrichtung 210 deaktiviert wird. Da das PIM-Modus-Auswahlsignal PIM_SEL deaktiviert ist, kann die Speichervorrichtung 120 auf die normal Speicherregion 124 zugreifen und in dem normalen Modus arbeiten.
  • In der vorliegenden Ausführungsform kann das Stapelidentifikationssignal SID eine spezifische Adresse sein, die in dem Steuerregister 116 gespeichert ist und das Speicherzellen-Array 121 des Speicher-Controllers 112 in die PIM-Region 122 und die normale Speicherregion 124 unterteilt. Auch kann das Stapelidentifikationssignal SID eine spezifische Adresse sein, die verwendet wird, um die PIM-Region 122 zu adressieren, welche von der PIM-Modus-Auswahleinrichtung 210 erkannt wurde.
  • 4 ist ein Schema zur Beschreibung eines Abschnitts einer Struktur der Speichervorrichtung aus 2.
  • In 4 unterscheidet sich eine Speichervorrichtung 120a von der Speichervorrichtung 120 aus 3 darin, dass das Speicherzellen-Array 121 erste bis vierte Speicherschichten 301 bis 304 umfasst. Nachfolgend wird auf Beschreibungen bezüglich der Speichervorrichtung 120a, die jenen entsprechen, die oben unter Bezugnahme auf 3 gegeben wurden, verzichtet.
  • In dem Speicherzellen-Array 121 der Speichervorrichtung 120a können erste und zweite Speicherschichten 301 und 302 der PIM-Region 122 zugewiesen sein, wohingegen dritte und vierte Speicherschichten 303 und 304 der normalen Speicherregion 124 zugewiesen sein können. Gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts sind die ersten und zweiten Speicherschichten 301 und 302 der normalen Speicherregion 124 zugewiesen und die dritten und vierten Speicherschichten 303 und 304 sind der PIM-Region 122 zugewiesen.
  • Acht Kanäle CH1a bis CH8a der ersten bis vierten Speicherschichten 301 bis 304 können jeweils mit dem Puffer-Die 310 durch die Silizium-Durchkontaktierungen TSV1 bis TSV8 verbunden sein. Die acht Kanäle CH1a bis CH8a können durch eine 3-Bit-Kanaladresse adressiert werden. Wenn das wesentlichste Bit einer Kanaladresse „0“ ist, können Kanäle CH1a, CH2a, CH3a und CH4a der ersten und zweiten Speicherschichten 301 und 302 ausgewählt werden. Wenn dagegen das wesentlichste Bit der Kanaladresse „1“ ist, können Kanäle CH5a, CH6a, CH7a und CH8a der dritten und vierten Speicherschichten 303 und 304 ausgewählt werden. Als Folge kann selektiv auf die PIM-Region 122 und die normale Speicherregion 124 entsprechend dem wesentlichsten Bit der Kanaladresse zugegriffen werden.
  • Das wesentlichste Bit der Kanaladresse ist eine spezifische Adresse, die das Speicherzellen-Array 121 der Speichervorrichtung 120a in die PIM-Region 122 und die normale Speicherregion 124 unterteilt, und kann in dem Steuerregister 116 des Speicher-Controllers 112 gespeichert werden. Auch kann das wesentlichste Bit der Kanaladresse eine spezifische Adresse sein, die verwendet wird, um die PIM-Region 122 zu adressieren, welche von der PIM-Modus-Auswahleinrichtung 210 erkannt wird.
  • 5 ist ein Schema zur Beschreibung eines Abschnitts einer Struktur eines Speicherzellen-Arrays aus 2.
  • In 5 kann das Speicherzellen-Array 121 zum Beispiel acht Bänke BANK1 bis BANK8 umfassen. Erste bis vierte Bänke BANK1 bis BANK4 können der PIM-Region 122 zugeordnet werden, und fünfte bis achte Bänke BANK5 bis BANK8 können der normalen Speicherregion 124 zugeordnet werden. Die acht Bänke BANK1 bis BANK8 können durch eine 3-Bit-Bankadresse adressiert werden. Wenn das wesentlichste Bit einer Bankadresse „0“ ist, können die ersten bis vierten Banken BANK1 bis BANK4 ausgewählt werden. Wenn dagegen das wesentlichste Bit der Bankadresse „1“ ist, können die fünften bis achten Bänke BANK5 bis BANK8 ausgewählt werden. Als Folge kann selektiv auf die PIM-Region 122 und die normale Speicherregion 124 entsprechend dem wesentlichsten Bit der Bankadresse zugegriffen werden.
  • Das wesentlichste Bit der Bankadresse ist eine spezifische Adresse, die das Speicherzellen-Array 121 in die PIM-Region 122 und die normale Speicherregion 124 unterteilt, und kann in dem Steuerregister 116 des Speicher-Controllers 112 gespeichert werden. Auch kann das wesentlichste Bit der Bankadresse eine spezifische Adresse sein, die verwendet wird, um die PIM-Region 122 zu adressieren, welche von der PIM-Modus-Auswahleinrichtung 210 erkannt wird.
  • Die oben unter Bezugnahme auf 3 bis 5 beschriebene PIM-Region 122 und die normale Speicherregion 124 sind Beispiele, die als fest eingestellte Regionen in dem Speicherzellen-Array 121 durch das Stapelidentifikationssignal SIDs, eine Kanaladresse oder eine Bankadresse eingestellt sind. Spezifische Adressinformationen, um die PIM-Region 122 und die normale Speicherregion 124 als fest eingestellte Regionen einzustellen, können statisch in dem Steuerregister 116 des Speicher-Controllers 112 eingestellt werden.
  • Gemäß Ausführungsformen des erfinderischen Konzepts werden die PIM-Region 122 und die normale Speicherregion 124 als variable Regionen in dem Speicherzellen-Array 121 entsprechend Kombinationen des Stapelidentifikationssignals SID, einer Kanaladresse und/oder einer Bankadresse eingestellt. Spezifische Adressinformationen, um die PIM-Region 122 und die normale Speicherregion 124 als variable Regionen einzustellen, können dynamisch in dem Steuerregister 116 des Speicher-Controllers 112 eingestellt werden.
  • 6 ist ein Flussdiagramm zur Beschreibung eines Vorgangs der Speichervorrichtung aus 2 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • In 1, 2 und 6 stellt die Speichervorrichtung 120 in Vorgang S610 dem Speicher-Controller 112 eine spezifische Adressinformation bezüglich der PIM-Region 122 und der normalen Speicherregion 124 des Speicherzellen-Arrays 121 bereit. Die spezifische Adressinformation kann spezifische Adressen umfassen, die das Speicherzellen-Array 121 in eine PIM-Region 122 und eine normale Speicherregion 124 unterteilen. Die spezifische Adresse ist eine Adresse, die verwendet wird, um die PIM-Region 122 zu adressieren und kann, zum Beispiel, das Stapelidentifikationssignal SID, eine Kanaladresse und/oder eine Bankadresse umfassen. Die spezifische Adressinformation kann in dem Steuerregister 116 des Speicher-Controllers 112 gespeichert sein.
  • In Vorgang S620 empfängt die Speichervorrichtung 120 eine spezifische Adresse zusammen mit dem Befehl CMD von dem Speicher-Controller 112 durch die Befehls-/Adresssignalleitungen 132. Der Speicher-Controller 112 kann den Befehl CMD zum Zugreifen auf die Speichervorrichtung 120 basierend auf einer Speicheranfrage der Host-Vorrichtung 110. In diesem Fall können der Befehl CMD und die spezifische Adresse durch die Speicher-PHY 114, die das DDR-Protokoll und/oder das LPDDR-Protokoll des JEDEC-Standards unterstützt, zwischen dem Speicher-Controller 112 und der Speichervorrichtung 120 bereitgestellt werden. Zum Beispiel wird angenommen, dass eine spezifische Adresse das Stapelidentifikationssignal SID ist, wie oben unter Bezugnahme auf 3 beschrieben.
  • In Vorgang S630 bestimmt die Speichervorrichtung 120, ob das Stapelidentifikationssignal SID, das als spezifische Adresse zusammen mit dem Befehl CMD in S620 empfangen wurde, die PIM-Region 122 des Speicherzellen-Arrays 121 adressiert. Wie oben unter Bezugnahme auf 3 beschrieben, kann, wenn das Stapelidentifikationssignal SID als Logik „0“ bereitgestellt wird, auf die unteren Speicherschichten 301 bis 304, das heißt, die PIM-Region 122 von den ersten bis achten gemeinsamen Kanälen CH1 bis CH8 zugegriffen werden. Wenn dagegen das Stapelidentifikationssignal SID als Logik „1“ bereitgestellt wird, kann auf die oberen Speicherschichten 305 bis 308, das heißt, die normale Speicherregion 124, von den ersten bis achten gemeinsamen Kanälen CH1 bis CH8 zugegriffen werden.
  • Wenn das Stapelidentifikationssignal SID Logik „0“ aufweist, tritt die Speichervorrichtung 120 in Vorgang S640 in den internen Verarbeitungsmodus ein. Die PIM-Modus-Auswahleinrichtung 210 der Speichervorrichtung 120 kann das PIM-Modus-Auswahlsignal PIM_SEL ansprechend auf das Stapelidentifikationssignal SID der Logik „0“ aktivieren. Indem das PIM-Modus-Auswahlsignal PIM SEL aktiviert wird, kann die Speichervorrichtung 120 in dem internen Verarbeitungsmodus arbeiten.
  • In Vorgang S641 konvertiert die Speichervorrichtung 120 den Befehl CMD, der in Vorgang S620 empfangen wurde, in den internen Verarbeitungsvorgangsbefehl PIM_CMD. Der PIM-Befehlskonverter 126 der Speichervorrichtung 120 kann den empfangenen Befehl CMD in den internen Verarbeitungsvorgangsbefehl PIM_CMD konvertieren, der eine interne Verarbeitungsvorgangsart anweist, z. B. eine Datensuche, einen arithmetischen Vorgang an Daten (z. B. Addieren, Subtrahieren, Multiplizieren, Dividieren usw.), eine Datenbewegung, eine Dateninvertierung, eine Datenverschiebung, einen Datenaustausch, einen Datenvergleich, Logikvorgänge und/oder Datenverarbeitung/- vorgänge.
  • In Vorgang S642 führt die Speichervorrichtung 120 einen internen Verarbeitungsvorgang entsprechend des internen Verarbeitungsvorgangsbefehls PIM_CMD durch. Die PIM-Engine 250 der Speichervorrichtung 120 kann einen internen Verarbeitungsvorgang durchführen, indem sie die PIM-Region 122 des Speicherzellen-Arrays 121 entsprechend dem internen Verarbeitungsvorgangsbefehl PIM CMD verwendet. Die PIM-Engine 250 kann interne Verarbeitungsdaten, welche ein Ergebnis des internen Verarbeitungsvorgangs sind, der ansprechend auf den internen Verarbeitungsvorgangsbefehl PIM_CMD durchgeführt wird, in der PIM-Region 122 speichern. Alternativ kann die PIM-Engine 250 interne Verarbeitungsdaten aus der PIM-Region 122 ansprechend auf den internen Verarbeitungsvorgangsbefehl PIM_CMD auslesen und einen internen Verarbeitungsvorgang basierend auf den ausgelesenen internen Verarbeitungsdaten durchführen. Wenn der interne Verarbeitungsvorgang des Vorgangs S642 abgeschlossen ist, kann die Speichervorrichtung 120 zu Vorgang S620 fortschreiten und einen nächsten Befehl CMD mit einer spezifischen Adresse empfangen.
  • In Vorgang S640, wenn das Stapelidentifikationssignal SID nicht Logik „0“ ist, tritt die Speichervorrichtung 120 in Vorgang S650 in den normalen Modus ein. Die PIM-Modus-Auswahleinrichtung 210 der Speichervorrichtung 120 kann das PIM-Modus-Auswahlsignal PIM_SEL ansprechend auf das Stapelidentifikationssignal SID der Logik „1“ deaktivieren. Indem das PIM-Modus-Auswahlsignal PIM SEL deaktiviert wird, kann die Speichervorrichtung 120 in dem normalen Modus arbeiten.
  • In Vorgang S651 führt die Speichervorrichtung 120 einen Datentransaktionsvorgang entsprechend dem Befehl CMD durch, der in Vorgang S620 empfangen wurde. Der Befehl CMD kann mit einem Datentransaktionsvorgang assoziiert sein, der in dem normalen Modus durchgeführt wird. Die Speichervorrichtung 120 kann die Daten DQ, die von dem Speicher-Controller 112 durch die Datenleitungen 134 empfangen wurden, in der normalen Speicherregion 124 des Speicherzellen-Arrays 121 gemäß dem Befehl CMD speichern (schreiben), Daten von der normalen Speicherregion 124 auslesen, und die gelesenen Daten an den Speicher-Controller 112 durch die Datenleitungen 134 als Daten DQ übertragen. Wenn der Datentransaktionsvorgang aus Vorgang S651 abgeschlossen ist, kann die Speichervorrichtung 120 zu Vorgang S620 fortschreiten und einen nächsten Befehl CMD mit einer spezifischen Adresse empfangen.
  • 7 ist ein Zeitablaufdiagramm zur Beschreibung eines Vorgangs einer Speichervorrichtung aus 2. 7 zeigt ein Zeitablaufdiagramm eines Vorgangs basierend auf dem Taktsignal CK gemäß dem DDR-Protokoll und/oder dem LPDDR-Protokoll. Der Einfachheit der Zeichnung und der Erläuterung halber, zeigt 7 konzeptionell einen Schreibvorgang und einen Lesevorgang, in dem die Daten DQ durch die Datenleitungen 134 in/von der Speichervorrichtung 120 ein-/ausgegeben werden.
  • In 1, 2 und 7 empfängt die Speichervorrichtung 120 zum Zeitpunkt Ta die Adresse ADDR, die das Stapelidentifikationssignal SID umfasst, von dem Speicher-Controller 112 zusammen mit einem Lesebefehl RD. Zu dieser Zeit wird das Stapelidentifikationssignal SID auf Logik „0“ eingestellt. Obwohl nicht gezeigt, kann ein aktiver Befehl, der mit dem Lesebefehl RD assoziiert ist, von dem Speicher-Controller 112 vor dem Zeitpunkt Ta empfangen werden.
  • Ansprechend auf Logik „0“ des Stapelidentifikationssignals SID zum Zeitpunkt Ta tritt die Speichervorrichtung 120 in den internen Verarbeitungsmodus ein. In dem internen Verarbeitungsmodus wird der Lesebefehl RD durch den PIM-Befehlskonverter 126 in einen internen Verarbeitungslesebefehl konvertiert, und die PIM-Engine 250 liest interne Verarbeitungsdaten, die in Speicherzellen geschrieben sind, die der Adresse ADDR in der PIM-Region 122 des Speicherzellen-Arrays 121 entsprechen, entsprechend dem internen Verarbeitungslesebefehl aus, und führt einen internen Verarbeitungsvorgang durch, indem sie die gelesenen internen Verarbeitungsdaten verwendet. Die vorliegende Ausführungsform zeigt einen Fall, in dem die aus der PIM-Region 122 ausgelesenen internen Verarbeitungsdaten nicht an den Speicher-Controller 112 außerhalb der Speichervorrichtung 120 übertragen werden. Gemäß einer anderen Ausführungsform werden interne Verarbeitungsdaten, die durch die PIM-Engine 250 verarbeitet werden, an den Speicher-Controller 112 als Daten DQ durch die Datenleitungen 134 des Speicher-Busses 130 übertragen.
  • Zu einem Zeitpunkt Tb empfängt die Speichervorrichtung 120 die Adresse ADDR, die das Stapelidentifikationssignal SID umfasst, von dem Speicher-Controller 112 zusammen mit dem Lesebefehl RD. Zu dieser Zeit wird das Stapelidentifikationssignal SID auf Logik „1“ eingestellt.
  • Ansprechend auf Logik „1“ des Stapelidentifikationssignals SID zum Zeitpunkt Tb tritt die Speichervorrichtung 120 in den normalen Modus ein. In dem normalen Modus liest die Speichervorrichtung 120 die Daten D, die in den Speicherzellen geschrieben sind, entsprechend dem Adresssignal ADDR in der normalen Speicherregion 124 des Speicherzellen-Arrays 121 entsprechend dem Lesebefehl RD aus. Die gelesenen Daten D können als Daten DQ durch die Datenleitungen 134 des Speicher-Busses 130 an den Speicher-Controller 112 übertragen werden.
  • Zu einem Zeitpunkt Tc empfängt die Speichervorrichtung 120 die Adresse ADDR, die das Stapelidentifikationssignal SID umfasst, von dem Speicher-Controller 112 zusammen mit einem Schreibbefehl WR. Zu dieser Zeit wird das Stapelidentifikationssignal SID auf Logik „0“ eingestellt.
  • Ansprechend auf Logik „0“ des Stapelidentifikationssignals SID zum Zeitpunkt Tc tritt die Speichervorrichtung 120 in den internen Verarbeitungsmodus ein. In dem internen Verarbeitungsmodus wird der Schreibbefehl WR durch den PIM-Befehlskonverter 126 in einen internen Verarbeitungsschreibbefehl konvertiert, und die PIM-Engine 250 schreibt interne Verarbeitungsdaten, die als Verarbeitungsergebnis einer Durchführung eines internen Verarbeitungsvorgangs an Speicherzellen erhalten wurden, in Speicherzellen, die der Adresse ADDR in der PIM-Region 122 des Speicherzellen-Arrays 121 entsprechen, entsprechend dem internen Verarbeitungsschreibbefehl.
  • Zu einem Zeitpunkt Td empfängt die Speichervorrichtung 120 die Adresse ADDR, die das Stapelidentifikationssignal SID umfasst, von dem Speicher-Controller 112 zusammen mit dem Schreibbefehl WR. Zu dieser Zeit wird das Stapelidentifikationssignal SID auf Logik „1“ eingestellt.
  • Ansprechend auf Logik „1“ des Stapelidentifikationssignals SID zum Zeitpunkt Td tritt die Speichervorrichtung 120 in den normalen Modus ein. In dem normalen Modus schreibt die Speichervorrichtung 120 Daten D in Speicherzellen, die dem Adresssignal ADDR in der normalen Speicherregion 124 des Speicherzellen-Arrays 121 entsprechen, entsprechend dem Schreibbefehl WR. Hier können die zu schreibenden Daten D von dem Speicher-Controller 112 als Daten DQ durch die Datenleitungen 134 des Speicher-Busses 130 empfangen werden.
  • Ein Steuerzeitparameter, der als CAS-to-CAS Delay tCCD bezeichnet wird, welches das minimale Zeitintervall ist, das zwischen aufeinanderfolgenden Lesebefehlen erforderlich ist, ist zwischen dem Lesebefehl RD zum Zeitpunkt Ta und dem Lesebefehl RD zum Zeitpunkt Tb vorhanden. Auch ein Steuerzeitparameter tCCD, der das minimale Zeitintervall ist, welches zwischen aufeinanderfolgenden Schreibbefehlen erforderlich ist, ist zwischen dem Schreibbefehl WR zum Zeitpunkt Tc und dem Schreibbefehl WR zum Zeitpunkt Td erforderlich. Der Steuerzeitparameter tCCD zwischen dem Zeitpunkt Ta und dem Zeitpunkt Tb kann die tCCD Steuerzeitparametererfordernisse erfüllen, die in der DDR-Spezifikation und/oder den LPDDR-Spezifikationen des JEDEC-Standards definiert sind. Auch kann der Steuerzeitparameter tCCD zwischen dem Zeitpunkt Tc und dem Zeitpunkt Td die tCCD Steuerzeitparametererfordernisse erfüllen, die in der DDR-Spezifikation und/oder den LPDDR-Spezifikationen des JEDEC-Standards definiert sind.
  • Ein Steuerzeitparameter, der als Read-to-Write Delay tRTW bezeichnet wird, ist zwischen dem Lesebefehl RD zum Zeitpunkt Tb und dem Schreibbefehl WR zum Zeitpunkt Tc vorhanden. Der Steuerzeitparameter tRTW zwischen dem Zeitpunkt Tb und dem Zeitpunkt Tc kann die tRTW Steuerzeitparametererfordernisse erfüllen, die in der DDR-Spezifikation und/oder den LPDDR-Spezifikationen des JEDEC-Standards definiert sind.
  • 8 ist ein Schema zur Beschreibung einer PIM-Modus-Auswahleinrichtung aus 2.
  • In 8 bestimmt im Vergleich zu der PIM-Modus-Auswahleinrichtung 210 aus 2 eine PIM-Modus-Auswahleinrichtung 210a, ob Adressen ADDRs, die zusammen mit dem Befehl CMD empfangen wurden, mit einem PIM-Modus-Eintrittscode übereinstimmen und ob die Adressen ADDRs mit einem PIM-Modus-Austrittscode übereinstimmen, anstatt zu bestimmen, ob die Adressen ADDRs, die zusammen mit dem Befehl CMD durch die Befehls-/Adresssignalleitungen 132 des Speicher-Bus 130 empfangen wurden, eine spezifische Adresse umfassen, die verwendet wird, um die PIM-Region 122 zu adressieren.
  • Die PIM-Modus-Auswahleinrichtung 210a umfasst eine PIM-Modus-Eintrittsprüfschaltung 810, eine PIM-Modus-Austrittsprüfschaltung 820 und eine PIM-Modus-Auswahlsignalerzeugungsschaltung 830.
  • Die PIM-Modus-Eintrittsprüfschaltung 810 kann einen PIM-Modus-Eintrittscode speichern, Bit-Werte der Adressen ADDRs, die sequentiell durch die PIM-Modus-Auswahleinrichtung 210a empfangen wurden, mit Bit-Werten des PIM-Modus-Eintrittscodes vergleichen und, als Ergebnis des Vergleichs, ein PIM-Modus-Eintrittssignal PIM_ENTER ausgeben. Wenn die Bit-Werte der sequentiellen Adressen ADDRs mit den Bit-Werten des PIM-Modus-Eintrittscodes übereinstimmen, kann die PIM-Modus-Eintrittsprüfschaltung 810 das PIM-Modus-Eintrittssignal PIM­_ENTER der Logik „1“ ausgeben. Ansonsten kann die PIM-Modus-Eintrittsprüfschaltung 810 das PIM-Modus-Eintrittssignal der Logik „0“ ausgeben. Das PIM-Modus-Eintrittssignal PIM_ENTER kann der PIM-Modus-Auswahlsignalerzeugungsschaltung 830 bereitgestellt werden.
  • In dem PIM-Modus-Eintrittscode, zum Beispiel, können Bit-Werte von Adressen, die jeweils sequentiellen Schreibbefehlen WR entsprechen, als Back-to-Back-Adresssequenz eingestellt werden, z.B. 0xFFFF, 0x1F1F, 0xAAFF, 0x0000, 0x1111, 0x4444, Ox3333 und 0x0000. Zum Beispiel falls der Speicher-Controller 112 einen ersten Schreibbefehl zusammen mit einer ersten Adresse 0xFFFF zu Zeit 1 überträgt, einen zweiten Schreibbefehl zusammen mit einer zweiten Adresse 0x1F1F zu Zeit 2 überträgt, einen dritten Schreibbefehl zusammen mit einer dritten Adresse 0xAAFF zu Zeit 3 überträgt, einen vierten Schreibbefehl zusammen mit einer vierten Adresse 0x0000 zu Zeit 4 überträgt, einen fünften Schreibbefehl zusammen mit einer fünften Adresse 0x1111 zu Zeit 5 überträgt, einen sechsten Schreibbefehl zusammen mit einer sechsten Adresse 0x4444 zu Zeit 6 überträgt, einen siebten Schreibbefehl zusammen mit einer siebten Adresse 0x3333 zu Zeit 7 überträgt, und einen achten Schreibbefehl zusammen mit einer achten Adresse 0x0000 zu Zeit 8 überträgt, kann die PIM-Modus-Auswahleinrichtung 210a den Empfang einer solchen Sequenz (d. h. der Back-to-Back-Adresse) als Anweisung interpretieren, das PIM-Modus-Eintrittssignal PIM_ENTER der Logik „1“ auszugeben. Während das Obenstehende eine Sequenz von 8 Paar an Befehlen und Adressen beschreibt, um die Back-to-Back-Adresse, die den PIM-Modus-Eintrittscode darstellt, zu senden, sind Ausführungsformen des erfinderischen Konzepts nicht darauf beschränkt. Zum Beispiel kann es in alternativen Ausführungsformen weniger als 8 Paare oder mehr als 8 Paare geben. Ferner, während das Obenstehende eine Verwendung von Bit-Werten 0xFFFF, 0x1F1F, 0xAAFF, 0x0000, 0x1111, 0x4444, 0x3333 und 0x0000 beschreibt, sind Ausführungsformen des erfinderischen Konzepts nicht darauf beschränkt. Zum Beispiel können die Bit-Werte unterschiedliche Werte in alternativen Ausführungsformen aufweisen.
  • Die PIM-Modus-Austrittsprüfschaltung 820 kann einen PIM-Modus-Austrittscode speichern, Bit-Werte der Adressen ADDRs, die sequentiell durch die PIM-Modus-Auswahleinrichtung 210a empfangen wurden, mit Bit-Werten des PIM-Modus-Austrittscodes vergleichen und, als Ergebnis des Vergleichs, ein PIM-Modus-Austrittssignal PIM EXIT ausgeben. Wenn die Bit-Werte sequentieller Adressen ADDRs mit den Bit-Werten des PIM-Modus-Austrittscodes übereinstimmen, kann die PIM-Modus-Austrittsprüfschaltung 820 das PIM-Modus-Austrittssignal PIM_EXIT der Logik „1“ ausgeben. Ansonsten kann die PIM-Modus-Austrittsprüfschaltung 820 das PIM-Modus-Austrittssignal PIM_EXIT der Logik „0“ ausgeben. Das PIM-Modus-Austrittssignal PIM_EXIT kann der PIM-Modus-Auswahlsignalerzeugungsschaltung 830 bereitgestellt werden.
  • In dem PIM-Modus-Austrittscode, zum Beispiel, können Bit-Werte von Adressen, die jeweils den sequentiellen Schreibbefehlen WR entsprechen, als Back-to-Back-Adresssequenz eingestellt werden, z. B. 0x0000, 0x2F2F, 0xFFAA, 0x0000, 0x6666, 0xF2F3, 0x2333 und 0xFFFF. Zum Beispiel falls der Speicher-Controller 112 einen neunten Schreibbefehl zusammen mit einer neunten Adresse 0x0000 zu Zeit 9 überträgt, einen zehnten Schreibbefehl zusammen mit einer zehnten Adresse 0x2F2F zu Zeit 10 überträgt, einen elften Schreibbefehl zusammen mit einer elften Adresse 0xFFAA zu Zeit 11 überträgt, einen zwölften Schreibbefehl zusammen mit einer zwölften Adresse 0x0000 zu Zeit 12 überträgt, einen dreizehnten Schreibbefehl zusammen mit einer dreizehnten Adresse 0x6666 zu Zeit 13 überträgt, einen vierzehnten Schreibbefehl zusammen mit einer vierzehnten Adresse 0xF2F3 zu Zeit 14 überträgt, einen fünfzehnten Schreibbefehl zusammen mit einer fünfzehnten Adresse 0x2333 zu Zeit 15 überträgt, und einen sechzehnten Schreibbefehl zusammen mit einer sechzehnten Adresse 0xFFFF zu Zeit 16 überträgt, kann die PIM-Modus-Auswahleinrichtung 210a den Empfang einer solchen Sequenz (d. h. der Back-to-Back-Adresse) als Anweisung interpretieren, das PIM-Modus-Austrittssignal PIM_EXIT der Logik „0“ auszugeben. Während das Obenstehende eine Sequenz von 8 Paar an Befehlen und Adressen beschreibt, um die Back-to-Back-Adresse, die den PIM-Modus-Austrittscode darstellt, zu senden, sind Ausführungsformen des erfinderischen Konzepts nicht darauf beschränkt. Zum Beispiel kann es in alternativen Ausführungsformen weniger als 8 Paare oder mehr als 8 Paare geben. Ferner, während das Obenstehende eine Verwendung von Bit-Werten 0x0000, 0x2F2F, 0xFFAA, 0x0000, 0x6666, 0xF2F3, 0x2333 und 0xFFFF beschreibt, sind Ausführungsformen des erfinderischen Konzepts nicht darauf beschränkt. Zum Beispiel können die Bit-Werte in alternativen Ausführungsformen unterschiedliche Werte aufweisen.
  • Die PIM-Modus-Auswahlsignalerzeugungsschaltung 830 kann ein PIM-Modus-Auswahlsignal PIM_SEL basierend auf dem PIM-Modus-Eintrittssignal PIM_ENTER und dem PIM-Modus-Austrittssignal PIM_EXIT erzeugen. Die PIM-Modus-Auswahlsignalerzeugungsschaltung 830 kann das PIM-Modus-Auswahlsignal PIM_SEL ansprechend auf das PIM-Modus-Eintrittssignal PIM_ENTER der Logik „1“ und das PIM-Modus-Austrittssignal PIM_EXIT der Logik „0“ aktivieren. Indem das PIM-Modus-Auswahlsignal PIM_SEL aktiviert wird, kann die Speichervorrichtung 120 in dem internen Verarbeitungsmodus arbeiten.
  • Die PIM-Modus-Auswahlsignalerzeugungsschaltung 830 kann das PIM-Modus-Auswahlsignal PIM_SEL ansprechend auf das PIM-Modus-Eintrittssignal PIM_ENTER der Logik „0“ oder das PIM-Modus-Austrittssignal PIM_EXIT der Logik „1“ deaktivieren. Indem das PIM-Modus-Auswahlsignal PIM SEL deaktiviert wird, kann die Speichervorrichtung 120 in dem normalen Modus arbeiten.
  • Der PIM-Modus-Eintrittscode und der PIM-Modus-Austrittscode, die oben unter Bezugnahme auf 8 beschrieben wurden, sind nur ein Beispiel und das erfinderische Konzept ist nicht darauf beschränkt. Entsprechend Ausführungsformen des erfinderischen Konzepts können der PIM-Modus-Eintrittscode und der PIM-Modus-Austrittscode auf verschiedene Arten eingerichtet sein. Der PIM-Modus-Eintrittscode und der PIM-Modus-Austrittscode können in dem Steuerregister 116 des Speicher-Controllers 112 und der PIM-Modus-Auswahleinrichtung 210a als gleiche Codewerte gespeichert sein.
  • 9 ist ein Flussdiagramm zur Beschreibung eines Vorgangs der Speichervorrichtung aus 2 gemäß einer beispielhaften Ausführungsform des erfinderischen Konzepts.
  • In 1, 2, 8 und 9 empfängt die Speichervorrichtung 120 in Vorgang S905 sequentiell den Befehl CMD und die Adressen ADDRs von dem Speicher-Controller 112 durch die Befehls-/Adresssignalleitungen 132.
  • In Vorgang S911 vergleicht die Speichervorrichtung 120 durch die PIM-Modus-Eintrittsprüfschaltung 810 der PIM-Modus-Auswahleinrichtung 210a Bit-Werte von sequentiell empfangenen Adressen ADDRs mit Bit-Werten des PIM-Modus-Eintrittscodes und gibt, als Ergebnis des Vergleichs, das PIM-Modus-Eintrittssignal PIM_ENTER aus.
  • In Vorgang S912 vergleicht die Speichervorrichtung 120 durch die PIM-Modus-Austrittsprüfschaltung 820 der PIM-Modus-Auswahleinrichtung 210a die Bit-Werte der sequentiell empfangenen Adressen ADDRs mit Bit-Werten des PIM-Modus-Austrittscodes und gibt, als Ergebnis des Vergleichs, das PIM-Modus-Austrittssignal PIM_EXIT aus.
  • In Vorgang S920 erzeugt die Speichervorrichtung 120 durch die PIM-Modus-Auswahlsignalerzeugungsschaltung 830 der PIM-Modus-Auswahleinrichtung 210a das PIM-Modus-Auswahlsignal PIM_SEL basierend auf dem PIM-Modus-Eintrittssignal PIM_ENTER und dem PIM-Modus-Austrittssignal PIM_EXIT. Zum Beispiel kann die PIM-Modus-Auswahlsignalerzeugungsschaltung 830 das PIM-Modus-Auswahlsignal PIM_SEL ansprechend auf das PIM-Modus-Eintrittssignal PIM_ENTER der Logik „1“ und das PIM-Modus-Austrittssignal PIM_EXIT der Logik „0“ aktivieren. Die PIM-Modus-Auswahlsignalerzeugungsschaltung 830 kann das PIM-Modus-Auswahlsignal PIM_SEL ansprechend auf das PIM-Modus-Eintrittssignal PIM_ENTER der Logik „0“ oder das PIM-Modus-Austrittssignal PIM_EXIT der Logik „1“ deaktivieren.
  • In Vorgang S930 bestimmt die Speichervorrichtung 120, ob das in Vorgang S920 erzeugte PIM-Modus-Auswahlsignal PIM_SEL aktiviert ist.
  • Wenn das PIM-Modus-Auswahlsignal PIM_SEL aktiviert ist, tritt die Speichervorrichtung 120 in Vorgang S940 in den internen Verarbeitungsmodus ein.
  • In Vorgang S941 konvertiert die Speichervorrichtung 120 den Befehl CMD, der in Vorgang S920 empfangen wurde, in den internen Verarbeitungsvorgangsbefehl PIM_CMD. Der PIM-Befehlskonverter 126 der Speichervorrichtung 120 kann den empfangenen Befehl CMD in den internen Verarbeitungsvorgangsbefehl PIM_CMD konvertieren, der eine interne Verarbeitungsvorgangsart anweist, z. B. eine Datensuche, einen arithmetischer Vorgang an Daten (z. B. Addieren, Subtrahieren, Multiplizieren, Dividieren usw.), eine Datenbewegung, eine Dateninvertierung, eine Datenverschiebung, einen Datenaustausch, einen Datenvergleich, Logikvorgänge und/oder Datenverarbeitung/-vorgänge.
  • In Vorgang S942 führt die Speichervorrichtung 120 einen internen Verarbeitungsvorgang entsprechend des internen Verarbeitungsvorgangsbefehls PIM_CMD durch. Die PIM-Engine 250 der Speichervorrichtung 120 kann einen internen Verarbeitungsvorgang durchführen, indem sie die PIM-Region 122 des Speicherzellen-Arrays 121 entsprechend dem internen Verarbeitungsvorgangsbefehl PIM_CMD verwendet. Die PIM-Engine 250 kann interne Verarbeitungsdaten, welche ein Ergebnis eines internen Verarbeitungsvorgangs sind, der ansprechend auf den internen Verarbeitungsvorgangsbefehl PIM_CMD durchgeführt wird, in der PIM-Region 122 speichern. Alternativ kann die PIM-Engine 250 ansprechend auf den internen Verarbeitungsvorgangsbefehl PIM CMD interne Verarbeitungsdaten aus der PIM-Region 122 auslesen und einen internen Verarbeitungsvorgang basierend auf den ausgelesenen internen Verarbeitungsdaten durchführen.
  • Unterdessen tritt die Speichervorrichtung 120 in Vorgang S950 in den normalen Modus ein, wenn in Vorgang S930 bestimmt wird, dass das PIM-Modus-Auswahlsignal PIM_SEL deaktiviert ist.
  • In Vorgang S951 führt die Speichervorrichtung 120 einen Datentransaktionsvorgang entsprechend dem Befehl CMD durch, der in Vorgang S905 empfangen wurde. Der Befehl CMD kann mit einem Datentransaktionsvorgang assoziiert sein, der in dem normalen Modus durchgeführt wird. Die Speichervorrichtung 120 kann die Daten DQ, die von dem Speicher-Controller 112 durch die Datenleitungen 134 empfangen wurden, in der normalen Speicherregion 124 des Speicherzellen-Arrays 121 gemäß dem Befehl CMD speichern, die Daten DQ von der normalen Speicherregion 124 auslesen, und die gelesenen Daten durch die Datenleitungen 134 als Daten DQ an den Speicher-Controller 112 übertragen.
  • Obwohl das erfinderische Konzept mit Bezug auf Ausführungsformen desselben genau gezeigt und beschrieben worden ist, versteht es sich, dass verschiedene Veränderungen in der Form und den Details vorgenommen werden können, ohne vom Geiste und Schutzumfang des erfinderischen Konzepts abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62816509 [0001]
    • KR 1020190161673 [0001]

Claims (25)

  1. Speichervorrichtung aufweisend: ein Speicherzellen-Array aufweisend eine erste Speicherregion und eine zweite Speicherregion; Signalleitungen, die eingerichtet sind, einen Befehl und eine Adresse von einer Quelle, die sich außerhalb der Speichervorrichtung befindet, zu empfangen; eine Modusauswahlschaltung, die eingerichtet ist, ein Verarbeitungsmodusauswahlsignal zu erzeugen, um die Speichervorrichtung dahingehend zu steuern, basierend auf der zusammen mit dem Befehl empfangenen Adresse, in einen internen Verarbeitungsmodus einzutreten; eine Befehlskonverterschaltung, die eingerichtet ist, den empfangenen Befehl ansprechend auf eine Aktivierung des internen Verarbeitungsmodusauswahlsignals in einen internen Verarbeitungsvorgangsbefehl zu konvertieren; und einen internen Prozessor, der eingerichtet ist, in dem internen Verarbeitungsmodus einen internen Verarbeitungsvorgang in der ersten Speicherregion ansprechend auf den internen Verarbeitungsvorgangsbefehl durchzuführen.
  2. Speichervorrichtung nach Anspruch 1, wobei die Signalleitungen mit einer Schnittstelle der physikalischen Speicherschicht verbunden sind, die ein Protokoll für eine doppelte Datenrate (DDR) oder ein Protokoll für eine doppelte Datenrate bei Niedrigenergie (LPDDR) unterstützt, und sich die Schnittstelle der physikalischen Speicherschicht außerhalb der Speichervorrichtung befindet.
  3. Speichervorrichtung nach Anspruch 1, wobei die Modusauswahlschaltung das Verarbeitungsmodusauswahlsignal ansprechend auf eine spezifische Adresse erzeugt, die in der mit dem Befehl empfangenen Adresse enthalten ist, und die erste Speicherregion und die zweite Speicherregion voneinander unterscheidet.
  4. Speichervorrichtung nach Anspruch 3, wobei das Speicherzellen-Array gestapelte Speicherschichten aufweist, die gestapelten Speicherschichten gemeinsame Kanäle, Silizium-Durchkontaktierungen und Elektroden-Pads, die elektrisch mit den Silizium-Durchkontaktierungen verbunden sind, umfassen, und in den gemeinsamen Kanälen selektiv entsprechend eines Stapelidentifikationssignals auf die gestapelten Speicherschichten, die zu der ersten Speicherregion gehören, und auf die gestapelten Speicherschichten, die zu der zweiten Speicherregion gehören, zugegriffen wird, und die spezifische Adresse das Stapelidentifikationssignal aufweist, um auf die gestapelten Speicherschichten zuzugreifen, die zu der ersten Speicherregion gehören.
  5. Speichervorrichtung nach Anspruch 3, wobei das Speicherzellen-Array gestapelte Speicherschichten aufweist, die gestapelten Speicherschichten gemeinsame Kanäle, Silizium-Durchkontaktierungen und Elektroden-Pads, die elektrisch mit den Silizium-Durchkontaktierungen verbunden sind, umfassen, und in den gemeinsamen Kanälen selektiv entsprechend einer Kanaladresse auf die gestapelten Speicherschichten, die zu der ersten Speicherregion gehören, und auf die gestapelten Speicherschichten, die zu der zweiten Speicherregion gehören, zugegriffen wird, und die spezifische Adresse die Kanaladresse aufweist, um auf die gestapelten Speicherschichten zuzugreifen, die zu der ersten Speicherregion gehören.
  6. Speichervorrichtung nach Anspruch 3, wobei das Speicherzellen-Array eine Mehrzahl von Bänken aufweist, von den Bänken entsprechend einer Bankadresse selektiv auf Bänke, die zu der ersten Speicherregion gehören, und auf Bänke, die zu der zweiten Speicherregion gehören, zugegriffen wird, und die spezifische Adresse die Bankadresse aufweist, um auf die Bänke zuzugreifen, die zu der ersten Speicherregion gehören.
  7. Speichervorrichtung nach Anspruch 3, wobei die erste Speicherregion und die zweite Speicherregion durch die spezifische Adresse auf feste Regionen eingestellt sind.
  8. Speichervorrichtung nach Anspruch 3, wobei die erste Speicherregion und die zweite Speicherregion durch die spezifische Adresse auf variable Regionen eingestellt sind.
  9. Speichervorrichtung nach Anspruch 3, wobei, wenn die spezifische Adresse nicht in der mit dem Befehl empfangenen Adresse umfasst ist, die Modusauswahlschaltungen das Verarbeitungsmodusauswahlsignal deaktivieren, sodass die Speichervorrichtung in einen normalen Modus eintritt.
  10. Speichervorrichtung nach Anspruch 1, wobei die Speichervorrichtung sequentiell zuerst erste Befehle durch die Signalleitungen empfängt und sequentiell Adressen empfängt, die jeweils den sequentiellen empfangenen ersten Befehlen entsprechen, und die Modusauswahlschaltung bestimmt, ob die sequentiell empfangenen Adressen mit einem Eintrittscode des internen Verarbeitungsmodus und einem Austrittscode des internen Verarbeitungsmodus übereinstimmen, und das Verarbeitungsmodusauswahlsignal basierend auf einem Ergebnis der Bestimmung erzeugt.
  11. Speichervorrichtung nach Anspruch 10, wobei die Modusauswahlschaltung das Verarbeitungsmodusauswahlsignal aktiviert, wenn die sequentiell empfangenen Adressen mit dem Eintrittscode des internen Verarbeitungsmodus übereinstimmen und die sequentiell empfangenen Adressen nicht mit dem Austrittscode des internen Verarbeitungsmodus übereinstimmen.
  12. Speichervorrichtung nach Anspruch 10, wobei die Modusauswahlschaltung das Verarbeitungsmodusauswahlsignal deaktiviert, sodass die Speichervorrichtung in einen normalen Modus eintritt, wenn die sequentiell empfangenen Adressen nicht mit dem Eintrittscode des internen Verarbeitungsmodus übereinstimmen und die sequentiell empfangenen Adressen mit dem Austrittscode des internen Verarbeitungsmodus übereinstimmen.
  13. Verfahren zum Betreiben einer Speichervorrichtung, die ein Speicherzellen-Array, das eine erste Speicherregion und eine zweite Speicherregion aufweist, und einen internen Prozessor aufweist, der eingerichtet ist, einen internen Verarbeitungsvorgang durchzuführen, wobei das Verfahren Folgendes aufweist: Empfangen eines Befehls und einer Adresse von einer Quelle, die sich außerhalb der Speichervorrichtung befindet, durch eine vordefinierte Protokollschnittstelle; Erzeugen eines Verarbeitungsmodusauswahlsignals, um die Speichervorrichtung dahingehend zu steuern, basierend auf der zusammen mit dem Befehl empfangenen Adresse in einen internen Verarbeitungsmodus einzutreten; Konvertieren des empfangenen Befehls in einen internen Verarbeitungsvorgangsbefehl ansprechend auf eine Aktivierung des internen Verarbeitungsmodusauswahlsignals; und Durchführen, durch den internen Prozessor, eines internen Verarbeitungsvorgangs in der ersten Speicherregion ansprechend auf den internen Verarbeitungsvorgangsbefehl, in dem internen Verarbeitungsmodus.
  14. Verfahren nach Anspruch 13, wobei die vordefinierte Protokollschnittstelle eine Schnittstelle der physikalischen Speicherschicht ist, die ein Protokoll für eine doppelte Datenrate (DDR) oder ein Protokoll für eine doppelte Datenrate bei Niedrigenergie (LPDDR) unterstützt.
  15. Verfahren nach Anspruch 13, wobei die Erzeugung des Verarbeitungsmodusauswahlsignals Folgendes aufweist: Bestimmen, ob die mit dem Befehl empfangene Adresse eine spezifische Adresse aufweist, welche die erste Speicherregion und die zweite Speicherregion voneinander unterscheidet; Aktivieren des internen Verarbeitungsmodusauswahlsignals, wenn die spezifische Adresse in der mit dem Befehl empfangene Adresse umfasst ist, und Deaktivieren des internen Verarbeitungsmodusauswahlsignals, wenn die spezifische Adresse nicht in der mit dem Befehl empfangenen Adresse umfasst ist.
  16. Verfahren nach Anspruch 15, ferner aufweisend Eintreten in einen normalen Modus ansprechend auf eine Deaktivierung des Verarbeitungsmodusauswahlsignals.
  17. Verfahren nach Anspruch 15, wobei die spezifische Adresse ein Stapelidentifikationssignal zur Adressierung der ersten Speicherregion, eine Kanaladresse oder eine Bankadresse aufweist.
  18. Verfahren nach Anspruch 15, wobei die erste Speicherregion und die zweite Speicherregion durch die spezifische Adresse auf feste Regionen eingestellt sind.
  19. Verfahren nach Anspruch 15, wobei die erste Speicherregion und die zweite Speicherregion durch die spezifische Adresse auf variable Regionen eingestellt sind.
  20. Verfahren nach Anspruch 13, wobei die Erzeugung des Verarbeitungsmodusauswahlsignals Folgendes aufweist: sequentielles Empfangen erster Befehle durch die vordefinierte Protokollschnittstelle; sequentielles Empfangen von Adressen in jeweiliger Entsprechung zu den sequentiell empfangenen ersten Befehlen durch die vordefinierte Protokollschnittstelle; Bestimmen, ob die sequentiell empfangenen Adressen mit einem Eintrittscode des internen Verarbeitungsmodus und einem Austrittscode des internen Verarbeitungsmodus übereinstimmen; und Erzeugen des Verarbeitungsmodusauswahlsignals basierend auf einem Ergebnis der Bestimmung.
  21. Verfahren nach Anspruch 20, wobei die Erzeugung des Verarbeitungsmodusauswahlsignals Folgendes aufweist: Aktivieren des Verarbeitungsmodusauswahlsignals, wenn die sequentiell empfangenen Adressen mit dem Eintrittscode des internen Verarbeitungsmodus übereinstimmen und die sequentiell empfangenen Adressen nicht mit dem Austrittscode des internen Verarbeitungsmodus übereinstimmen; und Deaktivieren des Verarbeitungsmodusauswahlsignals, wenn die sequentiell empfangenen Adressen nicht mit dem Eintrittscode des internen Verarbeitungsmodus übereinstimmen oder die sequentiell empfangenen Adressen mit dem Austrittscode des internen Verarbeitungsmodus übereinstimmen.
  22. Verfahren nach Anspruch 21, ferner aufweisend ein Eintreten in einen normalen Modus ansprechend auf eine Deaktivierung des Verarbeitungsmodusauswahlsignals.
  23. Speichersystem aufweisend: eine Speichervorrichtung; und einen Speicher-Controller, der eingerichtet ist, die Speichervorrichtung zu steuern, indem er eine vordefinierte Protokollschnittstelle verwendet, die mit der Speichervorrichtung verbunden ist, wobei die Speichervorrichtung Folgendes aufweist: ein Speicherzellen-Array aufweisend eine erste Speicherregion und eine zweite Speicherregion; eine Modusauswahlschaltung, die eingerichtet ist, einen Befehl und eine Adresse von dem Speicher-Controller durch die vordefinierte Protokollschnittstelle zu empfangen und, basierend auf der mit dem Befehl empfangenen Adresse, ein Verarbeitungsmodusauswahlsignal zur Steuerung der Speichervorrichtung zu erzeugen, um in einen internen Verarbeitungsmodus einzutreten; eine Befehlskonverterschaltung, die eingerichtet ist, den empfangenen Befehl ansprechend auf eine Aktivierung des internen Verarbeitungsmodusauswahlsignals in einen internen Verarbeitungsvorgangsbefehl zu konvertieren; und einen internen Prozessor, der eingerichtet ist, in dem internen Verarbeitungsmodus einen internen Verarbeitungsvorgang in der ersten Speicherregion ansprechend auf den internen Verarbeitungsvorgangsbefehl durchzuführen.
  24. Speichersystem nach Anspruch 23, wobei die vordefinierte Protokollschnittstelle eine Schnittstelle der physikalischen Speicherschicht ist, die ein Protokoll für eine doppelte Datenrate (DDR) oder ein Protokoll für eine doppelte Datenrate bei Niedrigenergie (LPDDR) unterstützt.
  25. Speichersystem nach Anspruch 23, wobei die Modusauswahlschaltung das Verarbeitungsmodusauswahlsignal ansprechend auf eine spezifische Adresse erzeugt, die in der mit dem Befehl empfangenen Adresse enthalten ist, und die erste Speicherregion und die zweite Speicherregion voneinander unterscheidet.
DE102020105628.1A 2019-03-11 2020-03-03 Verfahren zur Durchführung interner Verarbeitungsvorgänge mit vordefinierter Protokollschnittstelle einer Speichervorrichtung Pending DE102020105628A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962816509P 2019-03-11 2019-03-11
US62/816,509 2019-03-11
KR10-2019-0161673 2019-12-06
KR1020190161673A KR20200108772A (ko) 2019-03-11 2019-12-06 메모리 장치의 미리 정해진 프로토콜 인터페이스를 이용하여 내부 프로세싱 동작을 수행하는 방법

Publications (1)

Publication Number Publication Date
DE102020105628A1 true DE102020105628A1 (de) 2020-09-17

Family

ID=72289581

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020105628.1A Pending DE102020105628A1 (de) 2019-03-11 2020-03-03 Verfahren zur Durchführung interner Verarbeitungsvorgänge mit vordefinierter Protokollschnittstelle einer Speichervorrichtung

Country Status (3)

Country Link
US (2) US11158357B2 (de)
CN (1) CN111679786B (de)
DE (1) DE102020105628A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11908541B2 (en) * 2020-01-07 2024-02-20 SK Hynix Inc. Processing-in-memory (PIM) systems
US11467834B2 (en) * 2020-04-01 2022-10-11 Samsung Electronics Co., Ltd. In-memory computing with cache coherent protocol
CN115469800A (zh) 2021-06-10 2022-12-13 三星电子株式会社 数据处理系统以及用于访问异构存储器系统的方法
KR20230043619A (ko) * 2021-09-24 2023-03-31 삼성전자주식회사 내부 프로세싱 동작에 대한 타이밍 파라미터들 및 전력 소모를 줄이는 메모리 장치 및 이를 구현하는 방법
US20230205706A1 (en) * 2021-12-23 2023-06-29 Advanced Micro Devices, Inc. Approach for managing near-memory processing commands and non-near-memory processing commands in a memory controller
US20240070068A1 (en) * 2022-08-26 2024-02-29 Samsung Electronics Co., Ltd. Device and method with memory request processing using memory address space extension
KR20240072783A (ko) 2022-11-17 2024-05-24 에스케이하이닉스 주식회사 Pim 기능을 지원하는 메모리 컨트롤러

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04248642A (ja) * 1991-01-18 1992-09-04 Kenneth W Iobst メモリ集積回路のｐｉｍチップおよびその制御方法
KR940004434A (ko) 1992-08-25 1994-03-15 윌리엄 이. 힐러 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법
US9535876B2 (en) 2009-06-04 2017-01-03 Micron Technology, Inc. Conditional operation in an internal processor of a memory device
US9606807B2 (en) 2009-06-04 2017-03-28 Micron Technology, Inc. Direct communication with a processor internal to a memory device
US8806446B2 (en) 2010-03-22 2014-08-12 Analog Devices, Inc. Methods and apparatus for debugging programs in shared memory
US8621151B2 (en) 2010-11-23 2013-12-31 IP Cube Partners (IPC) Co., Ltd. Active memory processor system
US8949551B2 (en) 2011-02-23 2015-02-03 Freescale Semiconductor, Inc. Memory protection unit (MPU) having a shared portion and method of operation
US9575903B2 (en) 2011-08-04 2017-02-21 Elwha Llc Security perimeter
US9530245B2 (en) 2011-12-29 2016-12-27 Qualcomm Incorporated Packing multiple shader programs onto a graphics processor
US8760922B2 (en) 2012-04-10 2014-06-24 Sandisk Technologies Inc. System and method for micro-tiering in non-volatile memory
US9274971B2 (en) 2012-11-27 2016-03-01 International Business Machines Corporation Low latency data exchange
US10042750B2 (en) 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
US9892058B2 (en) 2015-12-16 2018-02-13 Advanced Micro Devices, Inc. Centrally managed unified shared virtual address space
US10795815B2 (en) 2016-05-27 2020-10-06 Arm Limited Method and apparatus for maintaining data coherence in a non-uniform compute device
KR102548591B1 (ko) * 2016-05-30 2023-06-29 삼성전자주식회사 반도체 메모리 장치 및 그것의 동작 방법
US10387299B2 (en) * 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10416896B2 (en) * 2016-10-14 2019-09-17 Samsung Electronics Co., Ltd. Memory module, memory device, and processing device having a processor mode, and memory system
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10013734B1 (en) * 2017-04-01 2018-07-03 Intel Corporation Programmable controller and command cache for graphics processors
US10437482B2 (en) 2017-07-25 2019-10-08 Samsung Electronics Co., Ltd. Coordinated near-far memory controller for process-in-HBM
US10908820B2 (en) 2017-09-14 2021-02-02 Samsung Electronics Co., Ltd. Host-based and client-based command scheduling in large bandwidth memory systems
KR20190075363A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 모듈
KR102453542B1 (ko) * 2018-02-21 2022-10-12 삼성전자주식회사 스킵 연산 모드를 지원하는 메모리 장치 및 그 동작 방법
US10692570B2 (en) 2018-07-11 2020-06-23 Sandisk Technologies Llc Neural network matrix multiplication in memory cells
US11138499B2 (en) 2018-09-28 2021-10-05 Intel Corporation Applications of back-end-of-line (BEOL) capacitors in compute-in-memory (CIM) circuits

Also Published As

Publication number Publication date
US11158357B2 (en) 2021-10-26
US20200294558A1 (en) 2020-09-17
US20220036929A1 (en) 2022-02-03
CN111679786A (zh) 2020-09-18
CN111679786B (zh) 2024-05-14

Similar Documents

Publication Publication Date Title
DE102020105628A1 (de) Verfahren zur Durchführung interner Verarbeitungsvorgänge mit vordefinierter Protokollschnittstelle einer Speichervorrichtung
DE102018108702A1 (de) Gestapelte Speichervorrichtung, System mit derselben und verbundenes Verfahren
DE102006062383B4 (de) Halbleiterspeicherelement und System für ein Halbleiterspeicherelement
DE102020115736A1 (de) Halbleiterspeichervorrichtung und Verfahren zum Betreiben der Halbleiterspeichervorrichtungen
DE4100670C2 (de) Halbleiterspeichervorrichtung mit eingebautem Cache-Speicher und Verfahren zum Betreiben einer solchen
DE112013003294T5 (de) Konfiguration zur Stromreduzierung im Dram
DE102018125277A1 (de) Speichergerät, das zum Speichern und Ausgeben einer Adresse als Antwort auf einen internen Befehl konfiguriert ist
US6920536B2 (en) Method of accessing matrix data with address translation circuit that enables quick serial access in row or column directions
DE102020106356A1 (de) Speichervorrichtung für eine Verarbeitungsoperation, dieselbe umfassendes Datenverarbeitungssystem und Verfahren zum Betreiben der Speichervorrichtung
DE102017104448A1 (de) Datenspeichervorrichtung
DE112017001020T5 (de) Unterstützung einer vielzahl von speichertypen in einem speichersteckplatz
DE10350865A1 (de) Speicherbaustein mit variabel verzögerter Spaltenauswahl
DE102012108093A1 (de) Speicherchip, Speichersystem und Verfahren zum Zugreifen auf den Speicherchip
DE102010053097A1 (de) Memory-Controller-Funktionalitäten zur Unterstützung von Daten-Swizzling
DE102016009807A1 (de) Korrelieren von physikalischen seitenadressen für soft-decision-dekodierung
CN108053855B (zh) 一种基于sdram芯片的矩阵转置方法
DE102008051035A1 (de) Integrierte Schaltung umfassend Speichermodul mit einer Mehrzahl von Speicherbänken
DE102018106863A1 (de) Speichersystem zum Unterstützen einer internen DQ-Terminierung eines Datenpuffers
DE102017106713A1 (de) Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung
US20220406348A1 (en) Data reading/writing method, memory, storage apparatus, and terminal
DE102006030373A1 (de) Halbleiterspeichervorrichtung
DE102021120140A1 (de) Speichervorrichtung, die in der lage ist, fehlerhafte daten im parallel-bit-test auszugeben, und speichersystem mit dieser speichervorrichtung
DE112006003503T5 (de) Mehrfachanschluss-Speicher mit Banksätzen zugeordneten Anschlüssen
DE102020108086A1 (de) Nichtflüchtige Speichervorrichtung, Controller und Speichersystem
DE102023110723A1 (de) Randomisierung von gezielten auffrischungsverwaltungs(directed refresh management - drfm)-pseudo-zielzeilenauffrischungs(pseudo target row refresh - pttr)-befehlen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G06F0013160000

Ipc: G06F0012020000