DE102019135843A1 - Optimierung von zwischenräumen zwischen sram- und standardzellen - Google Patents

Optimierung von zwischenräumen zwischen sram- und standardzellen Download PDF

Info

Publication number
DE102019135843A1
DE102019135843A1 DE102019135843.4A DE102019135843A DE102019135843A1 DE 102019135843 A1 DE102019135843 A1 DE 102019135843A1 DE 102019135843 A DE102019135843 A DE 102019135843A DE 102019135843 A1 DE102019135843 A1 DE 102019135843A1
Authority
DE
Germany
Prior art keywords
cell
cells
fill
sram
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019135843.4A
Other languages
English (en)
Inventor
Feng-Ming Chang
Ruey-Wen Chang
Ping-Wei Wang
Sheng-Hsiung Wang
Chi-Yu Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/722,865 external-priority patent/US11675949B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019135843A1 publication Critical patent/DE102019135843A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/12Static random access memory [SRAM] devices comprising a MOSFET load element
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/18Peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Ein Verfahren umfasst ein Entwerfen eines Standardzellenbereichs, wobei sich ein rechteckiger Bereich in dem Standardzellenbereich befindet. Der Standardzellenbereich umfasst eine erste Zeile von Standardzellen mit einer ersten unteren Begrenzung, die zu dem rechteckigen Bereich zeigt, und eine Mehrzahl von Standardzellen mit Seitenbegrenzungen, die zu dem rechteckigen Bereich zeigen. Die Mehrzahl von Standardzellen umfasst eine untere Zeile von Standardzellen. In dem rechteckigen Bereich wird eine Speichermatrix entworfen, wobei eine zweite untere Begrenzung der unteren Zeile und eine dritte untere Begrenzung der Speichermatrix zu ein und derselben Geraden ausgerichtet sind. In dem rechteckigen Bereich wird ein Füllzellenbereich entworfen. Der Füllzellenbereich weist eine erste obere Begrenzung, die die erste untere Begrenzung der ersten Zeile von Standardzellen kontaktiert, und eine vierte untere Begrenzung auf, die eine zweite obere Begrenzung der Speichermatrix kontaktiert.

Description

  • Prioritätsanspruch und Querverweis
  • Die vorliegende Anmeldung beansprucht die Priorität der am 21. Februar 2019 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/808.506 und dem Titel „Space Optimization between SRAM and Standard Cells“ („Optimierung von Zwischenräumen zwischen SRAM- und Standardzellen“), die durch Bezugnahme aufgenommen ist.
  • Hintergrund
  • Speicherzellen, die normalerweise in der Form von Speichermatrizen angeordnet sind, werden oft auf dem gleichen Chip als Standardzellen hergestellt. Die Standardzellen können die Zellen von Logikschaltungen umfassen, die die Speicherzellen verwenden. Eine häufig verwendete Speicherzelle ist eine SRAM-Zelle (SRAM: statischer Direktzugriffsspeicher). Herkömmlich können auf Grund von Entwurfsregeln und aus Prozessgründen SRAM-Zellen nicht direkt an Standardzellen angrenzen, und zwischen den SRAM-Zellen und den nächstgelegenen Standardzellen muss ein Leerraum reserviert werden. Der Leerraum ist größer als alle Zellenhöhen einer Mehrzahl von Standardzellen. Dementsprechend sind herkömmliche Schaltkreise hinsichtlich ihrer Chipflächennutzung nicht kostengünstig.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • 1 zeigt eine schematische Darstellung von Bauelementbereichen in einem Schaltkreis gemäß einigen Ausführungsformen.
    • 2 zeigt Begrenzungen einer Standardzelle, die einem Entwurfsgitter gemäß einigen Ausführungsformen entsprechen.
    • 3 zeigt Begrenzungen einer Standardzelle, die einem Entwurfsgitter gemäß einigen Ausführungsformen entsprechen.
    • Die 4 bis 7 zeigen Begrenzungen von Füllzellen, die Entwurfsgittern gemäß einigen Ausführungsformen entsprechen.
    • 8 zeigt das Aneinanderfügungsschema einer Standardzelle, einer Füllzelle set0 und einer Speicherzelle, die einem Entwurfsgitter gemäß einigen Ausführungsformen entsprechen.
    • 9 zeigt das Aneinanderfügungsschema einer Standardzelle, einer Füllzelle set3, einer Füllzelle set0 und einer Speicherzelle, die einem Entwurfsgitter gemäß einigen Ausführungsformen entsprechen.
    • 10 zeigt das Aneinanderfügungsschema einer Standardzelle, einer Füllzelle set6, einer Füllzelle set0 und einer Speicherzelle, die einem Entwurfsgitter gemäß einigen Ausführungsformen entsprechen.
    • 11 zeigt das Aneinanderfügen einer Standardzelle, einer Füllzelle set3, einer Füllzelle set6, einer Füllzelle set0 und einer Speicherzelle, die einem Entwurfsgitter gemäß einigen Ausführungsformen entsprechen.
    • Die 12 bis 14 zeigen einige Einzelheiten von Layouts einiger Schaltkreise gemäß einigen Ausführungsformen.
    • 15 zeigt Bauelementbereiche eines Schaltkreises mit zwei Speichermatrizen gemäß einigen Ausführungsformen.
    • 16 zeigt einen Prozessablauf zum Entwerfen eines Schaltkreises gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen werden ein integrierter Schaltkreis mit Speicherzellen und Standardzellen (Logikzellen) und ein Verfahren zum Entwerfen dieser Zellen bereitgestellt. Außerdem werden einige Abwandlungen einiger Ausführungsformen erörtert. Ausführungsformen, die hier erörtert werden, sollen Beispiele zum Ermöglichen der Herstellung oder Nutzung des Gegenstands der vorliegenden Erfindung liefern, und ein Durchschnittsfachmann dürfte ohne weiteres Modifikationen erkennen, die vorgenommen werden können, ohne von dem beabsichtigten Schutzumfang unterschiedlicher Ausführungsformen abzuweichen. In allen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugszahlen zum Bezeichnen von ähnlichen Elementen verwendet.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung wird ein integrierter Schaltkreis entworfen. Der integrierte Schaltkreis umfasst Standardzellen, die als eine Mehrzahl von Zeilen angeordnet sind, und eine Speichermatrix, die in einem Bereich hergestellt ist, der von den Standardzellen umschlossen ist. Füllzellen sind als eine Zeile oder als eine Mehrzahl von Zeilen angeordnet und sind zwischen den Speicherzellen und einer nächstgelegenen Zeile von Standardzellen verteilt. Die Höhen der Füllzellen können möglichst klein sein, wenn die Entwurfsregeln und Prozessregeln nicht verletzt werden, wodurch sichergestellt werden soll, dass die Prozesse zum Herstellen des Schaltkreises auf physischen Wafern erfolgreich mit einer annehmbaren Prozessspanne durchgeführt werden können. Es wird eine Gruppe von Füllzellen mit unterschiedlichen Höhen entworfen und hergestellt. Es wird ein Verfahren zum Berechnen und Auswählen der Höhen für optimale Füllzellen bereitgestellt. Es dürfte wohlverstanden sein, dass zwar SRAM-Zellen (SRAM: statischer Direktzugriffsspeicher) als ein Beispiel zum Erörtern des Prinzips der vorliegenden Anmeldung verwendet werden, aber das Prinzip auch für andere Arten von Speicherzellen, wie etwa MRAM-Zellen (MRAM: magnetoresistiver Direktzugriffsspeicher), DRAM-Zellen (DRAM: dynamischer Direktzugriffsspeicher) oder dergleichen, verwendet werden kann.
  • In der gesamten Beschreibung sind die Zeilen von Zellen als Zeilen dargestellt, die in x-Richtungen (die eine +x-Richtung und eine -x-Richtung umfassen) verlaufen, und die Spalten von Zellen sind in y-Richtungen (die eine +y-Richtung und eine -y-Richtung umfassen) dargestellt. Außerdem wird eine Begrenzung eines Bereichs oder einer Zelle in der +y-Richtung als die obere Begrenzung bezeichnet, und eine Begrenzung eines Bereichs oder einer Zelle in der -y-Richtung wird als die untere Begrenzung bezeichnet. Dementsprechend wird die +y-Seite als die obere Seite oder Oberseite bezeichnet, und die -y-Seite wird als die untere Seite oder Unterseite bezeichnet. Somit wird, wenn sich ein erstes Element auf der +y-Seite eines zweiten Elements befindet, das erste Element als „über“ dem zweiten Element befindlich bezeichnet, und das zweite Element wird als „unter“ dem ersten Element befindlich bezeichnet. Die Dimension eines Bereichs oder einer Zelle in den y-Richtungen wird als die Höhe des Bereichs oder der Zelle bezeichnet. Und wenn ein erstes Element als zu einem zweiten Element „horizontal ausgerichtet“ bezeichnet wird, bedeutet das, dass das erste Element und das zweite Element die gleiche y-Richtungskoordinate haben. Wenn ein erstes Element als zu einem zweiten Element „vertikal ausgerichtet“ bezeichnet wird, bedeutet das, dass das erste Element und das zweite Element die gleiche x-Richtungskoordinate haben.
  • 1 zeigt eine schematische Darstellung eines Integrierter-Schaltkreis-Bereichs 20. Der Integrierter-Schaltkreis-Bereich 20 weist eine Mehrzahl von Standardzellen 23 auf. Bei einigen Ausführungsformen werden die Standardzellen 23 auch als Logikzellen oder Kernzellen bezeichnet. Die Standardzellen können Grundzellen, wie etwa NOR-Gates, NAND-Gates, Inverter und dergleichen, und Verbundzellen, die unter Verwendung der Grundzellen hergestellt sind, umfassen. Die Layouts der Standardzellen werden in einer Zellenbibliothek gespeichert.
  • Ein Speichermakro 22 wird in dem Integrierter-Schaltkreis-Bereich 20 angeordnet und wird von Standardzellen umschlossen, die eine Standardzellenzeile Srow-A und Standardzellenzeilen Srow-i bis Srow-(k+1) umfassen. Die Standardzellen, die das Speichermakro 22 umschließen, umfassen Standardzellen 23, die gemeinsam als Standardzellenbereich 21 bezeichnet werden. Das Speichermakro 22 umfasst eine Speichermatrix 24, einen SRAM-Peripheriebereich 26 (mit Teilen 26A, 26B und 26C) und einen Füllzellenbereich 28. Die Speichermatrix 24 ist als eine Mehrzahl von Zeilen und eine Mehrzahl von Spalten von SRAM-Zellen angeordnet. Die Gesamtanzahl der Zeilen der Speichermatrix 24 ist m, die eine ganze Zahl ist. Die Zeilen von SRAM-Zellen werden daher mit Mrow-1, Mrow-2 ... bis Mrow-m bezeichnet. Die ganze Zahl m kann ein Vielfaches von 2 sein und kann eine Zahl sein, die zum Beispiel aus der Gruppe 64, 128, 256, 512, 1024 usw. gewählt ist. Der SRAM-Peripheriebereich 26 kann einen Teil 26A auf einer Unterseite, einen Teil 26B auf einer linken Seite und einen Teil 26C auf einer rechten Seite der SRAM-Matrix 24 umfassen, wie in 1 gezeigt ist.
  • Das SRAM-Makro 22 erstreckt sich über k Zeilen von Standardzellen und ist in Standardzellenzeilen Srow-i bis Srow-kann eingepasst, wobei k eine ganze Zahl ist. Wie in 1 gezeigt ist, umfassen die Standardzellenzeilen Srow-i bis Srow-k Standardzellen 23 auf der linken und der rechten Seite des SRAM-Makros 22. Die Standardzellenzeile Srow-A ist über dem SRAM-Makro 22 angeordnet und grenzt an dieses an. Die Standardzellenzeile Srow-(k+1) ist unter dem SRAM-Makro 22 angeordnet und grenzt ebenfalls an dieses an. Das SRAM-Makro 22 ist eng in die Zeilen der Standardzellen 23 eingepasst. Dementsprechend ist die obere Begrenzung des SRAM-Makros 22 horizontal zu der oberen Begrenzung der Standardzellenzeile Srow-i ausgerichtet, und die untere Begrenzung des SRAM-Makros 22 ist horizontal zu der unteren Begrenzung der Standardzellenzeile Srow-k ausgerichtet.
  • Der SRAM-Peripheriebereich 26 kann zum Beispiel Wortleitungscodierer, Wortleitungstreiber, Leseverstärker oder dergleichen umfassen. Bei einigen Ausführungsformen kann der SRAM-Peripheriebereich 26 als Standardschaltungen behandelt werden und kann Standardzellen haben. Die Zellenhöhe einer Zeile von Zellen in dem SRAM-Peripheriebereich 26 kann gleich der Zellenhöhe einer Zeile von Standardzellen 23 sein. Außerdem kann jede Zeile von Zellen in dem SRAM-Peripheriebereich 26 horizontal zu einer Zeile von Standardzellen 23 ausgerichtet sein. Dementsprechend hat der Teil 26A des SRAM-Peripheriebereichs 26 eine obere Begrenzung, die horizontal zu einer oberen Begrenzung einer Standardzellenzeile Srow-(n+1) ausgerichtet ist. Dies bedeutet auch, dass der Füllzellenbereich 28 und die SRAM-Matrix 24 gemeinsam in n Zeilen von Standardzellen 23 passen, wobei die untere Begrenzung der SRAM-Matrix 24 zu der unteren Begrenzung einer Standardzellenzeile Srow-n ausgerichtet ist. Die Ausrichtung ist mit einer Strichlinie 32 bezeichnet. Die entsprechenden Zeilen von Standardzellen, die horizontal zu der SRAM-Matrix 24 und dem Füllzellenbereich 28 ausgerichtet sind, sind mit Srow-1 bis Srow-n bezeichnet.
  • Der Füllzellenbereich 28 ist zwischen der SRAM-Matrix 24 und der Standardzellenzeile Srow-A hergestellt. Der Füllzellenbereich 28 hat eine obere Begrenzung, die an die untere Begrenzung der Standardzellenzeile Srow-A angrenzt, und er hat eine untere Begrenzung, die an die obere Begrenzung der SRAM-Matrix 24 angrenzt. Die Füllzellen in dem Füllzellenbereich 28 können elektrische Funktionen haben oder auch nicht. Der Entwurf der Füllzellen in dem Füllzellenbereich 28 wird in späteren Absätzen näher erörtert. Bei einigen Ausführungsformen der vorliegenden Erfindung ist die linke Begrenzung des Füllzellenbereichs 28 bündig mit der linken Begrenzung der SRAM-Matrix 24, und die rechte Begrenzung des Füllzellenbereichs 28 ist bündig mit der rechten Begrenzung der SRAM-Matrix 24. Außerdem umfasst der Füllzellenbereich 28 eine Mehrzahl von Spalten von Füllzellen, wobei die Spalten von Füllzellen in dem Füllzellenbereich 28 die gleiche Breite wie die Spalten von SRAM-Zellen in der SRAM-Matrix 24 haben können und zu diesen vertikal ausgerichtet sein können.
  • 1 zeigt ein Entwurfsgitter 35, das aus horizontalen Gitterlinien 34A und vertikalen Gitterlinien 34B besteht. Die Gitterlinien 34A können einen einheitlichen Gitterabstand haben, der ein Abstand zwischen benachbarten Gitterlinien 34A ist. Die Gitterlinien 34B können ebenfalls einen einheitlichen Gitterabstand haben, der ein Abstand zwischen benachbarten Gitterlinien 34B ist. Der Gitterabstand der Gitterlinien 34A kann gleich dem Gitterabstand der Gitterlinien 34B sein. Bei einigen Ausführungsformen der vorliegenden Erfindung müssen die Begrenzungen aller Schaltkreisbereiche, wie etwa des SRAM-Makros 22, der SRAM-Matrix 24, des Füllzellenbereichs 28 und des Standardzellenbereichs 21, sowie der Zellen in den Schaltkreisbereichen zur Entwurfsjustierung auf den Gitterlinien 34A und 34B liegen. Dementsprechend sind die Zellenhöhen und -längen der Standardzellen, der SRAM-Zellen und der Füllzellen so konzipiert, dass sie gleich einem ganzzahligen Vielfachen eines Gitterabstands GS sind, wie in den 2 bis 11 beispielhaft gezeigt ist.
  • Es dürfte wohlverstanden sein, dass die obere Begrenzung der SRAM-Matrix 24 nicht direkt an die untere Begrenzung der Standardzellenzeile Srow-A angrenzen kann, da dies zu einem Strukturkonflikt und einer Entwurfsregelverletzung führen würde. Der Füllzellenbereich 28 kann ohne Entwurfsregelverletzung direkt an die Standardzellenzeile Srow-A und die SRAM-Matrix 24 angrenzen. Außerdem kann, wenn die untere Begrenzung der SRAM-Matrix 24 horizontal zu einer unteren Begrenzung der Standardzellenzeile Srow-n ausgerichtet wird, die obere Begrenzung der SRAM-Matrix 24 horizontal zu der oberen Begrenzung einer Standardzellenzeile, wie etwa Srow-2, ausgerichtet werden oder auch nicht. Stattdessen kann die obere Begrenzung der SRAM-Matrix 24 zu einer Zwischenebene einer Standardzellenzeile ausgerichtet werden, wobei sich die Zwischenebene zwischen der oberen Begrenzung und der unteren Begrenzung der Standardzellenzeile befindet, wie es zum Beispiel durch Strichlinien 37 in 1 gezeigt ist. Dies bedeutet auch, dass ein Füllzellenbereich 28 eingefügt wird, um das Problem der Fehljustierung der oberen Begrenzung zwischen der SRAM-Matrix 24 und den Standardzellen 23 zu lösen.
  • 2 zeigt die Begrenzungen der Standardzelle (STD-Zelle) 23 in Bezug zu dem Gitter 35. 2 zeigt, dass die Begrenzungen (Ränder) der Standardzelle 23 auf den Gitterlinien 34A und 34B liegen. Dementsprechend ist eine Höhe H1 der Standardzelle 23 gleich einem ganzzahligen Vielfachen des Gitterabstands GS. In der gesamten Beschreibung beziehen sich die Höhen von Zellen und Bereichen darauf, über wie viele Gitterabstände GS sie sich erstrecken. Wenn sich zum Beispiel eine Zelle über 15 Gitterabstände erstreckt, ist die Höhe der Zelle gleich 15. Ebenso ist eine Länge L1 der Standardzelle 23 gleich einem ganzzahligen Vielfachen des Gitterabstands GS. Es dürfte wohlverstanden sein, dass benachbarte Standardzellen 23 (in 1) andere/unterschiedliche Längen L1 haben können, auch wenn sie aneinandergrenzen. Die Standardzelle 23 umfasst bei einigen Ausführungsformen Transistoren. Die Transistoren können planare Transistoren, Feldeffekttransistoren (FinFETs) oder dergleichen sein. Bei einigen Ausführungsformen der vorliegenden Erfindung sind, wenn die Transistoren FinFETs sind, die entsprechenden aktiven Bereiche der FinFETs Halbleiterfinnen, deren Längsrichtungen in der x-Richtung verlaufen. In nachfolgend erörterten Beispielen werden die Halbleiterfinnen als Beispiele für die aktiven Bereiche von Transistoren verwendet.
  • 3 zeigt die Begrenzungen einer SRAM-Zelle 25 in Bezug zu dem Gitter 35. 3 zeigt, dass die Begrenzungen der SRAM-Zelle 25 ebenfalls auf den Gitterlinien 34A und 34B des Gitters 35 liegen. Dementsprechend ist eine Höhe H2 der Standardzelle 23 gleich einem ganzzahligen Vielfachen des Gitterabstands GS. Die Höhe H1 der Standardzelle 23 kann größer als die, gleich der oder kleiner als die Höhe H2 der SRAM-Zelle 25 sein. Ebenso ist eine Länge L2 der SRAM-Zelle 25 gleich einem ganzzahligen Vielfachen des Gitterabstands GS. Die Länge L2 kann gleich der Länge L1 der Standardzellen 23 sein oder von dieser verschieden sein. Die SRAM-Zelle 25 umfasst bei einigen Ausführungsformen Transistoren, die planare Transistoren, FinFETs oder dergleichen sein können. Bei einigen Ausführungsformen der vorliegenden Erfindung sind, wenn die Transistoren FinFETs sind, die entsprechenden aktiven Bereiche der FinFETs Halbleiterfinnen, deren Längsrichtungen in der x-Richtung verlaufen.
  • Ein Beispiel für ein Layout der SRAM-Zelle 25 ist in 12 gezeigt, die ein Layout einer Sechs-Transistor(6T)-SRAM-Zelle 25 gemäß einigen Ausführungsformen der vorliegenden Erfindung zeigt. Die beispielhafte SRAM-Zelle 25 weist Pull-up-Transistoren PU, Pull-down-Transistoren PD und Durchgangsgate-Transistoren PG auf. Außerdem sind Halbleiterfinnen 40 und Gate-Strukturelemente 42 dargestellt. Wenn sie auf physischen Wafern hergestellt sind, sind die Halbleiterfinnen 40 Halbleiterbereiche, die über Oberseiten von umgebenden Isolationsbereichen, wie etwa STI-Bereichen (STI: flache Grabenisolation), überstehen. Es ist zu beachten, dass das dargestellte Layout einige (jedoch nicht alle) Schichten des Layouts zeigt. Zum Beispiel sind einige der Schichten wegen des Zertrennens der Halbleiterfinnen 40 und der Gate-Strukturelemente 42 nicht dargestellt. Dementsprechend werden die Halbleiterfinnen 40 in der SRAM-Zelle 25 in Wirklichkeit in kürzere Teile zertrennt, obwohl sie als Finnen dargestellt sind, die sich von der linken Begrenzung bis zu der rechten Begrenzung der SRAM-Zelle 25 erstrecken. In ähnlicher Weise können die Gate-Strukturelemente 42 in Wirklichkeit in kürzere Teile zertrennt werden, obwohl sie als Strukturelemente dargestellt sind, die sich von der oberen Begrenzung bis zu der unteren Begrenzung der SRAM-Zelle 25 erstrecken.
  • 4 zeigt die Begrenzungen der Füllzelle set0 in Bezug zu dem Gitter 35. Auch die Begrenzungen der Füllzelle set0 liegen auf dem Gitter 35. Bei einigen Ausführungsformen der vorliegenden Erfindung ist eine Höhe H2` der Füllzelle set0 gleich der in 3 gezeigten Höhe H2 der SRAM-Zelle 25 und ist außerdem gleich einem ganzzahligen Vielfachen des Gitterabstands GS. Durch Gleichsetzen der Höhe H2' mit der Höhe H2 kann der Schaltkreisentwurf vereinfacht werden, ohne Entwurfsregeln zu verletzen und Prozessprobleme zu verursachen, wenn die Schaltkreise auf (physischen) Halbleiterwafern implementiert werden. Bei alternativen Ausführungsformen ist die Höhe H2' der Füllzelle set0 von der in 3 gezeigten Höhe H2 der SRAM-Zelle 25 verschieden (kleiner oder größer als H2). Bei einigen Ausführungsformen der vorliegenden Erfindung ist eine Länge L2' der Füllzelle set0 gleich der Länge L2 der SRAM-Zelle 25 von 3, um den Layout-Entwurf zu vereinfachen. Bei alternativen Ausführungsformen der vorliegenden Erfindung ist die Länge L2' der Füllzelle set0 von der Länge L2 der SRAM-Zelle 25 verschieden.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung wird der Entwurf der Füllzelle set0 individuell angepasst und wird von dem Entwurf und den Layouts der Standardzellen 23 in der Standardzellenzeile Srow-A (1) und der SRAM-Zellen 25 in der SRAM-Matrix 24 bestimmt. Das bedeutet, dass eine bestimmte Füllzelle set0 für jedes Paar SRAM-Zellen und Standardzellen, die an die Füllzelle set0 angrenzen oder zu dieser benachbart sind, benötigt werden kann. Hingegen können andere Füllzellen, wie etwa die, die in den 5 bis 7 gezeigt sind, entsprechend dem Entwurf der benachbarten SRAM-Zellen, Standardzellen und Füllzelle set0 angepasst werden oder auch nicht.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst die Füllzelle set0 eine oder mehrere Halbleiterfinnen, und sie kann die Strukturen von Gate-Strukturelementen, die Gate-Elektroden, Polysiliziumstreifen, Metallgates oder dergleichen sein können, umfassen oder auch nicht. Die Füllzelle set0 kann außerdem Dummy-Strukturelemente, wie etwa Kontaktstifte, Metallleitungen oder dergleichen, umfassen. Ein beispielhaftes Layout der Füllzelle set0 ist in 12 gezeigt, die eine Mehrzahl von Halbleiterfinnen 40, deren Längsrichtungen in der x-Richtung verlaufen, und eine Mehrzahl von Gate-Strukturelementen 42 zeigt, deren Längsrichtungen in der y-Richtung verlaufen. Bei einigen Ausführungsformen erstrecken sich einige oder alle der Halbleiterfinnen 40 durchgehend von einer linken Begrenzung 23-LB bis zu einer rechten Begrenzung 23-RB der Füllzelle set0. Bei alternativen Ausführungsformen können die Halbleiterfinnen 40 in der Füllzelle set0 Unterbrechungen haben, und sie erstrecken sich nicht durchgehend von der linken Begrenzung 23-LB bis zu der rechten Begrenzung 23-RB. In ähnlicher Weise erstrecken sich einige oder alle der Gate-Strukturelemente 42 durchgehend von einer oberen Begrenzung 23-TB bis zu einer unteren Begrenzung 23-BB der Füllzelle set0. Bei alternativen Ausführungsformen können die Gate-Strukturelemente 42 Unterbrechungen haben, und sie erstrecken sich nicht von der oberen Begrenzung 23-TB bis zu der unteren Begrenzung 23-BB. Die Layouts der Halbleiterfinnen und der Gate-Strukturelemente in anderen Füllzellen (wie etwa set3, set6, set9 oder dergleichen) können sich durchgehend bis zu den entsprechenden Begrenzungen erstrecken oder auch nicht.
  • Die 5 bis 7 zeigen eine Mehrzahl von Füllzellen, die unterschiedliche Höhen haben. In der gesamten Beschreibung werden Füllzellen mit dem Begriff „set“ mit einer sich anschließenden Zahl bezeichnet, wobei die Zahl die entsprechende Höhe der entsprechen Füllzelle angibt. Zum Beispiel können die Füllzellen set3, set4, set5, set6 und set7 Höhen 3, 4, 5, 6 bzw. 7 haben.
  • 5 zeigt eine Füllzelle set3 gemäß einigen Ausführungsformen der vorliegenden Erfindung. Eine Höhe H3 der Füllzelle set3 ist 3, was bedeutet, dass sich die Füllzelle set3 über drei Gitterabstände erstreckt. Eine Länge L3 der Füllzelle set3 kann gleich der Länge L2 der SRAM-Zelle 25 (3) und/oder der Länge L2' der Füllzelle set0 (4) sein, aber die Länge L3 kann auch von den Längen L2 und/oder L2' verschieden sein.
  • 5 zeigt außerdem eine Füllzelle set4 gemäß einigen Ausführungsformen der vorliegenden Erfindung. Eine Höhe H4 der Füllzelle set4 ist 4, was bedeutet, dass sich die Füllzelle set4 über vier Gitterabstände erstreckt. Eine Länge L4 der Füllzelle set4 kann gleich der Länge L2 der SRAM-Zelle 25 (3) und/oder der Länge L2' der Füllzelle set0 (4) sein, aber die Länge L4 kann auch von den Längen L2 und/oder L2' verschieden sein.
  • 6 zeigt Füllzellen set5 und set6 gemäß einigen Ausführungsformen der vorliegenden Erfindung. Höhen H5 und H6 der Füllzellen set5 und set6 sind 5 bzw. 6, und Längen L5 und L6 können gleich der Länge L2 und/oder der Länge L2' der Füllzelle set0 sein oder von diesen verschieden sein.
  • 7 zeigt eine Füllzelle set7 gemäß einigen Ausführungsformen der vorliegenden Erfindung. Eine Höhe H7 der Füllzelle set7 ist 7, was bedeutet, dass sich die Füllzelle set7 über sieben Gitterabstände erstreckt. Eine Länge L7 der Füllzelle set7 kann gleich der Länge L2 der SRAM-Zelle 25 (3) und/oder der Länge L2' der Füllzelle set0 (4) sein, aber die Länge L7 kann auch von den Längen L2 und/oder L2' verschieden sein.
  • Weitere Füllzellen, die den Füllzellen set3, set4, set5, set6 und set7 ähnlich sind, wie etwa set8, set9, set10 und so weiter, können entworfen werden, und Höhen und Längen dieser weiteren Füllzellen können denen der Füllzellen set3 bis set7 ähnlich sein. Die größte Füllzelle, die entworfen wird, kann eine Höhe haben die größer als 5 ist. Bei einigen Ausführungsformen kann die größte Füllzelle eine Höhe haben, die gleich der Höhe der größten Standardzelle ist, die an das SRAM-Makro 22 angrenzen soll. Bei einigen Ausführungsformen werden Füllzellen set0, set3, set4 und set5 entworfen, und die Füllzellen mit Höhen, die größer als die der Füllzelle set5 sind, werden nicht entworfen. Bei diesen Ausführungsformen kann, wenn eine größere Füllzelle mit einer Höhe, die größer als 5 ist, benötigt wird, die Füllzelle dadurch hergestellt werden, dass zwei oder mehr der kürzeren Füllzellen aneinandergefügt werden. Wenn zum Beispiel eine Füllzelle mit einer Höhe von 9 benötigt wird, kann das dadurch erreicht werden, dass set3 und set6 aneinandergefügt werden, drei set3-Zellen aneinandergefügt werden oder set4 und set5 aneinandergefügt werden. Ein Beispiel ist in 11 gezeigt, die zeigt, dass eine Füllzelle set3 und eine Füllzelle set6 aneinandergefügt werden, um die Funktion einer Füllzelle set9 zu erzielen.
  • Es ist klar, dass die Füllzellen set1 und set2, die eine Höhe von 1 bzw. 2 haben, in einem Schaltkreisentwurf benötigt werden können. Die Entwurfsregeln können jedoch die Verwendung der Füllzellen set1 und set2 zulassen oder auch nicht. Wenn die Füllzellen set1 und set2 zugelassen sind, werden sie auch entworfen. Eine Lösung für den Entwurf und das Layout für den Fall, dass die Füllzellen set1 und set2 nicht zugelassen sind und der Entwurf eines Schaltkreises erfordert, dass eine Füllzelle set1 oder eine Füllzelle set2 in die SRAM-Matrix integriert wird, wird in späteren Absätzen erörtert.
  • Bei einigen Ausführungsformen der vorliegenden Anmeldung umfasst jede der Füllzellen (set0, set3, set4, set5 und so weiter) mindestens eine und gegebenenfalls mehrere Halbleiterfinnen. Zum Beispiel zeigt 13 beispielhafte Layouts der Füllzellen set0 und set3, und 14 zeigt beispielhafte Layouts der Füllzellen set0 und set6. In der gesamten Beschreibung werden Halbleiterfinnen 40, deren Längsrichtungen zu ein und derselben Geraden (in der x-Richtung) ausgerichtet sind, kollektiv als eine Zeile von Finnen oder eine Finnenzeile bezeichnet. In einer Füllzelle kann eine Finnenzeile nur eine Halbleiterfinne umfassen, die sich bis zu der linken und rechten Begrenzung der jeweiligen Füllzelle erstrecken kann oder auch nicht, oder sie kann eine Mehrzahl von Halbleiterfinnen umfassen, die voneinander getrennt sind. Bei einigen Ausführungsformen hat die Füllzelle set0 die gleiche Anzahl von Finnenzeilen wie die SRAM-Zelle 25. Zum Beispiel zeigen die 12 bis 14, dass die SRAM-Zelle 25 und die Füllzelle set0 beide jeweils 6 Finnenzeilen haben. Die Füllzellen set3, set4, set5 und dergleichen können unterschiedliche Anzahlen von Finnenzeilen haben, die Bezug zu der Höhe der entsprechenden Füllzelle haben können oder auch nicht. Zum Beispiel haben die Füllzellen set0 und set6 beide nur eine Halbleiterfinne 40. Und obwohl die Füllzelle set0 die gleiche Höhe wie die SRAM-Zelle 25 haben kann, sind die Layouts der Halbleiterfinnen 40 und der Gate-Strukturelemente in den Füllzellen set0 und der SRAM-Zelle 25 voneinander verschieden sind. Zum Beispiel können Finnenabstände in den Füllzellen set0 von Finnenabständen in der SRAM-Zelle 25 verschieden sein. Bei einigen Ausführungsformen sind in den Füllzellen set0 Finnenabstände FP1 (12 bis 14) einiger der Finnen, die näher an der SRAM-Zelle 25 sind, kleiner als Finnenabstände FP2 von Finnen, die näher an der Standardzelle 23 sind. Außerdem kann es eine Mehrzahl von Finnengruppen geben, die einen Finnenabstand FP3, FP4, FP5 oder FP6 haben, die gleichgroß sind.
  • Außerdem können die Halbleiterfinnen 40, die Füllzellen set0, set3, set4 und so weiter Gate-Strukturelemente 42 (siehe 12 bis 14) haben, die sich in y-Richtungen (+y-Richtung und -y-Richtung) erstrecken. Die Gate-Strukturelemente 42 können zusammenhängend sein und können sich von der oberen Begrenzung bis zu der unteren Begrenzung der jeweiligen Füllzelle erstrecken, oder sie können unterbrochen sein, wobei eine Spalte von Gate-Strukturelementen in der gleichen Füllzelle eine Mehrzahl von getrennten Gate-Strukturelementen umfasst. Die Füllzellen können andere Strukturelemente, wie etwa Dummy-Kontaktstifte, Dummy-Metallleitungen usw. (nicht dargestellt), umfassen oder auch nicht. Bei einigen Ausführungsformen sind einige oder alle der leitfähigen Strukturelemente, die die Gate-Strukturelemente 42, Dummy-Kontaktstifte, Dummy-Metallleitungen usw. umfassen, elektrisch floatend. Die Halbleiterfinnen in den Füllzellen werden nicht zum Herstellen von aktiven und passiven Bauelementen verwendet. Dementsprechend sind die Füllzellen unter dem Aspekt der Schaltkreisfunktion Dummy-Zellen, da sie keine Funktionen für die in 1 gezeigten Logik- und SRAM-Schaltkreise haben. Außerdem sind die Füllzellen elektrisch und funktionell von den umgebenden Standardzellen 23 und dem SRAM-Makro 22 getrennt.
  • Die Standardzellen 23, die SRAM-Zellen 25 und die Füllzellen können vorentworfen werden und können in einer Zellenbibliothek für ein künftiges Aufnehmen und Platzieren in Layouts von Chip-Entwürfen gespeichert werden. Nachdem die Füllzellen entworfen und in einer Zellenbibliothek gespeichert worden sind, können sie zum Realisieren des Schaltkreisentwurfs des in 1 gezeigten Schaltkreises verwendet werden. Der Schaltkreisentwurfsprozess umfasst die folgenden Schritte: Berechnen einer Gesamthöhe HT3 des Bereichs, der die SRAM-Matrix 24 und den Füllzellenbereich 28 umfasst; Berechnen einer Gesamthöhe HT4 des SRAM-Makros 22; und Reservieren des Chipplatzes für das SRAM-Makro 22.
  • Außerdem umfasst nach dem Ermitteln der Gesamthöhen HT3 und HT4 eine Entwurfs-Aufgabe ein Berechnen einer Mindesthöhe HT2 des Füllzellenbereichs 28 und ein Auswählen von geeigneten Füllzellen zum Herstellen des Füllzellenbereichs 28. Bei einigen Ausführungsformen wird stets die Füllzelle set0 eingefügt, um die Entwurfsregeln einzuhalten. Nachdem die Füllzelle set0 eingefügt worden ist, können mehr Füllzellen hinzugefügt werden oder auch nicht, wie in späteren Absätzen dargelegt wird.
  • Bei einigen Ausführungsformen ist die Gesamthöhe HT4 des SRAM-Makros 22 gleich einem ganzzahligen Vielfachen der Standardzellenhöhe H1, d. h., H1 · k, wobei k die Anzahl von Standardzellen ist, die dem SRAM-Makro 22 entsprechen, das in 1 gezeigt ist. Da der Peripherieteil 26A als Logikzellen angesehen wird, sind die Zellen des Peripherieteils 26A horizontal zu den Zeilen von Standardzellen 23 in dem Standardzellenbereich 21 ausgerichtet. Dementsprechend ist eine obere Begrenzung der oberen Zeile von Zellen in dem Peripherieteil 26A auf gleicher Höhe mit einer oberen Begrenzung einer Zeile von Standardzellen 23, wie durch die Strichlinie 32 angegeben ist. Anders ausgedrückt, die untere Begrenzung der SRAM-Matrix 24 ist auf gleicher Höhe mit einer unteren Begrenzung einer Zeile (Srow-n) von Standardzellen 23. Außerdem muss die obere Begrenzung des Füllzellenbereichs 28 auf gleicher Höhe mit der unteren Begrenzung der Standardzellenzeile Srow-A sein. Das bedeutet, dass die Gesamthöhe HT3, die die Gesamthöhe des vereinten Bereichs der SRAM-Matrix 24 und des Füllzellenbereichs 28 ist, gleich einem ganzzahligen Vielfachen der Standardzellenhöhe H1 und gleich n · H1 (wobei H1 die Standardzellenhöhe ist) sein muss. Die Höhe H2 des Füllzellenbereichs 28 wird so gewählt, dass sie diese Forderungen erfüllt.
  • Wie in 1 gezeigt ist, gilt die folgende Gleichung: HT2 = HT3 Ht1
    Figure DE102019135843A1_0001
  • Hierbei ist HT1 die Gesamthöhe der SRAM-Matrix 24, und die Höhe HT2 ist die Gesamthöhe des Füllzellenbereichs 28. Die Gesamthöhe HT1 der SRAM-Matrix 24 ist gleich m · H2, wobei die Höhe H2 die Zellenhöhe der SRAM-Zellen 25 ist, wie in 3 gezeigt ist. Dementsprechend kann die erforderliche Höhe HT2 des Füllzellenbereichs 28 wie folgt errechnet werden: Ht2 = n H1 m Ht2
    Figure DE102019135843A1_0002
  • Nachdem die Höhe HT2 aus Gleichung 2 erhalten worden ist, können die Füllzellen in dem Füllzellenbereich 28 so gewählt werden, dass die Gesamthöhe der Füllzellen gleich HT2 ist. Bei einigen Ausführungsformen kann HT2 zufällig gleich der Höhe H2' sein (siehe 4, wobei H2' gleich der Höhe H2 des SRAM-Zelle 25 sein kann). Das bedeutet, dass wenn der Füllzellenbereich 28 nur eine Zeile von Füllzellen set0 umfasst, der obere Rand der Füllzelle set0 zufällig auf gleicher Höhe mit dem oberen Rand der Standardzellenzeile Srow-i ist und dass keine weitere Füllzelle benötigt wird. Das resultierende Layout ist in 8 gezeigt, die zeigt, dass die Füllzelle set0 zwischen der Standardzelle 23 und der SRAM-Zelle 25 angeordnet ist und an diese angrenzt. Mit dieser Struktur mindert die Füllzelle set0 allein den Strukturunterschied zwischen der Standardzelle 23 und der SRAM-Zelle 25, und sie wird als ein Puffer zwischen der Standardzelle 23 und der SRAM-Zelle 25 verwendet, sodass ein Abstand zwischen der Standardzelle 23 und der SRAM-Zelle 25 minimiert wird, ohne Entwurfsregeln zu verletzen.
  • Wenn jedoch die Höhe HT2 um eine Differenz ΔH größer als die Höhe H2 (oder H2') der Füllzelle set0 ist, müssen mehr Füllzellen eingefügt werden, um sicherzustellen, dass die Gesamthöhe HT3 gleich einem ganzzahligen Vielfachen der Standardzellenhöhe ist. Angenommen, die Differenz ΔH ist zum Beispiel 3, 4, 5 oder größer, so werden eine oder mehrere entsprechende Füllzellen mit den entsprechenden Höhen gewählt, um die Differenz auszugleichen. Zum Beispiel zeigt 9 eine Ausführungsform, bei der die Differenz ΔH gleich 3 ist. Dementsprechend wird die Füllzelle set3 auf der Füllzelle set0 eingefügt. 10 zeigt ein weiteres Beispiel, in dem die Differenz ΔH gleich 6 ist und die Füllzelle set6 auf der Füllzelle set0 eingefügt wird. Bei alternativen Ausführungsformen können zwei Füllzellen set3 zum Ersetzen der Füllzelle set6 verwendet werden. 11 zeigt eine noch weitere Ausführungsform, bei der die Differenz ΔH gleich 9 ist und die Füllzellen set3 und set6 auf der Füllzelle set0 eingefügt werden. Es dürfte wohlverstanden sein, dass die Reihenfolge der Füllzellen umgekehrt werden kann. Zum Beispiel kann die Füllzelle set6 auf statt unter der Füllzelle set3 platziert werden. Die Höhendifferenz ΔH von 9 kann auch unter Verwendung der Füllzellen set4 und set5 erzielt werden.
  • Wenn die Differenz ΔH gleich 1 oder 2 ist und die Füllzellen set1 und set2 von den Entwurfsregeln zugelassen werden, werden die Füllzellen set1 und set2 entworfen und zum Erzeugen der Höhendifferenz verwendet, ähnlich wie es in den vorhergehenden Absätzen dargelegt worden ist. Die Füllzellen set1 und set2 können jedoch auf Grund einer Entwurfsregelverletzung nicht zugelassen werden und sind in der Zellenbibliothek nicht verfügbar. In diesem Fall kann in 1 die SRAM-Matrix 24 um eine Standardzellenzeile nach unten verschoben werden. Zum Beispiel kann die untere Begrenzung der SRAM-Matrix 24 von der Ebene, die durch die Strichlinie 32 dargestellt ist, nach unten zu der durch die Strichlinie 33 dargestellten Ebene verschoben werden. Dadurch wird auch die obere Begrenzung der SRAM-Matrix 24 um eine Zeile von Standardzellen nach unten verschoben. Die Höhe HT2 wird somit um die Höhe H1 der Standardzelle 23 vergrößert. Dementsprechend beträgt nun eine neue Höhendifferenz ΔH' (ΔH + H1), was zum Platzieren von entsprechenden Füllzellen set0 und weiteren Füllzellen geeignet ist. Nehmen wir zum Beispiel an, dass vor dem Verschieben der SRAM-Matrix 24 nach unten die Höhendifferenz ΔH gleich 2 ist und die Standardzellenhöhe H1 gleich 15 ist, so wird durch Verschieben der SRAM-Matrix 24 nach unten die Höhendifferenz auf (2 + 15) (also 17) vergrößert, was durch Auswählen aus einer Mehrzahl von verfügbaren Füllzellenkombinationen, wie etwa set6 + set6 + set5, set4 + set4 + set4 + set5 oder dergleichen, erreicht werden kann.
  • Es kann einige spezielle Situationen geben, in denen der Entwurf einfacher sein kann. Wenn zum Beispiel die Zellenhöhe H1 der Standardzelle 23 und die Zellenhöhe H2 der SRAM-Zelle 25 einen gemeinsamen Faktor haben, so kann der Entwurf dadurch vereinfacht wird, dass Füllzellen mit Höhen, die gleich dem gemeinsamen Faktor und/oder dem Vielfachen des gemeinsamen Faktors sind, entworfen und verwendet werden. Nehmen wir zum Beispiel an, dass die Zellenhöhe H1 der Standardzelle 23 gleich 15 ist und die Zellenhöhe H2 der SRAM-Zelle 25 gleich 9 ist, so gilt die folgende Gleichung: 15 n = 9 ( m + 1 ) + Δ H
    Figure DE102019135843A1_0003
  • Hierbei ist n die Anzahl von Zeilen von Standardzellen (1), (m + 1) ist die Anzahl von Zeilen von SRAM-Zellen in der SRAM-Matrix 24 plus der Füllzelle set0, und der Rest (der die Höhendifferenz ΔH ist) ist die Gesamthöhe von zusätzlichen Füllzellen, die in dem Füllzellenbereich 28 benötigt werden. Es ist klar, dass wenn der gemeinsame Faktor 3 ist, ΔH ein ganzzahliges Vielfaches von 3 ist, wie etwa 0, 3, 6, 9, 12, 15 oder dergleichen. Dementsprechend werden Gemeinsamer-Faktor-Füllzellen set3, set6, set9, set12, set15 und dergleichen verwendet. Diese Füllzellen sind ausreichend, um alle Situationen zu bewältigen, und andere Füllzellen, wie etwa die Füllzellen set4, set5, set7, set8 und dergleichen, werden nicht benötigt. Daher wird bei einigen Ausführungsformen die Füllzelle set3 verwendet, während die anderen Füllzellen set6, set9, set12, set15 und dergleichen nicht verwendet werden, da zwei oder mehr der Füllzellen set3 aneinandergefügt werden können, um die erforderliche Höhendifferenz 6, 9, 12, 15 oder dergleichen zu erzeugen. Bei anderen Ausführungsformen werden die Füllzellen set3, set6, set9, set12, set15 und dergleichen entworfen und verwendet, während andere Nicht-Gemeinsamer-Faktor-Füllzellen, wie etwa die Füllzellen set4, set5, set7 und dergleichen, nicht erzeugt und verwendet werden.
  • In ähnlicher Weise kann der gemeinsame Faktor der Höhen H1 und H2 gleich 4 sein, wenn zum Beispiel die Höhe H1 gleich 12 ist und die Höhe H2 gleich 8 ist. Dementsprechend ist gemäß Gleichung 3 der Rest (Höhendifferenz ΔH) gleich einem ganzzahligen Vielfachen von 4 (2 ist kein verfügbarer gemeinsamer Faktor, da die Füllzelle set2 nicht zugelassen ist). Dementsprechend werden die Füllzellen set4, set8, set12 und dergleichen entworfen und verwendet, während andere Nicht-Gemeinsamer-Faktor-Füllzellen, wie etwa die Füllzellen set3, set5, set7 und dergleichen, nicht erzeugt und verwendet werden. Bei einem einfacheren Entwurf wird die Füllzelle set4 verwendet, während andere Füllzellen (die Gemeinsamer-Faktor-Füllzellen und Nicht-Gemeinsamer-Faktor-Füllzellen umfassen) nicht verwendet werden, da zwei oder mehr Füllzellen set4 aneinandergefügt werden können, um die erforderliche Höhendifferenz ΔH zu erzielen. Es ist zu erkennen, dass wenn der gemeinsame Faktor 5 ist, zum Beispiel wenn die Höhe H1 gleich 15 ist und die Höhe H2 gleich 10 ist, die Füllzelle set5 oder die Füllzellen set5, set10 usw. verwendet werden können, während andere Arten von Füllzellen, wie etwa set3, set4 usw., nicht verwendet werden können.
  • Die 12, 13 und 14 zeigen einige beispielhafte Layouts. Die relativen Finnenpositionen und Finnenabstände in der SRAM-Zelle 25, den Füllzellen set0, set3 und set6 und der Standardzelle 23 gemäß einigen Ausführungsformen sind ebenfalls in diesen Figuren zu finden. In den 12 bis 14 ist jeweils nur eine Spalte von Zellen dargestellt, aber der Schaltkreis umfasst eine Mehrzahl von Spalten von Zellen. Außerdem können die mehreren Füllzellen in ein und derselben Zeile miteinander identisch sein. Und wenn Füllzellen die gleichen Längen (zum Beispiel die Längen L2' und L3 bis L7 in den 4 bis 7) wie die Länge L2 der SRAM-Zelle 25 von 3 haben, können die linken und die rechten Begrenzungen der Füllzellen bündig mit den entsprechenden linken und rechten Begrenzungen der SRAM-Zellen sein. Die Gesamtanzahl von Füllzellen in ein und derselben Zeile kann außerdem gleich der Gesamtanzahl von SRAM-Zellen in ein und derselben Zeile sein, und die Gesamtanzahl der Füllzellen und der SRAM-Zellen kann gleich der Gesamtanzahl der Spalten sein. Wenn die Füllzellen in der gleichen Zeile entworfen werden, können sie in der gleichen Orientierung angeordnet werden, oder benachbarte Füllzellen in unterschiedlichen Spalten können in Bezug zueinander gewendet werden. Bei einigen Ausführungsformen der vorliegenden Erfindung werden die Halbleiterfinnen 40 in den Füllzellen in der gleichen Zeile des Füllzellenbereichs zu einer zusammenhängenden Finne verbunden, die die gleiche Länge wie eine Zeile der SRAM-Matrix 24 (1) hat.
  • 12 zeigt ein beispielhaftes Layout eines Teils 44 des Schaltkreises von 1. Die Begrenzungen der Zellen sind durch Strichlinien dargestellt. Dieses Beispiel umfasst einige Teile der Layouts des SRAM-Zelle 25, der Füllzelle set0 und der Standardzelle 23. Es ist zu beachten, dass in dem dargestellten Beispiel die Höhe der Füllzelle set0 nicht gleich der Höhe der SRAM-Zelle 25 ist, während in Beispielen gemäß anderen Ausführungsformen die Füllzelle set0 und die SRAM-Zelle 25 Höhen haben können, die gleichgroß sind. Beispiele für die Finnen 40 und die Gate-Strukturelemente 42 sind ebenfalls gezeigt. Außerdem sind einige (jedoch nicht alle) Schneidebereiche gezeigt, die zum Zertrennen der Gate-Strukturelemente 42 verwendet werden. Die Schneidebereiche, in denen die Finnen 40 und die Gate-Strukturelemente 42 zertrennt werden, sind nicht dargestellt, und ein Durchschnittsfachmann dürfte die Layouts von Standardzellen und SRAM-Zellen erkennen.
  • 13 zeigt ebenfalls ein beispielhaftes Layout des Teils 44 des Schaltkreises von 1. Diese Form ist der in 12 gezeigten Form ähnlich, mit der Ausnahme, dass die Füllzelle set3 als ein Teil des Füllzellenbereichs 28 hinzugefügt worden ist.
  • 14 zeigt ein beispielhaftes Layout eines Teils des Schaltkreises von 1. Diese Form ist der in 12 gezeigten Form ähnlich, mit der Ausnahme, dass die Füllzelle set6 als ein Teil des Füllzellenbereichs 28 hinzugefügt worden ist. In den 12 bis 14 können die dargestellten langen Halbleiterfinnen 40 und Gate-Strukturelemente 42 in den Füllzellen set0, set3 und set6 in kürzere Teile zertrennt werden oder können unzertrennt bleiben.
  • 15 zeigt eine Ausführungsform, bei der zwei SRAM-Matrizen in dem SRAM-Makro 22 angeordnet sind. Dementsprechend werden zwei Füllzellenbereiche 28A und 28B erzeugt. Der Füllzellenbereich 28A befindet sich zwischen den Standardzellen in einer höherliegenden Zeile in dem Standardzellenbereich 21 und einer SRAM-Matrix 24A, und der Füllzellenbereich 28B befindet sich zwischen dem SRAM-Peripheriebereich 26A und einer SRAM-Matrix 24B.
  • Die Layouts der vorstehenden Schaltkreise und Zellen können in der Form von elektronischen Daten vorliegen, die in einem realen Speicher, wie etwa einer Festplatte, gespeichert werden können. Die Layouts können auch auf physische Medien, wie etwa Papier, gedruckt werden. Nachdem das Layout des in 1 gezeigten Schaltkreises entworfen worden ist, wird ein Herstellungsprozess durchgeführt, um den Entwurf auf einem physischen Wafer zu implementieren, auf dem die in den 1 bis 15 gezeigten Schaltkreise hergestellt werden.
  • Der Wafer wird dann in Chips zersägt, und die Chips weisen dementsprechend die in den 1 bis 15 gezeigten Schaltkreise auf.
  • 16 zeigt einen Prozessablauf 200 zum Entwerfen und Herstellen eines Schaltkreises mit Standardzellen und SRAM-Zellen. Bei einigen Ausführungsformen umfasst das Entwerfen ein Berechnen von Flächen (die Höhen und Breiten haben) von Bauelementbereichen, die den Standardzellenbereich 21, das SRAM-Makro 22, die SRAM-Matrix 24 und den Füllzellenbereich 28 umfassen, damit diese Chipflächen für diese Bereiche reserviert werden können. Der entsprechende Schritt ist als ein Schritt 202 in dem Prozessablauf angegeben, der in 18 gezeigt ist. Das Entwerfen des Layouts umfasst weiterhin Folgendes: Aufnehmen und Platzieren der Standardzellen 23 zum Konfigurieren des Standardzellenbereichs 21 (Schritt 204 von 16); Aufnehmen und Platzieren von Zellen für den SRAM-Peripheriebereich 26 (Schritt 206 von 16); Aufnehmen und Platzieren von SRAM-Zellen zum Konfigurieren der SRAM-Matrix 24 (Schritt 208 von 16); und Auswählen von entsprechenden Füllzellen und Aufnehmen und Platzieren der gewählten Füllzellen zum Konfigurieren des Füllzellenbereichs 28 (Schritt 210 von 16). Dann wird der Schaltkreis auf einem physischen Wafer hergestellt (Schritt 212 von 16), der dann in Chips zersägt wird (Schritt 214 von 16). In dem resultierenden Layout wird der Abstand zwischen der SRAM-Matrix und der nächstgelegenen Standardzellenzeile Srow-A minimiert. Dementsprechend wird Chipfläche eingespart, und die Effizienz der Chipflächennutzung wird verbessert.
  • Die Ausführungsformen der vorliegenden Erfindung können einige Vorzüge haben. Durch Einfügen von entsprechenden Füllzellen zwischen Standardzellen und eine SRAM-Matrix wird Chipfläche im Vergleich zu herkömmlichen Schaltkreisen eingespart, bei denen große Leerräume zwischen die Standardzellen und die SRAM-Matrix eingefügt werden müssen. Dies ermöglicht eine technische Lösung für das Problem der Chipflächenverschwendung. Die Füllzellen können eine minimale Gesamthöhe haben, um den Nutzen der Einsparung von Chipfläche zu maximieren. Außerdem wird ein Verfahren zum Berechnen der benötigten Füllzellen und zum Auswählen der Füllzellen bereitgestellt.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Entwerfen eines Standardzellenbereichs, wobei sich ein rechteckiger Bereich in dem Standardzellenbereich befindet, wobei der Standardzellenbereich eine erste Zeile von Standardzellen mit einer ersten unteren Begrenzung, die zu dem rechteckigen Bereich zeigt, und eine Mehrzahl von Standardzellen mit Seitenbegrenzungen, die zu dem rechteckigen Bereich zeigen, umfasst, wobei die Mehrzahl von Standardzellen eine untere Zeile von Standardzellen umfasst; Entwerfen einer Speichermatrix in dem rechteckigen Bereich, wobei eine zweite untere Begrenzung der unteren Zeile und eine dritte untere Begrenzung der Speichermatrix zu ein und derselben Geraden ausgerichtet sind; und Entwerfen eines Füllzellenbereichs in dem rechteckigen Bereich, wobei der Füllzellenbereich eine erste obere Begrenzung, die die erste untere Begrenzung der ersten Zeile von Standardzellen kontaktiert, und eine vierte untere Begrenzung, die eine zweite obere Begrenzung der Speichermatrix kontaktiert, aufweist. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Herstellen des Standardzellenbereichs, der Speichermatrix und des Füllzellenbereichs auf einem Wafer. Bei einer Ausführungsform umfasst das Entwerfen des Füllzellenbereichs ein Entwerfen einer ersten Füllzelle, die die gleiche Höhe wie eine Speicherzelle in der Speichermatrix hat. Bei einer Ausführungsform umfasst die erste Füllzelle einen ersten Teil der ersten oberen Begrenzung, der die erste untere Begrenzung der ersten Zeile von Standardzellen kontaktiert; und einen zweiten Teil der vierten unteren Begrenzung, der die zweite obere Begrenzung der Speichermatrix kontaktiert. Bei einer Ausführungsform haben der Standardzellenbereich, die Speichermatrix und der Füllzellenbereich Begrenzungen, die auf Gitterlinien eines Gitters liegen, und das Entwerfen des Füllzellenbereichs umfasst weiterhin ein Entwerfen einer zweiten Füllzelle zwischen und in Kontakt mit der ersten Füllzelle und der ersten Zeile von Standardzellen. Bei einer Ausführungsform hat die zweite Füllzelle eine Höhe, die gleich drei Gitterabständen ist. Bei einer Ausführungsform umfasst das Entwerfen des Füllzellenbereichs weiterhin ein Entwerfen einer dritten Füllzelle zwischen der zweiten Füllzelle und der ersten Zeile von Standardzellen. Bei einer Ausführungsform hat die erste Zeile von Standardzellen eine erste Zellenhöhe, und Speicherzellen in der Speichermatrix haben eine zweite Höhe, wobei die erste Zellenhöhe und die zweite Höhe einen gemeinsamen Faktor haben, und wobei das Verfahren weiterhin ein Entwerfen einer Mehrzahl von Füllzellen mit unterschiedlichen Zellenhöhen umfasst, wobei die unterschiedlichen Zellenhöhen gleich einem ganzzahligen Vielfachen des gemeinsamen Faktors sind. Bei einer Ausführungsform umfasst das Entwerfen der Speichermatrix ein Entwerfen von SRAM-Zellen (SRAM: statischer Direktzugriffsspeicher). Bei einer Ausführungsform haben Füllzellen in dem Füllzellenbereich keine elektrische Funktion.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Entwerfen einer Zeile von Standardzellen; Entwerfen einer SRAM-Matrix (SRAM: statischer Direktzugriffsspeicher); und Entwerfen einer Zeile von Füllzellen zwischen der Zeile von Standardzellen und der SRAM-Matrix, wobei die Zeile von Füllzellen eine Höhe hat, die gleich einer Höhe einer SRAM-Zelle in der SRAM-Matrix ist, und die Zeile von Füllzellen sowohl die Zeile von Standardzellen als auch die SRAM-Matrix kontaktiert. Bei einer Ausführungsform umfasst die Zeile von Füllzellen Nicht-SRAM-Zellen. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Entwerfen einer Mehrzahl von Zeilen von Standardzellen, wobei die mehreren Zeilen von Standardzellen Teile auf gegenüberliegenden Seiten der SRAM-Matrix haben, wobei die SRAM-Matrix eine erste untere Begrenzung hat, die zu einer zweiten unteren Begrenzung einer der Mehrzahl von Zeilen von Standardzellen ausgerichtet ist. Bei einer Ausführungsform umfasst das Entwerfen der Zeile von Füllzellen ein Entwerfen von Halbleiterfinnen, wobei sich die Halbleiterfinnen von einer ersten Begrenzung bis zu einer gegenüberliegenden zweiten Begrenzung entsprechender Füllzellen in der Zeile von Füllzellen erstrecken. Bei einer Ausführungsform umfasst das Entwerfen der Zeile von Füllzellen ein Ausrichten von ersten gegenüberliegenden Begrenzungen der Zeile von Füllzellen zu entsprechenden zweiten gegenüberliegenden Begrenzungen von Spalten von SRAM-Zellen.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren die folgenden Schritte auf: Entwerfen einer Standardzelle mit einer ersten Zellenhöhe; Entwerfen einer Speicherzelle mit einer zweiten Zellenhöhe; Berechnen eines gemeinsamen Faktors zwischen der ersten Zellenhöhe und der zweiten Zellenhöhe; Entwerfen einer ersten Füllzelle mit der zweiten Zellenhöhe; Entwerfen einer Mehrzahl von zweiten Füllzellen mit voneinander verschiedenen Zellenhöhen, wobei die Zellenhöhen gleich einem ganzzahligen Vielfachen des gemeinsamen Faktors sind; und Speichern der Standardzelle, der Speicherzelle, der ersten Füllzelle und der Mehrzahl von zweiten Füllzellen in einer Zellenbibliothek. Bei einer Ausführungsform umfasst das Verfahren weiterhin Folgendes: Entwerfen eines Schaltkreises, das ein Entwerfen einer Zeile von Standardzellen umfasst, die die Standardzelle umfassen; Entwerfen einer Speichermatrix mit einer Mehrzahl von Speicherzellen, die das gleiche Layout wie die Standardzelle haben; und Entwerfen einer ersten Zeile von Füllzellen zwischen der Zeile von Standardzellen und der Speichermatrix, wobei die Füllzellen in der erste Zeile von Füllzellen ein erstes Layout haben, das gleich dem der ersten Füllzelle ist. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Entwerfen einer zweiten Zeile von Füllzellen zwischen der Zeile von Standardzellen und der ersten Zeile von Füllzellen, wobei die Füllzellen in der zweite Zeile von Füllzellen ein zweites Layout haben, das gleich einem Layout einer der Mehrzahl von zweiten Füllzellen ist. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Herstellen des Schaltkreises auf einem physischen Wafer. Bei einer Ausführungsform ist der gemeinsame Faktor gleich drei, und die voneinander verschiedenen Zellenhöhen umfassen eine Zellenhöhe von 3, eine Zellenhöhe von 6 und eine Zellenhöhe von 9.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist eine Struktur Folgendes auf: eine Mehrzahl von Speicherzellen, die eine Standardzellenzeile bilden; eine SRAM-Matrix; und eine Mehrzahl von Füllzellen, die eine Füllzellenzeile zwischen der Standardzellenzeile und der SRAM-Matrix bilden, wobei die mehreren Füllzellen eine erste Höhe haben, die gleich einer zweiten Höhe einer SRAM-Zelle in der SRAM-Matrix ist, und obere Begrenzungen der Mehrzahl von Füllzellen in Kontakt mit unteren Begrenzungen der Mehrzahl von Speicherzellen sind und untere Begrenzungen der Mehrzahl von Füllzellen in Kontakt mit oberen Begrenzungen der SRAM-Matrix sind. Bei einer Ausführungsform umfasst jede der Mehrzahl von Füllzellen eine Halbleiterfinne, die sich von einer linken Begrenzung bis zu einer rechten Begrenzung einer jeweiligen Zelle der Mehrzahl von Füllzellen erstreckt. Bei einer Ausführungsform sind Halbleiterfinnen in der Mehrzahl von Füllzellen zu einer zusammenhängenden Finne verbunden, und die zusammenhängende Finne hat eine Länge, die gleich einer Gesamtlänge aller SRAM-Zellen in einer Zeile der SRAM-Matrix ist. Bei einer Ausführungsform umfasst jede der Mehrzahl von Füllzellen eine Mehrzahl von Halbleiterfinnen, wobei erste benachbarte Finnen, die näher an der Mehrzahl von Standardzellen sind, einen ersten Abstand haben, und zweite benachbarte Finnen, die näher an der SRAM-Matrix sind, einen zweiten Abstand haben, der kleiner als der erste Abstand ist.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist eine Struktur Folgendes auf: eine SRAM-Zelle mit einer ersten Länge und einer ersten Höhe; eine erste Füllzelle mit einer zweiten Länge, die gleich der ersten Länge ist, und einer zweiten Höhe, die gleich der ersten Höhe ist, wobei die erste Füllzelle eine erste Mehrzahl von Halbleiterfinnen aufweist, die sich jeweils von einer ersten Begrenzung bis zu einer zweiten Begrenzung der ersten Füllzelle erstrecken; und eine Standardzelle, wobei die erste Füllzelle zwischen der SRAM-Zelle und der Standardzelle angeordnet ist. Bei einer Ausführungsform weist die Struktur weiterhin eine zweite Füllzelle zwischen der ersten Füllzelle und der Standardzelle auf, wobei die zweite Füllzelle eine zweite Mehrzahl von Halbleiterfinnen aufweist, die sich jeweils von einer dritten Begrenzung bis zu einer gegenüberliegenden vierten Begrenzung der zweiten Füllzelle erstrecken. Bei einer Ausführungsform umfasst die erste Füllzelle eine erste Finnengruppe und eine zweite Finnengruppe, wobei erste benachbarte Finnen in der ersten Finnengruppe den gleichen Abstand wie zweite benachbarte Finnen in der zweiten Finnengruppe haben und Finnengruppen, die näher an der Standardzelle sind, weiter voneinander beabstandet sind als Finnengruppen, die näher an der SRAM-Zelle sind. Bei einer Ausführungsform schließt sich die erste Füllzelle physisch an die SRAM-Zelle und die Standardzelle an.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren mit den folgenden Schritten: Entwerfen eines Standardzellenbereichs, wobei sich ein rechteckiger Bereich in dem Standardzellenbereich befindet, wobei der Standardzellenbereich Folgendes umfasst: eine erste Zeile von Standardzellen mit einer ersten unteren Begrenzung, die zu dem rechteckigen Bereich zeigt, und eine Mehrzahl von Standardzellen mit Seitenbegrenzungen, die zu dem rechteckigen Bereich zeigen, wobei die Mehrzahl von Standardzellen eine untere Zeile von Standardzellen umfassen; Entwerfen einer Speichermatrix in dem rechteckigen Bereich, wobei eine zweite untere Begrenzung der unteren Zeile und eine dritte untere Begrenzung der Speichermatrix zu ein und derselben Geraden ausgerichtet sind; und Entwerfen eines Füllzellenbereichs in dem rechteckigen Bereich, wobei der Füllzellenbereich Folgendes aufweist: eine erste obere Begrenzung, die die erste untere Begrenzung der ersten Zeile von Standardzellen kontaktiert, und eine vierte untere Begrenzung, die eine zweite obere Begrenzung der Speichermatrix kontaktiert.
  2. Verfahren nach Anspruch 1, das weiterhin ein Herstellen des Standardzellenbereichs, der Speichermatrix und des Füllzellenbereichs auf einem Wafer umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Entwerfen des Füllzellenbereichs ein Entwerfen einer ersten Füllzelle umfasst, die ein und dieselbe Höhe wie eine Speicherzelle in der Speichermatrix hat.
  4. Verfahren nach Anspruch 3, wobei die erste Füllzelle Folgendes aufweist: einen ersten Teil der ersten oberen Begrenzung, der die erste untere Begrenzung der ersten Zeile von Standardzellen kontaktiert; und einen zweiten Teil der vierten unteren Begrenzung, der die zweite obere Begrenzung der Speichermatrix kontaktiert.
  5. Verfahren nach Anspruch 3 oder 4, wobei: der Standardzellenbereich, die Speichermatrix und der Füllzellenbereich Begrenzungen haben, die auf Gitterlinien eines Gitters liegen, und das Entwerfen des Füllzellenbereichs weiterhin ein Entwerfen einer zweiten Füllzelle zwischen und in Kontakt mit der ersten Füllzelle und der ersten Zeile von Standardzellen umfasst.
  6. Verfahren nach Anspruch 5, wobei die zweite Füllzelle eine Höhe hat, die gleich drei Gitterabständen ist.
  7. Verfahren nach Anspruch 5 oder 6, wobei das Entwerfen des Füllzellenbereichs weiterhin ein Entwerfen einer dritten Füllzelle zwischen der zweiten Füllzelle und der ersten Zeile von Standardzellen umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei: die Standardzellen in der ersten Zeile von Standardzellen eine erste Zellenhöhe haben und Speicherzellen in der Speichermatrix eine zweite Höhe haben, wobei die erste Zellenhöhe und die zweite Höhe einen gemeinsamen Faktor haben, und das Verfahren weiterhin ein Entwerfen einer Mehrzahl von Füllzellen mit unterschiedlichen Zellenhöhen umfasst, wobei die unterschiedlichen Zellenhöhen gleich einem ganzzahligen Vielfachen des gemeinsamen Faktors sind.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Entwerfen der Speichermatrix ein Entwerfen von SRAM-Zellen (SRAM: statischer Direktzugriffsspeicher) umfasst.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei Füllzellen in dem Füllzellenbereich keine elektrische Funktion haben.
  11. Struktur mit: einer Mehrzahl von Speicherzellen, die eine Standardzellenzeile bilden; einer SRAM-Matrix (SRAM: statischer Direktzugriffsspeicher); und einer Mehrzahl von Füllzellen, die eine Füllzellenzeile zwischen der Standardzellenzeile und der SRAM-Matrix bilden, wobei die Mehrzahl von Füllzellen eine erste Höhe haben, die gleich einer zweiten Höhe einer SRAM-Zelle in der SRAM-Matrix ist, und obere Begrenzungen der Mehrzahl von Füllzellen in Kontakt mit unteren Begrenzungen der Mehrzahl von Speicherzellen sind und untere Begrenzungen der Mehrzahl von Füllzellen in Kontakt mit oberen Begrenzungen der SRAM-Matrix sind.
  12. Struktur nach Anspruch 11, wobei die mehreren Füllzellen identische Layouts haben und Längen haben, die gleich Längen von SRAM-Zellen in der SRAM-Matrix sind.
  13. Struktur nach Anspruch 11 oder 12, wobei die mehreren Füllzellen Dummy-Zellen sind, die von der Mehrzahl von Standardzellen und der SRAM-Matrix elektrisch getrennt sind.
  14. Struktur nach einem der Ansprüche 11 bis 13, wobei jede der Mehrzahl von Füllzellen eine Halbleiterfinne aufweist, die sich von einer linken Begrenzung bis zu einer rechten Begrenzung einer jeweiligen Zelle der Mehrzahl von Füllzellen erstreckt.
  15. Struktur nach Anspruch 14, wobei Halbleiterfinnen in der Mehrzahl von Füllzellen zu einer zusammenhängenden Finne verbunden sind, wobei die zusammenhängende Finne eine Länge hat, die gleich einer Gesamtlänge aller SRAM-Zellen in eine Zeile der SRAM-Matrix ist.
  16. Struktur nach einem der Ansprüche 11 bis 15, wobei jede der Mehrzahl von Füllzellen eine Mehrzahl von Halbleiterfinnen aufweist, wobei erste benachbarte Finnen, die näher an der Mehrzahl von Standardzellen sind, einen ersten Abstand haben, und zweite benachbarte Finnen, die näher an der SRAM-Matrix sind, einen zweiten Abstand haben, der kleiner als der erste Abstand ist.
  17. Struktur mit: einer SRAM-Zelle (SRAM: statischer Direktzugriffsspeicher) mit einer ersten Länge und einer ersten Höhe; einer ersten Füllzelle mit einer zweiten Länge, die gleich der ersten Länge ist, und einer zweiten Höhe, die gleich der ersten Höhe ist, wobei die erste Füllzelle eine erste Mehrzahl von Halbleiterfinnen aufweist, die sich jeweils von einer ersten Begrenzung bis zu einer zweiten Begrenzung der ersten Füllzelle erstrecken; und einer Standardzelle, wobei die erste Füllzelle zwischen der SRAM-Zelle und der Standardzelle angeordnet ist.
  18. Struktur nach Anspruch 17, die weiterhin eine zweite Füllzelle zwischen der ersten Füllzelle und der Standardzelle aufweist, wobei die zweite Füllzelle eine zweite Mehrzahl von Halbleiterfinnen aufweist, die sich jeweils von einer dritten Begrenzung bis zu einer entgegengesetzten vierten Begrenzung der zweiten Füllzelle erstrecken.
  19. Struktur nach Anspruch 17 oder 18, wobei die erste Füllzelle eine erste Finnengruppe und eine zweite Finnengruppe umfasst, wobei erste benachbarte Finnen in der ersten Finnengruppe ein und denselben Abstand wie zweite benachbarte Finnen in der zweiten Finnengruppe haben, und Finnengruppen, die näher an der Standardzelle sind, weiter voneinander beabstandet sind als Finnengruppen, die näher an der SRAM-Zelle sind.
  20. Struktur nach einem der Ansprüche 17 bis 19, wobei sich die erste Füllzelle physisch an die SRAM-Zelle und die Standardzelle anschließt.
DE102019135843.4A 2019-02-21 2019-12-29 Optimierung von zwischenräumen zwischen sram- und standardzellen Pending DE102019135843A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962808506P 2019-02-21 2019-02-21
US62/808,506 2019-02-21
US16/722,865 US11675949B2 (en) 2019-02-21 2019-12-20 Space optimization between SRAM cells and standard cells
US16/722,865 2019-12-20

Publications (1)

Publication Number Publication Date
DE102019135843A1 true DE102019135843A1 (de) 2020-08-27

Family

ID=72138771

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019135843.4A Pending DE102019135843A1 (de) 2019-02-21 2019-12-29 Optimierung von zwischenräumen zwischen sram- und standardzellen

Country Status (2)

Country Link
US (1) US20230267263A1 (de)
DE (1) DE102019135843A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020127462A1 (de) 2020-09-28 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020127462A1 (de) 2020-09-28 2022-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung
US11552085B2 (en) 2020-09-28 2023-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including memory cell and fin arrangements
DE102020127462B4 (de) 2020-09-28 2023-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren zu ihrer herstellung

Also Published As

Publication number Publication date
US20230267263A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
DE102015122157B4 (de) Gestapelte Metallschichten mit verschiedenen Dicken
DE10241158B4 (de) Verfahren zum Herstellen einer SRAM-Halbleitervorrichtung mit rechteckigen Gateverdrahtungselementen
DE102013105074B4 (de) Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst
DE102016101764B4 (de) Antifuse-Zellenstruktur
DE102016116739B4 (de) Flipflop mit dargestelltem Layout für reduzierte Grundfläche
DE602005002546T2 (de) Verbessertes layout einer sram-speicherzelle
DE10330072B4 (de) Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung
DE102016114698A1 (de) SRAM-Struktur mit verringerter Kapazität und verringertem Widerstand
DE102017125036A1 (de) Statische Direktzugriffsspeichervorrichtung
DE60030467T2 (de) Ein Herstellungsverfahren von Entkopplungskondensatoren durch lithographische Dummy-Füllmuster
DE102016103281B4 (de) Vorrichtung mit einer Säulenanordnung in einem vertikalen NAND-Speicher
DE102016114613B4 (de) Integrierter Schaltkreis und Verfahren zu dessen Herstellung
DE102013104983A1 (de) Zellen-Layout für SRAM-FinFET-Transistoren
DE2307739A1 (de) Monolithisch integrierte speicherzelle
DE102016118811B4 (de) Integrierte Schaltungen mit versetzten leitenden Merkmalen und Verfahren zur Konfiguration eines Layouts einer integrierten Schaltung
DE102013102720A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102008008673A1 (de) Layout einer MuGFET-Anordnung
DE102014112789A1 (de) Zellen-Layout und Struktur
DE102015111771A1 (de) Integrierte Schaltung, die zwei Arten von Speicherzellen hat
DE202016008706U1 (de) Masken zur Herstellung eines integrierten Schaltkreises und integrierter Schaltkreis
DE102008047616A1 (de) Halbleitervorrichtung mit Speicherknoten an aktiven Regionen und Verfahren zum Herstellen derselben
DE102017120185A1 (de) Verfahren und integrierter Schaltungsentwurf mit nichtlinearen Stromschienen
DE102019135843A1 (de) Optimierung von zwischenräumen zwischen sram- und standardzellen
DE102019212827A1 (de) Verfahren, Vorrichtung und Herstellungssystem für Finfet-Vorrichtungen mit verringerter parasitärer Kapazität
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824400

Ipc: H10B0010000000