DE102019114094A1 - Elektrische Kontaktierung auf Siliziumcarbid-Substrat - Google Patents

Elektrische Kontaktierung auf Siliziumcarbid-Substrat Download PDF

Info

Publication number
DE102019114094A1
DE102019114094A1 DE102019114094.3A DE102019114094A DE102019114094A1 DE 102019114094 A1 DE102019114094 A1 DE 102019114094A1 DE 102019114094 A DE102019114094 A DE 102019114094A DE 102019114094 A1 DE102019114094 A1 DE 102019114094A1
Authority
DE
Germany
Prior art keywords
metal layer
layer
nickel
silicon carbide
cleaning process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019114094.3A
Other languages
English (en)
Inventor
Stefan KRIVEC
Ronny Kern
Stefan KRAMP
Gregor Langer
Hannes Winkler
Stefan Woehlert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102019114094A1 publication Critical patent/DE102019114094A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03901—Methods of manufacturing bonding areas involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Herstellung einer elektrischen Kontaktierung (106) mit einer ersten Metallschicht (111) und mindestens einer zweiten Metallschicht (121-123) auf einem Siliziumcarbid-Substrat (105) umfasst das Durchführen eines chemischen Reinigungsprozesses (300) zum Entfernen von zumindest einem Teil eines Kohlenstoffrückstands (302) zur Reinigung der ersten Metallschicht (111). Die erste Metallschicht (111) und/oder die zweite Metallschicht (121-123) können durch Sputterabscheidung erzeugt werden.

Description

  • TECHNISCHES GEBIET
  • Verschiedene Beispiele der Erfindung betreffen Techniken im Zusammenhang mit einer elektrischen Kontaktierung eines Siliziumcarbid(SiC)-Substrats. Insbesondere betreffen verschiedene Beispiele Techniken, um eine hochqualitative elektrische Kontaktierung zügig und zuverlässig auf dem SiC-Substrat herzustellen.
  • HINTERGRUND
  • Leistungshalbleiterbauelemente haben besondere Fähigkeiten im Zusammenhang mit dem Schalten von hohen Spannungen und/oder hohen Strömen. Leistungshalbleiterbauelemente werden deshalb in verschiedenen Gebieten eingesetzt, wie beispielsweise bei der Hochspannungs-Gleichstrom-Übertragung etwa von Offshore-Windkraftanlagen, Smartgrid-Komponenten oder beim Antrieb von Schienenfahrzeugen, etc.
  • Leistungshalbleiterbauelemente werden oft in Siliziumcarbid (SiC) ausgebildet. SiC ist ein Halbleitermaterial mit einer vergleichsweise großen Bandlücke. Dies fördert die besonderen Fähigkeiten im Zusammenhang mit dem Schalten von hohen Spannungen und/oder hohen Strömen.
  • Ein Nachteil von gegenwärtig eingesetzten Fertigungstechniken für SiC-Halbleiterbauelemente ist die vergleichsweise komplexe Fertigung der elektrischen Kontaktierung. Um eine robuste elektrische Kontaktierung des SiC-Substrats bereitzustellen, können aufwendige Prozessschritte gemäß Referenzimplementierungen notwendig sein. Dies kann teuer und zeitaufwendig sein.
  • KURZZUSAMMENFASSUNG
  • Ein Verfahren zur Herstellung einer elektrischen Kontaktierung mit einer ersten Metallschicht und mindestens einer zweiten Metallschicht auf einem Siliziumcarbid-Substrat umfasst das Abscheiden der ersten Metallschicht auf dem Siliziumcarbid-Substrat und Tempern der ersten Metallschicht, wodurch ein Kohlenstoffrückstand entsteht. Das Verfahren umfasst auch das Durchführen eines chemischen Reinigungsprozesses zum Entfernen von zumindest einem Teil des Kohlenstoffrückstands zur Reinigung der ersten Metallschicht. Das Verfahren umfasst auch das Abscheiden mindestens einer zweiten Metallschicht auf eine Oberfläche der gereinigten ersten Metallschicht.
  • Ein Chip umfasst ein Siliziumcarbid-Substrat sowie eine gesputterte erste Metallschicht auf dem Siliziumcarbid-Substrat. Der Chip umfasst auch mindestens eine gesputterte zweite Metallschicht auf der ersten Metallschicht, wobei die erste Metallschicht und die mindestens eine zweite Metallschicht eine elektrische Kontaktierung ausbilden.
  • Ein Chip umfasst ein Siliziumcarbid-Substrat, eine erste Metallschicht auf dem Siliziumcarbid-Substrat, und mindestens eine zweite Metallschicht auf dem Siliziumcarbid-Substrat. Dabei kann die erste Metallschicht eine Nickel-Silizium-Schicht umfassen, wobei die mindestens eine zweite Metallschicht eine Schichtfolge mit einer Titan-Schicht, einer Nickel-haltigen Schicht und einer Schicht, die mit Gold und Zinn oder mit Silber gebildet ist, umfasst.
  • Die oben dargelegten Merkmale und Merkmale, die nachfolgend beschrieben werden, können nicht nur in den entsprechenden explizit dargelegten Kombinationen verwendet werden, sondern auch in weiteren Kombinationen oder isoliert, ohne den Schutzumfang der vorliegenden Erfindung zu verlassen.
  • Figurenliste
    • 1 illustriert schematisch einen Chip mit einem SiC-Substrat und einer elektrischen Kontaktierung auf dem SiC-Substrat gemäß verschiedener Beispiele.
    • 2 ist ein Flussdiagramm eines beispielhaften Verfahrens.
    • 3 ist ein Flussdiagramm eines beispielhaften Verfahrens, wobei 3 Details eines chemischen Reinigungsprozesses gemäß verschiedener Beispiele illustriert.
    • 4 illustriert schematisch Details eines chemischen Reinigungsprozesses gemäß verschiedener Beispiele.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden.
  • Nachfolgend wird die vorliegende Erfindung anhand Ausführungsformen unter Bezugnahme auf die Zeichnungen näher erläutert. In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder ähnliche Elemente. Die Figuren sind schematische Repräsentationen verschiedener Ausführungsformen der Erfindung. In den Figuren dargestellte Elemente sind nicht notwendigerweise maßstabsgetreu dargestellt. Vielmehr sind die verschiedenen in den Figuren dargestellten Elemente derart wiedergegeben, dass ihre Funktion und genereller Zweck dem Fachmann verständlich wird.
  • Nachfolgend werden Techniken im Zusammenhang mit der Herstellung von Halbleiterbauelementen beschrieben.
  • Halbleiterbauelemente können mit zwei Anschlüssen implementiert werden, beispielsweise durch Dioden. Halbleiterbauelemente können auch mit drei Anschlüssen implementiert werden, wie beispielsweise durch Feldeffekttransistoren, insbesondere Metalloxid-Feldeffekttransistoren oder Bipolartransistoren mit isolierter Gate-Elektrode oder Sperrschicht-Feldeffekttransistoren oder Thyristoren. Halbleiterbauelemente können auch mehr als drei Anschlüsse aufweisen. In den verschiedenen hierin beschriebenen Beispielen können die Halbleiterbauelemente Leistungshalbleiterbauelemente sein. Dies bedeutet, dass das Halbleiterbauelement eine besonders hohe Spannung - zum Beispiel mindestens 250 V oder mindestens 600 V - und/oder einen besonders hohen Stromfluss - etwa von mehr als 1 A - schalten kann.
  • Bei einem Halbleiterbauelement kann es sich um einen Chip (auch genannt: Halbleiterchip oder Halbleiter-Die) handeln oder das Halbleiterbauelement kann auf einem Chip integriert sein. Sämtliche für ein Halbleiterbauelement und/oder für ein Verfahren zur Herstellung eines Halbleiterbauelements offenbarten Merkmale sind somit auch für einen Chip und/oder für ein Verfahren zur Herstellung eines Chips offenbart und umgekehrt. Beispielsweise ist ein Chip ausschließlich aus Halbleitermaterial aufgebaut.
  • Nachfolgend werden insbesondere verschiedene Beispiele im Zusammenhang mit der Prozessierung von Halbleitermaterial mit großer Bandlücke beschrieben, beispielsweise um die Leistungshalbleiterbauelemente herzustellen. Dabei bezeichnet die Verwendung einer großen Bandlücke im Allgemeinen ein Halbleitermaterial mit einer Bandlücke von mindestens 2 eV, beispielsweise mindestens 2.5 eV. Solche Halbleitermaterialien mit großer Bandlücke, wie beispielsweise SiC - etwa insbesondere 4H-SiC - oder Galliumnitrid (GaN), haben eine große Durchbruchfeldstärke von beispielsweise mindestens 2,5 MV/Zentimeter und hohe kritische Lawinenfeldstärken. Deshalb kann eine größere Dotierdichte der Halbleiterregionen im Vergleich zu Halbleitermaterialien mit kleinerer Bandlücke verwendet werden. Dies wiederum resultiert in einem geringeren Widerstand im leitenden Zustand. Nachfolgend werden verschiedene Beispiele, vornehmlich im Zusammenhang mit SiC als Halbleitermaterial, diskutiert, wobei entsprechende Techniken grundsätzlich auch für andere Arten von Halbleitermaterialien eingesetzt werden können. SiC ermöglicht es, besonders vorteilhafte elektrische Charakteristiken für Halbleiterbauelemente, insbesondere Leistungshalbleiterbauelemente, zu erzielen.
  • Verschiedene Halbleiterbauelemente, die mittels eines SiC-Substrats implementiert sind (d.h., beispielsweise in dem SiC-Substrat ausgebildet sind und/oder z.B. auf dem SiC-Substrat basieren), verwenden einen elektrischen Stromfluss durch das Substrat hin zu einem elektrischen Kontakt. Oftmals ist der elektrische Kontakt auf einer gegenüberliegenden Seite des Substrats in Bezug auf das entsprechende Halbleiterbauelement angeordnet. Typischerweise wird diejenige Seite, an der das zumindest eine Halbleiterbauelement (beispielsweise funktionale Gebiete, wie Dotiergebiete, des zumindest einen Halbleiterbauelements) ausgebildet ist, als Vorderseite des SiC-Substrats bezeichnet; und die gegenüberliegende Seite als Rückseite. Die Vorderseite wird bei 4H-SiC-Substraten oftmals als Si-Seite, die Rückseite als C-Seite bezeichnet. In diesem Zusammenhang wird ein auf der Rückseite des SiC-Substrats angeordnete elektrische Kontaktierung auch als Rückseitenkontaktierung bezeichnet. Im Allgemeinen können die hierin beschriebenen Techniken aber auch zur Ausbildung einer Vorderseitenkontaktierung verwendet werden. Nachfolgend werden aber, aus Gründen der Einfachheit, vornehmlich Techniken in Bezug auf eine Rückseitenkontaktierung beschrieben; diese Techniken können auch verwendeten werden, um eine Vorderseitenkontaktierung zu implementieren.
  • Eine elektrische Kontaktierung kann ein großflächiges Kontaktpad umfassen, z.B. mindestens 250 µm × 250 µm groß. Die elektrische Kontaktierung kann einen niederohmigen Kontakt des SiC-Substrats bereitstellen. Insbesondere kann eine elektrische Kontaktierung die erste Metallschicht und die wenigstens eine zweite Metallschicht umfassen.
  • Ein Beispiel, bei dem eine elektrische Rückseitenkontaktierung eingesetzt wird, betrifft die Ausbildung eines Drain-Anschlusses eines Metalloxidfeldeffekttransistors als (Leistungs-)Halbleiterbauelement oder eine der beiden Anschlüsse einer Diode als (Leistungs-)Halbleiterbauelement.
  • In Referenzimplementierungen wird die Herstellung einer elektrischen Kontaktierung auf einem SiC-Substrat typischerweise mittels Legierungen auf Nickelbasis erzeugt. Zum Beispiel kann eine Abscheidung einer dünnen Nickel-Silizium-Metallschicht - beispielsweise mit 11 Gew.-% Silizium - auf einer Oberfläche des SiC-Substrats erfolgen. Um die elektrische Kontaktierung auszubilden, kann dann eine thermische Behandlung (Tempern) der Legierung erfolgen, um eine Reaktion mit dem SiC-Substrat auszulösen: SiC + 2Ni → Ni2Si + C. Das wird üblicherweise als Silizidierung bezeichnet. Dazu ist typischerweise eine Temperatur von wenigstens 950 °C notwendig. In manchen Beispielen wird laservermitteltes thermisches Erwärmen (engl. laser thermal annealing; LTA) verwendet, weil dadurch eine Beschädigung von Halbleiterbauelementen vermieden werden kann.
  • Verschiedene hierin beschriebene Implementierungen des Verfahrens zur Herstellung der elektrischen Kontaktierung beruhen auf der Erkenntnis, dass als Nebenprodukt eines solchen Temperns Kohlenstoff am Übergang zwischen SiC und Nickel-Silizium und/oder an der Oberfläche des nicht umgewandelten Nickel-Siliziums entstehen kann. Die Oberfläche des Nickel-Silizium ist hierbei dem SiC-Substrat abgewandt. Es wurde erkannt, dass ein solcher Kohlenstoffrückstand an der Oberfläche des nicht umgewandelten Nickel-Siliziums die mechanischen Eigenschaften einer später aufgebrachten elektrischen Kontaktierung beeinträchtigen kann. Beispielsweise wurde festgestellt, dass die Adhäsion der mindestens einen zweiten Metallschicht auf der Nickel-Silizium-Metallschicht (insbesondere der Oberfläche der Nickel-Silizium-Metallschicht) durch den entstehenden Kohlenstoff herabgesetzt werden kann. Es ist jedoch möglich, dass ein Ohm'scher Kontakt am Übergang zwischen dem SiC-Substrat und dem Nickel-Silizium durch den dort entstehenden Kohlenstoffrückstand verbessert wird.
  • Gemäß verschiedener Beispiele werden Techniken beschrieben, um einen solchen Rückstand von Kohlenstoff an der Oberfläche im Zusammenhang mit der Herstellung einer elektrischen Kontaktierung auf einem SiC-Substrat zuverlässig zu entfernen. Dadurch kann eine elektrische Kontaktierung mit verbesserter Zuverlässigkeit, insbesondere im Zusammenhang mit den mechanischen Eigenschaften, wie beispielsweise Adhäsion, bereitgestellt werden.
  • Gemäß der verschiedenen hierin beschriebenen Techniken kann im Detail die elektrische Kontaktierung mit besonders guten Eigenschaften bereitgestellt werden. Es kann eine hohe elektrische Leitfähigkeit, d. h. ein ohmscher Kontakt hergestellt werden. Außerdem kann eine stabile Adhäsion von entsprechenden Metallschichten der elektrischen Kontaktierung auf dem SiC-Substrat gewährleistet werden.
  • Ferner kann die elektrische Kontaktierung keine oder nur eine geringe Verspannung auf das SiC-Substrat übertragen. Dadurch können Deformationen aufgrund von mechanischen Verspannungen auch im Zusammenhang mit den Halbleiterbauelementen vermieden werden.
  • Schließlich kann die elektrische Kontaktierung ein oder mehrere Kontaktpads bereitstellen, welches eine Lötverbindung oder eine Verbindung mit Wafer-Bonding bereitstellen kann. Beispielsweise wird in verschiedenen Anwendungen ein Chip mit Halbleiterbauelement an einem Führungsrahmen (Englisch: lead frame) oder innerhalb von anderen Modulen mittels Lötprozessen angebracht. In diesem Fall sollten die Kontaktpads elektrische und mechanische Eigenschaften aufweisen, welche eine zuverlässige und stabile Lötverbindung ermöglichen.
  • In verschiedenen Beispielen wird dazu zunächst eine erste Metallschicht auf dem SiC-Substrat abgeschieden, beispielsweise eine Nickellegierung und/oder eine Nickel-haltige Schicht. Dann erfolgt ein Tempern der ersten Metallschicht. Dadurch entsteht der Kohlenstoffrückstand, insbesondere an einer dem SiC-Substrat abgewandten Oberfläche der ersten Metallschicht. Anschließend wird ein chemischer Reinigungsprozess durchgeführt, wodurch zumindest ein Teil des Kohlenstoffrückstands durch Reinigung der ersten Metallschicht entfernt wird. Dann wird mindestens eine zweite Metallschicht auf einer Oberfläche der gereinigten ersten Metallschicht abgeschieden.
  • Der chemische Reinigungsprozess entspricht einer Entfernung des Kohlenstoffrückstands durch eine oder mehrere chemische Reaktionen. Der chemische Reinigungsprozess kann insbesondere abgegrenzt werden gegenüber einem physikalischen Reinigungsprozess, bei dem - anders als beim chemischen Reinigungsprozess - keine chemische Umwandlung von Stoffen geschieht. Bei einem physikalischen Reinigungsprozess erfolgt die Reinigung beispielsweise ausschließlich durch mechanische Effekte.
  • Durch den chemischen Reinigungsprozess kann der Kohlenstoffrückstand besonders zuverlässig und zügig entfernt werden. Ferner kann der chemische Reinigungsprozess eine hohe Selektivität für das zu entfernende Material, insbesondere für den Kohlenstoffrückstand, aufweisen. Im Vergleich hierzu ist es bei einem physikalischen Reinigungsprozess der Referenzimplementierung möglich, dass dieser zu einer Schädigung des Materials der unter dem Kohlenstoffrückstand liegenden ersten Metallisierung führt, wodurch diese beispielsweise angeraut wird. Ein chemischer Reinigungsprozess kann somit beispielsweise die Bereitstellung einer glatteren Oberfläche ermöglichen.
  • Beispielsweise werden in Referenzimplementierungen physikalische Reinigungsprozesse, wie beispielsweise in-situ Beschuss mit Argon-Ionen, vor dem Abscheiden der mindestens einen zweiten Metallschicht verwendet. Es ist möglich, dass ein derartiger physikalischer Reinigungsprozess eine geringe Selektivität für das zu entfernende Material aufweist. Ferner ist es möglich, dass mittels eines chemischen Reinigungsprozesses im Vergleich zu einem physikalischen Reinigungsprozess eine saubere Oberfläche erzielt werden kann.
  • Ferner ist es in manchen Implementierungen möglich, dass der physikalische Reinigungsprozess in einer für das Aufdampfen verwendet Vakuumkammer, also in-situ mit einem Aufdampfprozess, durchgeführt wird, was einen nachgeschalteten Aufdampfprozess nahelegt. Beim Aufdampfen handelt es sich üblicherweise um einen Batch-Prozess, bei dem mehrere Wafer gleichzeitig prozessiert werden. Prozessfehler während des Aufdampfvorgangs wirken sich somit auf mehrere Wafer aus, wodurch das Kostenrisiko erhöht ist. Im Gegensatz hierzu kann die Sputterabscheidung als Einzelprozess, also für nur einen einzigen Wafer, durchgeführt werden, wodurch sich Prozessfehler nur auf den einen Wafer auswirken können.
  • Entsprechend kann das Kostenrisiko bei der Verwendung einer reinen Sputterabscheidung reduziert sein.
  • Falls auf eine aufgedampfte Metallisierung weitere Metallisierungen mittels Sputterabscheidung aufgebracht werden sollen, ist üblicherweise ein Wechsel der Anlage erforderlich, und damit ein Bruch des Vakuums. Beispielsweise kann dies zur Verunreinigung und/oder anderweitig nachteiligen Veränderung der freiliegenden Oberflächen, auf welchen die Sputterabscheidung durchgeführt werden soll, führen. Entsprechend kann die mechanische Stabilität der Verbindung zwischen der mittels Sputterabscheidung aufgebrachten Metallisierung und der mittels Aufdampfens aufgebrachten Metallisierung reduziert werden - und damit die mechanische Stabilität der gesamten elektrischen Kontaktierung.
  • Außerdem kann das Durchführen des physikalischen Reinigungsprozesses vergleichsweise zeitaufwendig sein, beispielsweise bei typischen Implementierungen eine Zeitdauer von ca. 20 Minuten benötigen. Dies kann die Herstellung der elektrischen Kontaktierung kostenintensiv gestalten. Außerdem kann nach dem Durchführen des physikalischen Reinigungsprozesses eine erneute Abscheidung von Kohlenstoff stattfinden. All solche Nachteile können durch einen Verzicht auf den physikalischen Reinigungsprozess bzw. durch Verwendung des chemischen Reinigungsprozesses vermieden werden.
  • Nachfolgend werden insbesondere die folgenden Beispiele beschrieben:
  • In einem Beispiel wird ein Verfahren zur Herstellung einer elektrischen Kontaktierung mit einer ersten Metallschicht und mindestens einer zweiten Metallschicht auf einem Siliziumcarbid-Substrat bereitgestellt, wobei das Verfahren umfasst: Abscheiden der ersten Metallschicht auf dem Siliziumcarbid-Substrat und Tempern der ersten Metallschicht, wodurch ein Kohlenstoffrückstand entsteht und Durchführen eines chemischen Reinigungsprozesses zum Entfernen von zumindest einem Teil des Kohlenstoffrückstands zur Reinigung der ersten Metallschicht. Das Verfahren umfasst auch das Abscheiden mindestens einer zweiten Metallschicht auf eine Oberfläche der gereinigten ersten Metallschicht.
  • Der chemische Reinigungsprozess kann den Kohlenstoffrückstand beispielsweise in die Gasphase überführt.
  • Der chemische Reinigungsprozess kann beispielsweise die Zuführung von Sauerstoff-Plasma umfassen.
  • Der chemische Reinigungsprozess kann beispielsweise chemisches Ätzen umfasst.
  • Das chemische Ätzen kann beispielsweise mit Flusssäure durchgeführt werden.
  • Es ist möglich, dass das Abscheiden der ersten Metallschicht eine erste Sputterabscheidung umfasst.
  • Es ist möglich, dass das Abscheiden der mindestens einen zweiten Metallschicht mindestens eine zweite Sputterabscheidung umfasst.
  • In manchen Beispielen können mehrere zweite Metallschichten abgeschieden werden, wobei das Abscheiden mehreren zweiten Metallschichten in-situ erfolgt.
  • In einem Beispiel umfasst ein Chip ein Siliziumcarbid-Substrat sowie eine gesputterte erste Metallschicht auf dem Siliziumcarbid-Substrat. Der Chip umfasst auch mindestens eine gesputterte zweite Metallschicht auf der ersten Metallschicht, wobei die erste Metallschicht und die mindestens eine zweite Metallschicht eine elektrische Kontaktierung ausbilden.
  • Die mindestens eine zweite Metallschicht kann beispielsweise ein oder mehrere aus der folgenden Gruppe ausgewählte Schichten umfassen: eine Titanschicht; eine Aluminiumschicht; eine Nickel-haltige Schicht (z.B. eine Nickelvanadium-Schicht oder eine Nickel-Silizium-Schicht); eine Gold-Zinn-Schicht; und eine Silber-Schicht. Die Gold-Zinn-Schicht und die Silber-Schicht können Alternativen zueinander sein.
  • Für sämtliche hier beschriebenen Ausführungsbeispiele ist es möglich, dass die Gold-Zinn-Schicht (oder die Silber-Schicht) allgemein durch eine Zinn-haltige Schicht ersetzt wird. Insbesondere ist eine Nickel-Zinn-Schicht denkbar.
  • Es wäre beispielsweise möglich, dass die mindestens eine zweite Metallschicht eine Pufferschicht umfasst, die dazu eingerichtet ist, mechanische Verspannungen innerhalb der zweiten Metallschicht abzupuffern.
  • In einem Beispiel umfasst ein Chip ein Siliziumcarbid-Substrat, eine erste Metallschicht auf dem Siliziumcarbid-Substrat, und mindestens eine zweite Metallschicht auf dem Siliziumcarbid-Substrat umfassen. Dabei kann die erste Metallschicht eine Nickel-Silizium-Schicht umfassen. Die mindestens eine zweite Metallschicht kann eine Schichtfolge umfassen. Beispielsweise ist die Schichtfolge mit einer Titan-Schicht und einer Nickel-haltigen Schicht gebildet. Die Schichtfolge kann ferner eine lötbare Schicht, wie beispielsweise eine Gold-Zinn-Schicht oder eine Silber-Schicht umfassen. Insbesondere kann die Schichtfolge eine Titan-Schicht, eine Nickel-haltige Schicht (z.B. eine Nickelvanadium-Schicht oder eine Nickel-Silizium-Schicht) und eine Gold-Zinn-Schicht umfassen. Alternativ kann die Schichtfolge eine Titan-Schicht, eine Nickel-haltige Schicht (z.B. eine Nickelvanadium-Schicht oder eine Nickel-Silizium-Schicht) und eine Silber-Schicht umfassen. Zwischen der Nickel-haltigen Schicht und der Silber-Schicht kann eine weitere Titan-Schicht vorhanden sein. Die Schichten der Schichtfolge können in der angegebenen Reihenfolge aufeinander folgen.
  • Solche Chips können beispielsweise nach einem der oben beschriebenen Verfahren hergestellt werden.
  • 1 illustriert Aspekte in Bezug auf einen Chip 100. Der Chip 100 umfasst ein SiC-Substrat 105 sowie eine auf dem SiC-Substrat 105 angeordnete elektrische Kontaktierung 106.
  • Die Darstellung der 1 ist nicht maßstabsgetreu. Typischerweise ist eine Dicke 105A des SiC-Substrats 105 - d. h. eine vertikaler Ausdehnung zwischen einer Vorderseite 105-1 und einer Rückseite 105-2 des SiC-Substrats 105 - wesentlich größer als eine Dicke 106A der elektrischen Kontaktierung 106. Beispielsweise liegt die Dicke 105A des SiC-Substrats 105 typischerweise im Bereich von 50 µm bis 500 µm; während die Dicke 106A der elektrischen Kontaktierung 106 typischerweise im Bereich von 1 µm bis 20 µm liegt.
  • In 1 ist dargestellt, dass elektrische Bauelemente 109 im SiC-Substrat 105 definiert sind. Oftmals kann mittels der Halbleiterbauelemente 109 ein Stromfluss zwischen einer Vorderseitenkontaktierung und der Rückseitenkontaktierung 106 gesteuert werden. Dann fließt der Stromfluss durch das SiC-Substrat 105.
  • Im Beispiel der 1 umfasst die elektrische Kontaktierung 106 mehrere Metallschichten. Die elektrische Kontaktierung 106 umfasst insbesondere eine erste Metallschicht 111, beispielsweise implementiert durch eine Nickel-Silizium-Schicht. Die elektrische Kontaktierung 106 umfasst auch mehrere zweite Metallschichten 121-123, im Beispiel der 1 implementiert durch eine Schichtfolge 120. Die Schichtfolge 120 kann an einer dem SiC-Substrat 105 abgewandten Seite der ersten Metallschichten 111 angebracht sein. Die Schichtfolge 120 kann eine obere zweite Metallschicht 121, eine mittlere zweite Metallschicht 122 und eine untere zweite Metallschicht 123 aufweisen.
  • Die obere zweite Metallschicht 121 kann direkt an die erste Metallschicht 111 angrenzen. Beispielsweise ist die obere zweite Metallschicht 121 mit Titan gebildet. Die obere zweite Metallschicht 121 kann eine Titanschicht enthalten oder sein. An einer dem SiC-Substrat 105 abgewandten Seite der oberen Metallschicht 121 ist die mittlere Metallschicht 122 angebracht. Die mittlere zweite Metallschicht 122 kann eine einzige Schicht oder mehrere Schichten aufweisen. Beispielsweise enthält die mittlere zweite Metallschicht 122 eine Nickel-haltige Schicht (z.B. eine Nickel-Vanadium-Schicht oder eine Nickel-Silizium-Schicht) oder besteht aus einer Nickel-haltigen Schicht. Zusätzlich kann die mittlere zweite Metallschicht 122 an einer der oberen zweiten Metallschicht 121 abgewandten Seite der mittleren zweiten Metallschicht 122 eine Titan-Schicht aufweisen. Auf die mittlere zweite Metallschicht 122 folgt die untere zweite Metallschicht 123. Die untere zweite Metallschicht 123 kann direkt an die mittlere zweite Metallschicht 122 angrenzen. Die untere zweite Metallschicht 123 kann eine äußere Metallschicht der elektrischen Kontaktierung 106 sein. Beispielsweise ist die untere zweite Metallschicht 123 von außen frei zugänglich und/oder lötbar. Die untere zweite Metallschicht 123 kann eine Zinn-haltige Schicht aufweisen oder daraus bestehen. Beispielsweise enthält oder ist die untere zweite Metallschicht 123 eine Gold-Zinn-Schicht oder eine Nickel-Zinn-Schicht. Alternativ kann die untere zweite Metallschicht 123 eine Silber-Schicht sein oder eine Silber-Schicht enthalten.
  • In manchen Ausführungsbeispielen ist die obere zweite Metallschicht 121 eine Titanschicht, die mittlere zweite Metallschicht 122 eine Nickel-Vanadium-Schicht und die untere zweite Metallschicht 123 eine Gold-Zinn-Schicht. In anderen Ausführungsbeispielen ist die obere zweite Metallschicht 121 eine Titanschicht, die mittlere zweite Metallschicht 122 ein Schichtenstapel aus einer Nickel-Vanadium-Schicht und einer Titanschicht, und die untere zweite Metallschicht 123 eine Silber-Schicht. In beiden der vorherigen Ausführungsbeispiele ist es möglich, die Nickel-Vanadium-Schicht durch eine Nickel-Silizium-Schicht zu ersetzen.
  • Es wurde festgestellt, dass eine solche Ausbildung der elektrischen Kontaktierung 106 und insbesondere der Schichtfolge 120 besondere Vorteile im Zusammenhang mit der mechanischen Robustheit der elektrischen Kontaktierung 106 sowie der Fähigkeit der elektrischen Kontaktierung 106 ein Kontaktpad - beispielsweise für einen Lötkontakt oder für Wafer-Bonding - auszubilden aufweist. Das Kontaktpad kann z.B. durch die Oberfläche 106-1 ausgebildet werden.
  • Anstatt einer rein elektrischen Kontaktierung könnte die Kontaktierung auch durch eine Kontaktierung, die zusätzlich oder alternativ eine mechanische Verbindung bereitstellt (im Folgenden auch „mechanische Verbindung“ genannt) ermöglicht werden. Beispiele für eine mechanische Verbindung sind Sintern oder Verklebung.
  • Andererseits ist es in verschiedenen Beispielen möglich, die Schichtfolge 120 zu ändern oder abzuwandeln. (i) Zum Beispiel könnte eine weitere Schicht zwischen der oberen zweiten Metallschicht 121 und der ersten Metallschicht 111 vorgesehen sein, um mechanische Verspannungen abzupuffern. Ein Beispiel wäre eine Aluminiumschicht. (ii) Als weiteres Beispiel könnte statt einer Titanschicht auch eine Aluminiumschicht als obere zweite Metallschicht 121 verwendet werden. Durch das Vorsehen der Titanschicht als obere zweite Metallschicht 121 kann eine gute Benetzung (engl. wetting) der gesamten Fläche der ersten Metallschicht 111 bereitgestellt werden. Entsprechende Eigenschaften kann auch Aluminium aufweisen. (iii) Generell können unterschiedliche Legierungen als untere zweite Metallschicht 123 verwendet werden. Eine Gold-Zinn-Schicht weist besonders gute Eigenschaften im Zusammenhang mit der Kontaktierung durch Löten, insbesondere Diffusionslöten, auf. Andere Materialsysteme, die gute Lötkontakteigenschaften aufweisen, umfassen beispielsweise: Nickel-Zinn, nickelbasierte Legierungen, beispielsweise Nickel-Silizium, Nickel-Vanadium, etc. (iv) Eine weitere optionale Schicht könnte einen Oxidationsschutz bereitstellen. Eine derartige Schicht könnte beispielsweise mit Silber (Ag) gebildet sein oder im Rahmen der Herstellungstoleranzen aus Silber bestehen. All solche Beispiele (i)-(iv) können auch miteinander kombiniert werden oder in Isolation angewendet werden.
  • Als allgemeine Regel können unterschiedliche Techniken zur Herstellung des Chips 100 gemäß dem Beispiel der 1 eingesetzt werden. Ein beispielhaftes Verfahren zu einer Herstellung der elektrischen Kontaktierung 106 des Chips 100 ist im Zusammenhang mit 2 geschrieben.
  • 2 ist ein Flussdiagramm eines beispielhaften Verfahrens zur Herstellung einer elektrischen Kontaktierung auf einem SiC-Substrat. Beispielsweise könnte das Verfahren gemäß 2 dazu verwendet werden, um die elektrische Kontaktierung 106 auf dem SiC-Substrat 105 gemäß dem Beispiel der 1 herzustellen.
  • Zunächst erfolgt in Block 1001 das Abscheiden einer ersten Metallschicht 111 - beispielsweise einer Nickel-Silizium-Schicht 111 im Beispiel der 1 - auf dem SiC-Substrat. Beispielsweise könnte die erste Metallschicht in Block 1001 auf einer Vorderseite oder einer Rückseite des SiC-Substrats abgeschieden werden.
  • Dann erfolgt in Block 1002 das Tempern der abgeschiedenen ersten Metallschicht. Dabei können unterschiedliche Techniken zum Tempern, d. h. der thermischen Aktivierung zur chemischen Umwandlung der ersten Metallschicht, erfolgen. Beispiele umfassen LTA (Laser Thermal Anneal) und schnelles thermisches Ausheilen.
  • Dann wird in Block 1003 ein chemischer Reinigungsprozess durchgeführt. Der chemische Reinigungsprozess dient dazu, Rückstände, die aufgrund des Temperns aus Block 1002 entstehen, zumindest teilweise zu entfernen. Beispielsweise können die Kohlenstoffrückstände vollständig (d.h., vollständig im Rahmen der Messgenauigkeiten) entfernt werden. Insbesondere kann ein Kohlenstoffrückstand, der durch das Tempern der sich auf dem SiC-Substrat befindenden ersten Metallschicht entsteht, durch das Durchführen des chemischen Reinigungsprozesses in Block 1003 ganz oder teilweise entfernt werden, wodurch die erste Metallschicht gereinigt wird.
  • Nach dem Durchführen des chemischen Reinigungsprozesses wird anschließend in Block 1004 mindestens eine zweite Metallschicht abgeschieden. Beispielsweise könnte in Block 1004 die Schichtfolge 120 mit der Titan-Schicht 121, der Nickel-Vanadium-Schicht 122 sowie der Gold-Zinn-Schicht 123 gemäß dem Beispiel der 1 abgeschieden werden.
  • Nachfolgend werden verschiedene Details im Zusammenhang mit der möglichen Implementierung der verschiedenen Prozessschritte 1001-1004 gemäß dem Verfahren aus 2 diskutiert. Diese Beispiele werden insbesondere im Zusammenhang mit der Verwendung des Verfahrens aus 2 zur Herstellung der elektrischen Kontaktierung 106 des Chips 100 aus dem Beispiel der 1 erläutert, wobei im Allgemeinen entsprechende Techniken auch im Zusammenhang mit anderen Implementierungen der elektrischen Kontaktierung verwendet werden könnten.
  • In den verschiedenen hierin beschriebenen Beispielen sind unterschiedliche Techniken möglich, um die erste Metallschicht in Block 1001 abzuscheiden bzw. um die mindestens eine zweite Metallschicht in Block 1004 abzuscheiden. Techniken, die im Zusammenhang mit der Abscheidung von Metallschichten in den verschiedenen hierin beschriebenen Beispielen angewendet werden können, umfassen: Aufdampfen, beispielsweise durch thermisches Erhitzen eines Schmelztiegel oder durch Verwendung eines erhitzenden Elektronenstrahls; und Sputtern.
  • Bei einer Sputterabscheidung werden Atome aus einem Reservoir des abzuscheidenden Metalls (Target) durch Beschuss mit Ionen, beispielsweise Edelgasionen, herausgelöst. Die Atome gehen in die Gasphase über und setzen sich anschließend auf der zu beschichtenden Oberfläche ab. Das Reservoir bildet dabei die Kathode, zu der hin die Ionen durch eine Beschleunigungsspannung beschleunigt werden. Die Beschleunigungsspannung sowie der Umgebungsdruck definieren kritische Prozessparameter. Es ist ferner möglich, dass die Sputterabscheidung ein - im Vergleich zur thermischen Bedampfung - charakteristisches Nano-/Mikrogefüge aufweisen. Beispielsweise kann die Porosität, d.h. die Dichte von Poren, die Porengröße und/oder die Porenanordnung, charakteristisch sein. Insbesondere ist es möglich, dass sich durch die Sputterabscheidung charakteristische Kristallite ausbilden, d.h. mit spezieller Größe, Form und/oder Orientierung. Die Korngröße kann charakteristisch sein. Eine charakteristische Textur ist erzielbar. Eine mittels Sputterabscheidung abgeschiedene Metallschicht kann somit insbesondere anhand des Kristallwachstums in der Metallschicht von einer mittels anderer Verfahren, wie beispielsweise mittels Verdampfens, aufgebrachten Metallschicht unterschieden werden.
  • Insbesondere ist es in den verschiedenen hierin beschriebenen Beispielen möglich, dass sowohl die erste Metallschicht in Block 1001, d. h. insbesondere die Nickel-Silizium-Schicht 111, wie auch die mindestens eine zweite Metallschicht in Block 1004, d. h. insbesondere die Schichtfolge 120, jeweils durch eine entsprechende Sputterabscheidung erzeugt werden.
  • Insbesondere können in Block 1004 mehrere zweite Metallschichten abgeschieden werden, die sich in ihren Materialien unterscheiden können. Die zweiten Metallschichten können gemeinsam eine elektrische Kontaktierung bilden. Das Abscheiden der zweiten Metallschichten in Block 1004 kann in-situ erfolgen, d. h. ohne zwischenzeitlichen Verlust bzw. Bruch des Vakuums. Beispielsweise ist es möglich, dass bei der in-situ Prozessierung der Druck in der Prozesskammer zwischen dem Durchführen der beiden Prozessschritte 1003 und 1004 zu keinem Zeitpunkt größer als 1 mbar ist. Die in-situ Prozessierung kann beispielsweise in derselben Prozesskammer durchgeführt werden.
  • Durch das Vermeiden eines Bruchs des Vakuums während des Abscheidens der zweiten Metallschichten im Prozessschritt 1004 kann das Risiko einer Verunreinigung der elektrischen Kontaktierung 106 reduziert werden. Es wurde außerdem beobachtet, dass durch die Vermeidung des Bruchs des Vakuums die Zuverlässigkeit einer Kontaktierung durch Löten oder Wafer-Bonding der elektrischen Kontaktierung 106 verbessert werden kann. Beispielsweise kann die Verwendung einer Oxidationsschutzschicht, beispielsweise aus Platin oder einem anderen Edelmetall, vermieden werden; wodurch wiederum die strukturelle Integrität und Festigkeit, die im Zusammenhang mit der Fähigkeit eine Lötverbindung herzustellen, besonders wichtig sein kann, verbessert werden kann.
  • Es kann aufgrund des verwendeten Reinigungsprozesses zudem möglich sein, auf Aufdampfprozesse zu verzichten. Typischerweise sind Aufdampfprozesse mit der händischen Handhabung des entsprechenden Chips 100 verbunden, was ein Risiko von Bruch, Verunreinigung oder Beschädigung mit sich bringt. Solche Nachteile können durch das Sputtern vermieden werden.
  • Ferner kann eine Sputterabscheidung - aufgrund der reduzierten Prozesszeit - an Einzelwafern durchgeführt werden. Im Gegensatz hierzu werden Aufdampfprozesse meist im Batch-Prozess durchgeführt. Bei Verwurf kann der Ausschuss bei der Prozessierung von Einzelwafern - und folglich die entstehenden Kosten - reduziert werden.
  • Ferner wurde beobachtet, dass z.B. eine Gold-Zinn-Schicht besonders gut und zuverlässig durch Sputterabscheidung bereitgestellt werden kann. Dies erfordert in der Regel eine saubere Oberfläche, die mittels eines hier beschriebenen chemischen Reinigungsprozesses gewährleistet werden kann. Insbesondere kann es für eine gute Adhäsion einer mittels Sputterabscheidung abgeschiedenen Gold-Zinn-Schicht vorteilhaft sein, wenn vorangehende Schichten ebenfalls mittels Sputterabscheidung abgeschieden wurden, sodass kein Bruch des Vakuums zwischen einzelnen Prozessschritten erforderlich ist.
  • Als allgemeine Regel können auch unterschiedliche Techniken im Zusammenhang mit dem chemischen Reinigungsprozess gemäß Prozessschritt 1003 verwendet werden. Eine beispielhafte Implementierung des Prozessschrittes 1003 ist im Verfahren der 3 dargestellt.
  • 3 ist ein Flussdiagramm eines beispielhaften Verfahrens. In 3 ist dargestellt, dass ein zweistufiger chemischer Reinigungsprozess verwendet werden kann.
  • Zunächst kann in Prozessschritt 1011 ein Sauerstoffplasma zugeführt werden. Durch das Zuführen des Sauerstoffplasmas kann bewirkt werden, dass zumindest ein Teil des Kohlenstoffrückstands in die Gasphase überführt wird. Der Kohlenstoffrückstand kann dann abgepumpt werden. Gleichzeitig kann - durch das Sauerstoffplasma - ein Oxidrückstand ausgebildet werden. Der chemische Reinigungsprozess kann chemisches Ätzen umfassen, um den Oxidrückstand zu entfernen. Zum Beispiel kann das chemische Ätzen mit Flusssäure oder Schwefelsäure durchgeführt werden. Details zu einer solchen beispielhaften Implementierung des chemischen Reinigungsprozesses 300 sind auch im schematischen Bild der 4 dargestellt.
  • 4 illustriert beispielshaft Aspekte im Zusammenhang mit dem chemischen Reinigungsprozess 300. In 4 ist dargestellt, dass Kohlenstoffrückstände 302 auf einer Oberfläche der Metallschicht 111, sowie auch teilweise - durch Diffusion - innerhalb der Metallschicht 111, vorhanden sein können. Der chemische Reinigungsprozess 300 umfasst dann das Zuführen eines Sauerstoffplasmas 301. Dadurch wird der Kohlenstoffrückstand 302 in die Gasphase 312 überführt, hier dargestellt durch Bildung von Kohlenstoffmonooxid und Kohlenstoffdioxid. Ein Oxid 311 bildet sich auf der Oberfläche der Metallschicht 111 aus, welches wiederum durch chemisches Ätzen etwa mit Flusssäure entfernt werden kann (in 4 nicht dargestellt).
  • Zur Erzeugung des Sauerstoffplasmas können unterschiedliche Techniken angewendet werden. Zum Beispiel können die entsprechenden Radikale in einem Reaktor erzeugt werden, etwa durch einen Mikrowellengenerator. Dabei ist die Verwendung des Sauerstoffplasmas 301 zur Überführung des Kohlenstoffrückstands 302 in die Gasphase 312 lediglich beispielhaft. In anderen Beispielen können auch andere Techniken zur Überführung des Kohlenstoffrückstands 302 in die Gasphase 312 verwendet werden, beispielsweise unter Verwendung Wasserstoff. Als allgemeine Regel kann anstatt eines Sauerstoffplasmas auch eine andere Art von Radikalen verwendet werden. Ein Beispiel wäre ein Stickoxidplasma.
  • Das chemische Ätzen kann auf verschiedene Arten und Weisen implementiert werden. Beispielsweise könnte eine Flusssäurebehandlung durch Eintauchen, Ätzen auf einem Drehteller, Dampfbehandlung, etc. erfolgen.
  • Ein solcher chemischer Reinigungsprozess 300 weist insbesondere im Vergleich zu Referenzimplementierungen mit einem physikalischen Reinigungsprozess unter Verwendung von Argon-Bombardement Vorteile auf. Insbesondere kann eine Verletzung der Struktur der Metallschicht 111 vermieden werden.
  • Zusammenfassend wurden obenstehend Techniken beschrieben, die eine Entfernung von Kohlenstoffrückständen an einer Metallschicht, die auf einem SiC-Substrat aufgebracht wurde, ermöglichen. Dies kann durch einen chemischen Reinigungsprozess erfolgen. Damit kann der Kohlenstoffrückstand in die Gasphase überführt werden, sodass der in der Gasphase befindliche Kohlenstoffrückstand aus der Reaktionsumgebung entfernt werden kann. Eine Redeposition des Kohlenstoffrückstands kann vermieden werden. Dadurch wird eine elektrische Kontaktierung ohne signifikante Anteile eines Kohlenstoffrückstands erreicht. In verschiedenen Beispielen kann ein Begleitprodukt des chemischen Reinigungsprozesses, beispielsweise eine Oxidschicht, entfernt werden, etwa durch chemisches Ätzen mittels Flusssäure.
  • Durch solche Techniken ist es möglich, eine Außenschicht der elektrischen Kontaktierung - beispielsweise eine Gold-Zinn-Schicht - auf eine Benetzungsschicht aufzusputtern, wobei das Aufsputtern insbesondere in-situ erfolgen kann. Die in-situ-Prozessierung ermöglicht eine erhebliche Reduzierung der Verunreinigung der elektrischen Kontaktierung, wodurch wiederum eine verbesserte mechanische Haftung der elektrischen Kontaktierung auf dem SiC-Substrat und/oder der einzelnen Schichten der elektrischen Kontaktierung untereinander ermöglicht wird.
  • Mittels der hierin beschriebenen Techniken kann auch eine Kostenreduktion erreicht werden, weil die Zeitdauer zur Prozessierung herabgesetzt werden kann.
  • Selbstverständlich können die Merkmale der vorab beschriebenen Ausführungsformen und Aspekte der Erfindung miteinander kombiniert werden. Insbesondere können die Merkmale nicht nur in den beschriebenen Kombinationen, sondern auch in anderen Kombinationen oder für sich genommen verwendet werden, ohne das Gebiet der Erfindung zu verlassen.
  • So können beispielsweise die hierin beschriebenen Techniken zur Herstellung der elektrischen Kontaktierung sowohl auf einer Vorderseite des SiC-Substrats wie auf einer Rückseite des SiC-Substrats verwendet werden.
  • Beispielsweise wurden voranstehend Techniken beschrieben, um eine bestimmte Schichtfolge umfassend eine Titan-Schicht, eine Nickel-Vanadium-Schicht und eine Gold-Zinn-Schicht bereitzustellen. Anstatt einer solchen Implementierung können auch andere Schichtfolgen auf der gereinigten Nickel-Silizium-Schicht bereitgestellt werden. Beispielsweise könnte statt Titan auch Aluminium oder Platin verwendet werden. Aluminium könnte auch zusätzlich zu der Titan-Schicht bereitgestellt werden, um eine Absorption von Verspannungen zu ermöglichen. Eine Platin-Schicht könnte als Oxidationsschutz bereitgestellt werden, um eine Ex-situ-Abscheidung der Gold-Zinn-Schicht zu ermöglichen.

Claims (13)

  1. Verfahren zur Herstellung einer elektrischen Kontaktierung (106) mit einer ersten Metallschicht (111) und mindestens einer zweiten Metallschicht (121-123) auf einem Siliziumcarbid-Substrat (105), wobei das Verfahren umfasst: - Abscheiden der ersten Metallschicht (111) auf dem Siliziumcarbid-Substrat (105), - Tempern der ersten Metallschicht (111), wodurch ein Kohlenstoffrückstand (302) entsteht, - Durchführen eines chemischen Reinigungsprozesses (300) zum Entfernen von zumindest einem Teil des Kohlenstoffrückstands (302) zur Reinigung der ersten Metallschicht (111), und - Abscheiden mindestens einer zweiten Metallschicht (121-123) auf eine Oberfläche der gereinigten ersten Metallschicht (111).
  2. Verfahren nach Anspruch 1, wobei der chemische Reinigungsprozess (300) den Kohlenstoffrückstand (302) in die Gasphase überführt.
  3. Verfahren nach Anspruch 1 oder 2, wobei der chemische Reinigungsprozess (300) Zuführung von Sauerstoff-Plasma umfasst.
  4. Verfahren nach einem der voranstehenden Ansprüche, wobei der chemische Reinigungsprozess (300) chemisches Ätzen umfasst.
  5. Verfahren nach Anspruch 4, wobei das chemische Ätzen mit Flusssäure durchgeführt wird.
  6. Verfahren nach einem der voranstehenden Ansprüche, wobei das Abscheiden der ersten Metallschicht (111) eine erste Sputterabscheidung umfasst, und wobei das Abscheiden der mindestens einen zweiten Metallschicht (121-123) mindestens eine zweite Sputterabscheidung umfasst.
  7. Verfahren nach einem der voranstehenden Ansprüche, wobei mehrere zweite Metallschichten (121-123) abgeschieden werden, wobei das Abscheiden mehreren zweiten Metallschichten (121-123) in-situ erfolgt.
  8. Chip (100), der umfasst: - ein Siliziumcarbid-Substrat (105), - eine gesputterte erste Metallschicht auf dem Siliziumcarbid-Substrat (105), und - mindestens eine gesputterte zweite Metallschicht (121-123) auf der ersten Metallschicht (111), wobei die erste Metallschicht (111) und die mindestens eine zweite Metallschicht (121-123) eine elektrische Kontaktierung (106) ausbilden.
  9. Verfahren nach einem der Ansprüche 1-7, oder Chip (100) nach Anspruch 8, wobei die mindestens eine zweite Metallschicht(121-123) ein oder mehrere aus der folgenden Gruppe ausgewählte Schichten umfasst: eine Titanschicht (121); eine Aluminiumschicht; eine Nickel-Silizium-Schicht; eine Nickelvanadium-Schicht; und eine Gold-Zinn-Schicht.
  10. Verfahren nach einem der Ansprüche 1-7, oder Chip (100) nach Anspruch 8, wobei die mindestens eine zweite Metallschicht(121-123) ein oder mehrere aus der folgenden Gruppe ausgewählte Schichten umfasst: eine Titanschicht (121); eine Aluminiumschicht; eine Nickel-haltige-Schicht; und eine Silber-Schicht.
  11. Verfahren nach einem der Ansprüche 1-7, oder Chip (100) nach einem der Ansprüche 8-10, wobei die mindestens eine zweite Metallschicht (121-123) eine Pufferschicht umfasst, die dazu eingerichtet ist, mechanische Verspannungen innerhalb der zweiten Metallschicht abzupuffern.
  12. Chip (100), der umfasst: - ein Siliziumcarbid-Substrat (105), - eine erste Metallschicht (111) auf dem Siliziumcarbid-Substrat (105), und - mindestens eine zweite Metallschicht (121-123) auf dem Siliziumcarbid-Substrat (105), wobei die erste Metallschicht (111) eine Nickel-Silizium-Schicht umfasst, wobei die mindestens eine zweite Metallschicht (121-123) eine Schichtfolge (120) mit einer Titan-Schicht (121), einer Nickel-haltige Schicht (122) und einer Gold-Zinn- oder Silber-Schicht (123) umfasst.
  13. Chip (100) nach Anspruch 8 oder 11, der nach einem Verfahren gemäß einem der Ansprüche 1-7 hergestellt wird.
DE102019114094.3A 2018-05-28 2019-05-27 Elektrische Kontaktierung auf Siliziumcarbid-Substrat Pending DE102019114094A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018112721.9 2018-05-28
DE102018112721 2018-05-28

Publications (1)

Publication Number Publication Date
DE102019114094A1 true DE102019114094A1 (de) 2019-11-28

Family

ID=68499604

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019114094.3A Pending DE102019114094A1 (de) 2018-05-28 2019-05-27 Elektrische Kontaktierung auf Siliziumcarbid-Substrat

Country Status (3)

Country Link
US (3) US11043383B2 (de)
CN (1) CN110544626B (de)
DE (1) DE102019114094A1 (de)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871607B2 (ja) 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
US6709970B1 (en) * 2002-09-03 2004-03-23 Samsung Electronics Co., Ltd. Method for creating a damascene interconnect using a two-step electroplating process
US20070138482A1 (en) 2005-12-08 2007-06-21 Nissan Motor Co., Ltd. Silicon carbide semiconductor device and method for producing the same
DE102006050360B4 (de) * 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
US7790616B2 (en) * 2007-08-29 2010-09-07 Northrop Grumman Systems Corporation Encapsulated silicidation for improved SiC processing and device yield
JP5446148B2 (ja) 2008-07-02 2014-03-19 富士電機株式会社 炭化珪素半導体装置の製造方法
US8674374B2 (en) * 2010-04-14 2014-03-18 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP6164062B2 (ja) * 2013-11-22 2017-07-19 富士電機株式会社 炭化珪素半導体装置の製造方法
CN105518830B (zh) * 2014-04-18 2018-01-26 富士电机株式会社 半导体装置的制造方法
WO2016113004A1 (en) * 2015-01-15 2016-07-21 Abb Technology Ag Semiconductor device including an ohmic or rectifying contact to silicon carbide and method for forming such contact
JP6808952B2 (ja) 2016-03-16 2021-01-06 富士電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
CN110544626B (zh) 2024-04-02
US20190362973A1 (en) 2019-11-28
US11043383B2 (en) 2021-06-22
US20230420257A1 (en) 2023-12-28
US20210265168A1 (en) 2021-08-26
US11798807B2 (en) 2023-10-24
CN110544626A (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE102016216521B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102011050089B4 (de) Verfahren zum Herstellen von elektrischen Kontakten an einer Solarzelle, Solarzelle und Verfahren zum Herstellen eines Rückseiten-Kontaktes einer Solarzelle
WO2009079969A1 (de) Verfahren zum herstellen eines optoelektronischen bauelementes in dünnschichttechnik
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1464357B1 (de) Verfahren zur Herstellung einer ohmschen Verbindung zwischen einem Silizium-Halbleiterkoerper und einem metallischen Traegerteil
DE102019005354A1 (de) Kohlenstoffgesteuerte ohmsche kontaktschicht für einen ohmschen rückseitenkontakt auf einer siliciumcarbid-leistungshalbleitervorrichtung
DE112013001927T5 (de) Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102005058654B4 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE4405716C2 (de) Verfahren zur Herstellung von ohmschen Kontakten für Verbindungshalbleiter
DE2920444A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE102019114094A1 (de) Elektrische Kontaktierung auf Siliziumcarbid-Substrat
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3830131A1 (de) Flip-chip-halbleitereinrichtung
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt
DE112019004905T5 (de) Solarzellen mit Hybridarchitekturen einschließlich unterscheidbarer p- und n- Regionen
DE4401858A1 (de) Verfahren zur Herstellung eines ohmschen Kontaktes auf P-leitenden III-V-Verbindungshalbleiter
DE10352655A1 (de) Heteroepitaxieschicht und Verfahren zu ihrer Herstellung
EP4147277B1 (de) Rückseitenkontaktierte solarzelle
DE102016110464A1 (de) Solarzellenstruktur und Verfahren zur Herstellung einer Solarzellenstruktur
DE112016007388B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE202022102803U1 (de) Verbundhalbleiter-Schichtstrukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication