DE102018215817B4 - Bearbeitungsverfahren für einen wafer - Google Patents

Bearbeitungsverfahren für einen wafer Download PDF

Info

Publication number
DE102018215817B4
DE102018215817B4 DE102018215817.7A DE102018215817A DE102018215817B4 DE 102018215817 B4 DE102018215817 B4 DE 102018215817B4 DE 102018215817 A DE102018215817 A DE 102018215817A DE 102018215817 B4 DE102018215817 B4 DE 102018215817B4
Authority
DE
Germany
Prior art keywords
wafer
sealing member
front surface
modified layer
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018215817.7A
Other languages
English (en)
Other versions
DE102018215817A1 (de
Inventor
Katsuhiko Suzuki
Yuri Ban
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102018215817A1 publication Critical patent/DE102018215817A1/de
Application granted granted Critical
Publication of DE102018215817B4 publication Critical patent/DE102018215817B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/08—Devices involving relative movement between laser beam and workpiece
    • B23K26/083—Devices involving movement of the workpiece in at least one axial direction
    • B23K26/0853—Devices involving movement of the workpiece in at least in two axial directions, e.g. in a plane
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0064—Devices for the automatic drive or the program control of the machines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Bearbeitungsverfahren für einen Wafer, bei dem eine vordere Oberfläche des Wafers, an welchem ein Bauelement in jedem der Chipbereiche ausgebildet ist, die durch mehrere sich kreuzende Teilungslinien aufgeteilt sind, die in einer kreuzenden Beziehung an der vorderen Oberfläche des Wafers ausgebildet sind, mit einem Versiegelungsmaterial versiegelt ist und mehrere Erhöhungen einzeln in den Chipbereichen des Versiegelungselements ausgebildet sind, wobei das Bearbeitungsverfahren aufweist:einen Ausrichtungsschritt zum Aufnehmen eines Bilds einer vorderen Oberflächenseite des Wafers durch das Versiegelungselement durch ein Bildaufnahmemittel für sichtbares Licht von der vorderen Oberflächenseite des Wafers, um Ausrichtungsmarkierungen zu detektieren, und Detektieren einer geplanten Teilungslinie, die laserbearbeitet werden soll, unter den mehreren geplanten Teilungslinien basierend auf den Ausrichtungsmarkierungen;einen Ausbildungsschritt für eine modifizierte Schicht zum Positionieren, nachdem der Ausrichtungsschritt durchgeführt wurde, eines Fokuspunkts eines Laserstrahls einer Wellenlänge, der durch den Wafer und das Versiegelungselement laufen kann, in einem inneren des Wafers oder des Versiegelungselements und Bestrahlen des Laserstrahls entlang der geplanten Teilungslinie von der vorderen Oberflächenseite des Wafers, um eine modifizierte Schicht in dem inneren des Wafers und des Versiegelungselements auszubilden; undeinen Teilungsschritt zum Aufbringen, nachdem der Ausbildungsschritt für eine modifizierte Schicht ausgeführt wurde, einer äußeren Kraft auf den Wafer und das Versiegelungselement, um den Wafer von einem Teilungsstartpunkt, der durch die modifizierte Schicht gegeben ist, in einzelne Bauelementchips zu teilen, die jeweils mit dem Versiegelungselement versiegelt sind; wobeider Ausrichtungsschritt durchgeführt wird, während Licht in einer geneigten Richtung auf einen Bereich, dessen Bild durch das Bildaufnahmemittel für sichtbares Licht aufgenommen werden soll, mit einem geneigten Leuchtmittel abgestrahlt wird.

Description

  • HINTERGRUND DER ERFINDUNG
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Bearbeitungsverfahren für einen WL-CSP-Wafer.
  • Beschreibung des Stands der Technik
  • Ein WL-CSP (Wafer-level Chip Size Package / Waferlevel-Chipgrößenpackung)-Wafer ist eine Technologie zum Versiegeln nachdem eine Verdrahtungsschicht und Elektroden (Metallstifte) ausgebildet werden, während der WL-CSP-Wafer in einem Zustand eines Wafers ist, einer vorderen Oberflächenseite des Wafers mit Kunststoff und Teilen des Wafers in Bauelemente durch eine Schneidklinge oder dergleichen. Da eine Größe der Packungen, die durch Zerteilen der Wafer erhalten wird, gleich einer Größe der Halbleiterbauelementchips ist, wird die Technologie weit zum Verringern der Größe und zur Gewichtsreduktion angepasst.
  • In einem Herstellungsprozess des WL-CSP-Wafers wird eine Verdrahtungsschicht an einer Bauelementflächenseite eines Bauelementwafers, an welchem mehrere Bauelemente ausgebildet sind, ausgebildet und Metallstifte, die mit Elektroden in Bauelementen verbunden sind, werden durch die Verdrahtungsschicht ausgebildet und dann werden die Metallstifte und die Bauelemente mit Kunststoff versiegelt.
  • Dann wird ein Versiegelungselement dünn ausgestaltet, sodass die Metallstifte an der vorderen Oberfläche des Versiegelungselements freiliegen und dann werden externe Anschlüsse, die Elektrodenerhöhungen genannt werden, an einer Endfläche der Metallstifte ausgebildet. Danach wird der WL-CSP-Wafer durch eine Schneidvorrichtung oder dergleichen geschnitten, um den WL-CSP-Wafer in einzelne CSPs zu teilen.
  • Um die Halbleiterbauelemente vor einem Schlag, Feuchtigkeit oder dergleichen zu schützen, ist es wichtig, die Halbleiterbauelemente mit einem Versiegelungselement zu versiegeln. Normalerweise wird ein Versiegelungsmaterial durch Mischen eines Füllstoffs, der aus SiC ausgebildet ist, in Epoxidkunststoff als ein Versiegelungselement verwendet, sodass der thermische Ausdehnungskoeffizient des Versiegelungselements nahe dem der Halbleiterbauelementchips ist und ein Zerstören der Packungen beim Heizen, die durch einen Unterschied des thermischen Ausdehnungskoeffizienten verursacht wird, verhindert wird.
  • Ein WL-CSP-Wafer wird in einzelne CSPs im Allgemeinen unter Verwendung einer Schneidvorrichtung geteilt. In diesem Fall, da in dem WL-CSP-Wafer ein Bauelement, das verwendet wird, um eine geplante Teilungslinie zu detektieren, mit Kunststoff bedeckt ist, kann ein Zielmuster des Bauelements nicht von der vorderen Oberflächenseite detektiert werden.
  • Darum muss eine Ausrichtung der geplanten Teilungslinie und der Schneidklinge durch Indizieren der geplanten Teilungslinie, Setzen der Elektrodenerhöhungen, die an dem Kunststoff des WL-CSP-Wafers ausgebildet sind, als ein Ziel oder durch Drucken eines Ziels für eine Ausrichtung an der oberen Flächenseite des Kunststoffs durchgeführt werden.
  • Jedoch sind die Elektrodenerhöhungen oder das Ziel, das auf dem Kunststoff gedruckt ist, nicht mit einer hohen Genauigkeit im Vergleich zu den Bauelementen ausgebildet, sodass ein Problem existiert, dass das Ziel eine geringe Genauigkeit als ein Ziel für eine Ausrichtung aufweist. Entsprechend dem Fall, in dem eine geplante Teilungslinie auf der Basis von Elektrodenerhöhungen oder einem gedruckten Ziel indiziert wird, existiert die Möglichkeit, dass ein Schneidort von der geplanten Teilungslinie versetzt ist, was in einem Einschneiden eines Bauelementabschnitts resultiert. Darum hat zum Beispiel die japanische Offenlegungsschrift JP 2013- 74 021 A ein Verfahren vorgeschlagen, entsprechend dem einer Ausrichtung auf der Basis eines Musters des Bauelementwafers durchgeführt wird, das an einer äußeren Umgebung des Wafers freiliegt.
  • DARSTELLUNG DER ERFINDUNG
  • Jedoch ist im Allgemeinen eine Bauteilgenauigkeit an einer äußeren Umgebung des Wafers etwas ungenau und falls eine Ausrichtung auf der Basis eines Musters, das an der äußeren Umgebung des Wafers freiliegt, durchgeführt wird, existiert die Möglichkeit, dass der Wafer an einer Position versetzt von einer geplanten Teilungslinie geteilt wird, und darüber hinaus, in Abhängigkeit von dem Wafer, ist ein Muster des Bauelements nicht an der äußeren Umgebung freigelegt.
  • Es ist darum ein Ziel der vorliegenden Erfindung ein Bearbeitungsverfahren für einen Wafer bereitzustellen, durch das ein Ausrichtungsschritt durch ein Versiegelungselement durchgeführt werden kann, dass die vordere Oberfläche des Wafers bedeckt und Ruß enthält.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Bearbeitungsverfahren für einen Wafer bereitgestellt, bei dem eine vordere Oberfläche des Wafers, an welcher ein Bauelement in jedem Chipbereich, der durch mehrere geplante Teilungslinien aufgeteilt ist, ausgebildet ist, die in einer sich kreuzenden Beziehung an der vorderen Oberfläche des Wafers ausgebildet sind, mit einem Versiegelungselement versiegelt ist und mehrere Erhöhungen einzeln in den Chipbereichen des Versiegelungselements ausgebildet sind, wobei das Bearbeitungsverfahren einen Ausrichtungsschritt zum Aufnehmen eines Bilds einer vorderen Oberflächenseite des Wafers durch das Versiegelungsmaterial mit einem Bildaufnahmemittel für sichtbares Licht von der vorderen Oberflächenseite des Wafers, um Ausrichtungsmarkierungen zu detektieren und Detektieren einer geplanten Teilungslinie, die laserbearbeitet werden soll, unter den mehreren geplanten Teilungslinien basierend auf den Ausrichtungsmarkierungen, einen Ausbildungsschritt für eine modifizierte Schicht zum Positionieren, nachdem der Ausrichtungsschritt ausgeführt wurde, einen Fokuspunkt eines Laserstrahls einer Wellenlänge, die durch den Wafer und das Versiegelungselement laufen kann, in einem inneren des Wafers oder des Versiegelungselements und Bestrahlen des Laserstrahls entlang der geplanten Teilungslinie von der vorderen Oberflächenseite des Wafers, um eine modifizierte Schicht in dem Inneren des Wafers und des Versiegelungselements auszubilden; und einen Teilungsschritt zum Aufbringen, nachdem der Ausbildungsschritt für eine modifizierte Schicht ausgeführt wurde, einer äußeren Kraft auf dem Wafer und dem Versiegelungselement beinhaltet, um den Wafer von einem Teilungsstartpunkt, der durch die modifizierte Schicht gegeben ist, in einzelne Bauelementchips zu teilen, die jeweils mit dem Versiegelungselement versiegelt sind. Der Ausrichtungsschritt wird durchgeführt, während Licht in einer geneigten Richtung auf einen Bereich durch ein geneigtes Leuchtmittel gestrahlt wird, dessen Bild durch das Bildaufnahmemittel für sichtbares Licht aufgenommen werden soll.
  • Entsprechend dem Bearbeitungsverfahren für einen Wafer der vorliegenden Erfindung werden die Ausrichtungsmarkierungen, die an dem Wafer ausgebildet sind, durch das Versiegelungselement mit dem Bildaufnahmemittel für sichtbares Licht detektiert, während licht in einer geneigten Richtung durch das geneigte Leuchtmittel gestrahlt wird, sodass die Ausrichtung auf der Basis der Ausrichtungsmarkierungen durchgeführt werden kann. Darum kann der Ausrichtungsschritt einfach durchgeführt werden, ohne das Versiegelungselement an einem äußeren umfänglichen Abschnitt der vorderen Oberfläche des Wafers zu entfernen, wie im Stand der Technik.
  • Darum ist es möglich, einen Fokuspunkt eines Laserstrahls einer Wellenlänge, der durch den Wafer und das Versiegelungselement laufen kann, in dem inneren des Wafers oder des Versiegelungselements zu setzen, in diesem Zustand einen Laserstrahl von der vorderen Oberflächenseite des Wafers zu bestrahlen, um eine modifizierte Schicht in dem inneren des Wafers und des Versiegelungselements auszubilden, und den Wafer in einzelne Bauelementchips zu teilen, deren vordere Oberfläche mit dem Versiegelungselement versiegelt ist, von einem Teilungsstartpunkt, der durch die modifizierte Schicht gegeben ist.
  • Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst am besten durch ein Studieren der folgenden Beschreibung und des angehängten Anspruchs mit Bezug zu den angehängten Figuren, die eine bevorzugte Ausführungsform der Erfindung zeigen, verstanden.
  • KURZE BESCHREIBUNG DER FIGUREN
    • 1A ist eine perspektivische Explosionsansicht eines WL-CSP-Wafers;
    • 1B ist eine perspektivische Ansicht des WL-CSP-Wafers;
    • 2 ist eine vergrößerte Schnittansicht des WL-CSP-Wafers;
    • 3 ist eine perspektivische Ansicht, die eine Weise darstellt, in welcher der WL-CSP-Wafer auf einem Teilungsband angeklebt ist, das an einem ringförmigen Rahmen befestigt ist;
    • 4 ist eine Schnittansicht, die einen Ausrichtungsschritt darstellt;
    • 5A ist eine Schnittansicht, die einen Ausbildungsschritt für eine modifizierte Schicht darstellt;
    • 5B ist eine partielle vergrößerte Schnittansicht, die den WL-CSP-Wafer in einem Zustand darstellt, in welchem ein Fokuspunkt in dem Inneren des Bauelementwafers positioniert ist;
    • 5C ist eine partielle vergrößerte Schnittansicht des WL-CSP-Wafers in einem Zustand, in dem der Fokuspunkt in dem inneren des Versiegelungselements positioniert ist;
    • 6 ist eine perspektivische Ansicht einer Teilungsvorrichtung;
    • 7A und 7B sind Schnittansichten, die einen Teilungsschritt zeigt; und
    • 8 ist eine partielle vergrößerte Schnittansicht des WL-CSP-Wafers nachdem der Teilungsschritt ausgeführt wurde.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • In dem Folgenden wird eine Ausführungsform der vorliegenden Erfindung detailliert mit Bezug zu den Figuren beschrieben. Mit Bezug zu 1A ist eine perspektivische Explosionsansicht eines WL-CSP-Wafers 27 dargestellt. In 1B ist eine perspektivische Ansicht des WL-CSP-Wafers 27. Wie in 1A dargestellt, sind Bauelemente 15, wie LSIs (large scale integrations) in Bereichen ausgebildet, die durch mehrere geplante Teilungslinien (Straßen) 13 aufgeteilt sind, die in einem Gittermuster an einer vorderen Oberflächenseite 11A des Bauelementwafers 11 ausgebildet sind.
  • Der Bauelementwafer (im Folgenden manchmal einfach als Wafer abkürzend bezeichnet) 11 ist an einer hinteren Flächenseite 11b vorher geschliffen, sodass er auf eine vorbestimmte Dicke (ungefähr 100 bis 200 µm) dünn ausgestaltet ist. Danach, wie in 2 dargestellt, werden mehrere Metallstifte 21, die elektrisch mit Elektroden 17 in den Bauelementen 15 gekoppelt sind, ausgebildet und dann wird die vordere Oberflächenseite 11a des Wafers 11 mit einem Versiegelungselement 23 versiegelt, sodass die Metallstifte 21 darin eingebettet sind.
  • Das Versiegelungselement 23 weist eine Zusammensetzung auf, die Epoxidkunststoff oder Epoxidkunststoff mit Phenolkunststoff von 10,3%, Silica-Füllstoff von 8,53%, Ruß von 0,1 bis 0,2% und einige andere Komponenten von 4,2 bis 4,3% in Massenprozent enthält. Als eine andere Komponente ist zum Beispiel Metallhydroxid, Antimontrioxid, Siliziumdioxid oder dergleichen enthalten.
  • Falls die vordere Oberfläche 11a des Wafers 11 mit dem Versiegelungselement 23 bedeckt und versiegelt ist, das eine solche Zusammensetzung wie oben beschrieben aufweist, dann weist das Versiegelungselement 23 eine schwarze Farbe auf, die aus dem Ruß resultiert, das in einer sehr kleinen Menge in dem Versiegelungsmaterial 23 enthalten ist, und es ist normalerweise schwierig, die vordere Oberfläche 11a des Wafers 11 durch das Versiegelungselement 23 zu sehen. Hier ist der Grund, aus dem Ruß in das Versiegelungselement 23 gemischt ist, dass er hauptsächlich dazu gedacht ist, eine elektrostatische Zerstörung eines Bauelements 15 zu verhindern, und ein Versiegelungsmaterial, das Ruß nicht enthält, ist vorliegend am Markt nicht erhältlich.
  • Als eine andere Ausführungsform, nachdem eine Verdrahtungsschicht an der vorderen Oberfläche 11a des Bauelementwafers 11 ausgebildet ist, können Metallstifte 21, die elektrisch mit den Elektroden 17 in den Bauelementen 15 gekoppelt sind, an der Verdrahtungsschicht ausgebildet werden.
  • Danach wird das Versiegelungselement 23 unter Verwendung einer Oberflächenschneidvorrichtung (eines Oberflächenhobels) der ein Schneidwerkzeug aufweist, das aus einem Einkristalldiamant ausgebildet ist, oder einer Schleifvorrichtung, die Schleifer genannt wird, dünn ausgestaltet. Nachdem das Versiegelungselement 23 dünn ausgestaltet ist, wird eine Endfläche des Metallstifts 21 zum Beispiel durch Plasmaätzen freigelegt.
  • Dann werden Metallerhöhungen 25 aus einem Lot oder dergleichen an den freigelegten Endflächen der Metallstifte 21 durch ein wohlbekanntes Verfahren ausgebildet, um den WL-CSP-Wafer 27 zu vervollständigen. Bei diesem WL-CSP-Wafer 27 der vorliegenden Ausführungsform ist die Dicke des Versiegelungselements 23 ungefähr 100 µm.
  • Wenn der WL-CSP-Wafer 27 durch eine Laserbearbeitungsvorrichtung laserbearbeitet wird, wird der WL-CSP-Wafer 27 vorzugsweise an einem Teilungsband T als ein haftvermittelndes Band angeklebt, dessen äußerer umfänglicher Abschnitt an einem ringförmigen Rahmen F, wie in 3 dargestellt, angeklebt ist. Folglich wird der WL-CSP-Wafer 27 in einem Zustand platziert, in dem dieser an dem ringförmigen Rahmen F durch das Teilungsband T getragen ist. Jedoch, wenn der WL-CSP Wafer 27 durch die Laserbearbeitungsvorrichtung laserbearbeitet werden soll, kann eine Ausführung verwendet werden, in welchem ein haftvermittelndes Band an der hinteren Fläche des WL-CSP-Wafers 27 angebracht wird, ohne dass der ringförmige Rahmen F verwendet wird.
  • In dem Bearbeitungsverfahren für einen Wafer der vorliegenden Erfindung wird ein Ausrichtungsschritt zum Aufnehmen eines Bilds der vorderen Oberfläche 11a eines Bauelementwafers 11 durch ein Versiegelungselement 23 von der vorderen Oberflächenseite eines WL-CSP-Wafers 27 durch ein Versiegelungselement 23 durch ein Bildaufnahmemittel für sichtbares Licht, Detektieren mindestens zweier Ausrichtungsmarkierungen wie Zielmustern, die an der vorderen Oberfläche des Bauelementwafers 11 ausgebildet sind, und dann Detektieren einer geplanten Teilungslinie 13, die geschnitten werden soll, auf der Basis der Ausrichtungsmarkierungen durchgeführt.
  • Dieser Ausrichtungsschritt wird detailliert mit Bezug zu 4 beschrieben. Bevor der Ausrichtungsschritt durchgeführt wird, wird die hintere Flächenseite 11b des Wafers 11 an einem Teilungsband angeklebt, das an seinem äußeren umfänglichen Abschnitt an einem ringförmigen Rahmen F befestigt ist.
  • In dem Ausrichtungsschritt wird ein WL-CSP-Wafer 27 durch einen Einspanntisch 10 einer Laserbearbeitungsvorrichtung mit dem Teilungsband T dazwischen eingefügt angesaugt und gehalten, sodass ein Versiegelungselement 23, das die vordere Oberfläche 11a des Bauelementwafers 11 versiegelt, nach oben freiliegt, wie in 4 dargestellt. Dann wird der ringförmige Rahmen 11 durch eine Klemme 12 geklemmt und fixiert.
  • Bei dem Ausrichtungsschritt wird ein Bild der vorderen Oberfläche des WL-CSP-Wafers 27 durch ein Bildaufnahmeelement wie ein CCD-(Ladungsgekoppeltes Bauelement)-Element einer Bildaufnahmeeinheit 26 für sichtbares Licht aufgenommen. Jedoch, da solche Komponenten wie Silica-Füllstoffe, Ruß und so weiter in dem Versiegelungselement 23 enthalten sind und die Oberfläche des Versiegelungselements uneben ist, läuft das Licht einer vertikalen Beleuchtung der Bildaufnahmeeinheit für sichtbares Licht 26 durch das Versiegelungselement 23 und, sogar wenn ein Bild der vorderen Oberfläche 11a des Wafers 11 mit vertikaler Beleuchtung aufgenommen wird, ist das Bild unscharf und es ist schwierig Ausrichtungsmarkierungen wie Zielmuster aus dem aufgenommenen Bild zu erkennen.
  • Darum wird in dem Ausrichtungsschritt der vorliegenden Ausführungsform zusätzlich zu der vertikalen Beleuchtung der Aufnahmeeinheit 25 für sichtbares Licht, ein anderes Licht in einer geneigten Richtung auf einen bildlich aufgenommenen Bereich von dem geneigten Leuchtmittel 28 gestrahlt, um das unscharf aufgenommene Bild zu verbessern, um es dadurch zu ermöglichen, die Ausrichtungsmarkierungen zu detektieren.
  • Licht, das von dem geneigten Leuchtmittel gestrahlt werden soll, ist vorzugsweise weißes Licht und der Auftreffwinkel des Lichts auf der vorderen Oberfläche des WL-CSP Wafers 27 ist vorzugsweise in dem Bereich von 30° bis 60°. Vorzugsweise beinhaltet die Bildaufnahmeeinheit 26 für sichtbares Licht einen Belichter, welcher die Belichtungszeit oder dergleichen anpassen kann.
  • Dann wird der Einspanntisch 10 um 8-Grad gedreht, sodass eine gerade Linie, welche die Ausrichtungsmarkierungen verbindet, parallel zu einer Bearbeitungszufuhrrichtung positioniert ist und der Einspanntisch 10, der in 5A dargestellt ist, wird in einer Richtung orthogonal zu der Bearbeitungszufuhrrichtung X1 um einen Abstand gleich eines Abstands zwischen den Ausrichtungsmarkierungen und dem Zentrum der geplanten Teilungslinien 13 bewegt, um eine geplante Teilungslinie 13, die laserbearbeitet werden soll, zu detektieren.
  • Nachdem der Ausrichtungsschritt durchgeführt wurde, wie in 5A dargestellt, wird ein Laserstrahl LB einer Wellenlänge (zum Beispiel 1064 nm), die durch den Bauelementwafer 11 und das Versiegelungselement 23 laufen kann, von einem Laserkopf (Kondensor) 16 der Laserbearbeitungsvorrichtung entlang einer geplanten Teilungslinie 13 von der vorderen Oberflächenseite des WL-CSP-Wafers 27 mit einem Fokuspunkt in dem inneren des Bauelementwafers 11 oder dem inneren des Versiegelungselements 23 positioniert abgestrahlt und in diesem Zustand wird der Einspanntisch 10 für eine Bearbeitung in einer Richtung einer Pfeilmarkierung X1 oder einer Richtung einer anderen Pfeilmarkierung X2 zugeführt, um einen Ausbildungsschritt für eine modifizierte Schicht zum Ausbilden modifizierter Schichten 29 (29a, 29b) in dem inneren des Bauelementwafers und dem inneren des Versiegelungselements 23 auszubilden.
  • Bei dem Ausbildungsschritt für eine modifizierte Schicht ist der Fokuspunkt des Laserstrahls LB in dem Inneren des Bauelementwafers 11, wie in 5B dargestellt, positioniert und in diesem Zustand wird der Einspanntisch 10 für eine Bearbeitung in der Richtung des Pfeils X1 zugeführt, um einen Fokuspunkt 29a in dem inneren des Bauelementwafers 11 auszubilden.
  • Dann, wie in 5C dargestellt, ist der Fokuspunkt des Laserstrahls LB in dem inneren des Versiegelungselements 23 positioniert und der Einspanntisch 10 wird für eine Bearbeitung in der Richtung der Pfeilmarkierung X1 zugeführt, um eine modifizierte Schicht 29b in dem inneren des Versiegelungselements 23 auszubilden.
  • Nachdem dieser Ausbildungsschritt für eine modifizierte Schicht sukzessive in Vorwärts und Rückwärtsbewegungen entlang einer geplanten Teilungslinie 13 ausgeführt wurde, die sich in der ersten Richtung erstreckt, wird der Einspanntisch 10 um 90° gedreht und dann wird der Ausbildungsschritt für eine modifizierte Schicht sukzessive in Vorwärts und Rückwärtsbewegungen entlang einer geplanten Teilungslinie 13 ausgeführt, die sich in der zweiten Richtung orthogonal zu der ersten Richtung erstreckt.
  • Nachdem der Ausbildungsschritt für eine modifizierte Schicht durchgeführt wurde, wird eine Teilungsvorrichtung 50, die in 6 dargestellt ist, verwendet, um eine äußere Kraft auf dem WL-CSP-Wafer 27 aufzubringen, um einen Teilungsschritt zum Teilen des WL-CSP-Wafer in einzelne Bauelementchips 31 auszuführen. Die Teilungsvorrichtung 50, die in 6 dargestellt ist, beinhaltet ein Rahmenhalteelement 52 zum Halten eines ringförmigen Rahmens F und ein Bandausdehnungsmittel 54 zum Ausdehnen eines Teilungsbands T, das an dem ringförmigen Rahmen F befestigt ist, der an dem Rahmenhalteelement 52 gehalten ist.
  • Das Rahmenhaltemittel 52 ist aus einem ringförmigen Rahmenhalteelement 56 und mehreren Klemmen 58 als Fixierungsmittel, die an einer äußeren Umgebung des Rahmenhalteelements 56 angeordnet sind, ausgebildet. Das Rahmenhalteelement 56 weist eine obere Fläche auf, die eine Aufnahmefläche 56a zum daran platzierten Aufnehmen eines ringförmigen Rahmens F ausbildet, und ein ringförmige Rahmen F wird an der Aufnahmefläche 56a platziert.
  • Der ringförmige Rahmen F, der an der Aufnahmefläche 56a platziert ist, wird an dem Rahmenhalteelement 56 durch die Klemmen 58 fixiert. Das Rahmenhaltemittel 52, das in dieser Weise ausgestaltet ist, ist beweglich in der aufwärtigen und der abwärtigen Richtung durch das Bandausdehnungsmittel 54 getragen.
  • Das Bandausdehnungsmittel 54 beinhaltet eine Ausdehnungstrommel 60, die an der inneren Seite des ringförmigen Rahmenhalteelements 56 angeordnet ist. Ein oberes Ende der Ausdehnungstrommel 60 ist mit einem Deckel 62 verschlossen. Die Ausdehnungstrommel 60 weist einen inneren Durchmesser auf, der kleiner als der innere Durchmesser des ringförmigen Rahmens F aber größer als der äußere Durchmesser des WL-CSP-Wafers 27 ist, der an einem Teilungsband T, das an dem ringförmigen Rahmen F befestigt ist, angeklebt werden soll.
  • Die Ausdehnungstrommel 60 weist einen Trägerflansch 64 auf, der integral an einem unteren Ende davon ausgebildet ist. Das Bandausdehnungsmittel 54 weist ferner ein Antriebsmittel 66 zum Bewegen des ringförmigen Rahmenhalteelements 56 in einer aufwärtigen und abwärtigen Richtung auf. Das Antriebsmittel 66 ist aus mehreren Luftzylindern 68 ausgebildet, die an dem Trägerflansch 64 angeordnet sind und eine Kolbenstange 70 von jedem der Luftzylinder 68 ist mit einer unteren Fläche des Rahmenhalteelements 56 verbunden.
  • Das Antriebsmittel 66, das aus den mehreren Luftzylindern 68 ausgebildet ist, bewegt das ringförmige Rahmenhalteelement 56 in einer aufwärtigen und abwärtigen Richtung, sodass die Aufnahmefläche 56a davon zwischen einer Referenzposition auf einer Höhe gleich der Höhe der Oberfläche des Deckels 62, der ein oberes Ende der Ausdehnungstrommel 60 ist, und einer Ausdehnungsposition um eine vorbestimmte Menge tiefer von dem oberen Ende der Ausdehnungstrommel 60 positioniert wird.
  • Ein Teilungsschritt des WL-CSP-Wafers 27, der unter Verwendung der Teilungsvorrichtung 50 durchgeführt wird, die in einer solchen Weise wie oben ausgestaltet ist, wird mit Bezug zu 7A und 7B beschrieben. Wie in 7A dargestellt, ist der ringförmige Rahmen F, der den WL-CSP-Wafer 27 mit dem Teilungsband dazwischen eingefügt trägt, an der Aufnahmefläche 56a des Rahmenhalteelements 56 platziert und an dem Rahmenhalteelement 56 durch die Klemmen 58 fixiert. Darauf ist das Rahmenhalteelement 56 an der Bezugsposition positioniert, an welcher die Aufnahmefläche 56a auf einer Höhe im Wesentlichen gleich, zu der des oberen Endes der Ausdehnungstrommel 60 positioniert ist.
  • Dann werden die Luftzylinder 68 angetrieben, um die Aufnahmefläche 56a zu der Ausdehnungsposition zu bewegen, die in 7B dargestellt ist. Folglich, da der ringförmige Rahmen F, der an der Aufnahmefläche 56a des Rahmenhalteelements 56 fixiert ist, abgesenkt wird, wird das Teilungsband T, das an dem ringförmigen Rahmen F befestigt ist, gegen die obere Endkante der Ausdehnungstrommel 60 in Anlage gebracht und im Allgemeinen in radiale Richtungen ausgedehnt.
  • Als ein Ergebnis wirkt eine Zugkraft radial auf den WL-CSP-Wafer 37, der an dem Teilungsband T angebracht ist. Wenn die Zugkraft radial auf den WL-CSP-Wafer in dieser Weise wirkt, wird der WL-CSP-Wafer 27, wie in der ausgedehnten Schnittansicht von 8 angegeben, entlang einer geplanten Teilungslinie 13 von einem Teilungsstartpunkt geschnitten, der durch die modifizierte Schicht 29a, die in dem Bauelementwafer 11 ausgebildet ist, und der modifizierten Schicht 29b gegeben ist, die in dem Versiegelungselement 23 entlang einer geplanten Teilungslinie 13 ausgebildet ist, worauf der WL-CSP-Wafer 27 in einzelne Bauelementchips 31 geteilt wird, die jeweils eine Oberfläche mit dem Versiegelungselement 23 versiegelt aufweisen.

Claims (1)

  1. Bearbeitungsverfahren für einen Wafer, bei dem eine vordere Oberfläche des Wafers, an welchem ein Bauelement in jedem der Chipbereiche ausgebildet ist, die durch mehrere sich kreuzende Teilungslinien aufgeteilt sind, die in einer kreuzenden Beziehung an der vorderen Oberfläche des Wafers ausgebildet sind, mit einem Versiegelungsmaterial versiegelt ist und mehrere Erhöhungen einzeln in den Chipbereichen des Versiegelungselements ausgebildet sind, wobei das Bearbeitungsverfahren aufweist: einen Ausrichtungsschritt zum Aufnehmen eines Bilds einer vorderen Oberflächenseite des Wafers durch das Versiegelungselement durch ein Bildaufnahmemittel für sichtbares Licht von der vorderen Oberflächenseite des Wafers, um Ausrichtungsmarkierungen zu detektieren, und Detektieren einer geplanten Teilungslinie, die laserbearbeitet werden soll, unter den mehreren geplanten Teilungslinien basierend auf den Ausrichtungsmarkierungen; einen Ausbildungsschritt für eine modifizierte Schicht zum Positionieren, nachdem der Ausrichtungsschritt durchgeführt wurde, eines Fokuspunkts eines Laserstrahls einer Wellenlänge, der durch den Wafer und das Versiegelungselement laufen kann, in einem inneren des Wafers oder des Versiegelungselements und Bestrahlen des Laserstrahls entlang der geplanten Teilungslinie von der vorderen Oberflächenseite des Wafers, um eine modifizierte Schicht in dem inneren des Wafers und des Versiegelungselements auszubilden; und einen Teilungsschritt zum Aufbringen, nachdem der Ausbildungsschritt für eine modifizierte Schicht ausgeführt wurde, einer äußeren Kraft auf den Wafer und das Versiegelungselement, um den Wafer von einem Teilungsstartpunkt, der durch die modifizierte Schicht gegeben ist, in einzelne Bauelementchips zu teilen, die jeweils mit dem Versiegelungselement versiegelt sind; wobei der Ausrichtungsschritt durchgeführt wird, während Licht in einer geneigten Richtung auf einen Bereich, dessen Bild durch das Bildaufnahmemittel für sichtbares Licht aufgenommen werden soll, mit einem geneigten Leuchtmittel abgestrahlt wird.
DE102018215817.7A 2017-09-19 2018-09-18 Bearbeitungsverfahren für einen wafer Active DE102018215817B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017178724A JP7007052B2 (ja) 2017-09-19 2017-09-19 ウェーハの加工方法
JP2017-178724 2017-09-19

Publications (2)

Publication Number Publication Date
DE102018215817A1 DE102018215817A1 (de) 2019-03-21
DE102018215817B4 true DE102018215817B4 (de) 2024-07-25

Family

ID=65527212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018215817.7A Active DE102018215817B4 (de) 2017-09-19 2018-09-18 Bearbeitungsverfahren für einen wafer

Country Status (6)

Country Link
JP (1) JP7007052B2 (de)
KR (1) KR102607962B1 (de)
CN (1) CN109514744B (de)
DE (1) DE102018215817B4 (de)
SG (1) SG10201807863RA (de)
TW (1) TWI769311B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112164670B (zh) * 2020-09-28 2023-09-26 珠海天成先进半导体科技有限公司 一种ccga器件的视觉对位植柱装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030063278A1 (en) 2001-09-28 2003-04-03 Zaidi Shoaib Hasan Method for overlay metrology of low contrast features
JP2013074021A (ja) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd アライメント方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05337668A (ja) * 1992-06-09 1993-12-21 Toshiba Corp レーザ溶接装置
JPH06258056A (ja) * 1993-03-05 1994-09-16 Tokyo Seimitsu Co Ltd 半導体ウエハの形状認識装置
JP2002057143A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 浮遊異物検出装置
JP4127614B2 (ja) * 2002-01-17 2008-07-30 本田技研工業株式会社 レーザ溶接装置および溶接方法
JP2006134971A (ja) * 2004-11-04 2006-05-25 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP5221007B2 (ja) * 2006-05-31 2013-06-26 アイシン精機株式会社 発光ダイオードチップ及びウェハ分割加工方法
JP5828683B2 (ja) * 2011-06-07 2015-12-09 株式会社ディスコ 加工装置
KR20130071386A (ko) * 2011-12-20 2013-06-28 닛토덴코 가부시키가이샤 기판 소편화 방법 및 이것을 사용한 기판 소편화 장치
JP2014003274A (ja) * 2012-05-25 2014-01-09 Nitto Denko Corp 半導体装置の製造方法及びアンダーフィル材
JP2016013557A (ja) * 2013-02-13 2016-01-28 住友化学株式会社 レーザー光照射装置及び光学部材貼合体の製造装置
JP6157890B2 (ja) * 2013-03-26 2017-07-05 日東電工株式会社 アンダーフィル材、封止シート及び半導体装置の製造方法
KR102215918B1 (ko) * 2013-03-27 2021-02-16 하마마츠 포토닉스 가부시키가이샤 레이저 가공 장치 및 레이저 가공 방법
KR102070087B1 (ko) * 2013-04-29 2020-01-30 삼성전자주식회사 반도체 소자 제조방법
JP6066854B2 (ja) * 2013-07-30 2017-01-25 株式会社ディスコ ウエーハの加工方法
JP6113019B2 (ja) * 2013-08-07 2017-04-12 株式会社ディスコ ウエーハの分割方法
JP2016015438A (ja) * 2014-07-03 2016-01-28 株式会社ディスコ アライメント方法
JP6360411B2 (ja) * 2014-10-09 2018-07-18 株式会社ディスコ ウエーハの加工方法
JP2016129202A (ja) * 2015-01-09 2016-07-14 株式会社ディスコ ウエーハの加工方法
JP6494334B2 (ja) * 2015-03-05 2019-04-03 株式会社ディスコ デバイスチップの製造方法
JP2016166120A (ja) * 2015-03-06 2016-09-15 三星ダイヤモンド工業株式会社 積層基板の加工方法及びレーザ光による積層基板の加工装置
JP6339514B2 (ja) * 2015-03-25 2018-06-06 Ｔｏｗａ株式会社 切断装置及び切断方法
JP6560040B2 (ja) * 2015-07-06 2019-08-14 株式会社ディスコ ウエーハの加工方法
JP2017092129A (ja) * 2015-11-05 2017-05-25 株式会社ディスコ ウエーハの加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030063278A1 (en) 2001-09-28 2003-04-03 Zaidi Shoaib Hasan Method for overlay metrology of low contrast features
JP2013074021A (ja) 2011-09-27 2013-04-22 Disco Abrasive Syst Ltd アライメント方法

Also Published As

Publication number Publication date
JP7007052B2 (ja) 2022-01-24
DE102018215817A1 (de) 2019-03-21
TWI769311B (zh) 2022-07-01
CN109514744A (zh) 2019-03-26
JP2019054188A (ja) 2019-04-04
KR20190032193A (ko) 2019-03-27
KR102607962B1 (ko) 2023-11-29
CN109514744B (zh) 2022-03-04
SG10201807863RA (en) 2019-04-29
TW201916136A (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
DE102017206400B4 (de) Bearbeitungsverfahren für einen wafer
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102006054073B4 (de) Vereinzelungsvorrichtung und Verfahren zum Vereinzeln eines Halbleitersubstrats
DE102005047110B4 (de) Waferteilungsverfahren und -teilungsvorrichtung
DE102018205905A1 (de) SiC-Waferherstellungsverfahren
DE202014011497U1 (de) Laserbearbeitungsvorrichtung
DE102016221544B4 (de) Waferbearbeitungsverfahren
DE102017222047A1 (de) Sic-waferherstellungsverfahren
DE102014215392A1 (de) Optikbauelementwafer-Bearbeitungsverfahren
DE102008022745A1 (de) Waferunterteilungsverfahren
DE102005047982A1 (de) Waferunterteilungsverfahren
DE102019212840B4 (de) SiC-SUBSTRATBEARBEITUNGSVERFAHREN
DE102015221485A1 (de) Waferbearbeitungsverfahren
DE102010030339B4 (de) Bearbeitungsverfahren für Halbleiterwafer
DE102020204896A1 (de) Bearbeitungsvorrichtung und werkstückbearbeitungsverfahren
DE102020212097A1 (de) Waferbearbeitungsverfahren und waferbearbeitungsvorrichtung
DE102018215817B4 (de) Bearbeitungsverfahren für einen wafer
DE102018215249A1 (de) Bearbeitungsverfahren für einen Wafer
DE102014209555A1 (de) Laserbearbeitungsvorrichtung
DE102018215247A1 (de) Bearbeitungsverfahren für einen Wafer
DE102016101452B4 (de) Inspektion elektronischer Chips durch Rückseitenbeleuchtung
DE102014226050A1 (de) Bauelementwafer-Bearbeitungsverfahren
DE102018215820A1 (de) Bearbeitungsverfahren für einen wafer
DE102020211655A1 (de) Bearbeitungsvorrichtung und Verfahren zur Bearbeitung von Wafern
DE102018215271A1 (de) Bearbeitungsverfahren für einen wafer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division