DE102018214569A1 - Unipolarer Siliziumkarbidleistungstransistor mit hochleitfähigem Kanalgebiet - Google Patents

Unipolarer Siliziumkarbidleistungstransistor mit hochleitfähigem Kanalgebiet Download PDF

Info

Publication number
DE102018214569A1
DE102018214569A1 DE102018214569.5A DE102018214569A DE102018214569A1 DE 102018214569 A1 DE102018214569 A1 DE 102018214569A1 DE 102018214569 A DE102018214569 A DE 102018214569A DE 102018214569 A1 DE102018214569 A1 DE 102018214569A1
Authority
DE
Germany
Prior art keywords
silicon carbide
section
unipolar
charge carrier
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018214569.5A
Other languages
English (en)
Inventor
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102018214569.5A priority Critical patent/DE102018214569A1/de
Priority to PCT/EP2019/072934 priority patent/WO2020043766A1/de
Publication of DE102018214569A1 publication Critical patent/DE102018214569A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Unipolarer Siliziumkarbidtransistor (100) umfassend ein mit einem bestimmten Ladungsträgertyp dotierten Siliziumkarbidsubstrat (101), das eine Vorderseite und eine Rückseite aufweist, wobei die Rückseite der Vorderseite gegenüberliegt, wobei auf der Vorderseite des Siliziumkarbidsubstrats (101) ein Sourceanschluss (102) und Gatebereiche (103) und auf der Rückseite des Siliziumkarbidsubstrats ein Drainanschluss (104) angeordnet sind, dadurch gekennzeichnet, dass seitlich der Gatebereiche (103) ein erster Bereich (105) mit Siliziumkarbid angeordnet ist, der unterschiedliche Dotierungskonzentrationen des bestimmten Ladungsträgertyps aufweist, und eine Oberseite des ersten Bereichs (105) mit dem Sourceanschluss (102) elektrisch verbunden ist.

Description

  • Stand der Technik
  • Die Erfindung betrifft einen unipolaren Siliziumkarbidtransistor und ein Verfahren zum Herstellen eines unipolaren Siliziumkarbidtransistors.
  • Transistoren für die Leistungselektronik auf der Basis von Siliziumkarbid weisen geringere Einschaltwiderstände bei höheren Durchbruchspannungen auf als konventionelle Siliziumbauteile. Am weitesten verbreitet sind vertikale MOSFETs sowie Trench-MOSFETs. Das Funktionsprinzip der MOSFETs basiert auf einer sperrenden Wirkung eines npn-Übergangs. Mit Hilfe von Implantation oder Epitaxie wird innerhalb einer n-dotierten Schicht ein p-dotierter Bereich erzeugt. Der p-dotierte Bereich ist mit einer Gateelektrode elektrisch verbunden. Die Gateelektrode ist durch ein Dielektrikum von der n-dotierten Schicht elektrisch isoliert. Durch Anlegen einer positiven Gatespannung sammeln sich Minoritätsladungsträger an der Grenzfläche des Dielektrikums zum p-dotierten Bereich. Dadurch bildet sich ein Strompfad durch den p-dotierten Bereich und der Transistor wird elektrisch leitend.
  • Die Herstellung von SiC-MOSFETs erfordert eine Vielzahl von teilweise aufwändigen Prozessschritten. Die benötigte p-Dotierung muss beispielsweise mittels Hochenergieimplantation hergestellt werden. Für die Erzeugung von Bereichen mit verschiedener Dotierung sind zudem diverse Lithographieebenen nötig.
  • Ein SiC-Mosfet weist für Anwendungen kleiner 1000 V einen hohen Kanalwiderstand auf. Dieser ist durch eine hohe Defektdichte am Übergang zwischen Siliziumkarbid und dem Dielektrikum bedingt.
  • Die Aufgabe der Erfindung ist es den Kanalwiderstand zu verringern.
  • Offenbarung der Erfindung
  • Ein unipolarer Siliziumkarbidtransistor umfasst ein mit einem bestimmten Ladungsträgertyp dotiertes Siliziumkarbidsubstrat. Das Siliziumkarbidsubstrat weist eine Vorderseite und eine Rückseite auf, wobei die Rückseite der Vorderseite gegenüberliegt. Auf der Vorderseite sind ein Sourceanschluss und Gatebereiche und auf der Rückseite ein Drainanschluss angeordnet. Erfindungsgemäß ist seitlich der Gatebereiche ein erster Bereich mit Siliziumkarbid angeordnet, der unterschiedliche Dotierungskonzentrationen des bestimmten Ladungsträgertyps aufweist. Die Oberseite des ersten Bereichs ist mit dem Sourceanschluss elektrisch verbunden.
  • Der Vorteil ist hierbei, dass der Kanalwiderstand gering ist.
  • In einer Weiterbildung weist der erste Bereich einen ersten Abschnitt auf, der auf dem Siliziumkarbidsubstrat angeordnet ist und eine erste Dotierungskonzentration des bestimmten Ladungsträgertyps aufweist. Der erste Abschnitt ist seitlich durch einen ersten Teil einer ersten Isolationsschicht begrenzt, der unterhalb der Gatebereiche angeordnet ist. Der erste Bereich weist einen zweiten Abschnitt auf, der auf dem ersten Abschnitt angeordnet ist und die erste Dotierungskonzentration des bestimmten Ladungsträgertyps aufweist. Der zweite Abschnitt ist seitlich durch einen zweiten Teil der ersten Isolationsschicht begrenzt, der seitlich der Gatebereiche angeordnet ist. Der erste Bereich weist einen dritten Abschnitt auf, der auf dem zweiten Abschnitt angeordnet ist und die erste Dotierungskonzentration des bestimmten Ladungsträgertyps aufweist. Der dritte Abschnitt ist seitlich durch eine zweite Isolationsschicht begrenzt. Der erste Bereich weist einen vierten Abschnitt auf, der auf dem dritten Abschnitt angeordnet ist. Der vierte Abschnitt weist eine zweite Dotierungskonzentration des bestimmten Ladungsträgertyps auf und ist seitlich durch die zweite Isolationsschicht begrenzt.
  • Vorteilhaft ist hierbei, dass der Transistor nur Dotierungen mit dem bestimmten Ladungsträgertypen aufweist.
  • In einer weiteren Ausgestaltung ist der bestimmte Ladungsträgertyp n.
  • Der Vorteil ist hierbei, dass keine p-Dotierung im ersten Bereich notwendig ist, um eine sperrende Charakteristik des Transistors zu erzeugen.
  • In einer Weiterbildung weisen die Gatebereiche Polysilizium auf.
  • Der Vorteil ist hierbei, dass für die Herstellung der Gatebereiche lediglich eine Maske notwendig ist, sodass ein aufwändiger Justageprozess entfällt.
  • In einer Weiterbildung weist ein Verhältnis einer Tiefe des ersten Bereichs zu einer bestimmten Weite des ersten Bereichs mindestens einen Wert von fünf aufweist, wobei die bestimmte Weite insbesondere geringer als 100 nm ist. Mit anderen Worten die bestimmte Weite des ersten Bereichs ist schmal.
  • Vorteilhaft ist hierbei, dass eine einfache Verdrängung der Ladungsträger mittels Bandverbiegung der Leitungs- und Valenzbandkanten erfolgt, um die sperrende Charakteristik des Transistors zu erreichen.
  • In einer weiteren Ausgestaltung ist die zweite Dotierungskonzentration des bestimmten Ladungsträgertyps höher als die erste Dotierungskonzentration des bestimmten Ladungsträgertyps.
  • Der Vorteil ist hierbei, dass ein erster Ohm'scher Kontakt zwischen dem vierten Abschnitt und dem Sourceanschluss erzeugt wird.
  • In einer Weiterbildung weist der erste Teil der ersten Isolationsschicht eine größere Dicke auf als der zweite Teil der ersten Isolationsschicht.
  • Vorteilhaft ist hierbei, dass die Oxidfeldbelastung unterhalb der Gatebereiche bzw. Gateanschlüsse gering und die Durchbruchspannung des Transistors hoch ist.
  • Das erfindungsgemäße Verfahren zur Herstellung eines unipolaren Siliziumkarbidtransistors umfasst das Erzeugen einer ersten Halbleiterschicht auf einer Vorderseite eines Siliziumkarbidsubstrats und das Erzeugen einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht. Das Verfahren umfasst das Erzeugen eines ersten Bereichs, der sich von einer Oberfläche der zweiten Halbleiterschicht bis in die erste Halbleiterschicht erstreckt und eine bestimmte Weite aufweist, sowie das Erzeugen einer ersten Isolationsschicht auf der ersten Halbleiterschicht. Das Verfahren umfasst das Erzeugen von Gatebereichen, die seitlich des ersten Bereichs angeordnet sind. Das Verfahren umfasst das Erzeugen einer zweiten Isolationsschicht, die strukturiert auf den zweiten Bereichen angeordnet ist und das Erzeugen eines ersten Kontaktbereichs auf der Vorderseite des Siliziumkarbidsubstrats. Das Verfahren umfasst das Erzeugen eines zweiten Kontaktbereichs auf einer Rückseite des Siliziumkarbidsubstrats, wobei die Rückseite des Siliziumkarbidsubstrats der Vorderseite des Siliziumkarbidsubstrats gegenüberliegt.
  • Der Vorteil ist hierbei, dass keine p-Dotierung des ersten Bereichs bzw. des Siliziumkarbids notwendig ist. Dies führt zu einer deutlichen Reduktion der Prozessschritte im Vergleich zum konventionellen SiC-MOSFET. Zudem können durch Ausnutzen von SiC-spezifischen Eigenschaften Prozessschritte eingespart werden.
  • Der erfindungsgemäße Inverter umfasst einen erfindungsgemäßen unipolaren Siliziumkarbidtransistor.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. den abhängigen Patentansprüchen.
  • Figurenliste
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
    • 1 einen unipolaren Siliziumkarbidtransistor,
    • 2a eine SiC-Finne des unipolaren Siliziumkarbidtransistors,
    • 2b eine Verteilung einer Leitungsbandenergie in Abhängigkeit einer angelegten Gatespannung,
    • 2c eine Verteilung einer Elektronendichte in Abhängigkeit der angelegten Gatespannung, und
    • 3 ein Verfahren zur Herstellung eines Siliziumkarbidtransistors.
  • 1 zeigt einen unipolaren Siliziumkarbidtransistor 100. Der Siliziumkarbistransistor 100 umfasst ein stark n-dotiertes Siliziumkarbidsubstrat 101. Die Dotierungskonzentration des Siliziumkarbidsubstrats 101 beträgt beispielsweise 5e18 1/cm3. Auf dem Siliziumkarbidsubstrat 101 ist ein schwach n-dotiertes SiC-Driftgebiet 108 angeordnet. Die Dotierungskonzentration des SiC-Driftgebiets beträgt ungefähr 1e16 1/cm3. Der Siliziumkarbidtransistor 100 weist einen Sourceanschluss 102, Gateanschlüsse bzw. Gatebereiche 103 und einen Drainanschluss 104 auf. Ein erster Teil der ersten Isolationsschicht 106 ist unterhalb der Gatebereiche angeordnet und ein zweiter Teil der ersten Isolationsschicht 106 ist seitlich der Gatebereiche angeordnet. Die Gatebereiche 103 sind mittels einer ersten Isolationsschicht 106 vom Siliziumkarbidsubstrat 101 elektrisch getrennt. Die Gatebereiche 103 weisen beispielsweise p-dotiertes Polysilizium auf. Auf den Gatebereichen 103 ist eine zweite Isolationsschicht 107 angeordnet. Ein erster Bereich 105 ist seitlich der Gatebereiche 103 angeordnet. Der erste Bereich 105 umfasst SiC. Der erste Bereich 105 weist einen ersten Abschnitt 111, einen zweiten Abschnitt 112, einen dritten Abschnitt 113 und einen vierten Abschnitt 114 auf. Das bedeutet der erste Bereich bildet eine Finne.
  • Der erste Abschnitt 111 ist seitlich durch den ersten Teil der ersten Isolationsschicht 106 begrenzt. Der erste Abschnitt 111 ist selbstleitend und fungiert als Zuleitung zum darunterliegenden SiC-Driftgebiet 108. Der zweite Abschnitt 112 ist auf dem ersten Abschnitt 111 angeordnet und fungiert als Kanalgebiet. Seitlich grenzt das Kanalgebiet an den zweiten Teil der ersten Isolationsschicht 106 an. Der zweite Teil der ersten Isolationsschicht 106 ist dünn, beispielsweise 40 nm. Der dritte Abschnitt 113 ist auf dem zweiten Abschnitt 112 angeordnet und ist seitlich durch die zweite Isolationsschicht 107 begrenzt. Der dritte Abschnitt 113 ist selbstleitend und fungiert als Zuleitung zum vierten Abschnitt 114, der auf dem dritten Abschnitt 113 angeordnet ist. Der erste Abschnitt 111, der zweite Abschnitt 112 und der dritte Abschnitt 113 weisen eine niedrige Dotierungskonzentration vom Ladungsträgertyp n auf, z. B. 1e16 1/cm3. Der vierte Abschnitt 114 weist eine hohe Dotierungskonzentration vom Ladungsträgertyp n auf, beispielsweise 5e18 1/cm3. Der vierte Abschnitt 114 ist elektrisch mit dem Sourceanschluss 102 verbunden und bildet einen ersten Ohm'schen Kontakt. Der Kanalbereich des Siliziumkarbidtransistors 100 ist selbstsperrend und wird durch Anlegen einer positiven Spannung an die Gatebereiche 103 leitend. Dadurch wird der gesamte erste Bereich 105 bzw. die Finne leitfähig. Auf diese Weise fließt ein Strom zwischen dem Sourceanschluss 102 und dem Drainanschluss 104. Mit anderen Worten die sperrenden Eigenschaften des erfindungsgemäßen Siliziumkarbidtransistors werden dabei durch die sehr schmale Finne, insbesondere einen definierten Bereich der Finne, der seitlich vom Gatedielektrikum begrenzt wird und dem Gatemetall bestimmt. In dem definierten Bereich werden die Ladungsträger durch Bandverbiegung aus der Finne verdrängt. Dazu muss das Gatemetall eine Austrittsarbeit aufweisen, die das Fermi-Niveau in Bezug auf die Leitungsbandkante von SiC und der ersten Isolationsschicht absenkt. Durch das Absenken des Fermi-Niveaus erfolgt eine lokale Umwandlung des n-dotierten SiCs in einen intrinsischen Zustand. Die Fermi-Energie im SiC wandert in die Bandlückenmitte und das SiC der Finne wird lokal isolierend durch Verarmung und somit selbstsperrend. Die Finne muss schmaler sein, als der Bereich über den die Verarmung stattfindet. Durch Anlegen einer positiven Spannung an die Gatebereiche wird die Fermi-Energie wieder angehoben und der Bereich der Finne, der zwischen den Gatebereichen liegt wird energetisch leitend.
  • Der unipolare Leistungstransistor kann beispielsweise in elektrischen Antriebssträngen im EV/HEV in DC/DC-Wandlern oder Invertern angewendet werden. Des Weiteren kann der unipolare Leistungstransistor in einem Fahrzeugladegerät Einsatz finden oder in Invertern für Haushaltsgeräte, wie z. B. Waschmaschinen.
  • 2a zeigt einen Ausschnitt des unipolaren Siliziumkarbidtransistors aus 1. Es handelt sich hierbei um die SiC-Finne des unipolaren Siliziumkarbidtransistors. 2a zeigt dabei Gatebereiche 203, einen ersten Bereich 205 bzw. die Finne bestehend aus SiC, die erste Isolationsschicht 205 und einen Teil des SiC-Driftgebiets. Eine gestrichelte Linie zeigt die Position eines Schnitts, dessen Daten in den 2b und 2c gezeigt sind.
  • 2b zeigt eine Verteilung des energetischen Niveaus der Leitungsbandkante in Abhängigkeit einer angelegten Gatespannung. Auf der Abzisse ist die bestimmte Weite der ersten Bereiche bzw. Finne und auf der Ordinate die Leitungsbandkantenenergie aufgetragen. Die Fermi-Energie bzw. das Fermi-Niveau liegt bei 0 eV. Eine erste Kennlinie 220 zeigt den Verlauf der Leitungsbandkantenenergie über die bestimmte Weite der Finne bei einer Gatespannung von Vg=0 V. Die Leitungsbandkante des SiC weist im Bereich der bestimmten Weite einen Wert oberhalb von 1,5 eV. Das bedeutet die Leitungsbandkantenenergie liegt deutlich oberhalb des Fermi-Niveaus. Der Bereich der Finne zwischen den Gatebereichen bzw. Gateanschlüssen ist somit ein intrinsischer Halbleiter, d. h. es befinden sich keine Ladungsträger in der Finne. Durch Anlegen einer positiven Gatespannung gezeigt in der zweiten Kennlinie 221 für Vg=0,5 V, in der dritten Kennlinie 222 für Vg=1 V, in der vierten Kennlinie 223 für Vg=1,5 V und in der fünften Kennlinie 224 für Vg=2 V wird die Fermi-Energie erhöht und rückt näher an die Leitungsbandkante in der Finne. Korrespondierend nimmt die Ladungsträgerdichte, d. h. die Elektronendichte in der Finne zu, wie in 2c gezeigt. In 2c ist auf der Abzisse die bestimmte Weite der Finne und auf der Ordinate die Elektronendichte aufgetragen. Eine sechste Kennlinie 225 zeigt hierbei die Elektronendichte bei Vg=1V, eine siebte Kennlinie 226 die Elektronendichte bei Vg=1,5 V und eine achte Kennlinie 227 die Elektronendichte bei Vg=2 V. Mit anderen Worten die Finne kann durch Anlegen einer Gatespannung in einen leitfähigen Zustand überführt werden, sodass die Finne für den Betrieb eines Transistors geeignet ist. Die Schwellenspannung bei der die Finne in einen leitfähigen Zustand überführt wird ist abhängig von der bestimmten Weite der Finne und einer Austrittsarbeit des Gatemetalls. Ist die SiC-Finne beispielsweise n-dotiert und das Gatedielektrikum beispielsweise Siliziumdioxid wird ein Gatemetall mit einer möglichst großen Austrittsarbeit benötigt, um eine hohe Schwellenspannung zu realisieren. Daher umfasst das Gatemetall in einem Ausführungsbeispiel p-dotiertes Polysilizium.
  • Der Stromfluss findet im aufgeschalteten Zustand über die gesamte Finne statt. Die Mobilität des Kanals wird nicht durch die Interface-Zustände am Übergang zwischen der SiC-Finne und der ersten Isolationsschicht 206 beschränkt wie bei einem konventionellen SiC-MOSFET. Die Mobilität des Kanals kann die Mobilität im Bulk erreichen. Der erreichbare Kanalwiderstand ist durch die höhere Mobilität deutlich geringer als beim konventionellen SiC-MOSFET. Dies ist besonders vorteilhaft, da bei Anwendungen im Spannungsbereich unterhalb von 1000 V der Kanalwiderstand den Gesamtwiderstand des MOSFETs dominiert.
  • 3 zeigt ein Verfahren 300 zur Herstellung eines unipolaren Siliziumkarbidtransistors. Das Verfahren startet mit einem Schritt 310, in dem eine erste Halbleiterschicht auf einer Vorderseite eines Siliziumkarbidsubstrats erzeugt wird. In einem folgenden Schritt 320 wird eine zweite Halbleiterschicht auf der ersten Halbleiterschicht erzeugt. Die erste Halbleiterschicht und die zweite Halbleiterschicht können beispielsweise mittels Epitaxie oder mittels Implantation erzeugt werden. Sowohl das Siliziumkarbidsubstrat, die erste Halbleiterschicht als auch die zweite Halbleiterschicht sind n-dotiert. Die zweite Halbleiterschicht weist dabei eine höhere Dotierungskonzentration auf als die erste Halbleiterschicht und das Siliziumkarbidsubstrat. Die Dotierungskonzentration beträgt für die erste Halbleiterschicht beispielsweise 1e16 1/cm3 und für die zweite Halbleiterschicht beispielsweise 5e18 1/cm3. In einem folgenden Schritt 330 wird ein erster Bereich mit Hilfe von Photolithographie und Trockenätzen, z. B. RIE, erzeugt, wobei der erste Bereich eine bestimmte Weite aufweist und sich von einer Oberfläche der zweiten Halbleiterschicht bis in die erste Halbleiterschicht erstreckt. Mit anderen Worten es wird eine Finne auf dem Siliziumkarbidsubstrat erzeugt, die abschnittsweise eine unterschiedliche Dotierung aufweist. Die Höhe des ersten Bereichs beträgt beispielsweise 1 µm. Abhängig von der Genauigkeit des optischen Lithographiesystems können in einem optionalen Schritt 332 ein thermisches Oxid abgeschieden werden und in einem weiteren optionalen Schritt 334 das thermische Oxid nasschemisch beispielsweise mit Hilfe von Fluorwasserstoff entfernt werden. Dadurch kann der erste Bereich eine sehr schmale Weite aufweisen, beispielsweise 100 nm. Mit Hilfe dieser der optischen Lithographie nachgelagerten Schritte kann eine beliebig schmale Finne hergestellt werden, da die thermische Oxidation sehr gut kontrollierbar ist. In einem folgenden Schritt 340 wird eine erste Isolationsschicht auf der ersten Halbleiterschicht bzw. auf den vom vorhergehenden Schritt 330 freigelegten Bereichen der ersten Halbleiterschicht aufgebracht. Die erste Isolationsschicht fungiert als Gateoxid. Die erste Isolationsschicht umfasst beispielsweise SiO2 und weist beispielsweise eine Dicke von 40 nm auf. Optional wird in einem Schritt 338, der zeitlich vor dem Schritt 340 ausgeführt wird, ein Dielektrikum auf der ersten Halbleiterschicht aufgebracht. Dadurch kann eine größere Dicke des Gateoxids unterhalb der Gatebereiche erzeugt werden als an den Seitenflächen der Gatebereiche. Dadurch wird die Oxidfeldbelastung im Betrieb des Siliziumkarbidtransistors reduziert. In einem folgenden Schritt 350 werden die Gatebereiche erzeugt, die seitlich des ersten Bereichs angeordnet sind. Dabei wird eine Metallschicht abgeschieden und mit Hilfe eines gerichteten Trockenätzverfahrens strukturiert. Die Metallschicht umfasst beispielsweise bordotiertes Polysilizium. In einem folgenden Schritt 360 wird eine zweite Isolationsschicht auf den zweiten Bereichen und der ersten Isolationsschicht angeordnet. Dies erfolgt mittels Abscheidens einer Oxidschicht, z. B. SiO2, HTO oder TEOS und Trockenätzen, sodass eine Oberfläche des ersten Bereichs kontaktierbar ist, d. h. freiliegt. Alternativ kann die zweite Isolationsschicht mittels thermischer Oxidation der Metallschicht erzeugt werden, d. h. Polysilizium wird thermisch oxidiert. Das Siliziumkarbid der Finne wird dabei nicht beeinträchtigt, da die Oxidationstemperatur von Polysilizium niedriger ist als die von Siliziumkarbid. In einem folgenden Schritt 370 wird ein erster Kontaktbereich auf der Vorderseite des Siliziumkarbidsubstrats erzeugt, d. h. ein erster Ohm'scher Kontakt. Der erste Kontaktbereich wird erzeugt, indem Nickel vollflächig abgeschieden wird, z. B. durch Sputtern. Anschließend wird ein Annealingschritt durchgeführt, sodass das Nickel mit der freiliegenden Siliziumkarbidfinne ein Silicid bildet. Anschließend wird das überschüssige Nickel, das auf der zweiten Isolationsschicht angeordnet ist und nicht silicidiert ist mit Hilfe eines nasschemischen Schritts entfernt, z. B. mittels ANPE. Der erste Kontaktbereich fungiert als Sourceanschluss. In einem folgenden Schritt 380 wird ein zweiter Kontaktbereich auf einer Rückseite des Siliziumkarbidsubstrats erzeugt, wobei die Rückseite des Siliziumkarbidsubstrats der Vorderseite des Siliziumkarbidseite gegenüberliegt. Das bedeutet, es wird ein zweiter Ohm'scher Kontakt erzeugt, der als Drainanschluss fungiert.

Claims (9)

  1. Unipolarer Siliziumkarbidtransistor (100) umfassend ein mit einem bestimmten Ladungsträgertyp dotierten Siliziumkarbidsubstrat (101), das eine Vorderseite und eine Rückseite aufweist, wobei die Rückseite der Vorderseite gegenüberliegt, wobei auf der Vorderseite des Siliziumkarbidsubstrats (101) ein Sourceanschluss (102) und Gatebereiche (103) und auf der Rückseite des Siliziumkarbidsubstrats ein Drainanschluss (104) angeordnet sind, dadurch gekennzeichnet, dass seitlich der Gatebereiche (103) ein erster Bereich (105) mit Siliziumkarbid angeordnet ist, der unterschiedliche Dotierungskonzentrationen des bestimmten Ladungsträgertyps aufweist, und eine Oberseite des ersten Bereichs (105) mit dem Sourceanschluss (102) elektrisch verbunden ist.
  2. Unipolarer Siliziumkarbidtransistor (100) nach Anspruch 1, dadurch gekennzeichnet, dass der erste Bereich (105), • einen ersten Abschnitt (111) aufweist, der auf dem Siliziumkarbidsubstrat (101) angeordnet ist und eine erste Dotierungskonzentration des bestimmten Ladungsträgertyps aufweist, wobei der erste Abschnitt seitlich durch einen ersten Teil einer ersten Isolationsschicht (106) begrenzt ist, der unterhalb der Gatebereiche (103) angeordnet ist, • einen zweiten Abschnitt (112) aufweist, der auf dem ersten Abschnitt (111) angeordnet ist und die erste Dotierungskonzentration des bestimmten Ladungsträgertyps aufweist, wobei der zweite Abschnitt (112) seitlich durch einen zweiten Teil der ersten Isolationsschicht (106) begrenzt ist, der seitlich der Gatebereiche (103) angeordnet ist, • einen dritten Abschnitt (113) aufweist, der auf dem zweiten Abschnitt (112) angeordnet ist und die erste Dotierungskonzentration des bestimmten Ladungsträgertyps aufweist, wobei der dritte Abschnitt (113) seitlich durch eine zweite Isolationsschicht (107) begrenzt ist, und • einen vierten Abschnitt (114) aufweist, der auf dem dritten Abschnitt (113) angeordnet ist und eine zweite Dotierungskonzentration des bestimmten Ladungsträgertyps aufweist, wobei der vierte Abschnitt (114) seitlich durch die zweite Isolationsschicht (107) begrenzt ist.
  3. Unipolarer Siliziumkarbidtransistor (100) nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der bestimmte Ladungsträgertyp n ist.
  4. Unipolarer Siliziumkarbidtransistor (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Gatebereiche (103) Polysilizium aufweisen.
  5. Unipolarer Siliziumkarbidtransistor (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Verhältnis einer Tiefe des ersten Bereichs zu einer bestimmten Weite des ersten Bereichs mindestens einen Wert von fünf aufweist, wobei die bestimmte Weite insbesondere geringer als 100 nm ist.
  6. Unipolarer Siliziumkarbidtransistor (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Dotierungskonzentration des bestimmten Ladungsträgertyps höher ist als die erste Dotierungskonzentration des bestimmten Ladungsträgertyps.
  7. Unipolarer Siliziumkarbidtransistor (100) nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass der erste Teil der ersten Isolationssicht (106), eine größere Dicke aufweist als der zweite Teil der ersten Isolationsschicht (106).
  8. Verfahren (300) zur Herstellung eines unipolaren Siliziumkarbidtransistors mit den Schritten: • Erzeugen (310) einer ersten Halbleiterschicht auf einer Vorderseite eines Siliziumkarbidsubstrats, • Erzeugen (320) einer zweiten Halbleiterschicht auf der ersten Halbleiterschicht, • Erzeugen (330) eines ersten Bereichs, der sich von einer Oberfläche der zweiten Halbleiterschicht bis in die erste Halbleiterschicht erstreckt und eine bestimmte Weite aufweist, • Erzeugen (340) einer ersten Isolationsschicht auf der ersten Halbleiterschicht, • Erzeugen (350) von Gatebereichen, die seitlich des ersten Bereichs angeordnet sind, • Erzeugen (360) einer zweiten Isolationsschicht, die strukturiert auf den Gatebereichen angeordnet ist, • Erzeugen (370) eines ersten Kontaktbereichs auf der Vorderseite des Siliziumkarbidsubstrats, und • Erzeugen (380) eines zweiten Kontaktbereichs auf einer Rückseite des Siliziumkarbidsubstrats, wobei die Rückseite des Siliziumkarbidsubstrats der Vorderseite des Siliziumkarbidsubstrats gegenüberliegt.
  9. Inverter mit mindestens einem unipolaren Siliziumkarbidtransistor (100) nach einem der Ansprüche 1 bis 7.
DE102018214569.5A 2018-08-29 2018-08-29 Unipolarer Siliziumkarbidleistungstransistor mit hochleitfähigem Kanalgebiet Pending DE102018214569A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102018214569.5A DE102018214569A1 (de) 2018-08-29 2018-08-29 Unipolarer Siliziumkarbidleistungstransistor mit hochleitfähigem Kanalgebiet
PCT/EP2019/072934 WO2020043766A1 (de) 2018-08-29 2019-08-28 Unipolarer siliziumkarbidleistungstransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018214569.5A DE102018214569A1 (de) 2018-08-29 2018-08-29 Unipolarer Siliziumkarbidleistungstransistor mit hochleitfähigem Kanalgebiet

Publications (1)

Publication Number Publication Date
DE102018214569A1 true DE102018214569A1 (de) 2020-03-05

Family

ID=67810595

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018214569.5A Pending DE102018214569A1 (de) 2018-08-29 2018-08-29 Unipolarer Siliziumkarbidleistungstransistor mit hochleitfähigem Kanalgebiet

Country Status (2)

Country Link
DE (1) DE102018214569A1 (de)
WO (1) WO2020043766A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010000033A1 (en) * 1999-05-28 2001-03-15 Baliga Bantval Jayant Methods of forming power semiconductor devices having tapered trench-based insulating regions therein
US20130137230A1 (en) * 2011-11-30 2013-05-30 Infineon Technologies Austria Ag Semiconductor Device with Field Electrode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903189A (en) * 1988-04-27 1990-02-20 General Electric Company Low noise, high frequency synchronous rectifier
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
US5672889A (en) * 1995-03-15 1997-09-30 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
CN106158650A (zh) * 2015-04-16 2016-11-23 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010000033A1 (en) * 1999-05-28 2001-03-15 Baliga Bantval Jayant Methods of forming power semiconductor devices having tapered trench-based insulating regions therein
US20130137230A1 (en) * 2011-11-30 2013-05-30 Infineon Technologies Austria Ag Semiconductor Device with Field Electrode

Also Published As

Publication number Publication date
WO2020043766A1 (de) 2020-03-05

Similar Documents

Publication Publication Date Title
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102013010245A1 (de) Halbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE102013224134A1 (de) Halbleiterbauelement
DE102008055689A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE19931324A1 (de) Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE3509899A1 (de) Mos-transistoranordnung mit veraenderlicher leitfaehigkeit
DE102010062721A1 (de) Halbleiterbauelement mit verbessertem Einschaltwiderstand
DE102019004795A1 (de) Kurzschlussleistung für siliciumcarbid-halbleitervorrichtung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE19630628A1 (de) Siliciumkarbidtransistor mit hoher Durchbruchspannung
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102017217234A1 (de) Halbleitervorrichtung
DE102015118616B3 (de) Latchup-fester Transistor
DE112012002481T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102019109368A1 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE112013000866T5 (de) SiC Vorrichtung mit hoher Sperrspannung, abgeschlossen durch einen Abflachungskantenabschluss
DE19943390A1 (de) Halbleiterbauelement
DE102018214569A1 (de) Unipolarer Siliziumkarbidleistungstransistor mit hochleitfähigem Kanalgebiet

Legal Events

Date Code Title Description
R163 Identified publications notified