DE102018132009A1 - Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie - Google Patents

Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie Download PDF

Info

Publication number
DE102018132009A1
DE102018132009A1 DE102018132009.4A DE102018132009A DE102018132009A1 DE 102018132009 A1 DE102018132009 A1 DE 102018132009A1 DE 102018132009 A DE102018132009 A DE 102018132009A DE 102018132009 A1 DE102018132009 A1 DE 102018132009A1
Authority
DE
Germany
Prior art keywords
wafer
silicon wafer
soi
film
stir
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018132009.4A
Other languages
English (en)
Inventor
Yang Liu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenyang Silicon Tech Co Ltd
SHENYANG SILICON TECHNOLOGY Co Ltd
Original Assignee
Shenyang Silicon Tech Co Ltd
SHENYANG SILICON TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenyang Silicon Tech Co Ltd, SHENYANG SILICON TECHNOLOGY Co Ltd filed Critical Shenyang Silicon Tech Co Ltd
Publication of DE102018132009A1 publication Critical patent/DE102018132009A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie, wobei ein erster Siliziumwafer als Rohstoff bereitgestellt und der Reihe nach eine Oxidation, eine Implantation, ein Bonden, ein Wafersplitten und eine Folienaufklebung durchgeführt wird. Dabei erfolgt die Folienaufklebung gemäß der technischen Anforderung, dass ein Kratzen an der Vorder- und Rückseite des SOI-Wafers bei der Folienaufklebung mittels einer Folienaufklebungsanlage vermieden wird und der Siliziumwafer bei der Ansaugung durch die Anlage nicht herabfallen kann, wobei eine Blaufolie mit einer Dicke von 0 bis 0,5 mm verwendet wird, wobei die Folie auf die Rückseite des Siliziumwafers aufgeklebt wird, sodass nun eine Folie an der Rückseite des Siliziumwafers anhaftet, wobei danach unter Verwendung von konzentrierter Flusssäure die Oxidationsschicht an der Kante der Vorderseite des Siliziumwafers entfernt wird, wobei anschließend mittels einer konzentrierten SC1-Lösung die Folie von der Rückseite des SOIs entfernt wird und danach eine Reinigung mit SC1 und SC2 erfolgt, wobei mit einer Einrichtung die STIR der Kante des SOIs geprüft wird, wobei diese nun geringer als 0,3 µm ist. Bei der vorliegenden Erfindung wird die Oxidationsschicht an der Kante nach dem Aufkleben einer Blaufolie entfernt und somit eine geringe SITR realisiert. Somit wird ein Anfasvorgang weggelassen, sodass eine verbesserte STIR des SOIs verwirklicht wird. Die vorliegende Erfindung eignet sich für die industrielle Produktion und ermöglicht eine Serienfertigung. Somit können große wirtschaftliche und gesellschaftliche Werte erzielt werden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung von SOI-Elementen (SOI = Silicon-On-Insulator, d.h. Silizium auf Isolator, wobei bei diesen Strukturen zwischen einer oberen Siliziumschicht und einem unteren Substrat eine vergrabene Oxidationsschicht eingeführt ist) und stellt insbesondere ein Verfahren zur Änderung der STIR (site total indicator reading, lokale Ebenheitsabweichung) der Kante eines SOIs durch Aufkleben einer Folie bereit.
  • STAND DER TECHNIK
  • Mit der Weiterentwicklung der Siliziumbearbeitungstechnik in China werden die Bearbeitungsqualität und Prüfverfahren bei der Bearbeitung von Wafern zunehmend wichtiger. Die Qualitätsprüfung bildet einen wichtigen Bestandteil eines Bearbeitungsprozesses. Dabei sind die Prüfung und die Prüfverfahren für einige wichtige Parameter, beispielsweise die Krümmung, die Dicke und die Gesamtvariation der Dicke, bei der Bearbeitung von Wafern von besonderem Interesse für die Hersteller von Wafern und der entsprechenden Geräte. Wafer-Prüfsysteme mit einem hohen Automatisierungsgrad wurden bereits entwickelt. Beispielsweise haben die amerikanischen Firmen ADE, TENCOR, TROPEL und SILTEC automatische Prüfsysteme entwickelt, die die Anforderungen der Benutzer an die Wafer-Prüfung erfüllen können. Ein Beispiel ist das Wafer-Prüfsystem Typ-700 der Firma ADE. Ein derartiges System weist einen modularen Aufbau auf und kann neben der Prüfung der Krümmung, der Dicke und der Gesamtvariation der Dicke eines Wafers auch verschiedene Parameter einschließlich der Krümmung (TIR), der Dicke (FPD) und der Gesamtvariation der Dicke (LSL) messen. Zudem sind verschiedene Prüfungen, beispielsweise eine Prüfung des spezifischen elektrischen Widerstands, der Dotierungsstärke und des Oberflächenglanzes möglich. Mit einem hohen Automatisierungsgrad können 60 Wafer pro Stunde gehandhabt werden. Des Weiteren ist auch das Auto-Sort-Waferprüfsystem Typ 900 der Firma TROPEL erhältlich, bei dem es sich angeblich zurzeit um dasjenige automatische Waferprüfsystem mit dem umfangreichsten Funktionsumfang handelt. Bei der Bearbeitung von Wafern variieren die Anforderungen der Waferprüfung und die Anwendungen von Hersteller zu Hersteller.
  • Somit besteht der Bedarf für ein Verfahren zur Änderung der STIR der Kante eines SOIs mit hoher Flexibilität und Durchführbarkeit.
  • AUFGABE DER ERFINDUNG
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie bereitzustellen.
  • AUFGABE DER ERFINDUNG
  • Erfindungsgemäß wird die vorstehende Aufgabe gelöst durch ein Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie mit den Merkmalen nach Anspruch 1. Vorteilhafte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • Das erfindungsgemäße Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie ist dadurch gekennzeichnet, dass nach der Bereitstellung eines Siliziumwafers als Rohstoff der Reihe nach eine Oxidation, eine Implantation, ein Bonden, ein Wafersplitten und eine Folienaufklebung erfolgen, wobei die Folienaufklebung gemäß der folgenden technischen Anforderungen durchgeführt wird: ein Kratzen an der Vorder- und Rückseite des SOI-Wafers soll bei der Folienaufklebung durch die Verwendung einer Folienaufklebeanlage vermieden werden und der Siliziumwafer soll, wenn dieser durch die Anlage angesaugt wird, nicht herabfallen, wobei eine Blaufolie mit einer Dicke von 0 bis 0,5 mm verwendet wird und eine beliebige in der Halbleiterbranche eingesetzte Blaufolie verwendbar ist, wobei die Folie auf die Rückseite des Siliziumwafers aufgeklebt wird, sodass die Folie auf der Rückseite des Siliziumwafers angeordnet ist. Danach wird unter Verwendung von konzentrierter Flusssäure eine an der Kante der Vorderseite des Siliziumwafers ausgebildete Oxidationsschicht entfernt (da auf der Rückseite die Folie angeordnet ist, wird die Rückseite des SOIs nicht beschädigt), wobei anschließend mittels einer konzentrierten SC1-Lösung die Folie von der Rückseite des SOIs entfernt wird und danach eine Reinigung mit SC1 und SC2 erfolgt (die Reinigung mit SC1 und SC2 erfolgt gemäß der entsprechenden Industrienorm), wobei mit einer entsprechenden Prüfeinrichtung, z.B. Typ 9600, die STIR der Kante des SOIs geprüft wird, wobei die STIR geringer als 0,3 µm ist. Der spezifische elektrische Widerstand und die Kristallorientierung des als Rohstoff eingesetzten Wafers werden abhängig von den tatsächlichen Anforderungen gewählt.
  • Das Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie erfolgt vorzugsweise unter den nachfolgend erläuterten technischen Voraussetzungen.
  • Der Schritt der Oxidation umfasst im Speziellen eine Oxidation der Oberfläche einer Seite des als Rohstoff eingesetzten Siliziumwafers, um dadurch einen Siliziumwafer mit einer Oxidationsschicht zu erhalten. Durch anschließendes Waschen werden danach Verunreinigungen von der Oberfläche entfernt und verschiedene Parameter, einschließlich der Teilchen an der Oberfläche des mit einer Oxidationsschicht versehenen Siliziumwafers und der Dicke der Oxidationsschicht, unter Verwendung einer Prüfvorrichtung, geprüft, wobei ein Siliziumwafer, der den Anforderungen entspricht, für die spätere Verwendung ausgewählt wird.
  • Der Schritt der Implantation umfasst im Speziellen die Implantation von H+ - Ionen in einen mit einer Oxidationsschicht versehenen Siliziumwafer, wobei die Implantation bis zu einer gewünschten Tiefe erfolgt, wobei für die Implantation bestimmte Implantationsbedingungen ausgewählt werden, nämlich die Energie, die Dosiermenge, die Strahlgröße und der Winkel, gewählt werden, wobei nach der Implantation ein Waschen gemäß der nachfolgend beschriebenen Bedingungen erfolgt. Im Speziellen erfolgt das Waschen mit konzentrierter Schwefelsäule, SC1 und SC2, um Verunreinigungen von der Oberfläche zu entfernen. Anschließend erfolgt die Prüfung verschiedener Parameter, einschließlich der Teilchen an der Oberfläche des mit einer implantierten Oxidationsschicht versehenen Siliziumwafers, und der geometrischen Parameter unter Verwendung einer Prüfvorrichtung, wobei ein Siliziumwafer, der die Bedingungen für eine gewünschte Anwendung erfüllt (angesichts der unterschiedlichen Anforderungen in verschiedenen Produkten ist keine Verallgemeinerung möglich), für die spätere Verwendung ausgewählt wird.
  • Der Schritt des Bondens umfasst im Speziellen die Bereitstellung eines weiteren Siliziumwafers, wobei dieser ein oxidierter oder blanker (unbehandelter) Wafer ist, dessen spezifischer elektrischer Widerstand und dessen Kristallorientierung den Anforderungen entsprechend gewählt ist. Durch Waschen der Oberfläche des zweiten Siliziumwafers werden die natürliche Oxidations schicht und Verunreinigungen von der Oberfläche entfernt. Danach erfolgt eine Prüfung der Teilchen an der Oberfläche des Siliziumwafers unter Verwendung einer Prüfvorrichtung, wobei ein Siliziumwafer, der die Anforderungen erfüllt (Anforderungen an Teilchen variieren von Produkt zu Produkt, sodass keine konkreten Daten angegeben werden können), mit dem ersten mit einer implantierten Oxidationsschicht versehenen Siliziumwafer gebondet wird und der gebondete Wafer nach Ablauf einer bestimmten Aktivierungszeit für die beiden Wafer einem Niedertemperatur-Glühvorgang bei 100 bis 350 °C unterzogen wird, um dadurch einen implantierten gebondeten Wafer zu erhalten.
  • Der Wafersplittvorgang erfolgt durch Einlegen des gebondeten Wafers in eine Wafersplittmaschine und durch dessen Behandlung durch einen Wafersplittprozess, in welchem der Wafer zuerst in einer Kammer bis auf 100 bis 200 °C erwärmt wird, dann für 10 bis 30 min warmgehalten wird und anschließend ein Mikrowellen-Magnetronkopf eingeschalten wird, um einen Wafersplittvorgang einzuleiten, der 1 bis 10 min dauert, wonach ein SOI-Produkt erhalten wird.
  • Der Niedertemperatur-Glühvorgang umfasst die folgenden Schritte: Durchführung eines Niedertemperatur-Glühvorgangs bei einer Temperatur von 100 bis 300 °C für 2 bis 5 Stunden nach dem Schritt des Bondens und vor dem Schritt des Wafersplittens.
  • Die Gestaltung der vorliegenden Erfindung folgt dem folgenden Prinzipien und zeichnet sich durch die nachfolgend genannten vorteilhaften Wirkungen aus:
    1. 1. Bei dem Verfahren gemäß der vorliegenden Erfindung erfolgen u.a. Schritte zur Oxidation, zur Implantation, zum Bonden und ein Niedertemperatur-Glühvorgang, wobei für einen gebondeten Siliziumwafer mittels eines Mikrowellen-Wafersplittverfahrens ein Wafersplittvorgang durchgeführt wird, um dadurch eine SOI-Struktur zu bilden, wobei auf die Rückseite des SOIs eine Folie aufgeklebt wird und unter Verwendung von konzentrierter Flusssäure die Oxidationsschicht an der Kante der Vorderseite des Wafers entfernt wird, während die Oxidationsschicht an der Rückseite durch das Abkleben derselben mit der Folie erhalten bleibt, wobei danach die Folie wieder entfernt wird, wobei somit eine SOI-Struktur erhalten wird, deren STIR geringer als 0,3 µm ist. Bei herkömmlichen Verfahren erfolgt üblicherweise eine Anfasung, sodass eine große SITR zu erwarten ist. Dementgegen wird bei dem erfindungsgemäßen Verfahren nach Aufkleben einer Blaufolie die Oxidationsschicht an der Kante entfernt und somit eine geringe SITR realisiert.
    2. 2. Das erfindungsgemäße Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie weist gegenüber einem Anfasverfahren eine deutlich verbesserte technische Wirkung auf. Nach Abschluss eines Anfasvorgangs weist eine SOI nämlich eine große STIR auf, die größer als 0,5 µm ist, wohingegen bei der vorliegenden Erfindung der Anfasvorgang wegfällt und somit eine verbesserte STIR für die SOI-Struktur ermöglicht wird.
    3. 3. Das erfindungsgemäße Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie eignet sich für die industrielle Produktion und ermöglicht eine Serienfertigung. Bei der vorliegenden Erfindung wird ein Anfasvorgang durch ein Folienaufklebeverfahren ersetzt, was eine erhöhte Effizienz und eine verbesserte Ausbeute ermöglicht.
  • Gegenüber dem Stand der Technik zeichnet sich die vorliegende Erfindung durch deutlich bessere technische Eigenschaften des Produkts und große erzielbare wirtschaftliche und soziale Werte aus.
  • Figurenliste
    • 1 zeigt ein Prozess-Flussdiagramm eines erfindungsgemäßen Verfahrens zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie, und
    • 2 zeigt als Vergleichsbeispiel ein Prozess-Flussdiagramm eines Verfahrens nach dem Stand der Technik.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Erstes Ausführungsbeispiel
  • Bei einem erfindungsgemäßen Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie, wird zuerst ein erster Siliziumwafer als Rohstoff bereitgestellt, für den der Reihe nach ein Oxidationsschritt, ein Implantationsschritt, ein Schritt zum Bonden, ein Schritt zum Wafersplitten und ein Schritt zur Folienaufklebung durchgeführt werden. Dabei erfolgt die Folienaufklebung gemäß den technischen Anforderungen in einer Weise, dass ein Kratzen an der Vorder- und Rückseite des SOI-Wafers bei der Folienaufklebung mittels einer Folienaufklebungsanlage vermieden wird und der Siliziumwafer beim Ansaugen durch die Anlage nicht herabfallen kann, wobei eine Blaufolie mit einer Dicke von 0 bis 0,5 mm verwendet wird und eine beliebige in der Halbleiterbranche eingesetzte Blaufolie zur Anwendung denkbar ist, wobei die Folie auf die Rückseite des Siliziumwafers aufgeklebt wird, sodass nun eine Folie an der Rückseite des Siliziumwafers anhaftet. Danach wird unter Verwendung von konzentrierter Flusssäure die Oxidationsschicht an der Kante der Vorderseite des Siliziumwafers entfernt, wobei aufgrund der an der Rückseite vorhandenen Folie die Rückseite des SOIs dabei nicht beschädigt wird, wobei anschließend mittels einer konzentrierten SC1-Lösung die Folie von der Rückseite des SOIs entfernt wird und danach eine Reinigung mit SC1 und SC2 erfolgt (die Reinigung mit SC1 und SC2 erfolgt gemäß der entsprechenden Industrienorm, sodass auf eine Erläuterung derselben hierin verzichtet wird), wobei mit einer entsprechenden Prüfeinrichtung, z.B. Typ 9600, die STIR der Kante des SOIs geprüft wird, wobei diese nun geringer als 0,3 µm ist. Der spezifische elektrische Widerstand und die Kristallorientierung des als Rohstoff eingesetzten Wafers werden den tatsächlichen Anforderungen entsprechend gewählt.
  • Bei der SC1-Reinigungsflüssigkeit ist das Verhältnis von Ammoniakwasser : Wasserstoffperoxid : Wasser gleich 1:1:5 - 1:2:7, und bei der SC2-Reinigungsflüssigkeit ist das Verhältnis von Chlorwasserstoff : Wasserstoffperoxid : Wasser gleich 1:1:6 - 1:2:8, wobei die Konzentration von Chlorwasserstoff, Ammoniakwasser und Wasserstoffperoxid jeweils bei 37%, 27% und 30% liegt.
  • Der Oxidationsschritt umfasst die Oxidation der Oberfläche einer Seite des als Rohstoff verwendeten ersten Siliziumwafers, um einen Siliziumwafer mit einer Oxidationsschicht zu erhalten. Dieser wird anschließend zum Entfernen der Verunreinigungen von der Oberfläche gewaschen und einer Prüfung verschiedener Parameter, einschließlich der Teilchen an der Oberfläche des mit einer Oxidationsschicht versehenen Siliziumwafers und der Dicke der Oxidationsschicht, unterzogen, wobei hierzu eine entsprechende Prüfvorrichtung verwendet wird, wobei ein Siliziumwafer, der bestimmten Anforderungen entspricht, für die spätere Verwendung ausgewählt wird.
  • Der Implantationsschritt umfasst die Implantation von H+ - Ionen in den mit einer Oxidationsschicht versehenen Siliziumwafer bis zu einer gewünschten Tiefe, wobei die Implantation bestimmten Implantationsbedingungen entsprechend, d.h. abhängig von der Energie, der Dosiermenge, der Strahlgröße und dem Winkel, erfolgt, wobei der Wafer nach der Implantation gewaschen wird, wobei das Waschen mit konzentrierter Schwefelsäule, SC1 und SC2 erfolgt, um Verunreinigungen von der Oberfläche zu entfernen, wobei anschließend eine Prüfung verschiedener Parameter, einschließlich der Teilchen an der Oberfläche des mit einer implantierten Oxidationsschicht versehenen Siliziumwafers , und der geometrischen Parameter unter Verwendung einer Prüfvorrichtung erfolgt, wobei ein Siliziumwafer, der bestimmten Bedingungen entspricht (angesichts der unterschiedlichen Bedingungen für verschiedene Produkte ist keine Verallgemeinerung möglich), für eine spätere Verwendung ausgewählt wird.
  • Der Schritt zum Bonden umfasst die folgenden Schritte: Bereitstellen eines weiteren Siliziumwafers, der ein oxidierter oder blanker Wafer ist, dessen spezifischer elektrischer Widerstand und dessen Kristallorientierung den Anforderungen entsprechend gewählt sind, Waschen der Oberfläche des neu bereitgestellten zweiten Siliziumwafers, um die natürliche Oxidationsschicht und Verunreinigungen von dessen Oberfläche zu entfernen, und anschließende Prüfung der Teilchen an der Oberfläche des Siliziumwafers unter Verwendung einer entsprechenden Prüfvorrichtung, wobei ein Siliziumwafer, der bestimmte Anforderungen erfüllt (die Anforderungen bezüglich der Teilchen variieren von Produkt zu Produkt, sodass keine konkreten Daten angegeben werden können), mit dem mit einer implantierten Oxidationsschicht versehenen Siliziumwafer gebondet wird, wobei der gebondete Wafer nach Ablauf einer bestimmten Aktivierungszeit für die beiden Wafer einem Niedertemperatur-Glühvorgang bei 100 bis 350 °C ausgesetzt wird, um dadurch einen implantierten gebondeten Wafer zu erhalten.
  • Der Wafersplittvorgang umfasst folgende Schritte: Einlegen des gebondeten Wafers in eine Wafersplittmaschine und Behandeln desselben in einen Wafersplittprozess, in welchem der Wafer in einer Kammer bis auf 100 bis 200 °C erwärmt und für 10 bis 30 min warmgehalten wird, wobei anschließend ein Mikrowellen-Magnetronkopf eingeschalten wird, um einen Wafersplittvorgang einzuleiten, der für 1 bis 10 min andauert, wonach ein SOI-Produkt erhalten wird.
  • Der Niedertemperatur-Glühvorgang umfasst die Durchführung eines Niedertemperatur-Glühvorgangs bei einer Temperatur von 100 bis 300 °C für 2 bis 5 Stunden nach dem Bonden und vor dem Wafersplitten.
  • Das erfindungsgemäße Verfahren gemäß dem vorliegenden Ausführungsbeispiel folgt den folgenden Prinzipien und zeichnet sich durch die nachfolgend erläuterten vorteilhaften Wirkungen aus:
    1. 1. Bei dem Verfahren gemäß der vorliegenden Erfindung werden aufeinanderfolgen u.a. ein Oxidationsschritt, ein Implantationsschritt, ein Schritt zum Bonden und ein Niedertemperatur-Glühvorgang durchgeführt, wobei für einen gebondeten Siliziumwafer mittels eines Mikrowellen-Wafersplittverfahrens ein Wafersplittvorgang durchgeführt wird, um eine SOI-Struktur zu bilden, wobei auf die Rückseite der SOI-Struktur eine Folie aufgeklebt wird und unter Verwendung von konzentrierter Flusssäure die Oxidationsschicht an der Kante der Vorderseite entfernt wird, während dabei die Oxidationsschicht an der Rückseite zurückbleibt, wobei danach die Folie wieder von der Rückseite entfernt wird, wobei die STIR der so behandelten SOI-Struktur geringer als 0,3 µm ist. Bei herkömmlichen Verfahren erfolgt dazu eine Anfasung, sodass eine große SITR zu erwarten ist. Hingegen wird bei dem Verfahren gemäß der vorliegenden Erfindung nach Aufkleben einer Blaufolie die Oxidationsschicht an der Kante entfernt und somit eine geringe SITR erzielt.
    2. 2. Das erfindungsgemäße Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie hat deutlich bessere technische Eigenschaften im Vergleich zu einem herkömmlichen Anfasverfahren (vgl. 2). Nach Abschluss eines Anfasvorgangs weist eine herkömmliche SOI-Struktur eine große STIR, die größer als 0,5 µm ist, auf, wohingegen mit der vorliegenden Erfindung der Anfasvorgang entfällt und somit eine verbesserte STIR des SOIs erzielt wird.
    3. 3. Das erfindungsgemäße Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie eignet sich für die industrielle Produktion und ermöglicht eine Serienfertigung. Dabei wird ein Anfasvorgang durch ein Folienaufklebeverfahren ersetzt, was eine erhöhte Effizienz und eine verbesserte Ausbeute ermöglicht.
  • Gegenüber dem Stand der Technik zeichnet sich die vorliegende Erfindung durch eine deutlich bessere technische Wirkung und große erzielbare wirtschaftliche und sozialen Werte aus.
  • Zweites Ausführungsbeispiel
  • Ein Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie (bezugnehmend auf 1 werden dort die wesentlichen innovativen Inhalte der vorliegenden Erfindung in dem Block in der linken unteren Ecke dargestellt) wird nachfolgend im Detail erläutert und umfasst:
    1. 1. Auswahl eines 8-Zoll Typ-P Siliziumwafers, dessen Kristallorientierung <100> oder <111> entspricht und dessen spezifischer elektrischer Widerstand durch eine schwache Dotierung ein hohes Niveau erreichen kann.
    2. 2. Herstellen einer Oxidationsschicht (Siliziumdioxid-Schicht) an dem Siliziumwafer, wobei hierzu eine Oxidation der Oberfläche einer Seite des Siliziumwafers aus Schritt 1 erfolgt (alternativ dazu ist auch eine Oxidation von zwei Siliziumwafern denkbar, die jeweils in Abhängigkeit von den praktischen Prozessbedingungen erfolgen soll), um einen Siliziumwafer mit einer Oxidationsschicht zu erhalten (Siliziumdioxid als Oxidationsschicht des SOIs),wobei die Oxidation unter Einsatz eines herkömmlichen Verfahrens erfolgt und die hergestellte Oxidationsschicht (Siliziumoxid) eine Dicke von größer als 0 bis 3000 nm aufweist. Anschließend erfolgt eine Reinigung des so hergestellten Siliziumwafers mit einer Oxidationsschicht nacheinander mittels SC1 und SC2, um Verunreinigungen von der Oberfläche des Siliziumwafers zu entfernen. Danach erfolgt die Prüfung der Teilchen an der Oberfläche des Siliziumwafers unter Verwendung einer Prüfvorrichtung, die Prüfung der Dicke von Siliziumoxid und die Prüfung anderer Parameter (beispielsweise der Teilchen der Siliziumoxid-Schicht und die Prüfung elektrischer Parameter) mittels einer entsprechenden Prüfvorrichtung, wobei ein Siliziumwafer, der bestimmte Anforderungen erfüllt, zur Verwendung in den nachfolgenden Schritten ausgewählt wird.
    3. 3. Implantation von Ionen in einen mit einer Oxidationsschicht versehenen Siliziumwafer oder einen blanken Wafer, wobei die Implantationstiefe den Anforderungen entsprechend festgelegt wird.
    4. 4. Bereitstellen eines 8-Zoll-Siliziumwafers (bare wafer), dessen spezifischer elektrischer Widerstand und dessen Kristallorientierung den Anforderungen entsprechend gewählt sind, und Reinigen der Oberfläche des Siliziumwafers nacheinander mittels DHF, SC1 und SC2, um die natürliche Oxidationsschicht an der Oberfläche und eventuell vorhandene Verunreinigungen von der Oberflächenschicht zu entfernen, wobei anschließend die Prüfung der Teilchen an der Oberfläche des Siliziumwafers unter Verwendung einer entsprechenden Prüfvorrichtung erfolgt und ein Siliziumwafer, der bestimmten Anforderungen entspricht, für die spätere Verwendung ausgewählt wird.
    5. 5. Bonden: Bonden des Siliziumwafers mit implantierten Wasserstoffionen, der im Schritt 3 erhalten wurde, mit einem Siliziumwafer aus Schritt 4, der die definierten Anforderungen erfüllt, wobei die Wafer für eine bestimmte Zeit aktiviert werden und danach ein Niedertemperatur-Glühen für eine bestimmte Glühzeit bei einer Glühtemperatur von 100 bis 350 °C durchgeführt wird, wobei nach dem Glühvorgang ein implantierter gebondeter Wafer erhalten wird.
    6. 6. Mikrowellen-Wafersplitten des gebondeten Wafers aus Schritt 5, wobei das Wafersplitten des gebondeten Wafers mit einem nach Bedarf ausgewählten Wafersplittprozess, beispielsweise unter Einsatz eines Mikrowellen-Wafersplittverfahrens der Firma SY Silicon Technology Co., Ltd., ausgeführt wird. Somit wird ein SOI-Produkt erhalten.
    7. 7. Folienaufklebeschritt, wobei das Aufkleben einer Folie auf die Rückseite des im Schritt 6 erhaltenen 8-Zoll-SOI-Wafers mittels einer professionellen Folienaufklebeanlage erfolgt, wobei anschließend ein Ätzen mit konzentrierter Flusssäure durchgeführt wird, um die Oxidationsschicht an der Kante der Vorderseite des Wafers zu entfernen, wobei danach die Folie von der Rückseite des Siliziumwafers mit konzentrierter SC1-Lösung wieder entfernt wird und eine Reinigung des Siliziumwafers (mit SC1 und SC2) erfolgt, wobei eine SOI-Struktur erzielt wird, deren STIR an der Kante geringer als 0,3 µm ist.
    8. 8. Des Weiteren werden die 8-Zoll-SOI aus Schritt 6 gemäß der Festlegung der Firma recycelt.
  • Vergleichsbeispiel
  • Ein Verfahren zur Änderung der STIR der Kante eines SOIs gemäß dem Stand der Technik wird bezugnehmend auf 2 nachfolgend im Detail erläutert. Es umfasst die folgenden Schritte:
    1. 1. Auswahl eines 8-Zoll Typ-P Siliziumwafers, dessen Kristallorientierung <100> oder <111> entspricht und dessen spezifischer elektrischer Widerstand durch eine schwache Dotierung ein hohes Niveau erreichen kann.
    2. 2. Bilden einer Oxidationsschicht (Siliziumdioxid) an dem Siliziumwafer, wobei eine Oxidation der Oberfläche einer Seite des Siliziumwafers aus Schritt 1 erfolgt (alternativ dazu ist auch eine Oxidation von zwei Siliziumwafern denkbar, die jeweils den praktischen Prozessbedingungen entsprechend erfolgen soll), um einen Siliziumwafer mit einer Oxidationsschicht zu erhalten (Siliziumdioxid als BOX-Schicht (Oxidationsschicht) des SOIs), wobei die Oxidation unter Einsatz eines herkömmlichen Verfahrens erfolgt, wobei die hergestellte Oxidationsschicht (Siliziumoxid) eine Dicke von größer als 0 bis 3000 nm aufweist, wobei anschließend eine Reinigung des hergestellten mit einer Oxidationsschicht versehenen Siliziumwafers nacheinander mit SC1 und SC2 erfolgt, um Verunreinigungen von der Oberfläche des Siliziumwafers zu entfernen, wobei anschließend eine Prüfung der Teilchen an der Oberfläche des Siliziumwafers unter Verwendung einer entsprechenden Prüfvorrichtung erfolgt sowie eine Prüfung der Dicke von Siliziumoxid und die Prüfung anderer Parameter (beispielsweise der Teilchen der Siliziumoxid-Schicht und der elektrischen Parameter) mittels einer entsprechenden Prüfvorrichtung, wobei ein Siliziumwafer, der bestimmten Anforderungen entspricht, zur Verwendung bei den nachfolgenden Schritten ausgewählt wird.
    3. 3. Implantation von Ionen in einen Siliziumwafer, der mit einer Oxidationsschicht versehen ist, oder einen blanken Wafer, wobei die Implantationstiefe den Anforderungen entsprechend festgelegt wird.
    4. 4. Bereitstellen eines 8-Zoll-Siliziumwafers (bare wafer), dessen spezifischer elektrischer Widerstand und dessen Kristallorientierung den Anforderungen entsprechend gewählt werden, wobei anschließend eine Reinigung der Oberfläche nacheinander mittels DHF, SC1 und SC2 erfolgt, um die natürliche Oxidationsschicht an der Oberfläche und eventuell vorhandene Verunreinigungen von der Oberflächenschicht zu entfernen, wobei anschließend eine Prüfung der Teilchen an der Oberfläche des Siliziumwafers unter Verwendung einer entsprechenden Prüfvorrichtung erfolgt und ein Siliziumwafer, der den Anforderungen entspricht, für die spätere Verwendung ausgewählt wird.
    5. 5. Bonden, wobei das Bonden eines im Schritt 3 erhaltenen mit Wasserstoffionen implantierten Siliziumwafers und eines Siliziumwafers aus Schritt 4, der den Anforderungen entspricht, durchgeführt wird, wobei eine Aktivierung derselben für eine bestimmte Zeit erfolgt und danach ein Niedertemperatur-Glühen für eine bestimmte Glühzeit bei einer Glühtemperatur von 100 bis 350 °C durchgeführt wird, wobei nach dem Glühvorgang ein implantierter gebondeter Wafer erhalten wird.
    6. 6. Mikrowellen-Wafersplitten des gebondeten Wafers, wobei das Wafersplitten des gebondeten Wafers mit einem nach Bedarf ausgewählten Wafersplittprozess erfolgt, beispielsweise unter Verwendung eines Mikrowellen-Wafersplittverfahrens der Firma SY Silicon Technology Co., Ltd.. Somit wird ein SOI-Produkt erhalten.
    7. 7. Anfasen, wobei ein im Schritt 6 erhaltener 8-Zoll-SOI-Wafer angefast wird, um die Oxidationsschicht von der Kante zu entfernen, wobei aufgrund der unzureichenden Genauigkeit einer Anfasanlage und der Besonderheit eines 8-Zoll-Siliziumwafers eine Positionierkerbe (Notch) vorhanden ist und die Stelle der Positionierkerbe angeschliffen werden muss (besondere Anforderung für ein Siliziumsubstrat), sodass die SITR an der Kante des angefasten SOIs größer als 0,3 µm ist, was den Konstruktionsanforderungen des Produkts nicht entspricht.
    8. 8. Die 8-Zoll-SOI aus Schritt 6 werden gemäß der Festlegung der Firma recycelt.

Claims (6)

  1. Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie, dadurch gekennzeichnet, dass ein Siliziumwafer als Rohstoff bereitgestellt wird, für den zunächst der Reihe nach eine Oxidation, eine Implantation, ein Bonden, ein Wafersplitten und eine Folienaufklebung durchgeführt werden, wobei die Folienaufklebung in einer Weise erfolgt, dass ein Kratzen an der Vorder- und Rückseite des SOI-Wafers bei der Folienaufklebung mittels einer Folienaufklebungsanlage vermieden wird und der Siliziumwafer bei der Ansaugung durch die Anlage nicht herabfallen kann, wobei eine Blaufolie mit einer Dicke von 0 bis 0,5 mm verwendet wird, wobei die Folie auf die Rückseite des Siliziumwafers aufgeklebt wird, sodass die Folie an der Rückseite des Siliziumwafers anhaftet, wobei danach unter Verwendung von konzentrierter Flusssäure die Oxidationsschicht an der Kante der Vorderseite des Siliziumwafers entfernt wird, wobei aufgrund der auf der Rückseite vorhandenen Folie die Rückseite des SOIs dabei nicht beschädigt wird, wobei anschließend mittels einer konzentrierten SC1-Lösung die Folie von der Rückseite des SOIs entfernt wird und danach eine Reinigung mit SC1 und SC2 erfolgt, wobei mit einer Einrichtung die STIR der Kante des SOIs geprüft wird, welche nun geringer als 0,3 µm ist.
  2. Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt zur Oxidation eine Oxidation der Oberfläche einer Seite des als Rohstoff eingesetzten Siliziumwafers umfasst, um einen Siliziumwafer mit einer Oxidationsschicht zu erhalten, wobei dieser zum Entfernen der Verunreinigungen von der Oberfläche danach gewaschen wird und verschiedene Parameter, einschließlich der Teilchen an der Oberfläche des mit einer Oxidationsschicht versehenen Siliziumwafers und der Dicke der Oxidationsschicht, unter Verwendung einer Prüfvorrichtung geprüft werden, wobei ein Siliziumwafer, der bestimmten Anforderungen entspricht, für die spätere Verwendung ausgewählt wird.
  3. Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie nach Anspruch 2, dadurch gekennzeichnet, dass der Schritt zur Implantation die Implantation von H+ - Ionen in einen Siliziumwafer mit einer Oxidationsschicht bis zu einer gewünschten Tiefe umfasst, wobei die Implantation mit spezifischen Implantationsbedingungen, umfassend die Energie, Dosiermenge, Strahlgröße und den Winkel, erfolgt, und wobei nach der Implantation ein Waschen mit konzentrierter Schwefelsäule, SC1 und SC2 erfolgt, um Verunreinigungen von der Oberfläche zu entfernen, wobei anschließend eine Prüfung verschiedener Parameter, einschließlich der Teilchen an der Oberfläche des mit einer implantierten Oxidationsschicht ausgebildeten Siliziumwafers und der geometrischen Parameter, unter Verwendung einer Prüfvorrichtung erfolgt, wobei ein Siliziumwafer, der bestimmten Bedingungen entspricht, für die spätere Verwendung ausgewählt wird.
  4. Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie nach Anspruch 3, dadurch gekennzeichnet, dass der Schritt zum Bonden das Bereitstellen eines weiteren Siliziumwafers umfasst, der ein oxidierter oder blanker Wafer ist, dessen spezifischer elektrischer Widerstand und dessen Kristallorientierung den Anforderungen entsprechend gewählt werden, wobei die Oberfläche des neuen Siliziumwafers gewaschen wird, um die natürliche Oxidationsschicht und Verunreinigungen von der Oberfläche zu entfernen, wobei anschließend eine Prüfung der Teilchen an der Oberfläche des Siliziumwafers unter Verwendung einer Prüfvorrichtung erfolgt, wobei ein Siliziumwafer, der den Anforderungen entspricht, mit dem implantierten Siliziumwafer gebondet wird und der gebondete Wafer nach Ablauf einer bestimmten Aktivierungszeit für die beiden Wafer einem Niedertemperatur-Glühvorgang bei 100 bis 350 °C unterzogen wird, um somit einen implantierten gebondeten Wafer zu erhalten.
  5. Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie nach Anspruch 4, dadurch gekennzeichnet, dass der Wafersplittvorgang durch Einlegen des gebondeten Wafers in eine Wafersplittmaschine und Behandeln mit einem Wafersplittprozess erfolgt, welche das Erwärmen des Wafers in einer Kammer bis auf 100 bis 200 °C umfasst sowie das Warmhalten für 10 bis 30 min und das Einschalten eines Mikrowellen-Magnetronkopfs, um einen Wafersplittvorgang einzuleiten, der 1 bis 10 min dauert, wonach ein SOI-Produkt erhalten wird.
  6. Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie nach Anspruch 5, dadurch gekennzeichnet, dass der Niedertemperatur-Glühvorgang das Durchführen eines Niedertemperatur-Glühvorgangs bei einer Temperatur von 100 bis 300 °C für 2 bis 5 Stunden nach dem Bonden und vor dem Wafersplitten definiert.
DE102018132009.4A 2018-05-28 2018-12-12 Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie Granted DE102018132009A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201810521000.4A CN110544668B (zh) 2018-05-28 2018-05-28 一种通过贴膜改变soi边缘stir的方法
CN201810521000.4 2018-05-28

Publications (1)

Publication Number Publication Date
DE102018132009A1 true DE102018132009A1 (de) 2019-11-28

Family

ID=68499238

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018132009.4A Granted DE102018132009A1 (de) 2018-05-28 2018-12-12 Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie

Country Status (6)

Country Link
US (1) US20190363005A1 (de)
JP (1) JP6771016B2 (de)
CN (1) CN110544668B (de)
DE (1) DE102018132009A1 (de)
FR (1) FR3081610B1 (de)
TW (1) TW202004990A (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022838A (ja) * 2002-06-17 2004-01-22 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法
ATE383656T1 (de) * 2006-03-31 2008-01-15 Soitec Silicon On Insulator Verfahren zur herstellung eines verbundmaterials und verfahren zur auswahl eines wafers
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
FR2952224B1 (fr) * 2009-10-30 2012-04-20 Soitec Silicon On Insulator Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
SG173283A1 (en) * 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate
JP5821828B2 (ja) * 2012-11-21 2015-11-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
CN108022934A (zh) * 2016-11-01 2018-05-11 沈阳硅基科技有限公司 一种薄膜的制备方法

Also Published As

Publication number Publication date
JP2019208003A (ja) 2019-12-05
US20190363005A1 (en) 2019-11-28
FR3081610A1 (fr) 2019-11-29
CN110544668B (zh) 2022-03-25
CN110544668A (zh) 2019-12-06
TW202004990A (zh) 2020-01-16
JP6771016B2 (ja) 2020-10-21
FR3081610B1 (fr) 2022-12-09

Similar Documents

Publication Publication Date Title
DE3887477T2 (de) Verfahren zur Obenflächenbehandlung eines Halbleiterplättchens.
DE112019006396B4 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
DE102017118860B4 (de) Herstellungsverfahren für einen Dünnfilm
DE112020000710T5 (de) Verfahren zum Messen des spezifischen Widerstands eines Silizium-Einkristalls
DE112008000226B4 (de) Verfahren zum Herstellen eines Substrats vom Typ Silizium auf Isolator (SOI)
DE112022003921T5 (de) Verfahren zur reinigung eines halbleiterwafers und verfahren zur herstellung eines halbleiterwafers
DE2226237A1 (de) Verfahren und vorrichtung zum maskieren eines bauteils mittels eines fluessigen mediums
DE102018132009A1 (de) Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie
DE112013002675T5 (de) Verfahren zur Behandlung einer Halbleiter-auf-Isolator-Struktur zur Verbesserung der Dickengleichmäßigkeit der Halbleiterschicht
DE112013001393T5 (de) Verfahren zum Dünnen der aktiven Siliziumschicht eines Substrats vom Typ &#34;Silizium-auf-lsolator&#34; (SOI))
DE3133853C2 (de) Verfahren zum Herstellen eines Glassubstrates als Unterlage eines Elektrolumineszenz-Anzeigeelements
DE112010003101B4 (de) Verfahren zur Oberflächenbehandlung eines Wafers
DE112018004122T5 (de) Verfahren zum Bewerten von Siliziumwafern und Verfahren zum Herstellen von Siliziumwafern
DE2225366C3 (de) Verfahren zum Entfernen von Vorsprängen an Epitaxie-Schichten
DE102010064214A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19802446A1 (de) Verfahren zum Analysieren von Halbleiterrohlingen
DE112015002612T5 (de) Verfahren zum Bewerten einer Defektregion eines Halbleitersubstrats
DE3934140A1 (de) Verfahren zur die ausbildung von getterfaehigen zentren induzierenden oberflaechenbehandlung von halbleiterscheiben und dadurch erhaeltliche beidseitig polierte scheiben
DE102018131606B4 (de) Verfahren zur Bearbeitung eines Siliziumwafers mit einer den Wafer durchziehenden Hohlraumstruktur
DE60216769T2 (de) Verfahren zur Bestimmung einer Partikelkonzentration in der Atmosphäre eines Reinraums oder einer Mini-Umgebung
EP0901010A2 (de) Kalibrierwafer
EP4181171A1 (de) Verfahren zur reinigung einer halbleiterscheibe
DD202222A1 (de) Verfahren zur oberflaechenbehandlung von halbleiterscheiben, vorzugsweise vor dem epitaxieprozess
DE102021207398A1 (de) Vorrichtung und Verfahren zur Beschichtung eines Substrates
DE19749962C2 (de) Verfahren zur quantitativen Bestimmung der Misfitversetzungsdichte in Silizium-Germanium-Heterobipolartransistor- Schichtstapeln und Ätzlösung dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division