CN110544668A - 一种通过贴膜改变soi边缘stir的方法 - Google Patents

一种通过贴膜改变soi边缘stir的方法 Download PDF

Info

Publication number
CN110544668A
CN110544668A CN201810521000.4A CN201810521000A CN110544668A CN 110544668 A CN110544668 A CN 110544668A CN 201810521000 A CN201810521000 A CN 201810521000A CN 110544668 A CN110544668 A CN 110544668A
Authority
CN
China
Prior art keywords
silicon wafer
soi
film
wafer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810521000.4A
Other languages
English (en)
Other versions
CN110544668B (zh
Inventor
刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201810521000.4A priority Critical patent/CN110544668B/zh
Priority to TW107143537A priority patent/TW202004990A/zh
Priority to US16/214,329 priority patent/US20190363005A1/en
Priority to FR1872673A priority patent/FR3081610B1/fr
Priority to DE102018132009.4A priority patent/DE102018132009A1/de
Priority to JP2018237667A priority patent/JP6771016B2/ja
Publication of CN110544668A publication Critical patent/CN110544668A/zh
Application granted granted Critical
Publication of CN110544668B publication Critical patent/CN110544668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种通过贴膜改变SOI边缘STIR的方法，其以硅片为原材料，依次通过氧化、注入、键合、裂片、贴膜处理；贴膜要求是：使用贴膜设备贴膜过程中不能对SOI片正背面划伤，设备吸附硅片时，不能掉落；使用蓝膜，所需蓝膜厚度在0‑0.5mm；把膜贴在硅片背面，此时硅片背面存在膜；然后使用浓氢氟酸去掉硅片正面边缘氧化层；再经过浓SC1去掉SOI背面膜，再经过SC1和SC2清洗，测试SOI边缘STIR，此时的STIR小于0.3μm。本发明使用贴蓝膜方式去掉边缘氧化层，SITR较小；其替代了倒角工序，且得到SOI的STIR更好。本发明更适合工业化生产，可批量产出。其具有可预期的较为巨大的经济价值和社会价值。

Description

一种通过贴膜改变SOI边缘STIR的方法
技术领域：
本发明涉及SOI(Silicon-On-Insulator，绝缘衬底上的硅；该技术是在顶层硅和背衬底之间引入了一层埋氧化层)的制造领域，特别提供了一种通过贴膜改变SOI边缘STIR(局部平坦度)的方法。
背景技术：
现有技术中，近年来，随着我国硅材料加工技术的不断发展，人们对晶片加工过程中的加工质量及检测方法已愈来愈引起重视。加工过程中的质量检测已变得十分重要了。其中表征晶片加工参数的几个重要几何参数：弯曲度、厚度和总厚度变化的检测及检测方法尤为硅片生产厂家、器件生产厂家所关注。自动化程度很高的晶片检测系统已经不断问世。如美国ADE公司、TENCOR公司、TROPEL公司和SILTEC公司等均研制出了能满足用户对晶片检测要求的自动检测系统。例如ADE公司的700型晶片检测系统。该系统是一种积木式结构,它除了可以检晶片的弯曲度、厚度、总厚度变化以外,还能测量弯曲度(TIR)、厚度(FPD)、总厚度变化(LSL)等多种参数。还可进行电阻率、参杂类型、表面焦亮检查等多种检测。其自动化程度很高，片子的处理能力为60片/小时。还有像TROPEL公司的900型AutoSort晶片检测系统,据称它是目前唯一的检测功能最全的自动晶片检测系统。在晶片的加工过程中,由于晶片检测的需要和应用程度是随每个生产厂家的不同而有差异的。
因此，人们期望获得一种具有操作性能够灵活改变SOI边缘STIR的方法。
发明内容：
本发明的目的是提供一种通过贴膜改变SOI边缘STIR的方法。
本发明提供了一种通过贴膜改变SOI边缘STIR的方法，其特征在于：以硅片为原材料，首先依次通过氧化、注入、键合、裂片、贴膜处理；其中：贴膜的技术要求是：使用贴膜设备贴膜过程中不能对SOI片正背面划伤，设备吸附硅片时，不能掉落；所需蓝膜厚度在0-0.5mm，半导体行业所用蓝膜即可；把膜贴在硅片背面，此时硅片背面存在膜；然后使用浓氢氟酸去掉硅片正面边缘氧化层(此时硅片背面存在膜，不会对SOI背面造成损伤)，再经过浓SC1去掉SOI背面膜，再经过SC1和SC2清洗(SC1和SC2为行业标准进行清洗)，通过9600设备测试SOI边缘STIR，此时的STIR小于0.3μm。硅片原材料的电阻率和晶向根据实际需求选择。
所述通过贴膜改变SOI边缘STIR的方法，优选的技术要求是：
所述氧化工艺步骤具体为：将所述硅片原材料的一侧表面上进行氧化，获得带有氧化层的硅片；然后进行清洗去除表面污染物，然后使用测试设备测试该带有氧化层的硅片表面颗粒情况、氧化层的厚度及其他各项参数，选择符合要求的硅片备用。
所述注入工艺步奏具体为：将带有氧化层的硅片，进行注入H+，注入到产品所需深度；按照具体的注入条件即能量、剂量、束流大小、角度要求进行，注入后按照下述要求进行清洗：使用浓硫酸，SC1,SC2清洗；以便去除表面污染物，然后使用测试设备测试该带有注入氧化层的硅片表面颗粒、几何参数及其他各项参数，选择符合条件(产品不同，不能统一)的硅片备用。
所述键合工艺步骤具体为：再准备一个硅片，该具体为氧化片或光片，且其电阻率和晶向根据需求选取，对这一新硅片进行表面清洗去除表面自然氧化层及表层污染物后，使用测试设备测试硅片表面颗粒情况，将符合要求(不同产品对颗粒要求不同，无法具体到数据)的硅片与注入的硅片进行键合，两片使用一定的激活时间，所得到的键合片进行100-350℃的低温退火，即获得带有注入的键合片。
所述裂片过程为：将键合片放入裂片机内，使用如下的裂片工艺处理：硅片在腔室中升温到100-200℃，保温10-30min；开启微波磁控头，进行裂片，时间为1-10min，裂片后可得到SOI产品。
所述低温退火的具体要求是：是在键合后与裂片前进行低温退火，低温退火温度在100-300℃2-5小时。
本发明的设计原理及有益效果如下：
1、本发明中对硅片进行氧化、注入、键合、低温退火等工艺处理，得到键合的硅片，之后使用微波裂片技术对键合片进行裂片，形成SOI结构，SOI背面贴膜，使用浓氢氟酸去除正面边缘氧化层，此时，背面氧化层依然保留，然后再次去掉膜，得到SOI的STIR小于0.3μm。正常为倒角做此流程，因此SITR较大，我们使用贴蓝膜方式去掉边缘氧化层，SITR较小。
2、本发明所述通过贴膜改变SOI边缘STIR的方法，相比于倒角技术而言具有突出的明显更好的技术效果。倒角工序后SOI的STIR较大，在0.5μm以上；而本发明替代了倒角工序，而且得到SOI的STIR更好。
3、本发明采用贴膜技术改变SOI边缘STIR的方法适合工业化生产，可批量产出。本发明使用贴膜技术代替了倒角工序，提高了效率，释放了产能。
相对于现有技术而言，本发明具有明显更好的技术效果，其具有可预期的较为巨大的经济价值和社会价值。
附图说明：
图1为通过贴膜改变SOI边缘STIR的方法工艺流程图；
图2为现有技术中对比例的工艺流程图。
具体实施方式：
实施例1
一种通过贴膜改变SOI边缘STIR的方法，其以硅片为原材料，首先依次通过氧化、注入、键合、裂片、贴膜处理；其中：贴膜的技术要求是：使用贴膜设备贴膜过程中不能对SOI片正背面划伤，设备吸附硅片时，不能掉落；所需蓝膜厚度在0-0.5mm，半导体行业所用蓝膜即可；把膜贴在硅片背面，此时硅片背面存在膜；然后使用浓氢氟酸去掉硅片正面边缘氧化层；此时硅片背面存在膜，不会对SOI背面造成损伤，再经过浓SC1去掉SOI背面膜，再经过SC1和SC2清洗(SC1和SC2为行业标准进行清洗，在此不再赘述)，通过9600设备测试SOI边缘STIR，此时的STIR小于0.3μm。硅片原材料的电阻率和晶向根据实际需求选择。
SC1清洗液中，氨水：双氧水：水＝1：1：5-1：2：7；
SC2清洗液中：氯化氢：双氧水：水＝1：1：6-1：2：8
氯化氢浓度37％氨水浓度27％双氧水30％。
所述氧化工艺步骤具体为：将所述硅片原材料的一侧表面上进行氧化，获得带有氧化层的硅片；然后进行清洗去除表面污染物，然后使用测试设备测试该带有氧化层的硅片表面颗粒情况、氧化层的厚度及其他各项参数，选择符合要求的硅片备用。
所述注入工艺步奏具体为：将带有氧化层的硅片，进行注入H+，注入到产品所需深度；按照具体的注入条件即能量、剂量、束流大小、角度要求进行，注入后按照下述要求进行清洗：使用浓硫酸，SC1,SC2清洗；以便去除表面污染物，然后使用测试设备测试该带有注入氧化层的硅片表面颗粒、几何参数及其他各项参数，选择符合条件(产品不同，不能统一)的硅片备用。
所述键合工艺步骤具体为：再准备一个硅片，该具体为氧化片或光片，且其电阻率和晶向根据需求选取，对这一新硅片进行表面清洗去除表面自然氧化层及表层污染物后，使用测试设备测试硅片表面颗粒情况，将符合要求(不同产品对颗粒要求不同，无法具体到数据)的硅片与注入的硅片进行键合，两片使用一定的激活时间，所得到的键合片进行100-350℃的低温退火，即获得带有注入的键合片。
所述裂片过程为：将键合片放入裂片机内，使用如下的裂片工艺处理：硅片在腔室中升温到100-200℃，保温10-30min；开启微波磁控头，进行裂片，时间为1-10min，裂片后可得到SOI产品。
所述低温退火的具体要求是：是在键合后与裂片前进行低温退火，低温退火温度在100-300℃2-5小时。
本实施例的设计原理及有益效果如下：
1、本实施例中对硅片进行氧化、注入、键合、低温退火等工艺处理，得到键合的硅片，之后使用微波裂片技术对键合片进行裂片，形成SOI结构，SOI背面贴膜，使用浓氢氟酸去除正面边缘氧化层，此时，背面氧化层依然保留，然后再次去掉膜，得到SOI的STIR小于0.3μm。正常为倒角做此流程，因此SITR较大，本实施例使用贴蓝膜方式去掉边缘氧化层，SITR较小。
2、本实施例所述通过贴膜改变SOI边缘STIR的方法，相比于倒角技术而言具有突出的明显更好的技术效果。倒角工序后SOI的STIR较大，在0.5μm以上；而本实施例替代了倒角工序，而且得到SOI的STIR更好。
3、本实施例采用贴膜技术改变SOI边缘STIR的方法适合工业化生产，可批量产出。本实施例使用贴膜技术代替了倒角工序，提高了效率，释放了产能。
相对于现有技术而言，本实施例具有明显更好的技术效果，其具有可预期的较为巨大的经济价值和社会价值。
实施例2
一种贴膜技术改变SOI边缘STIR的方法(如附图1所示，图中左下角的大方框中内容是本发明的重点创新内容)，具体说明如下：
1、取一片8寸P型硅片，其晶向选择可以是<100>或<111>，电阻率选择为轻掺杂到高阻。
2、硅片上制备氧化层(二氧化硅)：将步骤1中硅片一侧表面上进行氧化(或两片均可氧化，按实际工艺条件来做)，获得带有氧化层的硅片(二氧化硅作为SOI的氧化层)，氧化采用常规工艺，制备的氧化层(氧化硅)厚度为>0-3000nm；制备的带有氧化层的硅片依次采用SC1、SC2清洗，去除硅片表面污染物，然后使用测试设备测试硅片表面颗粒情况、使用测试设备测试氧化硅的厚度及其他各项参数(比如氧化硅层的颗粒，电学参数)，选择符合要求的硅片用于步骤。
3、将带有氧化层的硅片或者光片进行注入，注入深度按照需求来做。
4、选择一片8寸硅片(bare wafer)，其电阻率和晶向根据需求选取，依次进行DHF、SC1、SC2表面清洗，去除表面自然氧化层及表层可能存在的污染物，使用测试设备测试硅片表面颗粒情况，选择符合要求的硅片备用。
5、键合工艺：将步骤3中注入氢离子的硅片和步骤4中符合要求的硅片进行键合，使用一定的激活时间；然后进行低温退火，一定退火时间，退火温度在100-350℃之间控制，退火后获得即获得带有注入的键合片。
6、对键合片进行微波裂片：采用沈阳硅基科技公司的微波裂片技术，选择所需裂片工艺程序对键合片进行裂片。得到SOI产品。
7、贴膜工艺：通过步骤6得到8寸SOI片，使用专业贴膜设备对硅片背面贴膜，然后进行浓氢氟酸腐蚀，去掉正面边缘氧化层，然后再经过浓SC1，去掉硅片背面膜，之后硅片进行清洗(SC1和SC2清洗)，即可得到SOI边缘STIR小于0.3μm
8、通过步骤6得到8寸SOI，SOI对片按照公司规定进行回收。
对比例
一种改变SOI边缘STIR的方法(如附图2所示)，具体说明如下：
1、取一片8寸P型硅片，其晶向选择可以是<100>或<111>，电阻率选择为轻掺杂到高阻。
2、硅片上制备氧化层(二氧化硅)：将步骤1中硅片一侧表面上进行氧化(或两片均可氧化，按实际工艺条件来做)，获得带有氧化层的硅片(二氧化硅作为SOI的BOX层)，氧化采用常规工艺，制备的氧化层(氧化硅)厚度为>0-3000nm；制备的带有氧化层的硅片依次采用SC1、SC2清洗，去除硅片表面污染物，然后使用测试设备测试硅片表面颗粒情况、使用测试设备测试氧化硅的厚度及其他各项参数(比如氧化硅层的颗粒，电学参数)，选择符合要求的硅片用于步骤。
3、将带有氧化层的硅片或者光片进行注入，注入深度按照需求来做。
4、选择一片8寸硅片(bare wafer)，其电阻率和晶向根据需求选取，依次进行DHF、SC1、SC2表面清洗，去除表面自然氧化层及表层可能存在的污染物，使用测试设备测试硅片表面颗粒情况，选择符合要求的硅片备用。
5、键合工艺：将步骤3中注入氢离子的硅片和步骤4中符合要求的硅片进行键合，使用一定的激活时间；然后进行低温退火，一定退火时间，退火温度在100-350℃之间控制，退火后获得即获得带有注入的键合片。
6、对键合片进行微波裂片：采用沈阳硅基科技公司的微波裂片技术，选择所需裂片工艺程序对键合片进行裂片。得到SOI产品。
7、倒角工艺：通过步骤6得到8寸SOI片，之后进行倒角去除边缘氧化层，但是由于倒角设备的精度差，及8寸硅片的特殊性，存在定位口(Notch)，定位口位置必须倒平边(硅基特殊要求)，因此倒角后SOI的边缘SITR大于0.3μm，不合符产品设计。
8、通过步骤6得到8寸SOI，SOI对片按照公司规定进行回收。

Claims (6)

1.一种通过贴膜改变SOI边缘STIR的方法，其特征在于：以硅片为原材料，首先依次通过氧化、注入、键合、裂片、贴膜处理；其中：贴膜的技术要求是：使用贴膜设备贴膜过程中不能对SOI片正背面划伤，设备吸附硅片时，不能掉落；使用蓝膜，所需蓝膜厚度在0-0.5mm；把膜贴在硅片背面，此时硅片背面存在膜；然后使用浓氢氟酸去掉硅片正面边缘氧化层；此时硅片背面存在膜，故此不会对SOI背面造成损伤；再经过浓SC1去掉SOI背面膜，再经过SC1和SC2清洗，通过设备测试SOI边缘STIR，此时的STIR小于0.3μm。
2.按照权利要求1所述通过贴膜改变SOI边缘STIR的方法，其特征在于：所述氧化工艺步骤具体为：将所述硅片原材料的一侧表面上进行氧化，获得带有氧化层的硅片；然后进行清洗去除表面污染物，然后使用测试设备测试该带有氧化层的硅片表面颗粒情况、氧化层的厚度及其他各项参数，选择符合要求的硅片备用。
3.按照权利要求2所述通过贴膜改变SOI边缘STIR的方法，其特征在于：所述注入工艺步奏具体为：将带有氧化层的硅片，进行注入H+，注入到产品所需深度；按照具体的注入条件即能量、剂量、束流大小、角度要求进行，注入后按照下述要求进行清洗：使用浓硫酸，SC1,SC2清洗；以便去除表面污染物，然后使用测试设备测试该带有注入氧化层的硅片表面颗粒、几何参数及其他各项参数，选择符合条件的硅片备用。
4.按照权利要求3所述通过贴膜改变SOI边缘STIR的方法，其特征在于：所述键合工艺步骤具体为：再准备一个硅片，该具体为氧化片或光片，且其电阻率和晶向根据需求选取，对这一新硅片进行表面清洗去除表面自然氧化层及表层污染物后，使用测试设备测试硅片表面颗粒情况，将符合要求的硅片与注入的硅片进行键合，两片使用一定的激活时间，所得到的键合片进行100-350℃的低温退火，即获得带有注入的键合片。
5.按照权利要求4所述通过贴膜改变SOI边缘STIR的方法，其特征在于：所述裂片过程为：将键合片放入裂片机内，使用如下的裂片工艺处理：硅片在腔室中升温到100-200℃，保温10-30min；开启微波磁控头，进行裂片，时间为1-10min，裂片后可得到SOI产品。
6.按照权利要求5所述通过贴膜改变SOI边缘STIR的方法，其特征在于：所述低温退火的具体要求是：是在键合后与裂片前进行低温退火，低温退火温度在100-300℃2-5小时。
CN201810521000.4A 2018-05-28 2018-05-28 一种通过贴膜改变soi边缘stir的方法 Active CN110544668B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201810521000.4A CN110544668B (zh) 2018-05-28 2018-05-28 一种通过贴膜改变soi边缘stir的方法
TW107143537A TW202004990A (zh) 2018-05-28 2018-12-04 一種通過貼膜改變soi邊緣stir的方法
US16/214,329 US20190363005A1 (en) 2018-05-28 2018-12-10 Method for changing edge stir of soi by film coating
FR1872673A FR3081610B1 (fr) 2018-05-28 2018-12-11 Procédé de modification du stir de bord d’un silicium sur isolant par pelliculage
DE102018132009.4A DE102018132009A1 (de) 2018-05-28 2018-12-12 Verfahren zur Änderung der STIR der Kante eines SOIs durch Aufkleben einer Folie
JP2018237667A JP6771016B2 (ja) 2018-05-28 2018-12-19 フィルム貼付によってｓｏｉの縁のｓｔｉｒを変更する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810521000.4A CN110544668B (zh) 2018-05-28 2018-05-28 一种通过贴膜改变soi边缘stir的方法

Publications (2)

Publication Number Publication Date
CN110544668A true CN110544668A (zh) 2019-12-06
CN110544668B CN110544668B (zh) 2022-03-25

Family

ID=68499238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810521000.4A Active CN110544668B (zh) 2018-05-28 2018-05-28 一种通过贴膜改变soi边缘stir的方法

Country Status (6)

Country Link
US (1) US20190363005A1 (zh)
JP (1) JP6771016B2 (zh)
CN (1) CN110544668B (zh)
DE (1) DE102018132009A1 (zh)
FR (1) FR3081610B1 (zh)
TW (1) TW202004990A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013509697A (ja) * 2009-10-30 2013-03-14 ソイテック 半導体・オン・絶縁体型構造における応力の分布を制御するための方法およびこの方法に関連した構造
US20150243550A1 (en) * 2012-11-21 2015-08-27 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer
CN108022934A (zh) * 2016-11-01 2018-05-11 沈阳硅基科技有限公司 一种薄膜的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022838A (ja) * 2002-06-17 2004-01-22 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法
ATE383656T1 (de) * 2006-03-31 2008-01-15 Soitec Silicon On Insulator Verfahren zur herstellung eines verbundmaterials und verfahren zur auswahl eines wafers
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
SG173283A1 (en) * 2010-01-26 2011-08-29 Semiconductor Energy Lab Method for manufacturing soi substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013509697A (ja) * 2009-10-30 2013-03-14 ソイテック 半導体・オン・絶縁体型構造における応力の分布を制御するための方法およびこの方法に関連した構造
US20150243550A1 (en) * 2012-11-21 2015-08-27 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer
CN108022934A (zh) * 2016-11-01 2018-05-11 沈阳硅基科技有限公司 一种薄膜的制备方法

Also Published As

Publication number Publication date
JP2019208003A (ja) 2019-12-05
US20190363005A1 (en) 2019-11-28
FR3081610A1 (fr) 2019-11-29
CN110544668B (zh) 2022-03-25
TW202004990A (zh) 2020-01-16
JP6771016B2 (ja) 2020-10-21
DE102018132009A1 (de) 2019-11-28
FR3081610B1 (fr) 2022-12-09

Similar Documents

Publication Publication Date Title
US9496130B2 (en) Reclaiming processing method for delaminated wafer
CN102222719B (zh) 太阳能电池用结晶系硅基板的表面处理方法及太阳能电池的制造方法
US8987109B2 (en) Method for manufacturing bonded wafer and bonded SOI wafer
CN107324662A (zh) 一种tft玻璃基板减薄处理工艺
JP5261960B2 (ja) 半導体基板の製造方法
EP3309820B1 (en) Method of manufacturing soi wafer
CN111653650B (zh) 一种TOPCon电池生产片清洗参数优化及制备方法
KR100827907B1 (ko) 실리콘 기판의 세정방법
TW202245037A (zh) 矽晶圓的洗淨方法及附有自然氧化膜的矽晶圓的製造方法
CN110544668B (zh) 一种通过贴膜改变soi边缘stir的方法
CN103433233B (zh) 晶硅腐蚀浆料的清洗方法、晶硅太阳能电池及其制作方法
CN110400773B (zh) 一种采用快速热处理工艺制备soi硅片的方法
CN106783528B (zh) 蓝宝石衬底回收再使用的方法
CN101110348A (zh) 微电子元件的表面处理、分类与组装方法及其储存结构
CN113036002B (zh) 太阳能电池制备方法
CN110085549B (zh) 一种双面注入得到soi的方法
EP3029730B1 (en) Bonded wafer manufacturing method
CN105304746A (zh) 一种异质结太阳能电池及其制备方法
CN103268905B (zh) 太阳能晶硅电池的制造方法
JP5256625B2 (ja) 貼り合わせウェーハの評価方法
CN104157587A (zh) 形貌测试片及其形成方法
JP5670303B2 (ja) イオン注入機の基板保持具の劣化判定方法
JP2012169449A (ja) 貼り合わせウェーハの製造方法
CN116967849A (zh) 一种双面抛光硅片的加工方法
CN117672813A (zh) 一种硅片的制备方法及硅片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant