DE102018117799A1 - Regeln der Einheitlichkeit der seitlichen Oxidation von Waferoberflächenmerkmalen unter Verwendung eines vertikalen Stapels horizontaler Wafer - Google Patents

Regeln der Einheitlichkeit der seitlichen Oxidation von Waferoberflächenmerkmalen unter Verwendung eines vertikalen Stapels horizontaler Wafer Download PDF

Info

Publication number
DE102018117799A1
DE102018117799A1 DE102018117799.2A DE102018117799A DE102018117799A1 DE 102018117799 A1 DE102018117799 A1 DE 102018117799A1 DE 102018117799 A DE102018117799 A DE 102018117799A DE 102018117799 A1 DE102018117799 A1 DE 102018117799A1
Authority
DE
Germany
Prior art keywords
layer
wafer
lateral oxidation
feature
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102018117799.2A
Other languages
English (en)
Inventor
Albert Yuen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumentum Operations LLC
Original Assignee
Lumentum Operations LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lumentum Operations LLC filed Critical Lumentum Operations LLC
Publication of DE102018117799A1 publication Critical patent/DE102018117799A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H01S5/187—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL] using Bragg reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Formation Of Insulating Films (AREA)
  • Immobilizing And Processing Of Enzymes And Microorganisms (AREA)

Abstract

In einigen Implementierungen kann ein Verfahren das Einbringen von Sauerstoff in einen Ofen, der einen vertikalen Stapel horizontaler Wafer enthält, umfassen. Der Sauerstoff kann an einer Stelle oberhalb des vertikalen Stapels in den Ofen eintreten. Ein strukturiertes Wafer, das im vertikalen Stapel umfasst ist, kann ein oder mehrere Oberflächenmerkmale umfassen, und ein Oberflächenmerkmal des einen oder der mehreren Oberflächenmerkmale kann eine oder mehrere Schichten umfassen, die oxidiert werden können. Das Verfahren kann das Bewirken seitlicher Oxidation von mindestens einer Schicht der einen oder der mehreren Schichten, basierend auf dem Einbringen des Sauerstoffs in den Ofen, umfassen.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Offenbarung bezieht sich allgemein auf die Waferfertigung und konkreter auf die Waferfertigung für Laser, wie etwa durch Regeln der Einheitlichkeit der seitlichen Oxidation von Waferoberflächenmerkmalen unter Verwendung eines vertikalen Stapels horizontaler Wafer.
  • STAND DER TECHNIK
  • Eine vertikalemittierende Vorrichtung, wie etwa ein oberflächenemittierender Laser mit vertikalem Resonator (Vertical-Cavity Surface-Emitting Laser, VCSEL), ist ein Laser, bei dem ein Laserstrahl in einer zu einer Oberfläche eines Substrats senkrechten Richtung emittiert wird (z. B. vertikal von einer Oberfläche eines Halbleiterwafers). Im Gegensatz zu kantenemittierenden Vorrichtungen können vertikalemittierende Vorrichtungen erlauben, dass das Prüfen in Zwischenschritten der Waferfertigung stattfindet.
  • ÜBERSICHT
  • Gemäß einigen möglichen Implementierungen kann ein Verfahren das Einbringen von Sauerstoff in einen Ofen, der einen vertikalen Stapel horizontaler Wafer enthält, umfassen. Der Sauerstoff kann an einer Stelle oberhalb des vertikalen Stapels in den Ofen eintreten. Ein strukturierter Wafer, der im vertikalen Stapel umfasst ist, kann ein oder mehrere Oberflächenmerkmale umfassen, und ein Oberflächenmerkmal des einen oder der mehreren Oberflächenmerkmale kann eine oder mehrere Schichten umfassen, die oxidiert werden können. Das Verfahren kann das Bewirken seitlicher Oxidation von mindestens einer Schicht der einen oder der mehreren Schichten, basierend auf dem Einbringen des Sauerstoffs in den Ofen, umfassen.
  • Gemäß einigen möglichen Implementierungen kann ein Verfahren das Einbringen von Sauerstoff in einen Ofen, der eine Vielzahl von Wafern enthält, die horizontal orientiert und vertikal mit Raum zwischen benachbarten Wafern gestapelt sind, umfassen. Der Sauerstoff kann oberhalb der Vielzahl von Wafern in den Ofen eintreten. Ein Wafer, von der Vielzahl von Wafern, kann ein erstes Merkmal auf einem mittigen Abschnitt des Wafers und ein zweites Merkmal auf einem Kantenabschnitt des Wafers umfassen. Das Verfahren kann das Bewirken seitlicher Oxidation von einer ersten Schicht des ersten Merkmals und einer zweiten Schicht des zweiten Merkmals basierend auf dem Einbringen des Sauerstoffs in den Ofen umfassen. Die zweite Schicht kann der ersten Schicht entsprechen und eine erste Tiefe von seitlicher Oxidation der ersten Schicht kann im Wesentlichen die gleiche sein wie eine zweite Tiefe von zeitlicher Oxidation des zweiten Merkmals.
  • Gemäß einigen möglichen Implementierungen kann ein Wafer ein erstes Oberflächenmerkmal umfassen, das nahe der Mitte des Wafers angeordnet ist. Das erste Oberflächenmerkmal kann eine erste Schicht umfassen, die seitlich auf eine erste Tiefe oxidiert worden ist. Der Wafer kann ein zweites Oberflächenmerkmal umfassen, das nahe der Kante des Wafers angeordnet ist. Das zweite Oberflächenmerkmal kann eine zweite Schicht umfassen, die der ersten Schicht entspricht, die seitlich auf eine zweite Tiefe oxidiert worden ist. Die zweite Tiefe kann im Wesentlichen die gleiche sein wie die erste Tiefe.
  • Figurenliste
    • 1A ist eine Darstellung eines Beispiels des Waferfertigungsprozesses, bei dem ein horizontaler Stapel vertikal orientierter Wafer verwendet wird;
    • 1B ist eine Darstellung eines Beispiels des Waferfertigungsprozesses, bei dem ein vertikaler Stapel horizontal orientierter Wafer verwendet wird;
    • 2A und 2B sind Darstellungen, die eine Draufsicht eines beispielhaften Emitters bzw. eine beispielhafte Querschnittsansicht des beispielhaften Emitters veranschaulichen;
    • 3 ist ein Flussdiagramm eines hierin beschriebenen beispielhaften Prozesses; und
    • 4 ist ein Flussdiagramm eines weiteren hierin beschriebenen beispielhaften Prozesses.
  • DETAILLIERTE BESCHREIBUNG
  • Die nachfolgende detaillierte Beschreibung der beispielhaften Implementierungen bezieht sich auf die beiliegenden Zeichnungen. Die gleichen Bezugszeichen in den unterschiedlichen Zeichnungen kennzeichnen gleiche oder ähnliche Elemente. Die unten beschriebenen Implementierungen sind lediglich Beispiele und sollen die Implementierungen nicht auf genau die offenbarten Formen beschränken. Vielmehr wurden die Implementierungen für die Beschreibung ausgewählt, um einem durchschnittlichen Fachmann auf dem Gebiet zu ermöglichen, die Implementierungen praktisch umzusetzen.
  • 1A ist eine Darstellung eines Beispiels 100 eines Waferfertigungsprozesses, bei dem ein horizontaler Stapel vertikal orientierter Wafer verwendet wird.
  • Wie in 1A gezeigt, kann ein Ofen 102 eine Vielzahl von Wafern 104 enthalten. Die Vielzahl von Wafern 104 kann vertikal orientiert sein, sodass sich ein Durchmesser 106 einer Oberfläche eines Wafers 104 (z. B. eine Oberfläche, die Merkmale umfasst) vertikal erstreckt (z. B. parallel mit Anziehungskraft) und sich eine Dicke 108 des Wafers 104 horizontal erstreckt (z. B. senkrecht zur Anziehungskraft). Die Wafer 104 können in einem horizontalen Stapel 110, mit einem Raum 112 zwischen benachbart gestapelten Wafern 104, gestapelt sein. In einigen Implementierungen kann der Ofen 102 ein horizontaler Ofen sein (z. B. mit einer größeren Breite als Höhe). Eine Implementierung ist eine lange horizontale Quartzröhre mit einem Gaseinlass an einem Ende der Röhre und einem Gasauslass am anderen Ende der Röhre. Wafer sind vertikal entlang der Achse der Röhre platziert, um die Anzahl von Wafern, die in einem Vorgang verarbeitet werden, zu maximieren.
  • In dieser Anordnung kann Sauerstoff von einem Ende 114 in den Ofen 102 eingebracht werden und/oder von einem entgegengesetzten Ende 116 des horizontalen Stapels 110 den Ofen 102 verlassen. Der Sauerstoff kann auf den Boden des Ofens 102 absinken, da der Sauerstoff schwerer als andere Gase im Ofen 102 ist, wie etwa Stickstoff, Luft, ein Luftgemisch und/oder dergleichen. Der Sauerstoff kann eine relativ lange Zeit benötigen (z. B. mehrere Minuten), um den gesamten Ofen 102 zu füllen. Sauerstoff kann daher in einem niedrigeren Abschnitt 118 des Ofens 102 längere Zeit als in einem oberen Abschnitt 120 des Ofens 102 vorhanden sein. Dieses uneinheitliche Vorhandensein von Sauerstoff in unterschiedlichen Abschnitten des Ofens 102 bewirkt Uneinheitlichkeit im Oxidationsprozess über unterschiedliche Abschnitte eines Wafers 104 (z. B. wenn die Wafer 104 im Ofen 102 erwärmt werden, bevor Sauerstoff in den Ofen 102 eingeleitet wird). Zum Beispiel kann eine seitliche Oxidation eines Merkmals auf einem unteren Abschnitt 122 eines Wafers 104 für eine längere Zeit stattfinden als eine seitliche Oxidation eines Merkmals auf einem oberen Abschnitt 124 eines Wafers 104, wodurch eine tiefere seitliche Oxidation von Merkmalen auf dem unteren Abschnitt 122 und eine flachere seitliche Oxidation von Merkmalen auf dem oberen Abschnitt 124 bewirkt wird.
  • Wenn Merkmale gemäß einer konkreten Spezifikation gestaltet werden müssen, wie etwa seitliche Oxidation auf eine konkrete Tiefe oder eine resultierende Ausnehmung mit einer konkreten Breite, resultiert die Uneinheitlichkeit im Oxidationsprozess über einen Wafer in einer geringen Ausbeute von Merkmalen, die die Spezifikation erfüllen. Wenn zum Beispiel unterschiedliche Merkmale auf einem Wafer 104 seitlich auf unterschiedliche Tiefen oxidiert werden, wodurch uneinheitliche Ausnehmungsgrößen bewirkt werden, können einige Merkmale eine Ausnehmungsgröße aufweisen, die die Spezifikation erfüllt, und einige nicht.
  • In einigen Fällen können die Wafer 104 im Ofen 102 horizontal orientiert sein, wobei der Sauerstoff in den Ofen 102 von einem Ende 114 des Ofens 102 eingebracht wird und/oder den Ofen 102 von einem entgegengesetzten Ende 116 des Ofens 102 verlässt. Diese Anordnung kann die oben beschriebenen uneinheitlichen Oxidationsprobleme reduzieren, aber eine derartige uneinheitliche Oxidation kann aufgrund der Turbulenz des Sauerstoffs, wenn dieser in den Ofen eintritt 102, durch diesen durchgeht und diesen verlässt, dennoch stattfinden. Des Weiteren kann eine derartige Anordnung, verglichen mit der unten in Verbindung mit 1B beschriebenen Anordnung, in einem niedrigen Durchsatz resultieren, da eine relativ kleine Anzahl von Wafern 104 im Ofen 102 platziert und/oder zur gleichen Zeit (z. B. in einem einzelnen Prozesslauf) oxidiert werden kann.
  • 1B ist eine Darstellung eines Beispiels 150 eines Waferfertigungsprozesses, bei dem ein vertikaler Stapel horizontal orientierter Wafer verwendet wird.
  • Wie in 1B gezeigt, kann ein Ofen 152 eine Vielzahl von Wafern 154 enthalten. Die Vielzahl von Wafern 154 kann horizontal orientiert sein, sodass sich ein Durchmesser 156 einer Oberfläche eines Wafers 154 (z. B. eine Oberfläche, die Merkmale umfasst) horizontal erstreckt (z. B. senkrecht zur Anziehungskraft) und sich eine Dicke 158 des Wafers 154 vertikal erstreckt (z. B. parallel mit Anziehungskraft). Die Wafer 154 können in einem vertikalen Stapel 160, mit einem Raum 162 zwischen benachbart gestapelten Wafern 154, gestapelt sein. In einigen Implementierungen können die Wafer 154 in einem Quarzboot in einer relativ temperaturflachen Zone des Ofens 152 gestapelt sein. In einigen Implementierungen kann der Ofen 152 ein vertikaler Ofen (z. B. mit einer größeren Höhe als Breite) sein, der typischerweise eine hohe Quartzröhre mit einem Gaseinlass nahe der Oberseite und einem Gasauslass nahe dem Boden ist. Typischerweise ist das Verhältnis der Höhe zur Breite eines vertikalen Ofens größer als 1. In einigen Implementierungen kann ein Wafer 154 ein GaAs-Wafer sein, der eine epitaktisch gezüchtete Struktur auf einer oberen Oberfläche des Wafers 154 aufweist, das anschließend mit einem oder mehreren Mustern verarbeitet wird, um Oxidation zu erlauben.
  • In der Anordnung kann Sauerstoff (z. B. in Form von Dampf, Wasserdampf, H2O, O2, trockenem Sauerstoff, feuchtem Sauerstoff und/oder dergleichen) von einer Stelle 164 oberhalb des vertikalen Stapels 160 in den Ofen 152 eingebracht werden. Zusätzlich oder alternativ kann der Sauerstoff den Ofen 152 an einer anderen Stelle 166 unterhalb des vertikalen Stapels 160 verlassen. Aufgrund der Kombination von Fluss und Anziehungskraft kann der Sauerstoff auf den Boden des Ofens 152 absinken und kann den gesamten Ofen 152 in einer relativ kurzen Zeit (z. B. ein paar Sekunden) füllen, um den gesamten Ofen 152 zu füllen (z. B. verglichen mit der oben in Verbindung mit 1A beschriebenen Anordnung). Sauerstoff kann daher in ganzen Ofen 152 einheitlich vorhanden sein, was in einer Einheitlichkeit der Oxidation über unterschiedliche Abschnitte eines Wafers 154 und/oder über unterschiedliche Wafer 154 resultiert. Sauerstoff kann zum Beispiel den Ofen 152 schneller einheitlich füllen als den Ofen 102. Des Weiteren kann im Ofen 152 der Sauerstoff den Abstand zwischen den Wafern 154 schneller füllen als der Ofen 102 (z. B. innerhalb Sekunden). Dieses einheitliche Füllen kann durch Reduzieren des Druckes im Ofen 152 (z. B. über Vakuumpumpen) vor dem Einbringen des Sauerstoffs weiter beschleunigt werden.
  • Zum Beispiel kann eine seitliche Oxidation eines Merkmals auf einem Kantenabschnitt 168 eines Wafers 154 (z. B. einem Abschnitt innerhalb eines Schwellenabstands einer Kante des Wafers 154, wie etwa weniger als 0,5 Zoll, weniger als ein Zoll, weniger als zwei Zoll und/oder dergleichen) im Wesentlichen die gleiche sein wie (z. B. im Wesentlichen einheitlich mit) eine/einer seitliche(n) Oxidation auf einem mittigen Abschnitt 170 des Wafers 154 (z. B. einem Abschnitt innerhalb eines Schwellenabstands der Mitte des Wafers 154, wie etwa weniger als 0,5 Zoll, weniger als ein Zoll, weniger als zwei Zoll und/oder dergleichen). Dies kann eine seitliche Oxidation auf eine im Wesentlichen ähnliche Tiefe auf Merkmalen bewirken, die über dem ganzen Wafer 154 positioniert sind (z. B. innerhalb einer Schwellentoleranz, wie etwa ±0,4 Mikrometer, ±0,3 Mikrometer, ±0,25 Mikrometer, ±0,2 Mikrometer und/oder dergleichen). Zum Beispiel eine erste Tiefe einer seitlichen Oxidation eines ersten Merkmals, das im mittigen Abschnitt 170 angeordnet ist (z. B. ein erstes Merkmal, das am nächsten zu einer Mitte des Wafers 154 angeordnet ist) kann im Wesentlichen die gleiche sein wie eine zweite Tiefe einer seitlichen Oxidation eines zweiten Merkmals, das im Kantenabschnitt 168 angeordnet ist (z. B. ein zweites Merkmal, das am nächsten zu einer Kante des Wafers 154) angeordnet ist. In einigen Implementierungen kann der Unterschied zwischen der ersten Tiefe unter zweiten Tiefe 0,8 Mikrometer oder weniger, 0,6 Mikrometer oder weniger, 0,5 Mikrometer oder weniger, 0,4 Mikrometer oder weniger, und/oder dergleichen betragen, um die seitliche Oxidation im Wesentlichen als die gleiche zu erachten.
  • In einigen Implementierungen kann die seitliche Oxidation im Wesentlichen (z. B. wie oben beschrieben) für einen Schwellensatz von Merkmalen auf einem Wafer 154 einheitlich sein. Zum Beispiel kann die seitliche Oxidation im Wesentlichen über 75 % oder mehr der Merkmale auf dem Wafer 154, über 80 % oder mehr der Merkmale auf dem Wafer 154, über 85 % oder mehr der Merkmale auf dem Wafer 154, über 90 % oder mehr der Merkmale auf dem Wafer 154, über 95 % oder mehr der Merkmale auf dem Wafer 154, über 100 % der Merkmale (z. B. alle Merkmale) auf dem Wafer 154 und/oder dergleichen einheitlich sein. Zusätzlich oder alternativ kann die seitliche Oxidation im Wesentlichen für einen Schwellensatz (z. B. die oben angegebenen Schwellensätze) von Merkmalen über allen Wafern 154 im vertikalen Stapel 160 einheitlich sein. In einigen Implementierungen kann die seitliche Oxidation im Wesentlichen für alle Merkmale von allen Wafern 154, die im vertikalen Stapel 160 umfasst sind, einheitlich sein.
  • Wie hierin verwendet, kann sich ein Vergleich einer seitlichen Oxidation auf mehreren Merkmalen (z. B. für Einheitlichkeit, zum Erfüllen einer Schwelle und/oder dergleichen) auf einen Vergleich einer Tiefe der seitlichen Oxidation von entsprechenden Schichten auf den mehreren Merkmalen beziehen. Zum Beispiel kann eine erste Schicht eines ersten Merkmals und eine zweite Schicht eines zweiten Merkmals seitlich oxidiert sein. In diesem Fall kann die erste Schicht der zweiten Schicht entsprechen. Zum Beispiel kann die erste Schicht von einem gleichen Schichttyp wie die zweite Schicht sein (z. B. eine Oxidationsschicht, wie unten in Verbindung mit 2B beschrieben). Zusätzlich oder alternativ kann die erste Schicht im Wesentlichen aus dem gleichen Material gefertigt sein und/oder im Wesentlichen die gleiche Zusammensetzung aufweisen wie die zweite Schicht (z. B. innerhalb einer Schwellenverunreinigungstoleranz). Zum Beispiel können sich in einigen Implementierungen die entsprechenden Schichten primär aus Aluminium zusammensetzen.
  • Wenn Merkmale gemäß einer konkreten Spezifikation gestaltet werden müssen, wie etwa seitliche Oxidation auf eine konkrete Tiefe oder eine resultierende Ausnehmung mit einer konkreten Breite, kann die Einheitlichkeit der Oxidation in einer hohen Ausbeute von Merkmalen resultieren, die die Spezifikation erfüllen. Wenn zum Beispiel unterschiedliche Merkmale auf einem Wafer 154 seitlich auf die gleiche Tiefe oxidiert werden, wodurch einheitliche Ausnehmungsgrößen bewirkt werden, können alle Merkmale eine Ausnehmungsgröße aufweisen, die die Spezifikation erfüllt (oder verglichen mit der oben in Verbindung mit 1A beschriebenen Anordnung kann eine größere Anzahl von Merkmalen eine Ausnehmung aufweisen, die die Spezifikation erfüllt). Des Weiteren kann die in 1B gezeigte Anordnung, verglichen mit der oben in Verbindung mit 1A beschriebenen Anordnung, in einem höheren Durchsatz resultieren, da eine relativ große Anzahl von Wafern 154 im Ofen 152 platziert und/oder zur gleichen Zeit (z. B. in einem einzelnen Prozesslauf) oxidiert werden kann.
  • Wie durch Bezugsnummer 172 gezeigt, kann in einigen Implementierungen der vertikale Stapel 160 von Wafern 154 rotiert werden. Der vertikale Stapel 160 kann zum Beispiel während der seitlichen Oxidation rotiert werden. Zusätzlich oder alternativ kann der vertikale Stapel 160 rotiert werden, wenn Sauerstoff in den Ofen 152 eintritt, durch diesen durchgeht und/oder diesen verlässt. Die Rotation kann um eine Achse erfolgen, die sich durch die Mitte von jedem Wafer 154 im vertikalen Stapel 160 in einer Richtung erstreckt, die senkrecht zur Anziehungskraft ist. Die Rotation kann zum Beispiel mit einer Rate von einer Rotation pro Minute, zwei Rotationen pro Minute, weniger als einer Rotation pro Minute und/oder dergleichen erfolgen. Diese Rotation kann in einer weiteren Einheitlichkeit der Oxidation resultieren.
  • In einigen Implementierungen kann ein Wafer 154 ein strukturierter Wafer sein. Zum Beispiel kann der Wafer 154 ein oder mehrere Merkmale umfassen (die z. B. als Merkmal oder Oberflächenmerkmal bezeichnet werden können). In einigen Implementierungen kann ein Merkmal einen Emitter (z. B. einen VCSEL), einen Satz Emitter-Schichten (z. B. epitaktische Schichten des Emitters) und/oder dergleichen, wie unten in Verbindung mit 2A und 2B beschrieben, umfassen. Zusätzlich oder alternativ kann ein Merkmal einen Graben (z. B. einen geätzten Graben), eine Mesa und/oder dergleichen umfassen. In einigen Implementierungen kann ein Merkmal eine oder mehrere Schichten umfassten, die oxidiert werden können, und die Einbringung von Sauerstoff in den Ofen 152 kann eine seitliche Oxidation von mindestens einer Schicht des Merkmals bewirken.
  • In einigen Implementierungen kann die seitliche Oxidation eine Ausnehmung zur elektrischen Begrenzung im Merkmal ausbilden. Zusätzlich oder alternativ kann die seitliche Oxidation eine Ausnehmung zur optischen Begrenzung im Merkmal ausbilden. Zum Beispiel kann das Merkmal ein VCSEL sein und kann die seitliche Oxidation eine Ausnehmung zur elektrischen Begrenzung und/oder optischen Begrenzung im VCSEL ausbilden. Auf diese Weise kann eine hohe Ausbeute und ein hoher Durchsatz von Merkmalen (z. B. VCSELs), die eine Anforderung oder Spezifikation erfüllen (z. B. eine Oxidausnehmung mit einer konkreten Breite innerhalb eines Toleranzbereichs) unter Verwendung der in 1B gezeigten Anordnung produziert werden.
  • Wie oben angegeben, sind 1A und 1B als Beispiele bereitgestellt. Andere Beispiele sind möglich und können sich von dem in Verbindung mit 1A und 1B Beschriebenen unterscheiden.
  • 2A und 2B sind Darstellungen, die eine Draufsicht eines beispielhaften Emitters 200 bzw. eine beispielhafte Querschnittsansicht 250 des Emitters 200 veranschaulichen. Wie in 2A gezeigt, kann der Emitter 200 einen Satz Emitter-Schichten umfassen, die in einer typischen Emitter-Architektur konstruiert sind. Aus Gründen der Übersichtlichkeit werden in 2A nicht alle Emitter-Schichten des Emitters 200 gezeigt. In einigen Implementierungen kann der Emitter 200 ein Merkmal eines Wafers 154 sein, wie oben in Verbindung mit 1B beschrieben.
  • Wie in 2A gezeigt, umfasst der Emitter 200 eine Implantatschutzschicht 202, die in diesem Beispiel eine kreisförmige Form aufweist. In einigen Implementierungen kann die Implantatschutzschicht 202 eine andere Form aufweisen, wie etwa eine elliptische Form, eine polygonale Form oder dergleichen. Die Implantatschutzschicht 202 ist basierend auf einem Raum zwischen Abschnitten des Implantatmaterials, das im Emitter 200 (nicht gezeigt) umfasst ist, definiert. Wie durch den mittelgrauen Bereich in 2A gezeigt, umfasst der Emitter 200 eine P-ohmsche Metallschicht 204, die in einer teilweise Ringform konstruiert ist (z. B. mit einem Innenradius und einem Außenradius). Wie gezeigt, ist die P-ohmsche Metallschicht 204 konzentrisch über der Implantatschutzschicht 202 positioniert (d. h. der Außenradius der P-ohmschen Metallschicht 204 ist kleiner als der oder gleich dem Radius der Implantatschutzschicht 202). Eine derartige Konfiguration kann zum Beispiel im Fall eines P-auf/oben-emittierenden Emitters 200 verwendet werden. Im Fall eines unten-emittierenden Emitters 200 kann die Konfiguration nach Bedarf verstellt werden.
  • Wie in 2A ferner gezeigt, umfasst der Emitter 200 eine dielektrische Durchkontaktierungsöffnung 206, die auf einer dielektrischen Passivierungs-/Spiegelschicht, die die P-ohmsche Metallschicht 204 (nicht gezeigt) abdeckt, ausgebildet (z. B. geätzt) wird. Wie gezeigt, ist die dielektrische Durchkontaktierungsöffnung 206 in einer teilweisen Ringform ausgebildet (z. B. ähnlich der P-ohmschen Metallschicht 204) und ist konzentrisch über der P-ohmschen Metallschicht 204 ausgebildet, sodass die Metallisierung der dielektrischen Passivierungs-/Spiegelschicht die P-ohmsche Metallschicht 204 kontaktiert. In einigen Implementierungen kann die dielektrische Öffnung 206 und/oder P-ohmsche Metallschicht 204 in einer anderen Form ausgebildet sein, wie etwa einer vollen Ringform oder einer geteilten Ringform.
  • Wie ferner gezeigt, umfasst der Emitter 200 eine optische Ausnehmung 208 in einem Abschnitt des Emitters innerhalb des Innenradius der teilweisen Ringform der P-ohmschen Metallschicht 204. Der Emitter 200 emittiert einen Laserstrahl über die optische Ausnehmung 208. Wie ferner gezeigt, umfasst der Emitter 200 eine Strombegrenzungsausnehmung 210 (z. B. eine durch eine Oxidationsschicht des Emitters 200 ausgebildete Oxidausnehmung (nicht gezeigt)). Die Strombegrenzungsausnehmung 210 ist unterhalb der optischen Ausnehmung 208 ausgebildet. In einigen Implementierungen kann die oben in Verbindung mit 1B beschriebene Anordnung verwendet werden, um die Einheitlichkeit bei mehreren Strombegrenzungsausnehmungen 210 in unterschiedlichen Emittern 200 auf einem einzelnen Wafer 154 zu regeln. Zusätzlich oder alternativ kann die oben in Verbindung mit 1B beschriebene Anordnung verwendet werden, um die Einheitlichkeit bei mehreren Strombegrenzungsausnehmungen 210 in unterschiedlichen Emittern 200 auf unterschiedlichen Wafern 154 zu regeln.
  • Wie in 2A ferner gezeigt, umfasst der Emitter 200 einen Satz Oxidationsgräben 212, die um einen Umfang der Implantatschutzschicht 202 (z. B. gleich, ungleich) mit Abstand angeordnet sind. Wie nahe Oxidationsgräben 212 in Bezug auf die optische Ausnehmung 208 positioniert werden können, ist von der Anwendung abhängig und wird typischerweise von der Implantatschutzschicht 202, der P-ohmschen Metallschicht 204, der dielektrischen Durchkontaktierungsöffnung 206 und den Herstellungstoleranzen begrenzt.
  • Die in 2A gezeigte Anzahl und Anordnung von Schichten werden als Beispiel bereitgestellt. In der Praxis kann der Emitter 200 zusätzliche Schichten, weniger Schichten, unterschiedliche Schichten oder unterschiedlich angeordnete Schichten, als jene, die in 2A gezeigt werden, umfassen. Während der Emitter 200 zum Beispiel einen Satz von sechs Oxidationsgräben 212 umfasst, sind in der Praxis andere Designs möglich, wie etwa ein kompakter Emitter, der fünf Oxidationsgräben 212, sechs Oxidationsgräben 212 oder dergleichen umfasst. Während der Emitter 200 ein kreisförmiges Emitter-Design aufweist, sind als weiteres Beispiel in der Praxis andere Designs möglich, wie etwa ein rechtwinkliger Emitter, ein hexagonaler Emitter, ein elliptischer Emitter oder dergleichen. Zusätzlich oder alternativ kann ein Satz Schichten (z. B. eine oder mehrere Schichten) des Emitters 200 eine oder mehrere Funktionen durchführen, die als von einem anderen Satz Schichten des Emitters 200, durchgeführt beschrieben werden.
  • Insbesondere sind, während das Design des Emitters 200 als eines beschrieben wird, das einen VCSEL umfasst, andere Implementierungen möglich. Das Design des Emitters 200 kann zum Beispiel im Zusammenhang mit einem anderen Typ einer optischen Vorrichtung, wie etwa einem Photodetektor, einem kantenemittierenden Laser, einem bipolaren Heterosperrschicht-Transistor, einer lichtemittierenden Diode (LED), einer vertikalemittierenden optischen Vorrichtung (z. B. einer oben-emittierenden optischen Vorrichtung oder einer unten-emittierenden optischen Vorrichtung) oder einer anderen Halbleitervorrichtung, die seitliche Oxidation verwendet, gelten. Zusätzlich kann das Design des Emitters 200 für Emitter von beliebiger Wellenlänge, beliebigem Leistungsniveau, beliebigen Emissionsprofil oder dergleichen gelten. Mit anderen Worten, der Emitter 200 ist nicht konkret auf einen Emitter mit einer gegebenen Leistungscharakteristik bezogen.
  • Wie in 2B gezeigt, kann die beispielhafte Querschnittsansicht einen Querschnitt des Emitters 200 darstellen, der durch ein Paar Oxidationsgräben 212 (z. B. wie durch die in 2A mit „X-X“ gekennzeichnete Linie) durchgeht. Wie gezeigt, kann der Emitter 200 eine rückseitige Kathodenschicht 228, eine Substratschicht 226, einen unteren Spiegel 224, eine aktive Region 222, eine Oxidationsschicht 220, einen oberen Spiegel 218, ein Implantatisolationsmaterial 216, eine dielektrische Passivierungs-/Spiegelschicht 214 und eine P-ohmsche Metallschicht 204 umfassen. Wie gezeigt, kann der Emitter 200 eine Gesamthöhe aufweisen, die ungefähr 10 µm beträgt.
  • Die rückseitige Kathodenschicht 228 kann eine Schicht umfassen, die einen elektrischen Kontakt mit der Substratschicht 226 erstellt. Die rückseitige Kathodenschicht 228 kann zum Beispiel eine geglühte Metallisierungsschicht umfassen, wie etwa eine AuGeNi-Schicht, eine PdGeAu-Schicht oder dergleichen.
  • Die Substratschicht 226 kann eine Basissubstratschicht umfassen, auf der epitaktische Schichten gezüchtet werden. Die Substratschicht 226 kann zum Beispiel eine Halbleiterschicht umfassen, wie etwa eine GaAs-Schicht, eine InP-Schicht und/oder dergleichen.
  • Der untere Spiegel 224 kann eine untere Reflektorschicht des Emitters 200 umfassen. Der untere Spiegel 224 kann zum Beispiel einen Distributed-Bragg-Reflektor (DBR) umfassen.
  • Die aktive Region 222 kann eine Schicht umfassen, die Elektronen begrenzt und eine Emissionswellenlänge des Emitters 200 definiert. Die aktive Region 222 kann zum Beispiel ein Quantentopf sein.
  • Die Oxidationsschicht 220 kann eine Oxidschicht umfassen, die optische und elektrische Begrenzung des Emitters 200 bereitstellt. In einigen Implementierungen kann die Oxidationsschicht 220 als Resultat einer Nassoxidation einer epitaktischen Schicht ausgebildet werden. Die Oxidationsschicht 220 kann zum Beispiel eine Al2O3-Schicht sein, die als Resultat der Oxidation einer AlAs- oder AlGaAs-Schicht ausgebildet wird. Die Oxidationsgräben 212 können Öffnungen umfassen, die Sauerstoff (z. B. trockenem Sauerstoff, nassem Sauerstoff) Zugang zur epitaktischen Schicht erlauben, aus der die Oxidationsschicht 220 ausgebildet wird, wie durch Einbringen des Sauerstoffs in einen Ofen 152, wie oben in Verbindung mit 1B beschrieben. Wie gezeigt, kann die Oxidationsschicht 220 von entgegengesetzten Oxidationsgräben 122 seitlich oxidiert werden. In einigen Implementierungen kann eine Tiefe do der seitlichen Oxidation (z. B. von den entgegengesetzten Oxidationsgräben 212) eine Breite der Strombegrenzungsausnehmung 210 definieren.
  • Die Strombegrenzungsausnehmung 210 kann eine optisch aktive Ausnehmung umfassen, die durch die Oxidationsschicht 220 definiert wird. Eine Größe der Strombegrenzungsausnehmung 210 kann zum Beispiel in einem Bereich von ungefähr 6,0 µm bis ungefähr 14,0 µm liegen. In einigen Implementierungen kann die Größe der Strombegrenzungsausnehmung 210 von einem Abstand zwischen Oxidationsgräben 212, die den Emitter 200 umgeben, und einem Abstand zwischen Oxidationsschichten 220 abhängen. Die Oxidationsgräben 212 können zum Beispiel geätzt werden, um die epitaktische Schicht freizulegen, aus der die Oxidationsschicht 220 ausgebildet wird. Hier kann, bevor die dielektrische Passivierungs-/Spiegelschicht 214 abgeschieden wird, die Oxidation der epitaktischen Schicht für einen konkreten Abstand (z. B. in 2B als do gekennzeichnet) zu einer Mitte des Emitters 200 stattfinden, wodurch die Oxidationsschicht 220 und Strombegrenzungsausnehmung 210 ausgebildet werden. In einigen Implementierungen kann die Strombegrenzungsausnehmung 210 eine Oxidausnehmung umfassen. Zusätzlich oder alternativ kann die Strombegrenzungsausnehmung 210 eine Ausnehmung umfassen, die mit einem anderen Typ der Strombegrenzungstechnik assoziiert ist, wie etwa einer geätzten Mesa, einer Region ohne Ionenimplantation, lithografisch definierter Intra-Cavity-Mesa und Neuzüchtung oder dergleichen.
  • Der obere Spiegel 218 kann eine obere Reflektorschicht des Emitters 200 umfassen. Der obere Spiegel 218 kann zum Beispiel einen DBR umfassen.
  • Das Implantatisolationsmaterial 216 kann ein Material umfassen, das elektrische Isolation bereitstellt. Das Implantatisolationsmaterial 216 kann zum Beispiel ein ionenimplantiertes Material, wie etwa ein H-implantiertes Material oder ein Wasserstoff/Proton implantiertes Material, umfassen. In einigen Implementierungen kann das Implantatisolationsmaterial 216 eine Implantatschutzschicht 202 definieren.
  • Die dielektrische Passivierungs-/Spiegelschicht 214 kann eine Schicht umfassen, die als schützende Passivierungsschicht wirkt und die als ein zusätzlicher DBR wirkt. Die dielektrische Passivierungs-/Spiegelschicht 214 kann zum Beispiel eine oder mehrere Unterschichten (z. B. eine SiO2-Schicht, eine Si3N4-Schicht) umfassen, die auf einer oder mehreren anderen Schichten des Emitters 200 abgeschieden sind (z. B. durch chemische Dampfabscheidung).
  • Wie gezeigt, kann die dielektrische Passivierungs-/Spiegelschicht 214 eine oder mehrere dielektrische Durchkontaktierungsöffnungen 206 umfassen, die elektrischen Zugang zur P-ohmschen Metallschicht 204 bereitstellen. Die optische Ausnehmung 208 kann einen Abschnitt der dielektrischen Passivierungs-/Spiegelschicht 214 über der Strombegrenzungsausnehmung 210 umfassen, über die Licht emittiert werden kann.
  • Die P-ohmsche Metallschicht 204 kann eine Schicht umfassen, die einen elektrischen Kontakt herstellen kann, über den elektrischer Strom fließen kann. Die P-ohmsche Metallschicht 204 kann zum Beispiel eine TiAu-Schicht, eine TiPtAu-Schicht oder dergleichen umfassen, über die elektrischer Strom fließen kann (z. B. über eine Bondinsel (nicht gezeigt), welche die P-ohmsche Metallschicht 204 über dielektrische Durchkontaktierungsöffnungen 206 kontaktiert).
  • In einigen Implementierungen kann der Emitter 200 unter Verwendung einer Reihe von Schritten hergestellt werden. Der untere Spiegel 224, die aktive Region 222, die Oxidationsschicht 220 und der obere Spiegel 218 können zum Beispiel epitaktisch auf der Substratschicht 226 gezüchtet werden, wonach die P-ohmsche Metallschicht 204 auf dem oberen Spiegel 218 abgeschieden werden kann. Danach können Oxidationsgräben 212 geätzt werden, um die Oxidationsschicht 220 für die Oxidation freizulegen, wie etwa über den Prozess 300 von 3, Prozess 400 von 4 und/oder einem anderen hierin (z. B in Verbindung mit 1B) beschriebenen Prozess. Das Implantatisolationsmaterial 216 kann über Ionenimplantation erzeugt werden, wonach die dielektrische Passivierungs-/Spiegelschicht 214 abgeschieden werden kann. Die dielektrischen Durchkontaktierungsöffnungen 206 können in die dielektrische Passivierungs-/Spiegelschicht 214 geätzt werden (z. B. um die P-ohmsche Metallschicht für Kontakt freizulegen). Plattieren, Bekeimen und Ätzen können durchgeführt werden, wonach die Substratschicht 226 auf eine Zieldicke verdünnt und/oder geläppt werden kann. Schließlich kann die rückseitige Kathodenschicht 228 auf einer unteren Seite der Substratschicht 226 abgeschieden werden.
  • Die Anzahl, Anordnung, Dicken, Reihenfolge, Symmetrie oder dergleichen der in 2B gezeigten Schichten werden als Beispiel bereitgestellt. In der Praxis kann der Emitter 200 zusätzliche Schichten, weniger Schichten, unterschiedliche Schichten, unterschiedlich konstruierte Schichten oder unterschiedlich angeordnete Schichten, als jene, die in 2B gezeigt werden, umfassen. Zusätzlich oder alternativ kann ein Satz Schichten (z. B. eine oder mehrere Schichten) des Emitters 200 eine oder mehrere Funktionen durchführen, die als von einem anderen Satz Schichten des Emitters 200, durchgeführt beschrieben werden.
  • 3 ist ein Flussdiagramm eines beispielhaften Prozesses 300 für die Waferfertigung, der die Einheitlichkeit der seitlichen Oxidation der Waferoberflächenmerkmale unter Verwendung eines vertikalen Stapels horizontaler Wafer regelt.
  • Wie in 3 gezeigt, kann der Prozess 300 das Einbringen von Sauerstoff in einen Ofen, der einen vertikalen Stapel horizontaler Wafer enthält, umfassen (Block 310). In einigen Implementierungen tritt der Sauerstoff an einer Stelle oberhalb des vertikalen Stapels in den Ofen ein. Die Stelle kann zum Beispiel an einer Oberseite des Ofens, auf einer Seite des Ofens, entlang einer Rotationsachse des vertikalen Stapels und/oder dergleichen liegen. Zusätzlich oder alternativ können mehrere Stellen (z. B. mehrere Öffnungen) verwendet werden, um den Sauerstoff einzubringen. In einigen Implementierungen umfasst ein strukturiertes Wafer, das im vertikalen Stapel umfasst ist, ein oder mehrere Oberflächenmerkmale. In einigen Implementierungen umfasst ein Oberflächenmerkmal des einen oder der mehreren Oberflächenmerkmale eine oder mehrere Schichten, die oxidiert werden können.
  • Wie in 3 gezeigt, kann der Prozess das Bewirken seitlicher Oxidation von mindestens einer Schicht der einen oder der mehreren Schichten, basierend auf dem Einbringen des Sauerstoffs in den Ofen, umfassen (Block 320).
  • In einigen Implementierungen verlässt der Sauerstoff den Ofen an einer anderen Stelle unterhalb des vertikalen Stapels. In einigen Implementierungen kann der vertikale Stapel während der seitlichen Oxidation rotiert werden.
  • In einigen Implementierungen bildet die seitliche Oxidation eine Ausnehmung zur elektrischen Begrenzung im Oberflächenmerkmal aus. In einigen Implementierungen bildet die seitliche Oxidation eine Ausnehmung zur optischen Begrenzung im Oberflächenmerkmal aus. In einigen Implementierungen ist das Oberflächenmerkmal ein VCSEL. Gegen Implementierungen bildet die seitliche Oxidation eine Oxidausnehmung für mindestens eines von optischer Begrenzung oder elektrischer Begrenzung im VCSEL aus.
  • In einigen Implementierungen sind die seitliche Oxidation von Oberflächenmerkmalen auf einem Kantenabschnitt des strukturierten Wafers im Wesentlichen mit der seitlichen Oxidation von Oberflächenmerkmalen auf einem mittigen Abschnitt des strukturierten Wafers einheitlich. In einigen Implementierungen sind die seitliche Oxidation von Oberflächenmerkmalen auf unterschiedlichen Wafers, die im vertikalen Stapel umfasst sind, im Wesentlichen einheitlich. In einigen Implementierungen ist eine erste Tiefe von seitlicher Oxidation eines ersten Oberflächenmerkmals, das am nächsten zu einer Mitte des strukturierten Wafers angeordnet ist, im Wesentlichen die gleiche wie eine zweite Tiefe von seitlicher Oxidation eines zweiten Oberflächenmerkmals, das am nächsten zu einer Kante des strukturierten Wafers angeordnet ist. In einigen Implementierungen ist ein Unterschied zwischen der ersten und der zweiten Tiefe 0,4 Mikrometer oder weniger. In einigen Implementierungen ist die seitliche Oxidation im Wesentlichen für alle Oberflächenmerkmale auf dem strukturierten Wafer einheitlich. In einigen Implementierungen ist die seitliche Oxidation im Wesentlichen für alle Oberflächenmerkmale von allen Wafern, die im vertikalen Stapel umfasst sind, einheitlich. In einigen Implementierungen ist der Ofen ein vertikaler Ofen.
  • In einigen Implementierungen können die Wafer in einen Quarzträger als vertikaler Stapel geladen werden und können in den Ofen eingeführt werden (z. B. bei Raumtemperatur). Die Ofentemperatur kann dann auf einen niedrigen Druck gepumpt werden (z. B. vakuumgepumpt) (z. B. 0,1 Torr und/oder dergleichen), und die Heizelemente des Ofens können eingeschaltet werden, um die Wafer zu erwärmen. In einigen Implementierungen können die Wafer im Ofen in Abwesenheit von Sauerstoff erwärmt werden, bevor Sauerstoff in den Ofen eingebracht wird (z. B. oberhalb des vertikalen Stapels). Wenn eine Schwellentemperatur (z. B. 400 C und/oder dergleichen) erreicht wird, kann die Sauerstoffquelle eingeschaltet werden, um Sauerstoff oberhalb des vertikalen Stapels von Wafern in den Ofen einzubringen. Nach einer eingestellten Zeitdauer der Oxidation (z. B. bestimmt basierend auf einer gewünschten Tiefe der seitlichen Oxidation) kann die Oxidationsquelle ausgeschaltet werden, und kann die Kammer ausgepumpt werden, um überschüssigen Sauerstoff zu entfernen, und kann das Heizelement ausgeschaltet werden. Wenn die Temperatur eine Schwelle erreicht (z. B. 30 C und/oder dergleichen), können die Kammer geöffnet und die Wafer entfernt werden. In einigen Implementierungen kann die Kammer nicht vakuumgepumpt werden. Zusätzlich oder alternativ kann die Kammer auf einer hohen Temperatur gehalten werden und können die Wafer in die Kammer bei einer niedrigeren Temperatur eingebracht werden und auf eine Schwellentemperatur (z. B. 400 C und/oder dergleichen) erwärmt werden, bevor der Sauerstoff eingebracht wird.
  • Obwohl 3 beispielhafte Blöcke des Prozesses 300 zeigt, kann der Prozess 300 in einigen Implementierungen zusätzliche Blöcke, weniger Blöcke, unterschiedliche Blöcke oder unterschiedlich angeordnete Blöcke, als jene, die in 3 veranschaulicht werden, umfassen. Zusätzlich oder alternativ können zwei oder mehrere Blöcke des Prozesses 300 parallel durchgeführt werden.
  • 4 ist ein Flussdiagramm eines weiteren beispielhaften Prozesses 400 für die Waferfertigung, der die Einheitlichkeit der seitlichen Oxidation der Waferoberflächenmerkmale unter Verwendung eines vertikalen Stapels horizontaler Wafer regelt.
  • Wie in 4 gezeigt, kann der Prozess 400 das Einbringen von Sauerstoff in einen Ofen, der eine Vielzahl von Wafern enthält, die horizontal orientiert und vertikal mit einem Raum zwischen benachbarten Wafern gestapelt sind, umfassen (Block 410). In einigen Implementierungen tritt der Sauerstoff an einer Stelle oberhalb der Vielzahl von Wafern in den Ofen ein. In einigen Implementierungen umfasst ein Wafer, von der Vielzahl von Wafern, ein erstes Merkmal auf einem mittigen Abschnitt des Wafers und ein zweites Merkmal auf einem Kantenabschnitt des Wafers.
  • Wie in 4 ferner gezeigt, kann der Prozess 400 das Bewirken seitlicher Oxidation von einer ersten Schicht des ersten Merkmals und einer zweiten Schicht des zweiten Merkmals basierend auf dem Einbringen des Sauerstoffs in den Ofen umfassen (Block 420). In einigen Implementierungen entspricht die zweite Schicht der ersten Schicht. In einigen Implementierungen ist eine erste Tiefe von seitlicher Oxidation der ersten Schicht im Wesentlichen die gleiche wie eine zweite Tiefe von seitlicher Oxidation des zweiten Merkmals.
  • In einigen Implementierungen umfasst der Prozess 400 das Rotieren der Vielzahl von Wafern während der seitlichen Oxidation. In einigen Implementierungen bildet die seitliche Oxidation eine erste Ausnehmung zur optischen Begrenzung und elektrischen Begrenzung im ersten Merkmal und eine zweite Ausnehmung zur optischen Begrenzung und elektrischen Begrenzung im zweiten Merkmal aus. In einigen Implementierungen ist eine Tiefe von seitlicher Oxidation von entsprechenden Schichten auf allen (oder einem Großteil von) Merkmalen auf dem Wafer im Wesentlichen einheitlich. In einigen Implementierungen ist eine Tiefe von seitlicher Oxidation von entsprechenden Schichten auf einer Vielzahl von Merkmalen, von der Vielzahl von Wafern, im Wesentlichen einheitlich.
  • In einigen Implementierungen kann das Durchführen des Prozesses 300 und/oder Prozesses 400 einen Wafer (z. B. einen gefertigten Wafer) ausbilden. Der Wafer kann ein erstes Oberflächenmerkmal umfassen, das nahe der Mitte des Wafers angeordnet ist. Das erste Oberflächenmerkmal kann eine erste Schicht umfassen, die seitlich auf eine erste Tiefe oxidiert worden ist. Das Wafer kann ein zweites Oberflächenmerkmal umfassen, das nahe der Kante des Wafers angeordnet ist. Das zweite Oberflächenmerkmal kann eine zweite Schicht umfassen, die der ersten Schicht entspricht, die seitlich auf eine zweite Tiefe oxidiert worden ist. Die zweite Tiefe kann im Wesentlichen die gleiche sein wie die erste Tiefe.
  • Obwohl 4 beispielhafte Blöcke des Prozesses 400 zeigt, kann der Prozess 400 in einigen Implementierungen zusätzliche Blöcke, weniger Blöcke, unterschiedliche Blöcke oder unterschiedlich angeordnete Blöcke, als jene, die in 4 veranschaulicht werden, umfassen. Zusätzlich oder alternativ können zwei oder mehrere Blöcke des Prozesses 400 parallel durchgeführt werden.
  • Einige hierin beschriebene Implementierungen können eine hohe Ausbeute und einen hohen Durchsatz von Merkmalen (z. B. VCSELs und/oder dergleichen), auf einem oder mehreren Wafern, produzieren, die eine Anforderung erfüllen. Die Anforderung kann zum Beispiel eine einheitliche seitliche Oxidation, eine einheitliche Tiefe der seitlichen Oxidation, Ausbildung von Ausnehmungen mit einer Breite innerhalb eines Toleranzbereichs und/oder dergleichen umfassen.
  • Die vorangehende Offenbarung stellt eine Illustration und Beschreibung bereit, sie ist aber nicht dazu gedacht, vollständig zu sein oder die Implementierungen genau auf die offenbarte Form zu begrenzen. Modifikationen und Abwandlungen sind in Anbetracht der obigen Offenbarung möglich oder können von der Ausübung der Implementierungen erhalten werden.
  • Obwohl konkrete Kombinationen von Merkmalen in den Ansprüchen zitiert und/oder in der Patentschrift offenbart werden, sind diese Kombinationen nicht dazu gedacht, die Offenbarung von möglichen Implementierungen zu begrenzen. In Wirklichkeit können viele dieser Merkmale auf eine Weise kombiniert werden, die in den Ansprüchen nicht zitiert und/oder in der Patentschrift offenbart wird. Obwohl jeder unten aufgelistete Anspruch direkt von nur einem Anspruch abhängen kann, umfasst die Offenbarung von möglichen Implementierungen jeden abhängigen Anspruch in Kombination mit jedem anderen Anspruch im Satz Ansprüche.
  • Kein Element, kein Vorgang oder keine Anweisung sollten als absolut kritisch oder wesentlich ausgelegt werden, solange diese nicht ausdrücklich als solches beschrieben sind. Außerdem sollen, wie hierin verwendet, die Artikel „ein“, „eine“ und „eines“ ein oder mehrere Elemente umfassen und können synonym mit „ein oder mehr“ verwendet werden. Des Weiteren soll, wie hierin verwendet, der Begriff „Satz“ ein oder mehrere Elemente umfassen (z. B. verwandte Elemente, nicht verwandte Elemente, eine Kombination von verwandten Elementen und nicht verwandten Elementen etc.) und kann synonym mit „ein oder mehr“ verwendet werden. Wenn nur ein Element beabsichtigt wird, wird der Begriff „ein“ oder eine ähnliche Sprache verwendet. Außerdem sollen, wie hierin verwendet, die Begriffe „aufweist“, „aufweisen“ oder dergleichen offene Begriffe sein. Des Weiteren soll der Ausdruck „basierend auf” „basierend mindestens zum Teil auf‟ bedeuten, solange dies nicht ausdrücklich anderweitig dargelegt wird.

Claims (20)

  1. Ein Verfahren, das Folgendes beinhaltet: Einbringen von Sauerstoff in einen Ofen, der einen vertikalen Stapel horizontaler Wafer enthält, wobei der Sauerstoff an einer Stelle oberhalb des vertikalen Stapels in den Ofen eintritt, wobei ein strukturiertes Wafer, das im vertikalen Stapel umfasst ist, ein oder mehrere Oberflächenmerkmale umfasst, und wobei ein Oberflächenmerkmal des einen oder der mehreren Oberflächenmerkmale eine oder mehrere Schichten umfasst, die oxidiert werden können; und Bewirken seitlicher Oxidation von mindestens einer Schicht der einen oder der mehreren Schichten, basierend auf dem Einbringen des Sauerstoffs in den Ofen.
  2. Verfahren gemäß Anspruch 1, wobei der Sauerstoff den Ofen an einer anderen Stelle unterhalb des vertikalen Stapels verlässt.
  3. Verfahren gemäß Anspruch 1, das ferner das Rotieren des vertikalen Stapels während der seitlichen Oxidation beinhaltet.
  4. Verfahren gemäß Anspruch 1, wobei die seitliche Oxidation eine Ausnehmung zur elektrischen Begrenzung im Oberflächenmerkmal ausbildet.
  5. Verfahren gemäß Anspruch 1, wobei die seitliche Oxidation eine Ausnehmung zur optischen Begrenzung im Oberflächenmerkmal ausbildet.
  6. Verfahren gemäß Anspruch 1, wobei das Oberflächenmerkmal ein oberflächenemittierender Laser mit vertikalem Resonator (VCSEL) ist.
  7. Verfahren gemäß Anspruch 6, wobei die seitliche Oxidation eine Oxidausnehmung für mindestens eines von optischer Begrenzung oder elektrischen Begrenzung im VCSEL ausbildet.
  8. Verfahren gemäß Anspruch 1, wobei die seitliche Oxidation von Oberflächenmerkmalen auf einem Kantenabschnitt des strukturierten Wafers im Wesentlichen mit der seitlichen Oxidation von Oberflächenmerkmalen auf einem mittigen Abschnitt des strukturierten Wafers einheitlich sind.
  9. Verfahren gemäß Anspruch 8, wobei die seitliche Oxidation von Oberflächenmerkmalen auf unterschiedlichen Wafers, die im vertikalen Stapel umfasst sind, im Wesentlichen einheitlich sind.
  10. Verfahren gemäß Anspruch 1, wobei eine erste Tiefe von seitlicher Oxidation eines ersten Oberflächenmerkmals, das am nächsten zu einer Mitte des strukturierten Wafers angeordnet ist, im Wesentlichen die gleiche ist wie eine zweite Tiefe von seitlicher Oxidation eines zweiten Oberflächenmerkmals, das am nächsten zu einer Kante des strukturierten Wafers angeordnet ist.
  11. Verfahren gemäß Anspruch 10, wobei ein Unterschied zwischen der ersten und der zweiten Tiefe 0,4 Mikrometer oder weniger ist.
  12. Verfahren gemäß Anspruch 1, wobei die seitliche Oxidation im Wesentlichen für alle Oberflächenmerkmale auf dem strukturierten Wafer einheitlich ist.
  13. Verfahren gemäß Anspruch 1, wobei die seitliche Oxidation im Wesentlichen für alle Oberflächenmerkmale von allen Wafern, die im vertikalen Stapel umfasst sind, einheitlich ist.
  14. Verfahren gemäß Anspruch 1, wobei der Ofen ein vertikaler Ofen ist.
  15. Ein Verfahren, das Folgendes beinhaltet: Einbringen von Sauerstoff in einen Ofen, der eine Vielzahl von Wafern enthält, die horizontal orientiert und vertikal mit einem Raum zwischen benachbarten Wafern gestapelt sind, wobei der Sauerstoff oberhalb der Vielzahl von Wafern in den Ofen eintritt, und wobei ein Wafer, von der Vielzahl von Wafern, ein erstes Merkmal auf einem mittigen Abschnitt des Wafers und ein zweites Merkmal auf einem Kantenabschnitt des Wafers umfasst; und Bewirken seitlicher Oxidation von einer ersten Schicht des ersten Merkmals und einer zweiten Schicht des zweiten Merkmals basierend auf dem Einbringen des Sauerstoffs in den Ofen, wobei die zweite Schicht der ersten Schicht entspricht, und wobei eine erste Tiefe von seitlicher Oxidation der ersten Schicht im Wesentlichen die gleiche ist wie eine zweite Tiefe von seitlicher Oxidation des zweiten Merkmals.
  16. Verfahren gemäß Anspruch 15, das ferner das Rotieren der Vielzahl von Wafern während der seitlichen Oxidation beinhaltet.
  17. Verfahren gemäß Anspruch 15, wobei die seitliche Oxidation eine erste Ausnehmung zur optischen Begrenzung und elektrischen Begrenzung im ersten Merkmal und eine zweite Ausnehmung zur optischen Begrenzung und elektrischen Begrenzung im zweiten Merkmal ausbildet.
  18. Verfahren gemäß Anspruch 15, wobei eine Tiefe von seitlicher Oxidation von entsprechenden Schichten auf allen Merkmalen auf dem Wafer im Wesentlichen einheitlich ist.
  19. Verfahren gemäß Anspruch 15, wobei eine Tiefe von seitlicher Oxidation von entsprechenden Schichten auf einer Vielzahl von Merkmalen, von der Vielzahl von Wafern, im Wesentlichen einheitlich ist.
  20. Ein Wafer, das Folgendes beinhaltet: ein erstes Oberflächenmerkmal, das nahe einer Mitte des Wafers angeordnet ist, wobei das erste Oberflächenmerkmal eine erste Schicht umfasst, die seitlich auf eine erste Tiefe oxidiert worden ist; und ein zweites Oberflächenmerkmal, das nahe einer Kante des Wafers angeordnet ist, wobei das zweite Oberflächenmerkmal eine zweite Schicht umfasst, die der ersten Schicht entspricht, die seitlich auf eine zweite Tiefe oxidiert worden ist, wobei die zweite Tiefe im Wesentlichen die gleiche ist wie die erste Tiefe.
DE102018117799.2A 2017-08-14 2018-07-24 Regeln der Einheitlichkeit der seitlichen Oxidation von Waferoberflächenmerkmalen unter Verwendung eines vertikalen Stapels horizontaler Wafer Ceased DE102018117799A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/676,357 US10170889B1 (en) 2017-08-14 2017-08-14 Controlling uniformity of lateral oxidation of wafer surface features using a vertical stack of horizontal wafers
US15/676,357 2017-08-14

Publications (1)

Publication Number Publication Date
DE102018117799A1 true DE102018117799A1 (de) 2019-02-14

Family

ID=64736646

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018117799.2A Ceased DE102018117799A1 (de) 2017-08-14 2018-07-24 Regeln der Einheitlichkeit der seitlichen Oxidation von Waferoberflächenmerkmalen unter Verwendung eines vertikalen Stapels horizontaler Wafer

Country Status (7)

Country Link
US (1) US10170889B1 (de)
JP (1) JP2019036718A (de)
KR (1) KR102029593B1 (de)
CN (1) CN109390213A (de)
DE (1) DE102018117799A1 (de)
IL (1) IL260917A (de)
TW (2) TWI819182B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239638B2 (en) * 2018-09-04 2022-02-01 Lumentum Operations Llc Emitter oxidation uniformity within a wafer
CN110904439B (zh) * 2019-10-23 2020-12-29 深圳市拉普拉斯能源技术有限公司 一种新型小舟运输结构
CN116454730B (zh) * 2023-06-20 2023-11-28 深圳博升光电科技有限公司 高速垂直腔面发射激光器及具有其的光电设备、制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599247A (en) * 1985-01-04 1986-07-08 Texas Instruments Incorporated Semiconductor processing facility for providing enhanced oxidation rate
JPS6221229A (ja) * 1985-07-22 1987-01-29 Hitachi Ltd 処理装置
JPH0897207A (ja) * 1994-09-26 1996-04-12 Kokusai Electric Co Ltd 酸化装置の排気装置
US5493577A (en) * 1994-12-21 1996-02-20 Sandia Corporation Efficient semiconductor light-emitting device and method
JP3971810B2 (ja) * 1995-11-30 2007-09-05 三星電子株式会社 縦型拡散炉
US7330494B1 (en) * 1995-12-18 2008-02-12 Jds Uniphase Corporation Conductive element with lateral oxidation barrier
US6372663B1 (en) * 2000-01-13 2002-04-16 Taiwan Semiconductor Manufacturing Company, Ltd Dual-stage wet oxidation process utilizing varying H2/O2 ratios
JP3436256B2 (ja) * 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
US6650683B2 (en) * 2000-11-20 2003-11-18 Fuji Xerox Co, Ltd. Surface emitting semiconductor laser
JP2002176048A (ja) * 2000-12-11 2002-06-21 Nec Corp 酸化炉装置
ATE295011T1 (de) * 2001-03-15 2005-05-15 Ecole Polytech Oberflächenemittierender laser mit vertikalem resonator
JP4164092B2 (ja) * 2003-08-26 2008-10-08 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2007142375A (ja) * 2005-10-20 2007-06-07 Furukawa Electric Co Ltd:The 面発光レーザ素子及びその製造方法
CN100456584C (zh) * 2006-08-02 2009-01-28 长春理工大学 大出光孔垂直腔面发射半导体激光器的多芯电注入结构
JP5551282B2 (ja) * 2008-08-06 2014-07-16 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5383332B2 (ja) * 2008-08-06 2014-01-08 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5275935B2 (ja) * 2009-07-15 2013-08-28 株式会社ニューフレアテクノロジー 半導体製造装置および半導体製造方法
US9018567B2 (en) * 2011-07-13 2015-04-28 Asm International N.V. Wafer processing apparatus with heated, rotating substrate support
JP6164620B2 (ja) * 2015-09-01 2017-07-19 株式会社エピクエスト 酸化装置

Also Published As

Publication number Publication date
TWI684220B (zh) 2020-02-01
TW202032666A (zh) 2020-09-01
JP2019036718A (ja) 2019-03-07
US10170889B1 (en) 2019-01-01
CN109390213A (zh) 2019-02-26
KR102029593B1 (ko) 2019-10-07
KR20190018396A (ko) 2019-02-22
IL260917A (en) 2019-01-31
TW201921504A (zh) 2019-06-01
TWI819182B (zh) 2023-10-21

Similar Documents

Publication Publication Date Title
DE69829519T2 (de) Oberflächenemittierende Laservorrichtung und ihr Herstellungsverfahren
DE69726322T2 (de) Seitliche Strombegrenzung für einen oberflächenemittierenden Laser
DE112018005257B4 (de) VCSEL mit elliptischer Apertur mit reduziertem RIN
DE69814379T2 (de) Laser mit selektiv veränderter strombegrenzungsschicht
DE69830463T2 (de) Oberflächenemittierender Laser mit vertikalem Resonator und getrennten optischen Leitern und Stromleitern
DE60002478T2 (de) Oberflächenemittierender laser mit vertikalem hauptresonator (vcsel) und gekoppeltem nichtlichtleitenden nebenresonator
US6372533B2 (en) Method of making a semiconductor device with aligned oxide apertures and contact to an intervening layer
DE102018117799A1 (de) Regeln der Einheitlichkeit der seitlichen Oxidation von Waferoberflächenmerkmalen unter Verwendung eines vertikalen Stapels horizontaler Wafer
JP2019062188A (ja) 垂直共振器面発光レーザのビーム広がり制御
DE102005007668A1 (de) Verfahren zur Verarbeitung von Oxid-eingeschränkten VCSEL-Halbleitervorrichtungen
DE2819843A1 (de) Lichtemittierende diode mit streifengeometrie sowie herstellungsverfahren hierfuer
US6526081B2 (en) Surface emitting semiconductor laser and method of fabricating the same
DE102004032467A1 (de) Oberflächenemittierende Einmodenvertikalresonatorlaser und Verfahren zum Herstellen derselben
DE10229211A1 (de) Polarisationsgesteuerter oberflächenemittierender Laser mit vertikalem Hohlraum unter Verwendung einer asymmetrischen strombegrenzenden Öffnung
DE10252574A1 (de) Optoelektronische Vorrichtung unter Verwendung eines gesperrten Tunnelübergangs zur Strombegrenzung
DE60206633T2 (de) Herstellungsverfahren eines vcsel mit dielektrischem spiegel und selbsteinrichtender verstärkungsführung
DE102009035639B4 (de) Breitstreifenlaser mit einem epitaktischen Schichtenstapel und Verfahren zu dessen Herstellung
JP2018160650A (ja) 面発光半導体レーザ
US20090305447A1 (en) Implanted vertical cavity surface emitting laser
WO2020156775A1 (de) Vorrichtung zur erzeugung von laserstrahlung
TWI781739B (zh) 垂直腔面射型雷射及其形成方法
TWI247465B (en) Plane emission type semiconductor laser device and method of manufacturing the same
EP1835575B1 (de) Quantenkaskadenlaser und Verfahren zu seiner Herstellung
KR100546572B1 (ko) 레이저 다이오드 제조방법
JP2956553B2 (ja) 面発光レーザ及びその製造方法

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final