CN109390213A - 控制晶片表面特征的横向氧化的均匀性 - Google Patents

控制晶片表面特征的横向氧化的均匀性 Download PDF

Info

Publication number
CN109390213A
CN109390213A CN201810898909.1A CN201810898909A CN109390213A CN 109390213 A CN109390213 A CN 109390213A CN 201810898909 A CN201810898909 A CN 201810898909A CN 109390213 A CN109390213 A CN 109390213A
Authority
CN
China
Prior art keywords
layer
chip
feature
lateral oxidation
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810898909.1A
Other languages
English (en)
Inventor
A·袁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Viavi Solutions Inc
Lumentum Operations LLC
Original Assignee
JDS Uniphase Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JDS Uniphase Corp filed Critical JDS Uniphase Corp
Publication of CN109390213A publication Critical patent/CN109390213A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H01S5/187—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL] using Bragg reflection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Formation Of Insulating Films (AREA)
  • Immobilizing And Processing Of Enzymes And Microorganisms (AREA)

Abstract

本公开涉及控制晶片表面特征的横向氧化的均匀性。在一些实现方式中，一种方法可包括将氧引入包含水平晶片的垂直堆叠的炉中。氧可以在垂直堆叠上方的位置进入炉。包括在垂直堆叠中的图案化晶片可以包括一个或更多个表面特征，并且所述一个或更多个表面特征中的表面特征可以包括能够被氧化的一个或更多个层。该方法可包括基于将氧引入炉中，引起所述一个或更多个层中的至少一层的横向氧化。

Description

控制晶片表面特征的横向氧化的均匀性
技术领域
本公开大体上涉及晶片制造，并且更具体地，涉及用于激光器的晶片制造，例如通过使用水平晶片的垂直堆叠来控制晶片表面特征的横向氧化的均匀性。
背景
垂直发射器件，例如垂直腔表面发射激光器(VCSEL)，是在垂直于衬底表面的方向上(例如，从半导体晶片表面垂直地)发射激光束的激光器。与边缘发射器件相反，垂直发射器件可以允许在晶片制造的中间步骤进行测试。
概述
本公开的实现方式主要涉及以下方面：
(1)一种方法，可包括将氧引入包含水平晶片的垂直堆叠的炉中。氧可以在垂直堆叠上方的位置进入炉。包括在垂直堆叠中的图案化晶片可以包括一个或更多个表面特征，并且所述一个或更多个表面特征中的表面特征可以包括能够被氧化的一个或更多个层。该方法可包括基于将氧引入炉中，引起所述一个或更多个层中的至少一层的横向氧化。
(2)根据(1)所述的方法，其中，所述氧在所述垂直堆叠下方的另外的位置离开所述炉。
(3)根据(1)所述的方法，还包括在所述横向氧化期间旋转所述垂直堆叠。
(4)根据(1)所述的方法，其中，所述横向氧化形成用于在所述表面特征中进行电限制的孔。
(5)根据(1)所述的方法，其中，所述横向氧化形成用于在所述表面特征中进行光学限制的孔。
(6)根据(1)所述的方法，其中，所述表面特征是垂直腔表面发射激光器(VCSEL)。
(7)根据(6)所述的方法，其中，所述横向氧化形成用于所述VCSEL中的光学限制或电限制中的至少一个的氧化孔。
(8)根据(1)所述的方法，其中，所述图案化晶片的边缘部分上的表面特征的横向氧化与所述图案化晶片的中心部分上的表面特征的横向氧化基本上是均匀的。
(9)根据(8)所述的方法，其中，包括在所述垂直堆叠中的不同晶片上的表面特征的横向氧化基本上是均匀的。
(10)根据(1)所述的方法，其中，位于最接近所述图案化晶片的中心的第一表面特征的横向氧化的第一深度与位于最接近所述图案化晶片的边缘的第二表面特征的横向氧化的第二深度基本上相同。
(11)根据(10)所述的方法，其中，所述第一深度和所述第二深度之间的差为0.4微米或更小。
(12)根据(1)所述的方法，其中，对于所述图案化晶片上的所有表面特征，所述横向氧化基本上是均匀的。
(13)根据(1)所述的方法，其中，对于包括在所述垂直堆叠中的所有晶片的所有表面特征，所述横向氧化基本上是均匀的。
(14)根据(1)所述的方法，其中，所述炉是竖炉。
(15)一种方法，可包括将氧引入包含多个晶片的炉中，所述晶片水平定向并垂直堆叠，其中相邻晶片之间具有空间。氧可以在多个晶片上方进入炉中。多个晶片中的晶片可以包括在晶片的中心部分上的第一特征和在晶片的边缘部分上的第二特征。该方法可包括基于将氧引入炉中而引起第一特征的第一层和第二特征的第二层的横向氧化。第二层可以对应于第一层，并且第一层的横向氧化的第一深度可以与第二特征的横向氧化的第二深度基本上相同。
(16)根据(15)所述的方法，还包括在所述横向氧化期间旋转所述多个晶片。
(17)根据(15)所述的方法，其中，所述横向氧化在所述第一特征中形成用于光学限制和电限制的第一孔，并且在所述第二特征中形成用于光学限制和电限制的第二孔。
(18)根据(15)所述的方法，其中，所述晶片上所有特征上的相应层的横向氧化的深度基本上是均匀的。
(19)根据(15)所述的方法，其中，所述多个晶片中的不同晶片上的多个特征上的相应层的横向氧化的深度基本上是均匀的。
(20)一种晶片，可包括位于晶片的中心附近的第一表面特征。第一表面特征可以包括已被横向氧化到第一深度的第一层。晶片可包括位于晶片的边缘附近的第二表面特征。第二表面特征可以包括对应于第一层的第二层，该第二层已被横向氧化到第二深度。第二深度可以与第一深度基本上相同。
附图说明
图1A是使用垂直定向的晶片的水平堆叠的示例晶片制造过程的图；
图1B是使用水平定向的晶片的垂直堆叠的示例晶片制造过程的图；
图2A和2B是分别描绘示例发射器的顶视图和示例发射器的示例横截面视图的图；
图3是本文描述的示例过程的流程图；和
图4是本文描述的另一示例过程的流程图。
详细描述
下面的示例实现方式的详细描述参考附图。在不同的附图中的相同的参考标记可标识相同或相似的元素。下面描述的实现方式仅仅是示例，并不旨在将实现方式限制到所公开的精确形式。相反，选择这些实现方式进行描述，是为了使本领域普通技术人员能够实践这些实现方式。
图1A是使用垂直定向的晶片的水平堆叠的晶片制造过程的示例100的图。
如图1A所示，炉102可包含多个晶片104。多个晶片104可以垂直定向，使得晶片104的表面(例如，包括特征的表面)的直径106垂直延伸(例如，平行于万有引力)并且晶片104的厚度108水平延伸(例如，垂直于万有引力)。晶片104可堆叠在水平堆叠110中，相邻堆叠的晶片104之间具有空间112。在一些实现方式中，炉102可以是水平炉(例如，宽度大于高度)。一种实现方式是长的水平石英管，管的一端具有气体入口，而管的另一端具有气体出口。晶片沿着管的轴线垂直放置，以使每次操作中处理的晶片数量最大化。
在这种布置中，氧可以从水平堆叠110的一端114引入炉102，和/或可以从水平堆叠110的相对端116离开炉102。氧可能沉入炉102的底部，因为氧比炉102中的其他气体重，例如氮气、空气、空气混合物等。氧可能需要相对长的时间段(例如几分钟)来填充整个炉102。因此，氧可存在于炉102的下部118中的时间比在炉102的上部120中的时间长。氧在炉102的不同部分中的这种不均匀存在导致晶片104的不同部分上的氧化不均匀(例如，当晶片104在氧被引入炉102之前在炉102中被加热时)。例如，与晶片104的上部124上的特征的横向氧化相比，晶片104的下部122上的特征的横向氧化可能发生的时间更长，导致下部122上的特征的更深的横向氧化和上部124上的特征的更浅的横向氧化。
当根据特定规范设计特征时，例如横向氧化到特定深度或产生特定宽度的孔，晶片上氧化的不均匀性导致满足规范的特征的产量低。例如，当晶片104上的不同特征被横向氧化到不同深度，导致孔的尺寸不均匀时，一些特征可以具有满足规范的孔的尺寸，而一些特征可能不满足规范。
在一些情况下，晶片104可在炉102中水平定向，氧从炉102的一端114引入炉102和/或从炉102的相对端116离开炉102。这种布置可以减少上述不均匀氧化问题，但是这种不均匀氧化仍然可能由于氧在进入、通过和离开炉102时的湍流而发生。此外，与下面结合图1B描述的布置相比，这种布置可导致低产量，因为相对少量的晶片104可被放置在炉102中和/或同时(例如，在单个过程运行中)被氧化。
图1B是使用水平定向的晶片的垂直堆叠的晶片制造过程的示例150的图。
如图1B所示，炉152可包含多个晶片154。多个晶片154可以水平定向，使得晶片154的表面(例如，包括特征的表面)的直径156水平延伸(例如，垂直于万有引力)，并且晶片154的厚度158垂直延伸(例如，平行于万有引力)。晶片154可堆叠在垂直堆叠160中，相邻堆叠的晶片154之间具有空间162。在一些实现方式中，晶片154可以堆叠在炉152的相对温度平坦区域中的石英舟中。在一些实现方式中，炉152可以是竖炉(例如，高度大于宽度)，其典型地是具有靠近顶部的气体入口和靠近底部的气体出口的高石英管。通常，竖炉的高度与宽度之比大于1。在一些实现方式中，晶片154可以是GaAs晶片，其在晶片154的顶表面上具有外延生长结构，随后用一个或更多个图案处理以允许氧化。
在这种布置中，氧(例如，以蒸汽、水蒸汽、H2O、O2、干氧、湿氧等的形式)可以从垂直堆叠160上方的位置164引入炉152中。附加地或可替换地，氧可在垂直堆叠160下方的另一位置166离开炉152。由于流动和万有引力的组合，氧可沉入炉152的底部，并可在相对短的时间段(例如，几秒钟)内填充整个炉152以填充整个炉152(例如，与上面结合图1A描述的布置相比)。因此，氧可以均匀地存在于整个炉152中，这导致在晶片154的不同部分和/或不同晶片154上的氧化的均匀性。例如，与填充炉102相比，氧可以更快地均匀地填充炉152。此外，与填充炉102相比，在炉152中，氧可以更快地(例如，在几秒钟内)填充晶片154之间的空间。通过在引入氧之前降低炉152中的压力(例如，通过真空泵送)，这种均匀填充可以更快。
例如，晶片154的边缘部分168(例如，晶片154的边缘的阈值距离(例如小于0.5英寸、小于1英寸、小于2英寸等)内的部分)上的特征的横向氧化可以与晶片154的中心部分170(例如，晶片154的中心的阈值距离(例如小于0.5英寸、小于1英寸、小于2英寸等)内的部分)上的特征的横向氧化基本相同(如，基本上均匀)。这可能导致在位于整个晶片154上的特征上横向氧化到基本相似的深度(例如，在阈值公差内，例如±0.4微米、±0.3微米、±0.25微米、±0.2微米等)。例如，位于中心部分170中的第一特征(例如，位于最靠近晶片154的中心的第一特征)的横向氧化的第一深度可以与位于边缘部分168中的第二特征(例如，位于最靠近晶片154的边缘的第二特征)的横向氧化的第二深度基本相同。在一些实现方式中，第一深度和第二深度之间的差异可以是0.8微米或更小、0.6微米或更小、0.5微米或更小、0.4微米或更小等，以便横向氧化被认为基本相同。
在一些实现方式中，对于晶片154上的特征的阈值百分比，横向氧化可以是基本均匀的(例如，如上所述)。例如，横向氧化可以在晶片154上的特征的75％或更多上、在晶片154上的特征的80％或更多上、在晶片154上的特征的85％或更多上、在晶片154上的特征的90％或更多上、在晶片154上的特征的95％或更多上、在晶片154上的特征的100％上(例如，所有特征)等等是基本上均匀的。另外，或者可替换地，对于垂直堆叠160中的所有晶片154之间的特征的阈值百分比(例如，上面指示的阈值百分比)，横向氧化可以是基本均匀的。在一些实现方式中，对于包括在垂直堆叠160中的所有晶片154的所有特征，横向氧化可以是基本均匀的。
如本文所使用的，对多个特征上的横向氧化的比较(例如，为了均匀性、为了满足阈值等)可以指对多个特征上的相应层的横向氧化的深度的比较。例如，第一特征的第一层和第二特征的第二层可以被横向氧化。在这种情况下，第一层可以对应于第二层。例如，第一层可以是与第二层相同类型的层(例如，氧化层，如下面结合图2B所描述的)。附加地或可替换地，第一层可以由基本上与第二层相同的材料制成和/或可以具有基本上与第二层相同的组成(例如，在阈值杂质公差内)。例如，在一些实现方式中，相应的层可以主要包括铝。
当根据特定规范设计特征时，例如横向氧化到特定深度或产生特定宽度的孔，氧化的均匀性可导致满足规范的特征的高产率。例如，当晶片154上的不同特征被横向氧化到相同深度，导致均匀的孔的尺寸时，所有特征可以具有满足规范的孔的尺寸(或者，与上面结合图1A描述的布置相比，更多数量的特征可以具有满足规范的孔)。此外，与上面结合图1A描述的布置相比，图1B中示出的布置可导致高产量，因为相对大量的晶片154可被放置在炉152中和/或同时(例如，在单个过程运行中)被氧化。
如附图标记172所示，在一些实现方式中，晶片154的垂直堆叠160可以旋转。例如，垂直堆叠160可在横向氧化期间旋转。附加地或可替换地，当氧进入、通过和/或离开炉152时，垂直堆叠160可以旋转。旋转可以围绕在垂直于万有引力的方向上延伸穿过垂直堆叠160中的每个晶片154的中心的轴线。旋转可以是例如每分钟一次旋转、每分钟两次旋转、每分钟少于一次旋转等的速率。这种旋转可导致氧化的进一步均匀性。
在一些实现方式中，晶片154可以是图案化的晶片。例如，晶片154可包括一个或更多个特征(例如，其可被称为特征或表面特征)。在一些实现方式中，特征可包括发射器(例如，VCSEL)、一组发射器层(例如，发射器的外延层)等，如下面结合图2A和2B所描述的。附加地或替代地，特征可包括沟槽(例如，蚀刻沟槽)、台面等。在一些实现方式中，特征可包括能够被氧化的一个或更多个层，并且将氧引入炉152可引起特征的至少一个层的横向氧化。
在一些实现方式中，横向氧化可形成用于特征中的电限制的孔。附加地或替代地，横向氧化可形成用于特征中的光学限制的孔。例如，特征可以是VCSEL，并且横向氧化可以在VCSEL中形成用于电限制和/或光学限制的孔。以这种方式，可以使用图1B所示的布置来产生满足约束或规范(例如，氧化孔具有在公差范围内的特定宽度)的特征(如，VCSEL)的高产率和高产量。
如上所述，提供图1A和1B作为示例。其它示例是可能的，并且可以不同于结合图1A和1B描述的示例。
图2A和2B分别是描绘发射器200的俯视图和发射器200的示例横截面图250的图。如图2A所示，发射器200可包括以典型发射器架构构造的一组发射器层。为了清楚起见，在图2A中没有示出发射器200的所有发射器层。在一些实现方式中，发射器200可以是晶片154的特征，如以上结合图1B所描述的。
如图2A所示，发射器200包括注入保护层202，在该示例中，该注入保护层202是圆形的。在一些实现方式中，注入保护层202可具有另外的形状，例如椭圆形、多边形等。注入保护层202是基于发射器200中包括的注入材料部分(未示出)之间的空间来限定的。如图2A中的中等灰度区域所示，发射器200包括以部分环形(例如，具有内半径和外半径)构造的P-欧姆金属层204。如图所示，P-欧姆金属层204同心地定位在注入保护层202上(即，P-欧姆金属层204的外半径小于或等于注入保护层202的半径)。例如，在P-上/顶部发射的发射器200的情况下，可以使用这种配置。在底部发射发射器200的情况下，可以根据需要调整配置。
如图2A进一步所示，发射器200包括电介质通孔开口206，其形成(例如蚀刻)在覆盖P-欧姆金属层204的电介质钝化/反射镜层上(未示出)。如图所示，电介质通孔开口206形成为部分环形(例如，类似于P-欧姆金属层204)，并且同心地形成在P-欧姆金属层204上，使得电介质钝化/反射镜层的敷金属接触P-欧姆金属层204。在一些实现方式中，电介质开口206和/或P-欧姆金属层204可以形成为另外的形状，例如全环形或开口环形。
如进一步所示，发射器200包括在P-欧姆金属层204的部分环形的内半径内的发射器的一部分中的光学孔208。发射器200经由光学孔208发射激光束。如进一步所示，发射器200还包括电流限制孔210(例如，由发射器200的氧化层(未示出)形成的氧化孔)。电流限制孔210形成在光学孔208下方。在一些实现方式中，以上结合图1B描述的布置可用于控制单个晶片154上的不同发射器200中的多个电流限制孔210中的均匀性。附加地或可替换地，以上结合图1B描述的布置可用于控制不同晶片154上的不同发射器200中的多个电流限制孔210中的均匀性。
如图2A进一步所示，发射器200包括围绕注入保护层202的圆周(例如，相等地、不等地)间隔开的一组氧化沟槽212。氧化沟槽212相对于光学孔208定位的接近度取决于应用，并且通常受到注入保护层202、P-欧姆金属层204、电介质通孔开口206和制造公差的限制。
图2A中所示的层的数量和布置被提供作为示例。实际上，与图2A中所示的层相比，发射器200可包括附加的层、更少的层、不同的层或不同布置的层。例如，尽管发射器200包括一组六个氧化沟槽212，但实际上，其它设计也是可能的，例如包括五个氧化沟槽212、七个氧化沟槽212等的紧凑发射器。作为另一个例子，尽管发射器200是圆形发射器设计，但实际上，其它设计也是可能的，例如矩形发射器、六边形发射器、椭圆形发射器等。附加地或替代地，发射器200的一组层(例如，一个或更多个层)可以执行被描述为分别由发射器200的另一组层执行的一个或更多个功能。
值得注意的是，尽管发射器200的设计被描述为包括VCSEL，但是其他实现方式也是可能的。例如，发射器200的设计可以应用于另一种类型的光学器件的环境中，例如光电检测器、边缘发射激光器、异质结双极晶体管、发光二极管(LED)、垂直发射光学器件(例如，顶部发射光学器件或底部发射光学器件)，或者使用横向氧化的任何其他半导体器件。另外，发射器200的设计可应用于任何波长、功率电平、发射分布等的发射器。换句话说，发射器200不是特定于具有给定性能特性的发射器。
如图2B所示，示例横截面图可以表示穿过一对氧化沟槽212的发射器200的横截面(例如，如图2A中标记为“X-X”的线所示)。如图所示，发射器200可以包括背侧阴极层228、衬底层226、底反射镜224、有源区222、氧化层220、顶反射镜218、注入隔离材料216、电介质钝化/反射镜层214和P-欧姆金属层204。如图所示，发射器200可以具有大约10μm的总高度。
背侧阴极层228可以包括与衬底层226电接触的层。例如，背侧阴极层228可包括退火金属化层，例如AuGeNi层、PdGeAu层等。
衬底层226可以包括其上生长外延层的基础衬底层。例如，衬底层226可以包括半导体层，例如GaAs层、InP层等。
底反射镜224可以包括发射器200的底反射器层。例如，底反射镜224可以包括分布式布拉格反射器(DBR)。
有源区222可包括限制电子并限定发射器200的发射波长的层。例如，有源区222可以是量子阱。
氧化层220可以包括提供发射器200的光学和电限制的氧化层。在一些实现方式中，氧化层220可以作为外延层湿氧化的结果而形成。例如，氧化层220可以是作为AlAs或AlGaAs层的氧化的结果而形成的Al2O3层。氧化沟槽212可包括允许氧(例如，干氧、湿氧)进入形成氧化层220的外延层的开口，例如如上文结合图1B所述通过将氧引入炉152。如图所示，氧化层220可以从相对的氧化沟槽212横向氧化。在一些实现方式中，(例如，从相对的氧化沟槽212)横向氧化的深度do可以限定电流限制孔210的宽度。
电流限制孔210可以包括由氧化层220限定的光学有源孔。电流限制孔210的尺寸可以在例如从大约6.0μm到大约14.0μm的范围内。在一些实现方式中，电流限制孔210的尺寸可以取决于围绕发射器200的氧化沟槽212之间的距离和氧化层220之间的距离。例如，可以蚀刻氧化沟槽212以暴露形成氧化层220的外延层。这里，在沉积电介质钝化层/反射镜层214之前，外延层的氧化可朝向发射器200的中心发生特定距离(例如，如图2B中所标识的do)，从而形成氧化层220和电流限制孔210。在一些实现方式中，电流限制孔210可以包括氧化孔。附加地或可替换地，电流限制孔210可以包括与另外的类型的电流限制技术(例如蚀刻台面、没有离子注入的区域、光刻限定的腔内台面和再生长等)相关联的孔。
顶反射镜218可以包括发射器200的顶反射器层。例如，顶反射镜218可以包括DBR。
注入隔离材料216可以包括提供电隔离的材料。例如，注入隔离材料216可包括离子注入材料，例如H注入材料或氢/质子注入材料。在一些实现方式中，注入隔离材料216可以限定注入保护层202。
电介质钝化/反射镜层214可以包括用作保护钝化层和用作附加DBR的层。例如，电介质钝化/反射镜层214可包括沉积(例如，通过化学气相沉积)在发射器200的一个或更多个其它层上的一个或更多个子层(例如，SiO2层、Si3N4层)。
如图所示，电介质钝化/反射镜层214可包括一个或更多个电介质通孔开口206，其提供对P-欧姆金属层204的电接入。光学孔208可包括经由其光可以被发射的电流限制孔210上方的电介质钝化/反射镜层214的一部分。
P-欧姆金属层204可以包括进行电接触的层，电流可以经由该层流动。例如，P-欧姆金属层204可包括TiAu层、TiPtAu层等，电流可经由该TiAu层、TiPtAu层等流动(例如，经由通过电介质通孔开口206接触P-欧姆金属层204的接合垫(未示出))。
在一些实现方式中，发射器200可以使用一系列步骤制造。例如，底反射镜224、有源区222、氧化层220和顶反射镜218可以外延生长在衬底层226上，之后P-欧姆金属层204可以沉积在顶反射镜218上。接下来，可蚀刻氧化沟槽212以暴露氧化层220用于氧化，例如经由图3的过程300、图4的过程400和/或本文描述的另外的过程(例如，结合图1B)。注入隔离材料216可通过离子注入产生，之后可沉积电介质钝化/反射镜层214。电介质通孔开口206可在电介质钝化/反射镜层214中蚀刻(例如，暴露P-欧姆金属层以用于接触)。可以执行电镀、引晶(seeding)和蚀刻，之后可以将衬底层226减薄和/或研磨到目标厚度。最后，背侧阴极层228可沉积在衬底层226的底侧上。
图2B所示的层的数量、布置、厚度、顺序、对称性等被提供作为示例。实际上，与图2B所示的层相比，发射器200可以包括附加的层、更少的层、不同的层、不同构造的层或不同布置的层。附加地或替代地，发射器200的一组层(例如，一个或更多个层)可执行描述为由发射器200的另一组层执行的一个或更多个功能。
图3是用于晶片制造的示例过程300的流程图，其使用水平晶片的垂直堆叠来控制晶片表面特征的横向氧化的均匀性。
如图3所示，过程300可包括将氧引入包含水平晶片的垂直堆叠的炉中(框310)。在一些实现方式中，氧在垂直堆叠上方的位置进入炉。该位置可以是例如在炉的顶部、在炉的侧面、沿着垂直堆叠的旋转轴等。附加地或可替换地，可以使用多个位置(例如，多个开口)来引入氧。在一些实现方式中，包括在垂直堆叠中的图案化晶片包括一个或更多个表面特征。在一些实现方式中，一个或更多个表面特征中的表面特征包括能够被氧化的一个或更多个层。
如图3进一步所示，过程300可包括基于将氧引入炉中，引起一个或更多个层中的至少一个层的横向氧化(框320)。
在一些实现方式中，氧在垂直堆叠下方的另一个位置离开炉。在一些实现方式中，垂直堆叠可在横向氧化期间旋转。
在一些实现方式中，横向氧化形成用于在表面特征中的电限制的孔。在一些实现方式中，横向氧化形成用于在表面特征中的光学限制的孔。在一些实现方式中，表面特征是VCSEL。在一些实现方式中，横向氧化形成用于VCSEL中的光学限制或电限制中的至少一个的氧化孔。
在一些实现方式中，图案化晶片的边缘部分上的表面特征的横向氧化与图案化晶片的中心部分上的表面特征的横向氧化基本上是均匀的。在一些实现方式中，包括在垂直堆叠中的不同晶片上的表面特征的横向氧化基本上是均匀的。在一些实现方式中，位于最接近图案化晶片的中心的第一表面特征的横向氧化的第一深度与位于最接近图案化晶片的边缘的第二表面特征的横向氧化的第二深度基本相同。在一些实现方式中，第一深度和第二深度之间的差为0.4微米或更小。在一些实现方式中，对于图案化晶片上的所有表面特征，横向氧化基本上是均匀的。在一些实现方式中，对于包括在垂直堆叠中的所有晶片的所有表面特征，横向氧化基本上是均匀的。在一些实现方式中，炉是竖炉。
在一些实现方式中，晶片可以作为垂直堆叠装载到石英载体中，并且可以插入炉中(例如，在室温下)。然后可以将炉腔泵送(例如，真空泵送)到较低压力(例如，0.1托等)，并且可以接通炉的加热元件以加热晶片。在一些实现方式中，在氧被引入炉中之前(例如，在垂直堆叠上方)，可以在无氧的情况下在炉中加热晶片。当达到阈值温度(例如400℃等)时，可以接通氧源以在垂直堆叠的晶片上方将氧引入炉中。在设定的氧化持续时间之后(例如，基于期望的横向氧化深度确定)，可以关断氧源，并且可以泵出腔室以去除任何过量的氧，并且可以关断加热元件。一旦温度达到阈值(例如30℃等)，可以打开腔室并移除晶片。在一些实现方式中，腔室可以不被真空泵送。附加地或者可替换地，腔室可以保持在高温，并且晶片可以在较低温度下被引入腔室中，并且允许在引入氧之前加热到阈值温度(例如，400℃等)。
尽管图3示出了过程300的示例框，但是在一些实现方式中，与图3中描述的框相比，过程300可以包括附加框、更少的框、不同的框或不同布置的框。附加地或替代地，过程300的两个或更多个框可以并行执行。
图4是用于晶片制造的另一示例过程400的流程图，其使用水平晶片的垂直堆叠来控制晶片表面特征的横向氧化的均匀性。
如图4所示，过程400可包括将氧引入包含多个晶片的炉中，所述多个晶片水平定向并垂直堆叠，相邻晶片之间具有空间(框410)。在一些实现方式中，氧在多个晶片上方进入炉。在一些实现方式中，多个晶片中的晶片包括在晶片的中心部分上的第一特征和在晶片的边缘部分上的第二特征。
如图4进一步所示，过程400可包括基于将氧引入炉中而引起第一特征的第一层和第二特征的第二层的横向氧化(框420)。在一些实现方式中，第二层对应于第一层。在一些实现方式中，第一层的第一横向氧化深度基本上与第二特征的第二横向氧化深度相同。
在一些实现方式中，过程400包括在横向氧化期间旋转多个晶片。在一些实现方式中，横向氧化在第一特征中形成用于光学限制和电限制的第一孔，在第二特征中形成用于光学限制和电限制的第二孔。在一些实现方式中，晶片上所有(或大部分)特征上的对应层的横向氧化的深度基本均匀。在一些实现方式中，多个晶片中的不同晶片上的多个特征上的相应层的横向氧化的深度基本上是均匀的。
在一些实现方式中，执行过程300和/或过程400可以形成晶片(例如，制造的晶片)。晶片可包括位于晶片的中心附近的第一表面特征。第一表面特征可以包括已经横向氧化到第一深度的第一层。晶片可包括位于晶片的边缘附近的第二表面特征。第二表面特征可以包括对应于第一层的第二层，该第二层已经被横向氧化到第二深度。第二深度可以基本上与第一深度相同。
尽管图4示出了过程400的示例框，但是在一些实现方式中，与图4中描述的框相比，过程400可以包括附加框、更少的框、不同的框或不同布置的框。附加地或替代地，过程400的两个或更多个框可以并行执行。
本文描述的一些实现方式可以在一个或更多个晶片上产生满足约束的特征(例如，VCSEL等)的高产率和高产量。约束可以包括例如均匀的横向氧化、均匀的横向氧化深度、形成宽度在公差范围内的孔等。
前述公开内容提供的是说明和描述，而不是旨在穷举或将实现方式限制在所公开的精确形式。根据上面的公开内容进行修改和变化是可能的或可从实现方式的实践中获得。
尽管特征的特定结合在权利要求中被阐述和/或在说明书中被公开，这些结合不旨在限制可能的实现方式的公开。事实上，这些特征中的许多特征可以不具体地在权利要求中阐述和/或在说明书中被公开的方式结合。尽管下面列出的每个从属权利要求可直接仅从属于一个权利要求，但是可能的实现方式的公开可包括：每个从属权利要求与权利要求组中的每个其它权利要求相结合。
本文使用的元件、动作或指令不应被解释为关键或必要的，除非明确地描述为这样。此外，如本文所使用的，冠词“一(a)”和“一(an)”旨在包括一个或更多个项，并可与“一个或更多个”交换使用。另外，如本文所使用的，术语“组(set)”旨在包括一个或多个项(如，有关的项、无关的项、有关的项和无关的项的结合等)，并可与“一个或更多个”交换使用。当意欲仅有一个项时，术语“一个(one)”或类似语言被使用。此外，如本文所使用的，术语“具有(has)”、“具有(have)”、“具有(having)”等意欲为开放术语。另外，短语“基于”旨在意味着“至少部分地基于”，除非以其它方式明确声明。

Claims (20)

1.一种方法，包括：
将氧引入包含水平晶片的垂直堆叠的炉中，
其中，所述氧在所述垂直堆叠上方的位置进入所述炉，
其中，包括在所述垂直堆叠中的图案化晶片包括一个或更多个表面特征，并且
其中，所述一个或更多个表面特征中的表面特征包括能够被氧化的一个或更多个层；和
基于将所述氧引入所述炉中，引起所述一个或更多个层中的至少一层的横向氧化。
2.根据权利要求1所述的方法，其中，所述氧在所述垂直堆叠下方的另外的位置离开所述炉。
3.根据权利要求1所述的方法，还包括在所述横向氧化期间旋转所述垂直堆叠。
4.根据权利要求1所述的方法，其中，所述横向氧化形成用于在所述表面特征中进行电限制的孔。
5.根据权利要求1所述的方法，其中，所述横向氧化形成用于在所述表面特征中进行光学限制的孔。
6.根据权利要求1所述的方法，其中，所述表面特征是垂直腔表面发射激光器(VCSEL)。
7.根据权利要求6所述的方法，其中，所述横向氧化形成用于所述VCSEL中的光学限制或电限制中的至少一个的氧化孔。
8.根据权利要求1所述的方法，其中，所述图案化晶片的边缘部分上的表面特征的横向氧化与所述图案化晶片的中心部分上的表面特征的横向氧化基本上是均匀的。
9.根据权利要求8所述的方法，其中，包括在所述垂直堆叠中的不同晶片上的表面特征的横向氧化基本上是均匀的。
10.根据权利要求1所述的方法，其中，位于最接近所述图案化晶片的中心的第一表面特征的横向氧化的第一深度与位于最接近所述图案化晶片的边缘的第二表面特征的横向氧化的第二深度基本上相同。
11.根据权利要求10所述的方法，其中，所述第一深度和所述第二深度之间的差为0.4微米或更小。
12.根据权利要求1所述的方法，其中，对于所述图案化晶片上的所有表面特征，所述横向氧化基本上是均匀的。
13.根据权利要求1所述的方法，其中，对于包括在所述垂直堆叠中的所有晶片的所有表面特征，所述横向氧化基本上是均匀的。
14.根据权利要求1所述的方法，其中，所述炉是竖炉。
15.一种方法，包括：
将氧引入包含多个晶片的炉中，所述多个晶片水平定向并垂直堆叠，相邻晶片之间具有空间，
其中，所述氧在所述多个晶片上方进入所述炉中，并且
其中，所述多个晶片中的晶片包括在该晶片的中心部分上的第一特征和在该晶片的边缘部分上的第二特征；和
基于将所述氧引入所述炉中，引起所述第一特征的第一层和所述第二特征的第二层的横向氧化，
其中，所述第二层对应于所述第一层，并且
其中，所述第一层的横向氧化的第一深度与所述第二特征的横向氧化的第二深度基本上相同。
16.根据权利要求15所述的方法，还包括在所述横向氧化期间旋转所述多个晶片。
17.根据权利要求15所述的方法，其中，所述横向氧化在所述第一特征中形成用于光学限制和电限制的第一孔，并且在所述第二特征中形成用于光学限制和电限制的第二孔。
18.根据权利要求15所述的方法，其中，所述晶片上所有特征上的相应层的横向氧化的深度基本上是均匀的。
19.根据权利要求15所述的方法，其中，所述多个晶片中的不同晶片上的多个特征上的相应层的横向氧化的深度基本上是均匀的。
20.一种晶片，包括：
位于所述晶片的中心附近的第一表面特征，其中，所述第一表面特征包括已被横向氧化到第一深度的第一层；和
位于所述晶片的边缘附近的第二表面特征，其中，所述第二表面特征包括对应于所述第一层的第二层，所述第二层已被横向氧化到第二深度，其中，所述第二深度与所述第一深度基本上相同。
CN201810898909.1A 2017-08-14 2018-08-08 控制晶片表面特征的横向氧化的均匀性 Pending CN109390213A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/676,357 US10170889B1 (en) 2017-08-14 2017-08-14 Controlling uniformity of lateral oxidation of wafer surface features using a vertical stack of horizontal wafers
US15/676,357 2017-08-14

Publications (1)

Publication Number Publication Date
CN109390213A true CN109390213A (zh) 2019-02-26

Family

ID=64736646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810898909.1A Pending CN109390213A (zh) 2017-08-14 2018-08-08 控制晶片表面特征的横向氧化的均匀性

Country Status (7)

Country Link
US (1) US10170889B1 (zh)
JP (1) JP2019036718A (zh)
KR (1) KR102029593B1 (zh)
CN (1) CN109390213A (zh)
DE (1) DE102018117799A1 (zh)
IL (1) IL260917A (zh)
TW (2) TWI819182B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112391615A (zh) * 2019-10-23 2021-02-23 深圳市拉普拉斯能源技术有限公司 一种基于双桨的小舟运输结构
CN116454730A (zh) * 2023-06-20 2023-07-18 深圳博升光电科技有限公司 高速垂直腔面发射激光器及具有其的光电设备、制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239638B2 (en) * 2018-09-04 2022-02-01 Lumentum Operations Llc Emitter oxidation uniformity within a wafer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493577A (en) * 1994-12-21 1996-02-20 Sandia Corporation Efficient semiconductor light-emitting device and method
US6372663B1 (en) * 2000-01-13 2002-04-16 Taiwan Semiconductor Manufacturing Company, Ltd Dual-stage wet oxidation process utilizing varying H2/O2 ratios
CN1524328A (zh) * 2001-03-15 2004-08-25 ��ɣ��̬�ۺϼ������Ϲ�˾ 垂直腔表面发射激光器及其制造方法
CN1889314A (zh) * 2006-08-02 2007-01-03 长春理工大学 大出光孔垂直腔面发射半导体激光器的多芯电注入结构
US20100035440A1 (en) * 2008-08-06 2010-02-11 Hitachi-Kokusai Electric, Inc. Substrate processing apparatus and method of manufacturing semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599247A (en) * 1985-01-04 1986-07-08 Texas Instruments Incorporated Semiconductor processing facility for providing enhanced oxidation rate
JPS6221229A (ja) * 1985-07-22 1987-01-29 Hitachi Ltd 処理装置
JPH0897207A (ja) * 1994-09-26 1996-04-12 Kokusai Electric Co Ltd 酸化装置の排気装置
JP3971810B2 (ja) * 1995-11-30 2007-09-05 三星電子株式会社 縦型拡散炉
US7330494B1 (en) * 1995-12-18 2008-02-12 Jds Uniphase Corporation Conductive element with lateral oxidation barrier
JP3436256B2 (ja) * 2000-05-02 2003-08-11 東京エレクトロン株式会社 被処理体の酸化方法及び酸化装置
US6650683B2 (en) * 2000-11-20 2003-11-18 Fuji Xerox Co, Ltd. Surface emitting semiconductor laser
JP2002176048A (ja) * 2000-12-11 2002-06-21 Nec Corp 酸化炉装置
JP4164092B2 (ja) * 2003-08-26 2008-10-08 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2007142375A (ja) * 2005-10-20 2007-06-07 Furukawa Electric Co Ltd:The 面発光レーザ素子及びその製造方法
JP5551282B2 (ja) * 2008-08-06 2014-07-16 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
JP5275935B2 (ja) * 2009-07-15 2013-08-28 株式会社ニューフレアテクノロジー 半導体製造装置および半導体製造方法
US9018567B2 (en) * 2011-07-13 2015-04-28 Asm International N.V. Wafer processing apparatus with heated, rotating substrate support
JP6164620B2 (ja) * 2015-09-01 2017-07-19 株式会社エピクエスト 酸化装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493577A (en) * 1994-12-21 1996-02-20 Sandia Corporation Efficient semiconductor light-emitting device and method
US6372663B1 (en) * 2000-01-13 2002-04-16 Taiwan Semiconductor Manufacturing Company, Ltd Dual-stage wet oxidation process utilizing varying H2/O2 ratios
CN1524328A (zh) * 2001-03-15 2004-08-25 ��ɣ��̬�ۺϼ������Ϲ�˾ 垂直腔表面发射激光器及其制造方法
CN1889314A (zh) * 2006-08-02 2007-01-03 长春理工大学 大出光孔垂直腔面发射半导体激光器的多芯电注入结构
US20100035440A1 (en) * 2008-08-06 2010-02-11 Hitachi-Kokusai Electric, Inc. Substrate processing apparatus and method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112391615A (zh) * 2019-10-23 2021-02-23 深圳市拉普拉斯能源技术有限公司 一种基于双桨的小舟运输结构
CN116454730A (zh) * 2023-06-20 2023-07-18 深圳博升光电科技有限公司 高速垂直腔面发射激光器及具有其的光电设备、制造方法
CN116454730B (zh) * 2023-06-20 2023-11-28 深圳博升光电科技有限公司 高速垂直腔面发射激光器及具有其的光电设备、制造方法

Also Published As

Publication number Publication date
TWI684220B (zh) 2020-02-01
TW202032666A (zh) 2020-09-01
JP2019036718A (ja) 2019-03-07
US10170889B1 (en) 2019-01-01
KR102029593B1 (ko) 2019-10-07
DE102018117799A1 (de) 2019-02-14
KR20190018396A (ko) 2019-02-22
IL260917A (en) 2019-01-31
TW201921504A (zh) 2019-06-01
TWI819182B (zh) 2023-10-21

Similar Documents

Publication Publication Date Title
US11482839B2 (en) Variable emission area design for a vertical-cavity surface-emitting laser array
TWI686025B (zh) 垂直空腔表面發光雷射薄晶圓彎曲控制
CN109524880A (zh) 邻近垂直发射装置的电绝缘
CN109390213A (zh) 控制晶片表面特征的横向氧化的均匀性
WO2007142184A1 (ja) 面発光型半導体レーザおよびその製造方法
CN109560463A (zh) 在邻近发射器之间具有变化间隔的发射器阵列
TW201212438A (en) Vertical cavity surface emitting laser device and manufacturing method thereof
US20220209506A1 (en) Methods for forming a vertical cavity surface emitting laser device
TW200303107A (en) Vertical cavity surface emitting laser having a gain guide aperture interior to an oxide confinement layer
WO2021213233A1 (zh) 垂直腔面发射激光器、制备方法及摄像头模组
TWI781739B (zh) 垂直腔面射型雷射及其形成方法
US8183649B2 (en) Buried aperture nitride light-emitting device
US20220140573A1 (en) Emitter oxidation uniformity within a wafer
CN113725729B (zh) 高散热垂直腔面发射激光器及其制作方法
KR101013422B1 (ko) 면발광형 반도체 레이저소자 및 그 제조방법
CN111404023A (zh) 激光器件和激光器件的制作方法
CN111555114A (zh) 垂直腔面发射激光器、制备方法及摄像头模组
CN115882337A (zh) 双向垂直腔面发射激光器
TWI303108B (zh)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190226