DE102018010547B4 - Mikroelektronische Vorrichtungen mit in Gehäusesubstraten integrierten dielektrischen Kondensatoren mit ultrahohem k-Wert - Google Patents

Mikroelektronische Vorrichtungen mit in Gehäusesubstraten integrierten dielektrischen Kondensatoren mit ultrahohem k-Wert Download PDF

Info

Publication number
DE102018010547B4
DE102018010547B4 DE102018010547.5A DE102018010547A DE102018010547B4 DE 102018010547 B4 DE102018010547 B4 DE 102018010547B4 DE 102018010547 A DE102018010547 A DE 102018010547A DE 102018010547 B4 DE102018010547 B4 DE 102018010547B4
Authority
DE
Germany
Prior art keywords
capacitor
organic
dielectric layer
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018010547.5A
Other languages
English (en)
Inventor
Aleksandar Aleksov
Feras Eid
Thomas L. SOUNART
Georgios C. Dogiamis
Johanna M. Swan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of DE102018010547B4 publication Critical patent/DE102018010547B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

Mikroelektronische Vorrichtung (100), umfassend:
eine Vielzahl organischer dielektrischer Schichten; und
einen Kondensator (172; 177; 195; 198; 200), der in einer ersten organischen dielektrischen Schicht der Vielzahl organischer dielektrischer Schichten integriert ist, und wobei der Kondensator (172; 177; 195; 198; 200) eine erste (220) und eine zweite leitende Elektrode (225) und eine Vielzahl vertikal angeordneter dielektrischer Schichten (210; 211; 212; 213; 214), umfassend zumindest eines von einem ferroelektrischen Material, einem ferroelektrischen Perowskit, Bleizirkonattitanat, Bariumstrontiumtitanat, Bariumtitanat und Natriumkaliumniobat, die zwischen der ersten (220) und der zweiten leitenden Elektrode (225) angeordnet ist, eine erste Elektrodenkontaktinsel (202) zur Kontaktierung der ersten leitenden Elektrode (220) und eine zweite Elektrodenkontaktinsel (204) zur Kontaktierung der zweiten leitenden Elektrode (225) aufweist.

Description

  • GEBIET DER ERFINDUNG
  • Ausführungsformen der vorliegenden Erfindung betreffen im Allgemeinen die Herstellung von Halbleitervorrichtungen. Insbesondere betreffen Ausführungsformen der vorliegenden Erfindung mikroelektronische Vorrichtungen, die mit in Packungssubstraten integrierten dielektrischen Kondensatoren mit ultrahohem k-Wert ausgelegt sind.
  • HINTERGRUND DER ERFINDUNG
  • Elektronische Systeme mit kleinem Formfaktor werden für Vorrichtungen des Internets der Dinge (IoT), mobile Vorrichtungen, am Körper getragene Vorrichtungen und autonome Fahrzeuge benötigt. Da die Packungsfläche in diesen Systemen begrenzt ist, benötigen Kondensatoren für die Leistungsabgabe hohe Kapazitätsdichten (z. B. 10 – 10 000 nF/mm2), was dielektrische Materialien mit ultrahohem k-Wert und einer relativen Permittivität von ca. 1000 – 10 000 erfordert. Die verwendeten dielektrischen Materialien erfordern typischerweise ein Tempern, Sintern oder Abscheiden bei mehr als 500 Grad C. Diese dielektrischen Materialien mit ultrahohem k-Wert werden deshalb auf steifen Hochtemperatur-Substraten abgeschieden und separat verpackt und auf organische elektronische Packungen montiert.
  • Derzeit sind passive Bauelemente wie etwa Kondensatoren, Widerstände und Induktivitäten diskrete Bauelemente, die am Substrat durch Bauelement-Befestigungsprozesse befestigt werden, die eine Flussmittelbehandlung, d. h. Flussmittelabschneidung, Aufnehmen und Absetzen einzelner Bauelemente, Massenaufschmelzen und optional Flussmittelentfernung zur Entfernung von Flussmittelrückständen beinhalten. Kondensatoren stellen die Mehrheit der diskreten Bauelemente, die eine große Fläche auf der Lötaugenseite der Packung (der dem Silizium-Rohchip entgegengesetzten Seite) und begrenzen somit die Fläche der Lötaugenseite, die für Kontakthügel oder Lötaugen verfügbar ist. Dies vergrößert die Z-Höhe und erhöht die Anzahl der Montagevorgänge, was die Prozesszeit und -kosten steigert und mit der Miniaturisierung dieser diskreten Bauelemente auf Submillimeter-Längenmaße zu einer besonderen Herausforderung wird.
  • US 2014 / 0 159 200 A1 offenbart eine hochdichte, gestapelte, planare Metall-Isolator-Metall (MIM)-Kondensatorstruktur umfassend einen Stapel planarer Elektroden und dazwischenliegende dielektrische Schichten. Senkrecht zueinander angeordnete Elektroden sind horizontal versetzt, und durch die Mehrfachelektroden sind Durchgangsöffnungen gebildet, so dass eine elektrische Verbindung in Umfangsrichtung durch die Seitenwände der Durchgangsöffnungen zu mehreren Elektroden hergestellt wird, durch die eine bestimmte Durchgangsöffnung verläuft. Ein MIM-Kondensator mit einem mehrstufigen Kondensatorstapel kann durch wiederholte Verwendung desselben Maskenvorgangs für jede inkrementelle Kondensatorstackebene hergestellt werden, ohne dass zusätzliche Masken über die für die erste solche Ebene verwendeten hinaus erforderlich sind.
  • WO 2016/ 125 579 A1 offenbart ein Herstellungsverfahren für ein Dünnschichtelement umfassend einen Schritt zum Ausbilden eines unteren Elektrodenfilms, wobei ein unterer Elektrodenfilm auf einem Substrat ausgebildet wird, einen Schritt zum Ausbilden eines ferroelektrischen Dünnfilms, wobei ein ferroelektrischer Dünnfilm auf Basis einer niobischen Säure auf dem unteren Elektrodenfilm ausgebildet wird, einen Schritt zum Ausbilden eines Ätzmaskenmusters, wobei eine Ätzmaske auf dem ferroelektrischen Dünnfilm auf Basis einer niobischen Säure so ausgebildet wird, dass sie zu einem gewünschten Muster wird und einen Schritt zum Ätzen eines ferroelektrischen Dünnfilms, wobei das gewünschte Muster auf dem ferroelektrischen Dünnfilm auf Basis einer niobischen Säure mikrogefertigt wird.
  • DE 102 27 346 B4 offenbart ein Verfahren umfassend Ausbilden einer Leitungsschicht auf einer Isolationszwischenschicht, die einen Kontaktstift bzw. Kontaktplug aufweist, und Mustern zum Ausbilden von Kondensatorbodenelektrodenmustern. Eine ferroelektrische Schicht zur Planarisation wird zum Auffüllen eines Raums zwischen den Bodenelektrodenmustern ausgebildet und anschließend wird eine andere ferroelektrische Schicht für einen Kondensator auf den Bodenelektrodenmustern und der ferroelektrischen Schicht für eine Planarisation ausgebildet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 veranschaulicht eine mikroelektronische Vorrichtung mit packungsintegrierten Kondensatoren mit ultrahohem k-Wert und einem Substrat gemäß einer Ausführungsform.
    • 2 veranschaulicht eine Struktur eines Kondensators mit ultrahohem k-Wert gemäß einer Ausführungsform.
    • 3 veranschaulicht eine mikroelektronische Vorrichtung mit einem Packungssubstrat mit packungsintegrierten Kondensatoren mit ultrahohem k-Wert gemäß einer Ausführungsform.
    • 4 veranschaulicht eine mikroelektronische Vorrichtung mit einem Packungssubstrat mit packungsintegrierten Kondensatoren mit ultrahohem k-Wert gemäß einer Ausführungsform.
    • 5 veranschaulicht ein Diagramm für die erreichbare Kapazitätsdichte in Abhängigkeit vom k-Wert des Dielektrikums und von der Dicke des Dielektrikums gemäß einer Ausführungsform.
    • Die 6A-6O veranschaulichen einen Prozess zur Herstellung packungsintegrierter Kondensatoren mit ultrahohem k-Wert, die gemäß einer Ausführungsform in ein organisches Substrat eingebettet sind.
    • Die 7A-7B veranschaulichen packungsintegrierte Kondensatoren mit ultrahohem k-Wert, die gemäß einer Ausführungsform in ein organisches Substrat eingebettet sind.
    • Die 8A-8D veranschaulichen einen Prozess zur Herstellung packungsintegrierter Kondensatoren mit ultrahohem k-Wert, die gemäß einer Ausführungsform in ein organisches Substrat eingebettet sind.
    • Die 9A-9C veranschaulichen packungsintegrierte Kondensatoren mit ultrahohem k-Wert, die gemäß einer Ausführungsform in ein organisches Substrat eingebettet sind.
    • Die 10A-C zeigen zusätzliche Ausführungsformen mit einem leicht modifizierten Prozessablauf, der gemäß einer Ausführungsform eine Kondensatorherstellung auf mikroelektronischen Vorrichtungen bei niedrigeren Temperaturen ermöglichen würde.
    • 11 veranschaulicht eine Rechenvorrichtung 1000 gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Hier beschrieben werden in Packungssubstrate eingebettete dielektrische Kondensatoren mit ultrahohem k-Wert.
  • In der folgenden Beschreibung werden verschiedene Aspekte der veranschaulichenden Implementierungen unter Verwendung von Ausdrücken beschrieben, die vom Fachmann üblicherweise verwendet werden, um anderen Fachleuten den Inhalt seiner Arbeit zu vermitteln. Es ist jedoch für einen Fachmann offensichtlich, dass die vorliegende Erfindung nur mit einigen der beschriebenen Aspekte praktisch umgesetzt werden können. Für Erläuterungszwecke werden bestimmte Zahlenangaben, Materialien und Konfigurationen dargestellt, um für ein gründliches Verständnis der veranschaulichenden Implementierungen zu sorgen. Es ist jedoch für einen Fachmann offensichtlich, dass die vorliegende Erfindung ohne diese spezifischen Details praktisch ausgeführt werden kann. In anderen Fällen werden bekannte Merkmale weggelassen oder vereinfacht, um die veranschaulichenden Implementierungen nicht zu verunklaren.
  • Verschiedene Arbeitsgänge werden wiederum als mehrere diskrete Arbeitsgänge in einer Weise beschrieben, die für das Verständnis der vorliegenden Erfindung am hilfreichsten ist, jedoch ist die Reihenfolge der Beschreibung nicht so auszulegen, als impliziere sie, dass diese Arbeitsgänge notwendigerweise von der Reihenfolge abhängen. Insbesondere müssen diese Arbeitsgänge nicht in der Reihenfolge der Darstellung durchgeführt werden.
  • Das vorliegende Design weist einen dielektrischen Kondensator mit ultrahohem k-Wert auf, der auf einem organischen Niedertemperatur-Substrat oder in einem organischen Niedertemperatur-Substrat eingebettet ist und einen packungsintegrierten Kondensator mit einer niedrigen Z-Höhe und ohne erforderliche Montage bildet. Die Kondensatorherstellung kann auch in die vorhandenen Packungssubstratschichten integriert werden, wodurch somit lötaugenseitige Fläche für Eingangs-/Ausgangs(IO)-Bahnen und Versorgungskontakthügel frei wird und die Z-Höhe für den integrierten Kondensator vollständig reduziert oder eliminiert wird. Bei dem vorliegenden Design werden dünne Schichten aus kristallinem dielektrischem Material mit ultrahohem k-Wert verwendet (z. B. ferroelektrisches Material, ferroelektrisches Perowskit, Bleizirkonattitanat (PZT), Bariumstrontiumtitanat (BST), Bariumtitanat (BTO), Natriumkaliumniobat (KNN, Kaliumnatriumniobat) usw.), das auf einer oder mehr der Schichten in einem organischen Packungssubstrat abgeschieden wird, um als dielektrische Schicht eines substratintegrierten Kondensators zu fungieren.
  • Eine Integration von Kondensatoren in das Packungssubstrat kann Kosten sparen und die Z-Höhe der Packung verringern. Die Verringerung der Z-Höhe würde im Gegensatz zu einem diskreten Kondensator auch zutreffen, wenn die Kondensatoren eine separate Packungsschicht mit einer Dicke von weniger als 50 Mikrometer (z. B. weniger als 40 Mikrometer, ca. 30 Mikrometer usw.) erfordern würden. Derzeit fügen die dünnsten diskreten Kondensatoren für die Leistungsabgabe mindestens 200 µm Z-Höhe zu einem Packungssubstrat hinzu.
  • Eine Option beinhaltet die Herstellung von Kondensatoren in der Packung durch Einbetten diskreter Bauelemente in der Packung, anstatt sie auf beiden Seiten der Packung zu platzieren. Das vorliegende Design zeigt einen möglichen Weg auf, mehrschichtige Kondensatoren mit sehr hohen Kapazitätsdichten (z. B. 10 nF/mm2-10000 nF/mm2) für Leistungsabgabeanwendungen unter Verwendung ferromagnetischer Materialien oder anderer Materialien mit ultrahohem k-Wert als Kondensatordielektrika in das Substrat zu integrieren. Die Kondensatoren selbst können durch additive Prozesse hergestellt werden.
  • In dem vorliegenden Design sind die Kondensatoren in die Schichten des Packungssubstrats eingebettet und fügen dem Packungssubstrat keine Z-Höhe hinzu. Selbst wenn sie auf einem Substrat abschieden sind, würde die Z-Höhe der Kondensatoren nur 1 bis 10 µm betragen. In beiden Fällen ermöglicht das vorliegende Design eine signifikant verringerte Packungsdichte.
  • Konventionelle diskrete Kondensatoren belegen große Flächen der Lötaugenseite der Packung. Im vorliegenden Design können die Kondensatoren innerhalb der Schichten des Substrats hergestellt werden und verkleinern oder eliminieren daher die diskreten Leistungsabgabekondensatoren auf der Lötaugenseite, stellen mehr Fläche für Lötaugen/Kontakthügel zur Verfügung und verkleinern letztendlich den x-y-Formfaktor der Packung.
  • Bei dem vorliegenden Design werden dielektrische Materialien mit ultrahohem k-Wert und eine additive Herstellung oder Drucken im Verbindung mit einem Substratträger verwendet. Das Design stellt ein kostengünstiges Verfahren zur Herstellung mehrschichtiger Kondensatoren bereit, die mit hohen Kapazitätsdichten, die geeignet sind, für die Leistungsabgabe geeignete diskrete Kondensatoren zu ersetzen, in das Substrat integriert werden können. Drucktechniken finden aufgrund der Einsparung von Materialkosten und der Verringerung der Verarbeitungskomplexität immer breitere Anwendung in der Halbleiterherstellung, einschließlich der Substratpackung und Anzeige. Hier erörterte Druckprozesses sind der Schablonendruck, Tiefdruck, Offsetdruck und Tintenstrahldruck zur Herstellung der Kondensatoren. Gedruckt werden das Dielektrikum und die Elektroden. Um die gewünschten endgültigen Materialeigenschaften zu erhalten, kann eine Wärmebehandlung eingesetzt werden, die je nach Höchsttemperatur, die der Träger nach jedem Druckschritt oder nach Drucken des gesamten Stapels (oder beides) aushalten kann, Tempern in einem Ofen oder Lasertempern sein kann.
  • Bei einem Beispiel ermöglicht das vorliegende Design eine nahtlose Integration mehrschichtiger Keramikkondensatoren in ein Packungssubstrat durch Herstellung der Kondensatoren auf einem Träger und Einsatz eines Druckverfahrens zur Erzeugung von Kondensatoranordnungen, die exakt an einen gewünschten Produktbedarf und eine gewünschte Geometrie anpasst sind. Der Vorteil packungsintegrierter Kondensatoren ist eine verringerte Z-Höhe der Packung (d. h. der Z-Höhe der gesamten Anordnung, z. B. Rohchip, Substrat, diskrete Bauelemente) sowie ein verkleinerter x/y-Formfaktor der Packung, da nun die gesamte Rückseite für Lötaugen, d. h. Kontakthügel, verfügbar ist oder eine signifikant vergrößerte Fläche für Lötaugen/Kontakthügel verfügbar ist, da gegebenenfalls nicht alle diskreten lötaugenseitigen Kondensatoren ersetzbar sind. Außerdem können geringere Kosten möglich sein. Packungsintegrierte Kondensatoren haben auch geringere Störeinflüsse von ihren Elektroden im Vergleich zu diskreten Kondensatoren, die auf eine Packung montiert sind. Daher sind sowohl der äquivalente Reihenwiderstand (ESR) und die parasitäre Induktivität bei packungsintegrierten Kondensatoren geringer.
  • Wenn derzeit diskrete Kondensatoren in die Packung eingebettet werden sollen, müssen ultradicke Aufbauschichten verwendet werden oder die Kondensatoren müssen in die Substratkerne integriert werden. Die Kondensatoren müssen in einen Hohlraum in einer Schicht oder einen Kern gesetzt werden und dann muss dieser Hohlraum mit organischem Material (wie etwa Epoxid-Aufbaudünnschichten) gefüllt werden, ohne Luftspalte zu hinterlassen, bevor der Aufbau anderer Schichten beginnen kann.
  • 1 veranschaulicht eine mikroelektronische Vorrichtung 100 mit packungsintegrierten Kondensatoren mit ultrahohem k-Wert und einem Substrat 102 gemäß einer Ausführungsform. Die mikroelektronische Vorrichtung 100 weist ein optionales Substrat 120 und ein Packungssubstrat 150 mit Kondensatoren mit ultrahohem k-Wert 172, 177, 195 und 198 auf. Das Packungssubstrat 150 weist leitende Schichten (z. B. 110), Verbindungen (z. B. 175, 176, 193, 194, 196, 197) und dielektrisches Material 101 (z. B. organisches Material, eingebrannte Niedertemperatur-Keramikmaterialien, Flüssigkristallpolymere usw.) von Packungsschichten (z. B. einer einfachen Packungsschicht 102) auf. Die Kondensatoren weisen jeweils leitende Elektroden und eine dielektrische Schicht mit ultrahohem k-Wert auf, die zwischen den leitenden Elektroden angeordnet ist.
  • Die Bauelemente 122-125 des Substrats 120 und integrierte passive Vorrichtungen (IPD) 140 und 142 können mit Bauelementen des Substrats 150 oder anderen, in 1 nicht dargestellten Bauelementen über die Verbindungen 163-166 oder die Lötperlen 159-162 kommunizieren. Die IPDs können ein beliebiger Typ passiver Bauelemente sein, darunter Induktivitäten, Transformatoren, Kondensatoren und Widerstände, Bei einem Beispiel können Kondensatoren auf dem IPD-Rohchip zur Leistungsabgabe eingesetzt werden. Bei einem anderen Beispiel können Widerstände auf derselben oder einer anderen IPD für die Entzerrung von Digitalsignalen eingesetzt werden. Bei einem anderen Beispiel ist das Substrat 120 eine Leiterplatte.
  • Die Kondensatoren können als Teil der Aufbauschichten des Substrats 150 bei der Substratherstellung hergestellt werden. Die Kondensatoren können auch mit dem Rohchip 180 verbunden werden.
  • 2 veranschaulicht eine Struktur eines Kondensators mit ultrahohem k-Wert gemäß einer Ausführungsform. Der Kondensator mit ultrahohem k-Wert 200 weist leitende Elektroden 220-225, Elektrodenkontaktinseln 202 und 204 und dielektrische Schichten mit ultrahohem k-Wert 210-214 auf. Der mehrschichtige Parallelplattenkondensator 200 weist 5 dielektrische Schichten auf, die 5 parallel geschaltete Parallelplattenkondensatoren darstellen. Der Kondensator kann in ein organisches Packungssubstrat eingebettet sein und mit standardmäßigen leitenden Schichten und Verbindungen im Packungssubstrat elektrisch verschaltet sein. Die dielektrischen Schichten mit ultrahohem k-Wert (z. B. ferroelektrisches Material, ferroelektrisches Perowskit, Bleizirkonattitanat (PZT), Bariumstrontiumtitanat (BST), Bariumtitanat (BTO), Natriumkaliumniobat (KNN) usw.) können aus einem beliebigen Material sein, dessen Permittivität hoch genug ist, um eine Kapazitätsdichte im Bereich von 10 – 10 000 nF/mm2 zu erzielen. Die Dicke der Schicht mit ultrahohem k-Wert kann von ca. 30 Nanometer (nm) bis 1000 nm reichen, während die relative Permittivität von mindestens 200 bis zu 10 000 reicht, aber typischerweise im Bereich von 1000 bis 5000 liegt. Der Kondensator 200 hat eine Z-Höhe 290, die je nach einer Anzahl leitender Elektroden und dielektrischer Schichten variiert. Die Z-Höhe ist niedriger als 50 Mikrometer. Der Kondensator 200 kann 2 bis N paralle Elektrodenplatten aufweisen, wobei N eine Ganzzahl ist.
  • 3 veranschaulicht eine mikroelektronische Vorrichtung mit einem Packungssubstrat mit packungsintegrierten Kondensatoren mit ultrahohem k-Wert gemäß einer Ausführungsform. Die mikroelektronische Vorrichtung 300 weist ein Packungssubstrat 350 mit Kondensatoren mit ultrahohem k-Wert 372, 377, 395 und 398, dielektrischem Material 301 (z. B. organischem Material, eingebrannten Niedertemperatur-Keramikmaterialien, Flüssigkristallpolymeren usw.) von Packungsschichten (z. B. einer einfachen Packungsschicht 302) und verschiedenen Ebenen leitender Schichten (z. B. 310) und Verbindungen (z. B. 375, 376, 393, 394, 396, 397) auf. Die Kondensatoren weisen jeweils leitende Elektroden und eine dielektrische Schicht mit ultrahohem k-Wert auf, die zwischen den leitenden Elektroden angeordnet ist. An den Kondensatoren können verschiedene Arten von Verbindungen gebildet sein. Beispielsweise ist der Kondensator 377 mit Verbindungen 375 und 376 an einen oberen Bereich der Elektroden kontaktiert. Der Kondensator 395 ist mit Verbindungen 393 und 394 an einem unteren Bereich der Elektroden kontaktiert. Der Kondensator 398 ist mit einer Verbindung 396 an einem oberen Bereich einer Elektrode und mit einer Verbindung 397 an einem unteren Bereich einer Elektrode kontaktiert. Die Packung 350, in die die Kondensatoren in 3 integriert sind, ist eine kernlose Packung, aber eine Integration in Packungen mit Kern ist ebenfalls möglich. Die Parallelplattenkondensatoren sind in ein organisches Packungssubstrat 350 eingebettet und mit standardmäßigen leitenden Schichten und Verbindungen im Packungssubstrat elektrisch verschaltet.
  • 4 veranschaulicht eine mikroelektronische Vorrichtung mit einem Packungssubstrat mit packungsintegrierten Kondensatoren mit ultrahohem k-Wert gemäß einer Ausführungsform. Die mikroelektronische Vorrichtung 400 weist ein Packungssubstrat 450 mit Kondensatoren mit ultrahohem k-Wert 495 und 498, dielektrischem Material 401 (z. B. organischem Material, eingebrannten Niedertemperatur-Keramikmaterialien, Flüssigkristallpolymeren usw.) von Packungsschichten (z. B. einfache Packungsschicht 402) und verschiedenen Ebenen leitender Schichten (z. B. 410) und Verbindungen (z. B. 490-493) auf. Die Kondensatoren weisen jeweils leitende Elektroden und eine dielektrische Schicht mit ultrahohem k-Wert auf, die zwischen den leitenden Elektroden angeordnet ist. An den Kondensatoren können verschiedene Arten von Verbindungen gebildet werden. Die Parallelplattenkondensatoren sind in einer unteren Schicht 403 des organischen Packungssubstrats 450 eingebettet und mit standardmäßigen leitenden Schichten und Verbindungen im Packungssubstrat elektrisch verschaltet. Die eingebetteten Kondensatoren in der unteren Schicht des Packungssubstrats können zu einen kosteneffizienten Verfahren zur Herstellung des Packungssubstrats führen.
  • Bei Verwendung des vorliegenden Designs können mehrschichtige Kondensatoren mit hohen Kapazitätsdichten mit dem Substrat und darin integriert hergestellt werden. Um eine Veranschaulichung der erreichbaren Kapazitätsdichten zu geben, sorgt das vorliegende Design für die Herstellung dielektrischer Materialien mit ultrahohem k-Wert mit einer Dielektrizitätskonstante im Bereich von 1000-10000, das derjenigen dielektrischer Materialien entspricht, die in heutigen diskreten Keramikkondensatoren verwendet werden.
  • 5 veranschaulicht ein Diagramm für die erreichbare Kapazitätsdichte in nF/mm2 in Abhängigkeit vom k-Wert des Dielektrikums und von der Dicke des Dielektrikums gemäß einer Ausführungsform. Eine vertikale Achse 520 hat eine Kapazitätsdichte in Einheiten von nF/mm2 und eine horizontale Achse 510 hat einen k-Wert der dielektrischen Schicht für verschiedene Dicken der dielektrischen Schicht. Verschiedene ausgewählte Werte von εr (d. h. der relativen Permittivität, z. B. 500, 1000, 2000 usw.) sind im Diagramm 500 eingezeichnet, um eine Zunahme der Kapazitätsdichte für höhere εr-Werte und geringere Dicken der dielektrischen Schicht mit ultrahohem k-Wert zu zeigen. Die relative Permittivität ist gemeinhin auch als Dielektrizitätskonstante (k) bekannt. Die relative Permittivität eines Materials ist seine absolute Permittivität, ausgedrückt als Verhältnis zur Permittivität von Vakuum.
  • Das vorliegende Design weist eine Substrat-Packungsarchitektur mit eingebetteten mehrschichtigen Kondensatoren mit hoher Kapazitätsdichte auf, die es mit aktuellen diskreten Kondensatoren aufnehmen kann, deren primäre Anwendung Leistungsabgabeanwendungen sind. Die dielektrischen Materialien, die für Kondensatoren des vorliegenden Designs verwendet werden, können denen ähnlich sein, die bei aktuellen diskreten Kondensatoren verwendet werden. De facto kann eine beliebige Materiallösung mit ultrahohem k-Wert, die zum Drucken verfügbar ist, verwendet werden. Die Elektroden können die meisten Metalle aufweisen, die mit dem dielektrischen Material mit ultrahohem k-Wert kompatibel sind. Da diese Metalle meist Edelmetalle (z. B. Pt, Au, Ag) sind, können diese Metalle ohne Bedenken hinsichtlich einer Oxidation gedruckt werden.
  • Die 6A-6O veranschaulichen einen Prozess zur Herstellung packungsintegrierter Kondensatoren mit ultrahohem k-Wert, die gemäß einer Ausführungsform in ein organisches Substrat eingebettet sind. Ein Träger 600 wie in 6A veranschaulicht kann ein einschichtiger oder ein mehrschichtiger Träger (z. B. Keramikglas) mit unterschiedlichen möglichen Abschäl-/Lösungsmechanismen sein. Eine Trägergröße kann als Nutzen, Streifen oder Einheit vorliegen. Ein Leiter 602 (z. B. eine Kondensatorplatte der unteren Schicht) wird auf dem Träger gebildet wie in 6B veranschaulicht. Bei einem Beispiel wird eine Leiterpaste oder -tinte auf den Träger gedruckt und dann getrocknet und verfestigt.
  • Auf dem Leiter 602 wird eine dielektrische Schicht 604 (z. B. eine dielektrische Kondensatorschicht mit ultrahohem k-Wert) gebildet wie in 6C veranschaulicht. Bei einem Beispiel wird eine Paste oder Tinte einer dielektrischen Schicht auf den Leiter gedruckt und dann getrocknet. Die Druckprozesse, die sowohl für das Dielektrikum als auch die Elektroden eingesetzt werden, können Tintenstrahldruck, Offsetdruck, Tiefdruck, Schablonendruck oder andere Druckverfahren sein, je nach Eigenschaften der leitenden und dielektrischen Tinten/Pasten, die als Vorläufersubstanzen verwendet werden.
  • Ein Leiter 606 (z. B. eine obere Kondensatorplatte) wird auf der dielektrischen Schicht 604 gebildet wie in 6D veranschaulicht. Bei einem Beispiel wird eine Leiterpaste oder - tinte auf den Träger gedruckt und dann getrocknet und verfestigt. Die Arbeitsgänge des Druckens der Leiter und der dielektrischen Schicht werden wiederholt, bis ein Kondensator 620 mit einer gewünschten Anzahl von Elektroden und dielektrischen Schichten gebildet ist wie in 6E veranschaulicht. Die Schichten des Kondensators werden durch einen Hochtemperaturprozess (z. B. 900-1500 Grad Celsius) thermisch getempert, gesintert und/oder verdichtet und die Verarbeitung des Kondensators wird abgeschlossen wie in 6F veranschaulicht.
  • Dann beginnt ein Substrat-Packungsaufbauprozess bzw. setzt sich fort durch Bilden leitender Schichten auf dem Träger 600 in Bereichen, die den Kondensatoren benachbart sind, wie in 6H veranschaulicht. Bei einem Beispiel werden die leitenden Schichten 621-625 durch eine Keimschichtabscheidung, einen Lithografiezyklus (z. B. Auflaminierung von Trockenfilmfotolack (DFR), Belichtung, Entwicklung), Leiterbahnbildung, Entfernung des DFR und Ätzen der Keimschicht gebildet.
  • 6I veranschaulicht den Träger 600 nach dem Auflaminieren einer ersten Aufbaudünnschicht (z. B. einer organischen Packungsschicht 630) auf den Träger, die Kondensatoren und die leitenden Schichten. Als Nächstes werden Öffnungen (z. B. eine Öffnung 632, Durchkontaktierungen) in der Packungsschicht 630 gebildet wie in 6J veranschaulicht. Bei einem Beispiel werden die Öffnungen durch Laserbohren gebildet. 6K veranschaulicht den Träger 600 nach dem Auflaminieren einer zweiten Aufbaudünnschicht (z. B. einer organischen Packungsschicht 640) auf die erste Schicht 630 bei gleichzeitiger Bildung leitender Schichten. 6L veranschaulicht ein Packungssubstrat 650, das nach dem Auflaminieren einer dritten Aufbaudünnschicht (z. B. einer organischen Packungsschicht 642) auf die zweite Schicht 640 bei gleichzeitiger Bildung leitender Schichten auf dem Träger 600 gebildet wird.
  • Bei einem Beispiel wird der Träger 600 abgetrennt und das Substrat 650 geht zur Rohchipbefestigung/-montage. Die Kondensatoren wären dann an der Substratunterseite wie in 4 veranschaulicht. Bei Kondensatoren, die wie in 3 veranschaulicht in das Substrat integriert sind, würde sich der Ablauf wie in 6M veranschaulicht fortsetzen, wobei das in 6L veranschaulichte Aufbringen der Löthügel weggelassen wird. 6M veranschaulicht Öffnungen 651, die in der dritten Schicht 642 für das Aufbringen der Löthügel gebildet werden, falls erforderlich, wobei ein zweiter Träger 660 an der Schicht 642 befestigt wird und der Träger 600 vom Substrat 650 entfernt wird.
  • 6N veranschaulicht den Träger 660 und das Substrat 650 mit gebildeten zusätzlichen organischen Schichten 626 und 628 nach dem Umdrehen. Figure 6O veranschaulicht ein Packungssubstrat 680 nach Entfernen des Trägers 660, Umdrehen des Substrats 680 und Aufbringen der Löthügel als obere Schicht des Substrats 680. Das Substrat 680 geht dann weiter zur Montage.
  • In einem anderen Prozess könnte am Ende des Ablaufs in 6L das Abtrennen des Trägers 600 vor der Montage weggelassen und der Träger nach der Montage abgetrennet werden. Vor dem Abtrennen des Trägers könnte auch eine Form hinzugefügt werden. 7A veranschaulicht das Befestigen eines Rohchips 780 auf dem Packungssubstrat 650. Der Träger 600 wird entfernt wie in einer mikroelektronischen Vorrichtung 700 in 7B veranschaulicht.
  • Zur Kondensatorherstellung gibt es eine andere Herangehensweise. Der abschließende Brenn-/Sintervorgang des gesamten Stapels kann weggelassen werden, falls nach dem Drucken und Trocknen jeder dielektrischen Schicht ein Lasertempervorgang eingefügt wird, um eine Kristallisation dieser Schicht zu induzieren und die gewünschten Eigenschaften mit hohem k-Wert und geringem Leckverlust bereitzustellen. Die meisten leitenden Pasten funktionieren nach dem Trocknen hinreichend gut, doch kann optional nach dem Drucken und Trocknen der Elektroden ein Lasertempervorgang eingefügt werden, um die Leistungsfähigkeit zu verbessern.
  • Die 8A-8D veranschaulichen einen Prozess zur Herstellung packungsintegrierter Kondensatoren mit ultrahohem k-Wert, die gemäß einer Ausführungsform in ein organisches Substrat eingebettet sind. Ein Träger 800 wie in 8A veranschaulicht kann ein einschichtiger oder ein mehrschichtiger Träger mit unterschiedlichen möglichen Abschäl-/Lösungsmechanismen sein. Eine Trägergröße kann als Nutzen, Streifen oder Einheit vorliegen. Ein Leiter 802 (z. B. eine Kondensatorplatte der unteren Schicht) wird auf dem Träger gebildet wie in 8B veranschaulicht. Bei einem Beispiel wird eine Leiterpaste oder -tinte auf den Träger gedruckt und dann getrocknet und verfestigt. Falls nötig, kann ein Lasertempern durchgeführt werden.
  • Auf dem Leiter 802 wird eine dielektrische Schicht 804 (z. B. eine dielektrische Kondensatorschicht mit ultrahohem k-Wert) gebildet wie in 8C veranschaulicht. Bei einem Beispiel wird eine Paste oder Tinte einer dielektrischen Schicht auf den Leiter gedruckt und dann getrocknet. Ein Lasertempern kann durchgeführt werden, um die gewünschten dielektrischen Eigenschaften zu erhalten.
  • Ein Leiter 806 (z. B. obere Kondensatorplatte) wird auf der dielektrischen Schicht 804 gebildet wie in 8D veranschaulicht. Bei einem Beispiel wird eine Leiterpaste oder -tinte auf den Träger gedruckt und dann getrocknet und verfestigt. Falls nötig, kann ein Lasertempern durchgeführt werden. Die Arbeitsgänge des Druckens der Leiter und der dielektrischen Schichten können wiederholt werden, bis ein Kondensator 820 mit einer gewünschten Anzahl von Elektroden und dielektrischen Schicht gebildet ist.
  • Bei Lasertempervorgängen können die beim Temperan angetroffenen Trägersubstrattemperaturen niedrig genug sein, um eine Herstellung dieser direkt in das organische Packungssubstrat integrierten Kondensatoren zu ermöglichen, wobei dieses Substrat als permanenter Träger (z. B. 800) verwendet wird und sich verschiedene Ausführungsformen ergeben wie in den 9A, 9B und 9C veranschaulicht.
  • 9A veranschaulicht ein teilweise fertiges Packungssubstret 950 gemäß einer Ausführungsform. Die Kondensatoren 920 und 921 werden auf dem Packungssubstrat 950 gemäß der Kondensatorherstellung von 8B-8C gebildet wie in 9B veranschaulicht. 9C veranschaulicht die Hinzufügung zusätzlicher organischer Schichten (z. B. 950-953, 960-961) zum Packungssubstrat.
  • Die 10A-C zeigen zusätzliche Ausführungsformen mit einem leicht modifizierten Prozessablauf, der gemäß einer Ausführungsform eine Kondensatorherstellung auf mikroelektronischen Vorrichtungen bei niedrigeren Temperaturen ermöglichen würde. Mit diesem alternativen Prozessablauf wie in den 10A-C veranschaulicht sind Ausführungsformen mit Kondensatoren in mehreren Schichten des Packungssubstrats auf mit Kern versehenen und kernlosen Packungen möglich.
  • 10A veranschaulicht eine mikroelektronische Vorrichtung 1050, die ein Packungssubstrat 1065 (z. B. ein Packungssubstrat mit Kern) mit integrierten Kondensatoren 1060 und 1061 aufweist. 10B veranschaulicht eine mikroelektronische Vorrichtung 1052, die ein Packungssubstrat 1070 mit integrierten Kondensatoren 1070-1073 aufweist. 10C veranschaulicht eine mikroelektronische Vorrichtung 1053, die ein Packungssubstrat 1080 mit integrierten Kondensatoren 1081-1084 aufweist.
  • Beim vorliegenden Design ist der gesamte Formfaktor der Produkte, sowohl die Fläche (x, y) als auch die Dicke (Z), verringert, was somit einen Formfaktorvorteil bereitstellt, der zu geringeren Herstellungskosten führt.
  • Es ist ersichtlich, dass in einem System auf einer Chip-Ausführungsform der Rohchip einen Prozessor, einen Speicher, einen Kommunikationsschaltkreis und dergleichen aufweisen kann. Obwohl ein einzelner Chip veranschaulicht ist, kann kein, ein oder mehrere Rohchips im selben Bereich der mikroelektronischen Vorrichtung beinhaltet sein.
  • Bei einer Ausführungsform kann die mikroelektronische Vorrichtung ein kristallines Substrat sein, das unter Verwendung von massivem Silizium oder einer Silizium-auf-Isolator-Substruktur gebildet ist. Bei anderen Implementierungen kann die mikroelektronische Vorrichtung unter Verwendung anderer Materialien gebildet sein, die mit Silizium kombiniert sein können oder nicht, darunter Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Indiumgalliumarsenid, Galliumantimonid oder andere Kombinationen von Materialien der Gruppe III-V oder Gruppe IV, aber nicht darauf beschränkt. Auch wenn einige Beispiele für Materialien, aus denen das Substrat gebildet sein kann, hier beschrieben werden, fällt jedes Material, das als Fundament dienen kann, auf dem eine Halbleitervorrichtung aufgebaut werden kann, in den Umfang der vorliegenden Erfindung.
  • Die mikroelektronische Vorrichtung kann eine aus einer Vielzahl mikroelektronischer Vorrichtungen sein, die auf einem größeren Substrat wie etwa beispielsweise einem Wafer gebildet werden. Bei einer Ausführungsform kann die mikroelektronische Vorrichtung ein Wafer Level Chip Scale Package (WLCSP) sein. Bei bestimmten Ausführungsformen kann die mikroelektronische Vorrichtung nach den Einhausungsvorgängen aus dem Wafer vereinzelt werden, wie etwa beispielsweise bei der Bildung einer oder mehrerer piezoelektrischer Vibrationsvorrichtungen.
  • Auf einer Oberfläche der mikroelektronischen Vorrichtung können ein oder mehrere Kontakte gebildet werden. Die Kontakte können eine oder mehrere leitende Schichten aufweisen. Beispielhaft können die Kontakte Barriereschichten, organische Oberflächenschutzschichten (OSP-Schichten), Metallschichten oder eine beliebige Kombination daraus aufweisen. Die Kontakte können elektrische Verbindungen zum aktiven Vorrichtungsschaltkreis (nicht dargestellt) im Rohchip bereitstellen. Ausführungsformen der Erfindung weisen einen oder mehr Lötkontakthügel oder Lötverbindungen auf, die jeweils elektrisch mit einem Kontakt verbunden sind. Die Lötkontakthügel oder Lötverbindungen können durch eine oder mehr Umverteilungsschichten und leitende Durchkontaktierungen elektrisch mit den Kontakten verbunden sein.
  • 11 veranschaulicht eine Rechenvorrichtung 1000 gemäß einer Ausführungsform. Die Rechenvorrichtung 1000 beherbergt eine Platine 1002. Die Platine (z. B. eine Hauptplatine, eine Leiterplatte usw.) kann eine Anzahl von Komponenten aufweisen, darunter mindestens einen Prozessor 1004 und mindestens einen Kommunikationschip 1006, aber nicht darauf beschränkt. Der mindestens eine Prozessor 1004 ist physisch und elektrisch mit der Platine 1002 verbunden. Bei manchen Implementierungen ist der mindestens eine Kommunikationschip 1006 auch physisch und elektrisch mit der Platine 1002 verbunden. Bei weiteren Implementierungen ist der Kommunikationschip 1006 (z. B. eine mikroelektronische Vorrichtung 100, 300, 400, 700, 900-902, 1050, 1052, 1053 usw.) Teil des Prozessors 1004.
  • Je nach ihren Anwendungen kann die Rechenvorrichtung 1000 sonstige Komponenten aufweisen, die physisch und elektrisch mit der Platine 1002 verbunden sein können oder nicht. Diese anderen Komponenten sind u. a. ein flüchtiger Speicher (z. B. DRAM 1010, 1012), ein nichtflüchtiger Speicher (z. B. ein ROM 1012), ein Flash-Speicher, ein Grafikprozessor 1016, ein digitaler Signalprozessor, ein Kryptoprozessor, ein Chipsatz 1014, eine Antenneneinheit 1020, eine Anzeige, eine Touchscreen-Anzeige 1030, eine Touchscreen-Steuereinheit 1022, eine Batterie 1032, ein Audio-Codec, ein Video-Codec, ein Leistungsverstärker 1015, eine Vorrichtung eines globalen Ortungssystems (GPS) 1026, ein Kompass 1024, ein Gyroskop, ein Lautsprecher, eine Kamera 1050 und eine Massenspeichervorrichtung (wie etwa ein Festplattenlaufwerk, eine Kompaktdisk (CD), eine Digital Versatile Disk (DVD) und so weiter), ohne darauf beschränkt zu sein.
  • Der Kommunikationschip 1006 ermöglicht eine drahtlose Kommunikation für die Datenübertragung zu und von der Rechenvorrichtung 1000. Der Ausdruck „drahtlos“ und seine Ableitungen können zur Beschreibung von Schaltkreisen, Vorrichtungen, Systemen, Verfahren, Techniken, Kommunikationskanälen usw. verwendet werden, die Daten mithilfe modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium übermitteln können. Der Ausdruck impliziert nicht, dass die zugehörigen Vorrichtungen keine Drähte enthalten, obwohl sie bei manchen Ausführungsformen gegebenenfalls keine enthalten. Im Kommunikationschip 1006 kann ein beliebiger einer Anzahl drahtloser Standards oder Protokolle implementiert sein, darunter Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), WiGig, IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebige sonstige Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet sind, ohne darauf beschränkt zu sein. Die Rechenvorrichtung 1000 kann eine Vielzahl von Kommunikationschips 1006 aufweisen. Beispielsweise kann ein erster Kommunikationschip 1006 für eine drahtlose Kommunikation mit kürzerer Reichweite wie etwa Wi-Fi, WiGig und Bluetooth dediziert sein und ein zweiter Kommunikationschip 1006 kann für eine drahtlose Kommunikation mit längerer Reichweite wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und sonstige dediziert sein.
  • Der mindestens eine Prozessor 1004 der Rechenvorrichtung 1000 weist einen Rohchip mit integriertem Schaltkreis auf, der beim Prozessor 1004 in einem Gehäuse verpackt ist. Bei manchen Ausführungsformen der Erfindung weist die Prozessorpackung eine oder mehr Vorrichtungen wie etwa mikroelektronische Vorrichtungen (z. B. eine mikroelektronische Vorrichtung 100, 300, 400, 700, 900-902, 1050, 1052, 1053 usw.) mit einem packungsintegrierten Kondensator mit ultrahohem k-Wert gemäß Implementierungen von Ausführungsformen der Erfindung auf. Der Ausdruck „Prozessor“ kann sich auf ein beliebiges Bauelement oder einen Abschnitt eines Bauelements beziehen, das/der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu verwandeln, die in Registern und/oder einem Speicher gespeichert werden können.
  • Der Kommunikationschip 1006 weist auch einen Rohchip mit integriertem Schaltkreis auf, der beim Kommunikationschip 1006 in einem Gehäuse verpackt ist. Gemäß einer anderen Implementierung von Ausführungsformen der Erfindung weist die Kommunikationschippackung eine oder mehrere mikroelektronische Vorrichtungen (z. B. eine mikroelektronische Vorrichtung 100, 300, 400, 700, 900-902, 1050, 1052, 1053 usw.) mit einem packungsintegrierten Kondensator mit ultrahohem k-Wert auf.
  • Die folgenden Beispiele gehören zu weiteren Ausführungsformen. Beispiel 1 ist eine mikroelektronische Vorrichtung, die eine Vielzahl organischer dielektrischer Schichten und einen Kondensator umfasst, der in einer ersten dielektrischen Schicht der Vielzahl organischer dielektrischer Schichten integriert ist. Der Kondensator weist eine erste und eine zweite leitende Elektrode und eine dielektrische Schicht mit ultrahohem k-Wert auf, die zwischen der ersten und der zweiten leitenden Elektrode angeordnet ist.
  • Bei Beispiel 2 kann der Gegenstand aus Beispiel 1 optional den Kondensator mit einer Kapazitätsdichte von mindestens 10 nanoFarad pro Millimeter2 aufweisen.
  • Bei Beispiel 3 kann der Gegenstand eines der Beispiele 1-2 optional die dielektrische Schicht mit ultrahohem k-Wert und einer relativen Permittivität von mindestens 100 bis 10 000 aufweisen.
  • Bei Beispiel 4 kann der Gegenstand eines der Beispiele 1-3 optional eine erste und eine zweite Verbindung aufweisen, die in der ersten organischen dielektrischen Schicht gebildet sind. Die erste Verbindung kontaktiert die erste leitende Elektrode und die zweite Verbindung kontaktiert die zweite Elektrode.
  • Bei Beispiel 5 kann der Gegenstand eines der Beispiele 1-4 optional eine erste und eine zweite Verbindung aufweisen, die in einer zweiten organischen dielektrischen Schicht der Vielzahl organischer dielektrischer Schichten gebildet sind. Die erste Verbindung kontaktiert die erste leitende Elektrode und die zweite Verbindung kontaktiert die zweite Elektrode.
  • Bei Beispiel 6 kann der Gegenstand eines der Beispiele 1-5 optional eine erste Verbindung aufweisen, die in der ersten organischen dielektrischen Schicht gebildet ist, und eine zweite Verbindung aufweisen, die in einer zweiten organischen dielektrischen Schicht der Vielzahl organischer dielektrischer Schichten gebildet ist. Die erste Verbindung kontaktiert die erste leitende Elektrode und die zweite Verbindung kontaktiert die zweite Elektrode.
  • Bei Beispiel 7 kann der Gegenstand eines der Beispiele 1-6 optional die erste organische dielektrische Schicht aufweisen, die eine innere organische dielektrische Schicht der Vielzahl organischer dielektrischer Schichten ist.
  • Bei Beispiel 8 kann der Gegenstand eines der Beispiele 1-7 optional die erste organische dielektrische Schicht aufweisen, die eine untere organische dielektrische Schicht der Vielzahl organischer dielektrischer Schichten ist.
  • Bei Beispiel 9 kann der Gegenstand eines der Beispiele 1-8 optional den Kondensator aufweisen, der in der ersten organischen dielektrischen Schicht in einem kernlosen Packungssubstrat integriert ist, und die erste organische dielektrische Schicht hat eine Dicke von weniger als 50 Mikrometer.
  • Bei Beispiel 10 kann der Gegenstand eines der Beispiele 1-9 optional den Kondensator aufweisen, der mit einer Parallelplattenkonfiguration gebildet ist.
  • Beispiel 11 ist eine mikroelektronische Vorrichtung, die eine Vielzahl organischer dielektrischer Schichten und einen Kondensator umfasst, der in einer ersten dielektrischen Schicht der Vielzahl organischer dielektrischer Schichten integriert ist. Der Kondensator weist eine Vielzahl leitender Elektroden und mindestens eine dielektrische Schicht mit ultrahohem k-Wert auf, wobei jede dielektrische Schicht mit ultrahohem k-Wert zwischen zwei der Vielzahl leitender Elektroden positioniert ist.
  • Bei Beispiel 12 kann der Gegenstand von Beispiel 11 optional eine erste und eine zweite Verbindung aufweisen, die in der ersten organischen dielektrischen Schicht gebildet sind. Die erste Verbindung kontaktiert eine obere leitende Elektrode und die zweite Verbindung kontaktiert eine untere leitende Elektrode des Kondensators.
  • Bei Beispiel 13 kann der Gegenstand eines der Beispiele 11-12 optional eine erste und eine zweite Verbindung aufweisen, die in einer zweiten organischen dielektrischen Schicht der Vielzahl organischer dielektrischer Schichten gebildet sind. Die erste Verbindung kontaktiert eine obere leitende Elektrode und die zweite Verbindung kontaktiert eine untere leitende Elektrode des Kondensators mit ultrahohem k-Wert.
  • Bei Beispiel 14 kann der Gegenstand eines der Beispiele 11-13 optional eine erste Verbindung, die in der ersten organischen dielektrischen Schicht gebildet ist, und eine zweite Verbindung, die in einer zweiten organischen dielektrischen Schicht der Vielzahl organischer dielektrischer Schichten gebildet ist, aufweisen. Die erste Verbindung kontaktiert eine obere leitende Elektrode und die zweite Verbindung kontaktiert eine untere leitende Elektrode.
  • Beispiel 15 ist ein Verfahren zur Herstellung eines Kondensators, umfassend Drucken einer ersten Kondensatorelektrodenschicht auf einem Träger, Drucken einer dielektrischen Schicht mit ultrahohem k-Wert auf der ersten Kondensatorelektrodenschicht, Drucken einer zweiten Kondensatorelektrodenschicht auf der dielektrischen Schicht mit ultrahohem k-Wert zur Bildung eines Kondensators, Bilden einer leitenden Schicht auf dem Träger in Bereichen, die dem Kondensator benachbart sind, und Bilden einer organischen dielektrischen Schicht auf dem Kondensator und der leitenden Schicht.
  • Bei Beispiel 16 kann der Gegenstand von Beispiel 15 optional Bilden zusätzlicher organischer dielektrischer Schichten und leitender Schichten auf einer ersten Seite der organischen dielektrischen Schicht zur Bildung eines teilweise organischen Packungssubstrats und Entfernen des Trägers vom organischen Packungssubstrat beinhalten.
  • Bei Beispiel 17 kann der Gegenstand eines der Beispiele 15-16 optional Bilden zusätzlicher organischer dielektrischer Schichten und leitender Schichten auf einer zweiten Seite der organischen dielektrischen Schicht zur Bildung eines organischen Packungssubstrats beinhalten.
  • Bei Beispiel 18 kann der Gegenstand eines der Beispiele 15-17 optional thermisches Tempern der ersten Kondensatorelektrodenschicht, der dielektrischen Schicht mit ultrahohem k-Wert und der zweiten Kondensatorelektrodenschicht beinhalten.
  • Beispiel 19 ist ein Verfahren zur Herstellung eines Kondensators, umfassend Bilden einer ersten Kondensatorelektrodenschicht auf einem teilweise organischen Packungssubstrat mit organischen Schichten, Bilden einer dielektrischen Schicht mit ultrahohem k-Wert auf der ersten Kondensatorelektrodenschicht und Lasertempern der dielektrischen Schicht mit ultrahohem k-Wert, um die gewünschten dielektrischen Eigenschaften zu erhalten.
  • Bei Beispiel 20 kann der Gegenstand von Beispiel 19 optional Bilden einer zweiten Kondensatorelektrodenschicht auf der dielektrischen Schicht mit ultrahohem k-Wert zur Bildung eines Kondensators auf dem teilweise organischen Packungssubstrat, Bilden einer leitenden Schicht auf dem teilweise organischen Packungssubstrat in Bereichen, die dem Kondensator benachbart sind, und Bilden einer organischen dielektrischen Schicht auf dem Kondensator und der leitenden Schicht beinhalten.
  • Bei Beispiel 21 kann der Gegenstand eines der Beispiele 19-21 optional zusätzliche organische dielektrische Schichten und leitende Schichten auf der organischen dielektrischen Schicht zur Bildung eines organischen Packungssubstrats aufweisen.

Claims (13)

  1. Mikroelektronische Vorrichtung (100), umfassend: eine Vielzahl organischer dielektrischer Schichten; und einen Kondensator (172; 177; 195; 198; 200), der in einer ersten organischen dielektrischen Schicht der Vielzahl organischer dielektrischer Schichten integriert ist, und wobei der Kondensator (172; 177; 195; 198; 200) eine erste (220) und eine zweite leitende Elektrode (225) und eine Vielzahl vertikal angeordneter dielektrischer Schichten (210; 211; 212; 213; 214), umfassend zumindest eines von einem ferroelektrischen Material, einem ferroelektrischen Perowskit, Bleizirkonattitanat, Bariumstrontiumtitanat, Bariumtitanat und Natriumkaliumniobat, die zwischen der ersten (220) und der zweiten leitenden Elektrode (225) angeordnet ist, eine erste Elektrodenkontaktinsel (202) zur Kontaktierung der ersten leitenden Elektrode (220) und eine zweite Elektrodenkontaktinsel (204) zur Kontaktierung der zweiten leitenden Elektrode (225) aufweist.
  2. Mikroelektronische Vorrichtung (100) nach Anspruch 1, wobei der Kondensator (172; 177; 195; 198; 200) eine Kapazitätsdichte von mindestens 10 nanoFarad pro Millimeter2 hat.
  3. Mikroelektronische Vorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die Vielzahl dielektrischer Schichten (210; 211; 212; 213; 214) eine relative Permittivität von mindestens 100 bis 10 000 aufweist.
  4. Mikroelektronische Vorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner umfassend: eine erste und eine zweite Verbindung, die in der ersten organischen dielektrischen Schicht gebildet sind, wobei die erste Verbindung die erste leitende Elektrode (220) kontaktiert und die zweite Verbindung die zweite Elektrode (225) kontaktiert.
  5. Mikroelektronische Vorrichtung (100) nach einem der vorhergehenden Ansprüche, ferner umfassend: eine erste und eine zweite Verbindung, die in einer zweiten organischen dielektrischen Schicht der Vielzahl organischer dielektrischer Schichten gebildet sind, wobei die erste Verbindung die erste leitende Elektrode (220) kontaktiert und die zweite Verbindung die zweite Elektrode (225) kontaktiert.
  6. Mikroelektronische Vorrichtung (100) nach einem der vorhergehenden Ansprüche, wobei die erste organische dielektrische Schicht eine innere organische dielektrische Schicht der Vielzahl organischer dielektrischer Schichten eines Packungssubstrats (150) ist.
  7. Mikroelektronische Vorrichtung (100) nach einem der Ansprüche 1-5, wobei die erste organische dielektrische Schicht eine untere organische dielektrische Schicht der Vielzahl organischer dielektrischer Schichten eines Packungssubstrats (150) ist.
  8. Verfahren zur Herstellung eines Kondensators, umfassend: Drucken einer ersten Kondensatorelektrodenschicht auf einem Träger; Drucken einer dielektrischen Schicht auf der ersten Kondensatorelektrodenschicht, die dielektrische Schicht umfassend zumindest eines von einem ferroelektrischen Material, einem ferroelektrischen Perowskit, Bleizirkonattitanat, Bariumstrontiumtitanat, Bariumtitanat und Natriumkaliumniobat; Drucken einer zweiten Kondensatorelektrodenschicht auf der dielektrischen Schicht zur Bildung eines Kondensators; Bilden einer leitenden Schicht auf dem Träger in Bereichen, die dem Kondensator benachbart sind; Bilden einer organischen dielektrischen Schicht auf dem Kondensator und der leitenden Schicht; Bilden zusätzlicher organischer dielektrischer Schichten und leitender Schichten auf einer ersten Seite der organischen dielektrischen Schicht zur Bildung eines teilweise organischen Packungssubstrats; und Entfernen des Trägers vom organischen Packungssubstrat.
  9. Verfahren nach Anspruch 8, ferner umfassend: Bilden zusätzlicher organischer dielektrischer Schichten und leitender Schichten auf einer zweiten Seite der organischen dielektrischen Schicht zur Bildung eines organischen Packungssubstrats.
  10. Verfahren nach einem der Ansprüche 8 oder 9, ferner umfassend: thermisches Tempern der ersten Kondensatorelektrodenschicht, der dielektrischen Schicht und der zweiten Kondensatorelektrodenschicht des Kondensators.
  11. Verfahren zur Herstellung eines Kondensators, umfassend: Bilden einer ersten Kondensatorelektrodenschicht auf einem teilweise organischen Packungssubstrat mit organischen Schichten; Bilden einer dielektrischen Schicht auf der ersten Kondensatorelektrodenschicht, die dielektrische Schicht umfassend zumindest eines von einem ferroelektrischen Material, einem ferroelektrischen Perowskit, Bleizirkonattitanat, Bariumstrontiumtitanat, Bariumtitanat und Natriumkaliumniobat; und Lasertempern der dielektrischen Schicht, um gewünschte dielektrische Eigenschaften zu erhalten.
  12. Verfahren nach Anspruch 11, ferner umfassend: Bilden einer zweiten Kondensatorelektrodenschicht auf der dielektrischen Schicht zur Bildung eines Kondensators auf dem teilweise organischen Packungssubstrat; Bilden einer leitenden Schicht auf dem teilweise organischen Packungssubstrat in Bereichen, die dem Kondensator benachbart sind; und Bilden einer organischen dielektrischen Schicht auf dem Kondensator und der leitenden Schicht.
  13. Verfahren nach Anspruch 12, ferner umfassend: Bilden zusätzlicher organischer dielektrischer Schichten und leitender Schichten auf der organischen dielektrischen Schicht zur Bildung eines organischen Packungssubstrats.
DE102018010547.5A 2017-06-30 2018-05-29 Mikroelektronische Vorrichtungen mit in Gehäusesubstraten integrierten dielektrischen Kondensatoren mit ultrahohem k-Wert Active DE102018010547B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/639,873 US10251272B2 (en) 2017-06-30 2017-06-30 Microelectronic devices designed with ultra-high-k dielectric capacitors integrated with package substrates
US15/639,873 2017-06-30

Publications (1)

Publication Number Publication Date
DE102018010547B4 true DE102018010547B4 (de) 2024-04-25

Family

ID=64662266

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102018010547.5A Active DE102018010547B4 (de) 2017-06-30 2018-05-29 Mikroelektronische Vorrichtungen mit in Gehäusesubstraten integrierten dielektrischen Kondensatoren mit ultrahohem k-Wert
DE102018112874.6A Active DE102018112874B4 (de) 2017-06-30 2018-05-29 Mikroelektronische Vorrichtungen mit in Gehäusesubstraten integrierten dielektrischen Kondensatoren mit ultrahohem k-Wert

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE102018112874.6A Active DE102018112874B4 (de) 2017-06-30 2018-05-29 Mikroelektronische Vorrichtungen mit in Gehäusesubstraten integrierten dielektrischen Kondensatoren mit ultrahohem k-Wert

Country Status (2)

Country Link
US (1) US10251272B2 (de)
DE (2) DE102018010547B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937594B2 (en) * 2017-06-27 2021-03-02 Intel Corporation Microelectronic devices designed with ultra-high-k dielectric capacitors integrated with package substrates
US11410921B2 (en) * 2018-08-21 2022-08-09 Intel Corporation Methods to incorporate thin film capacitor sheets (TFC-S) in the build-up films
US10867978B2 (en) * 2018-12-11 2020-12-15 Advanced Micro Devices, Inc. Integrated circuit module with integrated discrete devices
CN112151398B (zh) * 2019-06-26 2023-12-15 上海微电子装备（集团）股份有限公司 一种芯片封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10227346B4 (de) 2001-06-21 2008-02-28 Samsung Electronics Co., Ltd., Suwon Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
US20140159200A1 (en) 2012-12-08 2014-06-12 Alvin Leng Sun Loke High-density stacked planar metal-insulator-metal capacitor structure and method for manufacturing same
WO2016125579A1 (ja) 2015-02-04 2016-08-11 住友化学株式会社 ニオブ酸系強誘電体薄膜素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008802A (ja) * 2011-06-23 2013-01-10 Sony Corp 薄膜キャパシタ、多層配線基板および半導体装置
US10446335B2 (en) 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
EP3091821A1 (de) * 2015-05-08 2016-11-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplatte
JP6441269B2 (ja) 2015-11-16 2018-12-19 太陽誘電株式会社 積層薄膜キャパシタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10227346B4 (de) 2001-06-21 2008-02-28 Samsung Electronics Co., Ltd., Suwon Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
US20140159200A1 (en) 2012-12-08 2014-06-12 Alvin Leng Sun Loke High-density stacked planar metal-insulator-metal capacitor structure and method for manufacturing same
WO2016125579A1 (ja) 2015-02-04 2016-08-11 住友化学株式会社 ニオブ酸系強誘電体薄膜素子の製造方法

Also Published As

Publication number Publication date
DE102018112874B4 (de) 2023-08-31
DE102018112874A1 (de) 2019-01-03
US20190008046A1 (en) 2019-01-03
US10251272B2 (en) 2019-04-02

Similar Documents

Publication Publication Date Title
DE102018010547B4 (de) Mikroelektronische Vorrichtungen mit in Gehäusesubstraten integrierten dielektrischen Kondensatoren mit ultrahohem k-Wert
DE102015112980B4 (de) In gehäusesubstrate eingebettete dünnfilmkondensatoren und verfahren zur integration eingebetteter dünnfilmkondensatoren in gehäusesubstrate
DE60011515T2 (de) Herstellung von Keramiksubstraten und ungesintertes Keramiksubstrat
DE102020116319A1 (de) Glaskern-patch mit in situ hergestellter fan-out-schicht zur ermöglichung von die-tiling-anwendungen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102020106782A1 (de) Neue kernlose architektur und verarbeitungsstrategie für emib-basierte substrate mit hoher genauigkeit und hoher dichte
DE102016102955B4 (de) Chalkogenidglas-Zusammensetzung und Chalkogenid-Schaltervorrichtungen
DE112015007233B4 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material
DE112017007887T5 (de) Antennenpackage mit kugel-anbringungs-array zum verbinden von antennen- und basissubstraten
DE102014100491A1 (de) Package-Struktur und Verfahren zu deren Herstellung
DE10111438A1 (de) Monolithische keramische Elektronikkomponente, Verfahren zum Herstellen derselben und elektronische Vorrichtung
DE112016004298T5 (de) Hybrid-Pitch-Package mit Fähigkeit zur Ultra High Density-Verbindung
DE112019001905T5 (de) Die-tiling-techniken
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE102013223846A1 (de) Logikchip und andere in Aufbauschichten eingebettete Komponenten
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE112015007232T5 (de) Auf eplb/ewlb basierendes pop für hbm oder kundenspezifischer gehäusestapel
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102020132374A1 (de) Planare induktoren in ic-gehäusen
DE112014006417T5 (de) Integrierte Schaltungsanordnungen mit Formmasse
DE112011105977T5 (de) Raster-Interposer
DE112006000519T5 (de) Integrierter Dünnschicht-Kondensator mit optimierter Temperaturkennlinie
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE102022112392A1 (de) Kondensatoren in einem glassubstrat
DE112015006746T5 (de) Koaxiale Vias

Legal Events

Date Code Title Description
R129 Divisional application from

Ref document number: 102018112874

Country of ref document: DE

R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102018010601

Country of ref document: DE