DE102018009021A1 - Asymmetrisches transientes Spannungsunterdrückungsbauelement und Verfahren zur Bildung - Google Patents

Asymmetrisches transientes Spannungsunterdrückungsbauelement und Verfahren zur Bildung Download PDF

Info

Publication number
DE102018009021A1
DE102018009021A1 DE102018009021.4A DE102018009021A DE102018009021A1 DE 102018009021 A1 DE102018009021 A1 DE 102018009021A1 DE 102018009021 A DE102018009021 A DE 102018009021A DE 102018009021 A1 DE102018009021 A1 DE 102018009021A1
Authority
DE
Germany
Prior art keywords
diode
substrate
tvs
epitaxial
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018009021.4A
Other languages
English (en)
Inventor
James Allan Peters
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Littelfuse Inc
Original Assignee
Littelfuse Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Littelfuse Inc filed Critical Littelfuse Inc
Publication of DE102018009021A1 publication Critical patent/DE102018009021A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66113—Avalanche diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

Ein transientes Spannungsunterdrückung-(TVS)-Bauelement kann enthalten: eine in einem Substrat gebildete Substratbasis, wobei die Substratbasis einen Halbleiter eines ersten Leitfähigkeitstyps umfasst, und eine auf der Substratbasis auf einer ersten Seite des Substrats angeordnete und einen Halbleiter eines zweiten Leitfähigkeitstyps umfassende Epitaxieschicht. Die Epitaxieschicht kann weiter enthalten: einen ersten Abschnitt, wobei der erste Abschnitt eine erste Schichtdicke aufweist, und einen zweiten Abschnitt, wobei der zweite Abschnitt eine zweite Schichtdicke aufweist, die geringer als die erste Schichtdicke ist, wobei der erste Abschnitt und der zweite Abschnitt auf der ersten Seite des Substrats angeordnet sind und wobei der erste Abschnitt elektrisch von dem zweiten Abschnitt isoliert ist.

Description

  • Hintergrund
  • Gebiet
  • Ausführungsformen beziehen sich auf das Gebiet von Schaltkreis-Schutzbauelementen einschließlich Sicherungs-Bauelementen.
  • Diskussion verwandten Fachgebiets
  • Halbleiterbauelemente wie transiente Spannungsunterdrückung-(TVS)-Bauelemente können als einseitig gerichtete Bauelemente oder als zweiseitig gerichtete Bauelemente hergestellt werden. In dem Fall von zweiseitig gerichteten Bauelementen kann ein erstes Bauelement auf einer ersten Seite einer Halbleiter-Platte bzw. eines Halbleiter-Plättchens (Chip) hergestellt werden, während ein zweites Bauelement auf einer zweiten Seite der Halbleiterplatte hergestellt werden kann. Zweiseitig gerichtete Bauelemente können symmetrische Bauelemente, wo das erste Bauelement und das zweite Bauelement die gleichen sind, ebenso wie asymmetrische Bauelemente enthalten, wo das erste Bauelement und das zweite Bauelement sich in ihren Eigenschaften unterscheiden.
  • Während derartige zweiseitig gerichtete Bauelemente einige Flexibilität beim Auslegen elektrischer Eigenschaften der unterschiedlichen Bauelemente auf unterschiedlichen Seiten einer Halbleiterplatte bereitstellen, kann die Einkapselung derartiger Bauelemente relativ komplex sein.
  • Mit Bezug auf diese und andere Überlegungen wird die vorliegende Offenbarung bereitgestellt.
  • Zusammenfassung
  • Beispielhafte Ausführungsformen sind auf verbesserte TVS-Bauelemente und Techniken zur Bildung von TVS-Bauelementen gerichtet.
  • In einer Ausführungsform kann ein transientes Spannungsunterdrückungs-(TVS)-Bauelement eine in einem Substrat gebildete Substratbasis, welche Substratbasis einen Halbleiter eines ersten Leitfähigkeitstyps umfasst, und eine auf der Substratbasis auf einer ersten Seite des Substrats angeordnete und einen Halbleiter von einem zweiten Leitfähigkeitstyp umfassende Epitaxieschicht enthalten. Die Epitaxieschicht kann enthalten: einen ersten Abschnitt, welcher erste Abschnitt eine erste Schichtdicke aufweist, und einen zweiten Abschnitt, welcher zweite Abschnitt eine zweite Schichtdicke aufweist, die geringer als die erste Schichtdicke ist, wobei der erste Abschnitt und der zweite Abschnitt auf einer ersten Seite des Substrats angeordnet sind und wobei der erste Abschnitt elektrisch von dem zweiten Abschnitt isoliert ist.
  • In einer anderen Ausführungsform kann eine transiente Spannungsunterdrückungs-(TVS)-Bauelementeinheit ein TVS-Bauelement enthalten, wo das TVS-Bauelement eine in einem Substrat gebildete Substratbasis enthält, wobei die Substratbasis einen Halbleiter von einem ersten Leitungstyp umfasst. Das TVS-Bauelement kann eine Epitaxieschicht enthalten, auf der Substratbasis angeordnet, auf einer ersten Seite der Epitaxieschicht einen Halbleiter eines zweiten Leitungstyps umfassend. Die Epitaxieschicht kann weiter einen ersten Abschnitt, welcher erste Abschnitt eine erste Schichtdicke aufweist, und einen zweiten Abschnitt, welcher zweite Abschnitt eine zweite Schichtdicke aufweist, die geringer als die erste Schichtdicke ist, enthalten, wobei der zweite Abschnitt eine Grabenform umfasst, wobei eine durch eine erste obere Fläche des ersten Abschnitts definierte Ebene oberhalb einer zweiten oberen Fläche des zweiten Abschnitts ist. Die TVS-Bauelementeinheit kann auch einen Leitungsrahmen enthalten, welcher Leitungsrahmen mit dem TVS-Bauelement verbunden ist, welcher Leitungsrahmen umfasst: ein erstes Teil, welches erste Teil an dem ersten Abschnitt des TVS-Bauelements angeschlossen ist und ein zweites Teil, welches zweite Teil mit dem zweiten Abschnitt des TVS-Bauelements verbunden ist.
  • In einer anderen Ausführungsform kann ein Verfahren ein Bereitstellen eines Substrats mit einer Basisschicht eines ersten Leitfähigkeitstyps, ein Bilden einer Epitaxieschicht eines zweiten Leitfähigkeitstyps auf der Basisschicht, wobei die Epitaxieschicht auf einer ersten Seite des Substrats angeordnet ist, ein Bilden eines ersten Epitaxieabschnitts und eines zweiten Epitaxieabschnitts innerhalb der Epitaxieschicht, wobei der erste Epitaxieabschnitt elektrisch von dem zweiten Epitaxieabschnitt elektrisch isoliert ist, ein Bilden einer Ausnehmung innerhalb des zweiten Epitaxieabschnitts enthalten, wobei die erste Diode und die zweite Diode innerhalb der Epitaxieschicht auf der ersten Seite des Substrats gebildet sind.
  • Figurenliste
    • 1 veranschaulicht ein TVS-Bauelement gemäß Ausführungsformen der Offenbarung,
    • 2 veranschaulicht eine TVS-Bauelementeinheit gemäß anderen Ausführungsformen der Offenbarung,
    • 3 stellt einen beispielhaften Verfahrensablauf gemäß Ausführungsformen der Offenbarung dar.
  • Beschreibung von Ausführungsformen
  • Die vorliegenden Ausführungsformen werden nun hiernach ausführlicher mit Bezug auf die begleitenden Zeichnungen, in denen beispielhafte Ausführungsformen gezeigt sind, beschrieben werden. Die Ausführungsformen sind nicht als auf die hierin dargelegten Ausführungsformen beschränkt aufzufassen. Diese Ausführungsformen sind vielmehr vorgesehen, damit diese Offenbarung gründlich und vollständig wird und ihr Umfang den Fachleuten voll vermittelt werden wird. In den Zeichnungen bezeichnen gleiche Bezugszeichen durchgehend gleiche Elemente.
  • In der folgenden Beschreibung und/oder den Patentansprüchen können die Ausdrücke „auf“, „darüberliegend“, „angeordnet auf“ und „über“ in der nachfolgenden Beschreibung und den Patentansprüchen benutzt werden. „Auf“, „darüberliegend“, „angeordnet auf“ und „über“ können benutzt werden, um anzuzeigen, dass sich zwei oder mehrere Elemente in direktem körperlichen Kontakt miteinander befinden. Ebenso können die Ausdrücke „auf“, „darüberliegend“, „angeordnet auf“ und „über“ bedeuten, dass zwei oder mehrere Elemente nicht in direktem Kontakt miteinander sind. Zum Beispiel kann „über“ bedeuten, dass ein Element über einem anderen Element ist, während sie einander nicht berühren und ein anderes Element oder Elemente zwischen den zwei Elementen aufweisen können.
  • In verschiedenen Ausführungsformen sind neue Bauelement-Strukturen und Techniken zur Bildung eines zweiseitig gerichteten TVS-Bauelements vorgesehen.
  • 1 veranschaulicht ein TVS-Bauelement 100 gemäß Ausführungsformen der Offenbarung. Das TVS-Bauelement 100 kann eine in dem Substrat 101 gebildete Substratbasis 102 enthalten. Die Substratbasis 102 kann von einem Halbleiter eines ersten Leitfähigkeitstyps wie einem p-Typ-Halbleiter gebildet werden. Das TVS-Bauelement 100 kann weiter eine auf der Substratbasis 102 auf einer ersten Seite des Substrats 101 (Oberseite in 1) wie gezeigt angeordnete Epitaxieschicht 104 enthalten. Die Epitaxieschicht 104 kann von einem Halbleiter eines zweiten Leitfähigkeitstyps gebildet werden. Zum Beispiel kann die Epitaxieschicht n-Typ-Silizium sein, wenn die Substratbasis 102 p-Typ-Silizium ist. Zum Beispiel kann die Epitaxieschicht p-Typ-Silizium sein, wenn die Substratbasis 102 n-Typ-Silizium ist. Derart kann ein p-n-Übergang an der Grenzfläche zwischen der Substratbasis 102 und der Epitaxieschicht 104 gebildet werden. Die Epitaxieschicht 104 kann weiter einen ersten Abschnitt 106 und einen zweiten Abschnitt 108 umfassen. Der erste Abschnitt 106 kann eine erste Schichtdicke aufweisen, während der zweite Abschnitt 108 eine zweite Schichtdicke, die geringer als die erste Schichtdicke ist, aufweisen kann. Wie gezeigt sind der erste Abschnitt 106 und der zweite Abschnitt 108 auf einer ersten Seite des Substrats 101 angeordnet. Der erste Abschnitt 106 ist elektrisch von dem zweiten Abschnitt 108 kraft einer Isolationsstruktur 110 isoliert. Wie gezeigt erstreckt sich die Isolationsstruktur 110 von der Oberfläche der ersten Seite des Substrats 101 in die Substratbasis 102. Die Isolationsstruktur 110 kann auf bekannte Weise wie unter Benutzung eines Grabenisolators gebildet werden.
  • Als solcher bildet der erste Abschnitt 106 eine erste Diode 118 in Verbindung mit der Substratbasis 102. Als solcher bildet der zweite Abschnitt 108 in Verbindung mit der Substratbasis 102 eine zweite Diode 120. Gemäß verschiedenen Ausführungsformen der Offenbarung unterscheidet sich die erste Diode 118 von der zweiten Diode 120 in einer Durchbruchspannung, Leistungskapazität oder Durchbruchspannung und Leistungskapazität. Zum Beispiel kann die Durchbruchspannung des zweiten Abschnitts 108 im Vergleich zu der Durchbruchspannung des ersten Abschnitts 106 vermöge des zweiten Abschnitts 108 der Epitaxieschicht 104 mit einer relativ geringeren Dicke im Vergleich zu dem ersten Abschnitt 106 geringer sein. Zum Beispiel kann die erste Schichtdicke des ersten Abschnitts 106 in einigen Ausführungsformen zwischen 20 µm und 80 µm sein, während die zweite Schichtdicke des zweiten Abschnitts 108 für eine gegebene erste Schichtdicke des ersten Abschnitts 106 geringer als die gegebene erste Schichtdicke sein kann.
  • Wie weiter in 1 gezeigt sind die innerhalb des Substrats 101 gebildete erste und zweite Diode 118,120 elektrisch in Reihe in einer Anode-zu-Anode-Konfiguration angeordnet. Die jeweiligen Kathoden der ersten Diode 118 und der zweiten Diode 120 können elektrisch durch einen auf der ersten Seite des Substrats 101 gebildeten Kontakt 114 beziehungsweise Kontakt 116 kontaktiert sein. Als solches kann das TVS-Bauelement 100 ein asymmetrisches einseitiges, zweiseitig gerichtetes Bauelement bilden.
  • Der Grad an Spannungs-Asymmetrie zwischen der ersten Diode 118 und der zweiten Diode 120 kann durch ein Einstellen der relativen Dicke der ersten Schichtdicke des ersten Abschnitts 106 im Vergleich zu der zweiten Schichtdicke des zweiten Abschnitts 108 festgelegt werden. Zum Beispiel wird die Epitaxieschicht 104 in verschiedenen Ausführungsformen als eine Deckschicht auf der Substratbasis 102 gebildet, damit das Dotierstoffniveau über der Epitaxieschicht 104 gleichmäßig ist. Während der erste Abschnitt 106 nach der anfänglichen Bildung der Epitaxieschicht 104 mit einer gleichmäßigen Dicke unverändert bleiben kann, kann der zweite Abschnitt 108 geätzt werden, um die Schichtdicke des zweiten Abschnitts 108 zu verringern. Zum Beispiel kann der zweite Abschnitt 108 selektiv durch Maskieren des ersten Abschnitts 106 geätzt werden, während der zweite Abschnitt 108 einem bekannten Ätzmittel ausgesetzt wird, wodurch eine Ausnehmungs- oder Grabenform wie durch den Graben 112 gezeigt gebildet wird. In dem Beispiel von 1 ist eine durch eine erste obere Fläche 124 des ersten Abschnitts 106 definierte Ebene 122 oberhalb einer zweiten oberen Fläche 126 des zweiten Abschnitts 108.
  • Der zweite Abschnitt 108 kann geätzt sein, um eine gleichmäßige zweite Schichtdicke über den größten Teil der Fläche (innerhalb der Ebene des Substrats 101) des zweiten Abschnitts 108 wie 80 % der Fläche, 90 % der Fläche, 99 % der Fläche und so weiter zu bilden. Auf diese Weise kann der zweite Abschnitt 108 auf eine Ziel-Durchschnitts-Schichtdicke geätzt werden, um die Durchbruchspannung der zweiten Diode 120 unterschiedlich von der Durchbruchspannung der ersten Diode 118 einzustellen. Da der erste Abschnitt 106 und der zweite Abschnitt 108 die gleiche aktive Dotierstoffkonzentration aufweisen können, kann die unterschiedliche, der zweiten Diode 120 zu gewährende Durchbruchspannung einfach auf einen Zielwert durch Ätzen einer Zielmenge des zweiten Abschnitts eingestellt werden, um eine Zieldicke zu erreichen. Wenn die erste Diode 118 mit einer ersten Schichtdicke von 60 µm und einer Durchbruchspanne von 600 V gebildet ist, kann die zweite Diode 120 zum Beispiel durch Ätzen gebildet werden, um eine zweite Schichtdicke des zweiten Abschnitts 108 von 30 µm zu erreichen, um eine Durchbruchspannung von viel weniger als 600 V zu erreichen.
  • Das obige Beispiel von Spannungsasymmetrie zwischen der ersten Diode 118 und der zweiten Diode 120 ist lediglich beispielhaft, während die Ausführungsformen in diesem Zusammenhang nicht beschränkt sind. In verschiedenen zusätzlichen Ausführungsformen kann die erste Diode 118 eine Durchbruchspannung von 300 V oder größer umfassen und während die zweite Diode 120 eine Durchbruchspannung von 100 V oder weniger umfasst. Wiederum sind die Ausführungsformen in diesem Zusammenhang nicht beschränkt.
  • In anderen Ausführungsformen, wo die erste Diode 118 und die zweite Diode 120 eine Asymmetrie in der Leistungskapazität zeigen, kann die erste Diode 118 eine Leistungskapazität von 700 W oder größer umfassen und die zweite Diode kann eine Leistungskapazität von 500 W oder weniger umfassen. Die Leistungskapazität der ersten Diode 118 und der zweiten Diode 120 kann eingestellt sein, unterschiedlich voneinander zu sein. Die Leistungskapazität kann durch ein Einstellen der Flächen des ersten Abschnitts 106 und des zweiten Abschnitts 108 innerhalb der Ebene (X-Y-Ebene des gezeigten kartesischen Koordinatensystems) des Substrats 101 eingestellt werden. Die Flächen können durch Bilden von Masken unterschiedlicher Größen zum Definieren des ersten Abschnitts 106 und des zweiten Abschnitts 108 gemäß auf dem Fachgebiet bekannten Techniken eingestellt werden.
  • Ein Vorteil des Designs von 1 für ein asymmetrisches Bauelement ist, dass ein Leitungsrahmen nur an einer Seite des Substrats 101 angebracht werden kann, um die unterschiedlichen Dioden zu kontaktieren. 2 veranschaulicht eine TVS-Bauelementeinheit 150. Die TVS-Bauelementeinheit 150 kann das TVS-Bauelement 100 und einen Leitungsrahmen 160 enthalten, wo der Leitungsrahmen 160 die erste Fläche des TVS-Bauelements 100 kontaktiert, meinend die obere Fläche von 1. In diesem Beispiel kann der Leitungsrahmen 160 ein erstes Teil 162 enthalten, wo das erste Teil 162 an den ersten Abschnitt 106 des TVS-Bauelements 100 angeschlossen ist, und kann ein zweites Teil 164 enthalten, das mit dem zweiten Abschnitt 108 des TVS-Bauelements 100 verbunden ist. In dem Beispiel von 2 enthält die TVS-Einheit ein Gehäuse 170, welches Gehäuse ein geformtes Gehäuse sein kann. Der Leitungsrahmen 160 kann in geeigneter Weise an dem TVS-Bauelement 100 durch Löten oder andere Verbindungsverfahren angebracht sein.
  • 3 zeigt einen beispielhaften Verfahrensablauf 300 gemäß Ausführungsformen der Offenbarung. Bei Block 302 wird ein Substrat bereitgestellt, wo das Substrat eine Basisschicht eines ersten Leitfähigkeitstyps enthält. Das Substrat kann zum Beispiel ein p-Typ-Siliziumsubstrat sein, wo die Basisschicht das Substrat selber darstellt. Bei Block 304 wird eine Epitaxieschicht eines zweiten Leitfähigkeitstyps auf der Basisschicht gebildet, wobei die Epitaxieschicht auf einer ersten Seite des Substrats angeordnet ist. Als solche kann die Epitaxieschicht n-Typ-Silizium sein, wenn die Substratbasis p-Typ-Silizium ist. Die Epitaxieschicht kann gemäß bekannten Abscheidungsverfahren gebildet werden. Die Dotierstoffkonzentration in der Epitaxieschicht und die Schichtdicke der Epitaxieschicht können gemäß elektrischen Eigenschaften für eine in dem Substrat zu bildende Diode ausgelegt sein. In unterschiedlichen Ausführungsformen kann die Schichtdicke der Epitaxieschicht von 20 µm bis 80 µm reichen. Die Ausführungsformen sind in dieser Hinsicht nicht beschränkt.
  • Bei Block 306 werden ein erster Epitaxieabschnitt und ein zweiter Epitaxieabschnitt innerhalb der Epitaxieschicht gebildet, wo der erste Epitaxieabschnitt elektrisch von dem zweiten Epitaxieabschnitt isoliert ist. Der erste Epitaxieabschnitt und der zweite Epitaxieabschnitt können durch Erzeugen einer (von) Isolationsstruktur(en) gemäß bekannten Techniken gebildet werden, wo sich die Isolationsstrukturen durch die Gesamtheit der Epitaxieschicht erstrecken.
  • Bei Block 308 wird eine Ausnehmung innerhalb des zweiten Epitaxieabschnitts gebildet, wobei eine erste Diode und eine zweite Diode innerhalb der Epitaxieschicht auf der ersten Seite des Substrats gebildet werden. Entsprechend wird die erste Diode in dem ersten Abschnitt der Epitaxieschicht mit einer ersten Schichtdicke gebildet, während die zweite Diode in dem zweiten Abschnitt der Epitaxieschicht mit einer zweiten Schichtdicke gebildet wird. So können sich die erste Diode und die zweite Diode in der Durchbruchspannung vermöge der unterschiedlichen Schichtdicke zwischen dem ersten Abschnitt und dem zweiten Abschnitt unterscheiden. Auf diese Weise kann ein einseitiges zweiseitig gerichtetes, asymmetrisches Bauelement in geeigneter Weise gebildet werden.
  • Während die vorliegenden Ausführungsbeispiele mit Bezug auf bestimmte Ausführungsformen offenbart worden sind, sind zahlreiche Modifikationen, Änderungen und Umstellungen der beschriebenen Ausführungsformen möglich, solange nicht von dem Gebiet und dem Umfang der vorliegenden, in den angehängten Patentansprüchen definierten Offenbarung abgewichen wird. Entsprechend sind die vorliegenden Ausführungsbeispiele nicht auf die beschriebenen Ausführungsformen beschränkt und können den vollen, durch die Sprache der folgenden Patentansprüche und Äquivalente davon definierten Umfang aufweisen.

Claims (18)

  1. Transientes Spannungsunterdrückungs-(TVS)-Bauelement umfassend: eine in einem Substrat gebildete Substratbasis, wobei die Substratbasis einen Halbleiter eines ersten Leitfähigkeitstyps umfasst, und eine auf der Substratbasis auf einer ersten Seite des Substrats angeordnete und einen Halbleiter eines zweiten Leitfähigkeitstyps umfassende Epitaxieschicht, wobei die Epitaxieschicht weiter umfasst: einen ersten Abschnitt, wobei der erste Abschnitt eine erste Schichtdicke aufweist, und einen zweiten Abschnitt, wobei der zweite Abschnitt eine zweite Schichtdicke aufweist, die geringer als die erste Schichtdicke ist, wobei der erste Abschnitt und der zweite Abschnitt auf einer ersten Seite des Substrats angeordnet sind und wobei der erste Abschnitt elektrisch von dem zweiten Abschnitt isoliert ist.
  2. TVS-Bauelement nach Anspruch 1, wobei der erste Abschnitt eine erste Diode bildet, wobei der zweite Abschnitt eine zweite Diode bildet und wobei sich die erste Diode von der zweiten Diode in einer Durchbruchspannung, Leistungskapazität oder Durchbruchspannung und Leistungskapazität unterscheidet.
  3. TVS-Bauelement nach Anspruch 2, wobei die erste Diode und die zweite Diode elektrisch in Reihe Anode-zu-Anode angeordnet sind.
  4. TVS-Bauelement nach Anspruch 1, wobei die erste Schichtdicke zwischen 20 µm bis 80 µm ist.
  5. TVS-Bauelement nach Anspruch 1, wobei der zweite Abschnitt eine Grabenform umfasst, wobei eine von einer ersten oberen Fläche des ersten Abschnitts definierte Ebene oberhalb einer zweiten oberen Fläche des zweiten Abschnitts ist.
  6. TVS-Bauelement nach Anspruch 2, wobei die erste Diode eine Durchbruchspannung von 300 V oder größer umfasst und wobei die zweite Diode eine Durchbruchspannung von 100 V oder weniger umfasst.
  7. TVS-Bauelement nach Anspruch 2, wobei die erste Diode eine Leistungskapazität von 700 W oder größer umfasst und wobei die zweite Diode eine Leistungskapazität von 500 W oder weniger umfasst.
  8. Transiente Spannungsunterdrückungs-(TVS)-Bauelementeinheit umfassend: ein TVS-Bauelement, wobei das TVS-Bauelement umfasst: eine in einem Substrat gebildete Substratbasis, wobei die Substratbasis einen Halbleiter eines ersten Leitfähigkeitstyps umfasst, eine Epitaxieschicht, angeordnet auf der Substratbasis, auf einer ersten Seite der Epitaxieschicht umfassend einen Halbleiter eines zweiten Leitfähigkeitstyps, wobei die Epitaxieschicht weiter umfasst: einen ersten Abschnitt, wobei der erste Abschnitt eine erste Schichtdicke aufweist, und einen zweiten Abschnitt, wobei der zweite Abschnitt eine zweite Schichtdicke aufweist, die kleiner als die erste Schichtdicke ist, wobei der zweite Abschnitt eine Grabenform umfasst, wobei eine von einer ersten oberen Fläche des ersten Abschnitts definierte Ebene über einer zweiten oberen Fläche des zweiten Abschnitts ist, und einen Leitungsrahmen, wobei der Leitungsrahmen mit dem TVS-Bauelement verbunden ist, wobei der Leitungsrahmen umfasst: ein erstes Teil, wobei das erste Teil an dem ersten Abschnitt des TVS-Bauelements angeschlossen ist, und ein zweites Teil, wobei das zweite Teil mit dem zweiten Abschnitt des TVS-Bauelements verbunden ist.
  9. TVS-Bauelement-Einheit nach Anspruch 8, wobei der Leitungsrahmen auf nur einer Seite des TVS-Bauelements angeordnet ist.
  10. TVS-Bauelement-Einheit nach Anspruch 8, wobei der erste Abschnitt und der zweite Abschnitt auf einer ersten Seite des Substrats angeordnet sind und wobei der erste Abschnitt elektrisch von dem zweiten Abschnitt isoliert ist.
  11. TVS-Bauelement-Einheit nach Anspruch 8, wobei der erste Abschnitt eine erste Diode bildet, wobei der zweite Abschnitt eine zweite Diode bildet und wobei sich die erste Diode von der zweiten Diode in einer Durchbruchspannung, Leistungskapazität oder Durchbruchspannung und Leistungskapazität unterscheidet.
  12. TVS-Bauelement-Einheit nach Anspruch 11, wobei die erste Diode und die zweite Diode elektrisch in Reihe Anode-zu-Anode angeordnet sind.
  13. TVS-Bauelement-Einheit nach Anspruch 11, wobei die erste Diode eine Durchbruchspannung von 300 V oder größer umfasst und wobei die zweite Diode eine Durchbruchspannung von 100 V oder weniger umfasst.
  14. TVS-Bauelement-Einheit nach Anspruch 11, wobei die erste Diode eine Leistungskapazität von 700 W oder größer umfasst und wobei die zweite Diode eine Leistungskapazität von 500 W oder weniger umfasst.
  15. Verfahren umfassend: Bereitstellen eines Substrats mit einer Basisschicht eines ersten Leitfähigkeitstyps, Bilden einer Epitaxieschicht eines zweiten Leitfähigkeitstyps auf der Basisschicht, wobei die Epitaxieschicht auf einer ersten Seite des Substrats angeordnet wird, Bilden eines ersten Epitaxieabschnitts und eines zweiten Epitaxieabschnitts innerhalb der Epitaxieschicht, wobei der erste Epitaxieabschnitt elektrisch isoliert von dem zweiten Epitaxieabschnitt ist, und Bilden einer Ausnehmung innerhalb des zweiten Epitaxieabschnitts, wobei eine erste Diode und eine zweite Diode innerhalb der Epitaxieschicht auf der ersten Seite des Substrats gebildet werden.
  16. Verfahren nach Anspruch 15, wobei der erste Abschnitt eine erste Diode bildet, wobei der zweite Abschnitt eine zweite Diode bildet und wobei sich die erste Diode von der zweiten Diode in einer Durchbruchspannung, einer Leistungskapazität oder Durchbruchspannung und Leistungskapazität unterscheidet.
  17. Verfahren nach Anspruch 15, wobei der erste Abschnitt eine erste Dicke umfasst und wobei der zweite Abschnitt eine zweite Dicke umfasst, wobei die zweite Dicke geringer als die erste Dicke ist.
  18. Verfahren nach Anspruch 15 weiter umfassend ein Anfügen eines Leitungsrahmens an das Substrat, wobei der Leitungsrahmen auf nur einer Seite des Substrats angeordnet ist.
DE102018009021.4A 2017-11-17 2018-11-16 Asymmetrisches transientes Spannungsunterdrückungsbauelement und Verfahren zur Bildung Withdrawn DE102018009021A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/816,115 2017-11-17
US15/816,115 US10475787B2 (en) 2017-11-17 2017-11-17 Asymmetric transient voltage suppressor device and methods for formation

Publications (1)

Publication Number Publication Date
DE102018009021A1 true DE102018009021A1 (de) 2019-05-23

Family

ID=66336309

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018009021.4A Withdrawn DE102018009021A1 (de) 2017-11-17 2018-11-16 Asymmetrisches transientes Spannungsunterdrückungsbauelement und Verfahren zur Bildung

Country Status (5)

Country Link
US (2) US10475787B2 (de)
KR (1) KR102200785B1 (de)
CN (1) CN109801910B (de)
DE (1) DE102018009021A1 (de)
TW (1) TWI788462B (de)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867436B1 (en) * 2003-08-05 2005-03-15 Protek Devices, Lp Transient voltage suppression device
US7781826B2 (en) * 2006-11-16 2010-08-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter
US20060216913A1 (en) * 2005-03-25 2006-09-28 Pu-Ju Kung Asymmetric bidirectional transient voltage suppressor and method of forming same
US9793256B2 (en) * 2006-11-30 2017-10-17 Alpha And Omega Semiconductor Incorporated Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS)
CN101527324B (zh) * 2008-12-08 2010-12-15 上海长园维安微电子有限公司 双向低压穿通瞬态电压抑制二极管及其制作方法
US8288839B2 (en) * 2009-04-30 2012-10-16 Alpha & Omega Semiconductor, Inc. Transient voltage suppressor having symmetrical breakdown voltages
US20110156682A1 (en) * 2009-12-30 2011-06-30 Dev Alok Girdhar Voltage converter with integrated schottky device and systems including same
KR101006768B1 (ko) * 2010-07-20 2011-01-10 주식회사 시지트로닉스 티브이에스 다이오드 어레이와 그 제조방법
US8835976B2 (en) * 2012-03-14 2014-09-16 General Electric Company Method and system for ultra miniaturized packages for transient voltage suppressors
US8835977B2 (en) * 2012-12-19 2014-09-16 Alpha And Omega Semiconductor Incorporated TVS with low capacitance and forward voltage drop with depleted SCR as steering diode
KR101649222B1 (ko) * 2014-10-17 2016-08-19 주식회사 시지트로닉스 비대칭 활성영역 조절에 의한 양방향 정전기, 전자기 간섭 및 서지 방호용 반도체 소자 및 그 제조 방법
CN205680681U (zh) * 2016-05-10 2016-11-09 北京燕东微电子有限公司 多通道瞬态电压抑制器
CN106129058B (zh) * 2016-08-27 2023-08-25 上海维安半导体有限公司 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法

Also Published As

Publication number Publication date
CN109801910B (zh) 2024-08-13
KR102200785B1 (ko) 2021-01-12
US10957692B2 (en) 2021-03-23
US20190157265A1 (en) 2019-05-23
CN109801910A (zh) 2019-05-24
US20200035673A1 (en) 2020-01-30
US10475787B2 (en) 2019-11-12
TW201937679A (zh) 2019-09-16
TWI788462B (zh) 2023-01-01
KR20190056996A (ko) 2019-05-27

Similar Documents

Publication Publication Date Title
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE102013217850B4 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP2596532B1 (de) Optoelektronisches bauelement
DE102010042381B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005034871A1 (de) Halbleitervorrichtung
DE102005023891A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zum Herstellen der Gleichen
DE112012001587B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE102012218927A1 (de) Licht emittierende Vorrichtung (LED), Fertigungsverfahren dafür und ein LED-Modul, das diese verwendet
WO2002056387A1 (de) Schottky-diode
EP3522233A1 (de) Stapelförmige iii-v-halbleiterdiode
DE102007061479A1 (de) Leuchtdiodenchip mit Überspannungsschutz
DE1924726A1 (de) Feldeffektvorrichtung mit steuerbarem pn-UEbergang
DE102013224856B4 (de) Schottky-Sperrschichtdiode und Verfahren zur Herstellung derselben
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE102015101935B4 (de) Gruppe-III-Nitrid-basierte ESD-Schutzvorrichtung
DE2406807A1 (de) Integrierte halbleiterschaltung
DE102020115655B4 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
DE1514867C3 (de) Integrierte Halbleiterdiode
DE102018009132A1 (de) Asymmetrisches transientes Spannungsunterdrückungs-Bauelement und Verfahren zur Bildung
DE102015111479B4 (de) Halbleitervorrichtung mit einer klemmstruktur
DE102018009021A1 (de) Asymmetrisches transientes Spannungsunterdrückungsbauelement und Verfahren zur Bildung
DE60037019T2 (de) Schutz gegen elektrostatische entladung für integrierte schaltungen
DE2852402A1 (de) Lateral-halbleiterbauelement

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee