DE102015101935B4 - Gruppe-III-Nitrid-basierte ESD-Schutzvorrichtung - Google Patents

Gruppe-III-Nitrid-basierte ESD-Schutzvorrichtung Download PDF

Info

Publication number
DE102015101935B4
DE102015101935B4 DE102015101935.3A DE102015101935A DE102015101935B4 DE 102015101935 B4 DE102015101935 B4 DE 102015101935B4 DE 102015101935 A DE102015101935 A DE 102015101935A DE 102015101935 B4 DE102015101935 B4 DE 102015101935B4
Authority
DE
Germany
Prior art keywords
group iii
iii nitride
zone
type
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015101935.3A
Other languages
English (en)
Other versions
DE102015101935A1 (de
Inventor
Hubert Werthmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015101935A1 publication Critical patent/DE102015101935A1/de
Application granted granted Critical
Publication of DE102015101935B4 publication Critical patent/DE102015101935B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Vorrichtung zum Schutz vor elektrostatischen Entladungen, umfassend:
eine erste Gruppe-III-Nitrid-p-i-n-Diode; und
eine zweite Gruppe-III-Nitrid-p-i-n-Diode, die mit der ersten Gruppe-III-Nitrid-p-i-n-Diode in einer antiparallelen Anordnung verbunden ist, wobei die Anordnung eingerichtet ist,
ein Spannungsklemmen bei 5V oder weniger unter Vorspannung in Durchlassrichtung entweder der ersten oder der zweiten Gruppe-III-Nitrid-p-i-n-Diode für transienten Strom sowohl in der Durchlass- als auch in der Sperrrichtung bereitzustellen,
wobei die erste Gruppe-III-Nitrid-p-i-n-Diode eine erste intrinsische Gruppe-III-Nitridzone umfasst, die zwischen einer ersten Gruppe-III-Nitridzone vom n-Typ und einer ersten Gruppe-III-Nitridzone vom p-Typ angeordnet ist;
die zweite Gruppe-III-Nitrid-p-i-n-Diode eine zweite intrinsische Gruppe-III-Nitridzone umfasst, die zwischen einer zweiten Gruppe-III-Nitridzone vom n-Typ und einer zweiten Gruppe-III-Nitridzone vom p-Typ angeordnet ist;
die erste Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ elektrisch verbunden ist; und
die erste Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ elektrisch verbunden ist,
wobei die erste Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ und die erste Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ durch eine einzige Metallisierungsschicht elektrisch verbunden sind.

Description

  • Technisches Gebiet
  • Die vorliegende Anmeldung bezieht sich auf ESD (elektrostatischen Entladungs)-Schutz und insbesondere auf ESD-Schutz für elektronischen Stromkreise mit niedriger Betriebsspannung.
  • Hintergrund
  • Die Betriebsspannungen moderner elektronischer Komponenten sind im Sinken begriffen. So benötigen z.B. neue Datenübertragungssysteme wie jene, die mit USB (universal serial bus) Version 3.0 kompatibel sind, eine maximale Betriebsspannung von 2V. Gleichzeitig werden von modernen elektronischen Komponenten höhere Betriebsfrequenzen verwendet. Eine geeignete ESD-Schutzvorrichtung (Schutz gegen elektrostatische Entladung) für so eine Niederspannungsklasse elektronischer Komponenten mit höherer Betriebsfrequenz muss eine relativ niedrige Zündspannung von z.B. etwa 3,5V aufweisen. Dies bedeutet, dass die ESD-Schutzvorrichtung die Betriebsspannung der elektronischen Komponente auf einem relativ niedrigen Pegel wie z.B. etwa 3,5V begrenzen muss, um die elektronische Komponente vor Überspannungszuständen zu schützen.
  • Der ESD-Schutz wird herkömmlicherweise für elektronische Komponenten in einer Niederspannungsklasse wie mit USB Version 3.0 konformen Vorrichtungen bereitgestellt, indem eine TVS (Suppressor)-Diode in Serie mit einer kapazitätsarmen p-i-n-Diode verbunden wird. Eine p-i-n-Diode ist eine Diode mit einer breiten intrinsischen Halbleiterzone zwischen einer Halbleiterzone vom p-Typ und einer Halbleiterzone vom n-Typ. Die p-Typ- und die n-Typ-Regionen sind typischerweise hoch für die Verwendung als ohmsche Kontakte dotiert. Eine große TVS-Diode in Serie mit einer p-i-n-Diode absorbiert die Energie eines ESD-Ereignisses. TVS-Dioden sind Solid-State-pn-Übergangsvorrichtungen, die ausgelegt sind, empfindliche Halbleiter vor schädigenden Wirkungen der transienten Spannungen zu schützen. Die Stoßleistungs- und Stoßstromfähigkeit einer TVS-Diode verhält sich proportional zur Übergangsfläche der Diode. Unter normalen Betriebsbedingungen stellt eine TVS-Diode eine hohe Impedanz für den geschützten Stromkreis dar. Idealerweise erscheint die TVS-Diode als ein Leerlauf-Stromkreis, wenngleich Leckstrom vorhanden ist. Wird die normale Betriebsspannung des geschützten Stromkreises z.B. aufgrund eines ESD-Ereignisses überschritten, so entlädt sich der TVS-Diodenübergang lawinenartig unter einem Durchbruchszustand und stellt einen Weg mit geringer Impedanz für den transienten Strom bereit. Als ein Resultat dessen wird der transiente Strom von den geschützten Komponenten weg und im Nebenschluss durch die TVS-Diode geleitet.
  • TVS-Dioden werden typischerweise unter Verwendung von kostengünstigem Silizium hergestellt. TVS-Dioden aus Silizium sind uni-direktional und weisen eine minimale angemessene Durchbruchspannung von etwa 5V auf. Der Dotierungsgrad, der erforderlich ist, um eine Durchbruchspannung unter 5V zu realisieren, ist sehr hoch, was darin resultiert, dass es zu Band-zu-Band-Tunneln kommt, was hohe Leckströme im Bereich von mehreren µA schon bei 2V bewirkt. Eine solche Durchbruchantwort für eine TVS-Diode ist in vielen Anwendungen wie batteriebetriebenen Mobilsystemen nicht annehmbar. Thyristoren können ebenfalls für den ESD-Schutz verwendet werden. Thyristoren benötigen aber eine lange Sperrverzugszeit von mehr als 1 µs nach einem ESD-Ereignis, bevor das Schutzsystem auf Thyristorbasis erneut funktionieren kann.
  • Aus der US 2005/0190514 A1 ist eine Schutzvorrichtung bekannt, bei welcher eine Reihenschaltung von PIN-Diode und TVS-Diode antiparallel zu einer zweiten Reihenschaltung aus PIN-Diode und TVS-Diode geschaltet ist.
  • Aus der US 2013/0161633 A1 sind Gallium-Nitrid-Dioden bekannt.
  • Die WO 2009/043364 A1 offenbart eine Schutzeinrichtung, bei der zwei Dioden antiparallel verschaltet sind, wobei zwischen zwei Anschlüssen der Dioden eine Induktivität bereitgestellt ist, insbesondere durch einen Bond-Draht.
  • Die US 2012/0 211 749 A1 offenbart eine Schutzeinrichtung, bei der Galliumnitrid-p-i-n-Dioden als Schutzelemente verwendet werden. Dabei können zwei derartige Dioden antiparallel verschaltet sein.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, Möglichkeiten zum ESD-Schutz auch für niedrige Versorgungsspannungen bereitzustellen.
  • Zusammenfassung
  • Es werden eine Vorrichtung nach Anspruch 1 sowie ein Verfahren nach Anspruch 8 bereitgestellt. Die Unteransprüche definieren weitere Ausführungsbeispiele.
  • Nach einer Ausführungsform einer ESD (elektrostatische Entladungs)-Schutzvorrichtung umfasst die ESD-Schutzvorrichtung eine erste Gruppe-III-Nitrid-p-i-n-Diode und eine zweite Gruppe-III-Nitrid-p-i-n-Diode, die mit der ersten Gruppe-III-Nitrid-p-i-n-Diode in einer antiparallelen Anordnung verbunden ist, die ausgelegt ist, ein Spannungsklemmen (d.h. im Wesentlichen eine Spannungsbegrenzung z.B. durch Ableiten („Klemmen“) der Spannung) bei 5V oder weniger unter Durchlassvorspannung entweder der ersten oder der zweiten Gruppe-III-Nitrid-p-i-n-Diode für transienten Strom in sowohl die Durchlass- als auch die Sperrrichtung bereitzustellen. Dabei umfasst die erste Gruppe-III-Nitrid-p-i-n-Diode eine erste intrinsische Gruppe-III-Nitridzone, die zwischen einer ersten Gruppe-III-Nitridzone vom n-Typ und einer ersten Gruppe-III-Nitridzone vom p-Typ angeordnet ist,
    und die zweite Gruppe-III-Nitrid-p-i-n-Diode umfasst eine zweite intrinsische Gruppe-III-Nitridzone , die zwischen einer zweiten Gruppe-III-Nitridzone vom n-Typ und einer zweiten Gruppe-III-Nitridzone vom p-Typ angeordnet ist, wobei
    die erste Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ elektrisch verbunden ist; und die erste Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ elektrisch verbunden ist,
    wobei die erste Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ und die erste Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ durch eine einzige Metallisierungsschicht elektrisch verbunden sind.
  • Die Begriffe Spannungsklemmen und Spannungsbegrenzung werden in dieser Anmeldung im Wesentlichen synonym verwendet.
  • Nach einer Ausführungsform eines Verfahrens zur Herstellung einer ESD-Schutzvorrichtung umfasst das Verfahren: Bilden einer ersten Gruppe-III-Nitrid-p-i-n-Diode auf einem Halbleitersubstrat; Bilden einer zweiten Gruppe-III-Nitrid-p-i-n-Diode auf dem Halbleitersubstrat; und Verbinden der zweiten Gruppe-III-Nitrid-p-i-n-Diode mit der ersten Gruppe-III-Nitrid-p-i-n-Diode in einer antiparallelen Anordnung, so dass Spannungsbegrenzung bei 5V oder weniger unter Durchlassvorspannung entweder der ersten oder der zweiten Gruppe-III-Nitrid-p-i-n-Diode für transienten Strom in sowohl die Durchlass- als auch die Sperrrichtung bereitgestellt wird. Dabei umfasst das Bilden der ersten und zweiten Gruppe-III-Nitrid-p-i-n-Diode auf dem Halbleitersubstrat:
    • Bilden einer ersten intrinsischen Gruppe-III-Nitridschicht auf dem Halbleitersubstrat;
    • Bilden einer Gruppe-III-Nitridschicht vom n-Typ auf der ersten intrinsischen Gruppe-III-Nitridschicht;
    • Bilden einer zweiten intrinsischen Gruppe-III-Nitridschicht auf der Gruppe-III-Nitridschicht vom n-Typ;
    • Bilden einer Gruppe-III-Nitridschicht vom p-Typ auf der zweiten intrinsischen Gruppe-III-Nitridschicht; und
    • Ätzen der Gruppe-III-Nitridschicht vom p-Typ, der zweiten intrinsischen Gruppe-III-Nitridschicht und der Gruppe-III-Nitridschicht vom n-Typ, um die erste und die zweite Gruppe-III-Nitrid-p-i-n-Diode zu bilden, wobei die erste Gruppe-III-Nitrid-p-i-n-Diode eine erste intrinsische Gruppe-III-Nitridzone umfasst, die zwischen einer ersten Gruppe-III-Nitridzone vom n-Typ und einer ersten Gruppe-III-Nitridzone vom p-Typ angeordnet ist, und die zweite Gruppe-III-Nitrid-p-i-n-Diode eine zweite intrinsische Gruppe-III-Nitridzone umfasst, die zwischen einer zweiten Gruppe-III-Nitridzone vom n-Typ und einer zweiten Gruppe-III-Nitridzone vom p-Typ angeordnet ist,
    • wobei das Verbinden der zweiten Gruppe-III-Nitrid-p-i-n-Diode mit der ersten Gruppe-III-Nitrid-p-i-n-Diode in einer antiparallelen Anordnung umfasst:
      • elektrisches Verbinden der ersten Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ; und
      • elektrisches Verbinden der ersten Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ. ,
    • wobei das elektrische Verbinden der ersten Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ und das elektrische Verbinden der ersten Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ umfasst:
      • Bilden einer einzigen Metallisierungsschicht, die einen ersten Abschnitt umfasst, der die erste Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ verbindet, und einen zweiten Abschnitt, der vom ersten Abschnitt getrennt ist, der die erste Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ verbindet.
  • Figurenliste
  • Die Elemente der Zeichnungen sind nicht notwendigerweise zueinander maßstabsgetreu. Gleiche Referenzzahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können kombiniert werden, solange sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und in der Beschreibung, die folgt, im Detail ausgeführt.
    • 1 veranschaulicht ein Schaltbild einer Ausführungsform einer ESD-Schutzvorrichtung auf Gruppe-III-Nitridbasis, die mit einer elektronischen Komponente parallel geschaltet ist.
    • 2 veranschaulicht eine Schnittansicht einer Ausführungsform einer ESD-Schutzvorrichtung auf Gruppe-III-Nitridbasis.
    • 3 veranschaulicht eine Draufsicht der ESD-Schutzvorrichtung auf Gruppe-III-Nitridbasis der 1.
    • 4, die die 4A bis 4F umfasst, veranschaulicht Schnittansichten einer ESD-Schutzvorrichtung auf Gruppe-III-Nitridbasis in verschiedenen Stadien der Herstellung gemäß einer Ausführungsform.
    • 5 veranschaulicht eine Schnittansicht einer anderen ESD-Schutzvorrichtung auf Gruppe-III-Nitridbasis, die keine beanspruchte Ausführungsform ist.
    • 6 veranschaulicht eine Draufsicht der ESD-Schutzvorrichtung auf Gruppe-III-Nitridbasis der 5.
  • Detaillierte Beschreibung
  • Nach hierin beschriebenen Ausführungsformen wird ESD-Schutz mit ausreichender Unterdrückung von Leckstrom unter 2,5V und einer Zündspannung von 5V oder weniger bereitgestellt. Die hierin beschriebene ESD-Schutzvorrichtung auf Gruppe-III-Nitridbasis zeigt niederohmsches Verhalten und niedrige Kapazität. Die ESD-Schutzvorrichtung auf Gruppe-III-Nitridbasis umfasst ein Paar Gruppe-III-Nitrid-p-i-n-Dioden, die in einer antiparallelen Anordnung verbunden sind, die Spannungsbegrenzung bei 5V oder weniger unter Durchlassvorspannung jeder p-i-n-Diode für transienten Strom in sowohl die Durchlass- als auch die Sperrrichtung bereitstellt.
  • 1 veranschaulicht eine schematische Ansicht einer Ausführungsform der ESD-Schutzvorrichtung 100 auf Gruppe-III-Nitridbasis, die mit einer elektronischen Komponente 110 parallel gekoppelt ist, welche eine Vorrichtung der Niederspannungsklasse wie eine USB Version 3.0 konforme Vorrichtung umfassen kann. Wird die Durchlassvorspannung (Zündspannung) der ESD-Schutzvorrichtung 100 auf Gruppe-III-Nitridbasis z.B. in Reaktion auf ein ESD-Ereignis überschritten, so stellt die ESD-Schutzvorrichtung 100 auf Gruppe-III-Nitridbasis einen Weg mit geringer Impedanz für den transienten Strom bereit, wobei der transiente Strom vom geschützten Stromkreis 110 weg und auf Masse geleitet wird.
  • Im Detail umfasst die ESD-Schutzvorrichtung 100 auf Gruppe-III-Nitridbasis eine erste Gruppe-III-Nitrid-p-i-n-Diode 102 und eine zweite Gruppe-III-Nitrid-p-i-n-Diode 104, die mit der ersten Gruppe-III-Nitrid-p-i-n-Diode 102 in einer antiparallelen Anordnung verbunden ist. In der Elektronik sind zwei anti-parallele oder invers-parallele Vorrichtungen parallel verbunden, wobei ihre Polaritäten umgekehrt sind. Die antiparallele Anordnung der Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 der ESD-Schutzvorrichtung 100 auf Gruppe-III-Nitridbasis ermöglicht Spannungsbegrenzung bei 5V oder weniger unter Durchlassvorspannung jeder p-i-n-Diode 102, 104 für transienten Strom in sowohl die Durchlass- als auch die Sperrrichtung. Dies bedeutet, dass eine der p-i-n-Dioden 102/104 in Durchlassrichtung vorgespannt ist und Spannungsbegrenzung bei 5V oder weniger für transienten Strom in eine Richtung bereitstellt, und die andere p-i-n-Diode 104/102 ist in Durchlassrichtung vorgespannt und stellt Spannungsbegrenzung bei 5V oder weniger für transienten Strom in die entgegen gesetzte Richtung bereit. Jeder Verbindungspunkt zwischen den Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 bildet einen Anschluss 106, 108 der ESD-Schutzvorrichtung 100, an welchen die Spannungen auf 5V oder weniger begrenzt sind, wenn jede Gruppe-III-Nitrid-p-i-n-Diode 102, 104 unter Durchlassvorspannung steht. Eine solche Konfiguration schützt die elektronische Komponente 110 vor Überspannungsbedingungen.
  • Die Robustheit der Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 gegenüber hohem transienten Strom, der durch ein ESD-Ereignis bewirkt wird, kann mit ziemlich hoch in die Durchlassrichtung aber nicht in die Sperrrichtung angenommen werden. Als solches ermöglicht das Verbinden der Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 in einer antiparallelen Anordnung, dass die ESD-Schutzvorrichtung 100 hohem transienten Strom in beide Richtungen, d.h. in die Durchlass- (positive) und in die Sperr-(negative) Richtung, widersteht. Auch ermöglicht die hohe Beweglichkeit der Träger in Gruppe-III-Nitrid-Halbleitern wie GaN die Realisierung einer Vorrichtung mit geringem seriellem Widerstand und niedriger Begrenzungsspannung in Reaktion auf ein ESD-Ereignis. Die intrinsische Zone der Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 ergibt relativ geringe Kapazität in der Niederstromregion. Dies ermöglicht die Verwendung von Anwendungen mit Hochfrequenzsignalen.
  • In einer Ausführungsform ist die antiparallele Anordnung der Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 ausgelegt, Spannungsbegrenzung zwischen 5V und 3,5V unter Durchlassvorspannung jeder Diode 102, 104 für transienten Strom in sowohl die Durchlass- als auch die Sperrrichtung bereitzustellen. So können z.B. die erste und die zweite Gruppe-III-Nitrid-p-i-n-Diode 102, 104 jeweils ausgelegt sein, zwischen 2,5V und 3,5V vorzuspannen. Solche niedrigen Zündspannungen (Durchlassvorspannungen) können unter Verwendung von Gruppe-III-Nitrid-Halbleitern wie GaN, AIN, InN und ihren Legierungen realisiert werden, welche im Vergleich zu Silizium (1,11 eV bei Raumtemperatur) eine hohe Bandlücke aufweisen, z.B. 1,9 eV für InN, 3,4 eV für GaN und 6,2 eV für AIN bei Raumtemperatur. Solche Halbleitermaterialen mit breiter Bandlücke im Vergleich zu Silizium resultieren in einer relativ hohen Durchlassvorspannung für die Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 und relativ niedrigem Leckstrom unter der Durchlassvorspannung. So können die Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 z.B. jeweils einen Leckstrom von weniger als 100nA unter der Durchlassvorspannung aufweisen.
  • 2 veranschaulicht eine Schnittansicht einer Ausführungsform der ESD-Schutzvorrichtung 100 auf Gruppe-III-Nitridbasis. Die antiparallel verbundenen Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 der Schutzvorrichtung 100 sind auf einem Halbleitersubstrat 200 wie einem Siliziumsubstrat im Fall eines GaN-basierten Gruppe-III-Nitridmaterialsystems angeordnet. Eine untere intrinsische Gruppe-III-Nitridschicht 201 kann bereitgestellt sein, um die antiparallel verbundenen Dioden 102, 104 elektrisch zu isolieren. Die erste Gruppe-III-Nitrid-p-i-n-Diode 102 der ESD-Schutzvorrichtung 100 umfasst eine intrinsische Gruppe-III-Nitridzone 202, die zwischen einer Gruppe-III-Nitridzone vom n-Typ 204 und einer Gruppe-III-Nitridzone vom p-Typ 206 angeordnet ist. Die zweite Gruppe-III-Nitrid-p-i-n-Diode 104 der ESD-Schutzvorrichtung 100 umfasst in ähnlicher Weise eine intrinsische Gruppe-III-Nitridzone 208, die zwischen einer Gruppe-III-Nitridzone vom n-Typ 210 und einer Gruppe-III-Nitridzone vom p-Typ 212 angeordnet ist. Die Gruppe-III-Nitridzone vom n-Typ 204 der ersten p-i-n-Diode 102 ist elektrisch mit der Gruppe-III-Nitridzone vom p-Typ 212 der zweiten p-i-n-Diode 104 verbunden, und die Gruppe-III-Nitridzone vom p-Typ 206 der ersten p-i-n-Diode 102 ist elektrisch mit der Gruppe-III-Nitridzone vom n-Typ 210 der zweiten p-i-n-Diode 104 verbunden, um die p-i-n-Dioden 102, 104 in einer antiparallelen Anordnung zu verbinden, wie die schematisch in den 1 und 2 gezeigt ist.
  • In einer Ausführungsform ist die erste Gruppe-III-Nitrid-p-in-Diode 102 eine GaN-p-i-n-Diode, und die intrinsische Gruppe-III-Nitridzone 202 der ersten p-i-n-Diode 102 umfasst eine intrinsische GaN-Zone, die Gruppe-III-Nitridzone vom n-Typ 204 der ersten p-i-n-Diode 102 umfasst eine GaN-Zone vom n-Typ, und die Gruppe-III-Nitridzone vom p-Typ 206 der ersten p-i-n-Diode 102 umfasst eine GaN-Zone vom p-Typ. Die zweite Gruppe-III-Nitrid-p-i-n-Diode 104 ist ebenfalls eine GaN-p-i-n-Diode nach dieser Ausführungsform, und die intrinsische Gruppe-III-Nitridzone 208 der zweiten p-i-n-Diode 104 umfasst eine intrinsische GaN-Zone, die Gruppe-III-Nitridzone vom n-Typ 210 der zweiten p-i-n-Diode 104 umfasst eine GaN-Zone vom n-Typ und die Gruppe-III-Nitridzone vom p-Typ 212 der zweiten p-in-Diode 104 umfasst eine zweite GaN-Zone vom p-Typ. Es können auch andere Gruppe-III-Nitrid-Halbleiter wie AIN, InN und ihre Legierungen verwendet werden, um die verschiedenen Zonen 202-212 der p-i-n-Dioden 102, 104 zu bilden. Eine einzelne Metallisierungsschicht 214 ist bereitgestellt, um die Gruppe-III-Nitridzone vom n-Typ 204 der ersten p-i-n-Diode 102 mit der Gruppe-III-Nitridzone vom p-Typ 212 der zweiten p-i-n-Diode 104 zu verbinden und um die Gruppe-III-Nitridzone vom p-Typ 206 der ersten p-i-n-Diode 102 mit der Gruppe-III-Nitridzone vom n-Typ 210 der zweiten p-i-n-Diode 104 in der antiparallelen Anordnung zu verbinden.
  • 3 veranschaulicht eine Draufsicht der ESD-Schutzvorrichtung 100 auf Gruppe-III-Nitridbasis, die in 2 dargestellt ist, mit der einzelnen Metallisierungsschicht 214. Die einzelne Metallisierungsschicht 214 umfasst einen ersten Abschnitt 216, der die Gruppe-III-Nitridzone vom n-Typ 204 der ersten p-i-n-Diode 102 mit der Gruppe-III-Nitridzone vom p-Typ 212 der zweiten p-i-n-Diode 104 verbindet, und einen zweiten Abschnitt 218, der vom ersten Abschnitt 216 getrennt ist, der die Gruppe-III-Nitridzone vom p-Typ 206 der ersten p-i-n-Diode 102 mit der Gruppe-III-Nitridzone vom n-Typ 210 der zweiten p-i-n-Diode 104 verbindet. Der erste Abschnitt 216 der einzelnen Metallisierungsschicht 214 kann einen ersten Kontakt 220 umfassen, der den Umfang der Gruppe-III-Nitridzone vom n-Typ 204 der ersten p-i-n-Diode 102 umgibt, einen zweiten Kontakt 222 auf der Gruppe-III-Nitridzone vom p-Typ 212 der zweiten p-i-n-Diode 102 und einen Brückenteil 224, der die ersten und zweiten Kontakte 220, 222 des ersten Abschnitts 216 verbindet. Der zweite Abschnitt 218 der einzelnen Metallisierungsschicht 214 kann in ähnlicher Weise einen ersten Kontakt 226 der Gruppe-III-Nitridzone vom p-Typ 206 der ersten p-i-n-Diode 102 umfassen, einen zweiten Kontakt 228, der den Umfang der Gruppe-III-Nitridzone vom n-Typ 210 der zweiten p-i-n-Diode 104 umgibt, und einen Brückenteil 230, der die ersten und zweiten Kontakte 226, 228 des zweiten Abschnitts 218 verbindet. Eine strukturierte Passivierungsschicht 232 wie SiN, SiO2, Sc2O3, MgO etc. stellt die notwendige Isolierung bereit, damit die in den 1 und 2 gezeigte antiparallele Diodenverbindung ermöglicht werden kann.
  • 4, die die 4A bis 4F umfasst, veranschaulicht jeweilige Schnittansichten der ESD-Schutzvorrichtung 100 auf Gruppe-III-Nitridbasis der 2 in verschiedenen Stufen der Herstellung der ESD-Schutzvorrichtung 100. Das Verfahren umfasst das Bilden der ersten Gruppe-III-Nitrid-p-i-n-Diode 102 auf einem Halbleitersubstrat 200, das Bilden einer zweiten Gruppe-III-Nitrid-p-i-n-Diode 104 auf demselben Halbleitersubstrat 200 und das Verbinden der Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 in einer antiparallelen Anordnung. Die antiparallele Anordnung der Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 stellt Spannungsbegrenzung bei 5V oder weniger unter Durchlassvorspannung jeder p-i-n-Diode für transienten Strom in sowohl die Durchlass- als auch die Sperrrichtung bereit, wie dies zuvor hierin beschrieben wurde.
  • 4A zeigt die Struktur, nachdem ein erste (untere) intrinsische Gruppe-III-Nitridschicht 300 auf dem Halbleitersubstrat 200 gebildet wurde, eine Gruppe-III-Nitridschicht vom n-Typ 302 auf der ersten intrinsischen Gruppe-III-Nitridschicht 300 gebildet wurde, eine zweite (obere) intrinsische Gruppe-III-Nitridschicht 304 auf der Gruppe-III-Nitridschicht vom n-Typ 302 gebildet wurde und eine Gruppe-III-Nitridschicht vom p-Typ 306 auf der zweiten intrinsischen Gruppe-III-Nitridschicht 304 gebildet wurde. Nachdem die p-i-n-Dioden 102, 104 gebildet wurden, stellt die untere intrinsische Gruppe-III-Nitridschicht 300 elektrische Isolierung zwischen den antiparallel verbundenen Dioden bereit. Die Gruppe-III-Nitridschicht vom n-Typ 302 stellt laterale Stromverteilung bereit. Die obere intrinsische Gruppe-III-Nitridschicht 304 reduziert die Kapazität der ESD-Schutzvorrichtung 100. Die Gruppe-III-Nitridschicht vom p-Typ 306 stellt Strominjektion in die ESD-Schutzvorrichtung 100 bereit. Die Gruppe-III-Nitridschichten vom p-Typ und n-Typ 302, 306 können hoch dotiert sein, so z.B. bis zu 1018 cm-3, um guten (niedrigen) ohmschen Kontakt sicherzustellen.
  • In einer Ausführungsform ist die erste intrinsische Gruppe-III-Nitridschicht 300 eine intrinsische GaN-Schicht, die Gruppe-III-Nitridschicht vom n-Typ 302 ist eine GaN-Schicht vom n-Typ, die zweite intrinsische Gruppe-III-Nitridschicht 304 ist eine intrinsische GaN-Schicht, und die Gruppe-III-Nitridschicht vom p-Typ 306 ist eine GaN-Schicht vom p-Typ. In einer Ausführungsform ist die untere intrinsische GaN-Schicht 300 wenigstens 2 µm dick, die GaN-Schicht vom n-Typ 302 ist wenigstens 3 µm dick, die obere intrinsische GaN-Schicht 304 ist wenigstens 2 µm dick, und die GaN-Schicht vom p-Typ 306 ist wenigstens 1 µm dick. Die obere intrinsische Gruppe-III-Nitridschicht 304 kann relativ dick (z.B. wenigstens 2 µm dick für GaN) gemacht werden, um niedrige elektrische Kapazität der Vorrichtung zu ermöglichen. Der Begriff „intrinsisch“, wie er hierin im Kontext der Gruppe-III-Nitrid-p-i-n-Dioden verwendet wird, bedeutet, dass die Zwischenzone des Halbleiters zwischen den p-Typ- und n-Typ-Halbleiterzonen jeder p-i-n-Diode ein reiner Halbleiter sein kann, ohne dass ein signifikantes Dotiermittel vorhanden ist, oder er kann sogar leicht dotiert sein, so lange die untere intrinsische Gruppe-III-Nitridschicht 300 eine adäquate elektrische Isolierung zwischen den antiparallel verbundenen Dioden bereitstellt.
  • Die in 4A gezeigten Schichten 300-306 können von anderen Gruppe-III-Nitrid-Halbleitern wie AIN, InN und ihren Legierungen gebildet werden, wie dies zuvor hierin beschrieben wurde. Im Allgemeinen kann jede beliebige Standard-Gruppe-III-Nitrid-Verarbeitung wie epitaxiale Schichtabscheidung, ELO (lateral overgrowth) der epitaxialen Schichten etc. verwendet werden, um die verschiedenen Gruppe-III-Nitridschichten 300-306 zu bilden, die in 4A gezeigt sind.
  • 4B zeigt die Struktur, nachdem unmaskierte Teile der Gruppe-III-Nitridschicht vom p-Typ 306 entfernt wurden, um die Gruppe-III-Nitridzonen vom p-Typ 206, 212 der p-i-n-Dioden 102, 104 zu bilden. Es können beliebige Maskierungs- und Entfernungsprozesse wie Photolithographie bzw. Ätzung verwendet werden.
  • 4C zeigt die Struktur, nachdem unmaskierte Teile der oberen intrinsischen Gruppe-III-Nitridschicht 304 entfernt wurden, um die intrinsische Gruppe-III-Nitridzonen 202, 208 der p-i-n-Dioden 102, 104 zu bilden. Es können beliebige Maskierungs- und Entfernungsprozesse wie Photolithographie bzw. Ätzung verwendet werden.
  • 4D zeigt die Struktur, nachdem unmaskierte Teile der Gruppe-III-Nitridschicht vom n-Typ 302 entfernt wurden, um die Gruppe-III-Nitridzonen vom n-Typ 204, 210 der p-i-n-Dioden 102, 104 zu bilden. Es können beliebige Maskierungs- und Entfernungsprozesse wie Photolithographie bzw. Ätzung verwendet werden.
  • Nach dem Ätzen der Gruppe-III-Nitridschicht vom p-Typ 306, der oberen intrinsischen Gruppe-III-Nitridschicht 304 und der Gruppe-III-Nitridschicht vom n-Typ 302, werden die Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 gebildet. Die erste Gruppe-III-Nitrid-p-i-n-Diode umfasst eine erste intrinsische Gruppe-III-Nitridzone, die zwischen einer ersten Gruppe-III-Nitridzone vom n-Typ und einer ersten Gruppe-III-Nitridzone vom p-Typ angeordnet ist. Die zweite Gruppe-III-Nitrid-p-i-n-Diode umfasst eine zweite intrinsische Gruppe-III-Nitridzone, die zwischen einer zweiten Gruppe-III-Nitridzone vom n-Typ und einer zweiten Gruppe-III-Nitridzone vom p-Typ angeordnet ist.
  • 4E zeigt die Struktur, nachdem die in den 2 und 3 gezeigte strukturierte Passivierungsschicht 232 auf Teilen der p-i-n-Dioden 102, 104 gebildet wurde, um sicherzustellen, dass nur die Abschnitte der p-i-n-Dioden 102, 104, die von der nachfolgend gebildeten Metallisierung zu kontaktieren sind, unbedeckt bleiben. Es kann jeder beliebige Standardpassivierungsprozess wie plasmaverstärkte chemische Dampfabscheidung oder plasmaverstärkte Molekularstrahl-Epitaxie verwendet werden.
  • 4F zeigt die Struktur, nachdem die in den 2 und 3 gezeigte einzelne Metallisierungsschicht 214 gebildet wurde, um die Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 in einer antiparallelen Anordnung zu verbinden, wie dies zuvor hierin beschrieben wurde, z.B. in einem beliebigen Standard-Metallabscheidungsprozess wie e-Strahlenevaporation, Sputtern, thermische Evaporation etc.
  • 5 veranschaulicht eine Schnittansicht einer anderen ESD-Schutzvorrichtung 400 auf Gruppe-III-Nitridbasis, die keine beanspruchte Ausführungsform darstellt. Die in 5 gezeigte Ausführungsform ist ähnlich jener, die in den 2 und 3 gezeigt ist, nur dass wenigstens zwei verschiedene Metallisierungsschichten 402, 404 verwendet werden, um die Gruppe-III-Nitridzone vom n-Typ 204 der ersten p-i-n-Diode 102 mit der Gruppe-III-Nitridzone vom p-Typ 212 der zweiten p-in-Diode 104 zu verbinden und um die Gruppe-III-Nitridzone vom p-Typ 206 der ersten p-i-n-Diode 102 mit der Gruppe-III-Nitridzone vom n-Typ 210 der zweite p-i-n-Diode 104 zu verbinden.
  • 6 veranschaulicht eine Draufsicht der ESD-Schutzvorrichtung 400 auf Gruppe-III-Nitridbasis, die in 5 gezeigt ist, mit zwei verschiedenen Metallisierungsschichten 402, 404, um die Gruppe-III-Nitrid-p-i-n-Dioden 102, 104 in der in 1 gezeigten antiparallelen Anordnung zu verbinden. Die Metallisierungsschichten 402, 404 sind voneinander beabstandet und isoliert, so z.B. durch eine oder mehrere Passivierungsschichten 406 wie SiN, SiO2, Sc2O3, MgO etc.
  • Die erste (untere) Metallisierungsschicht 402 umfasst einen ersten Abschnitt 408, der den Umfang der Gruppe-III-Nitridzone vom n-Typ 204 der ersten p-i-n-Diode 102 umgibt, einen zweiten Abschnitt 410, der die Gruppe-III-Nitridzone vom p-Typ 206 der ersten p-i-n-Diode 102 kontaktiert, einen dritten Abschnitt 412, der den Umfang der Gruppe-III-Nitridzone vom n-Typ 210 der zweiten p-i-n-Diode 104 umgibt, und einen vierten Abschnitt 414, der die Gruppe-III-Nitridzone vom p-Typ 212 der zweiten p-i-n-Diode 104 kontaktiert. Die Abschnitte 408-414 der ersten Metallisierungsschicht 402 sind voneinander durch die eine oder mehrere Passivierungsschichten 406 getrennt, um eine ausreichende elektrische Isolierung sicherzustellen.
  • Die zweite (obere) Metallisierungsschicht 404 umfasst einen ersten Abschnitt 416, der den ersten Abschnitt 408 der ersten Metallisierungsschicht 402 mit dem vierten Abschnitt 414 der ersten Metallisierungsschicht 402 durch erste leitfähige Durchkontaktierungen 418 verbindet, und einen zweiten Abschnitt 420, der den zweiten Abschnitt 410 der ersten Metallisierungsschicht 402 mit dem dritten Abschnitt 412 der ersten Metallisierungsschicht 402 durch zweite leitfähige Durchkontaktierungen 422 verbindet. Die leitfähigen Durchkontaktierungen 418, 422 erstrecken sich zwischen der ersten und der zweiten Metallisierungsschicht 402, 404 durch die Zwischenpassivierungsschicht(en) 406 und sind deshalb in 6 als gestrichelte Kästchen dargestellt. Der erste und der zweite Abschnitt 416, 420 der zweiten Metallisierungsschicht 404 sind voneinander und von der ersten Metallisierungsschicht 402 durch die eine oder mehrere Passivierungsschichten 406 getrennt, um ausreichend elektrische Isolierung sicherzustellen, mit der Ausnahme dort, wo sie durch die leitfähigen Durchkontaktierungen 418, 422 verbunden sind. Es kann jeder beliebige Standard-Metallabscheidungsprozess wie E-Strahlevaporation, Sputtern, thermische Evaporation etc. verwendet werden, um die verschiedenen Metallisierungsschichten 402, 404 zu bilden.

Claims (11)

  1. Vorrichtung zum Schutz vor elektrostatischen Entladungen, umfassend: eine erste Gruppe-III-Nitrid-p-i-n-Diode; und eine zweite Gruppe-III-Nitrid-p-i-n-Diode, die mit der ersten Gruppe-III-Nitrid-p-i-n-Diode in einer antiparallelen Anordnung verbunden ist, wobei die Anordnung eingerichtet ist, ein Spannungsklemmen bei 5V oder weniger unter Vorspannung in Durchlassrichtung entweder der ersten oder der zweiten Gruppe-III-Nitrid-p-i-n-Diode für transienten Strom sowohl in der Durchlass- als auch in der Sperrrichtung bereitzustellen, wobei die erste Gruppe-III-Nitrid-p-i-n-Diode eine erste intrinsische Gruppe-III-Nitridzone umfasst, die zwischen einer ersten Gruppe-III-Nitridzone vom n-Typ und einer ersten Gruppe-III-Nitridzone vom p-Typ angeordnet ist; die zweite Gruppe-III-Nitrid-p-i-n-Diode eine zweite intrinsische Gruppe-III-Nitridzone umfasst, die zwischen einer zweiten Gruppe-III-Nitridzone vom n-Typ und einer zweiten Gruppe-III-Nitridzone vom p-Typ angeordnet ist; die erste Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ elektrisch verbunden ist; und die erste Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ elektrisch verbunden ist, wobei die erste Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ und die erste Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ durch eine einzige Metallisierungsschicht elektrisch verbunden sind.
  2. Vorrichtung nach Anspruch 1, wobei die antiparallele Anordnung der ersten und der zweiten Gruppe-III-Nitrid-p-i-n-Diode eingerichtet ist, Spannungsklemmen zwischen 5V und 3,5V unter Vorspannung in Durchlassrichtung entweder der ersten oder der zweiten Gruppe-III-Nitrid-p-i-n-Diode für transienten Strom sowohl in der Durchlass- als auch in der Sperrrichtung bereitzustellen.
  3. Vorrichtung nach Anspruch 1, wobei die erste und die zweite Gruppe-III-Nitrid-p-i-n-Diode jeweils eingerichtet sind, eine Vorspannung in Durchlassrichtung zwischen 2,5V und 3,5V aufzuweisen.
  4. Vorrichtung nach einem der Ansprüche 1-3, wobei die erste und die zweite Gruppe-III-Nitrid-p-i-n-Diode jeweils einen Leckstrom von weniger als 100nA bei geringeren Spannungen als der Vorspannung in Durchlassrichtung aufweisen.
  5. Vorrichtung nach einem der Ansprüche 1-4, wobei: die erste intrinsische Gruppe-III-Nitridzone eine erste intrinsische GaN-Zone umfasst; die erste Gruppe-III-Nitridzone vom n-Typ eine erste GaN-Zone vom n-Typ umfasst; die erste Gruppe-III-Nitridzone vom p-Typ eine erste GaN-Zone vom p-Typ umfasst; die zweite intrinsische Gruppe-III-Nitridzone eine zweite intrinsische GaN-Zone umfasst; die zweite Gruppe-III-Nitridzone vom n-Typ eine zweite GaN-Zone vom n-Typ umfasst; und die zweite Gruppe-III-Nitridzone vom p-Typ eine zweite GaN-Zone vom p-Typ umfasst.
  6. Vorrichtung nach einem der Ansprüche 1-5, wobei die einzige Metallisierungsschicht einen ersten Abschnitt umfasst, der die erste Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ verbindet, und einen zweiten Abschnitt, der vom ersten Abschnitt getrennt ist, der die erste Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ verbindet.
  7. Vorrichtung nach einem der Ansprüche 1-6, wobei die erste und die zweite Gruppe-III-Nitrid-p-i-n-Diode GaN-p-i-n-Dioden sind, die auf einem Siliziumsubstrat angeordnet sind.
  8. Verfahren zur Herstellung einer Vorrichtung zum Schutz vor elektrostatischen Entladungen, wobei das Verfahren umfasst: Bilden einer ersten Gruppe-III-Nitrid-p-i-n-Diode auf einem Halbleitersubstrat; Bilden einer zweiten Gruppe-III-Nitrid-p-i-n-Diode auf dem Halbleitersubstrat; und Verbinden der zweiten Gruppe-III-Nitrid-p-i-n-Diode mit der ersten Gruppe-III-Nitrid-p-i-n-Diode in einer antiparallelen Anordnung, um ein Spannungsklemmen bei 5V oder weniger unter Vorspannung in Durchlassrichtung entweder der ersten oder der zweiten Gruppe-III-Nitrid-p-i-n-Diode für transienten Strom sowohl in der Durchlass- als auch in der Sperrrichtung bereitzustellen, wobei das Bilden der ersten und zweiten Gruppe-III-Nitrid-p-i-n-Diode auf dem Halbleitersubstrat umfasst: Bilden einer ersten intrinsischen Gruppe-III-Nitridschicht auf dem Halbleitersubstrat; Bilden einer Gruppe-III-Nitridschicht vom n-Typ auf der ersten intrinsischen Gruppe-III-Nitridschicht; Bilden einer zweiten intrinsischen Gruppe-III-Nitridschicht auf der Gruppe-III-Nitridschicht vom n-Typ; Bilden einer Gruppe-III-Nitridschicht vom p-Typ auf der zweiten intrinsischen Gruppe-III-Nitridschicht; und Ätzen der Gruppe-III-Nitridschicht vom p-Typ, der zweiten intrinsischen Gruppe-III-Nitridschicht und der Gruppe-III-Nitridschicht vom n-Typ, um die erste und die zweite Gruppe-III-Nitrid-p-i-n-Diode zu bilden, wobei die erste Gruppe-III-Nitrid-p-i-n-Diode eine erste intrinsische Gruppe-III-Nitridzone umfasst, die zwischen einer ersten Gruppe-III-Nitridzone vom n-Typ und einer ersten Gruppe-III-Nitridzone vom p-Typ angeordnet ist, und die zweite Gruppe-III-Nitrid-p-i-n-Diode eine zweite intrinsische Gruppe-III-Nitridzone umfasst, die zwischen einer zweiten Gruppe-III-Nitridzone vom n-Typ und einer zweiten Gruppe-III-Nitridzone vom p-Typ angeordnet ist, wobei das Verbinden der zweiten Gruppe-III-Nitrid-p-i-n-Diode mit der ersten Gruppe-III-Nitrid-p-i-n-Diode in einer antiparallelen Anordnung umfasst: elektrisches Verbinden der ersten Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ; und elektrisches Verbinden der ersten Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ. , wobei das elektrische Verbinden der ersten Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ und das elektrische Verbinden der ersten Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ umfasst: Bilden einer einzigen Metallisierungsschicht, die einen ersten Abschnitt umfasst, der die erste Gruppe-III-Nitridzone vom n-Typ mit der zweiten Gruppe-III-Nitridzone vom p-Typ verbindet, und einen zweiten Abschnitt, der vom ersten Abschnitt getrennt ist, der die erste Gruppe-III-Nitridzone vom p-Typ mit der zweiten Gruppe-III-Nitridzone vom n-Typ verbindet.
  9. Verfahren nach Anspruch 8, wobei die erste Gruppe-III-Nitrid-p-i-n-Diode eine erste GaN-p-i-n-Diode umfasst, die zweite Gruppe-III-Nitrid-p-i-n-Diode eine zweite GaN-p-i-n-Diode umfasst und das Halbleitersubstrat ein Siliziumsubstrat umfasst.
  10. Verfahren nach einem der Ansprüche 8 oder 9, wobei die erste intrinsische Gruppe-III-Nitridschicht eine erste intrinsische GaN-Schicht umfasst, die Gruppe-III-Nitridschicht vom n-Typ eine GaN-Schicht vom n-Typ umfasst, die zweite intrinsische Gruppe-III-Nitridschicht eine zweite intrinsische GaN-Schicht umfasst und die Gruppe-III-Nitridschicht vom p-Typ eine GaN-Schicht vom p-Typ umfasst.
  11. Verfahren nach Anspruch 10, wobei die erste intrinsische GaN-Schicht wenigstens 2 µm dick ist, die GaN-Schicht vom n-Typ wenigstens 3 µm dick ist, die zweite intrinsische GaN-Schicht wenigstens 2 µm dick ist und die GaN-Schicht vom p-Typ wenigstens 1 µm dick ist.
DE102015101935.3A 2014-02-14 2015-02-11 Gruppe-III-Nitrid-basierte ESD-Schutzvorrichtung Active DE102015101935B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/180,980 US9548293B2 (en) 2014-02-14 2014-02-14 III-nitride based ESD protection device
US14/180,980 2014-02-14

Publications (2)

Publication Number Publication Date
DE102015101935A1 DE102015101935A1 (de) 2015-08-20
DE102015101935B4 true DE102015101935B4 (de) 2020-03-26

Family

ID=53759066

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015101935.3A Active DE102015101935B4 (de) 2014-02-14 2015-02-11 Gruppe-III-Nitrid-basierte ESD-Schutzvorrichtung

Country Status (3)

Country Link
US (1) US9548293B2 (de)
CN (1) CN104851880B (de)
DE (1) DE102015101935B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752211A (zh) * 2018-07-23 2020-02-04 西安电子科技大学 基于垂直pin二极管双向限幅电路及制作方法
CN109193601B (zh) 2018-09-25 2020-04-21 华为技术有限公司 一种esd保护电路
FR3093598B1 (fr) * 2019-03-05 2023-08-04 St Microelectronics Srl Dispositif de protection contre les surtensions

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050190514A1 (en) * 2004-02-27 2005-09-01 Microsemi Corporation Device for protecting I/O lines using PIN or NIP conducting low capacitance transient voltage suppressors and steering diodes
WO2009043364A1 (de) * 2007-10-03 2009-04-09 Huber+Suhner Ag Schutzschaltung zum eingangsseitigen schutz eines im höchstfrequenzbereich arbeitenden elektronischen gerätes
US20120211749A1 (en) * 2008-07-10 2012-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130161633A1 (en) * 2011-12-22 2013-06-27 Epowersoft, Inc. Method and system for junction termination in gan materials using conductivity modulation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0100733D0 (en) * 2001-01-11 2001-02-21 Koninkl Philips Electronics Nv A method of manufacturing an active matrix substrate
CN100384040C (zh) * 2004-07-29 2008-04-23 精工爱普生株式会社 面发光型装置及其制造方法
US7557672B1 (en) * 2006-12-07 2009-07-07 Northrop Grumman Systems Corporation Frequency selective limiting with resonators
GB2467911B (en) * 2009-02-16 2013-06-05 Rfmd Uk Ltd A semiconductor structure and a method of manufacture thereof
CN103545337A (zh) * 2012-07-16 2014-01-29 江苏微浪电子科技有限公司 由倒装发光单元阵列组成的立体发光器件及其制造方法
US9362420B2 (en) * 2013-01-21 2016-06-07 United Microelectronics Corp. Transistor structure for electrostatic discharge protection
US8928388B2 (en) * 2013-03-15 2015-01-06 Peregrine Semiconductor Corporation Self-activating adjustable power limiter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050190514A1 (en) * 2004-02-27 2005-09-01 Microsemi Corporation Device for protecting I/O lines using PIN or NIP conducting low capacitance transient voltage suppressors and steering diodes
WO2009043364A1 (de) * 2007-10-03 2009-04-09 Huber+Suhner Ag Schutzschaltung zum eingangsseitigen schutz eines im höchstfrequenzbereich arbeitenden elektronischen gerätes
US20120211749A1 (en) * 2008-07-10 2012-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130161633A1 (en) * 2011-12-22 2013-06-27 Epowersoft, Inc. Method and system for junction termination in gan materials using conductivity modulation

Also Published As

Publication number Publication date
CN104851880A (zh) 2015-08-19
US20150236008A1 (en) 2015-08-20
DE102015101935A1 (de) 2015-08-20
CN104851880B (zh) 2018-08-31
US9548293B2 (en) 2017-01-17

Similar Documents

Publication Publication Date Title
DE102014216989B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102013101705B4 (de) ESD-Vorrichtungen mit Halbleiterfinnen
DE102017112963B4 (de) Schaltungen, Einrichtungen und Verfahren zum Schutz vor transienten Spannungen
EP1703560A2 (de) ESD-Schutzschaltung mit skalierbarer Stromfestigkeit und Spannungsfestigkeit
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102008036834B4 (de) Diodenbasiertes ESE-Konzept für Demos-Schutz
DE102017111285A1 (de) Vorrichtung und verfahren für einen aktiv gesteuerten auslöse- und latch-löse-thyristor
DE3333896A1 (de) Ueberspannungsschutzschaltung und halbleiterstruktur zum schutz eines integrierten schaltkreises gegen ueberspannungen
DE112020000376T5 (de) Elektrischer überlastungsschutz mit niedrigem leckstrom für hochspannungstolerante hochgeschwindigkeitsschnittstellen
DE3704867C2 (de) Schutz von integrierten Schaltungen vor elektrischer Entladung durch ein gegenpolig in Serie geschaltetes Diodenpaar
DE102010005715B4 (de) Transistoranordnung als ESD-Schutzmaßnahme
DE102012014860A1 (de) ESD-Schutz
DE102015101935B4 (de) Gruppe-III-Nitrid-basierte ESD-Schutzvorrichtung
DE102016205079B4 (de) High-electron-mobility Transistor
DE102015104372A1 (de) Schutzvorrichtungen
CN213042916U (zh) 一种电子装置、一种静电放电保护装置和一种半导体装置
US6768176B1 (en) Electrostatic discharge protection circuit
DE102016120342B4 (de) Vorrichtung zum schutz vor elektrostatischen entladungen
DE102019102695B4 (de) Unterdrückung von parasitären Entladungspfaden in einer elektrischen Schaltung
EP2815430A1 (de) Halbleiteranordnung für einen stromsensor in einem leistungshalbleiter
DE102016204699A1 (de) Schutzvorrichtungen mit Trigger-Vorrichtungen und Verfahren zu deren Bildung
DE2559361C2 (de) Halbleiterbauelement mit mehreren, Feldeffekttransistoren definierenden Zonen
DE3147505A1 (de) "schutzschaltung fuer integrierte schaltelemente"
DE19601277C2 (de) Integrierte Halbleiteranordnung zum Schutz von integrierten Schaltkreisen vor Fremdladungen beider Polaritäten
DE102018009132A1 (de) Asymmetrisches transientes Spannungsunterdrückungs-Bauelement und Verfahren zur Bildung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative