DE102017206406A1 - Halbleiterbauelement und Verfahren zum Herstellen derselben - Google Patents

Halbleiterbauelement und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102017206406A1
DE102017206406A1 DE102017206406.4A DE102017206406A DE102017206406A1 DE 102017206406 A1 DE102017206406 A1 DE 102017206406A1 DE 102017206406 A DE102017206406 A DE 102017206406A DE 102017206406 A1 DE102017206406 A1 DE 102017206406A1
Authority
DE
Germany
Prior art keywords
region
area
conductivity type
epitaxial layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017206406.4A
Other languages
English (en)
Other versions
DE102017206406B4 (de
Inventor
Tae Youp KIM
Hyuk Woo
Young Joon Kim
Tae Young Park
Han Sin CHO
Yoon Chul Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Mobis Co Ltd
Original Assignee
Hyundai Autron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Autron Co Ltd filed Critical Hyundai Autron Co Ltd
Publication of DE102017206406A1 publication Critical patent/DE102017206406A1/de
Application granted granted Critical
Publication of DE102017206406B4 publication Critical patent/DE102017206406B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7849—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being provided under the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Halbleiterbauelement geschaffen, wobei das Halbleiterbauelement aufweist: ein Substrat, das eine erste Fläche und eine zweite Fläche aufweist, die der ersten Fläche zugewandt ist, eine Epitaxialschicht, die auf der ersten Fläche des Substrats ausgebildet ist und einen ersten Leitfähigkeitstyp aufweist, einen Basisbereich, der in der Epitaxialschicht ausgebildet ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, einen Quellbereich, der in dem Basisbereich ausgebildet ist und den ersten Leitfähigkeitstyp aufweist, einen Kanalbereich, der in dem Basisbereich getrennt von dem Quellbereich ausgebildet ist und den ersten Leitfähigkeitstyp aufweist, und einen Barrierebereich, der zwischen dem Quellbereich und dem Kanalbereich ausgebildet ist und den zweiten Leitfähigkeitstyp aufweist.

Description

  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung 10-2016-0057678 , die am 11. Mai 2016 beim Korean Intellectual Property Office eingereicht worden ist, wobei ihr gesamter Inhalt hierin durch Bezugnahme aufgenommen wird.
  • Hintergrund
  • 1. Technisches Gebiet
  • Das vorliegende erfinderische Konzept bezieht sich auf ein Halbleiterbauelement und ein Verfahren zum Herstellen derselben.
  • 2. Beschreibung der verwandten Technik
  • In vergangenen Jahren wurden Halbleiterbauelemente kleiner und hochleistungsfähig. Im Ergebnis benötigen Halbleiterbauelemente eine niedrige Wärmerzeugung und eine hohe Lebensdauer. Insbesondere müssen Metall-Oxid-Halbleiter-Feldeffektransistoren (MOSFETs) eine niedrigen „on-Widerstand“ (Ron), eine minimale Grenzspannungsvariation, und eine minimale Lackstromvariation aufweisen.
  • Um gegen ein Durchschlagphänomen in einem Kanalbereich eines MOSFETs vorzubeugen, wird ein langer Kanalverarmungsbereich benötigt, der jedoch eine Erhöhung des on-Widerstands erzeugen kann.
  • Darstellung der Erfindung
  • Aspekte des erfinderischen Konzepts schaffen ein Halbleiterbauelement, welches dazu geeignet ist, eine Betriebsstabilität durch einen Barrierebereich zu sichern, und ein Verfahren zur Herstellung des Halbleiterbauelements.
  • Aspekte des erfinderischen Konzepts sind jedoch nicht auf das hierin erklärte beschränkt. Die vorstehenden und andere Aspekte des erfinderischen Konzepts werden für den Fachmann, auf den sich das erfinderische Konzept bezieht, wenn er Bezug durch Bezugnahme auf die detaillierte Beschreibung des erfinderischen Konzepts hiernach ersichtlich.
  • Gemäß einem Aspekt des erfinderischen Konzepts wird ein Halbleiterbauelement geschaffen, wobei das Halbleiterbauelement aufweist: ein Substrat mit einer ersten Fläche und einer zweiten Fläche, die der ersten Fläche zugewandt ist, eine Epitaxial- bzw. Epitaxieschicht, die auf der ersten Fläche des Substrats ausgebildet ist und einen ersten Leitfähigkeitstyp aufweist, einen Basisbereich, der in der Epitaxialschicht ausgebildet und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, einen Quellbereich („source region“), der in dem Basisbereich ausgebildet ist und den ersten Leitfähigkeitstyp aufweist, einen Kanalbereich, der in dem Basisbereich getrennt von dem Quellbereich ausgebildet ist und den ersten Leitfähigkeitstyp aufweist, und einen Barrierebereich, der zwischen dem Quellbereich und dem Kanalbereich ausgebildet ist und den zweiten Leitfähigkeitstyp aufweist.
  • Bei einigen Ausführungsformen ist der Barrierebereich zwischen dem Quellbereich und dem Kanalbereich ausgebildet, um mit dem Quellbereich und dem Kanalbereich in Kontakt zu gelangen.
  • Bei einigen Ausführungsformen weist der Barrierebereich dieselbe Verunreinigungskonzentration wie der Basisbereich auf.
  • Bei einigen Ausführungsformen weist das Halbleiterbauelement ferner einen Gategraben („gate trench“) auf, der in der Epitaxialschicht getrennt von dem Basisbereich ausgebildet ist, und eine Gateelektrode, die einen ersten Gateelektrodenabschnitt, der auf einer oberen Fläche der Epitaxialschicht ausgebildet ist, um den Barrierebereich und den Kanalbereich zu überlappen, und einen zweiten Gateelektrodenabschnitt auf, der den Gategraben füllt.
  • Bei einige Ausführungsformen weist das Halbleiterbauelement ferner einen Grabenboden-dotierten Bereich („trench bottom doped region“) auf, der in der Epitaxialschicht auf einer Bodenfläche des Gategrabens ausgebildet ist und den zweiten Leitfähigkeitstyp aufweist.
  • Bei einigen Ausführungsformen ist ein Abstand von dem zweiten Gateelektrodenabschnitt zu dem Barrierebereich größer als ein Abstand von dem zweiten Gateelektrodenabschnitt zu dem Kanalbereich.
  • Bei einigen Ausführungsformen ist ein Abstand von dem zweiten Gateelektrodenabschnitt zu dem Quellbereich größer als der Abstand von dem zweiten Gateelektrodenabschnitt zu dem Barrierebereich.
  • Bei einigen Ausführungsformen sind der Quellbereich, der Kanalbereich und der Barrierebereich bei einer Oberfläche bzw. Fläche der Epitaxialschicht ausgebildet.
  • Bei einigen Ausführungsformen weist der Halbleiter ferner eine Drainelektrode auf, die auf der zweiten Fläche des Substrats ausgebildet ist.
  • Details anderer Ausführungsformen sind in der detaillierten Beschreibung und den Zeichnungen zu finden.
  • Kurze Bedschreibung der Zeichnungen
  • Diese und/oder andere Aspekte werden aus der nachfolgenden Beschreibung der Ausführungsformen in Verbindung mit den begleitenden Zeichnungen ersichtlich, wobei:
  • 1 eine Querschnittsansicht eines Halbleiterbauelements gemäß Ausführungsformen ist;
  • 2 eine vergrößerte Ansicht eines Bereich „K“ von 1 ist;
  • 3 bis 9 Ansichten sind, die Schritte eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß Ausführungsformen zeigen;
  • 10 ein Blockdiagramm eines System-on-chip (SoC) Systems mit einem Halbleiterbauelement gemäß Ausführungsformen ist.
  • Detaillierte Beschreibung
  • Vorteile und Eigenschaften des vorliegenden erfinderischen Konzepts und Verfahren zum Erreichen derselben sind durch Bezugnahme auf die nachfolgende detaillierte Beschreibung von bevorzugten Ausführungsformen und die begleitenden Zeichnungen ersichtlich. Das vorliegende erfinderische Konzept kann jedoch auf verschiedene Weisen verkörpert sein und sollte nicht als auf die hierin beschriebenen Ausführungsformen beschränkt ausgelegt werden. Diese Ausführungsformen sind vielmehr bereitgestellt, sodass diese Offenbarung genau und komplett ist und dem Fachmann das Konzept des erfinderischen Konzepts vollständig vermittelt, und das vorliegende erfinderische Konzept ist nur durch die begleitenden Ansprüche definiert. In den Zeichnungen sind die Dicken von Schichten und Bereichen zum Zwecke der Klarheit übertrieben.
  • Es ist zu verstehen, dass wenn ein Element und oder eine Schicht als „auf“ oder „verbunden mit“ einem weiteren Element oder einer Schicht bezeichnet ist, dieses bzw. diese direkt auf oder verbunden mit der anderen Schicht bzw. dem Element angeordnet sein kann, oder es können dazwischenliegende Element oder Schichten vorhanden sein. Wenn im Gegensatz dazu ein Element als „direkt“ oder „direkt verbunden mit“ einem weiteren Element oder einer Schicht bezeichnet wird, sind keine dazwischenliegenden Elemente oder Schichten vorhanden. Entsprechende Bezugszeichen beziehen sich durchwegs auf entsprechende Elemente. Wie hierin verwendet, schließt der Begriff „und/oder“ alle und irgendeine Kombination von einem oder mehreren der assoziierten aufgelisteten Elemente ein.
  • Räumlich relative Begriffe wie „unterhalb“, „unten“, „unter“, „oberhalb“, „obere“ und dergleichen können hierin zur Vereinfachung der Beschreibung zum Beschreiben von einem Element oder von Eigenschaftsbeziehungen zu weiteren Elemente oder Eigenschaften benutzt werden, wie in den Figuren gezeigt.
  • Es zu verstehen, dass die räumlich relativen Begriffe dazu vorgesehen sind, verschiedene Orientierungen der Einrichtung in ihrer Verwendung oder Betätigung zusätzlich zu der in den Figuren gezeigten Orientierung einzuschließen. Wenn die Einrichtung in den Figuren beispielsweise gedreht ist, sind „unten“ oder „unterhalb“ von anderen Elementen und Eigenschaften verschiedene Elemente dann „oberhalb“ der anderen Elemente oder Eigenschaften orientiert. Daher kann der beispielhafte Begriff „unterhalb“ sowohl eine Orientierung oberhalb als auch unterhalb einschließen. Die Einrichtung an anders orientiert sein (um 90° gedreht oder irgendeiner anderen Orientierung). Und die räumlich relativen Beschreibungen, die hierin verwendet werden, sind dementsprechend zu interpretieren.
  • Die Verwendung der Begriffe „ein“ und „eine“ und „der bzw. die bzw. das“ und ähnliche Bezugnahmen im Kontext der erfinderischen Konzepts (speziell im Rahmen des Kontexts der nachfolgenden Ansprüche) sind so auszulegen, dass sie sowohl dem Singular als auch den Plural abdecken, wenn nicht anderweitig hierin angegeben oder klar im Widerspruch zum Kontext stehen. Die Begriffe „aufweisen“ „mit“, „umfassend“ und „enthalten“ sind als offenen Begriffe aufzulegen (d.h. sind bedeuten „inklusive aber nicht beschränkt auf“), wenn nicht anderweitig angegeben.
  • Es zu verstehen, dass obwohl die Begriffe erster, zweiter etc. hierin zum Beschreiben von verschiedenen Elementen verwendet werden können, diese Element nicht auf diese Begriffe beschränkt sind. Diese Begriffe werden lediglich verwendet, um ein Element von einem anderen Element zu unterscheiden. Daher könnte beispielsweise ein erstes Element, oder eine erste Komponente oder ein erster Abschnitt, wie nachstehend diskutiert, auch als zweites Element, eine zweite Komponente, oder einen zweiten Abschnitt bezeichnet werden, ohne von den Lehren des erfinderischen Konzepts abzuweichen.
  • Das vorliegende erfinderische Konzept wird unter Bezugnahme auf Perspektivansichten, Querschnittsansichten, und/oder Grundrisse beschrieben, bei denen bevorzugte Ausführungsformen des erfinderischen Konzepts gezeigt sind. Daher kann das Profil einer beispielhaften Ansicht gemäß einer Herstellungstechnik und/oder Rahmenbedingungen abgewandelt werden. D.h., die Ausführungsformen des erfinderischen Konzepts sind nicht zum Beschränken des Rahmens des vorliegenden erfinderischen Konzepts gedacht, sondern decken alle Änderungen ab Abwandlungen ab, die durch eine Änderungen beim Herstellungsprozess erzeugt werden können. Daher sind in den Zeichnungen gezeigte Bereiche in einer schematischen Form gezeigt, und die Formen der Bereiche sind nur zum Zwecke der Illustration gezeigt und nicht als Beschränkung.
  • Wenn nicht anders definiert, tragen technische und wissenschaftliche Begriffe, die hierin verwendet werden, dieselbe Bedeutung wie dem Fachmann, dem das erfinderische Konzept zuzuschreiben ist, normalerweise versteht. Es ist anzumerken, dass die Verwendung von irgendeinem und von allen Beispielen oder von beispielhaften Begriffen, die hierin vorgesehen sind, dazu gedacht ist, das erfinderische Konzept besser zu beleuchten und nicht als eine Beschränkung des Rahmens des erfinderischen Konzepts gedacht ist, wenn nicht anders angegeben. Wenn nicht anders angegeben, dürfen ferner alle Begriffe nicht übermäßig breit interpretiert werden, die allgemein in Wörterbüchern verwendet werden.
  • Hiernach wird ein Halbleiterbauelement gemäß Ausführungsformen unter Bezugnahme auf 1 und 2 beschrieben.
  • 1 ist eine Querschnittsansicht eines Halbleiterbauelements gemäß Ausführungsformen. 2 ist eine vergrößerte Ansicht eines Bereichs „K“ von 1.
  • Unter Bezugnahme auf 1 kann ein Halbleiterbauelement gemäß dem technischen Gehalt des erfinderischen Konzepts ein Substrat 100, eine Epitaxialschicht 110, einen Basisbereich 120, eine Gateelektrode 130, eine Quellelektrode 150 und eine Drainelektrode 160 aufweisen.
  • Das Substrat 100 kann eine erste Fläche 100U und eine zweite Fläche 100L aufweisen. Die erste Fläche 100U des Substrats 100 kann der zweiten Fläche 100L des Substrats 100 zugewandt sein.
  • Das Substrat 100 kann ein Bulksiliziumsubstrat oder ein Silizium-auf-Isolator (SOI; silicon-on-insulator) sein. Anderenfalls kann das Substrat 100 ein Siliziumsubstrat oder ein Substrat sein, das aus einem anderen Material wie Siliziumkarbid, Siliziumgermanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid hergestellt sein. Bei einigen Ausführungsformen kann das Substrat 100 ein Siliziumkarbid(SiC)-substrat sein.
  • Das Substrat 100 kann beispielsweise einen n+-Leitfähigkeitstyp aufweisen. N-Typverunreinigung können beispielsweise Phosphor (P) oder Stickstoff (N) aufweisen.
  • Die Epitaxialschicht 110 kann an der ersten Fläche 100U des Substrats 100 ausgebildet sein. Die Epitaxialschicht 110 kann einen ersten Leitfähigkeitstyp aufweisen. Bei einigen Ausführungsformen gemäß dem technischen Gehalt des erfinderischen Konzepts kann der erste Leitfähigkeitstyp ein n-Leitfähigkeitstyp sein. Der erste Leitfähigkeitstyp kann jedoch auch ein p-Leitfähigkeitstyp sein.
  • Die Epitaxialschicht 110 kann eine Verunreinigungskonzentration aufweisen, die niedriger ist als die Verunreinigungskonzentration des Substrats 100. Zum Beispiel, wenn das Substrat 100 ein n+-Leitfähigkeitstyp aufweist, kann die Epitaxialschicht 110 einen n-Leitfähigkeitstyp aufweisen. Die Epitaxialschicht 110 kann beispielsweise Siliziumkarbid (SiC) aufweisen.
  • Die p-Verunreinigungskonzentration der Epitaxialschicht 110 kann beispielsweise im Wesentlichen Null betragen.
  • Die Verunreinigungskonzentration und Dicke der Epitaxialschicht 110 kann in Abhängigkeit der Größe einer gewünschten Durchschlagsspannung festgelegt werden.
  • Der Basisbereich 120 kann in der Epitaxialschicht 110 ausgebildet sein. Der Basisbereich 120 kann beispielsweise bei einer Fläche 110s der Epitaxialschicht 110 ausgebildet sein. Obwohl der Basisbereich 120 in der Zeichnung als trapezförmig gezeigt ist, dient dies lediglich zur Vereinfachung der Beschreibung, und der Basisbereich 120 ist nicht notwendigerweise trapezförmig. Zum Beispiel kann eine Grenzfläche zwischen dem Basisbereich 120 und der Epitaxialschicht 110 in Abhängigkeit des Prozesses eine Krümmung aufweisen.
  • Der Basisbereich 120 kann einen zweiten Leitfähigkeitstyp aufweisen. Der zweite Leitfähigkeitstyp kann sich von dem ersten Leitfähigkeitstypen unterscheiden. Wenn zum Beispiel der erste Leitfähigkeitstyp ein n-Typ oder ein p-Typ ist, kann der zweite Leitfähigkeitstyp ein p-Typ oder ein n-Typ sein. Bei einigen Ausführungsformen kann der Basisbereich 120 in Abhängigkeit des technischen Gehalts des erfinderischen Konzepts einen p-Leitfähigkeitstypen aufweisen. P-Typverunreinigung können beispielsweise Aluminium (Al) oder Bohr (B) einschließen.
  • Der Basisbereich 120 kann einen Quellbereich 121, einen p+-Bereich 122, einen Kanalbereich 123 und einen Barrierebereich 125 aufweisen.
  • Der Quellbereich 121 kann in dem Basisbereich 120 ausgebildet sein. Spezifischer kann der Quellbereich 121 in dem Basisbereich 120 und der Fläche 110s der Epitaxialschicht 110 ausgebildet sein. Eine Dicke des Quellbereichs 121 kann kleiner sein als diejenige des Basisbereichs 120.
  • Der Quellbereich 120 kann den ersten Leitfähigkeitstyp aufweisen. Bei einigen Ausführungsformen gemäß dem technischen Gehalt des erfinderischen Konzepts kann der Quellbereich 121 einen n+-Leitfähigkeitstyp aufweisen.
  • Der p+-Bereich 122 kann in dem Basisbereich 120 ausgebildet sein. Spezifischer kann der p+-Bereich 122 in dem Basisbereich 120 und bei der Fläche 110s der Epitaxialschicht 110 ausgebildet sein.
  • Obwohl der p+ Bereich 122 als von dem Quellbereich 121 getrennt gezeigt ist, ist das erfinderische Konzept nicht auf diesen Fall beschränkt. Zum Beispiel kann der p+-Bereich 122 auch als direkt mit dem Quellbereich 121 in Kontakt stehend ausgebildet sein.
  • Zudem ist das erfinderische Konzept, obwohl der p+-Bereich 122 als im Wesentlichen in derselben Ebene wie der Quellbereich 121 ausgebildet gezeigt ist, nicht auf diesen Fall beschränkt. Zum Beispiel kann der p+ Bereich 122 auch bei einer höheren und einer niedrigeren Position als der Quellbereich 121 in Bezug auf die erste Fläche 100U des Substrats 100 ausgebildet sein.
  • Der Kanalbereich 123 kann in dem Basisbereich 120 ausgebildet sein. Spezifischer kann der Kanalbereich 123 in dem Basisbereich 120 und der Fläche 110s der Epitaxialschicht 110 ausgebildet sein. Eine Dicke des Kanalbereichs 123 kann geringer sein als diejenige des Basisbereichs 120.
  • Der Kanalbereich 123 kann von dem Quellbereich 121 getrennt sein. Eine Länge des Kanalbereichs 123 kann zum Beispiel größter sein als diejenige des Quellbereichs 121.
  • Der Kanalbereich 123 kann beispielsweise den ersten Leitfähigkeitstyp aufweisen. Bei einigen Ausführungsformen gemäß dem technischen Gehalt des erfinderischen Konzepts kann der Kanalbereich 123 einen n–-Leitfähigkeitstyp aufweisen.
  • Obwohl der p+-Bereich 122, der Quellbereich 121 und der Kanalbereich 123 in der Zeichnung rechteckig gezeigt sind, dient dies lediglich der Vereinfachung der Beschreibung, und der p+-Bereich 122, der Quellbereich 121 und der Kanalbereich 123 sind nicht notwendigerweise rechteckig. Zum Beispiel kann eine Grenzfläche zwischen den Basisbereich 120 und jedem aus dem p+-Bereich 122, dem Quellbereich 121 und dem Kanalbereich 123 in Abhängigkeit des Prozesses einen Krümmung aufweisen.
  • Der Barrierebereich 125 kann in dem Basisbereich 120 ausgebildet sein. Spezifischer kann der Barrierebereich 125 in dem Basisbereich 120 und bei der Fläche 110s der Epitaxialschicht 110 ausgebildet sein.
  • Unter Bezugnahme auf 2 kann der Barrierebereich 125 zwischen den Quellbereich 121 und den Kanalbereich 123 ausgebildet sein. Bei einigen Ausführungsformen gemäß dem technischen Gehalt des erfinderischen Konzepts kann der Barrierebereich 125 direkt mit dem Quellbereich 121 und dem Kanalbereich 123 in Kontakt stehend ausgebildet sein. D.h., ein Bereich des Barrierebereichs 125 kann direkt mit dem Quellbereich 121 in Kontakt stehen, und der andere Bereich des Barrierebereichs 125 kann direkt mit dem Kanalbereich 123 in Kontakt stehen.
  • Der Barrierebereich 125 kann als ein Bereich definiert sein, der zwischen dem Quellbereich 121 und dem Kanalbereich 123, die voneinander getrennt sind, ausgebildet ist. Zum Beispiel kann der Barrierebereich 125 ein Teil des Basisbereichs 120 sein.
  • Der Barrierebereich 125 kann im Wesentlichen dasselbe Material wie der Basisbereich 120 aufweisen. Der Barrierebereich 125 kann den zweiten Leitfähigkeitstyp aufweisen. Bei einigen Ausführungsformen gemäß dem technischen Gehalt des erfinderischen Konzepts kann der Barrierebereich 125 einen p–-Leitfähigkeitstyp aufweisen. Die Verunreinigungskonzentration des Barrierebereichs 125 kann im Wesentlichen dieselbe sein, wie die Verunreinigungskonzentration des Basisbereichs 120.
  • Das Halbleiterbauelement gemäß dem technischen Gehalt des erfinderischen Konzepts kann ein Durchgriffsphänomen reduzieren, indem der Barrierebereich 125 zwischen dem Kanalbereich 123 und dem Quellbereich 121 aufgenommen wird.
  • Mit anderen Worten kann das Halbleiterbauelement gemäß dem technischen Gehalt des erfinderischen Konzepts eine Betriebsstabilität durch den Barrierebereich 125 sichern.
  • Unter erneuter Bezugnahme auf 1, kann ein Gategraben 130T in der Epitaxialschicht 110 ausgebildet sein. Eine Bodenfläche und beide Seitenwände des Gategrabens 130T können durch die Epitaxialschicht 110 definiert sein. Obwohl beide Seitenwände des Gategrabens 130T als in einem Winkel zu der ersten Fläche 100U des Substrat geneigt gezeigt sind, ist das erfinderische Konzept nicht auf diesen Fall beschränkt. Zum Beispiel können beide Seitenwände des Gategrabens 130T auch senkrecht stehen zu der ersten Fläche 100U des Substrats 100.
  • Der Gategraben 130T kann von dem Basisbereich 120 getrennt sein.
  • Die Gateelektrode 130 kann einen ersten Gateelektrodenabschnitt 130a und einen zweiten Gateelektrodenabschnitt 130b aufweisen.
  • Der erste Gateelektrodenabschnitt 130a kann an einer oberen Fläche der Epitaxialschicht 110 ausgebildet sein, um zumindest einen Teil des Quellbereichs 121, des Barrierebereichs 125 und des Kanalbereichs 123 zu überlappen. Der zweite Gateelektrodenabschnitt 130b kann ausgebildet sein, um den Gategraben 130T zu füllen.
  • Die Gateelektrode 130 kann ein leitfähiges Material aufweisen. Obwohl die Gateelektrode 130 als eine einzelne Schicht gezeigt ist, ist sie nicht notwendigerweise eine einzelne Schicht. Die Gateelektrode 130 kann beispielsweise eine leitfähige Schicht mit einer Arbeitsfunktion zum Steuern einer Arbeitsfunktion und eine füll-leitfähige Schicht zum Füllen eines Raums aufweisen, der durch die leitfähige Schicht mit Arbeitsfunktion gebildet wird.
  • Die Gateelektrode 130 kann zumindest eines aus TiN, WN, TaN, Ru, TiC, TaC, Ti, Ag, Al, TiAl, TiAlN, TiAlC, TaCN, TaSiN, Mn, Zr, W und Al aufweisen. Alternativ dazu kann die Gateelektrode 130 aus einem nicht metallischen Material wie Si, SiGe ausgebildet sein.
  • Eine Gate-isolierende Schicht 131 kann zwischen der Epitaxialschicht 110 und der Gateelektrode 130 ausgebildet sein. Mit anderen Worten kann die Gate-isolierende Schicht 131 entlang der Seitenwände und Bodenfläche des Gategrabens 130T ausgebildet sein. Zudem kann die Gate-isolierende Schicht 131 zwischen der Epitaxialschicht 110 und dem Basisbereich 120 und der Gateelektrode 130 ausgebildet sein, um die Gateelektrode 130 zu umgeben.
  • Ein Teil der Gate-isolierenden Schicht 131 kann an der oberen Fläche der Epitaxialschicht 110 ausgebildet sein, um ein Teil des Basisbereichs 120 zu überlappen. Spezifisch kann ein Teil der Gate-isolierenden Schicht 131 an der oberen Fläche der Epitaxialschicht 110 ausgebildet sein, um ein Teil des Quellbereichs 121, des Barrierebereichs 125 und des Kanalbereichs 123 zu überlappen.
  • Obwohl die Gate-isolierende Schicht 131 in der Zeichnung als eine einzelne Schicht gezeigt ist, ist sie nicht notwendigerweise eine einzelne Schicht. Zum Beispiel kann die Gate-isolierende Schicht 131 eine Grenzflächenschicht und eine isolierende Schicht mit hoher Dielektrizitätskonstante (hohes-k) aufweisen.
  • Die Gate-isolierende Schicht 131 kann ein Material mit hohem-k (high-k material) mit einer höheren Dielektrizitätskonstante als eine Siliziumoxidschicht aufweisen. Zum Beispiel kann das hohe-k Material eines oder mehreres aufweisen aus Hafniumoxid aus Hafniumsiliziumoxid, Lanthanoxid, Lanthaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid,, Bariumstrontiumtitanoxid, Bariumtitanodix, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat.
  • Die Gate-isolierende Schicht 131 weist möglicherweise nicht die Grenzflächenschicht auf, in Abhängigkeit des Materials, das in der Epitaxialschicht 110 enthalten ist. In diesem Fall kann die Gate-isolierende Schicht 131 eine Siliziumoxidschicht, eine Siliziumoxidnitridschicht oder eine Siliziumnitridschicht aufweisen zusätzlich zu dem Material mit hohem-k („high-k“) Material.
  • Der Quellbereich 121 kann weiter weg von dem zweiten Gateelektrodenabschnitt 130b ausgebildet sein als der Kanalbereich 123 und der Barrierebereich 125. Ein Abstand Ds von dem zweiten Gateelektrodenabschnitt 130b zu dem Quellbereich 121 kann größer als ein Abstand Db von dem zweiten Gateelektrodenabschnitt 130b zu dem Barrierebereich 125 und ein Abstand Dch von dem zweiten Gateelektrodenabschnitt 130b zu dem Kanalbereich 123.
  • Der Barrierebereich 125 kann weiter weg von dem zweiten Gateelektrodenabschnitt 130b ausgebildet sein als der Kanalbereich 123. Der Barrierebereich 125 kann näher zu dem zweiten Gateelektrodenabschnitt 130b als der Quellbereich 121 ausgebildet sein. Der Abstand Db von dem zweiten Gateelektrodenabschnitt 130b zu dem Barrierebereich 125 kann größer sein als der Abstand Dch von dem zweiten Gateelektrodenabschnitt 130b zu dem Kanalbereich 123. Der Abstand Db von dem zweiten Gateelektrodenabschnitt 130b zu dem Barrierebereich 125 kann kleiner sein als der Abstand Ds von dem zweiten Gateelektrodenabschnitt 130b zu dem Quellbereich 121.
  • Ein Grabenboden-dotierter Bereich 140 kann in der Epitaxialschicht 110 auf der Bodenfläche des Gategrabens 130T ausgebildet sein. Zum Beispiel kann der Grabenboden-dotierte Bereich 140 den zweiten Leitfähigkeitstyp aufweisen.
  • Bei einigen Ausführungsformen gemäß dem technischen Gehalt des erfinderischen Konzepts kann der Grabenboden-dotierte Bereich 140 mit der Gate-isolierenden Schicht 131 in Kontakt stehen.
  • Obwohl der Grabenboden-dotierte Bereich 140 in der Zeichnung rechteckig gezeigt ist, dient dies lediglich der Vereinfachung der Beschreibung, und der Grabenboden-dotierte Bereich 140 ist nicht notwendigerweise rechteckig. Zum Beispiel können Grenzflächen des Grabenboden-dotierten Bereichs 140 in Abhängigkeit des Prozesses eine Krümmung aufweisen.
  • Das Halbleiterbauelement gemäß dem technischen Gehalt des erfinderischen Konzepts kann eine Robustheit sichern, indem ein elektrisches Feld in dem Bodenflächenabschnitts des Gategrabens 130T entlastet wird, indem der Grabenboden-dotierte Bereich 140 ausgebildet wird.
  • Obwohl eine Bereite des Grabenboden-dotierten Bereichs 140 als identisch gezeigt ist mit einer Breite der Bodenfläche des Gategrabens 130T, ist das erfinderische Konzept nicht auf diesen Fall beschränkt. Zum Beispiel kann sich die Breite des Grabenboden-dotierten Bereichs 140, je nach Prozess, von der Breite der Bodenfläche des Gategrabens 130T unterscheiden.
  • Die Quellelektrode 150 kann die Gate-isolierende Schicht 131 überdecken. Zudem kann die Quellelektrode 150 mit einem Teil des Quellbereichs 121 in Kontakt stehen.
  • Die Quellelektrode 150 kann Wolfram aufweisen, ist aber nicht darauf beschränkt. Zum Beispiel kann die Quellelektrode 150 ein leitfähiges Material aufweisen.
  • Die Drainelektrode 160 kann an der zweiten Fläche 100L des Substrats 100 ausgebildet sein. Die Drainelektrode 160 kann ein leitfähiges Material aufweisen.
  • En Verfahren zum Herstellen eines Halbleiterbauelements gemäß Ausführungsformen wird hiernach beschrieben. Zum Zwecke der Klarheit werden Elemente und Eigenschaften, die zu den vorstehenden beschriebenen identisch sind, weggelassen.
  • 3 bis 9 sind Ansichten, die Schritte eines Verfahrens zum Herstellen eines Halbleiterbauelements gemäß Ausführungsformen illustrieren.
  • Unter Bezugnahme auf 3 kann eine Epitaxialschicht 110 an einer ersten Fläche 100U eines Substrats ausgebildet sein.
  • Unter Bezugnahme auf 4 kann ein Quellbereich 121 in der Epitaxialschicht 110 ausgebildet sein. Der Quellbereich 121 kann durch ein Dotierverfahren unter Verwendung eines Maskenmusters M1 ausgebildet werden.
  • Spezifisch kann eine Fotoresist-Schicht an der Epitaxialschicht 110 zum Überdecken der Epitaxialschicht 110 ausgebildet werden, und das Maskenmuster M1 kann ausgebildet werden, indem ein Fotolithographieprozess auf der Fotoresist-Schicht ausgeführt wird.
  • Die Fotoresist-Schicht kann eine einzelne Schicht sein, ist aber nicht darauf beschränkt.
  • D.h., die Fotoresist-Schicht kann eine Antireflektionsschicht aufweisen, um eine Reflektion von Licht aufgrund einer darunterliegenden Schicht während eines Foto-lithographieprozesses vorzubeugen. Die Antireflektionsschicht kann eine Boden-Antireflektionbeschichtung (BARC) oder eine entwickelbare („developable“) Boden-Antireflektionsbeschichtung (dBARC; „bottom anti-reflective coating“) aufweisen, ist aber nicht darauf beschränkt.
  • Nach der Bildung der Fotoresist-Schicht kann ein Fotoresist-Muster zum Ausbilden des Maskenmusters M1 durch einen Fotoprozess ausgebildet werden. Zu diesem Zeitpunkt wird das Fotoresist-Muster möglicherweise nicht einem Bereich gebildet, in welchem der Quellbereich 121 ausgebildet wird, sondern kann in einem Bereich ausgebildet werden, in welchem der Quellbereich 121 nicht auszubilden ist.
  • Das Maskenmuster M1 kann ausgebildet werden, indem unter Verwendung des Fotoresist-Musters als eine Ätzmaske eine Maskenschicht entfernt wird. Nach der Bildung des Maskenmusters M1, kann das Fotoresist-Muster entfernt werden.
  • Unter Verwendung des Maskenmusters M1, das lediglich den Bereich exponiert, bei dem der Quellbereich 121 auszubilden ist, können Verunreinigungen lediglich in dem Bereich implantiert werden, bei dem der Quellbereich 121 in einem Dotierverfahren auszubilden ist. Bei einigen Ausführungsformen gemäß dem technischen Gehalt des erfinderischen Konzepts können die in dem Quellbereich 121 implantierten Verunreinigungen pentavalente Ionen sein.
  • Nach dem Dotierverfahren zum Bilden des Quellbereichs 121 kann das Maskenmuster M1 entfernt werden.
  • Unter Bezugnahme auf 5 kann ein p+ Bereich 122 in der Epitaxialschicht 110 ausgebildet werden. Der p+ Bereich 122 kann durch ein Dotierverfahren unter Verwendung eines Maskenmusters M2 ausgebildet werden. Während dem Dotierverfahren in dem p+ Bereich 122 implantierte Verunreinigungen können beispielsweise trivalente Ionen sein. Das Maskenmuster M2 kann im Wesentlichen durch dasselbe Verfahren gebildet werden wie das Verfahren zum Bilden des Maskenmusters M1.
  • Nach dem Dotierverfahren zum Bilden des p+ Bereichs 122 kann das Maskenmuster M2 entfernt werden.
  • Unter Bezugnahme auf 6 kann der Basisbereich 120 in der Epitaxialschicht 110 ausgebildet werden. Der Basisbereich 120 kann durch ein Dotierverfahren unter Verwendung einer Maske ausgebildet werden.
  • Unter Bezugnahme auf 7 können ein Kanalbereich 123 und ein Barrierebereich 125 in dem Basisbereich 120 ausgebildet werden.
  • Der Kanalbereich 123 kann durch ein Dotierverfahren unter Verwendung eines Maskenmusters M3 ausgebildet werden. Das Maskenmuster M3 kann durch im Wesentlichen dasselbe Verfahren wie die Verfahren zum Bilden der Maskenmuster M1 und M2 gebildet werden.
  • Da das Maskenmuster M3 so ausgebildet wird, dass der Kanalbereich 123 von dem Quellbereich 121 getrennt ist, kann ein Bereich zwischen dem Quellbereich 121 und dem Kanalbereich 123, bei dem keine Verunreinigungen implantiert werden, denselben Leitfähigkeitstyp und dieselbe Verunreinigungskonzentration wie der Basisbereich 120 beibehalten. D.h., der Barrierebereich 125 kann während dem Dotierverfahren des Kanalbereichs 123 ohne einen separaten Prozess wie einen Dotierprozess ausgebildet werden. Eine Breite des Barrierebereichs 125, d.h., ein Abstand zwischen dem Quellbereich 121 und dem Kanalbereich 123, kann durch das Maskenmuster M3 festgelegt werden.
  • Unter Bezugnahme auf 8 kann ein Gategraben 130T in der Epitaxialschicht 110 ausgebildet werden. Der Gategraben 130T wird Fotolithographie -und Ätzprozesse ausgebildet.
  • Spezifisch kann eine Fotoresist-Schicht auf der Epitaxialschicht 110 und dem Basisbereich 120 ausgebildet werden, zum Überdecken der Epitaxialschicht 110 und des Basisbereichs 120, und ein Maskenmuster kann durch ein Fotolithographieprozess ausgebildet werden. Das Maskenmuster kann ausgebildet werden, um einen Bereich zu exponieren, bei dem der Gategraben 130T auszubilden ist und einen Bereich nicht zu exponieren, bei dem der Gategraben 130T nicht auszubilden ist. Der Gategraben 130T kann durch Ausführen eines Ätzverfahrens unter Verwendung des Maskenmusters als eine Ätzmaske ausgebildet werden. Nach der Bildung des Gategrabens 130T wird das Maskenmuster entfernt.
  • Unter Bezugnahme auf 9 kann ein Grabenboden-dotierter Bereich 140 ausgebildet werden. Der Grabenboden-dotierte Bereich 140 kann durch Ausführen von beispielsweise einem Dotierverfahren auf einem Bodenabschnitt des Gategrabens 130T ohne eine separate Maske ausgebildet werden.
  • Unter erneuter Bezugnahme auf 1 können eine Gate-isolierende Schicht 130, eine Gateelektrode 130, eine Quellelektrode 150 und eine Drainelektrode 160 nach dem Prozess von 9 ausgebildet werden.
  • Ein Halbleiterbauelement gemäß Ausführungsform wird hiernach unter Bezugnahme auf 10 beschrieben.
  • 10 ist Blockdiagramm eines system-on-chip. (SoC) Systems 1000 mit einem Halbleiterbauelement gemäß Ausführungsformen.
  • Unter Bezugnahme auf 10 weist das SoC System 1000 einen Anwendungsprozessor 1001 und ein dynamischen Arbeitsspeicher (dynamic random access memory; DRAM) 1060 auf.
  • Der Anwendungsprozessor 1001 kann eine zentrale Verarbeitungseinheit (CPU) 1010, ein Multimediasystem 1020, einen Bus 1030, ein Speichersystem 1040, und einen peripheren Kreis („peripheral circuit“) 1050 aufweisen.
  • Der CPU 1010 kann Betätigungen durchführen, die benötigt werden, um das SoC-System 1000 zu betreiben. Bei einigen Ausführungsformen kann der CPU 1010 als eine Mehrkernumgebung mit einer Mehrzahl von Kernen ausgebildet sein.
  • Das Multimediasystem 1020 kann verwendet werden, um verschiedene Multimediafunktionen in dem SoC-System 1000 auszuführen. Das Multimediasystem 1020 kann ein 3D-Enginemodul, ein Videocodec, ein Displaysystem, ein Kamerasystem, einen Postprozessor etc. aufweisen.
  • Der Bus 1030 kann verwendet werden für Datenkommunikation zwischen dem CPU 1010, dem Multimediasystem 1020, dem Speichersystem 1040 und dem peripheren Kreis 1050. Bei einigen Ausführungsformen kann der Bus 1030 eine Multischichtstruktur aufweisen. Spezifisch kann der Bus 1030 ein Multischicht advance high-performance bus (AHB) oder eine multilayer advanced extensible interface (AXI) sein, ist aber nicht darauf beschränkt.
  • Das Speichersystem 1040 kann eine Umgebung bereitstellen, damit der Anwendungsprozessor 1001 mit einem externen Speicher (z.B. dem DRAM 1060) verbunden werden kann und mit hoher Geschwindigkeit funktionieren kann. Bei einigen Ausführungsformen kann das Speichersystem 1040 eine Steuerung (z.B. eine DRAM-Steuerung) zum Steuern des externen Speichers (z.B. dem DRAM 1060) aufweisen.
  • Der periphere Kreis 1050 kann eine Umgebung bereitstellen, die für das SoC-System 1000 zum reibungslosen Verbinden mit einer externen Einrichtung (z.B. einem Mainboard) benötigt wird. Dementsprechend kann der periphere Kreis 1050 verschiedene Schnittstellen aufweisen, die ermöglichen, dass externe Einrichtungen, die mit dem SoC-System 1000 verbunden sind, mit dem SoC-System 1000 kompatibel sind.
  • Das DRAM 1060 kann als ein Arbeitsspeicher dienen, der für die Betätigung des Anwendungsprozessors 1001 benötigt wird. Bei einigen Ausführungsformen kann das DRAM 1060 außerhalb des Anwendungsprozessors 1001 platziert sein, wie in der Zeichnung gezeigt. Spezifisch kann das DRAM 1060 mit dem Anwendungsprozessor 1001 in der Form einer Packung auf der Packung „packing on packing“ (PoP) gepackt sein.
  • Zumindest eines der Elemente der Soc-Systems kann unter Verwendung des Verfahrens zur Herstellung eines Halbleiterbauelements gemäß der vorstehenden beschriebenen Ausführungsform hergestellt werden.
  • Am Ende der detaillierten Beschreibung wird der Fachmann verstehen, dass verschiedene Variationen und Modifikationen bei den bevorzugten Ausführungsformen vorgenommen werden können, ohne im Wesentlichen von den Prinzipen des vorliegenden erfinderischen Konzepts abzuweichen. Daher werden die offenbarten bevorzugten Ausführungsformen des erfinderischen Konzepts nur auf eine generische und beschreibende Weise verwendet und nicht zum Zwecke einer Beschränkung.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2016-0057678 [0001]

Claims (9)

  1. Halbleiterbauelement mit: einem Substrat, das eine erste Fläche und eine zweite Fläche aufweist, die der ersten Fläche zugewandt ist; einer Epitaxialschicht, die auf der ersten Fläche des Substrats ausgebildet ist und einen ersten Leitfähigkeitstyp aufweist; einem Basisbereich, der in der Epitaxialschicht ausgebildet ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet; einem Quellbereich, der in dem Basisbereich ausgebildet ist und den ersten Leitfähigkeitstyp aufweist; einem Kanalbereich, der in dem Basisbereich getrennt von dem Quellbereich ausgebildet ist und den ersten Leitfähigkeitstyp aufweist; und einem Barrierebereich, der zwischen dem Quellbereich und dem Kanalbereich ausgebildet ist und den zweiten Leitfähigkeitstyp aufweist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem der Barrierebereich zwischen dem Quellbereich und dem Kanalbereich ausgebildet ist, um mit dem Quellbereich und dem Kanalbereich in Kontakt zu stehen.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem der Barrierebereich dieselbe Verunreinigungskonzentration wie der Basisbereich aufweist.
  4. Halbleiterbauelement nach einem der vorstehenden Ansprüche, das ferner aufweist: einen Gategraben, der in der Epitaxialschicht getrennt von dem Basisbereich ausgebildet ist; und eine Gateelektrode, die einen ersten Gateelektrodenabschnitt aufweist, der auf einer oberen Fläche der Epitaxialschicht ausgebildet ist, um den Barrierebereich und den Kanalbereich zu überlappen, und einen zweiten Gateelektrodenabschnitt aufweist, der den Gategraben füllt.
  5. Halbleiterbauelement nach Anspruch 4, das ferner einen Grabenboden-dotierten Bereich aufweist, der in der Epitaxialschicht auf einer Bodenfläche des Gategrabens ausgebildet ist und den zweiten Leitfähigkeitstyp aufweist.
  6. Halbleiterbauelement nach Anspruch 4 oder 5, bei dem ein Abstand von dem zweiten Gateelektrodenabschnitt zu dem Barrierebereich größer ist als ein Abstand von dem zweiten Gateelektrodenabschnitt zum dem Kanalbereich.
  7. Halbleiterbauelement nach einem der Ansprüche 4 bis 6, bei dem ein Abstand von dem zweiten Gateelektrodenabschnitt zu dem Quellbereich größer ist als der Abstand von dem zweiten Gateelektrodenabschnitt zu dem Barrierebereich.
  8. Halbleiterbauelement nach einem der vorstehenden Ansprüche, bei dem der Quellbereich, der Kanalbereich und der Barrierebereich bei einer Fläche der Epitaxialschicht ausgebildet sind.
  9. Halbleiterbauelement nach einem der vorstehenden Ansprüche, das ferner eine Drainelektrode aufweist, die auf der zweiten Fläche des Substrats ausgebildet ist.
DE102017206406.4A 2016-05-11 2017-04-13 Halbleiterbauelement Active DE102017206406B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0057678 2016-05-11
KR1020160057678A KR101786738B1 (ko) 2016-05-11 2016-05-11 반도체 장치

Publications (2)

Publication Number Publication Date
DE102017206406A1 true DE102017206406A1 (de) 2017-11-16
DE102017206406B4 DE102017206406B4 (de) 2021-10-14

Family

ID=60163375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017206406.4A Active DE102017206406B4 (de) 2016-05-11 2017-04-13 Halbleiterbauelement

Country Status (4)

Country Link
US (1) US10096687B2 (de)
KR (1) KR101786738B1 (de)
CN (1) CN107369713B (de)
DE (1) DE102017206406B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102587978B1 (ko) * 2019-01-24 2023-10-11 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160057678A (ko) 2014-11-14 2016-05-24 전유호 무선조종완구 제어기능이 구비된 터치스크린단말, 무선조종완구 제어방법 및, 기록매체

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
KR100219057B1 (ko) * 1996-12-30 1999-09-01 김영환 반도체 장치의 트랜지스터 제조방법
US6545316B1 (en) * 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
JP4696335B2 (ja) * 2000-05-30 2011-06-08 株式会社デンソー 半導体装置およびその製造方法
AU2003260899A1 (en) 2002-10-04 2004-04-23 Koninklijke Philips Electronics N.V. Power semiconductor devices
JP2006114834A (ja) * 2004-10-18 2006-04-27 Toshiba Corp 半導体装置
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4577355B2 (ja) 2007-12-26 2010-11-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP2091083A3 (de) * 2008-02-13 2009-10-14 Denso Corporation Siliziumkarbid-Halbleitervorrichtung mit tiefer Schicht
KR100977408B1 (ko) 2008-08-18 2010-08-24 한국전기연구원 트렌치 구조 탄화규소 모스 전계효과 트랜지스터
US8558276B2 (en) * 2009-06-17 2013-10-15 Alpha And Omega Semiconductor, Inc. Bottom source NMOS triggered zener clamp for configuring an ultra-low voltage transient voltage suppressor (TVS)
US8587059B2 (en) * 2011-04-22 2013-11-19 Infineon Technologies Austria Ag Transistor arrangement with a MOSFET
JP2012253108A (ja) 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5685736B2 (ja) 2012-02-10 2015-03-18 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
WO2013118203A1 (ja) 2012-02-10 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
CN103378159B (zh) * 2012-04-20 2016-08-03 英飞凌科技奥地利有限公司 具有mosfet的晶体管装置和制造方法
CN105185833B (zh) * 2015-09-25 2020-01-03 国网智能电网研究院 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160057678A (ko) 2014-11-14 2016-05-24 전유호 무선조종완구 제어기능이 구비된 터치스크린단말, 무선조종완구 제어방법 및, 기록매체

Also Published As

Publication number Publication date
US20170330945A1 (en) 2017-11-16
CN107369713A (zh) 2017-11-21
US10096687B2 (en) 2018-10-09
CN107369713B (zh) 2020-11-27
DE102017206406B4 (de) 2021-10-14
KR101786738B1 (ko) 2017-10-18

Similar Documents

Publication Publication Date Title
DE102016106969B4 (de) Halbleitervorrichtung
DE112018004626B4 (de) Verfahren zur herstellung von nanoblatttransistoren
DE102016113828B4 (de) Halbleitervorrichtung
DE102014219912B4 (de) Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen
DE102015112832B4 (de) Struktur und Ausbildungsverfahren einer Halbleiterbauelementstruktur mit Gatestapel
DE102008006524B4 (de) Finnenverbindung für Multi-Gate-Feldeffekt-Transistoren
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102015114913B4 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontaktierungs-Einsetzschema und zugehörige Layout-Struktur
DE102018115192B4 (de) Integrierte Standardzellenstrukturen
DE102017126416A1 (de) FET mit negativer Kapazität mit verbessertem Zuverlässigkeitsverhalten
DE102013111548A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102013111020A1 (de) Halbleitervorrichtung und Herstellungsverfahren davon
DE102018218869A1 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE102013105449A1 (de) Vertikale Tunnel-Feldeffekttransistorzelle und Herstellung derselben
DE102013108614A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102019103481A1 (de) Durchkontaktierungsgrössen zur reduzierung der brückenbildungsgefahr und zur verbesserung der leistung
DE102020127584B4 (de) Dreidimensionale speichervorrichtung mit ferroelektrischemmaterial
DE102019204967A1 (de) Angeschrägte Austauschgatestrukturen
DE102016114923B4 (de) Halbleiter-Bauelement und ein Verfahren zu dessen Herstellung
DE102018102685A1 (de) Kontaktbildungsverfahren und zugehörige Struktur
DE102013100042A1 (de) Halbleitervorrichtung, Halbleitersystem, und Verfahren zur Herstellung der Halbleitervorrichtung
DE102014019447A1 (de) Verfahren zur Herstellung von integrierten Halbleiterschaltungen
DE112015007221T5 (de) Transistor mit einem dielektrischen Unterrippenbereich unter einem Gate
DE102016100008B4 (de) Halbleiterstruktur mit Einfügeschicht und Verfahren für deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: HYUNDAI MOBIS CO., LTD., KR

Free format text: FORMER OWNER: HYUNDAI AUTRON CO., LTD., SEONGNAM-SI, GYEONGGI-DO, KR

R082 Change of representative

Representative=s name: HOFFMANN - EITLE PATENT- UND RECHTSANWAELTE PA, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final