DE102017127285A1 - Verbesserung der Abscheidungsselektivität und Herstellungsverfahren dafür - Google Patents

Verbesserung der Abscheidungsselektivität und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE102017127285A1
DE102017127285A1 DE102017127285.2A DE102017127285A DE102017127285A1 DE 102017127285 A1 DE102017127285 A1 DE 102017127285A1 DE 102017127285 A DE102017127285 A DE 102017127285A DE 102017127285 A1 DE102017127285 A1 DE 102017127285A1
Authority
DE
Germany
Prior art keywords
precursors
layer
over
deposition
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017127285.2A
Other languages
English (en)
Inventor
Chi On Chui
Bo-Cyuan Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017127285A1 publication Critical patent/DE102017127285A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Ein Verfahren weist die folgenden Schritte auf: Abscheiden einer Inhibitorschicht auf einer ersten Oberfläche; und Abscheiden einer Schicht auf einer zweiten Oberfläche durch Durchführen einer ersten Gruppe von Abscheidungszyklen. Jeder Abscheidungszyklus umfasst Folgendes: Adsorbieren eines ersten Vorläufers über der zweiten Oberfläche; Durchführen eines ersten Spülprozesses; Adsorbieren eines zweiten Vorläufers über der zweiten Oberfläche; und Durchführen eines zweiten Spülprozesses. Das Verfahren umfasst weiterhin das Durchführen eines dritten Spülprozesses, der von dem ersten Spülprozess oder dem zweiten Spülprozess verschieden ist.

Description

  • Prioritätsanspruch und Querverweis
  • Diese Patentanmeldung beansprucht die Priorität der am 26. April 2017 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 62/490.468 und dem Titel „Deposition Selectivity Enhancement and Manufacturing Method Thereof („Verbesserung der Abscheidungsselektivität und Herstellungsverfahren dafür“), die durch Bezugnahme aufgenommen ist.
  • Hintergrund
  • Technologische Fortschritte bei IC-Materialien und -Entwürfen (IC: integrierter Schaltkreis) haben Generationen von ICs hervorgebracht, wobei jede Generation kleinere und komplexere Schaltkreise als die vorhergehende Generation hat. Im Laufe der IC-Evolution hat die Funktionsdichte (d. h. die Anzahl von miteinander verbundenen Bauelementen je Chipfläche) im Allgemeinen zugenommen, während die Strukturgrößen abgenommen haben. Dieser Prozess der Verkleinerung bietet Vorteile durch die Erhöhung der Produktionsleistung und die Senkung der entsprechenden Kosten.
  • Diese Verkleinerung hat aber auch die Komplexität der Bearbeitung und Herstellung von ICs erhöht, und damit diese Fortschritte realisiert werden können, sind ähnliche Entwicklungen bei der IC-Bearbeitung und -Herstellung erforderlich. Zum Beispiel sind Finnen-Feldeffekttransistoren (FinFETs) eingeführt worden, um planare Transistoren abzulösen. Die Strukturen von FinFETs und die Verfahren zur Herstellung von FinFETs werden zurzeit weiterentwickelt.
  • Die Herstellung von FinFETs umfasst normalerweise das Herstellen von Halbleiterfinnen, das Herstellen von Dummy-Gate-Elektroden auf den Halbleiterfinnen, das Ätzen von Endteilen der Halbleiterfinnen, das Durchführen einer Epitaxie, um Source-/Drain-Bereiche erneut aufzuwachsen, und das Herstellen von Kontaktstiften auf den Gate-Elektroden und den Source-/Drain-Bereichen.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1A bis 1I zeigen einen Prozessablauf für die selektive Abscheidung gemäß einigen Ausführungsformen.
    • 2 zeigt einen Prozessablauf für die selektive Abscheidung gemäß einigen Ausführungsformen.
    • Die 3 bis 8, 9A und 9B, 10A und 10B sowie 11 und 12 sind Schnittansichten und perspektivische Darstellungen von Zwischenstufen bei der Herstellung von Finnen-Feldeffekttransistoren (FinFETs) gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Das Bauelement kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Es werden Ausführungsformen in einem bestimmten Zusammenhang beschrieben, und zwar für ein FinFET-Bauelement und ein Verfahren zu dessen Herstellung. Verschiedene Ausführungsformen, die hier erörtert werden, ermöglichen eine selektive Abscheidung auf Oberflächen während der FinFET-Herstellung. In einigen Fällen kann durch die Verwendung eines selektiven Abscheidungsprozesses, wie etwa des hier beschriebenen Abscheidungsprozesses, die Anzahl von Bearbeitungsschritten verringert werden und es kann weniger Material in unerwünschten Bereichen abgeschieden werden. Bei einem Abscheidungsprozess ist die Selektivität der Abscheidung ein Maß einer maximalen Schichtdicke, die auf einer Target-Fläche ohne Keimbildung oder Ansammlung auf einer mit einem Inhibitor beschichteten Oberfläche abgeschieden wird. In einigen Fällen wird die Schichtabscheidungsselektivität von einer gleichzeitigen und/oder verzögerten Keimbildung auf einer Inhibitor-beschichteten Oberfläche auf Grund von Mechanismen begrenzt, die unter anderem die physikalische Adsorption von Vorläufern oder andere Mechanismen umfassen. In der vorliegenden Erfindung werden Ausführungsformen erörtert, bei denen eine oder mehrere periodische Spülungen während des Schicht-Abscheidungsprozesses verwendet werden, um zur Verbesserung der Abscheidungsselektivität die Schicht-Keimbildung auf einer Inhibitor-beschichteten Oberfläche zu verhindern oder zu verzögern.
  • Die 1A bis 1I zeigen beispielhafte Schritte eines selektiven Abscheidungsprozesses gemäß einer Ausführungsform. Insbesondere zeigen die 1A bis 1I Schnittansichten von Zwischenstufen bei der Herstellung eines beispielhaften Bauelements 100. Einige Schritte, die in den 1A bis 1I gezeigt sind, sind auch in dem Prozessablauf 200 schematisch angegeben, der in 2 gezeigt ist.
  • 1A zeigt eine Schnittansicht eines beispielhaften Bauelements 100, das ein erstes Material 102 und ein zweites Material 104 aufweist, gemäß einigen Ausführungsformen. Das erste Material 102 oder das zweite Material 104 kann zum Beispiel eine Schicht sein, die über einem Substrat (in den 1A bis 1I nicht dargestellt) hergestellt ist. Das erste Material 102 und das zweite Material 104 sind unterschiedliche Materialien. Die 1A bis 1I zeigen erläuternde Beispiele, und in anderen Fällen kann das erste Material 102 oder das zweite Material 104 Folgendes haben oder aufweisen: eine andere Dicke; eine andere Höhe; eine oder mehrere Teilschichten; Oberseiten, die nicht eben oder planar sind; Oberseiten, die nicht koplanar sind; Vorsprünge oder Aussparungen; eine partielle Bedeckung mit einem anderen Material oder einer anderen Schicht; oder das erste oder das zweite Material 102 oder 104 kann andere Merkmale oder Abwandlungen haben, die auf dem Fachgebiet bekannt sind. In einigen Fällen sind das erste Material 102 und das zweite Material 104 nicht vollständig zueinander benachbart, wie in den 1A bis 1I gezeigt ist. Zum Beispiel kann sich ein drittes Material zwischen dem ersten Material 102 und dem zweiten Material 104 befinden. Bei einigen Ausführungsformen kann das erste Material 102 ein Material wie Si, SiN, SiC, SiCN, SiOCN, W, TiN, TaN oder SiGe oder ein anderes Material aufweisen. Bei einigen Ausführungsformen kann das erste Material 102 Folgendes sein: Silizium, das mit Kohlenstoff und/oder Stickstoff dotiert ist; ein Metall; ein Metallnitrid; ein Metallnitrid, das mit Kohlenstoff dotiert ist; oder ein anderes Material oder eine Kombination von Materialien. Bei einigen Ausführungsformen umfasst das zweite Material 104 ein Material wie SiO2, SiGe oder SiP oder ein anderes Material, mit oder ohne eine Oberflächenoxidschicht. Bei einigen Ausführungsformen kann das zweite Material 104 Siliziumoxid, das mit Kohlenstoff und/oder Stickstoff dotiert ist, ein Metalloxid oder ein anderes Material oder eine Kombination von Materialien sein.
  • 1A zeigt außerdem ein Oxid 106 über dem ersten Material 102. In anderen Fällen kann sich das Oxid 106 sowohl über dem ersten Material 102 als auch über dem zweiten Material 104 befinden, oder das Oxid 106 kann überhaupt nicht vorhanden sein. Das Oxid 106 kann zum Beispiel ein systemeigenes Oxid, ein abgeschiedenes Oxid oder eine andere Art von dielektrische Schicht sein. Als ein erläuterndes Beispiel kann das erste Material 102 Si sein, und das Oxid 106 kann systemeigenes SiO2 sein, aber es können auch andere Materialien verwendet werden.
  • 1B zeigt einen optionalen Oxidentfernungsschritt gemäß einigen Ausführungsformen. In dem Oxidentfernungsschritt wird das Oxid 106 von dem ersten Material 102 entfernt, wenn sich das Oxid 106 darauf befindet. In einigen Fällen kann in dem Oxidentfernungsschritt auch die Oberseite des zweiten Materials 104 ausgespart werden, wie in 1B gezeigt ist. Als ein erläuterndes Beispiel können das Oxid 106 und das zweite Material 104 SiO2 sein, und der Oxidentfernungsschritt kann eine HF-Behandlung umfassen, bei der das Oxid 106 entfernt wird und das zweite Material 104 ausgespart wird, aber es können auch andere Materialien und andere Oxidentfernungsverfahren verwendet werden. In anderen Fällen wird bei dem Oxidentfernungsschritt die Oberseite des zweiten Materials 104 nicht ausgespart. In einigen Fällen kann in dem Oxidentfernungsschritt die Oberfläche des ersten Materials 102 oder des zweiten Materials 104 für die nachfolgende Bearbeitung vorbereitet werden. Zum Beispiel können in dem Oxidentfernungsschritt endständige Hydroxyl(OH)gruppen auf der Oberfläche des zweiten Materials 104 entstehen.
  • 1C zeigt die Abscheidung eines Inhibitors 108 auf dem zweiten Material 104 gemäß einigen Ausführungsformen. Der Inhibitor 108 wird auf dem zweiten Material 104 abgeschieden, um die Adsorption von Vorläufern auf dem zweiten Material 104 während einer nachfolgenden Abscheidung zu unterdrücken, wie später unter Bezugnahme auf die 1D bis 1I näher erläutert wird. Es ist wahrscheinlicher, dass Vorläufer an bestimmten Oberflächen (wie etwa der des ersten Materials 102) adsorbiert werden, und es ist weniger wahrscheinlich, dass sie an Oberflächen, die mit dem Inhibitor 108 bedeckt sind, adsorbiert werden, sodass eine selektive Abscheidung auf dem ersten Material 102 gegenüber dem zweiten Material 104 ermöglicht wird. Der entsprechende Schritt, der in 1C gezeigt ist, ist als Schritt 202 in dem Prozessablauf 200 angegeben, der in 2 gezeigt ist. In einigen Fällen wird der Inhibitor 108 über dem ersten Material 102 und dem zweiten Material 104 abgeschieden und wird dann von dem ersten Material 102 mit fotolithografischen oder anderen Verfahren entfernt. In einigen Fällen wird der Inhibitor 108 dadurch aufgebracht, dass das erste Material 102 und das zweite Material 104 mit einem chemischen Prozess behandelt werden, bei dem Inhibitor-Gruppen eine Bindung mit der Oberfläche des zweiten Materials 104, aber nicht mit der Oberfläche des ersten Materials 102, eingehen. Bei einigen Ausführungsformen kann der Inhibitor 108 eine selbstvereinigte monomolekulare Schicht sein, die auf der Oberfläche des zweiten Materials 104 hergestellt wird. Bei einigen Ausführungsformen kann der Inhibitor 108 Silylgruppen haben, die eine Bindung mit der Oberfläche des zweiten Materials 104 eingehen. Zum Beispiel können die Silylgruppen die Form R3Si haben, wobei R ein oder mehrere Alkyle, wie etwa CH3, C2H5 oder dergleichen, umfassen kann. Der Inhibitor 108 kann aus einem chemischen Stoff wie Tetramethylchlorsilan (TMSC) oder einem anderen chemischen Stoff bestehen. In einigen Fällen wird der Inhibitor 108 aus einem chemischen Stoff hergestellt, der eine „Austrittsgruppe“ hat, die sich von den anderen Gruppen des chemischen Stoffs trennt, sodass der übrige chemische Stoff eine Bindung mit -OH auf der Oberfläche des zweiten Materials 104 eingehen kann. Als ein beispielhaftes Verfahren kann für ein erstes Material 102 Si und für ein zweites Material 104 SiO2 der Inhibitor 108 auf dem zweiten Material 104 dadurch hergestellt werden, dass das zweite Material 104 mit einer Octadecyltrichlorsilan-Lösung behandelt wird, woran sich ein Spülprozess mit Toluen, Aceton oder Chloroform und danach ein Trocknungsprozess anschließen. Bei anderen Ausführungsformen kann der Inhibitor 108 mit anderen Verfahren hergestellt werden. In einigen Fällen kann der Inhibitor 108 auch über einem dritten Material zusätzlich zu dem zweiten Material 104 abgeschieden werden, oder es kann eine andere Art von Inhibitor über dem dritten Material abgeschieden werden.
  • Die 1D bis 1G zeigen beispielhafte Stufen eines einzelnen Zyklus eines Atomlagenabscheidungsprozesses (ALD-Prozesses) mit zwei Vorläufern, gemäß einigen Ausführungsformen. Der ALD-Zyklus, der in den 1D bis 1G gezeigt ist, ist auch als Schritte 204 bis 210 in dem Prozessablauf 200 angegeben, der in 2 gezeigt ist. In dem Beispiel, das in den 1D bis 1G gezeigt ist, wird ALD zum Abscheiden eines Abscheidungsmaterials 122 über dem ersten Material 102 verwendet, wobei erste Vorläufermoleküle 110 und zweite Vorläufermoleküle 116 verwendet werden. 1D zeigt eine erste Stufe des ALD-Zyklus, die die Adsorption der ersten Vorläufermoleküle 110 auf dem ersten Material 102 und dem zweiten Material 104 umfasst. Der entsprechende Schritt, der in 1D gezeigt ist, ist als Schritt 204 in dem Prozessablauf 200 angegeben, der in 2 gezeigt ist. In der ersten Stufe des ALD-Zyklus werden die ersten Vorläufermoleküle 110 in die Umgebung um das erste Material 102 und das zweite Material 104 eingebracht. Die ersten Vorläufermoleküle 110 können sich auf der freiliegenden Oberfläche des ersten Materials 102 anlagern (ein beispielhaftes angelagertes erstes Vorläufermolekül ist in den 1D bis 1G mit 112 bezeichnet). Die ersten Vorläufermoleküle 110 können sich auf dem ersten Material 102 anlagern, bis die Oberfläche des ersten Materials 102 mit den ersten Vorläufermolekülen 110 gesättigt ist, wie in 1D gezeigt ist. In einigen Fällen können sich einige erste Vorläufermoleküle 110 trotz der Gegenwart des Inhibitors 108 auf der Oberfläche des zweiten Materials 104 anlagern (beispielhafte unerwünschte erste Vorläufermoleküle sind in den 1D und 1E mit 113 bezeichnet).
  • 1E zeigt eine zweite Stufe des ALD-Zyklus, die einen ersten Spülprozess zum Entfernen von nicht-adsorbierten ersten Vorläufermolekülen 110 aus der Umgebung und zum Entfernen von unerwünschten ersten Vorläufermolekülen 113 umfasst, die sich an der Oberfläche des zweiten Materials 104 angelagert haben. Der entsprechende Schritt, der in 1E gezeigt ist, ist als Schritt 206 in dem Prozessablauf 200 angegeben, der in 2 gezeigt ist. Bei einigen Ausführungsformen wird bei dem ersten Spülprozess ein Gas 114 über das Bauelement 100 geleitet. Das Gas 114 kann N2, Ar2, He2 oder ein anderes Gas oder eine Kombination von Gasen sein, die andere Inertgase umfassen. Bei einigen Ausführungsformen hat das Gas 114 einen Druck von etwa 50 Torr bis etwa 100 Torr, aber es kann auch andere Drücke haben. Bei einigen Ausführungsformen beträgt die Temperatur der Umgebung während des ersten Spülprozesses etwa 400 °C bis etwa 500 °C, aber der erste Spülprozess kann auch bei einer anderen Temperatur durchgeführt werden. Bei einigen Ausführungsformen wird bei dem ersten Spülprozess das Gas 114 für eine Dauer von etwa 10 s bis etwa 20 s eingeleitet, aber es kann bei anderen Ausführungsformen für eine andere Dauer eingeleitet werden. In einigen Fällen kann nach dem ersten Spülprozess eine Anzahl von unerwünschten ersten Vorläufermolekülen 113 auf der Oberfläche des zweiten Materials 104 verbleiben, wie in 1E gezeigt ist.
  • 1F zeigt eine dritte Stufe des ALD-Zyklus, der die Adsorption der zweiten Vorläufermoleküle 116 auf dem ersten Material 102 und dem zweiten Material 104 umfasst. In der dritten Stufe des ALD-Zyklus werden die zweiten Vorläufermoleküle 116 in die Umgebung um das erste Material 102 und das zweite Material 104 eingebracht. Der entsprechende Schritt, der in 1F gezeigt ist, ist als Schritt 208 in dem Prozessablauf 200 angegeben, der in 2 gezeigt ist. Die zweiten Vorläufermoleküle 116 lagern sich auf den ersten Vorläufermolekülen 110 an, die auf der Oberfläche des ersten Materials 102 vorhanden sind (ein beispielhaftes angelagertes zweites Vorläufermolekül ist in den 1F und 1G mit 118 bezeichnet). Die zweiten Vorläufermoleküle 116 können sich auf den ersten Vorläufermolekülen 110 anlagern, bis die ersten Vorläufermoleküle 110 mit den zweiten Vorläufermolekülen 116 gesättigt sind, wie in 1F gezeigt ist. In einigen Fällen können sich einige zweite Vorläufermoleküle 116 trotz der Gegenwart des Inhibitors 108 auf der Oberfläche des zweiten Materials 104 anlagern (beispielhafte unerwünschte zweite Vorläufermoleküle sind in den 1F und 1G mit 119 bezeichnet).
  • 1G zeigt eine vierte Stufe des ALD-Zyklus, die einen zweiten Spülprozess zum Entfernen von nicht-adsorbierten zweiten Vorläufermolekülen 116 aus der Umgebung und zum Entfernen von unerwünschten ersten Vorläufermolekülen 119 umfasst, die sich an der Oberfläche des zweiten Materials 104 angelagert haben. Der entsprechende Schritt, der in 1G gezeigt ist, ist als Schritt 210 in dem Prozessablauf 200 angegeben, der in 2 gezeigt ist. Bei einigen Ausführungsformen wird bei dem zweiten Spülprozess ein Gas 120 über das Bauelement 100 geleitet. Das Gas 120 kann dem Gas 114 des ersten Spülprozesses ähnlich sein, oder es kann ein anderes Gas sein. Außerdem können Druck, Temperatur, Dauer oder andere Parameter des zweiten Spülprozesses denen des ersten Spülprozesses ähnlich sein, oder sie können von denen des ersten Spülprozesses verschieden sein. In einigen Fällen kann nach dem zweiten Spülprozess eine Anzahl von unerwünschten zweiten Vorläufermolekülen 119 auf der Oberfläche des zweiten Materials 104 verbleiben, wie in 1G gezeigt ist.
  • Nach dem zweiten Spülprozess von 1G kann der ALD-Zyklus beginnend mit der ersten Stufe, die in 1D gezeigt ist, wiederholt werden. Dies ist als eine optionale Prozesslinie 214 in dem Prozessablauf 200 dargestellt, der in 2 gezeigt ist. In der ersten Stufe lagern sich erste Vorläufermoleküle 110 auf den zuvor abgeschiedenen zweiten Vorläufermolekülen an, und daran schließt sich der erste Spülprozess der zweiten Stufe des ALD-Zyklus an. Dann lagern sich in der dritten Stufe zweite Vorläufermoleküle 116 auf den zuvor abgeschiedenen ersten Vorläufermolekülen an, und daran schließt sich der zweite Spülprozess der vierten Stufe des ALD-Zyklus an. Auf diese Weise kann der ALD-Zyklus beliebig oft wiederholt werden, um eine beliebig dicke Schicht aus dem Abscheidungsmaterial 122 auf der Oberfläche des ersten Materials 102 herzustellen, wie in 1H gezeigt ist.
  • Das Abscheidungsmaterial 122 kann ein Material wie SiN, SiOC oder SiOCN oder ein anderes Material sein, wobei geeignete Vorläufermaterialen während der Abscheidung verwendet werden. Zum Beispiel kann für die Abscheidung von SiN als das Abscheidungsmaterial 122 SiH4, SiH2Cl2, Si2Cl6, SiCl4, SiCl3H, SiBr4, SiH2I2, SiF4, SiI4 oder ein anderes Material als ein erster Vorläufer verwendet werden, und N2, NH3 oder ein anderes Material kann als ein zweiter Vorläufer verwendet werden. Für die Abscheidung von SiOC kann SiH2Cl2, Si2Cl6, SiCl4, SiCl3H, SiBr4, SiH2I2, SiF4, SiI4 oder ein anderes Material für den Vorläufer verwendet werden. In einigen Fällen können für ein Abscheidungsmaterial mehr als zwei Vorläufermaterialien verwendet werden, und die entsprechenden ALD-Zyklen können weitere Adsorptions- und Spülstufen umfassen, die mit den weiteren Vorläufermaterialien assoziiert sind. Zum Beispiel kann für die Abscheidung von SiOCN als das Abscheidungsmaterial 122 SiH2Cl2, Si2Cl6, SiCl4, SiCl3H, SiBr4, SiH2I2, SiF4, SiI4 oder ein anderes Material für den ersten Vorläufer verwendet werden; CH3, C2H6, C3H8 oder andere Alkan- oder Alkengruppen oder ein anderes Material können für den zweiten Vorläufer verwendet werden; O2, H2O, H2O2, O3 oder ein anderes Material kann als ein dritter Vorläufer verwendet werden; und N2, NH3 oder ein anderes Material kann als ein vierter Vorläufer verwendet werden. In einigen Fällen kann ein und dasselbe Vorläufermaterial in verschiedenen Stufen des gleichen ALD-Zyklus verwendet werden.
  • Wie jedoch außerdem in 1H gezeigt ist, können trotz des ersten Spülprozesses und des zweiten Spülprozesses, die in jedem ALD-Zyklus durchgeführt werden, einige unerwünschte erste Vorläufermoleküle 113 und einige unerwünschte zweite Vorläufermoleküle 119 auf der Oberfläche des zweiten Materials 104 zurückbleiben. Dies ist in 1 durch unerwünschte Moleküle 124 auf der Oberfläche des zweiten Materials 104 dargestellt. In einigen Fällen können sich nach mehreren ALD-Zyklen die unerwünschten Moleküle 124 auf dem zweiten Material 104 ansammeln und können nachfolgende Bearbeitungsschritte beeinträchtigen. Zum Beispiel können die unerwünschten Moleküle 124 Bereiche bedecken, die frei bleiben sollten; es können Bereiche mit den unerwünschten Molekülen 124 verunreinigt werden; es können Aussparungen, die offen bleiben sollten, mit den unerwünschten Molekülen 124 gefüllt werden; es kann zu einer unerwünschten Verschmelzung zwischen getrennten Bereichen des Abscheidungsmaterials 122 kommen; oder es können zusätzliche Bearbeitungsschritte erforderlich sein, um die unerwünschten Moleküle 124 zu entfernen.
  • 1I zeigt einen periodischen Spülprozess zum Entfernen von unerwünschten Molekülen 124 von der Oberfläche des zweiten Materials 104. Der entsprechende Schritt, der in 1I gezeigt ist, ist als Schritt 212 in dem Prozessablauf 200 angegeben, der in 2 gezeigt ist. Nach dem periodischen Spülprozess von 1I kann der ALD-Zyklus beginnend mit der ersten Stufe, die in 1D gezeigt ist, wiederholt werden. Dies ist als eine optionale Prozesslinie 216 in dem Prozessablauf 200 dargestellt, der in 2 gezeigt ist.
  • Ein periodischer Spülprozess kann ein- oder mehrmals während der Abscheidung des Abscheidungsmaterials 122 über einen oder mehrere ALD-Zyklen hinweg durchgeführt werden. Bei einigen Ausführungsformen wird der periodische Spülprozess während der Abscheidung des Abscheidungsmaterials 122 mehrfach durchgeführt, oder der periodische Spülprozess wird nach der Beendigung eines oder mehrerer ALD-Zyklen durchgeführt. Der periodische Spülprozess kann zum Beispiel nach jedem ALD-Zyklus, nach jeweils 2 ALD-Zyklen, nach jeweils 10 ALD-Zyklen, nach etwa 30 bis etwa 50 ALD-Zyklen oder nach einer anderen Anzahl von ALD-Zyklen durchgeführt werden. In einigen Fällen ist die Anzahl von ALD-Zyklen zwischen aufeinander folgenden periodischen Spülprozessen abweichend. In einigen Fällen wird der periodische Spülprozess nach einer Zwischenstufe in einem ALD-Zyklus durchgeführt. Der periodische Spülprozess kann auch mehr als einmal wiederholt werden, bevor ein neuer ALD-Zyklus beginnt oder nachdem ein ALD-Zyklus beendet ist.
  • Bei einigen Ausführungsformen umfasst der periodische Spülprozess das Leiten eines Gases 126 über das Bauelement 100. Der periodische Spülprozess kann dem ersten Spülprozess, der in 1E gezeigt ist, oder dem zweiten Spülprozess, der in 1G gezeigt ist, ähnlich sein, aber er kann bei einigen Ausführungsformen von diesen Spülprozessen verschieden sein. Das Gas 126 kann N2, Ar2, He2 oder ein anderes Gas oder eine Kombination von Gasen sein, die andere Inertgase umfassen. Bei einigen Ausführungsformen hat das Gas 126 einen Druck von weniger als etwa 500 Torr, aber es kann auch einen anderen Druck haben. Bei einigen Ausführungsformen beträgt die Temperatur der Umgebung während des periodischen Spülprozesses etwa 400 °C bis etwa 500 °C, aber der periodische Spülprozess kann auch bei einer anderen Temperatur durchgeführt werden. Bei einigen Ausführungsformen wird bei dem periodischen Spülprozess das Gas 126 für eine Dauer von etwa 600 s bis etwa 1200 s eingeleitet, aber es kann bei anderen Ausführungsformen für eine andere Dauer eingeleitet werden. In einigen Fällen kann die Temperatur, der Druck oder die Dauer des periodischen Spülprozesses während der Abscheidung des Abscheidungsmaterials 122 auch andere Werte annehmen.
  • Durch die Verwendung des hier beschriebenen periodischen Spülprozesses kann die Selektivität der Abscheidung verbessert werden, da weniger unerwünschte Vorläufermoleküle während und nach der Abscheidung auf dem Bauelement zurückbleiben. Auf diese Weise kann eine dickere Abscheidungsmaterialschicht abgeschieden werden, bevor eine unerwünschte Ansammlung von Vorläufern zu problematisch wird. Außerdem kann die Notwendigkeit verringert werden oder ganz entfallen, eine Inhibitorschicht während der Abscheidung zu entfernen oder neu aufzubringen, um eine unerwünschte Ansammlung von Vorläufern zu beseitigen.
  • Die 3 bis 12 zeigen Schnittansichten und perspektivische Darstellungen von Zwischenstufen bei der Herstellung eines FinFET unter Verwendung der hier beschriebenen selektiven Abscheidungsverfahren, gemäß einigen Ausführungsformen.
  • Die Finnen eines FinFET-Bauelements können mit einem geeigneten Verfahren strukturiert werden. Zum Beispiel können die Finnen mit einem oder mehreren fotolithografischen Prozessen, wie etwa Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen, strukturiert werden. Im Allgemeinen vereinen Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse fotolithografische und selbstjustierte Prozesse, mit denen Strukturen erzeugt werden können, die zum Beispiel Rasterabstände haben, die kleiner als die sind, die andernfalls mit einem einzelnen direkten fotolithografischen Prozess erzielt werden können. Zum Beispiel wird bei einer Ausführungsform eine Opferschicht über einem Substrat hergestellt, die dann mit einem fotolithografischen Prozess strukturiert wird. Entlang der strukturierten Opferschicht werden mit einem selbstjustierten Prozess Abstandshalter hergestellt. Dann wird die Opferschicht entfernt, und die verbliebenen Abstandshalter, oder Dorne, können dann zum Strukturieren der Finnen verwendet werden. Verschiedene Ausführungsformen, die hier offenbart werden, werden in Zusammenhang mit FinFETs erörtert, die mit einem Gate-zuletzt-Prozess hergestellt werden. Bei anderen Ausführungsformen kann ein Gate-zuerst-Prozess verwendet werden. Außerdem können bei einigen Ausführungsformen Aspekte in Betracht gezogen werden, die bei planaren Bauelementen, wie etwa planaren FETs, verwendet werden.
  • 3 zeigt eine Schnittansicht eines Substrats 320, das ein Teil eines Wafers 300 ist. Das Substrat 320 kann ein massives Substrat oder ein Halbleiter-auf-Isolator-Substrat sein. Bei einigen Ausführungsformen der vorliegenden Erfindung besteht das Substrat 320 aus einem Halbleitermaterial, das aus der Gruppe Siliziumgermanium, Silizium-Kohlenstoff, Germanium und III-V-Verbindungshalbleitermaterialien, wie etwa GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, GaInAsP und dergleichen, gewählt ist und nicht darauf beschränkt ist. Das Substrat 320 kann mit einem p- oder n-Dotierungsstoff leicht dotiert sein. Der Wafer 300 umfasst einen n-Metall-Oxid-Halbleiter(NMOS)-Bereich 310A und einen p-Metall-Oxid-Halbleiter(PMOS)-Bereich 310B, in denen ein NMOS-Transistor bzw. ein PMOS-Transistor hergestellt werden.
  • Über dem Halbleitersubstrat 320 werden ein Pad-Oxid 322 und eine Hartmaske 324 hergestellt. Bei einigen Ausführungsformen der vorliegenden Erfindung besteht das Pad-Oxid 322 aus Siliziumoxid, das durch Oxidieren einer Oberflächenschicht des Halbleitersubstrats 320 gebildet werden kann. Die Hartmaske 324 kann aus Siliziumnitrid (SiN), Siliziumoxidnitrid (SiON), Siliziumcarbid (SiC), Siliziumcarbonitrid (SiCN), SiOCN oder dergleichen bestehen. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die Maskenschicht 324 aus SiN, zum Beispiel durch chemische Aufdampfung bei Tiefdruck (LPCVD), hergestellt. Bei anderen Ausführungsformen der vorliegenden Erfindung wird die Maskenschicht 324 durch thermische Nitrierung von Silizium, plasmaunterstützte chemische Aufdampfung (PECVD) oder anodische Plasmanitrierung hergestellt.
  • Wie in 4 gezeigt ist, werden dann die Hartmaske 324, das Pad-Oxid 322 und das Substrat 320 so strukturiert, dass Gräben 326 entstehen, wobei die Hartmaske 324 zuerst strukturiert wird und anschließend als eine Ätzmaske zum Strukturieren des darunter befindlichen Pad-Oxids 322 und Substrats 320 verwendet wird. Dadurch entstehen Halbleiterstreifen 428A und 428B in dem NMOS-Bereich 310A bzw. dem PMOS-Bereich 310B. Die Gräben 326 reichen in das Halbleitersubstrat 320 hinein und trennen die Halbleiterstreifen 428A und 428B voneinander. In der Draufsicht des Wafers 300 können alle oder einige der Halbleiterstreifen 428A und 428B von jeweiligen Gräben 326 umschlossen sein.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung werden die Halbleiterstreifen 428A und 428B als kronenförmige Halbleiterstreifen bezeichnet. Der Halbleiterstreifen 428A weist eine Halbleiterbasis 430A und Halbleiterstreifen 432A über der Basis 430A auf. Der Halbleiterstreifen 428B weist eine Halbleiterbasis 430B und Halbleiterstreifen 432B über der Basis 430B auf. 4 zeigt zwar drei Halbleiterstreifen 432A (oder 432B) über der Basis 430A (oder 430B), aber die Anzahl der Halbleiterstreifen 432A und 432B auf den jeweiligen Basen 430A und 430B kann jede ganze Zahl, wie etwa 1, 2, 3, 4, 5 oder größer, sein, was von den gewünschten Ansteuerströmen der resultierenden FinFETs abhängig ist. Eine Oberseite 430A‘ der Basis 430A und eine Oberseite 430B‘ der Basis 430B können im Wesentlichen planar sein, oder sie können mit einer Vertiefung gekrümmt sein. Bei einigen Ausführungsformen werden die Halbleiterstreifen 428A und 428B nicht kronenförmig hergestellt, und in einigen Fällen können die Basen 430A und 430B nicht vorhanden sein. In einigen Fällen können die Halbleiterstreifen 432A und 432B direkt über dem Substrat 320 hergestellt werden.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst die Herstellung der Halbleiterstreifen 428A und 428B Folgendes: Ätzen des Halbleitersubstrats 320, um die Streifen 432A und 432B herzustellen; Herstellen von Abstandshalter-Opferschichten (nicht dargestellt), um die Seitenwände der Halbleiterstreifen 432A und 432B zu bedecken; und gemeinsames Verwenden der Abstandshalter-Opferschichten und der Hartmasken 324 als eine Ätzmaske zum weiteren Ätzen des Halbleitersubstrats 320. Die benachbarten Halbleiterstreifen 432A sind dicht nebeneinander angeordnet, und daher werden die Teile des Halbleitersubstrats 320 zwischen benachbarten Halbleiterfinnen 432A/432B nicht heruntergeätzt. Dadurch entstehen die Basen 430A und 430B. Dann werden die Abstandshalter-Opferschichten entfernten.
  • Die 5 und 6 zeigen die Herstellung und die Entfernung einer Opfer-Deckoxidschicht 334, die auf freiliegenden Oberflächen der kronenförmigen Halbleiterstreifen 428A und 428B hergestellt wird. In 5 wird die Opfer-Deckoxidschicht 334 als eine konforme Schicht hergestellt, deren horizontale Teile und vertikale Teile Dicken haben, die dicht beieinander sind. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die Opfer-Deckoxidschicht 334 durch Oxidieren des Wafers 300 in einer sauerstoffhaltigen Umgebung hergestellt, zum Beispiel durch lokale Oxidation von Silizium (LOCOS), wobei Sauerstoff (O2) in dem jeweiligen Prozessgas enthalten sein kann. Bei anderen Ausführungsformen der vorliegenden Erfindung wird die Opfer-Deckoxidschicht 334 durch In-situ-Dampferzeugung (in situ steam generation; ISSG), zum Beispiel mit Wasserdampf oder einem Gasgemisch aus Wasserstoff (H2) und Sauerstoff (O2), hergestellt, das zum Oxidieren des freiliegenden Halbleitersubstrats 320 und der kronenförmigen Halbleiterstreifen 428A und 428B verwendet wird. Die ISSG-Oxidation kann bei einer höheren Temperatur, die höher als die Raumtemperatur ist, durchgeführt werden.
  • Die Opfer-Deckoxidschicht 334 wird dann zum Beispiel in einem Nass- oder Trockenätzprozess entfernt, bei dem eine HF-Lösung oder ein Gasgemisch aus NH3 (Ammoniak) und HF3 verwendet werden kann. Die resultierende Struktur ist in 6 gezeigt. Dadurch werden die Oberflächen der kronenförmigen Halbleiterstreifen 428A und 428B wieder aufgedeckt. Die Herstellung und die Entfernung der Opfer-Deckoxidschicht 334 können zu einem vorteilhaften neuen Profil der Oberflächen der kronenförmigen Halbleiterstreifen 428A und 428B führen. Zum Beispiel können einige unerwünschte Vorsprünge auf Grund der höheren Oxidationsgeschwindigkeit der Vorsprünge als die der glatten Teile entfernt werden. Die Leistung der resultierenden FinFETs kann somit von der Herstellung und Entfernung der Opfer-Deckoxidschicht 334 profitieren.
  • In den nachfolgenden Prozessschritten werden n-FinFETs und p-FinFETs zum Beispiel in dem NMOS-Bereich 310A bzw. dem PMOS-Bereich 310B hergestellt. Die nachfolgenden Zeichnungen erläutern die Herstellung eines FinFET, der sowohl n-FinFETs als auch p-FinFETs verkörpert. Wenn in 7 zum Beispiel der jeweilige herzustellende FinFET ein n-FinFET ist, stellt die in 7 gezeigte Struktur die Struktur dar, die in dem NMOS-Bereich 310A (6) gezeigt ist. Daher stellen die Streifen 432 die Halbleiterstreifen 432A dar, und der kronenförmige Halbleiterstreifen 428 stellt den Halbleiterstreifen 428A dar. Wenn der jeweilige herzustellende FinFET ein p-FinFET ist, stellt die in 7 gezeigte Struktur die Struktur dar, die in dem PMOS-Bereich 310B (6) gezeigt ist. Daher stellen die Streifen 432 die Halbleiterstreifen 432B dar, und der kronenförmige Halbleiterstreifen 428 stellt den Halbleiterstreifen 428B dar. Es ist klar, dass sowohl die n-FinFETs als auch die p-FinFETs auf ein und demselben Wafer 300 und in den gleichen Chips hergestellt werden.
  • 7 zeigt die Herstellung und Aussparung eines dielektrischen Materials zum Herstellen von STI-Bereichen 354 (STI: flache Grabenisolation), das die Gräben füllt, die die Halbleiterstreifen trennen. Das dielektrische Material kann aus SiO, SiC, SiN oder Mehrfachschichten davon bestehen. Das Herstellungsverfahren kann aus der Gruppe fließfähige chemische Aufdampfung (FCVD), Schleuderbeschichtung, chemische Aufdampfung (CVD), ALD, chemische Aufdampfung mit einem Plasma hoher Dichte (HDPCVD), LPCVD und dergleichen gewählt werden. Das dielektrische Material kann frei von n- und p-Dotanden sein. Bei einigen Ausführungsformen, bei denen FCVD verwendet wird, wird ein siliziumhaltiger Vorläufer, zum Beispiel Trisilylamin (TSA) oder Disilylamin (DSA), verwendet, und das resultierende dielektrische Material ist fließfähig (gelartig). Bei alternativen Ausführungsformen der vorliegenden Erfindung wird das fließfähige dielektrische Material unter Verwendung eines Vorläufers auf Alkylaminosilan-Basis hergestellt. Während der Abscheidung wird Plasma eingeschaltet, um die Gas-Vorläufer zum Herstellen des fließfähigen Oxids zu aktivieren.
  • Nachdem das dielektrische Material abgeschieden worden ist, wird ein Glühschritt an dem Wafer 300 durchgeführt. Wenn das dielektrische Material zu diesem Zeitpunkt fließfähig ist, wird es in ein festes dielektrisches Material umgewandelt. Durch die Glühung wird auch die Qualität des dielektrischen Materials verbessert, was zum Beispiel zu einer Zunahme der Dichte des dielektrischen Materials führt. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die Glühung mit einem Verfahren aus der Gruppe Ofenglühung, Kammerglühung, Rohrglühung oder dergleichen durchgeführt. Wenn zum Beispiel eine Ofenglühung durchgeführt wird, kann die Glühtemperatur etwa 750 °C bis etwa 1050 °C betragen, und die Glühdauer kann etwa 10 min bis etwa 30 min betragen. Die Glühung kann in einer sauerstoffhaltigen Umgebung oder in einer Umgebung ohne Sauerstoff (O2, O3 oder dergleichen) durchgeführt werden.
  • Das dielektrische Material wird dann ausgespart, um die STI-Bereiche 354 herzustellen, und außerdem kann in dem gleichen Prozess die Padschicht 322 (6) entfernt werden. Die Aussparung der STI-Bereiche 354 kann mit einem isotropen Ätzprozess durchgeführt werden, der ein Trockenätzprozess oder ein Nassätzprozess sein kann. Die Aussparung der STI-Bereiche 354 führt dazu, dass die oberen Teile der Halbleiterstreifen 432 über die Oberseiten der STI-Bereiche 354 überstehen. Die überstehenden Teile werden nachstehend als Halbleiterfinnen (oder überstehende Finnen) 356 bezeichnet.
  • 8 zeigt eine perspektivische Darstellung der Herstellung eines Dummy-Gate-Stapels 358 gemäß einigen Ausführungsformen der vorliegenden Erfindung. Der Dummy-Gate-Stapel 358 kann ein Dummy-Gate-Dielektrikum 364 und eine Dummy-Gate-Elektrode 362 über dem Dummy-Gate-Dielektrikum 364 umfassen. Das Dummy-Gate-Dielektrikum 364 kann aus Siliziumoxid oder einem anderen Material bestehen. Die Dummy-Gate-Elektrode 362 kann bei einigen Ausführungsformen aus Polysilizium bestehen. Eine Maske 363, wie etwa eine Hartmaske, kann aus SiN, SiCN oder einem anderen Material über der Dummy-Gate-Elektrode 362 hergestellt werden. Eine weitere Maske 365, wie etwa eine Hartmaske, kann über der Hartmaske 363 hergestellt werden und kann aus Siliziumoxid oder einem anderen bestehen.
  • In 9A wird eine Abstandshalterschicht 366 über dem Dummy-Gate-Stapel 358 mit einem selektiven Abscheidungsverfahren hergestellt, und dann werden Teile des Dummy-Gate-Dielektrikums 364 entfernt. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die Abstandshalterschicht 366 mit einem selektiven Abscheidungsverfahren hergestellt, wie etwa dem, das vorstehend unter Bezugnahme auf die 1A bis 1I beschrieben worden ist. Zum Beispiel kann vor der Herstellung der Abstandshalterschicht 366 ein Inhibitor über freiliegenden Oberflächen der STI-Bereiche 354, des Dummy-Gate-Dielektrikums 364 und der Maske 365 mit einem Verfahren aufgebracht werden, wie etwa dem, das vorstehend unter Bezugnahme auf 1C beschrieben worden ist. Die Abstandshalterschicht 366 kann ein Material wie SiN, SiOC, SiCN oder SiOCN oder ein anderes Material oder eine Kombination von Materialien aufweisen. Auf Grund des selektiven Abscheidungsverfahrens, das periodische Spülungen umfasst, wird die Abstandshalterschicht 366 nur auf freiliegenden Oberflächen der Dummy-Gate-Elektrode 362 und der Maske 363 hergestellt. Bei einigen Ausführungsformen wird die Abstandshalterschicht 366 mit eine Dicke von etwa 10 Å bis etwa 100 Å hergestellt. Durch Verwenden des selektiven Abscheidungsverfahrens zum Herstellen der Abstandshalterschicht 366 werden keine fotolithografischen Schritte zum Entfernen von Teilen einer Abstandshalterschicht benötigt, die über der Hartmaske 365 oder über den Halbleiterfinnen 356 hergestellt wird. Somit kann in einigen Fällen die Anzahl der Bearbeitungsschritte durch Verwenden des hier beschriebenen selektiven Abscheidungsverfahrens verringert werden.
  • Nach der Abscheidung der Abstandshalterschicht 366 werden Teile des Dummy-Gate-Dielektrikums 364, die die Halbleiterfinnen 356 und die STI-Bereiche 354 bedecken, mit einem Ätzprozess (z. B. einer Nass- oder Trockenätzung) entfernt. Ein Teil des Dummy-Gate-Dielektrikums 364 verbleibt unter der Dummy-Gate-Elektrode 362, wie in 9A gezeigt ist.
  • 9B zeigt eine Schnittansicht eines Teils der in 9A gezeigten Struktur, wobei die Schnittansicht von der vertikalen Ebene erhalten wird, die die Linie 9B - 9B von 9A schneidet. Die Schnittansichten, die in den nachfolgenden 10A und 10B gezeigt sind, werden ebenfalls von der gleichen vertikalen Ebene (die durch einen unbedeckten Teil der Halbleiterfinnen 356 hindurchgeht), die die Linie 9B - 9B schneidet, erhalten, wie in 9A gezeigt ist.
  • Wie in den 10A und 10B gezeigt ist, werden dann die freiliegenden Teile der Halbleiterfinnen 356 in einem Ätzprozess ausgespart, und von den verbliebenen Finnen 356 oder den Streifen 432 wird ein Epitaxiebereich 372 aufgewachsen. Die 10A und 10B zeigen die gleiche Schnittansicht, die von der vertikalen Ebene erhalten wird, die die Linie 9B - 9B von 9A schneidet. 10A zeigt den Epitaxiebereich 372, der zwischen den einzelnen Finnen 356 verschmolzen ist, aber bei anderen Ausführungsformen kann ein getrennter Epitaxiebereich 372 auf jeder Finne 356 aufgewachsen werden, wie in 10B gezeigt ist. Der Epitaxiebereich 372 bildet den Source-/Drain-Bereich des resultierenden FinFET. Der Epitaxiebereich 372 kann Siliziumgermanium, das mit Bor dotiert ist, aufweisen, wenn der jeweilige FinFET ein p-FinFET ist, oder er kann Siliziumphosphor oder Silizium-Kohlenstoff-Phosphor aufweisen, wenn der jeweilige FinFET ein n-FinFET ist.
  • Anschließend werden mehrere Prozessschritte durchgeführt, um die Herstellung des FinFET zu beenden. Ein beispielhafter FinFET 380 ist in einer Schnittansicht in den 11 und 12 gezeigt, wobei die Schnittansicht durch die vertikale Ebene mit der Bezeichnung „Ebene 11“ in 10A erhalten wird. Der Dummy-Gate-Stapel 358, der in 9A gezeigt ist, wird durch einen Ersatz-Gate-Stapel 378 ersetzt, der in 11 gezeigt ist. Der Ersatz-Gate-Stapel 378 umfasst ein Gate-Dielektrikum 376 auf den Oberseiten und den Seitenwänden der jeweiligen Finne 356 sowie eine Gate-Elektrode 377 über dem Gate-Dielektrikum 376. Das Gate-Dielektrikum 376 kann durch thermische Oxidation hergestellt werden und kann somit thermisches Oxid aufweisen. Bei einigen Ausführungsformen wird vor der Herstellung des Gate-Dielektrikums 376 eine Zwischenschicht auf den freiliegenden Oberflächen der jeweiligen Finne 356 hergestellt. Die Zwischenschicht kann eine Oxidschicht, wie etwa eine Siliziumoxidschicht, sein, die durch thermische Oxidation der jeweiligen Finne 356, chemische Oxidation oder einen Abscheidungsprozess hergestellt werden kann. In einigen Fällen kann die Zwischenschicht eine Siliziumnitridschicht sein, und in einigen Fällen kann die Zwischenschicht eine oder mehrere Schichten aus Siliziumoxid, Siliziumnitrid oder einem anderen Material umfassen. Die Herstellung des Gate-Dielektrikums 376 kann ebenfalls einen oder mehrere Abscheidungsschritte umfassen, und das resultierende Gate-Dielektrikum 376 kann ein dielektrisches High-k-Material oder ein dielektrisches Nicht-High-k-Material umfassen. Dann wird auf dem Gate-Dielektrikum 376 die Gate-Elektrode 377 hergestellt, die aus Metallschichten bestehen kann. Ein Zwischenschicht-Dielektrikum (ILD) 382 wird über und um die Epitaxiebereiche 372, die Abstandshalterschicht 366 und den Dummy-Gate-Stapel 358 hergestellt. Das ILD 382 kann zum Beispiel ein Siliziumoxid sein. Die Herstellungsprozesse für den Ersatz-Gate-Stapel können das Herstellen weiterer Schichten umfassen, wie etwa Sperrschichten, Verkappungsschichten, Austrittsarbeitsschichten oder anderer Schichten, die der Übersichtlichkeit halber in 11 nicht dargestellt sind. Diese weiteren Schichten können Materialien wie TiN, TaN, W, SiN, SiOCN oder andere Materialien aufweisen.
  • Wie in 11 gezeigt ist, wird eine dielektrische Kappe 390 über dem Ersatz-Gate-Stapel 378 mit hier beschriebenen selektiven Abscheidungsverfahren hergestellt. Zum Beispiel kann zunächst ein Inhibitor über freiliegenden Oberflächen des ILD 382 aufgebracht werden, und die dielektrische Kappe 390 wird über freiliegenden Oberflächen des Ersatz-Gate-Stapels 378 abgeschieden. Die dielektrische Kappe 390 kann aus einem Material wie SiN, SiOCN oder einem anderen Material bestehen. Bei einigen Ausführungsformen wird die dielektrische Kappe 390 mit einer Dicke von etwa 10 Å bis etwa 100 Å hergestellt. Die dielektrische Kappe 390 kann als ein Ätzstopp während der nachfolgenden Bearbeitung verwendet werden, die nachstehend näher beschrieben wird. Das Material der dielektrischen Kappe 390 wird nur über dem Ersatz-Gate-Stapel 378 und nicht über dem ILD 382 selektiv abgeschieden. Auf diese Weise bleiben die Oberflächen des ILD 382 für die nachfolgende Bearbeitung frei, und es werden keine weiteren fotolithografischen oder Ätzschritte zum Entfernen von unerwünschtem Vorläufermaterial über den Oberflächen des ILD 382 benötigt.
  • Wie in 12 gezeigt ist, werden ein Gate-Kontaktstift 392 und Source-/Drain-Kontaktstifte 388 zum elektrischen Verbinden des Ersatz-Gate-Stapels 378 bzw. der Source-/Drain-Bereiche 372 hergestellt. Über dem ILD 382 und der dielektrischen Kappe 390 wird eine dielektrische Schicht 394 hergestellt. Unter Verwendung der dielektrischen Kappe 390 als eine Ätzstoppschicht werden Öffnungen in die dielektrische Schicht 394 geätzt. Die Öffnungen werden dann mit einem leitenden Material gefüllt, um den Gate-Kontaktstift 392 und die Source-/Drain-Kontaktstifte 388 herzustellen. Bei anderen Ausführungsformen können der Gate-Kontaktstift 392 und die Source-/Drain-Kontaktstifte 388 mit getrennten fotolithografischen und Ätzschritten hergestellt werden. Die Herstellung des Gate-Kontaktstifts 392 und der Source-/Drain-Kontaktstifte 388 kann auch weitere Schritte umfassen, die hier nicht näher beschrieben werden.
  • Die Ausführungsformen der vorliegenden Erfindung haben mehrere Vorzüge. Durch Erhöhen der Selektivität des Abscheidungsprozesses können weniger Bearbeitungsschritte erforderlich sein. Zum Beispiel können Schritte zum Entfernen und erneuten Auftragen eines Inhibitors reduziert werden oder ganz entfallen. Durch die höhere Selektivität können außerdem Schichten mit einer beliebigen Dicke abgeschieden werden. Durch die höhere Selektivität ist eine Abscheidung auch auf Oberflächen von nicht-planaren Flächen oder auf Oberflächen in engen Zwischenräumen, wie etwa auf Innenflächen eines kleinen Grabens oder einer kleinen Öffnung, oder auf Oberflächen unter einer überkragenden Struktur möglich. Die Ausführungsformen der vorliegenden Erfindung können auch auf verschiedene Abscheidungsverfahren angewendet werden, wie etwa ALD, plasmaunterstützte ALD (PEALD), chemische Aufdampfung (CVD) oder andere Abscheidungsverfahren. Die Ausführungsformen können auch auf die selektive Abscheidung von anderen Arten von Materialien angewendet werden, wie etwa High-k-Materialien, Lowk-Materialien, Metallnitride oder andere Arten von Materialien. Die Ausführungsformen können auch auf die selektive Abscheidung zwischen unterschiedlichen Arten und Kombinationen von Oberflächenmaterialien angewendet werden, wie etwa Silizium-Oberflächen, Metall-Oberflächen, dielektrische Oberflächen oder Oberflächen von anderen Materialien.
  • Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Abscheiden einer Inhibitorschicht auf einer ersten Oberfläche eines Halbleiter-Bauelements; und Abscheiden einer Schicht auf einer zweiten Oberfläche des Halbleiter-Bauelements durch Durchführen einer ersten Gruppe von Abscheidungszyklen, wobei jeder Abscheidungszyklus Folgendes umfasst: Adsorbieren eines ersten Vorläufers über der zweiten Oberfläche, Durchführen eines ersten Spülprozesses, Adsorbieren eines zweiten Vorläufers über der zweiten Oberfläche, und Durchführen eines zweiten Spülprozesses. Das Verfahren umfasst weiterhin das Durchführen eines dritten Spülprozesses, der von dem ersten Spülprozess oder dem zweiten Spülprozess verschieden ist. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Durchführen einer zweiten Gruppe von Abscheidungszyklen und das Durchführen des dritten Spülprozesses. Bei einer Ausführungsform umfasst die erste Gruppe von Abscheidungszyklen etwa 30 bis etwa 50 Zyklen. Bei einer Ausführungsform umfasst die erste Oberfläche ein erstes Material, und die zweite Oberfläche umfasst ein zweites Material, das von dem ersten Material verschieden ist. Bei einer Ausführungsform umfasst das erste Material Siliziumoxid, und das zweite Material umfasst Silizium. Bei einer Ausführungsform umfasst der erste Spülprozess das Leiten eines Gases über die erste Oberfläche und die zweite Oberfläche für eine erste Dauer. Bei einer Ausführungsform umfasst der dritte Spülprozess das Leiten eines Gases über die erste Oberfläche und die zweite Oberfläche für eine zweite Dauer, die länger als die erste Dauer ist. Bei einigen Ausführungsformen umfasst das Abscheiden der Schicht das Verwenden eines ALD-Prozesses (ALD: Atomlagenabscheidung). Bei einer Ausführungsform umfasst die Schicht SiN. Bei einer Ausführungsform ist nach dem Durchführen des dritten Spülprozesses die Inhibitorschicht frei von dem ersten Vorläufer oder dem zweiten Vorläufer.
  • Bei einer Ausführungsform weist ein Verfahren zur Herstellung eines Bauelements die folgenden Schritte auf: Herstellen einer Gate-Struktur des Bauelements über einem Halbleitersubstrat; Behandeln einer ersten Oberfläche des Bauelements, um eine Adsorption von ersten Vorläufern oder zweiten Vorläufern auf der ersten Oberfläche des Bauelements zu unterdrücken; Behandeln des Bauelements mit den ersten Vorläufern und Behandeln des Bauelements mit den zweiten Vorläufern, um einen ersten Teil einer dielektrischen Schicht auf einer zweiten Oberfläche der Gate-Struktur des Bauelements herzustellen, wobei die zweite Oberfläche zu der ersten Oberfläche benachbart ist und die zweite Oberfläche aus einem anderen Material als die erste Oberfläche besteht; Leiten eines Gases über die erste Oberfläche, um die ersten Vorläufer und die zweiten Vorläufer von der ersten Oberfläche zu entfernen; und Behandeln des Bauelements mit den ersten Vorläufern und den zweiten Vorläufern, um einen zweiten Teil der dielektrischen Schicht auf dem ersten Teil der dielektrischen Schicht herzustellen. Bei einer Ausführungsform umfasst das Behandeln der ersten Oberfläche zum Unterdrücken der Adsorption der ersten Vorläufer oder der zweiten Vorläufer auf der ersten Oberfläche das Aufbringen eines Inhibitors auf die erste Oberfläche. Bei einer Ausführungsform umfasst die erste Oberfläche ein Oxid. Bei einer Ausführungsform umfasst das Verfahren nach dem Abscheiden der ersten Vorläufer und der zweiten Vorläufer auf der dielektrischen Schicht weiterhin das Leiten eines Gases über die erste Oberfläche, um die ersten Vorläufer und die zweiten Vorläufer von der ersten Oberfläche zu entfernen. Bei einer Ausführungsform ist die Gate-Struktur ein Dummy-Gate-Stapel. Bei einer Ausführungsform ist das Gas N2. Bei einer Ausführungsform umfasst die dielektrische Schicht SiN.
  • Bei einer Ausführungsform weist ein Verfahren die folgenden Schritte auf: Herstellen eines Dummy-Gate-Stapels auf einem Substrat, wobei der Dummy-Gate-Stapel ein erstes und ein zweites Material umfasst, das von dem ersten Material verschieden ist; Herstellen einer Gate-Abstandshalterschicht über einer ersten Oberfläche des ersten Materials des Dummy-Gate-Stapels mit den folgenden Schritten: Aufbringen eines Inhibitors über einer zweiten Oberfläche des zweiten Materials, und Behandeln der ersten Oberfläche des ersten Materials und des Inhibitors mit einem Vorläufer; Herstellen mehrerer Source-/Drain-Bereiche in dem Substrat; Entfernen des Dummy-Gate-Stapels, sodass eine Öffnung zurückbleibt; und Herstellen eines Ersatz-Gate-Stapels in der Öffnung. Bei einer Ausführungsform umfasst der Ersatz-Gate-Stapel ein drittes Material, und das Verfahren umfasst weiterhin Folgendes: Herstellen einer Zwischenschichtdielektrikum-Schicht (ILD) benachbart zu dem Ersatz-Gate-Stapel; und Herstellen einer Ätzstoppschicht über einer dritten Oberfläche des dritten Materials des Ersatz-Gate-Stapels mit den folgenden Schritten: Aufbringen eines Inhibitors über einer vierten Oberfläche des ILD, und Behandeln der dritten Oberfläche des dritten Materials und der vierten Oberfläche des ILD mit dem Vorläufer. Bei einer Ausführungsform umfasst die Gate-Abstandshalterschicht SiN. Bei einer weiteren Ausführungsform wird die Gate-Abstandshalterschicht mit einer Dicke von etwa 50 Å bis etwa 100 Å hergestellt.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren mit den folgenden Schritten: Abscheiden einer Inhibitorschicht auf einer ersten Oberfläche einer Halbleitervorrichtung; Abscheiden einer Schicht auf einer zweiten Oberfläche der Halbleitervorrichtung durch Durchführen einer ersten Gruppe von Abscheidungszyklen, wobei jeder Abscheidungszyklus Folgendes umfasst: Adsorbieren eines ersten Vorläufers über der zweiten Oberfläche, Durchführen eines ersten Spülprozesses, Adsorbieren eines zweiten Vorläufers über der zweiten Oberfläche, und Durchführen eines zweiten Spülprozesses; und Durchführen eines dritten Spülprozesses, der von dem ersten Spülprozess oder dem zweiten Spülprozess verschieden ist.
  2. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: Durchführen einer zweiten Gruppe von Abscheidungszyklen; und Durchführen des dritten Spülprozesses.
  3. Verfahren nach Anspruch 1 oder 2, wobei die erste Gruppe von Abscheidungszyklen etwa 30 bis etwa 50 Zyklen umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Oberfläche ein erstes Material umfasst und die zweite Oberfläche ein zweites Material umfasst, das von dem ersten Material verschieden ist.
  5. Verfahren nach Anspruch 4, wobei das erste Material ein Oxid aufweist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der erste Spülprozess das Leiten eines Gases über die erste Oberfläche und die zweite Oberfläche für eine erste Dauer umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der dritte Spülprozess das Leiten eines Gases über die erste Oberfläche und die zweite Oberfläche für eine zweite Dauer umfasst, die länger als die erste Dauer ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Abscheiden der Schicht das Verwenden eines ALD-Prozesses (ALD: Atomlagenabscheidung) umfasst.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Schicht SiN aufweist.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Durchführen des dritten Spülprozesses die Inhibitorschicht frei von dem ersten Vorläufer oder dem zweiten Vorläufer ist.
  11. Verfahren zur Herstellung einer Vorrichtung mit den folgenden Schritten: Herstellen einer Gate-Struktur der Vorrichtung über einem Halbleitersubstrat; Behandeln einer ersten Oberfläche der Vorrichtung, um eine Adsorption von ersten Vorläufern oder zweiten Vorläufern auf der ersten Oberfläche der Vorrichtung zu unterdrücken; Behandeln der Vorrichtung mit den ersten Vorläufern und Behandeln der Vorrichtung mit den zweiten Vorläufern, um einen ersten Teil einer dielektrischen Schicht auf einer zweiten Oberfläche der Gate-Struktur der Vorrichtung herzustellen, wobei die zweite Oberfläche zu der ersten Oberfläche benachbart ist und die zweite Oberfläche aus einem anderen Material als die erste Oberfläche besteht; Leiten eines Gases über die erste Oberfläche, um die ersten Vorläufer und die zweiten Vorläufer von der ersten Oberfläche zu entfernen; und Behandeln der Vorrichtung mit den ersten Vorläufern und den zweiten Vorläufern, um einen zweiten Teil der dielektrischen Schicht auf dem ersten Teil der dielektrischen Schicht herzustellen.
  12. Verfahren nach Anspruch 11, wobei das Behandeln der ersten Oberfläche zum Unterdrücken der Adsorption der ersten Vorläufer oder der zweiten Vorläufer auf der ersten Oberfläche das Aufbringen eines Inhibitors auf der ersten Oberfläche umfasst.
  13. Verfahren nach Anspruch 11 oder 12, wobei die erste Oberfläche ein Oxid umfasst.
  14. Verfahren nach einem der Ansprüche 11 bis 13, das nach dem Abscheiden der ersten Vorläufer und der zweiten Vorläufer auf der dielektrischen Schicht weiterhin das Leiten eines Gases über die erste Oberfläche umfasst, um die ersten Vorläufer und die zweiten Vorläufer von der ersten Oberfläche zu entfernen.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei die Gate-Struktur ein Dummy-Gate-Stapel ist.
  16. Verfahren nach einem der Ansprüche 11 bis 15, wobei die dielektrische Schicht SiN aufweist.
  17. Verfahren mit den folgenden Schritten: Herstellen eines Dummy-Gate-Stapels auf einem Substrat, wobei der Dummy-Gate-Stapel ein erstes Material und ein zweites Material umfasst, das von dem ersten Material verschieden ist; Herstellen einer Gate-Abstandshalterschicht über einer ersten Oberfläche des ersten Materials des Dummy-Gate-Stapels mit den folgenden Schritten: Ausbilden eines Inhibitors über einer zweiten Oberfläche des zweiten Materials, und Behandeln der ersten Oberfläche des ersten Materials und des Inhibitors mit einem Vorläufer; Herstellen mehrerer Source-/Drain-Bereiche in dem Substrat, Entfernen des Dummy-Gate-Stapels, sodass eine Öffnung zurückbleibt; und Herstellen eines Ersatz-Gate-Stapels in der Öffnung.
  18. Verfahren nach Anspruch 17, wobei der Ersatz-Gate-Stapel ein drittes Material aufweist und das Verfahren weiterhin Folgendes umfasst: Herstellen einer Zwischenschichtdielektrikum-Schicht (ILD) benachbart zu dem Ersatz-Gate-Stapel; und Herstellen einer Ätzstoppschicht über einer dritten Oberfläche des dritten Materials des Ersatz-Gate-Stapels mit den folgenden Schritten: Aufbringen eines Inhibitors über einer vierten Oberfläche der ILD, und Behandeln der dritten Oberfläche des dritten Materials und der vierten Oberfläche der ILD mit einem Vorläufer.
  19. Verfahren nach Anspruch 17 oder 18, wobei die Gate-Abstandshalterschicht SiN aufweist.
  20. Verfahren nach Anspruch 17, 18 oder 19, wobei die Gate-Abstandshalterschicht mit einer Dicke von etwa 10 Å bis etwa 100 Å hergestellt wird.
DE102017127285.2A 2017-04-26 2017-11-20 Verbesserung der Abscheidungsselektivität und Herstellungsverfahren dafür Pending DE102017127285A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762490468P 2017-04-26 2017-04-26
US62/490,468 2017-04-26
US15/694,636 2017-09-01
US15/694,636 US10355111B2 (en) 2017-04-26 2017-09-01 Deposition selectivity enhancement and manufacturing method thereof

Publications (1)

Publication Number Publication Date
DE102017127285A1 true DE102017127285A1 (de) 2018-10-31

Family

ID=63797073

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017127285.2A Pending DE102017127285A1 (de) 2017-04-26 2017-11-20 Verbesserung der Abscheidungsselektivität und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (2) US10355111B2 (de)
KR (2) KR20180120062A (de)
CN (1) CN108807537A (de)
DE (1) DE102017127285A1 (de)
TW (1) TW201839883A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141231B1 (en) * 2017-08-28 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with wrapped-around epitaxial structure and manufacturing method thereof
US10510874B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US10861746B2 (en) 2018-11-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
JP7321730B2 (ja) * 2019-03-14 2023-08-07 キオクシア株式会社 半導体装置の製造方法
JP6860605B2 (ja) 2019-03-18 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6960953B2 (ja) 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6946374B2 (ja) * 2019-06-20 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
KR102156663B1 (ko) 2019-09-25 2020-09-21 솔브레인 주식회사 박막 제조 방법
JP7227122B2 (ja) 2019-12-27 2023-02-21 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7072012B2 (ja) 2020-02-27 2022-05-19 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279019A (ja) * 2005-03-03 2006-10-12 Sony Corp 薄膜の形成方法および半導体装置の製造方法
KR20080109218A (ko) * 2007-06-12 2008-12-17 주식회사 하이닉스반도체 듀얼 금속 게이트를 갖는 반도체 소자의 제조방법
US20110120543A1 (en) * 2009-11-20 2011-05-26 Levy David H Method for selective deposition and devices
TWI642188B (zh) * 2015-03-26 2018-11-21 聯華電子股份有限公司 半導體元件及其製作方法
TWI717260B (zh) 2015-05-01 2021-01-21 美商應用材料股份有限公司 使用表面封端化學性質的薄膜介電質之選擇性沉積

Also Published As

Publication number Publication date
KR20180120062A (ko) 2018-11-05
CN108807537A (zh) 2018-11-13
TW201839883A (zh) 2018-11-01
KR20200012008A (ko) 2020-02-04
US10355111B2 (en) 2019-07-16
US10861959B2 (en) 2020-12-08
US20190341476A1 (en) 2019-11-07
KR102390702B1 (ko) 2022-04-26
US20180315840A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
DE102017127285A1 (de) Verbesserung der Abscheidungsselektivität und Herstellungsverfahren dafür
DE102017123353B4 (de) Verfahren zur herstellung eines umwickelten kontaktstifts
DE102016100022B4 (de) CMOS-Vorrichtung mit vorgespanntem Nanodraht und Herstellungsverfahren
DE102018107997B4 (de) Selektive abdeckprozesse und dadurch ausgebildete strukturen
DE102017117809B3 (de) Ausbilden eines transistors durch selektives aufwachsen eines gatespacers
DE102017112815A1 (de) Selbstausgerichtete Gate-Hartmaske und Ausbildungsverfahren dafür
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102018119795B4 (de) Spannungsmodulation für dielektrische Schichten
DE102019116921A1 (de) Bilden stickstoffhaltiger low-k-gate-abstandshalter
DE102020101271B4 (de) Verfahren zur bottom-up-bildung einer vorrichtung mit kontaktsteckern und vorrichtung mit kontaktsteckern
DE102019117011B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019121302A1 (de) Siliziumoxidschicht für eine oxidationsbeständigkeit und ihre herstellungsverfahren
DE102019107491B4 (de) Einstellen der Schwellenspannung durch metastabile Plasmabehandlung
DE102019117322A1 (de) Silizium-mischschicht zur blockierung von diffusion
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE102019129773B4 (de) Transistoren mit reduzierten defekten und verfahren zu deren herstellung
DE102019121152A1 (de) Sperrfreier ansatz zur bildung von kontaktstiften
DE102018112656A1 (de) Ausbilden von siliziumnitridschicht mit niedriger spannung durch wasserstoffbehandlung
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen
DE102019121169A1 (de) Spaltfüllung mit einer kohlenstoff- und stickstoff-dotierten schicht
DE102019116063B4 (de) Source/drain-isolationsstruktur und verfahren dafür
DE102019129768B4 (de) Verfahren zur herstellung von halbleitervorrichtungen und halbleitervorrichtung
DE102021116076A1 (de) Halbleitervorrichtung und verfahren
DE102020131319A1 (de) Ausbildung einer zusammengesetzten Austrittsarbeitsschicht unter Verwendung des gleichen Austrittsarbeitsmaterials
DE102021100467A1 (de) Halbleitervorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication