DE102017124086A1 - Halbleitervorrichtung und Herstellungsverfahren - Google Patents

Halbleitervorrichtung und Herstellungsverfahren Download PDF

Info

Publication number
DE102017124086A1
DE102017124086A1 DE102017124086.1A DE102017124086A DE102017124086A1 DE 102017124086 A1 DE102017124086 A1 DE 102017124086A1 DE 102017124086 A DE102017124086 A DE 102017124086A DE 102017124086 A1 DE102017124086 A1 DE 102017124086A1
Authority
DE
Germany
Prior art keywords
layer
dopants
dielectric layer
metal layer
capping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017124086.1A
Other languages
English (en)
Inventor
Tsan-Chun Wang
Chun-Feng Nieh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017124086A1 publication Critical patent/DE102017124086A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Halbleitervorrichtung und ein Herstellungsverfahren werden bereitgestellt. In einigen Ausführungsformen wird ein divergenter Ionenstrahl dafür verwendet, Ionen in eine Kappschicht zu implantieren, wobei sich die Kappschicht über einer ersten Metallschicht, einer dielektrischen Schicht und einer Grenzflächenschicht über einer Halbleiterrippe befindet. Die Ionen werden dann aus der Kappschicht in eine oder mehrere der ersten Metallschicht, der dielektrischen Schicht und der Grenzflächenschicht getrieben.

Description

  • HINTERGRUND
  • Halbleitervorrichtungen werden in einer Vielzahl verschiedener elektronischer Anwendungen verwendet, wie zum Beispiel Personalcomputer, Mobiltelefone, Digitalkameras und sonstige elektronische Geräte. Halbleitervorrichtungen werden in der Regel hergestellt, indem nacheinander verschiedene isolierende oder dielektrischen Schichten, leitfähige Schichten und Halbleiterschichten von Material über einem Halbleitersubstrat abgeschieden werden und die verschiedenen Materialschichten mittels Lithografie und Ätzprozessen strukturiert werden, um Schaltkreiskomponenten und -elemente darauf zu bilden.
  • Die Halbleiterindustrie erhöht weiterhin die Integrationsdichte verschiedener elektronischer Komponenten (zum Beispiel Transistoren, Dioden, Widerstände, Kondensatoren, usw.) durch unablässige Verkleinerung der Mindestgröße von Strukturelementen, wodurch mehr Komponenten auf einer bestimmten Fläche integriert werden können. In dem Maße aber, wie die Mindestgrößen von Strukturelementen verringert werden, entstehen weitere Probleme in jedem der verwendeten Prozesse, und diese weiteren Probleme müssen gelöst werden.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen werden. Es ist anzumerken, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung besser verständlich zu machen.
    • 1A-1B veranschaulichen eine Halbleiterrippe über einem Substrat gemäß einigen Ausführungsformen.
    • 2 veranschaulicht das Abscheiden einer Grenzflächenschicht, einer dielektrischen Schicht und einer ersten Metallschicht gemäß einigen Ausführungsformen.
    • 3 veranschaulicht einen ersten Ausheilungsprozess gemäß einigen Ausführungsformen.
    • 4 veranschaulicht das Abscheiden einer Kappschicht gemäß einigen Ausführungsformen.
    • 5A-5B veranschaulichen einen Implantierungsprozess gemäß einigen Ausführungsformen.
    • 6 veranschaulicht einen zweiten Ausheilungsprozess gemäß einigen Ausführungsformen.
    • 7 veranschaulicht das Entfernen der Kappschicht gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale dieser Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Des Weiteren kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Im Folgenden werden Ausführungsformen mit Bezug auf einen Halbleiterfertigungsprozessknoten beschrieben, wie zum Beispiel einen 20 nm-Prozessknoten, einen 9 nm-Prozessknoten, einen 7 nm-Prozessknoten oder dergleichen, in dem ein Metall-Gate unter Verwendung eines Implantierungsprozesses hergestellt werden kann, um das Metall-Gate und die Kanalleistung zu optimieren. Jedoch können die beschriebenen Ausführungsformen in einer breiten Vielfalt von Prozessen und Vorrichtungen verwendet werden und sind nicht auf die oben angeführten Ausführungsformen beschränkt.
  • Wir wenden uns nun den 1A-1B zu, wo eine Halbleitervorrichtung 100 veranschaulicht ist, die ein Substrat 101 mit Rippen 103 enthält (vom Rest des Substrats 101 durch eine Strichlinie 102 abgetrennt), die sich zwischen ersten Gräben 105, die innerhalb des Substrats 101 ausgebildet sind, und ersten Isolierregionen 107 innerhalb der ersten Gräben 105 befinden. In einer Ausführungsform kann das Substrat 101 zum Beispiel Volumensilizium, dotiert oder undotiert, Germanium, ein III-V-Material (wie zum Beispiel Galliumarsenid, Indiumarsenid oder dergleichen) oder eine aktive Schicht eines Halbleiter-auf-Isolator (SOI)-Substrats umfassen. Allgemein umfasst ein SOI-Substrat eine Schicht eines Halbleitermaterials, wie zum Beispiel Silizium, die auf einer Isolatorschicht ausgebildet ist. Die Isolatorschicht kann zum Beispiel eine vergrabene Oxid (BOX)-Schicht oder eine Siliziumoxidschicht sein. Die Isolatorschicht ist auf einem Substrat angeordnet, in der Regel einem Silizium- oder Glassubstrat. Es können auch andere Substrate, wie zum Beispiel ein mehrschichtiges oder Gradientensubstrat, verwendet werden.
  • Die Rippen 103 und die ersten Gräben 105 können aus dem Substrat 101 gebildet werden. In einer Ausführungsform können die Rippen 103 aus dem Substrat 101 gebildet werden, indem zunächst eine strukturierte Maske (in den 1A-1B nicht separat veranschaulicht) über dem Substrat 101 gebildet wird. Das Material der strukturierten Maske, wie zum Beispiel Siliziumnitrid, Siliziumoxid, Kombinationen davon oder dergleichen, wird anschließend beispielsweise unter Verwendung von Fotolithografietechniken strukturiert. Allgemein beinhalten Fotolithografietechniken das Abscheiden eines Photoresistmaterials und das Bestrahlen des Photoresistmaterials gemäß einer Struktur. Danach wird das Photoresistmaterial entwickelt, um einen Abschnitt des Photoresistmaterials zu entfernen. Das übrige Photoresistmaterial schützt das darunterliegende Material während anschließender Verarbeitungsschritte, wie zum Beispiel Ätzen. In diesem Fall wird das Photoresistmaterial dafür verwendet, die strukturierte Maske herzustellen, um die Rippen 103 und die ersten Gräben 105 zu definieren.
  • Nachdem die strukturierte Maske gebildet wurde, können die Rippen 103 unter Verwendung eines subtraktiven Ätzprozesses zusammen mit der strukturierten Maske 106 gebildet werden, um einen erhöhten Abschnitt mit Seitenwänden zu bilden, wobei die Seitenwände eine (001)-Fläche umfassen können. Zum Beispiel können freiliegende Abschnitte des Substrats 101 geätzt werden, um die Rippen 103 und die ersten Gräben 105 aus dem Substrat 101 zu bilden. In einer Ausführungsform kann das Substrat 101 zum Beispiel durch HBr/O2-, HBr/Cl2/O2- oder SF6/Cl2-Plasma geätzt werden. In einer Ausführungsform können die Rippen 103 so strukturiert werden, dass sie letztendlich für einen Kanal in einer Halbleitervorrichtung, wie zum Beispiel einem Fin-Feldeffekttransistor (FinFET), verwendet werden.
  • Wie jedoch dem Durchschnittsfachmann einleuchtet, soll der oben beschriebene subtraktive Prozess zum Bilden der Rippen 103 lediglich veranschaulichend sein und ist nicht dafür vorgesehen, die Ausführungsformen einzuschränken. Vielmehr kann jeder beliebige geeignete Prozess, wie zum Beispiel ein epitaxialer Wachstumsprozess unter Verwendung des Substrats 101 und einer Maske, verwendet werden, um die Rippen 103 zu bilden. Es kann jeder geeignete Prozess zum Bilden der Rippen 103 aus dem Substrat 101 verwendet werden, und alle diese Prozesse sollen in vollem Umfang im Geltungsbereich der Ausführungsformen enthalten sein.
  • Nachdem die ersten Gräben 105 und die Rippen 103 gebildet wurden, können die ersten Gräben 105 mit einem dielektrischen Material gefüllt werden, und das dielektrische Material kann innerhalb der ersten Gräben 105 ausgespart werden, um die ersten Isolierregionen 107 zu bilden. Das dielektrische Material kann ein Oxidmaterial, ein Hochdichtes-Plasma (HDP)-Oxid oder dergleichen sein. Das dielektrische Material kann, nach einem optionalen Reinigen und Auskleiden der ersten Gräben 105, unter Verwendung entweder eines chemischen Aufdampfungs (CVD)-Verfahrens (zum Beispiel des HARP-Prozesses), eines Hochdichten-Plasma-CVD-Verfahrens oder eines anderen geeigneten Bildungsverfahrens, das im Stand der Technik bekannt ist, gebildet werden.
  • Die ersten Gräben 105 können durch Überfüllen der ersten Gräben 105 und des Substrats 101 mit dem dielektrischen Material und anschließendes Entfernen des überschüssigen Materials außerhalb der ersten Gräben 105 und der Rippen 103 durch einen geeigneten Prozess wie zum Beispiel chemisch-mechanisches Polieren (CMP), einen Ätzvorgang, eine Kombination davon oder dergleichen gefüllt werden. In einer Ausführungsform entfernt der Abtragsprozess auch jegliches dielektrische Material, das sich über den Rippen 103 befindet, dergestalt, dass das Entfernen des dielektrischen Materials die Oberfläche der Rippen 103 für weitere Verarbeitungsschritte freilegt.
  • Nachdem die ersten Gräben 105 mit dem dielektrischen Material gefüllt wurden, kann das dielektrische Material dann von der Oberfläche der Rippen 103 fort ausgespart werden. Das Aussparen kann ausgeführt werden, um mindestens einen Abschnitt der Seitenwände der Rippen 103 neben der Oberseite der Rippen 103 freizulegen. Das dielektrische Material kann unter Verwendung eines Nassätzvorgangs ausgespart werden, indem die Oberseite der Rippen 103 in ein Ätzmittel, wie zum Beispiel HF, getaucht wird, obgleich auch andere Ätzmittel, wie zum Beispiel H2, und andere Verfahren, wie zum Beispiel ein reaktives Ionenätzen, ein Trockenätzen mit Ätzmitteln wie zum Beispiel NH3/NF3, chemischer Oxidabtrag oder trockene chemische Reinigung, verwendet werden können. Das dielektrische Material kann auf eine Entfernung von der Oberfläche der Rippen 103 zwischen etwa 50 Å und etwa 500 Å, wie zum Beispiel etwa 400 Å, ausgespart werden. Außerdem kann das Aussparen auch alles übrig gebliebene dielektrische Material entfernen, das befindet über den Rippen 103 sich, um sicherzustellen, dass die Rippen 103 für die weitere Verarbeitung frei liegen.
  • Wie dem Durchschnittsfachmann jedoch einleuchtet, brauchen die oben beschriebenen Schritte nur ein Teil des Gesamtprozessflusses zu sein, der zum Ausfüllen und Aussparen des dielektrischen Materials verwendet wird. Zum Beispiel können auch Auskleidungsschritte, Reinigungsschritte, Ausheilungsschritte, Spaltausfüllschritte, Kombinationen davon und dergleichen verwendet werden, um die ersten Gräben 105 zu bilden und mit dem dielektrischen Material auszufüllen. Alle potenziellen Prozessschritte sollen in vollem Umfang im Geltungsbereich der hier besprochenen Ausführungsform enthalten sein.
  • 2 veranschaulicht eine Anordnung einer Grenzflächenschicht 201, einer dielektrischen Schicht mit hohem k-Wert 203 und einer ersten Metallschicht 205 über den Rippen 103. In einer Ausführungsform wird die Grenzflächenschicht 201 verwendet, um Schäden zwischen den Rippen 103 und beispielsweise der dielektrischen Schicht mit hohem k-Wert 203 (wie weiter unten beschrieben) zu reduzieren. In einer Ausführungsform umfasst die Grenzflächenschicht 201 ein Puffermaterial, wie zum Beispiel Siliziumoxid, obgleich jedes geeignete Material verwendet werden kann. Die Grenzflächenschicht 201 kann unter Verwendung eines Prozesses wie zum Beispiel CVD, PVD oder auch Oxidation der Rippen 103 auf eine Dicke zwischen etwa 1 Å und etwa 20 Å, wie zum Beispiel etwa 9 Å, gebildet werden. Jedoch können jeder geeignete Prozess oder alle geeigneten Dicken verwendet werden.
  • Nachdem die Grenzflächenschicht 201 gebildet wurde, kann die dielektrische Schicht mit hohem k-Wert 203 über der Grenzflächenschicht 201 gebildet werden. In einer Ausführungsform ist die dielektrische Schicht mit hohem k-Wert 203 ein Material mit hohem k-Wert, wie zum Beispiel HfO2, HfSiO, HfSiON, HfTaO, HfTiO, HfZrO, LaO, ZrO, Ta2O5, Kombinationen davon oder dergleichen, das durch einen Prozess wie zum Beispiel Atomschichtabscheidung, chemische Aufdampfung oder dergleichen abgeschieden wird. Die dielektrische Schicht mit hohem k-Wert 203 kann auf eine Dicke zwischen etwa 5 Å und etwa 200 Å, wie zum Beispiel etwa 16 Å, abgeschieden werden, obgleich jedes geeignete Material und jede geeignete Dicke verwendet werden kann.
  • Die erste Metallschicht 205 kann neben der dielektrischen Schicht mit hohem k-Wert 203 gebildet werden und kann aus einem metallischen Material wie zum Beispiel TiN, TiAlN, TaC, TaCN, TaSiN, Mn, Zr, Ti, TaN, Ru, Mo, WN, anderen Metalloxiden, Metallnitriden, Metallsilikaten, Übergangsmetalloxiden, Übergangsmetallnitriden, Übergangsmetallsilikaten, Oxynitriden von Metallen, Metallaluminaten, Zirkonsilikat, Zirkonaluminat, Kombinationen davon oder dergleichen gebildet werden. Die erste Metallschicht 205 kann unter Verwendung eines Abscheidungsprozesses wie zum Beispiel Atomschichtabscheidung, chemischer Aufdampfung, Sputtern oder dergleichen auf eine Dicke zwischen etwa 5 Å und etwa 200 Å, wie zum Beispiel etwa 16 Å, abgeschieden werden, obgleich jeder geeignete Abscheidungsprozess oder jede geeignete Dicke verwendet werden kann.
  • 3 veranschaulicht, dass, nachdem das erste Metallmaterial 205 gebildet wurde, ein erster Ausheilungsprozess (in 3 durch die Wellenlinien dargestellt, die mit der Bezugzahl 301 versehen sind) ausgeführt werden kann. In einer Ausführungsform kann der erste Ausheilungsprozess 301 eine thermische Ausheilung sein, wobei das Substrat 101 beispielsweise in einem Ofen in einer inerten Atmosphäre erwärmt wird. Der erste Ausheilungsprozess 301 kann bei einer Temperatur zwischen etwa 600°C und etwa 900°C, wie zum Beispiel etwa 850°C, ausgeführt werden und kann über eine Zeit zwischen etwa 1 s und etwa 1 min, wie zum Beispiel etwa 0,5 min, fortgesetzt werden.
  • 4 veranschaulicht, dass, nachdem der erste Ausheilungsprozess 301 vollendet wurde, eine Kappschicht 401 über der ersten Metallschicht 205 ausgebildet wird, um die darunterliegende erste Metallschicht 205 vor Beschädigung während der anschließenden Verarbeitung zu schützen. In einer Ausführungsform ist die Kappschicht 401 Silizium, obgleich auch andere geeignete Materialien, wie zum Beispiel SiN, SiCN, SiON, SiC, Si-reiches Oxid, Kombinationen davon oder dergleichen verwendet werden können, und die Kappschicht 401 kann durch CVD, einen Aufschleuder-Glas-Prozess, fließfähige CVD, Atomschichtabscheidung (ALD), Molekularschichtabscheidung (MLD) oder dergleichen gebildet werden. Die Kappschicht 401 kann auf eine Dicke zwischen etwa 5 Å und etwa 40 Å, wie zum Beispiel etwa 30 Å, gebildet werden. Jedoch können auch alle anderen geeigneten Materialien, Prozesse und Dicken verwendet werden.
  • 5A-5B veranschaulichen einen Implantierungsprozess (in 5A durch die Linien mit der Bezugzahl 501 dargestellt), der verwendet wird, um das Einarbeiten eines ersten Dotanden in die Rippen 103, die Grenzflächenschicht 201, die dielektrische Schicht mit hohem k-Wert 203 und die erste Metallschicht 205 zu unterstützen, indem zunächst der erste Dotand in die Kappschicht 401 implantiert wird. In einer Ausführungsform ist der erste Dotand ein Material, das helfen kann, die Anzahl der Sauerstoff-Leerstellen zu reduzieren, die Anzahl der offenen Siliziumbindungen zu verringern oder schwache Silizium-Wasserstoff-Bindungen zu mindern. Jedes davon kann die Gesamtleistung der Halbleitervorrichtung 100 verschlechtern. Zum Beispiel wird in Ausführungsformen, in denen die Rippen 103, die erste Metallschicht 205 Titannitrid ist, die dielektrische Schicht mit hohem k-Wert 203 Hafniumoxid ist und die Grenzflächenschicht 201 Siliziumoxid ist, der erste zu implantierende Dotand Fluor sein, obgleich auch alle anderen geeigneten Dotanden, wie zum Beispiel Kohlenstoff und Stickstoff, verwendet werden können.
  • 5B veranschaulicht einen Ionenimplantierer 500, der während des Ionenimplantierungsprozesses 501 verwendet werden kann, um den ersten Dotanden in die Kappschicht 401 zu implantieren. In einer Ausführungsform kann der Ionenimplantierer 500 eine Ionenquelle 516, einen Massenanalysemagneten 503, einen Linearbeschleuniger 505, eine Konvergierungseinheit 502, eine Öffnung 517, eine Endstation 507, eine Waferhandhabungseinheit 509 und eine Steuereinheit 511 zum Steuern des Betriebes des Ionenimplantierers 500 enthalten. Jedes dieser Teile wird in den folgenden Absätzen besprochen.
  • Die Ionenquelle 516 erzeugt einen Ionenstrahl 513. Da jedoch die Ionenquelle 516 Ionen erzeugt, die einen Bereich eines Ladung-zu-Masse-Verhältnisses haben, und nur ein bestimmter Bereich von Ionen zur Implantierung geeignet ist, wird der Ionenstrahl 513 auf den Massenanalysemagneten 503 gerichtet, um elektromagnetisch jene Ionen, die ein gewünschtes Ladung-zu-Masse-Verhältnis zur Implantierung haben, von jenen Ionen zu trennen, die ein unerwünschtes Ladung-zu-Masse-Verhältnis haben. Nachdem ein kohärenter Ionenstrahl 515 eines geeigneten Ladung-zu-Masse-Verhältnisses erhalten wird, wird der kohärente Ionenstrahl 515 zu dem Linearbeschleuniger 505 gesendet.
  • Der Linearbeschleuniger 505 wird dafür verwendet, dem kohärenten Ionenstrahl 515 zusätzliche Energie zu verleihen, während er den Linearbeschleuniger 505 passiert. Der Linearbeschleuniger 505 verleiht diese zusätzliche Energie unter Verwendung einer Reihe von Elektroden (nicht gezeigt), die ein elektromagnetisches Feld generieren, das, wenn der kohärente Ionenstrahl 515 das Feld passiert, den kohärenten Ionenstrahl 515 beschleunigt. Der Linearbeschleuniger 505 kann das elektromagnetische Feld periodisch im zeitlichen Verlauf variieren oder kann die Phase des elektromagnetischen Feldes justieren, um Ionen mit unterschiedlichen Atomzahlen sowie Ionen mit unterschiedlichen Anfangsgeschwindigkeiten verarbeiten zu können.
  • Nachdem der kohärente Ionenstrahl 515 den Linearbeschleuniger 505 passiert hat, wird der kohärente Ionenstrahl 515 durch die Konvergierungseinheit 502 geleitet, die dafür verwendet wird, die Konvergenz und Divergenz des kohärenten Ionenstrahls 515 (der von dem Linearbeschleuniger 505 als ein im Wesentlichen paralleler Strahl ankommt) zu modifizieren. In einer Ausführungsform umfasst die Konvergierungseinheit 502 eine oder mehrere (wie zum Beispiel drei) Mehrpol-Linsen, wie zum Beispiel eine Gleichförmigkeits-Mehrpol-Linse und eine Kollimator-Mehrpol-Linse. Jedoch kann jede geeignete Anzahl und Art von Linsen verwendet werden.
  • In einer bestimmten Ausführungsform umfasst die Konvergierungseinheit 502 eine oder mehrere Quadrupol-Linsen. Zum Beispiel kann die Konvergierungseinheit 502 drei Quadrupol-Linsen umfassen, wie zum Beispiel eine erste Quadrupol-Linse 504, eine zweite Quadrupol-Linse 506 und eine dritte Quadrupol-Linse 508. Jede der ersten Quadrupol-Linse 504, der zweiten Quadrupol-Linse 506 und der dritten Quadrupol-Linse 508 kann separat eine Magnetfeldlinse oder eine Elektrofeldlinse sein. Jedoch kann jede geeignete Einheit, die die Konvergenz und Divergenz des kohärenten Ionenstrahls 515 modifizieren kann, verwendet werden.
  • In einer bestimmten Ausführungsform, in der die erste Quadrupol-Linse 504 eine Elektrofeldlinse ist, umfasst die erste Quadrupol-Linse 504 ein erstes Paar Elektroden 510, die einander in einer ersten Richtung gegenüberliegen, und ein zweites Paar Elektroden 512, die einander in einer zweiten Richtung, senkrecht zu der ersten Richtung, gegenüberliegen. Somit kann durch Variieren des elektrischen Potenzials zu dem ersten Paar Elektroden 510 eine erste Abstoßungs- oder Anziehungskraft an die einzelnen Ionen in dem kohärenten Ionenstrahl 515 in der ersten Richtung angelegt werden. Außerdem kann durch Variieren des elektrischen Potenzials zu dem zweiten Paar Elektroden 512 eine zweite Abstoßungs- oder Anziehungskraft an die einzelnen Ionen in dem kohärenten Ionenstrahl 515 in der zweiten Richtung angelegt werden. Darum hilft die Steuerung und Anwendung der ersten Quadrupol-Linse 504, die Konvergenz und Divergenz der Ionen in dem kohärenten Ionenstrahl 515 zu steuern.
  • Außerdem kann die zweite Quadrupol-Linse 506 ähnlich der ersten Quadrupol-Linse 504 sein (sie kann zum Beispiel ein erstes Paar Elektroden und ein zweites Paar Elektroden haben), kann aber so gesteuert werden, dass elektrische Potenziale, die den elektrischen Potenzialen, die an das erste Paar Elektroden 510 und das zweite Paar Elektroden 512 (in der ersten Quadrupol-Linse 504) angelegt werden, entgegengesetzt sind. Somit kann die zweite Quadrupol-Linse 506 helfen, den kohärenten Ionenstrahl in der ersten Richtung und der zweiten Richtung gegenüber der ersten Quadrupol-Linse 504 zu modifizieren.
  • Und schließlich kann in einer Ausführungsform, in der die Konvergierungseinheit 502 die dritte Quadrupol-Linse 508 verwendet, die dritte Quadrupol-Linse 508 ähnlich der ersten Quadrupol-Linse 504 sein. Zum Beispiel kann die dritte Quadrupol-Linse 508 ein erstes Paar Elektroden und ein zweites Paar Elektroden haben und kann durch Anlegen von elektrischen Potenzialen gesteuert, die ähnlich oder gar die gleichen sind wie die elektrischen Potenziale, die an das erste Paar Elektroden 510 und das zweite Paar Elektroden 512 (in der ersten Quadrupol-Linse 504) angelegt werden. Jedoch kann in anderen Ausführungsformen die dritte Quadrupol-Linse 508 von der ersten Quadrupol-Linse 504 verschieden sein.
  • Nachdem der kohärente Ionenstrahl 515 die Konvergierungseinheit 502 passiert hat, passiert der kohärente Ionenstrahl 515 eine Öffnung 517, um die Divergenz des kohärenten Ionenstrahls 515 weiter zu verstärken und zu steuern. In einer Ausführungsform ist die Öffnung 517 eine Öffnung mit einer justierbaren Breite, die die Größenordnung des kohärenten Ionenstrahls 515 justieren kann. Zum Beispiel kann die Öffnung 517 justierbare und bewegliche Platten umfassen, dergestalt, dass eine Beabstandung zwischen den Platten justiert werden kann, wodurch eine Justierung der Strahlstromgrößenordnung ermöglicht wird.
  • Gewünschtenfalls kann auch eine Schikane (in 5B nicht separat veranschaulicht) zwischen der Konvergierungseinheit 502 und der Endstation 507 verwendet werden. In einer Ausführungsform wird die Schikane dafür verwendet, den Pfad des kohärenten Ionenstrahls 515 zu der gewünschten endgültigen Position (zum Beispiel auf das Substrat 101) zu richten und zu biegen. Jedoch kann jede geeignete Vorrichtung verwendet werden.
  • Nachdem der kohärente Ionenstrahl 515 beschleunigt wurde (durch den Linearbeschleuniger 505) und die Divergenz des kohärenten Ionenstrahls 515 modifiziert wurde (durch die Konvergierungseinheit 502), wird der kohärente Ionenstrahl 515 auf die Endstation 507 gerichtet. Die Endstation 507 kann die Waferhandhabungseinheit 509 aufnehmen, die das Substrat 101 handhabt, in das Ionen aus dem kohärenten Ionenstrahl 515 implantiert werden. Die Waferhandhabungseinheit 509 wird dafür verwendet, das Substrat 101 relativ zu dem kohärenten Ionenstrahl 515 zu bewegen, um verschiedene Sektionen des Substrats 101 mit dem kohärenten Ionenstrahl 515 zu bestrahlen. Zum Beispiel kann die Waferhandhabungseinheit 509 zwei Motoren (nicht gezeigt) umfassen, die dafür verwendet werden können, die Position des Substrats 101 in mindestens zwei Richtungen, wie zum Beispiel einer x-Richtung, und einer y-Richtung, relativ zu dem kohärenten Ionenstrahl 515 zu steuern.
  • Wie jedoch dem Durchschnittsfachmann einleuchtet, ist das Bewegen des Substrats 101 relativ zu dem kohärenten Ionenstrahl 515 lediglich ein beispielhaftes Verfahren zum Bestrahlen verschiedener Sektionen des Substrats 101 mit dem kohärenten Ionenstrahl 515. Andere geeignete Verfahren, wie zum Beispiel die Verwendung von Ablenkungselektroden entlang des Pfades des kohärenten Ionenstrahls 515 zum Verschieben der Richtung des kohärenten Ionenstrahls 515 relativ zu dem Substrat 101 anstelle des Verschiebens des Substrats 101 relativ zu dem kohärenten Ionenstrahl 515 unter Verwendung eines Mehrwafer-Rotationssystems zum Bestrahlen mehrerer Wafer nacheinander, oder die Verwendung von Winkelimplantierungsverfahren, kommen ebenfalls in Betracht. Diese Verfahren und alle anderen geeigneten Verfahren zum Bestrahlen verschiedener Abschnitte des Substrats 101 mit dem kohärenten Ionenstrahl 515 sollen in vollem Umfang in den Geltungsbereich der vorliegenden Offenbarung aufgenommen sein.
  • Die Steuereinheit 511 wird dafür verwendet, die Betriebsparameter des Ionenimplantierers 500 während des Betriebes zu steuern. Die Steuereinheit 511 kann entweder in Hardware oder in Software implementiert werden, und die Parameter können festcodiert sein oder in die Steuereinheit 511 über einen Eingabeport eingegeben werden. Die Steuereinheit 511 kann dafür verwendet werden, Parameter zu speichern und zu steuern, die mit dem Betrieb des Ionenimplantierers 500 verknüpft sind, wie zum Beispiel der gewünschte Ionenstrahlstrom, der Strom zu den Beschleunigerelektroden und dergleichen. Außerdem kann die Steuereinheit 511 auch dafür verwendet werden, die Waferhandhabungseinheit 509 und insbesondere die Geschwindigkeit der Motoren der Waferhandhabungseinheit 509 zu steuern, die wiederum die Geschwindigkeit des Substrats 101 mit Bezug auf den kohärenten Ionenstrahl 515 steuern.
  • Wir wenden uns nun den 5A-5B zu. Um den ersten Dotanden (zum Beispiel Fluorionen) in die Kappschicht 401 zu implantieren, wird das Substrat 101 auf der Waferhandhabungseinheit 509 angeordnet, und der kohärente Ionenstrahl 515 wird generiert. Außerdem wird der kohärente Ionenstrahl 515, während er die Konvergierungseinheit 502 und die Öffnung 517 passiert, in einen divergenten Ionenstrahl 519 umgewandelt. In einer Ausführungsform hat der divergente Ionenstrahl 519 eine Intensitätsdivergenz von parallel zwischen etwa ± 0,1° und etwa ± 20°, wie zum Beispiel etwa ± 10°. Jedoch kann jede geeignete Divergenz verwendet werden, die größer als 0° ist.
  • Außerdem kann der Ionenimplantierungsprozess 501 auf einem Energieniveau ausgeführt werden, das eine Implantierung der ersten Dotanden in die Kappschicht 401 erlaubt, aber hilft, Schäden an den darunterliegenden Schichten (zum Beispiel der ersten Metallschicht 205, der dielektrischen Schicht mit hohem k-Wert 203, der Grenzflächenschicht 201 und den Rippen 103) zu minimieren oder zu vermeiden. Zum Beispiel kann in einer Ausführungsform der Ionenimplantierungsprozess 501 mit einer sub-keV-Implantierung ausgeführt werden, wie zum Beispiel etwa 300 eV. Jedoch kann jede geeignete Implantierungsleistung verwendet werden.
  • Durch die Verwendung des divergenten Ionenstrahls 519 (anstelle eines parallelen Ionenstrahls) kann eine bessere Konformalität der ersten Dotanden in der Kappschicht 401 erreicht werden. Zum Beispiel können in einer Ausführungsform die ersten Dotanden in der Kappschicht 401 auf einer Flächenkonzentration des Ionenimplantierers bei einer Neigung von null Grad zwischen etwa 5 × 1013 Atomen/cm2 und etwa 5 × 1015 Atomen/cm2, wie zum Beispiel etwa 8 × 1014 Atomen/cm2, implantiert werden.
  • 6 veranschaulicht, dass, nachdem der erste Implantierungsprozess 501 ausgeführt wurde, ein zweiter Ausheilungsprozess (in 6 durch die Wellenlinien mit der Bezugzahl 601 dargestellt) ausgeführt werden kann, um die ersten Dotanden aus der Kappschicht 401 heraus in eine oder mehrere der ersten Metallschicht 205, der dielektrischen Schicht mit hohem k-Wert 203, der Grenzflächenschicht 201 und der Rippen 103 hinein zu treiben. In einer Ausführungsform kann der zweite Ausheilungsprozess 601 eine Spitzenausheilung sein, wobei das Substrat 101 beispielsweise in einem Ofen in einer Inertatmosphäre erwärmt wird. Der zweite Ausheilungsprozess 601 kann bei einer Temperatur zwischen etwa 800°C und etwa 1000°C, wie zum Beispiel etwa 903°C, ausgeführt werden und kann über eine Dauer zwischen etwa 0,5 s und etwa 1 min, wie zum Beispiel etwa 1 s, fortgesetzt werden.
  • Durch die Verwendung des zweiten Ausheilungsprozesses 601 können die ersten Dotanden, die zuvor in die Kappschicht 401 implantiert worden waren, aus ihrer Position (wo sie implantiert waren) in der Kappschicht 401 heraus und in eine oder mehrere der ersten Metallschicht 205, der dielektrischen Schicht mit hohem k-Wert 203, der Grenzflächenschicht 201 und der Rippen 103 hinein getrieben werden. Darum wird durch die Verwendung eines Diffusionsprozesses zum Anordnen der ersten Dotanden in der ersten Metallschicht 205, der dielektrischen Schicht mit hohem k-Wert 203, der Grenzflächenschicht 201 und der Rippen 103 ein anderer Konzentrationsgradient ungleich null in jeder der ersten Metallschicht 205, der dielektrischen Schicht mit hohem k-Wert 203, der Grenzflächenschicht 201 und der Rippen 103 ausgebildet.
  • Zum Beispiel kann in einer Ausführungsform, in der die erste Metallschicht 205 Titannitrid ist und der erste Dotand Fluor ist, die erste Metallschicht 205 eine erste Fläche haben (die in Richtung der Kappschicht 401 weist), die eine erste Konzentration zwischen etwa 1 × 1020/ cm3 und etwa 1 × 1022/ cm3, wie zum Beispiel etwa 1 × 1021/ cm3, hat. Außerdem hat die erste Metallschicht 205 eine zweite Fläche (die zum Beispiel von der Kappschicht 401 fort und in Richtung der dielektrischen Schicht mit hohem k-Wert 203 weist), die eine zweite Konzentration hat, die niedriger ist als die erste Konzentration, und zum Beispiel eine zweite Konzentration zwischen etwa 1 × 1019/ cm3 und etwa 1 × 1021/ cm3, wie zum Beispiel etwa 1 × 1020/ cm3, aufweist, um einen Konzentrationsgradienten durch die erste Metallschicht 205 hindurch zu erhalten, der eine kleinste Konzentration von etwa 1 × 1021/ cm3 und eine maximale Konzentration von etwa 1 × 1020/ cm3, wie zum Beispiel etwa 5 × 1020/ cm3, hat. Jedoch kann jede geeignete Konzentration verwendet werden.
  • Außerdem kann in Ausführungsformen, in denen sich die ersten Dotanden in die dielektrische Schicht mit hohem k-Wert 203 hinein erstrecken, ebenfalls ein Konzentrationsgradient in der dielektrischen Schicht mit hohem k-Wert 203 gefunden werden. Zum Beispiel hat in einer Ausführungsform, in der der erste Dotand Fluor ist und die dielektrische Schicht mit hohem k-Wert 203 Hafniumoxid ist, die dielektrische Schicht mit hohem k-Wert 203 einen dritte Fläche (die in Richtung der ersten Metallschicht 205 weist), die eine dritte Konzentration zwischen etwa 1 × 1019/ cm3 und etwa 1 × 1021/ cm3, wie zum Beispiel etwa 1 × 1020/ cm3, hat. Außerdem hat die dielektrische Schicht mit hohem k-Wert 203 eine vierte Fläche (die zum Beispiel von der ersten Metallschicht 205 fort weist), die eine vierte Konzentration hat, die niedriger ist als die dritte Konzentration, und zum Beispiel eine vierte Konzentration zwischen etwa 1 × 1019/ cm3 und etwa 1 × 1020/ cm3, wie zum Beispiel etwa 5 × 1019/ cm3, aufweist, um einen Konzentrationsgradient durch die dielektrische Schicht mit hohem k-Wert 203 hindurch zwischen etwa 1 × 1020/ cm3 und etwa 5 × 1019/ cm3, wie zum Beispiel etwa 7 × 1019/ cm3, zu erhalten. Jedoch kann jede geeignete Konzentration verwendet werden.
  • Außerdem kann in Ausführungsformen, in denen sich die ersten Dotanden in die Grenzflächenschicht 201 hinein erstrecken, ebenfalls ein Konzentrationsgradient in der Grenzflächenschicht 201 gefunden werden. Zum Beispiel hat in einer Ausführungsform, in der der erste Dotand Fluor ist und die Grenzflächenschicht 201 Siliziumdioxid ist, die Grenzflächenschicht 201 eine fünfte Fläche (die in Richtung der dielektrischen Schicht mit hohem k-Wert 203 weist), die eine fünfte Konzentration zwischen etwa 1 × 1018/ cm3 und etwa 1 x 1019/ cm3, wie zum Beispiel etwa 5 × 1018/ cm3, hat. Außerdem hat die Grenzflächenschicht 201 eine sechste Fläche (die zum Beispiel von der dielektrischen Schicht mit hohem k-Wert 203 fort weist), die eine sechste Konzentration hat, die niedriger ist als die fünfte Konzentration, und zum Beispiel eine sechste Konzentration zwischen etwa 1 × 1018/ cm3 und etwa 1 × 1019/ cm3, wie zum Beispiel etwa 3 × 1018/ cm3, aufweist, um einen Konzentrationsgradienten durch die Grenzflächenschicht 201 hindurch zwischen etwa 5 × 1018/ cm3 und etwa 3 × 1018/ cm3, wie zum Beispiel etwa 4 × 1018/ cm3, zu erhalten. Jedoch kann jede geeignete Konzentration verwendet werden.
  • Und schließlich kann in Ausführungsformen, in denen die ersten Dotanden sich in die Rippen 103 erstrecken, ebenfalls ein Konzentrationsgradient in den Rippen 103 gefunden werden. Zum Beispiel haben in einer Ausführungsform, in der der erste Dotand Fluor ist und die Rippen 103 Silizium sind, die Rippen 103 eine siebente Fläche (die in Richtung der Grenzflächenschicht 201 weist), die eine siebente Konzentration zwischen etwa 1 × 1018/ cm3 und etwa 1 × 1019/ cm3, wie zum Beispiel etwa 3 × 1018/ cm3, hat. Außerdem reduziert sich die Konzentration der ersten Dotanden in den Rippen 103 weiter in einer Richtung von der siebenten Fläche fort, bis die Konzentration null erreicht. In einer bestimmten Ausführungsform diffundieren die ersten Dotanden in die Rippen 103 um eine Distanz zwischen etwa 1 nm und etwa 5 nm, wie zum Beispiel etwa 2 nm, um einen Konzentrationsgradienten durch die Rippen 103 hindurch zwischen etwa 3 × 1018/ cm3 und etwa 5 × 1017/ cm3, wie zum Beispiel etwa 1 × 1018/ cm3, zu erhalten. Jedoch können jede geeignete Konzentration und Tiefe verwendet werden.
  • Durch Implantieren des Fluors in jede der verschiedenen Schichten können mehrere Probleme gleichzeitig gelöst werden. Zum Beispiel kann mit Bezug auf Ausführungsformen, bei denen die Grenzflächenschicht 201 Siliziumdioxid ist und die Rippen 103 Silizium sind, die Schnittstelle zwischen dem Siliziumdioxid und dem Silizium verstärkt werden. Zum Beispiel kann durch Ersetzen von Bindungen, wie zum Beispiel einer Silizium-Wasserstoff-Bindung (die einen Bindungsstärke von etwa 3,18 eV haben kann) durch Bindungen, die stärker sind, wie zum Beispiel eine Silizium-Fluor-Bindung (die eine Bindungsstärke von etwa 5,73 eV haben kann), die Bindung zwischen den Rippen 103 und der Grenzflächenschicht 201 verstärkt werden. Darum wird die Gesamtschnittstellenpassivierung verstärkt.
  • Außerdem passiviert der erste Dotand durch Diffundieren des ersten Dotanden (zum Beispiel Fluor) in die dielektrische Schicht mit hohem k-Wert 203 auch spontan Sauerstoff-Leerstellen V0, die in der dielektrischen Schicht mit hohem k-Wert 203 auftreten können. Zum Beispiel tritt in einer Ausführungsform, in der die dielektrische Schicht mit hohem k-Wert 203 Hafniumoxid ist, durch spontanes Reagieren von Fluor, das durch die dielektrische Schicht mit hohem k-Wert 203 diffundiert, mit Sauerstoff-Leerstellen V0, die bereits vorhanden sind, das Fluor in einer exothermen Reaktion, die 2,5 eV frei setzt, an die Stelle der Sauerstoff-Leerstellen V0. Dadurch wird die Anzahl der Sauerstoff-Leerstellen V0 in der dielektrischen Schicht mit hohem k-Wert 203 verringert oder beseitigt, wodurch auch alle verbleibenden Spaltzustände in der dielektrischen Schicht mit hohem k-Wert 203 reduziert oder beseitigt.
  • Und schließlich wird die Konzentration der ersten Dotanden in den ersten Seitenwänden der Rippen 103 durch Verwendung des divergenten Ionenstrahls 519 zum Erreichen einer konformaleren Implantierung in die Kappschicht 401 und anschließendes Hineintreiben des ersten Dotanden in die Rippen 103 erhöht. Zum Beispiel kann unter Verwendung des divergenten Ionenstrahls 519 und der oben beschriebenen Prozesse die Konzentration der ersten Dotanden entlang der Seitenwände der Rippen 103 zwischen etwa 3 % und etwa 4 % gegenüber der Seitenwandkonzentration erhöht werden, die ohne den divergenten Ionenstrahl 519 erhalten werden würde. Darum kann eine konformalere Dotierung der Rippen 103 (zum Beispiel zwischen der Oberseite und den Seitenwänden der Rippen 103) erhalten werden, wie zum Beispiel eine Konformalität von weniger als etwa 3 × 1020/ cm3.
  • Durch Verwendung des ersten Dotanden können alle diese Probleme gelöst oder gemindert werden. Darum kann der Kanalwiderstand (Rch) von Bauelementen, die aus den Rippen 103 gebildet werden, verbessert werden. Zum Beispiel kann in einem Bauelement vom n-Typ mit ultraniedriger Spannungsschwelle der Kanalwiderstand Rch von 1,42 kΩ/Rippe auf etwa 1,32 kΩ/Rippe verbessert werden. Außerdem kann in einem Bauelement vom p-Typ mit ultraniedriger Spannungsschwelle der Kanalwiderstand Rch von etwa 2,03 kΩ/Rippe auf etwa 1,98 kΩ/Rippe verbessert werden.
  • 7 veranschaulicht, dass, nachdem das zweite Ausheilen 601 ausgeführt wurde, die Kappschicht 401 entfernt werden kann. In einer Ausführungsform kann das Entfernen der Kappschicht 401 beispielsweise unter Verwendung eines Ätzprozesses ausgeführt werden, wie zum Beispiel eines Nassätzprozesses oder Trockenätzprozesses, der Ätzmittel verwendet, die für das Material der Kappschicht 401 selektiv sind. Zum Beispiel kann in einer Ausführungsform, in der die Kappschicht 401 Silizium ist, die Kappschicht 401 unter Verwendung eines Nassätzprozesses mit einem Ätzmittel wie zum Beispiel verdünnter HF entfernt werden. Jedoch kann jeder geeignete Prozess zum Entfernen verwendet werden.
  • Durch Verwendung der Kappschicht 401 zum Aufnehmen der Implantierung der ersten Dotanden und anschließendes Entfernen der Kappschicht 401 können Schäden durch den Ionenimplantierungsprozess 501 in der ersten Metallschicht 205, der dielektrischen Schicht mit hohem k-Wert 203, der Grenzflächenschicht 201 und den Rippen 103 in der endgültigen Struktur der Halbleitervorrichtung 100 vermieden werden. Insbesondere werden eventuelle Schäden durch den Ionenimplantierungsprozess 501 größtenteils auf die Kappschicht 401 begrenzt, die anschließend nach der Übertragung der ersten Dotanden aus der Kappschicht 401 entfernt wird.
  • Optional können die Rippen 103 nach der Diffusion der ersten Dotanden dotiert werden, um Source/Drain-Regionen zu bilden. In einer Ausführungsform kann ein Dotand vom n-Typ oder ein Dotand vom p-Typ (je nach dem gewünschten Bauelement) in den Rippen 103 implantiert werden. Außerdem kann, nachdem die Dotanden vom n-Typ oder die Dotanden vom p-Typ implantiert wurden, ein Aktivierungsausheilen ausgeführt werden, um die Dotanden vom p-Typ und/oder die Dotanden vom n-Typ zu aktivieren, die implantiert wurden. In einer Ausführungsform kann das Aktivierungsausheilen bei einer Temperatur zwischen etwa 700°C und etwa 1000°C, wie zum Beispiel etwa 850°C, ausgeführt werden. Jedoch kann jede geeignete Temperatur verwendet werden.
  • Außerdem können, nachdem die Kappschicht 401 entfernt wurde, weitere Schritte ausgeführt werden, um die Struktur, die die Rippen 103 umfasst, in einen funktionalen, vollständig verbundenen integrierten Schaltkreis einzubinden. Zum Beispiel können (nicht veranschaulichte) Metallisierungsschichten über den Rippen 103 gebildet werden, während (nicht veranschaulichte) nach unten führende Kontakte gebildet werden können, um eine elektrische Verbindung mit den Rippen 103 und der ersten Metallschicht 205 herzustellen, und die Gesamtstruktur kann dafür verwendet werden, komplexere Vorrichtungen zu bilden, wie zum Beispiel einen Ringoszillator (RO) oder einen impulsgesteuerten Modulator (PCM). In Ausführungsformen, bei denen die Rippen 103 in einen Ringoszillator eingebunden sind, kann die Gleichstromleistung des Ringoszillators, wie der Ion-Strom, ausgehend von einem Basisziel, durch einen elektrischen Prüfschlüssel gemessen, zwischen etwa 1 % (von 70 % auf etwa 71 %) und etwa 2 %, wie zum Beispiel etwa 1,6 %, erhöht werden, was einer besseren Passivierung und einer höheren Mobilität zu verdanken ist, wodurch der Kanalwiderstand der Rippen 103 verringert wird.
  • In einer Ausführungsform enthält ein Verfahren das Implantieren von Dotanden in eine Kappschicht, wobei sich die Kappschicht über einer ersten Metallschicht, einer ersten dielektrischen Schicht und einer Halbleiterrippe befindet, wobei das Implantieren der Dotanden mit einem divergenten Ionenstrahl ausgeführt wird; und das Treiben der Dotanden aus der Kappschicht in die erste dielektrische Schicht durch die erste Metallschicht. In einer Ausführungsform umfasst das Treiben der Dotanden des Weiteren das Treiben der Dotanden in eine Grenzflächenschicht, die sich zwischen der ersten dielektrischen Schicht und der Halbleiterrippe befindet. In einer Ausführungsform umfassen die Dotanden Fluor. In einer Ausführungsform hat der divergente Ionenstrahl eine Strahlintensität, die bei ± 10° am größten ist. In einer Ausführungsform enthält das Verfahren des Weiteren das Entfernen der Kappschicht nach dem Treiben der Dotanden aus der Kappschicht in die erste dielektrische Schicht. In einer Ausführungsform umfasst die Kappschicht Silizium. In einer Ausführungsform umfasst die erste dielektrische Schicht Hafniumoxid.
  • In einer anderen Ausführungsform enthält ein Verfahren zur Herstellung einer Halbleitervorrichtung Folgendes: Bilden einer Rippe über einem Halbleitersubstrat; Aufbringen einer ersten dielektrischen Schicht über der Rippe; Aufbringen einer ersten Metallschicht über der ersten dielektrischen Schicht; Aufbringen einer Kappschicht über der ersten Metallschicht; Implantieren von Dotanden in die Kappschicht unter Verwendung eines divergenten Ionenstrahls; Treiben der Dotanden in die erste Metallschicht; und Entfernen der Kappschicht. In einer Ausführungsform wird das Treiben der Dotanden in die erste Metallschicht mindestens teilweise durch ein Ausheilen ausgeführt. In einer anderen Ausführungsform ist das Ausheilen eine Spitzenausheilung. In einer Ausführungsform beschädigt das Implantieren der Dotanden in die Kappschicht die Kappschicht ohne Beschädigen der ersten Metallschicht. In einer Ausführungsform hat der divergente Ionenstrahl eine Strahlintensität, die bei ± 10° am größten ist. In einer Ausführungsform hat die erste Metallschicht einen ersten Konzentrationsgradienten der Dotanden. In einer Ausführungsform hat die erste dielektrische Schicht einen zweiten Konzentrationsgradienten der Dotanden, der von dem ersten Konzentrationsgradienten verschieden ist.
  • In einer anderen Ausführungsform enthält eine Halbleitervorrichtung eine Halbleiterrippe über einem Substrat; eine Grenzflächenschicht über der Halbleiterrippe, wobei die Grenzflächenschicht einen ersten Konzentrationsgradienten ungleich null eines ersten Dotanden hat; eine dielektrische Schicht mit hohem k-Wert über der Grenzflächenschicht, wobei die dielektrische Schicht mit hohem k-Wert einen zweiten Konzentrationsgradienten ungleich null des ersten Dotanden hat; und eine erste Metallschicht über der dielektrischen Schicht mit hohem k-Wert, wobei die erste Metallschicht einen dritten Konzentrationsgradienten ungleich null des ersten Dotanden hat. In einer Ausführungsform ist der erste Dotand Fluor. In einer Ausführungsform umfasst die Grenzflächenschicht Siliziumoxid. In einer Ausführungsform umfasst die dielektrische Schicht mit hohem k-Wert Hafniumoxid. In einer Ausführungsform umfasst die erste Metallschicht Titannitrid. In einer Ausführungsform ist die dielektrische Schicht mit hohem k-Wert frei von Implantierungsschäden.
  • In einer anderen Ausführungsform enthält ein Verfahren zur Herstellung einer Halbleitervorrichtung Folgendes: Generieren eines Ionenstrahls; Modifizieren einer Konvergenz des Ionenstrahls zum Generieren eines divergenten Ionenstrahls; Implantieren von Ionen aus dem divergenten Ionenstrahl in eine Kappschicht, wobei sich die Kappschicht über einer ersten Metallschicht und einer ersten dielektrischen Schicht befindet; und Treiben von Ionen aus der Kappschicht in die erste Metallschicht und die erste dielektrische Schicht. In einer Ausführungsform hat der divergente Ionenstrahl eine Strahlintensität, die bei ± 10° am größten ist. In einer Ausführungsform umfasst der divergente Ionenstrahl Fluorionen. In einer Ausführungsform enthält das Verfahren des Weiteren das Entfernen der Kappschicht nach dem Treiben der Ionen aus der Kappschicht in die erste Metallschicht.
  • In einer anderen Ausführungsform enthält ein Verfahren zur Herstellung einer Halbleitervorrichtung Folgendes: Bilden einer Kappschicht über einer ersten Metallschicht, wobei die erste Metallschicht über einer Halbleiterrippe liegt; Implantieren eines Dotanden in die Kappschicht, wobei nach dem Implantieren des Dotanden in die Kappschicht, wobei eine Konformalität einer Dotandenkonzentration nach dem Implantieren des Dotanden in die Kappschicht kleiner ist als etwa 3 × 1020/ cm3; und Ausheilen der Kappschicht nach dem Implantieren des Dotanden in die Kappschicht, wobei das Ausheilen der Kappschicht die Dotanden durch die erste Metallschicht treibt. In einer Ausführungsform findet während des Ausheilens der Kappschicht eine exotherme Reaktion in einer dielektrischen Schicht statt, die sich zwischen der Kappschicht und der Halbleiterrippe befindet. In einer Ausführungsform wird das Implantieren des Dotanden mit einem divergenten Ionenstrahl ausgeführt.
  • In einer anderen Ausführungsform enthält eine Halbleitervorrichtung eine Halbleiterrippe über einem Substrat, wobei die Halbleiterrippe ein erstes Element umfasst; eine Grenzflächenschicht über der Halbleiterrippe, wobei die Grenzflächenschicht ein zweites Element und einen ersten Dotanden umfasst, wobei der erste Dotand eine Silizium-Bindungsstärke aufweist, die größer als eine Bindungsstärke zwischen dem ersten Element und dem zweiten Element ist; eine dielektrische Schicht mit hohem k-Wert über der Grenzflächenschicht, wobei die dielektrische Schicht mit hohem k-Wert einen ersten Konzentrationsgradienten des ersten Dotanden aufweist; und eine erste Metallschicht über der dielektrischen Schicht mit hohem k-Wert, wobei die erste Metallschicht einen zweiten Konzentrationsgradienten des ersten Dotanden aufweist. In einer Ausführungsform ist der erste Dotand Fluor. In einer Ausführungsform ist die dielektrische Schicht mit hohem k-Wert Hafniumoxid.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann leuchtet ein, dass er ohne Weiteres die vorliegende Offenbarung als eine Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile der Ausführungsformen zu erreichen, die im vorliegenden Text vorgestellt wurden. Der Fachmann erkennt ebenso, dass solche äquivalenten Konstruktionen nicht vom Wesen und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen daran vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung wobei das Verfahren Folgendes umfasst: Implantieren von Dotanden in eine Kappschicht, wobei sich die Kappschicht über einer ersten Metallschicht, einer ersten dielektrische Schicht und einer Halbleiterrippe befindet, wobei das Implantieren der Dotanden mit einem divergenten Ionenstrahl ausgeführt wird; und Treiben der Dotanden aus der Kappschicht in die erste dielektrische Schicht durch die erste Metallschicht.
  2. Verfahren nach Anspruch 1, wobei das Treiben der Dotanden des Weiteren das Treiben der Dotanden in eine Grenzflächenschicht umfasst, die sich zwischen der ersten dielektrischen Schicht und der Halbleiterrippe befindet.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Dotanden Fluor umfassen.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei das Treiben der Dotanden aus der Kappschicht das Durchführen eines Ausheilungsprozesses umfasst.
  5. Verfahren nach einem der vorangehenden Ansprüche, das des Weiteren das Entfernen der Kappschicht nach dem Treiben der Dotanden aus der Kappschicht in die erste dielektrische Schicht umfasst.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei die Kappschicht Silizium umfasst.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei die erste dielektrische Schicht Hafniumoxid umfasst.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren Folgendes umfasst: Bilden einer Rippe über einem Halbleitersubstrat; Aufbringen einer ersten dielektrischen Schicht über der Rippe; Aufbringen einer ersten Metallschicht über der ersten dielektrischen Schicht; Aufbringen einer Kappschicht über der ersten Metallschicht; Implantieren von Dotanden in die Kappschicht unter Verwendung eines divergenten Ionenstrahls; Treiben der Dotanden in die erste Metallschicht; und Entfernen der Kappschicht.
  9. Verfahren nach Anspruch 8, wobei das Treiben der Dotanden in die erste Metallschicht mindestens teilweise durch ein Ausheilen ausgeführt wird.
  10. Verfahren nach Anspruch 9, wobei das Ausheilen eine Spitzenausheilung ist.
  11. Verfahren nach einem der vorangehenden Ansprüche 8 bis 10, wobei das Implantieren der Dotanden in die Kappschicht die Kappschicht ohne Beschädigen der ersten Metallschicht beschädigt.
  12. Verfahren nach einem der vorangehenden Ansprüche 8 bis 11, wobei die erste Metallschicht Teil eines Metall-Gate ist.
  13. Verfahren nach einem der vorangehenden Ansprüche 8 bis 12, wobei die erste Metallschicht einen ersten Konzentrationsgradienten der Dotanden hat.
  14. Verfahren nach Anspruch 13, wobei die erste dielektrische Schicht einen zweiten Konzentrationsgradienten der Dotanden hat, der von dem ersten Konzentrationsgradienten verschieden ist.
  15. Halbleitervorrichtung, die Folgendes umfasst: eine Halbleiterrippe über einem Substrat; eine Grenzflächenschicht über der Halbleiterrippe, wobei die Grenzflächenschicht einen ersten Konzentrationsgradienten ungleich null eines ersten Dotanden hat; eine dielektrische Schicht mit hohem k-Wert über der Grenzflächenschicht, wobei die dielektrische Schicht mit hohem k-Wert einen zweiten Konzentrationsgradienten ungleich null des ersten Dotanden hat; und eine erste Metallschicht über der dielektrischen Schicht mit hohem k-Wert, wobei die erste Metallschicht einen dritten Konzentrationsgradienten ungleich null des ersten Dotanden hat.
  16. Halbleitervorrichtung nach Anspruch 15, wobei der erste Dotand Fluor ist.
  17. Halbleitervorrichtung nach Anspruch 15 oder 16, wobei die Grenzflächenschicht Siliziumoxid umfasst.
  18. Halbleitervorrichtung nach Anspruch 17, wobei die dielektrische Schicht mit hohem k-Wert Hafniumoxid umfasst.
  19. Halbleitervorrichtung nach Anspruch 18, wobei die erste Metallschicht Titannitrid umfasst.
  20. Halbleitervorrichtung nach einem der vorangehenden Ansprüche 15 bis 19, wobei die dielektrische Schicht mit hohem k-Wert frei von Implantierungsschäden ist.
DE102017124086.1A 2017-08-25 2017-10-17 Halbleitervorrichtung und Herstellungsverfahren Pending DE102017124086A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/687,287 2017-08-25
US15/687,287 US10163657B1 (en) 2017-08-25 2017-08-25 Semiconductor device and method of manufacture

Publications (1)

Publication Number Publication Date
DE102017124086A1 true DE102017124086A1 (de) 2019-02-28

Family

ID=64692214

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017124086.1A Pending DE102017124086A1 (de) 2017-08-25 2017-10-17 Halbleitervorrichtung und Herstellungsverfahren

Country Status (5)

Country Link
US (4) US10163657B1 (de)
KR (1) KR102030722B1 (de)
CN (1) CN109427891B (de)
DE (1) DE102017124086A1 (de)
TW (1) TWI646584B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854459B2 (en) * 2017-09-28 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure passivating species drive-in method and structure formed thereby
US10468258B1 (en) 2018-06-12 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Passivator for gate dielectric
TWI807195B (zh) * 2019-06-28 2023-07-01 美商應用材料股份有限公司 用於改良高k可靠度之摻氟氮化物膜
DE102020130401A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dipolig-gefertigtes high-k-gate-dielektrikum und verfahren zu dessen bildung desselben
US11784052B2 (en) 2020-05-28 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Dipole-engineered high-k gate dielectric and method forming same
CN112420502A (zh) * 2020-11-18 2021-02-26 上海华力集成电路制造有限公司 高介电常数金属栅mos晶体管的制造方法
US11777014B2 (en) * 2021-01-04 2023-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Controlled doping in a gate dielectric layer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076228B2 (en) * 2007-01-29 2011-12-13 Infineon Technologies Ag Low noise transistor and method of making same
US8859377B2 (en) * 2007-06-29 2014-10-14 Texas Instruments Incorporated Damage implantation of a cap layer
US7994051B2 (en) * 2008-10-17 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Implantation method for reducing threshold voltage for high-K metal gate device
US8187928B2 (en) * 2010-09-21 2012-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuits
US8294211B2 (en) * 2010-01-14 2012-10-23 GlobalFoundries, Inc. Semiconductor transistor device structure with back side gate contact plugs, and related manufacturing method
US8890207B2 (en) 2011-09-06 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design controlling channel thickness
US9142650B2 (en) 2013-09-18 2015-09-22 Taiwan Semiconductor Manufacturing Company Limited Tilt implantation for forming FinFETs
TWI501286B (zh) * 2014-06-27 2015-09-21 Advanced Ion Beam Tech Inc 離子佈植機
TWI523084B (zh) 2014-11-11 2016-02-21 漢辰科技股份有限公司 離子佈植法
CN105990240B (zh) * 2015-03-04 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US9978866B2 (en) 2015-04-22 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
WO2016179113A1 (en) 2015-05-07 2016-11-10 Finscale Inc. Super-thin channel transistor structure, fabrication, and applications
KR102443695B1 (ko) * 2015-08-25 2022-09-15 삼성전자주식회사 반도체 소자의 제조 방법
US9627484B1 (en) * 2015-10-12 2017-04-18 International Business Machines Corporation Devices with multiple threshold voltages formed on a single wafer using strain in the high-K layer
US9960053B2 (en) * 2015-12-15 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET doping methods and structures thereof
US9679985B1 (en) * 2016-06-20 2017-06-13 Globalfoundries Inc. Devices and methods of improving device performance through gate cut last process
US10490452B2 (en) * 2017-06-30 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor device
US10714598B2 (en) * 2017-06-30 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Vorlesungsskript TU-Cottbus, Dr. habil. Ulrich Wulf, „Nanotransistoren in höchstintegrierten Schaltungen: SOI FET und FinFET" (https://www.physik.tucottbus.de/users/wulf/Vorlesungen/6Nano15/kapitel.html) *

Also Published As

Publication number Publication date
TW201913746A (zh) 2019-04-01
CN109427891B (zh) 2022-05-03
US20220310405A1 (en) 2022-09-29
US10741412B2 (en) 2020-08-11
KR20190022255A (ko) 2019-03-06
US20190088498A1 (en) 2019-03-21
US11361977B2 (en) 2022-06-14
US20200365414A1 (en) 2020-11-19
US10163657B1 (en) 2018-12-25
KR102030722B1 (ko) 2019-10-11
TWI646584B (zh) 2019-01-01
CN109427891A (zh) 2019-03-05

Similar Documents

Publication Publication Date Title
DE102017124086A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102014115586B4 (de) Integrierte Schaltkreisstruktur mit Substratisolation und undotiertem Kanal
DE102017118199A1 (de) Finfet-vorrichtung und ausbildungsverfahren
DE112010004804B4 (de) Verfahren zum Herstellen von Elementen für eine integrierte Schaltung, insbesondere von FinFETs
DE102015108690B4 (de) Halbleitervorrichtung, die gratstrukturen umfasst, und herstellungsverfahren
DE102014109807B4 (de) Kanal-Verspannungssteuerung für nichtplanare Verbindungshalbleitervorrichtungen
DE102019116996A1 (de) Halbleiterstruktur mit luftspalt und verfahren zum abdichten des luftspalts
US20150255557A1 (en) Semiconductor device and method for manufacturing the same
DE102017128577B4 (de) Ätzprofilsteuerung von polysiliziumstrukturen von halbleitervorrichtungen
DE102019114240A1 (de) Durch schmelzglühen erzeugte source- und drain-bereiche
DE102006035666B3 (de) Verfahren zum Ausbilden einer Halbleiterstruktur
DE102015211087B4 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE102013214436A1 (de) Verfahren zum Bilden einer Halbleiterstruktur, die silizidierte und nicht silizidierte Schaltkreiselemente umfaßt
DE102020125336A1 (de) Pmosfet source drain
DE102019215248A1 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten
DE102020119099A1 (de) Halbleitervorrichtung und verfahren
TWI834903B (zh) 半導體裝置與其形成方法與鰭狀場效電晶體的形成方法
DE102021106285A1 (de) Gate-struktur und verfahren
DE102016113819B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements
DE102019101165A1 (de) Gate-abstandshalterstruktur und verfahren zu deren herstellung
DE102021110375A1 (de) Vergrösserung von abscheidungsfenster
DE102017126544B4 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE102020132562A1 (de) Verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung
DE102020133689A1 (de) Ionenimplantation für nano-fet
DE102020121101A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication