DE102016116467A1 - Atomschichtabscheidungsverfahren und strukturen davon - Google Patents

Atomschichtabscheidungsverfahren und strukturen davon Download PDF

Info

Publication number
DE102016116467A1
DE102016116467A1 DE102016116467.4A DE102016116467A DE102016116467A1 DE 102016116467 A1 DE102016116467 A1 DE 102016116467A1 DE 102016116467 A DE102016116467 A DE 102016116467A DE 102016116467 A1 DE102016116467 A1 DE 102016116467A1
Authority
DE
Germany
Prior art keywords
layer
metal layer
chamber
metal
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016116467.4A
Other languages
English (en)
Inventor
Cheng-Yen Tsai
Hsin-Yi Lee
Weng Chang
Ming-Hsing Tsai
Chung-Chiang WU
Da-Yuan Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/192,570 external-priority patent/US9978601B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016116467A1 publication Critical patent/DE102016116467A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren und eine Struktur zum Ausführen einer der Abscheidung vorausgehenden Behandlung (zum Beispiel einer Austrittsarbeitsschicht) zum Bewerkstelligen einer Austrittsarbeitsabstimmung. In verschiedenen Ausführungsformen wird eine Gate-Dielektrikumschicht über einem Substrat ausgebildet, und eine Austrittsarbeitsmetallschicht wird über der Gate-Dielektrikumschicht abgeschieden. In einigen Ausführungsformen wird ein erster in-situ-Prozess ausgeführt, der einen Vorbehandlungsprozess der Austrittsarbeitsmetallsschicht enthält. Zum Beispiel entfernt der Vorbehandlungsprozess eine oxidierte Schicht der Austrittsarbeitsmetallsschicht, um eine behandelte Austrittsarbeitsmetallschicht zu bilden. In einigen Ausführungsformen wird nach dem Ausführen des ersten in-situ-Prozesses ein zweiter in-situ-Prozess ausgeführt, der einen Abscheidungsprozess einer anderen Metallschicht über der behandelten Austrittsarbeitsmetallschicht enthält.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/244,097, eingereicht am 20. Oktober 2015.
  • HINTERGRUND
  • Die Elektronikindustrie sieht sich einer stetig wachsenden Nachfrage nach kleineren und schnelleren elektronischen Bauelementen gegenüber, die gleichzeitig in der Lage sind, eine größere Anzahl zunehmend komplexer und ausgeklügelter Funktionen zu unterstützen. Dementsprechend gibt es in der Halbleiterindustrie einen fortgesetzten Trend zur Fertigung kostengünstiger und energiesparender integrierter Hochleistungsschaltkreise (ICs). Bisher wurden diese Zielsetzungen zum großen Teil durch Abwärtsskalierung der Abmessungen von Halbleiter-ICs (beispielsweise der Mindestgröße von Strukturelementen) erreicht, wodurch die Produktionseffizienz gesteigert wurde und die Produktionskosten gesenkt wurden. Jedoch hat diese Skalierung auch die Komplexität des Halbleiterfertigungsprozesses erhöht. Darum erfordert die Realisierung weiterer Fortschritte bei den Halbleiter-ICs und -Bauelementen ähnliche Fortschritte bei den Halbleiterfertigungsprozessen und der Halbleiterfertigungstechnologie.
  • Beispielsweise haben metallische Gate-Elektroden und Gate-Dielektrika mit hohem k-Wert die herkömmlichen Polysilizium-Gate-Elektroden und Siliziumdioxid-Dielektrika ersetzt, so dass nun eine der wesentlichen Herausforderungen darin besteht, metallische Elektrodenschichten mit brauchbaren Austrittsarbeitswerten zu finden. Zu diesem Zweck sind eine Vielzahl verschiedener metallischer Elektrodenschichten und Kombinationen davon mit einer Vielzahl verschiedener Austrittsarbeitswerte (beispielsweise nahe einer Leitungsbandkante, nahe einer Valenzbandkante oder nahe der Bandabstandsmitte) auf ihre Anwendbarkeit in einer Vielzahl verschiedener Bauelement-Typen (beispielsweise 2D- und/oder 3D-FETs vom N-Typ oder vom P-Typ) hin untersucht worden. Allgemein ist verschiedenen Austrittsarbeitsabstimmungstechniken viel Aufmerksamkeit gewidmet worden. Jedoch wird in mindestens einigen derzeitigen Prozessen die effektive Austrittsarbeit einer gegebenen metallischen Schicht durch das Fehlen eines brauchbaren Abstimmungsmechanismus beschränkt. Einige herkömmliche Austrittsarbeitsabstimmungsansätze justieren lediglich eine Dicke der metallischen Schicht. Beispielsweise kann gelegentlich eine dickere metallische Schicht in dem Versuch verwendet werden, Austrittsarbeits-Metallbelastungseffekte zu überwinden. Außerdem kann in einigen derzeitigen Prozessen eine schlechte Metallschichtabscheidung Lücken oder Leerstellen in der Metallschicht verursachen, wodurch die Leistung des Bauelements beeinträchtigt wird.
  • Somit haben sich die derzeitigen Techniken nicht in jeder Hinsicht als zufriedenstellend erwiesen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es wird darauf hingewiesen, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
  • 1A ist eine Querschnittsansicht eines MOS-Transistors gemäß einigen Ausführungsformen;
  • 1B ist eine perspektivische Ansicht einer Ausführungsform eines FinFET-Bauelements gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung;
  • 2 ist ein Flussdiagramm eines Verfahrens zum Ausführen einer der Abscheidung vorausgehenden Behandlung einer Austrittsarbeitsschicht gemäß einigen Ausführungsformen;
  • 3A veranschaulicht Querschnittsschaubilder eines ersten Bauelements, das gemäß einem beispielhaften Metall-Gate-Abscheidungsprozess verarbeitet wird, gemäß einigen Ausführungsformen;
  • 3B veranschaulicht Querschnittsschaubilder eines zweiten Bauelements, das gemäß einem beispielhaften Metall-Gate-Abscheidungsprozess verarbeitet wird, gemäß einigen Ausführungsformen;
  • 4A veranschaulicht Querschnittsschaubilder eines ersten Bauelements, das gemäß einem beispielhaften Metall-Gate-Abscheidungsprozess verarbeitet wird und eine in-situ ausgeführte, der Abscheidung vorausgehende Behandlung enthält, gemäß einigen Ausführungsformen;
  • 4B veranschaulicht Querschnittsschaubilder eines zweiten Bauelements, das gemäß einem beispielhaften Metall-Gate-Abscheidungsprozess verarbeitet wird und eine in-situ ausgeführte, der Abscheidung vorausgehende Behandlung enthält, gemäß einigen Ausführungsformen;
  • 5A ist ein Schaubild in Draufsicht eines beispielhaften Mehrkammerverarbeitungssystems gemäß einigen Ausführungsformen;
  • 5B zeigt eine beispielhafte Auflistung möglicher Konfigurationen für jede der Verarbeitungskammern des Verarbeitungssystems von 5A sowie beispielhafte Prozessflüsse, die in-situ ausgeführt werden können, gemäß einigen Ausführungsformen; und
  • 6 veranschaulicht ein Kurvendiagramm, das eine Flachbandspannung (Vfb) als eine Funktion verschiedener Verarbeitungsbedingungen zeigt, gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des hier besprochenen Gegenstandes bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Es ist außerdem anzumerken, dass die vorliegende Offenbarung Ausführungsformen in Form von Verfahren zur Gate-Stapelbildung und verwandter Gate-Stapelstrukturen präsentiert, die in einem beliebigen aus einer Vielzahl verschiedener Bauelement-Typen verwendet werden können. Beispielsweise können Ausführungsformen der vorliegenden Offenbarung verwendet werden, um Gate-Stapel zu bilden, die zur Verwendung in planaren Volumen-Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), Mehr-Gate-Transistoren (planar oder vertikal), wie zum Beispiel FinFET-Bauelementen, Gate-All-Around(GAA)-Bauelementen, Omega-Gate(Ω-Gate)-Bauelementen oder Pi-Gate(Π-Gate)-Bauelementen sowie Dehnungshalbleiterbauelementen, Silizium-auf-Isolator(SOI)-Bauelementen, teilweise verarmten SOI-Bauelementen, vollständig verarmten SOI-Bauelementen oder sonstigen dem Fachmann bekannten Bauelementen geeignet sind. Außerdem können die im vorliegenden Text offenbarten Ausführungsformen zur Bildung von Bauelementen vom P-Typ und/oder vom N-Typ verwendet werden. Der Durchschnittsfachmann erkennt weitere Ausführungsformen von Halbleiterbauelementen, die von Aspekten der vorliegenden Offenbarung profitieren können. Beispielsweise können einige der im vorliegenden Text beschriebenen Ausführungsformen auch bei der Bildung von Kontakten, Durchkontaktierungen oder Interconnect-Verbindungen angewendet werden.
  • Wir gehen zu dem Beispiel von 1A, wo ein MOS-Transistor 100 veranschaulicht ist, der ein Beispiel von lediglich einem einzelnen Bauelement-Typ darstellt, der Ausführungsformen der vorliegenden Offenbarung enthalten kann. Es versteht sich, dass der beispielhafte Transistor 100 in keiner Weise einschränkend sein soll, und der Fachmann erkennt, dass Ausführungsformen der vorliegenden Offenbarung gleichermaßen auf jeden einer Vielzahl verschiedener anderer Bauelement-Typen anwendbar sein können, wie zum Beispiel die oben beschriebenen. Der Transistor 100 wird auf einem Substrat 102 hergestellt und enthält einen Gate-Stapel 104. Das Substrat 102 kann ein Halbleitersubstrat wie zum Beispiel ein Siliziumsubstrat sein. Das Substrat 102 kann verschiedene Schichten enthalten, einschließlich leitfähiger oder isolierender Schichten, die auf dem Substrat 102 ausgebildet sind. Das Substrat 102 kann in Abhängigkeit von den Designanforderungen verschiedene Dotierungskonfigurationen enthalten, wie dem Fachmann bekannt ist. Das Substrat 102 kann auch andere Halbleiter enthalten, wie zum Beispiel Germanium, Siliziumcarbid (SiC), Silizium-Germanium (SiGe) oder Diamant. Alternativ kann das Substrat 102 einen Verbundhalbleiter und/oder einen Legierungshalbleiter enthalten. Des Weiteren kann das Substrat 102 in einigen Ausführungsformen eine Epitaxialschicht (epi-Schicht) enthalten; das Substrat 102 kann zur Leistungssteigerung gedehnt werden; das Substrat 102 kann eine Silizium-auf-Isolator(SOI)-Struktur enthalten; und/oder das Substrat 102 kann andere geeignete Optimierungsmerkmale haben.
  • Der Gate-Stapel 104 enthält ein Gate-Dielektrikum 106 und eine Gate-Elektrode 108, die auf dem Gate-Dielektrikum 130 angeordnet ist. In einigen Ausführungsformen kann das Gate-Dielektrikum 106 eine Grenzflächenschicht enthalten, wie zum Beispiel eine Siliziumoxidschicht (SiO2) oder Siliziumoxynitrid (SiON), wobei eine solche Grenzflächenschicht durch chemische Oxidation, thermische Oxidation, Atomschichtabscheidung (Atomic Layer Deposition, ALD), chemisches Aufdampfen (Chemical Vapor Deposition, CVD) und/oder andere geeignete Verfahren ausgebildet werden kann. In einigen Beispielen enthält das Gate-Dielektrikum 106 eine dielektrische Schicht mit hohem k-Wert, wie zum Beispiel Hafniumoxid (HfO2). Alternativ kann die dielektrische Schicht mit hohem k-Wert auch andere Dielektrika mit hohem k-Wert enthalten, wie zum Beispiel TiO2, HfZrO, Ta2O3, HfSiO4, ZrO2, ZrSiO2, LaO, AlO, ZrO, TiO, Ta2O5, Y2O3, SrTiO3 (STO), BaTiO3 (BTO), BaZrO, HfZrO, HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, (Ba, Sr)TiO3 (BST), Al2O3, Si3N4, Oxynitride (SiON), Kombinationen davon oder andere geeignete Materialien. Zu Gate-Dielektrika mit hohem k-Wert im Sinne des vorliegenden Textes gehören dielektrische Materialien mit einer hohen Dielektrizitätskonstante, beispielsweise größer als die von thermischem Siliziumoxid (etwa 3,9). In weiteren Ausführungsformen kann das Gate-Dielektrikum 106 Siliziumdioxid oder andere geeignete Dielektrika enthalten. Das Gate-Dielektrikum 106 kann durch ALD, physikalisches Aufdampfen (Physical Vapor Deposition, PVD), Oxidation und/oder andere geeignete Verfahren ausgebildet werden. In einigen Ausführungsformen kann die Gate-Elektrode 108 als Teil eines Gate-First- oder Gate-Last(beispielsweise Replacement-Gate)-Prozesses abgeschieden werden. In verschiedenen Ausführungsformen enthält die Gate-Elektrode 108 eine leitfähige Schicht, wie zum Beispiel W, TiN, TaN, WN, Re, Ir, Ru, Mo, Al, Cu, Co, Ni, Kombinationen davon und/oder andere geeignete Zusammensetzungen. In einigen Beispielen kann die Gate-Elektrode 108 ein erstes metallisches Material für einen Transistor vom N-Typ und ein zweites metallisches Material für einen Transistor vom P-Typ enthalten. Somit kann der Transistor 100 eine duale Austrittsarbeit-Metall-Gate-Konfiguration enthalten. Zum Beispiel kann das erste metallische Material (zum Beispiel für Bauelemente vom N-Typ) Metalle mit einer Austrittsarbeit enthalten, die im Wesentlichen auf eine Austrittsarbeit des Substratleitungsbandes oder wenigstens im Wesentlichen auf eine Austrittsarbeit des Leitungsbandes einer Kanalregion 114 des Transistors 100 ausgerichtet ist. Gleichermaßen kann das zweite metallische Material (zum Beispiel für Bauelemente vom P-Typ) Metalle mit einer Austrittsarbeit enthalten, die im Wesentlichen auf eine Austrittsarbeit des Substratsvalenzbandes oder wenigstens im Wesentlichen auf eine Austrittsarbeit des Valenzbandes der Kanalregion 114 des Transistors 100 ausgerichtet ist. Somit kann die Gate-Elektrode 104 eine Gate-Elektrode für den Transistor 100 bereitstellen, einschließlich sowohl Bauelementen vom N-Typ als auch vom P-Typ. In einigen Ausführungsformen kann die Gate-Elektrode 108 alternativ oder zusätzlich eine Polysiliziumschicht enthalten. In verschiedenen Beispielen kann die Gate-Elektrode 108 mittels PVD, CVD, Elektronenstrahl(e-beam)-Aufdampfung und/oder andere geeignete Prozesse ausgebildet werden. In einigen Ausführungsformen werden Seitenwandabstandshalter an Seitenwänden des Gate-Stapels 104 ausgebildet. Ein solcher Seitenwandabstandshalter kann ein dielektrisches Material wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid oder Kombinationen davon enthalten.
  • Der Transistor 100 enthält des Weiteren eine Source-Region 110 und eine Drain-Region 112, die jeweils innerhalb des Halbleitersubstrats 102 neben und auf jeder Seite des Gate-Stapels 104 ausgebildet sind. In einigen Ausführungsformen enthalten die Source- und Drain-Regionen 110, 112 diffundierte Source/Drain-Regionen, Ionen-implantierte Source/Drain-Regionen, epitaxial gezüchtete Regionen oder eine Kombination davon. Die Kanalregion 114 des Transistors 100 ist als die Region zwischen den Source- und Drain-Regionen 110, 112 unter dem Gate-Dielektrikum 106 und innerhalb des Halbleitersubstrats 102 definiert. Die Kanalregion 114 hat eine zugehörige Kanallänge „L” und eine zugehörige Kanalbreite „W”. Wenn eine Vorspannung größer als eine Schwellenspannung (Vt) (d. h. Abschaltspannung) für den Transistor 100 an die Gate-Elektrode 108 zusammen mit einer gleichzeitig angelegten Vorspannung zwischen den Source- und Drain-Regionen 110, 112 angelegt wird, so fließt ein elektrischer Strom (zum Beispiel ein Transistor-Ansteuerstrom) zwischen den Source- und Drain-Regionen 110, 112 durch die Kanalregion 114. Der Betrag des Ansteuerstroms, der für eine gegebene Vorspannung entsteht (der zum Beispiel an die Gate-Elektrode 108 oder zwischen den Source- und Drain-Regionen 110, 112 angelegt wird), richtet sich unter anderem nach der Mobilität des Materials, das zum Bilden der Kanalregion 114 verwendet wird. In einigen Beispielen enthält die Kanalregion 114 Silizium (Si) und/oder ein Material mit hoher Mobilität, wie zum Beispiel Germanium, sowie einen der mehreren Verbundhalbleiter oder Legierungshalbleiter, die dem Fachmann bekannt sind. Zu Materialien mit hoher Mobilität gehören jene Materialien mit einer Elektronen- und/oder Lochmobilität größer als Silizium (Si), das eine intrinsische Elektronenmobilität bei Raumtemperatur (300 K) von etwa 1350 cm2/V-s und eine Lochmobilität von etwa 480 cm2/V-s hat.
  • Wir wenden uns 1B zu, wo ein FinFET-Bauelement 150 veranschaulicht ist, das ein Beispiel eines alternativen Bauelement-Typs darstellt, der Ausführungsformen der vorliegenden Offenbarung enthalten kann. Zum Beispiel enthält das FinFET-Bauelement 100 einen oder mehrere Rippen-basierte Mehr-Gate-Feldeffekttransistoren (FETs). Das FinFET-Bauelement 100 enthält ein Substrat 152, mindestens ein Rippenelement 154, das sich von dem Substrat 152 erstreckt, Isolierregionen 156 und eine Gate-Struktur 158, die auf dem und um das Rippen-Element 154 angeordnet ist. Das Substrat 152 kann ein Halbleitersubstrat sein, wie zum Beispiel ein Siliziumsubstrat. In verschiedenen Ausführungsformen kann das Substrat 152 im Wesentlichen das gleiche sein wie das Substrat 102, wie oben beschrieben.
  • Das Rippen-Element 154, wie das Substrat 152, kann Silizium oder einen anderen elementaren Halbleiter, wie zum Beispiel Germanium; einen Verbundhalbleiter, der Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid enthält; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, InGaAs, GaInP und/oder GaInAsP enthält; oder Kombinationen davon umfassen. Die Rippen 154 können unter Verwendung geeigneter Prozesse hergestellt werden, einschließlich Fotolithografie- und Ätzprozessen. Der Fotolithografieprozess kann Folgendes enthalten: Ausbilden einer Fotoresistschicht (Resist), die über dem Substrat (zum Beispiel auf einer Siliziumschicht) liegt, Inkontaktbringen des Resists mit einer Struktur, Ausführen von Brennprozessen nach dem Inkontaktbringen, und Entwickeln des Resists, um ein Maskierungselement zu bilden, das den Resist enthält. In einigen Ausführungsformen kann das Strukturieren des Resists zum Bilden des Maskierungselements unter Verwendung eines Elektronenstrahls(e-beam)-Lithografieprozess ausgeführt werden. Das Maskierungselement kann dann verwendet werden, um Regionen des Substrats zu schützen, während ein Ätz-Prozess Aussparungen in der Siliziumschicht bildet, wodurch eine lange Rippe 154 zurückbleibt. Die Aussparungen können mittels Trockenätzen (zum Beispiel chemischer Oxidabtrag), Nassätzen und/oder anderer geeigneter Prozesse geätzt werden. Es kommen noch zahlreiche andere Ausführungsformen von Verfahren zum Bilden der Rippen 154 auf dem Substrat 102 in Frage.
  • Jede der mehreren Rippen 154 enthält auch eine Source-Region 155 und eine Drain-Region 157, wobei die Source/Drain-Regionen 155, 157 in, auf den und/oder um die Rippen 154 herum gebildet werden. Die Source/Drain-Regionen 155, 157 können epitaxial über den Rippen 154 gezüchtet werden. Außerdem wird eine Kanalregion eines Transistors innerhalb der Rippe 154, die unter der Gate-Struktur 158 liegt, entlang einer Ebene angeordnet, die im Wesentlichen parallel zu einer Ebene verläuft, die durch den Schnitt AA' von 1B definiert wird. In einigen Beispielen enthält die Kanalregion der Rippe ein Material mit hoher Mobilität, wie oben beschrieben.
  • Bei den Isolierregionen 156 kann es sich um Shallow Trench Isolation(STI)-Merkmale handeln. Alternativ können ein Feldoxid, ein LOCOS-Strukturelement und/oder sonstige geeignete Isolationsstrukturelemente auf und/oder in dem Substrat 152 implementiert werden. Die Isolierregionen 156 können aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Fluor-dotiertem Silikatglas (FSG), einem Dielektrikum mit niedrigem k-Wert, Kombinationen davon und/oder sonstigen geeigneten Materialien gebildet werden, die dem Fachmann bekannt sind. In einer Ausführungsform sind die Isolationsstrukturen STI-Strukturelemente und werden durch Ätzen von Gräben in dem Substrat 152 ausgebildet. Die Gräben können dann mit Isoliermaterial gefüllt werden, gefolgt von einem chemisch-mechanischen Polier(CMP)-Prozess. Es sind aber auch andere Ausführungsformen möglich. In einigen Ausführungsformen können die Isolierregionen 156 zum Beispiel eine Mehrschichtstruktur enthalten, die eine oder mehrere Auskleidungsschichten aufweist.
  • Die Gate-Struktur 158 enthält einen Gate-Stapel mit einer Grenzflächenschicht 160, die über der Kanalregion der Rippe 154 ausgebildet wird, eine Gate-Dielektrikumschicht 162, die über der Grenzflächenschicht 160 ausgebildet wird, und eine Metallschicht 164, die über der Gate-Dielektrikumschicht 162 ausgebildet wird. In verschiedenen Ausführungsformen ist die Grenzflächenschicht 160 im Wesentlichen die gleiche wie die Grenzflächenschicht, die als Teil des Gate-Dielektrikums 106 beschrieben ist. In einigen Ausführungsformen ist die Gate-Dielektrikumschicht 162 im Wesentlichen die gleiche wie das Gate-Dielektrikum 106 und kann Dielektrika mit hohem k-Wert ähnlich denen enthalten, die für das Gate-Dielektrikum 106 verwendet werden. Gleichermaßen ist in verschiedenen Ausführungsformen die Metallschicht 164 im Wesentlichen die gleiche wie die oben beschriebene Gate-Elektrode 108. In einigen Ausführungsformen werden Seitenwandabstandshalter an den Seitenwänden der Gate-Struktur 158 ausgebildet. Die Seitenwandabstandshalter können ein dielektrisches Material enthalten, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid oder Kombinationen davon.
  • Ausführungsformen der vorliegenden Offenbarung bieten Vorteile gegenüber dem Stand der Technik, obgleich es sich versteht, dass andere Ausführungsformen andere Vorteile bieten können, dass im vorliegenden Text nicht unbedingt alle Vorteile besprochen werden und dass kein einzelner Vorteil für alle Ausführungsformen in Erscheinung treten muss. Zum Beispiel enthalten im vorliegenden Text besprochene Ausführungsformen Verfahren und Strukturen, die eine der Abscheidung vorausgehende Behandlung (zum Beispiel einer Austrittsarbeitsschicht) und einen anschließenden Atomschichtabscheidungs(ALD)-Prozess (zum Beispiel eine anschließende ALD-Metallschichtabscheidung) sowie die dadurch gebildeten Strukturen betreffen. In einigen Ausführungsformen werden die der Abscheidung vorausgehende Behandlung und der anschließende ALD-Prozess in-situ ausgeführt, wie unten beschrieben. Im Sinne des vorliegenden Textes wird der Begriff „in-situ” dafür verwendet, Prozesse zu beschreiben, die ausgeführt werden, während ein Bauelement oder Substrat innerhalb eines Verarbeitungssystems (zum Beispiel einer Load-Lock-Kammer, einer Transferkammer, einer Verarbeitungskammer oder einer sonstigen strömungsgekoppelten Kammer) verbleibt, und das Verarbeitungssystem es zum Beispiel erlaubt, das Substrat weiterhin unter Vakuumbedingungen zu halten. Insofern kann der Begriff „in-situ” allgemein auch in Bezug auf Prozesse verwendet werden, in denen das verarbeitete Bauelement oder Substrat keinen Kontakt zu einer externen Umgebung (zum Beispiel außerhalb des Verarbeitungssystems) hat. Außerdem werden Ausführungsformen der vorliegenden Offenbarung zwar überwiegend unter Bezug auf Transistoren vom N-Typ besprochen, doch es versteht sich, dass die im vorliegenden Text offenbarten Ausführungsformen gleichermaßen auf Transistoren vom P-Typ angewendet werden können, wobei der Fachmann solche Implementierungen ohne Weiteres zum Beispiel durch Symmetrie zu den unten besprochenen Implementierungen für Bauelemente vom N-Typ herleiten kann.
  • Mindestens einige Ausführungsformen der vorliegenden Offenbarung betreffen die Austrittsarbeitsabstimmung für Bauelemente, die unter Verwendung einer 10-Nanometer- oder 7-Nanometer-Prozesstechnologie hergestellt werden, obgleich es sich versteht, dass die im vorliegenden Text offenbarten Ausführungsformen gleichermaßen auf andere Prozesstechnologien angewendet werden können, ohne den Schutzumfang der vorliegenden Offenbarung zu verlassen. Außerdem können Ausführungsformen der vorliegenden Offenbarung werden gleichzeitig dafür verwendet werden, die Lückenausfüll-Auswirkungen zu mindern (zum Beispiel mittels einer ALD-Verarbeitung). Im Sinne des vorliegenden Textes kann der Begriff „Lückenausfüll-Auswirkungen” dafür verwendet werden, die Herausforderung des Gate-Metall-Ausfüllens zu beschreiben (zum Beispiel in einem Replacement-Metal-Gate-Prozess). In einigen derzeitigen Prozessen kann eine schlechte Metall-Gate-Abscheidung Lücken oder Leerstellen in dem Metall-Gate hervorrufen, wodurch die Bauelement-Leistung beeinträchtigt wird. Ausführungsformen der vorliegenden Offenbarung, die vorteilhafterweise eine ALD-Verarbeitung zur Metall-Gate-Schichtabscheidung verwenden, erbringen hochwertige, konformale Metall-Gate-Schichten, die im Wesentlichen frei von Leerstellen sein können und dadurch effektiv mögliche Probleme mindern, die mit den Lückenausfüll-Auswirkungen zu tun haben. Außerdem wird in mindestens einigen derzeitigen Prozessen (zum Beispiel einigen 10- oder 7-Nanometer-Prozessen) die effektive Austrittsarbeit durch das Fehlen brauchbarer Abstimmungsmechanismen beschränkt. Somit besteht Bedarf an einem effektiven Austrittsarbeitsabstimmungsmechanismus beispielsweise zum weiteren Steigern der Bauelement-Leistung, der über den herkömmlichen Austrittsarbeitsabstimmungsansatz der Schichtdickenjustierung hinausgeht. Zum Beispiel kann in mindestens einigen derzeitigen Prozessen (die zum Beispiel ALD zur Gate-Stapelabscheidung verwenden) die Austrittsarbeitsabstimmung durch die Abscheidung von mehr ALD-Zyklen zum Verringern der Metalloberflächenbelastungseffekte erreicht werden.
  • Wie oben beschrieben, betreffen Ausführungsformen der vorliegenden Offenbarung eine der Abscheidung vorausgehende Behandlung (zum Beispiel einer Austrittsarbeitsschicht) und einen anschließenden ALD-Prozess sowie die dadurch gebildeten Strukturen. Im Sinne des vorliegenden Textes kann der Begriff „der Abscheidung vorausgehende Behandlung” austauschbar mit den Begriffen „Vorbehandlung”, „der Abscheidung vorausgehendes Durchwärmen” oder „Vorab-Durchwärmen” verwendet werden. So basieren verschiedene im vorliegenden Text offenbarte Ausführungsformen auf der Reinigung einer oxidierten Oberfläche (zum Beispiel einer Austrittsarbeitsschicht, auf der anschließend ein ALD-Metallfilm abgeschieden wird) unter Verwendung eines Vorab-Durchwärm- oder Vorbehandlungsprozesses mit einem Chlor [Cl]- und/oder Fluor[F]-basierten Metallvorläufer. Bei Verwendung dieses Vorab-Durchwärm- oder Vorbehandlungsprozesses ist die Austrittsarbeit des anschließend abgeschiedenen ALD-Metallfilms nicht von einer variierenden Substratoberfläche oder Qualität eines darunterliegenden Substrats (wie zum Beispiel einer darunterliegenden Austrittsarbeitsschicht mit einer oxidierten Schicht) abhängig, wodurch die Wachstumsrate (und somit die Dicke) des ALD-Metallfilms verringert werden kann, was eine verbesserte Bauelement-Schwellenspannung (Vt) zur Folge hat. Somit gehören zu mindestens einigen Vorteilen der vorliegenden Offenbarung das Verbessern der Bauelement-Vt unter Verwendung eines Vorab-Durchwärmprozesses mit einem [Cl]- und/oder [F]-basierten Metallvorläufer zum Behandeln einer Austrittsarbeitseinstellschicht (zum Beispiel einer Austrittsarbeitsschicht vom N-Typ) vor der Abscheidung einer zweckmäßigen nächsten Metallschicht (zum Beispiel einer weiteren Austrittsarbeitsschicht, Sperrschicht, Kappschicht oder einer sonstigen zweckmäßigen nächsten Metallschicht), die zusammen oder sequenziell (zum Beispiel in-situ) in einem Verarbeitungssystem, wie zum Beispiel einem Cluster-Werkzeug, ausgeführt wird (zum Beispiel einem ALD-Cluster-Werkzeug, wo Kammern zu einem Cluster zusammengefasst sind). Sicher kann in einigen Ausführungsformen auch eine separate ex-situ-Vorbehandlung (zum Beispiel der Austrittsarbeitsschicht), gefolgt von einer Abscheidung der nächsten Metallschicht, einige Vorteile realisieren (zum Beispiel eine Verbesserung der Schwellenspannung).
  • Oder anders ausgedrückt: Auf der Basis eines freien Oxids unter Verwendung einer Vorab-Durchwärmung mit einem [Cl]/[F]-basierten Metallvorläufer zum Reinigen einer Oxidationsoberfläche einer ALD-Metallfilmoberfläche ist die nächste Austrittsarbeit eines ALD-Metallfilms nicht von verschiedenen Substraten abhängig, um ihre Dickenwachstumsrate zu reduzieren und auch die Vt zu verbessern. Die Vt wird unter Verwendung eines Vorab-Durchwärmprozesses mit einem [Cl]/[F]basierten Metallvorläufer und einer N-Metall-Austrittsarbeitsschichtkammer, die zu einem Cluster verbunden sind, verbessert.
  • Wir wenden uns nun 2 zu, wo ein Verfahren 200 zum Ausführen einer der Abscheidung vorausgehenden Behandlung (zum Beispiel der Austrittsarbeitsschicht) und eines anschließenden ALD-Prozesses gemäß einigen Ausführungsformen veranschaulicht ist. Das Verfahren 200 kann auf einem planaren Einzel-Gate-Bauelement, wie zum Beispiel dem beispielhaften Transistor 100, der oben mit Bezug auf 1A beschrieben wurde, sowie auf einem Mehr-Gate-Bauelement, wie zum Beispiel dem FinFET-Bauelement 150, das oben mit Bezug auf 1B beschrieben wurde, implementiert werden. Somit können ein oder mehrere Aspekte, die oben mit Bezug auf den Transistor 100 und/oder den FinFET 150 besprochen wurden, auch auf das Verfahren 200 Anwendung finden. Sicher kann in verschiedenen Ausführungsformen das Verfahren 200 auf anderen Bauelementen, wie zum Beispiel Gate-All-Around(GAA)-Bauelementen, Omega-Gate(Ω-Gate)-Bauelementen oder Pi-Gate(Π-Gate)-Bauelementen sowie Dehnungshalbleiterbauelementen, Silizium-auf-Isolator(SOI)-Bauelementen, teilweise verarmten SOI-Bauelementen, vollständig verarmten SOI-Bauelementen oder sonstigen dem Fachmann bekannten Bauelementen implementiert werden.
  • Es versteht sich, dass Teile des Verfahrens 200 und/oder beliebige der beispielhaften mit Bezug auf das Verfahren 200 besprochenen Transistorbauelemente durch einen allgemein bekannten Complementary Metal-Oxide-Semiconductor(CMOS)-Technologie-Prozessfluss hergestellt werden können, weshalb einige Prozesse nur kurz im vorliegenden Text beschrieben werden. Des Weiteren versteht es sich, dass beliebige im vorliegenden Text besprochene beispielhafte Transistorbauelemente verschiedene andere Bauelemente und Strukturelemente enthalten können, wie zum Beispiel zusätzliche Transistoren, Bipolar-Übergangsschicht-Transistoren, Widerstände, Kondensatoren, Dioden, Sicherungen usw., aber für ein besseres Verständnis der erfindungsgemäßen Konzepts der vorliegenden Offenbarung vereinfacht werden. Des Weiteren können in einigen Ausführungsformen das oder die im vorliegenden Text offenbarten beispielhaften Transistorbauelemente mehrere Halbleiterbauelemente (zum Beispiel Transistoren) enthalten, die miteinander verbunden sein können. Außerdem können in einigen Ausführungsformen verschiedene Aspekte der vorliegenden Offenbarung auf einen Gate-Last-Prozess oder einen Gate-First-Prozess Anwendung finden.
  • Außerdem können in einigen Ausführungsformen die im vorliegenden Text veranschaulichten beispielhaften Transistorbauelemente eine Darstellung eines Bauelements auf einer Zwischenstufe der Verarbeitung enthalten, wie sie während der Verarbeitung eines integrierten Schaltkreises oder eines Abschnitts davon anzutreffen ist, das Static Random Access Memory (SRAM) und/oder andere Logikschaltkreise, passive Komponenten, wie zum Beispiel Widerstände, Kondensatoren und Induktoren, und aktive Komponenten, wie zum Beispiel P-Kanal-Feldeffekttransistoren (PFETs), N-Kanal-FETs (NFETs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), komplementäre Metall-Oxid-Halbleiter(CMOS)-Transistoren, Bipolartransistoren, Hochspannungstransistoren, Hochfrequenztransistoren, andere Speicherzellen und/oder Kombinationen davon umfassen kann.
  • Wenden wir uns zuerst dem Verfahren 200 zu. Das Verfahren 200 stellt einen allgemeinen Prozessfluss zum Ausführen einer der Abscheidung vorausgehenden Behandlung (zum Beispiel der Austrittsarbeitsschicht) und eines anschließenden ALD-Prozesses gemäß einigen Ausführungsformen bereit. Weitere Details der Prozesse und beispielhaften zugehörigen Strukturen gemäß Ausführungsformen der vorliegenden Offenbarung werden unten ausführlicher mit Bezug auf die Beispiele der 3A/3B und 4A/4B besprochen. Das Verfahren 200 beginnt bei Block 202, wo eine Grenzflächenschicht über dem Substrat 102 ausgebildet wird, wobei die ausgebildete Grenzflächenschicht im Wesentlichen ähnlich der Grenzflächenschicht sein kann, die oben als Teil des Gate-Dielektrikums 106 beschrieben wurde. Das Verfahren 200 schreitet zu Block 204 voran, wo eine dielektrische Schicht mit hohem k-Wert auf der Grenzflächenschicht ausgebildet wird, wobei die dielektrische Schicht mit hohem k-Wert im Wesentlichen der dielektrischen Schicht mit hohem k-Wert ähneln kann, die oben als Teil des Gate-Dielektrikums 106 beschrieben wurde. In einigen Fällen kann eine Kappschicht mit hohem k-Wert über der dielektrischen Schicht mit hohem k-Wert ausgebildet werden.
  • Nach dem Bilden der dielektrischen Schicht mit hohem k-Wert schreitet das Verfahren 200 dann zu Block 206 voran, wo ein Austrittsarbeitsmetall über der dielektrischen Schicht mit hohem k-Wert abgeschieden wird. In einigen Ausführungsformen ist das Austrittsarbeitsmetall Teil der Gate-Elektrode 108, die oben mit Bezug auf 1A beschrieben wurde. Alternativ ist das Austrittsarbeitsmetall in einigen Ausführungsformen Teil der Metallschicht 164, die oben mit Bezug auf 1B beschrieben wurde. Im Sinne des vorliegenden Textes wird der Begriff „Austrittsarbeitsmetall” dafür verwendet, eine Schicht zu beschreiben, die dafür verwendet wird, einen Wert der Austrittsarbeit der Gate-Elektrode 108 einzustellen. In verschiedenen Ausführungsformen kann das Austrittsarbeitsmetall TiN, TaN, TiAlC, TiAl, TiSiN, TaSi, TiAlN, eine Kombination davon oder andere zweckmäßige Metalle enthalten. Somit kann in einigen Ausführungsformen die über der dielektrischen Schicht mit hohem k-Wert abgeschiedene Austrittsarbeitsmetallschicht mehrere Schichten enthalten, die dafür konfiguriert sind, den Wert der Austrittsarbeit der Gate-Elektrode 108 einzustellen. In verschiedenen Beispielen kann das Austrittsarbeitsmetall unter Verwendung von ALD ausgebildet werden. Zum Beispiel kann das Austrittsarbeitsmetall durch ALD bei einer Temperatur von etwa 200–600°C abgeschieden werden. In einigen Fällen kann das Austrittsarbeitsmetall alternativ unter Verwendung von PVD, CVD, Elektronenstrahl(e-beam)-Aufdampfung und/oder andere geeignete Prozesse gebildet werden. In einigen Ausführungsformen kann eine Oberfläche des abgeschiedenen Austrittsarbeitsmetalls (zum Beispiel durch ALD abgeschieden) oxidieren (zum Beispiel aufgrund des Inkontaktbringens mit einer äußeren Umgebung nach der Abscheidung des Austrittsarbeitsmetalls), wodurch eine ALD-Metalloxidationsoberfläche auf der Austrittsarbeitsmetallschicht entsteht.
  • In mindestens einigen derzeitigen Prozessen kann die Oxidation des Austrittsarbeitsmetalls (Bildung der ALD-Metalloxidationsoberfläche) zu einem Belastungseffekt für eine Metallschicht führen, die anschließend auf dem oxidierten Austrittsarbeitsmetall abgeschieden wird. Im Sinne des vorliegenden Textes wird der Begriff „Belastungseffekt” dafür verwendet, eine unerwünschte Änderung von Charakteristika oder Eigenschaften der auf dem oxidierten Austrittsarbeitsmetall abgeschiedenen Metallschicht infolge des oxidierten Austrittsarbeitsmetalls zu beschreiben. Ausführungsformen der vorliegenden Offenbarung erlauben das Entfernen (oder wesentliche Entfernen) der oxidierten Schicht des Austrittsarbeitsmetalls vor der Abscheidung einer anschließenden Metallschicht, wodurch die gewünschten Charakteristika oder Eigenschaften der anschließend abgeschiedenen Metallschicht beibehalten werden.
  • Das Verfahren 200 schreitet dann zu Block 208 voran, wo ein Vorbehandlungsprozess des Austrittsarbeitsmetalls ausgeführt wird. In einer Ausführungsform des Blocks 208 kann die ALD-Metalloxidationsoberfläche (zum Beispiel die oxidierte Schicht des Austrittsarbeitsmetalls) durch einen Vorbehandlungsprozess abgetragen werden, der einen Cl-basierten oder F-basierten Metallvorläufer enthält, um die ALD-Metalloxidationsoberfläche vor dem Abscheiden eines anschließenden Metallfilms über dem Austrittsarbeitsmetall zu behandeln. In einigen Ausführungsformen enthält der Cl-basierte oder F-basierte Metallvorläufer TiClx, TaClx, TiFx, HfClx, WFx oder WClx, wobei „x” ungefähr gleich 1–6 ist. In verschiedenen Ausführungsformen sind der Vorbehandlungsprozess und die folgende Metallfilmabscheidung zum Beispiel ein in-situ-Prozess, der innerhalb eines Verarbeitungssystems, wie zum Beispiel eines ALD-Cluster-Werkzeugs, ausgeführt wird. Zum Beispiel kann der Cl-basierte oder F-basierte Metallvorläufer während des Vorbehandlungsprozesses in eine Verarbeitungskammer des Verarbeitungssystems (wo zum Beispiel die Verarbeitungskammer das Substrat mit der ALD-Metalloxidationsoberfläche enthält) zum Beispiel bei einer Vorbehandlungsverarbeitungstemperatur von etwa 300–1000°C und mit einer Strömungsrate von etwa 100–8000 Standardkubikzentimetern pro Minute (sccm) eingebracht werden. In verschiedenen Beispielen werden die Vorbehandlungsverarbeitungsbedingungen (zum Beispiel einschließlich der Auswahl des Cl-basierten oder F-basierten Metallvorläufers, der Vorbehandlungstemperatur und der Strömungsrate des Cl-basierten oder F-basierten Metallvorläufers) so ausgewählt, dass eine thermische chemische Reaktion zwischen dem Cl-basierten oder F-basierten Metallvorläufer und der ALD-Metalloxidationsoberfläche induziert wird, dergestalt, dass infolge des Vorbehandlungsprozesses die oxidierte Schicht des Austrittsarbeitsmetalls abgetragen oder fortgereinigt wird, wodurch eine nicht-oxidierte, saubere Austrittsarbeitsmetalloberfläche zurückbleibt. Sicher kann in einigen Ausführungsformen eine separate ex-situ-Vorbehandlung (zum Beispiel der Austrittsarbeitsschicht), gefolgt von einer Abscheidung der nächsten Metallschicht, ebenfalls einige Vorteile realisieren (zum Beispiel eine Verbesserung der Schwellenspannung).
  • Nach dem Vorbehandlungsprozess schreitet das Verfahren 200 dann zu Block 210 voran, wo eine nächste (anschließende) Metallschicht über dem vorbehandelten Austrittsarbeitsmetall abgeschieden wird. In einigen Ausführungsformen enthält die nächste Metallschicht eine N-Metallschicht (wie zum Beispiel TiAlC) und eine TiN-Schicht über der N-Metallschicht, und in einigen Beispielen kann die nächste Metallschicht durch ALD abgeschieden werden. Zum Beispiel kann in einigen Ausführungsformen die nächste Metallschicht auch Teil der Gate-Elektrode 108 sein, die oben mit Bezug auf 1A beschrieben wurde. Alternativ kann in einigen Ausführungsformen die nächste Metallschicht auch Teil der Metallschicht 164 sein, die oben mit Bezug auf 1B beschrieben wurde. Außerdem können in einigen Ausführungsformen die nächste Metallschicht oder die nächsten Metallschichten, die über der vorbehandelten Austrittsarbeitsschicht abgeschieden werden, eine oder mehrere andere Schichten (zum Beispiel zusätzlich zu den oben beschriebenen) enthalten. In einigen Fällen können die eine oder die mehreren nächsten Metallschichten und alle sonstigen Schichten, die über der vorbehandelten Austrittsarbeitsschicht abgeschieden werden, auch dafür verwendet werden, den Wert der Austrittsarbeit der Gate-Elektrode 108 einzustellen. Da die oxidierte Schicht des Austrittsarbeitsmetalls während des Vorbehandlungsprozesses gereinigt oder entfernt wurde, wie oben beschrieben, kann insbesondere die nächste Metallschicht auf der nicht-oxidierten, sauberen Austrittsarbeitsmetalloberfläche abgeschieden werden. Dadurch bleiben die gewünschten Charakteristika oder Eigenschaften der abgeschiedenen nächsten Metallschicht erhalten, als die nächste Metallschicht unterliegt keinen Belastungseffekten (zum Beispiel aufgrund einer oxidierten Schicht) des darunterliegenden Austrittsarbeitsmetalls. Als ein weiteres Ergebnis führen Ausführungsformen der vorliegenden Offenbarung zu Bauelementen (zum Beispiel dem Transistor 100) mit einer verbesserten Schwellenspannung und verbesserter Bauelement-Zuverlässigkeit.
  • Das gemäß dem Verfahren 200 hergestellte Bauelement (zum Beispiel der Transistor 100) kann einer Weiterverarbeitung unterzogen werden, um verschiedene dem Fachmann bekannte Strukturelemente und Regionen zu bilden. Zum Beispiel kann eine anschließende Verarbeitung verschiedene Kontakte, Durchkontaktierungen und Leitungen sowie Mehrschicht-Interconnect-Strukturelemente (zum Beispiel Metallschichten und Zwischenschicht-Dielektrika) auf dem Substrat, welches das Bauelement enthält, bilden, die dafür konfiguriert sind, die verschiedenen Strukturelemente zu verbinden, um einen funktionalen Schaltkreis zu bilden, der ein oder mehrere Bauelemente (zum Beispiel einen oder mehrere Transistoren 100) enthalten kann. Wenn wir das Beispiel weiter verfolgen, so kann eine Mehrschicht-Zwischenverbindung vertikale Interconnect-Verbindungen, wie zum Beispiel Durchkontaktierungen oder Kontakte, und horizontale Interconnect-Verbindungen, wie zum Beispiel metallische Leitungen, enthalten. Die verschiedenen Zwischenverbindungsstrukturelemente können verschiedene leitfähige Materialien, einschließlich Kupfer, Wolfram und/oder Silicid, verwenden. In einem Beispiel wird ein Damascene- und/oder Dual-Damascene-Prozess verwendet, um eine Kupfer-basierte Mehrschicht-Zwischenverbindungsstruktur zu bilden. Darüber hinaus können zusätzliche Prozessschritte vor, während und nach dem Verfahren 200 implementiert werden, und einige oben beschriebene Prozessschritte können gemäß verschiedenen Ausführungsformen des Verfahrens 200 ersetzt oder weggelassen werden.
  • Wir wenden uns nun den 3A/3B und 4A/4B zu, in denen Prozessflüsse für beispielhafte Metall-Gate-Abscheidungsprozesse veranschaulicht sind. Insbesondere veranschaulichen die 3A und 3B einen Prozessfluss für einen Metall-Gate-Abscheidungsprozess, wobei der Vorbehandlungsprozess des Austrittsarbeitsmetalls und die Abscheidung der nächsten Metallschicht (zum Beispiel TiAlC) auf dem vorbehandelten Austrittsarbeitsmetall nicht in-situ ausgeführt werden. Alternativ veranschaulichen die 4A und 4B einen Prozessfluss für einen Metall-Gate-Abscheidungsprozess gemäß verschiedenen Ausführungsformen, bei denen der Vorbehandlungsprozess des Austrittsarbeitsmetalls und die Abscheidung der nächsten Metallschicht auf dem vorbehandelten Austrittsarbeitsmetall in-situ ausgeführt werden. Es ist anzumerken, dass die 3A/3B und 4A/4B beispielhafte Zusammensetzungen für das Übereinanderstapeln von Schichten (zum Beispiel für einen Metall-Gate-Stapel) veranschaulichen. Diese beispielhaften Zusammensetzungen dienen lediglich der besseren Verständlichkeit und sollen keine Beschränkung auf das darstellen, was hier ausdrücklich beansprucht wird. Verschiedene Zusammensetzungen im Rahmen des Schutzumfangs der vorliegenden Offenbarung können (zum Beispiel innerhalb eines einzelnen Gate-Stapels) eine oder mehrere Austrittsarbeitsschichten, eine oder mehrere Sperrschichten, eine oder mehrere Kappschichten, eine oder mehrere Metallfüllschichten, eine oder mehrere Polysiliziumschichten, eine oder mehrere Silicid-Schichten, eine oder mehrere dotierte Schichten oder andere zweckmäßige Schichten enthalten, einschließlich jener Schichten – und/oder über jene Schichten hinaus –, die im vorliegenden Text ausdrücklich erwähnt sind und die nach Bedarf oder Wunsch für eine gegebene Technologie oder Anwendung konfiguriert werden können. Außerdem können in einigen Ausführungsformen der Vorbehandlungsprozess und die anschließende Metallschichtabscheidung für einen gegebenen Gate-Stapel mehrmals wiederholt werden. In einigen Beispielen kann der Vorbehandlungsprozess mehrfach wiederholt werden, um eine bestimmte Metallschicht (zum Beispiel eine bestimmte Austrittsarbeitsmetallschicht) vor der Abscheidung einer anschließenden Metallschicht zu behandeln.
  • Beginnend mit den beispielhaften Prozessen der 3A/3B, veranschaulicht 3A ein Verfahren 302 für die Bildung eines veranschaulichenden Gate-Stapels, der für einen ersten Bauelement-Typ (zum Beispiel für ein Bauelement vom N-Typ mit ultraniedriger Schwellenspannung (N-uLVT)) verwendet werden kann, und 3B veranschaulicht ein Verfahren 304 für die Bildung eines veranschaulichenden Gate-Stapels, der für einen zweiten Bauelement-Typ (zum Beispiel für ein Bauelement vom N-Typ mit Standard-Schwellenspannung (N-SVT)) verwendet werden kann. Es ist anzumerken, dass die veranschaulichenden Gate-Stapel und beispielhaften Prozesse, die mit Bezug auf die 3A/3B gezeigt und beschrieben sind, auf jeden Bauelement-Typ angewendet werden können, der zum Beispiel eine aus einer Vielzahl verschiedener Arten von Austrittsarbeitsmetallsschichten und/oder Kombinationen von Schichten, wie oben beschrieben, aufweisen.
  • Wir wenden uns zuerst Schritt 306 zu. Jedes der Verfahren 302 (zum Beispiel für das N-uLVT-Bauelement) und 304 (zum Beispiel für das N-SVT-Bauelement) kann mit der Bildung einer Kappschicht mit hohem k-Wert (HK CAP) beginnen, die über einer Gate-Dielektrikumschicht mit hohem k-Wert ausgebildet werden kann, wie zum Beispiel oben beschrieben wurde. In einigen Ausführungsformen kann die HK CAP-Schicht eine Lanthan-basierte Oxidschicht (zum Beispiel LaOx) enthalten. In einigen Beispielen kann die HK CAP-Schicht andere Schichten enthalten, wie zum Beispiel eine Al2O3-Schicht, eine SiO2-Schicht, eine Y2O3-Schicht, eine TiN-Schicht, eine TiSiN-Schicht, eine Kombination davon, oder eine andere geeignete Kappschicht. Wir bleiben bei Schritt 306, in dem eine TaN-Schicht über der HK CAP-Schicht für jedes der Verfahren 302 (zum Beispiel für das N-uLVT-Bauelement) und 304 (zum Beispiel für das N-SVT-Bauelement) ausgebildet werden kann. In verschiedenen Ausführungsformen kann die TaN-Schicht das Austrittsarbeitsmetall sein, wie oben beschrieben. In verschiedenen Beispielen kann die TaN-Schicht Teil der Gate-Elektrode 108 oder der Metallschicht 164 sein, die oben mit Bezug auf 1A bzw. 1B beschrieben wurden.
  • Wir wenden uns als Nächstes Schritt 308 zu, wo eine TiN-Schicht über der TaN-Schicht für das Verfahren 304 ausgebildet werden kann (zum Beispiel für das N-SVT-Bauelement). In verschiedenen Beispielen kann die TiN-Schicht auch Teil der Gate-Elektrode 108 oder der Metallschicht 164 sein, die oben mit Bezug auf 1A bzw. 1B beschrieben wurden. In einigen Ausführungsformen kann das Bilden der TiN-Schicht (zum Beispiel über der TaN-Schicht) ausgeführt werden, um die Schwellenspannung des N-SVT-Bauelements zu justieren und/oder als ein zusätzliches Austrittsarbeitsmetall zu dienen. In einigen Ausführungsformen kann eine Oberfläche der TaN-Schicht (zum Beispiel für das N-uLVT-Bauelement) und/oder eine Oberfläche der TiN-Schicht (zum Beispiel für das N-SVT-Bauelement) oxidieren (zum Beispiel aufgrund des Inkontaktbringens mit einer äußeren Umgebung nach der Abscheidung des Austrittsarbeitsmetalls), wodurch eine ALD-Metalloxidationsoberfläche entsteht.
  • Wir wenden uns als Nächstes Schritt 310 zu, wo jedes der Verfahren 302 (zum Beispiel für das N-uLVT-Bauelement) und 304 (zum Beispiel für das N-SVT-Bauelement) dazu übergehen kann, einen Vorbehandlungsprozess auszuführen. Wie oben beschrieben, kann der Vorbehandlungsprozess einen Cl-basierten oder F-basierten Metallvorläufer enthalten, wie zum Beispiel TiClx, TaClx, TiFx, HfClx, WFx oder WClx, wobei „x” ungefähr gleich 1–6 ist. Zum Beispiel kann der Cl-basierte oder F-basierte Metallvorläufer während des Vorbehandlungsprozesses in eine Verarbeitungskammer des Verarbeitungssystems (wo zum Beispiel die Verarbeitungskammer das Substrat mit der ALD-Metalloxidationsoberfläche enthält) zum Beispiel bei einer Vorbehandlungsverarbeitungstemperatur von etwa 300–1000°C und mit einer Strömungsrate von etwa 100–8000 Standardkubikzentimetern pro Minute (sccm) eingebracht werden. In verschiedenen Beispielen können die Vorbehandlungsverarbeitungsbedingungen (zum Beispiel einschließlich der Auswahl des Cl-basierten oder F-basierten Metallvorläufers, der Vorbehandlungstemperatur und der Strömungsrate des Cl-basierten oder F-basierten Metallvorläufers) so ausgewählt werden, dass eine thermische chemische Reaktion zwischen dem Cl-basierten oder F-basierten Metallvorläufer und einer Oberfläche der TiN-Schicht (zum Beispiel für das N-SVT-Bauelement) induziert wird. Infolge des Vorbehandlungsprozesses von Schritt 310 wird eine oxidierte Schicht der TaN-Schicht (zum Beispiel für das N-uLVT-Bauelement) und/oder eine oxidierte Schicht der TiN-Schicht (zum Beispiel für das N-SVT-Bauelement) abgetragen oder fortgereinigt. In einigen Beispielen kann die TaN-Schicht (zum Beispiel für das N-uLVT-Bauelement) im Wesentlichen vollständig oxidiert werden. Dadurch kann in einigen Ausführungsformen der Vorbehandlungsprozess von Schritt 310 in einigen Fällen eine solche vollständig oxidierte TaN-Schicht (zum Beispiel für das N-uLVT-Bauelement) komplett entfernen, wodurch die darunterliegenden HK CAP-Schicht (zum Beispiel für das N-uLVT-Bauelement) frei gelegt wird.
  • Wir wenden uns als Nächstes Schritt 312 zu. Nach dem Ausführen des Vorbehandlungsprozesses von Schritt 310 kann jedes der Bauelemente (zum Beispiel das N-uLVT-Bauelement und das N-SVT-Bauelement) aus dem Verarbeitungssystem, in dem der Vorbehandlungsprozess ausgeführt wurde, herausgenommen werden. Zum Beispiel können das N-uLVT-Bauelement und das N-SVT-Bauelement ex-situ zu einem anderen Verarbeitungssystem und/oder einer anderen Verarbeitungskammer des Verarbeitungssystems zur anschließenden Verarbeitung transferiert werden. Infolge dieser ex-situ-Übertragung können die zuvor gereinigte TaN-Schicht (zum Beispiel für das N-uLVT-Bauelement) und/oder die zuvor gereinigte TiN-Schicht (zum Beispiel für das N-SVT-Bauelement) teilweise re-oxidieren. In einigen Beispielen kann, wenn die TaN-Schicht (zum Beispiel für das N-uLVT-Bauelement) im Wesentlichen vollständig oxidiert ist und der Vorbehandlungsprozess eine solche oxidierte TaN-Schicht vollständig entfernt, die frei gelegte und darunterliegende HK CAP-Schicht (zum Beispiel für das N-uLVT-Bauelement) teilweise oxidiert werden. In einigen Ausführungsformen, und trotz der Möglichkeit einer Re-Oxidation aufgrund des ex-situ-Prozesses, kann der Vorbehandlungsprozess immer noch eine Verbesserung der Bauelement-Leistung realisieren (zum Beispiel aufgrund einer verbesserten Vt), wie unten mit Bezug auf 6 ausführlicher besprochen wird. Dann kann (wobei wir bei Schritt 312 bleiben, und wie in den 3A/3B gezeigt) ein TiN-Schicht/N-Metallschichtstapel (in einigen Beispielen ein TiN/TiAlC Stapel, wo zum Beispiel das N-Metall TiAlC enthält) (zum Beispiel durch ALD) über jedem der Bauelemente (zum Beispiel dem N-uLVT-Bauelement und dem N-SVT-Bauelement) abgeschieden werden. In verschiedenen Beispielen kann der TiN-Schicht/N-Metallschichtstapel Teil der Gate-Elektrode 108 oder der Metallschicht 164 sein, die oben mit Bezug auf 1A bzw. 1B beschrieben wurden. In einigen Ausführungsformen kann – aufgrund der teilweisen Re-Oxidation von darunterliegenden Schichten – der TiN-Schicht/N-Metallschichtstapel auf eine teilweise oxidierte darunterliegende Fläche abgeschieden werden. Dadurch können die gewünschten Charakteristika oder Eigenschaften des abgeschiedenen TiN-Schicht/N-Metallschichtstapels einigen Belastungseffekten unterworfen sein. Jedoch ist anzumerken, dass der Vorbehandlungsprozess immer noch eine Verbesserung der Bauelement-Leistung realisieren kann, insbesondere im Vergleich zu einem Bauelement, das keinem solchen Vorbehandlungsprozess unterzogen wird. Somit können in einigen Ausführungsformen Bauelemente (zum Beispiel der Transistor 100), die gemäß den Ausführungsformen der Verfahren 302/304 hergestellt werden, zum Beispiel eine verbesserte Schwellenspannung und verbesserte Bauelement-Zuverlässigkeit im Vergleich zu einem Bauelement aufweisen, das keinem solchen Vorbehandlungsprozess unterzogen wird.
  • Wir wenden uns nun Schritt 314 zu, wo eine Leimschicht über dem TiN-Schicht/N-Metallschichtstapel (zum Beispiel in einigen Beispielen durch ALD) für jedes der Bauelemente (zum Beispiel die N-uLVT- und N-SVT-Bauelemente) abgeschieden werden kann. In einigen Beispielen enthält die Leimschicht eine TiN-BLK-Schicht; jedoch können gleichermaßen auch andere dem Fachmann bekannte Leimschichten verwendet werden, ohne den Schutzumfang dieser Offenbarung zu verlassen. In einigen Ausführungsformen kann eine Nukleierungsschicht 309 (wie zum Beispiel eine durch ALD abgeschiedene Wolfram(W)-Nukleierungsschicht) über der Leimschicht abgeschieden werden, und eine Wolfram(W)-Füllschicht kann dann (zum Beispiel durch ALD) über der Nukleierungsschicht 309 abgeschieden werden. In verschiedenen Beispielen können die Leimschicht, die Nukleierungsschicht 309 und die W-Füllschicht Teil der Gate-Elektrode 108 oder der Metallschicht 164 sein, die oben mit Bezug auf 1A bzw. 1B beschrieben wurden. Außerdem erbringen Ausführungsformen der vorliegenden Offenbarung, die vorteilhafterweise eine ALD-Verarbeitung für die Abscheidung der Metall-Gate-Schichten verwenden, hochwertige, konformale Metall-Gate-Schichten, die im Wesentlichen frei von Leerstellen sein können und dadurch effektiv mögliche Probleme mindern, die mit den Lückenausfüll-Auswirkungen zu tun haben. Somit kann zum Beispiel in einigen Ausführungsformen die W-Füllschicht als eine im Wesentlichen Leerstellen-freie Schicht abgeschieden werden.
  • Die veranschaulichenden Bauelemente (zum Beispiel die N-uLVT- und N-SVT-Bauelemente) der Verfahren 302/304 können einer Weiterverarbeitung unterzogen werden, um verschiedene dem Fachmann bekannte Strukturelemente und Regionen zu bilden. Zum Beispiel kann eine anschließende Verarbeitung verschiedene Kontakte, Durchkontaktierungen und Leitungen sowie Mehrschicht-Interconnect-Strukturelemente (zum Beispiel Metallschichten und Zwischenschicht-Dielektrika) auf dem Substrat, welches die N-uLVT- und N-SVT-Bauelemente enthält, bilden, die dafür konfiguriert sind, die verschiedenen Strukturelemente zu verbinden, um einen funktionalen Schaltkreis zu bilden, der ein oder mehrere N-uLVT- und N-SVT-Bauelemente enthalten kann. Wenn wir das Beispiel weiter verfolgen, so kann eine Mehrschicht-Zwischenverbindung vertikale Interconnect-Verbindungen, wie zum Beispiel Durchkontaktierungen oder Kontakte, und horizontale Interconnect-Verbindungen, wie zum Beispiel metallische Leitungen, enthalten. Die verschiedenen Zwischenverbindungsstrukturelemente können verschiedene leitfähige Materialien, einschließlich Kupfer, Wolfram und/oder Silicid, verwenden. In einem Beispiel wird ein Damascene- und/oder Dual-Damascene-Prozess verwendet, um eine Kupfer-basierte Mehrschicht-Zwischenverbindungsstruktur zu bilden. Darüber hinaus können zusätzliche Prozessschritte vor, während und nach den Verfahren 302/304 implementiert werden, und einige oben beschriebene Prozessschritte können gemäß verschiedenen Ausführungsformen der Verfahren 302/304 ersetzt oder weggelassen werden.
  • Wir wenden uns nun den 4A und 4B zu, in denen ein Prozessfluss für einen Metall-Gate-Abscheidungsprozess gemäß Ausführungsformen der vorliegenden Offenbarung veranschaulicht ist, wobei der Vorbehandlungsprozess des Austrittsarbeitsmetalls und die Abscheidung der nächsten Metallschicht (wie zum Beispiel TiAlC) auf dem vorbehandelten Austrittsarbeitsmetall in-situ ausgeführt werden. Beginnend mit den 4A/4B, und gemäß verschiedenen Ausführungsformen, veranschaulicht 4A ein Verfahren 402 für die Bildung eines veranschaulichenden Gate-Stapels, der für einen ersten Bauelement-Typ (zum Beispiel für ein Bauelement vom N-Typ mit ultraniedriger Schwellenspannung (N-uLVT)) verwendet werden kann, und 4B veranschaulicht ein Verfahren 404 für die Bildung eines veranschaulichenden Gate-Stapels, der für einen zweiten Bauelement-Typ (zum Beispiel für ein Bauelement vom N-Typ mit Standard-Schwellenspannung (N-SVT)) verwendet werden kann. Es ist anzumerken, dass die veranschaulichenden Gate-Stapel und beispielhaften Prozesse, die mit Bezug auf die 4A/4B gezeigt und beschrieben sind, auf jeden Bauelement-Typ angewendet werden können, der zum Beispiel eine aus einer Vielzahl verschiedener Arten von Austrittsarbeitsmetallsschichten und/oder Kombinationen von Schichten, wie oben beschrieben, aufweisen. Außerdem ist anzumerken, dass verschiedene Aspekte der Verfahren 402 und 404 im Wesentlichen den Verfahren 302 bzw. 304 ähneln, die oben mit Bezug auf die 3A und 3B besprochen wurden. Darum werden im Interesse der besseren Verständlichkeit einige Aspekte der Verfahren 402 und 404 möglicherweise nur kurz besprochen.
  • Wir wenden uns zuerst Schritt 406. Ähnlich dem Schritt 306 der Verfahren 302/304 kann jedes der Verfahren 402 (zum Beispiel für das N-uLVT-Bauelement) und 404 (zum Beispiel für das N-SVT-Bauelement) mit der Bildung einer Kappschicht mit hohem k-Wert (HK CAP) beginnen, die eine Lanthan-basierte Oxidschicht (zum Beispiel LaOx), eine Al2O3-Schicht, eine SiO2-Schicht, eine Y2O3-Schicht, eine TiN-Schicht, eine TiSiN-Schicht, eine Kombination davon, oder eine andere geeignete Kappschicht enthalten kann. Wir bleiben bei Schritt 406, in dem eine TaN-Schicht über der HK CAP-Schicht für jedes der Verfahren 402 (zum Beispiel für das N-uLVT-Bauelement) und 404 (zum Beispiel für das N-SVT-Bauelement) ausgebildet werden kann. In verschiedenen Ausführungsformen kann die TaN-Schicht das Austrittsarbeitsmetall sein, wie oben beschrieben. In verschiedenen Beispielen kann die TaN-Schicht Teil der Gate-Elektrode 108 oder der Metallschicht 164 sein, die oben mit Bezug auf 1A bzw. 1B beschrieben wurden.
  • Wir wenden uns als Nächstes Schritt 408 zu. Ähnlich dem Schritt 308 der Verfahren 302/304 kann eine TiN-Schicht über der TaN-Schicht für das Verfahren 404 (zum Beispiel für das N-SVT-Bauelement) ausgebildet werden. In verschiedenen Beispielen kann die TiN-Schicht auch Teil der Gate-Elektrode 108 oder der Metallschicht 164 sein, die oben mit Bezug auf 1A bzw. 1B beschrieben wurden. In einigen Ausführungsformen kann eine Oberfläche der TaN-Schicht (zum Beispiel für das N-uLVT-Bauelement) und/oder eine Oberfläche der TiN-Schicht (zum Beispiel für das N-SVT-Bauelement) oxidieren (zum Beispiel aufgrund des Inkontaktbringens mit einer äußeren Umgebung nach der Abscheidung des Austrittsarbeitsmetalls), wodurch eine ALD-Metalloxidationsoberfläche entsteht.
  • Wir wenden uns als Nächstes Schritt 410 zu, wo die Verfahren 402 und 404 von den oben besprochenen Verfahren 302/304 abweichen. Zum Beispiel stellten die Verfahren 302/304 einen ex-situ-Prozess für den Vorbehandlungsprozess und die anschließende TiN-Schicht/N-Metallschichtstapelbildung bereit (zum Beispiel als separate Schritte 310 und 312 gezeigt), doch das Verfahren 402/404 stellen einen in-situ-Prozess für den Vorbehandlungsprozess und die anschließende TiN-Schicht/N-Metallschichtstapelbildung bereit. Zum Beispiel werden die zwei separaten Schritte 310 und 312 der Verfahren 302/304 zu einem einzigen in-situ-Schritt 410 der Verfahren 402/404 kombiniert. Es ist anzumerken, dass das Element 409 dafür verwendet wird, Prozessen anzuzeigen, die für jedes der Verfahren 402/404 in-situ, wie im vorliegenden Text beschriebenen, ausgeführt werden.
  • Somit kann – wobei wir bei Schritt 410 bleiben – jedes der Verfahren 402 (zum Beispiel für das N-uLVT-Bauelement) und 404 (zum Beispiel für das N-SVT-Bauelement) dazu übergehen, einen Vorbehandlungsprozess auszuführen. Wie oben beschrieben, kann der Vorbehandlungsprozess einen Cl-basierten oder F-basierten Metallvorläufer, wie zum Beispiel TiClx, TaClx, TiFx, HfClx, WFx oder WClx, enthalten, wobei „x” ungefähr gleich 1–6 ist. Zum Beispiel kann der Cl-basierte oder F-basierte Metallvorläufer während des Vorbehandlungsprozesses in eine Verarbeitungskammer des Verarbeitungssystems (wo zum Beispiel die Verarbeitungskammer das Substrat mit der ALD-Metalloxidationsoberfläche enthält) zum Beispiel bei einer Vorbehandlungsverarbeitungstemperatur von etwa 300–1000°C und mit einer Strömungsrate von etwa 100–8000 Standardkubikzentimetern pro Minute (sccm) eingebracht werden. In verschiedenen Beispielen können die Vorbehandlungsverarbeitungsbedingungen (zum Beispiel einschließlich der Auswahl des Cl-basierten oder F-basierten Metallvorläufers, der Vorbehandlungstemperatur und der Strömungsrate des Cl-basierten oder F-basierten Metallvorläufers) so ausgewählt werden, dass eine thermische chemische Reaktion zwischen dem Cl-basierten oder F-basierten Metallvorläufer und einer Oberfläche der TiN-Schicht (zum Beispiel für das N-uLVT-Bauelement) oder zwischen dem Cl-basierten oder F-basierten Metallvorläufer und einer Oberfläche der TiN-Schicht (zum Beispiel für das N-SVT-Bauelement) induziert wird. Infolge des Vorbehandlungsprozesses wird eine oxidierte Schicht der TaN-Schicht (zum Beispiel für das N-uLVT-Bauelement) und/oder eine oxidierte Schicht der TiN-Schicht (zum Beispiel für das N-SVT-Bauelement) abgetragen oder fortgereinigt. In einigen Beispielen kann die TaN-Schicht (zum Beispiel für das N-uLVT-Bauelement) im Wesentlichen vollständig oxidiert werden, wie oben besprochen. Dadurch kann in einigen Ausführungsformen der Vorbehandlungsprozess in einigen Fällen eine solche vollständig oxidierte TaN-Schicht (zum Beispiel für das N-uLVT-Bauelement) komplett entfernen, wodurch die darunterliegenden HK CAP-Schicht (zum Beispiel für das N-uLVT-Bauelement) frei gelegt wird.
  • Für den in-situ-Prozess der 4A/4B kann – nach dem Ausführen des Vorbehandlungsprozesses – das verarbeitete Substrat innerhalb des Verarbeitungssystems oder der Kammer, das bzw. die zum Ausführen des Vorbehandlungsprozesses verwendet wird, bleiben, um zu vermeiden, dass das Substrat mit einer äußeren Umgebung (zum Beispiel außerhalb des Verarbeitungssystems) in Kontakt kommt, und eine mögliche Re-Oxidation von frei gelegten Schichten zu vermeiden. Somit kann dann – wobei wir bei Schritt 410 bleiben – nach dem Ausführen des Vorbehandlungsprozesses, und wie in den 4A/4B gezeigt, ein TiN-Schicht/N-Metallschichtstapel (in einigen Beispielen ein TiN/TiAlC-Stapel) über jedem der Bauelemente (zum Beispiel dem N-uLVT-Bauelement und dem N-SVT-Bauelement) gebildet werden. In verschiedenen Beispielen kann der TiN-Schicht/N-Metallschichtstapel Teil der Gate-Elektrode 108 oder der Metallschicht 164 sein, die oben mit Bezug auf 1A bzw. 1B beschrieben wurden. Aufgrund der in-situ-Form der Verfahren der Figuren 4A/4B, wo alle darunterliegenden Schichten nicht-oxidiert und sauber bleiben, kann der TiN-Schicht/N-Metallschichtstapel auf einer nicht-oxidierten, sauberen darunterliegenden Fläche abgeschieden werden. Dadurch bleiben die gewünschten Charakteristika oder Eigenschaften des abgeschiedenen TiN-Schicht/N-Metallschichtstapels erhalten, da der TiN-Schicht/N-Metallschichtstapel keinen Belastungseffekten (zum Beispiel aufgrund einer oxidierten Schicht) der darunterliegenden Schicht(en) unterworfen wird. Als ein weiteres Ergebnis haben gemäß den Ausführungsformen der Verfahren 402/404 hergestellte Bauelemente (zum Beispiel der Transistor 100) eine verbesserte Schwellenspannung und eine verbesserte Bauelement-Zuverlässigkeit. In einigen Ausführungsformen können gemäß den Ausführungsformen der Verfahren 402/404 hergestellte Bauelemente zusätzlich zum Beispiel eine verbesserte Schwellenspannung und eine verbesserte Bauelement-Zuverlässigkeit im Vergleich zu einem Bauelement aufweisen, das gemäß den oben beschriebenen Verfahren 302/304 hergestellt wurde.
  • Wir wenden uns nun Schritt 412 zu. Ähnlich dem Schritt 314 der Verfahren 302/304 kann dann die Leimschicht über jedem TiN-Schicht/N-Metallschichtstapel (zum Beispiel in einigen Beispielen durch ALD) für jedes der Bauelemente (zum Beispiel die N-uLVT- und N-SVT-Bauelemente) abgeschieden werden. Wie oben besprochen, und in einigen Beispielen, kann die Leimschicht eine TiN-BLK-Schicht enthalten; jedoch können gleichermaßen auch andere Leimschichten, die dem Fachmann bekannt sind, verwendet werden, ohne den Schutzumfang dieser Offenbarung zu verlassen. In einigen Ausführungsformen kann dann die Nukleierungsschicht 309 (wie zum Beispiel eine durch ALD abgeschiedene Wolfram(W)-Nukleierungsschicht) über der Leimschicht abgeschieden werden, und eine Wolfram(W)-Füllschicht kann (zum Beispiel durch ALD) über der Nukleierungsschicht 309 abgeschieden werden. In verschiedenen Beispielen können die Leimschicht, die Nukleierungsschicht 309 und die W-Füllschicht Teil der Gate-Elektrode 108 oder der Metallschicht 164 sein, die oben mit Bezug auf 1A bzw. 1B beschrieben wurden. Außerdem erbringen Ausführungsformen der vorliegenden Offenbarung, die vorteilhafterweise eine ALD-Verarbeitung für die Abscheidung der Metall-Gate-Schichten verwenden, hochwertige, konformale Metall-Gate-Schichten, die im Wesentlichen frei von Leerstellen sein können und dadurch effektiv mögliche Probleme mindern, die mit den Lückenausfüll-Auswirkungen zu tun haben. Somit kann zum Beispiel in einigen Ausführungsformen die W-Füllschicht als eine im Wesentlichen Leerstellen-freie Schicht abgeschieden werden.
  • Die veranschaulichenden Bauelemente (zum Beispiel die N-uLVT- und N-SVT-Bauelemente) der Verfahren 402/404 können einer Weiterverarbeitung unterzogen werden, um verschiedene dem Fachmann bekannte Strukturelemente und Regionen zu bilden. Zum Beispiel kann eine anschließende Verarbeitung verschiedene Kontakte, Durchkontaktierungen und Leitungen sowie Mehrschicht-Interconnect-Strukturelemente (zum Beispiel Metallschichten und Zwischenschicht-Dielektrika) auf dem Substrat, welches die N-uLVT- und N-SVT-Bauelemente enthält, bilden, die dafür konfiguriert sind, die verschiedenen Strukturelemente zu verbinden, um einen funktionalen Schaltkreis zu bilden, der ein oder mehrere N-uLVT- und N-SVT-Bauelemente enthalten kann. Wenn wir das Beispiel weiter verfolgen, so kann eine Mehrschicht-Zwischenverbindung vertikale Interconnect-Verbindungen, wie zum Beispiel Durchkontaktierungen oder Kontakte, und horizontale Interconnect-Verbindungen, wie zum Beispiel metallische Leitungen, enthalten. Die verschiedenen Zwischenverbindungsstrukturelemente können verschiedene leitfähige Materialien, einschließlich Kupfer, Wolfram und/oder Silicid, verwenden. In einem Beispiel wird ein Damascene- und/oder Dual-Damascene-Prozess verwendet, um eine Kupfer-basierte Mehrschicht-Zwischenverbindungsstruktur zu bilden. Darüber hinaus können zusätzliche Prozessschritte vor, während und nach den Verfahren 402/404 implementiert werden, und einige oben beschriebene Prozessschritte können gemäß verschiedenen Ausführungsformen der Verfahren 402/404 ersetzt oder weggelassen werden.
  • Wir wenden uns nun 5A zu, in der ein Schaubild in Draufsicht eines beispielhaften Mehrkammerverarbeitungssystems 500 veranschaulicht ist. In einigen Ausführungsformen kann das System 500 gleichermaßen auch als ein „Cluster-Werkzeug” bezeichnet werden. Das System 500 kann allgemein Load-Lock-Kammern 502, 504, eine Waferhandhabungskammer 506 und mehrere Verarbeitungskammern 1–6 enthalten. In verschiedenen Ausführungsformen erlauben die Load-Lock-Kammern 502, 504 den Transfer von Substraten in das und aus dem System 500. In verschiedenen Ausführungsformen befindet sich das System 500 unter Vakuum (das zum Beispiel durch ein Vakuumsystem erzeugt wird, das eine mechanische Pumpe, eine Turbomolekularpumpe, eine Kryopumpe oder eine sonstige geeignete Vakuumpumpe enthalten kann), und die Load-Lock-Kammern 502, 504 können die Substrate, die in das System 500 eingebracht wurden, „herunterpumpen” (zum Beispiel mittels des Vakuumsystems). In einigen Ausführungsformen können die Load-Lock-Kammern 502, 504 dafür ausgelegt sein, einen einzelnen Wafer oder mehrere Wafer (zum Beispiel in eine Kassette geladen) zu empfangen. Zum Beispiel können die Load-Lock-Kammern 502, 504 von der Waferhandhabungskammer 506 durch einen Schieberventil getrennt sein, so dass die Waferhandhabungskammer 506 unter Vakuum bleiben kann, wenn eine oder beide der Load-Lock-Kammern 502, 504 entlüftet werden.
  • In verschiedenen Ausführungsformen ist die Waferhandhabungskammer 506 mit einem automatisierten Transferarm 507 (zum Beispiel einem robotischen Transferarm) ausgestattet, der sich gleichmäßig entlang einer horizontalen, vertikalen und/oder rotationalen Achse bewegen kann, um Substrate zwischen den Load-Lock-Kammern 502, 504 und den Substratverarbeitungskammern 1–6 zu transferieren. Jede Verarbeitungskammer 1–6 kann dafür konfiguriert sein, eine Reihe von Substratverarbeitungsoperationen, wie zum Beispiel Atomschichtabscheidung (Atomic Layer Deposition, ALD), CVD, PVD, Ätzen, Vorbehandlung/Vorab-Durchwärmen, Entgasen oder Tempern, sowie eine Reihe von Metrologieoperationen, wie zum Beispiel XPS-Analyse, AFM-Analyse und/oder sonstige geeignete Verarbeitungs- oder Metrologieoperationen auszuführen. In verschiedenen Ausführungsformen kann das System 500 mehr oder weniger Verarbeitungskammern haben, so wie es zum Beispiel für einen bestimmten Prozess notwendig ist, der durch das System 500 ausgeführt werden soll.
  • Wir wenden uns dem Beispiel von 5B zu, wo eine beispielhafte Auflistung möglicher Konfigurationen für jede der Verarbeitungskammern 1–6 für das System 500 von 5A gemäß einigen Ausführungsformen veranschaulicht ist. Zum Beispiel in einigen Ausführungsformen kann die Verarbeitungskammer 1 für die Abscheidung der dielektrischen Schicht mit hohem k-Wert (zum Beispiel als Teil des Gate-Dielektrikums 106) konfiguriert sein; Verarbeitungskammer 2 kann für die Abscheidung von TiN, TiSiN und der HK CAP-Schicht (oder für die Abscheidung einer HK CAP-Schicht, die einen TiN/TiSiN-Stapel enthält) konfiguriert sein; Verarbeitungskammer 3 kann für die Abscheidung von TaN konfiguriert sein; Verarbeitungskammer 4 kann dafür konfiguriert sein, den Vorab-Durchwärm- oder Vorbehandlungsprozess mit einem [Cl]- und/oder Fluor[F]-basierten Metallvorläufer auszuführen; Verarbeitungskammer 5 kann für die Abscheidung der N-Metallschicht (wie zum Beispiel TiAlC) konfiguriert sein; und Verarbeitungskammer 6 kann für die Abscheidung von TiN oder TiN/Co konfiguriert sein. Es sich versteht, dass diese Verarbeitungskammerkonfigurationen lediglich beispielhaft sind und in keiner Weise einschränkend sein sollen. Zur Veranschaulichung können die oben beschriebenen in-situ-Prozesse Prozesse enthalten, die innerhalb einer gegebenen Verarbeitungskammer (zum Beispiel Verarbeitungskammer 1–6) ausgeführt werden, oder können Prozesse enthalten, wobei ein erster Prozess in einer ersten Verarbeitungskammer ausgeführt wird und das Substrat zu einer zweiten Verarbeitungskammer (zum Beispiel über die Waferhandhabungskammer 506) transferiert wird, wobei ein zweiter Prozess in den zweiten Verarbeitungskammern ausgeführt wird. Ungeachtet der Implementierung des in-situ-Prozesses können die im vorliegenden Text beschriebenen in-situ-Prozesse Prozesse enthalten, die ausgeführt werden, während ein Bauelement oder Substrat innerhalb des Systems 500 bleibt (zum Beispiel einschließlich der Load-Lock-Kammern 502, 504, der Waferhandhabungskammer 506 und/oder einer der Verarbeitungskammern 1–6) und wobei zum Beispiel das System 500 unter Vakuum bleibt.
  • 5B veranschaulicht außerdem, anhand von Pfeilen 510, 512, 514, 516, 518, einige beispielhafte Prozessflüsse, die in-situ ausgeführt werden können. Zum Beispiel können – mit Bezug auf Pfeil 510 und in einigen veranschaulichenden Beispielen – der mit einem [Cl]- und/oder Fluor [F]-basierten Metallvorläufer arbeitende Vorbehandlungsprozess (Kammer 4) und die N-Metallschichtabscheidung (Kammer 5) beide in-situ (und in einigen Fällen sequenziell) ausgeführt werden. Als ein weiteres Beispiel können – mit Bezug auf Pfeil 512 und in einigen veranschaulichenden Beispielen – der mit einem [Cl]- und/oder Fluor [F]-basierten Metallvorläufer arbeitende Vorbehandlungsprozess (Kammer 4), die N-Metallschichtabscheidung (Kammer 5) und die TiN- oder TiN/Co-Abscheidung (Kammer 6) alle in-situ (und in einigen Fällen sequenziell) ausgeführt werden. Mit Bezug auf das Beispiel von Pfeil 514, und in einigen veranschaulichenden Ausführungsformen, können die TaN-Schichtabscheidung (Kammer 3), der mit einem [Cl]- und/oder Fluor[F]-basierten Metallvorläufer arbeitende Vorbehandlungsprozess (Kammer 4), die N-Metallschichtabscheidung (Kammer 5) und die TiN- oder TiN/Co-Abscheidung (Kammer 6) alle in-situ (und in einigen Fällen sequenziell) ausgeführt werden. Mit Bezug auf das Beispiel von Pfeil 516, und in einigen veranschaulichenden Ausführungsformen, können die HK CAP-Schichtabscheidung (Kammer 2), die TaN-Schichtabscheidung (Kammer 3), der mit einem [Cl]- und/oder Fluor[F]-basierten Metallvorläufer arbeitende Vorbehandlungsprozess (Kammer 4), die N-Metallschichtabscheidung (Kammer 5) und die TiN- oder TiN/Co-Abscheidung (Kammer 6) alle in-situ (und in einigen Fällen sequenziell) ausgeführt werden. Mit Bezug auf das Beispiel von Pfeil 518, und in einigen veranschaulichenden Ausführungsformen, können die Abscheidung der dielektrischen Schicht mit hohem k-Wert (Kammer 1), die HK CAP-Schichtabscheidung (Kammer 2), die TaN-Schichtabscheidung (Kammer 3), der mit einem [Cl]- und/oder Fluor [F]-basierten Metallvorläufer arbeitende Vorbehandlungsprozess (Kammer 4), die N-Metallschichtabscheidung (Kammer 5) und die TiN- oder TiN/Co-Abscheidung (Kammer 6) alle in-situ (und in einigen Fällen sequenziell) ausgeführt werden.
  • Wir wenden uns nun 6 zu, wo ein Kurvendiagramm 600 veranschaulicht ist, das eine Flachbandspannung (Vfb) als eine Funktion verschiedener Verarbeitungsbedingungen zeigt, und des Weiteren den Nutzen für die Bauelement-Schwellenspannung (Vt) für Bauelemente veranschaulicht, die gemäß Ausführungsformen der vorliegenden Offenbarung verarbeitet werden. Zum besseren Verständnis der Besprechung ist anzumerken, dass die Transistorschwellenspannung (Vt) und die Flachbandspannung (Vfb) allgemein ausgedrückt werden können als:
    Figure DE102016116467A1_0002
  • Aus diesen zwei Ausdrücken für Vt und Vfb wird deutlich, dass Vt durch Veränderungen der Flachbandspannung beeinflusst wird. Als Bezugspunkt betrachten wir die Bauelemente 602, 604 und 606, die eine TiAlC-Schicht über einer TaN-Schicht und eine TiN-Schicht über der TiAlC-Schicht enthalten. In einigen Fällen kann die TaN-Schicht die oben beschriebene Austrittsarbeitsschicht sein, die TiAlC-Schicht kann die oben beschriebene N-Metallschicht sein, und die TiN-Schicht kann Teil der oben beschriebenen nächsten Metallschicht sein (die den Stapel aus TiAlC und TiN enthalten kann). Zum Beispiel, und in einigen Ausführungsformen, kann die TaN-Schicht eine Dicke von etwa 15 Ångström haben, und die TiN-Schicht kann eine Dicke von etwa 10 Ångström haben. Des Weiteren ist anzumerken, dass Elemente 608, 610 und 612 dafür verwendet werden, Prozesse anzuzeigen, die für jedes der Bauelemente 602, 604 bzw. 606 in-situ ausgeführt werden können, wie oben beschrieben. Außerdem werden Leuchtblitzsymbole (die auch in den 3A/3B und 4A/4B verwendet wurden) dafür verwendet anzuzeigen, dass der Vorbehandlungsprozess für die gegebenen Bauelemente (604 und 606) ausgeführt wird.
  • Somit ist – beginnend mit Bauelement 602 – anzumerken, dass der im vorliegenden Text beschriebene Vorbehandlungsprozess nicht ausgeführt wird. Nach der Abscheidung der TaN-Schicht können die TiAlC- und TiN-Schichten sequenziell in-situ über der TaN-Schicht abgeschieden werden. Das resultierende hergestellte Bauelement mit dem Bauelement 602 hat laut Messung eine Flachbandspannung (Vfb) von etwa –380 mV.
  • Wir wenden uns als Nächstes dem Bauelement 604 zu. Nach der Abscheidung der TaN-Schicht kann zum Beispiel ein ex-situ-Vorbehandlungsprozess ausgeführt werden, wie oben mit Bezug auf die Verfahren 302/304 beschrieben wurde. In dem Beispiel von 6 kann der auf die TaN-Schicht des Bauelements 604 angewendete Vorbehandlungsprozess eine WCl5-Gasbehandlung enthalten. Jedoch können, wie oben beschrieben, auch andere [Cl]- und/oder Fluor[F]-basierte Metallvorläufer verwendet werden, um den im vorliegenden Text beschriebenen Vorbehandlungsprozess auszuführen. Danach können die TiAlC- und TiN-Schichten sequenziell in-situ über der vorbehandelten TaN-Schicht abgeschieden werden. Das resultierende hergestellte Bauelement, welches das Bauelement 604 enthält, hat laut Messung eine Flachbandspannung (Vfb) von etwa –560 mV. Somit führt die WCl5-Gasbehandlung für das Bauelement 604 zu einer Verschiebung um etwa –180 mV Vfb im Vergleich zu dem Bauelement 602, an dem kein Vorbehandlungsprozess ausgeführt wurde. Oder anders ausgedrückt: Die WCl5-Gasbehandlung für das Bauelement 604 führt zu einer Bandkantenverschiebung für die TaN-Schicht um etwa –180 mV. In einigen Ausführungsformen kann „Bandkantenverschiebung” verwendet werden, um die Leitungsbandkantenverschiebung (zum Beispiel für NMOS-Transistoren) oder die Valenzbandkantenverschiebung (zum Beispiel für PMOS-Transistoren) zu beschreiben, so dass man sagen kann, dass der Vorbehandlungsprozess die Austrittsarbeit der Austrittsarbeitsschicht (zum Beispiel der TaN-Schicht) abgestimmt hat.
  • Mit Bezug auf das Bauelement 606 kann zum Beispiel, nach der Abscheidung der TaN-Schicht, ein in-situ-Vorbehandlungsprozess ausgeführt werden, wie oben mit Bezug auf die Verfahren 402/404 beschrieben wurde. In dem Beispiel von 6 kann der auf die TaN-Schicht des Bauelements 604 angewendete Vorbehandlungsprozess eine WCl5-Gasbehandlung enthalten. Jedoch können, wie oben beschrieben, auch andere [Cl]- und/oder Fluor[F]-basierte Metallvorläufer verwendet werden, um den im vorliegenden Text beschriebenen Vorbehandlungsprozess auszuführen. Nach dem Ausführen des Vorbehandlungsprozesses (zum Beispiel der TaN-Schicht für das Bauelement 606) kann das verarbeitete Substrat innerhalb des Verarbeitungssystems oder der Kammer, das bzw. die zum Ausführen des Vorbehandlungsprozesses verwendet wird, bleiben, um zu vermeiden, dass das Substrat mit einer äußeren Umgebung (zum Beispiel außerhalb des Verarbeitungssystems) in Kontakt kommt, und eine mögliche Re-Oxidation von frei gelegten Schichten (zum Beispiel der TaN-Schicht) zu vermeiden. Somit können nach dem Ausführen des Vorbehandlungsprozesses die TiAlC- und TiN-Schichten sequenziell in-situ über der vorbehandelten TaN-Schicht abgeschieden werden. Das resultierende hergestellte Bauelement, welches das Bauelement 606 enthält, hat laut Messung eine Flachbandspannung (Vfb) von etwa –587 mV. Somit führt die kombinierte in-situ-WCl5-Gasbehandlung und anschließende Abscheidung der TiAlC- und TiN-Schichten für das Bauelement 606 zu einer Vfb-Verschiebung um etwa –27 mV im Vergleich zu dem Bauelement 604, wo der Ex-situ-Vorbehandlungsprozess ausgeführt wird. Oder anders ausgedrückt: Die kombinierte in-situ-WCl5-Gasbehandlung und anschließende Abscheidung der TiAlC- und TiN-Schichten für das Bauelement 606 führt zu einer Bandkantenverschiebung um zusätzlich etwa –27 mV für die TaN-Schicht im Vergleich zu dem Bauelement 604.
  • Die verschiedenen im vorliegenden Text beschriebenen Ausführungsformen bieten verschiedene Vorteile gegenüber dem Stand der Technik. Es versteht sich, dass nicht unbedingt alle Vorteile im vorliegenden Text besprochen wurden, dass kein einzelner Vorteil für alle Ausführungsformen in Erscheinung treten muss, und dass andere Ausführungsformen andere Vorteile bieten können. Zum Beispiel enthalten im vorliegenden Text besprochene Ausführungsformen Verfahren und Strukturen, die eine der Abscheidung vorausgehende Behandlung (zum Beispiel einer Austrittsarbeitsschicht) und einen anschließenden Atomschichtabscheidungs(ALD)-Prozess (zum Beispiel eine anschließende ALD-Metallschichtabscheidung) über der vorbehandelten Schicht betreffen. Außerdem können Ausführungsformen der vorliegenden Offenbarung effektiv dafür verwendet werden, eine Austrittsarbeitsabstimmung zu bewerkstelligen, wie oben beschrieben wurde. In verschiedenen Ausführungsformen enthält der der Abscheidung vorausgehende Behandlungsprozess (Vorbehandlungsprozess) die Reinigung einer oxidierten Oberfläche (zum Beispiel einer Austrittsarbeitsschicht) unter Verwendung eines Vorab-Durchwärm- oder Vorbehandlungsprozesses mit einem Chlor[Cl]- und/oder Fluor[F]-basierten Metallvorläufer. Der im vorliegenden Text beschriebene Vorbehandlungsprozess kann effektiv Metalloberflächenbelastungseffekte (zum Beispiel der Austrittsarbeitsschicht) mindern, was zu einer verbesserten Bauelement-Schwellenspannung (Vt) führt. Somit gehören zu mindestens einigen Vorteilen der vorliegenden Offenbarung das Verbessern der Bauelement-Vt unter Verwendung eines Vorab-Durchwärmprozesses mit einem [Cl]- und/oder [F]-basierten Metallvorläufer zum Behandeln einer Austrittsarbeitseinstellschicht (zum Beispiel einer Austrittsarbeitsschicht vom N-Typ) vor der Abscheidung einer zweckmäßigen nächsten Metallschicht (zum Beispiel einer weiteren Austrittsarbeitsschicht, Sperrschicht, Kappschicht oder einer sonstigen zweckmäßigen nächsten Metallschicht), die zusammen oder sequenziell (zum Beispiel in-situ) in einem Verarbeitungssystem, wie zum Beispiel einem Cluster-Werkzeug, ausgeführt wird (zum Beispiel einem ALD-Cluster-Werkzeug, wo Kammern zu einem Cluster zusammengefasst sind). Ausführungsformen der vorliegenden Offenbarung können auch gleichzeitig dafür verwendet werden, Lückenausfüll-Auswirkungen (zum Beispiel mittels einer ALD-Verarbeitung) zu mindern, wie oben beschrieben. Sicher kann in einigen Ausführungsformen auch eine separate ex-situ-Vorbehandlung (zum Beispiel der Austrittsarbeitsschicht), gefolgt von einer Abscheidung der nächsten Metallschicht, einige Vorteile realisieren (zum Beispiel eine Verbesserung der Schwellenspannung).
  • Somit hat eine der Ausführungsformen der vorliegenden Offenbarung ein Verfahren zum Herstellen eines Halbleiterbauelements beschrieben, wobei das Verfahren das Ausbilden einer Gate-Dielektrikumschicht über einem Substrat und das Abscheiden einer Austrittsarbeitsmetallschicht über der Gate-Dielektrikumschicht enthält. In einigen Ausführungsformen wird ein erster in-situ-Prozess ausgeführt, der einen Vorbehandlungsprozess der Austrittsarbeitsmetallsschicht enthält. Zum Beispiel entfernt der Vorbehandlungsprozess eine oxidierte Schicht der Austrittsarbeitsmetallsschicht, um eine behandelte Austrittsarbeitsmetallschicht zu bilden. In einigen Ausführungsformen wird nach dem Ausführen des ersten in-situ-Prozesses ein zweiter in-situ-Prozess, der einen Abscheidungsprozess einer anderen Metallschicht über der behandelten Austrittsarbeitsmetallschicht enthält, ausgeführt.
  • In einer anderen der Ausführungsformen wird ein Verfahren besprochen, bei dem eine Gate-Dielektrikumschicht über einem Substrat in einer ersten Kammer eines evakuierten Verarbeitungssystems ausgebildet wird. Danach wird, während ein Vakuumzustand des Verarbeitungssystems beibehalten wird, eine Austrittsarbeitsmetallschicht über der Gate-Dielektrikumschicht in einer zweiten Kammer des evakuierten Verarbeitungssystems abgeschieden. In einigen Ausführungsformen wird das Substrat zu einer dritten Kammer des evakuierten Verarbeitungssystems transferiert, während der Vakuumzustand des evakuierten Verarbeitungssystems beibehalten wird, und ein Vorbehandlungsprozess der Austrittsarbeitsmetallsschicht wird in der dritten Kammer ausgeführt, wodurch eine behandelte Austrittsarbeitsmetallschicht entsteht. Zum Beispiel kann das Substrat dann zu einer vierten Kammer des evakuierten Verarbeitungssystems transferiert werden, während der Vakuumzustand des evakuierten Verarbeitungssystems beibehalten wird, und eine anschließende Metallschicht kann über der behandelten Austrittsarbeitsmetallschicht in der vierten Kammer abgeschieden werden.
  • In einer weiteren der Ausführungsformen wird ein Bauelement besprochen, das ein Substrat mit einem darauf ausgebildeten Gate-Stapel enthält. Zum Beispiel enthält das Bauelement des Weiteren eine Gate-Dielektrikumschicht, die über dem Substrat angeordnet ist, eine vorbehandelte Austrittsarbeitsmetallschicht mit einer nicht-oxidierten Oberfläche, die über der Gate-Dielektrikumschicht angeordnet ist, und eine anschließende Metallschicht, die über der nicht-oxidierten Oberfläche der vorbehandelten Austrittsarbeitsmetallschicht angeordnet ist. In verschiedenen Ausführungsformen enthalten die vorbehandelte Austrittsarbeitsmetallschicht und die anschließende Metallschicht mittels Atomschichtabscheidung (ALD) abgeschiedene Schichten, die sequenziell innerhalb eines Mehrkammerverarbeitungssystems ausgebildet werden, während ein Vakuumzustand des Mehrkammerverarbeitungssystems beibehalten wird.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zur Herstellung von Halbleiterbauelementen, das Folgendes umfasst: Ausbilden einer Gate-Dielektrikumschicht über einem Substrat; Abscheiden einer Austrittsarbeitsmetallschicht über der Gate-Dielektrikumschicht; Ausführen eines ersten in-situ-Prozesses, der einen Vorbehandlungsprozess der Austrittsarbeitsmetallsschicht enthält, wobei der Vorbehandlungsprozess eine oxidierte Schicht der Austrittsarbeitsmetallsschicht entfernt, um eine behandelte Austrittsarbeitsmetallschicht zu bilden; und nach dem Ausführen des ersten in-situ-Prozesses, Ausführen eines zweiten in-situ-Prozesses, der einen Abscheidungsprozess einer anderen Metallschicht über der behandelten Austrittsarbeitsmetallschicht enthält.
  2. Verfahren nach Anspruch 1, wobei der erste in-situ-Prozess in einer ersten Kammer eines Verarbeitungssystems ausgeführt wird, und wobei der zweite in-situ-Prozess in einer zweiten Kammer des Verarbeitungssystems ausgeführt wird.
  3. Verfahren nach Anspruch 2, wobei der erste und der zweite in-situ-Prozess ausgeführt werden, während ein Vakuumzustand des Verarbeitungssystems beibehalten wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei der Vorbehandlungsprozess einen Vorläufer enthält, der aus folgender Gruppe ausgewählt ist: TiClx, TaClx, TiFx, HfClx, WFx und WClx, wobei x zwischen ungefähr 1 und ungefähr 6 ist.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei die Austrittsarbeitsmetallschicht mindestens eines von TiN, TaN, TiAlC, TiAl, TiSiN, TaSi und TiAlN enthält.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei das Austrittsarbeitsmetall bei einer Temperatur von ungefähr 200°C bis ungefähr 600°C abgeschieden wird.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei der Vorbehandlungsprozess bei einer Temperatur von ungefähr 300°C bis ungefähr 1000°C ausgeführt wird.
  8. Verfahren nach Anspruch 4, wobei eine Strömungsrate des Vorläufers zwischen ungefähr 100 sccm und ungefähr 8000 sccm beträgt.
  9. Verfahren nach einem der vorangehenden Ansprüche, wobei die Austrittsarbeitsmetallschicht und die andere Metallschicht mittels Atomschichtabscheidung abgeschieden werden.
  10. Verfahren nach einem der vorangehenden Ansprüche, wobei die andere Metallschicht eine TiAlC-Schicht enthält.
  11. Verfahren nach Anspruch 10, das des Weiteren das Ausführen eines dritten in-situ-Prozesses umfasst, der das Abscheiden einer TiN-Schicht über der TiAlC-Schicht enthält.
  12. Verfahren nach einem der vorangehenden Ansprüche, wobei der Vorbehandlungsprozess eine Bandkante der Austrittsarbeitsmetallsschicht verschiebt.
  13. Verfahren zur Herstellung von Halbleiterbauelementen, das Folgendes umfasst: in einer ersten Kammer eines evakuierten Verarbeitungssystem, Ausbilden einer Gate-Dielektrikumschicht über einem Substrat; während ein Vakuumzustand des Verarbeitungssystems beibehalten wird, Abscheiden einer Austrittsarbeitsmetallschicht über der Gate-Dielektrikumschicht in einer zweiten Kammer des evakuierten Verarbeitungssystems; Transferieren des Substrats zu einer dritten Kammer des evakuierten Verarbeitungssystems, während der Vakuumzustand des evakuierten Verarbeitungssystems beibehalten wird, und Ausführen eines Vorbehandlungsprozesses der Austrittsarbeitsmetallsschicht in der dritten Kammer und dadurch Bilden einer behandelten Austrittsarbeitsmetallschicht; und Transferieren des Substrats zu einer vierten Kammer des evakuierten Verarbeitungssystems, während der Vakuumzustand des evakuierten Verarbeitungssystems beibehalten wird, und Abscheiden einer anschließenden Metallschicht über der behandelten Austrittsarbeitsmetallschicht in der vierten Kammer.
  14. Verfahren nach Anspruch 13, wobei der Vorbehandlungsprozess eine oxidierte Schicht von einer Oberseite der Austrittsarbeitsmetallsschicht entfernt.
  15. Verfahren nach Anspruch 13 oder 14, wobei die Austrittsarbeitsmetallschicht eine Austrittsarbeitsmetallschicht vom N-Typ enthält.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei die anschließende Metallschicht eine TiAlC-Schicht enthält.
  17. Verfahren nach Anspruch 16, das des Weiteren das Abscheiden einer TiN-Schicht über der TiAlC-Schicht umfasst.
  18. Verarbeitungssystem, das Folgendes umfasst: mehrere Verarbeitungskammern, die jeweils an eine Waferhandhabungskammer grenzen, die einen Transferarm enthält, der ein Substrat aus einer zu einer anderen der mehreren Verarbeitungskammern transferiert; ein Vakuumsystem, das mit den mehreren Verarbeitungskammern und der Waferhandhabungskammer gekoppelt ist, wobei das Vakuumsystem einen Vakuumzustand von jeder der mehreren Verarbeitungskammern und der Waferhandhabungskammer beibehält; wobei eine erste Kammer der mehreren Verarbeitungskammern dafür konfiguriert ist, eine Gate-Dielektrikumschicht über dem Substrat abzuscheiden; wobei eine zweite Kammer der mehreren Verarbeitungskammern dafür konfiguriert ist, eine Austrittsarbeitsmetallschicht über der Gate-Dielektrikumschicht abzuscheiden; wobei eine dritte Kammer der mehreren Verarbeitungskammern dafür konfiguriert ist, einen Vorbehandlungsprozess der Austrittsarbeitsmetallsschicht auszuführen und dadurch eine vorbehandelte Austrittsarbeitsmetallschicht zu bilden; und wobei eine vierte Kammer der mehreren Verarbeitungskammern dafür konfiguriert ist, eine anschließende Metallschicht über der behandelten Austrittsarbeitsmetallschicht abzuscheiden.
  19. Verarbeitungssystem nach Anspruch 18, wobei der Vorbehandlungsprozess das Einbringen eines Vorläufers in die dritte Kammer bei einer Vorbehandlungstemperatur und einer Strömungsrate enthält, wobei der Vorläufer mindestens eines von TiClx, TaClx, TiFx, HfClx, WFx und WClx enthält, wobei „x” ungefähr gleich 1–6 ist, wobei die Vorbehandlungstemperatur im Bereich von etwa 300–1000°C liegt, und wobei die Strömungsrate im Bereich von etwa 100–8000 sccm liegt.
  20. Verarbeitungssystem nach Anspruch 18 oder 19, wobei die anschließende Metallschicht eine TiAlC-Schicht enthält.
DE102016116467.4A 2015-10-20 2016-09-02 Atomschichtabscheidungsverfahren und strukturen davon Pending DE102016116467A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562244097P 2015-10-20 2015-10-20
US62/244,097 2015-10-20
US15/192,570 2016-06-24
US15/192,570 US9978601B2 (en) 2015-10-20 2016-06-24 Methods for pre-deposition treatment of a work-function metal layer

Publications (1)

Publication Number Publication Date
DE102016116467A1 true DE102016116467A1 (de) 2017-04-20

Family

ID=58456620

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016116467.4A Pending DE102016116467A1 (de) 2015-10-20 2016-09-02 Atomschichtabscheidungsverfahren und strukturen davon

Country Status (2)

Country Link
US (1) US20230106314A1 (de)
DE (1) DE102016116467A1 (de)

Also Published As

Publication number Publication date
US20230106314A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
DE102018115909B4 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102015106608B4 (de) FinFET-Wärmeschutzverfahren und verwandte Strukturen
DE102014106152B4 (de) FinFET-Vorrichtung mit High-k-Metallgate-Stapel
DE102015104461B4 (de) Verfahren zum herstellen von finfets und finfet-bauelement
DE102015106573B4 (de) Struktur und verfahren für finfet-bauelemente
DE102017126416A1 (de) FET mit negativer Kapazität mit verbessertem Zuverlässigkeitsverhalten
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102017126043A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102017117942A1 (de) Multi-Gate-Vorrichtung und Herstellungsverfahren dafür
DE102017117863B4 (de) Integrierte Schaltung mit einer Gatestruktur und Herstellungsverfahren
DE102013110023A1 (de) Halbleitervorrichtung und Herstellung derselben
DE102019117656A1 (de) Gate structures having interfacial layers
DE102014115586A1 (de) Integrierte Schaltkreisstruktur mit Substratisolation und undotiertem Kanal
DE102015109820A1 (de) Metallgate-Schema für Bauelement und Verfahren zum Ausbilden
DE102019116606A1 (de) Multi-gate-vorrichtung und zugehörige verfahren
DE102015104604A1 (de) Struktur und Verfahren für Sram-FinFET-Bauelement
DE102019109861A1 (de) Gatestapel-Behandlung
DE102021102419A1 (de) Verfahren zur herstellung von halbleitervorrichtungen und deren strukturen
DE102018102685A1 (de) Kontaktbildungsverfahren und zugehörige Struktur
DE102020121265A1 (de) Struktur und Verfahren zur Leckage-Verhinderung
DE102019113425B4 (de) Finfet-aufbau und verfahren mit reduzierter finnenknickung
DE102018106266B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102016100008A1 (de) Halbleiterstruktur mit Einfügeschicht und Verfahren für deren Herstellung
DE102018110978A1 (de) Gatestruktur und Verfahren
DE102021100729A1 (de) Kontaktstecker

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication