DE102016114448A1 - Einkristall-Ingot, Halbleiterwafer und Verfahren zum Herstellen von Halbleiterwafern - Google Patents

Einkristall-Ingot, Halbleiterwafer und Verfahren zum Herstellen von Halbleiterwafern Download PDF

Info

Publication number
DE102016114448A1
DE102016114448A1 DE102016114448.7A DE102016114448A DE102016114448A1 DE 102016114448 A1 DE102016114448 A1 DE 102016114448A1 DE 102016114448 A DE102016114448 A DE 102016114448A DE 102016114448 A1 DE102016114448 A1 DE 102016114448A1
Authority
DE
Germany
Prior art keywords
axial direction
semiconductor
ingot
single crystal
markings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016114448.7A
Other languages
English (en)
Inventor
Johannes Freund
Helmut Öfner
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102016114448A1 publication Critical patent/DE102016114448A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

Eine Ausführungsform eines Verfahrens zum Herstellen von Halbleiterwafern weist ein Ausbilden einer Kerbe oder eines Flat in einem Halbleiter-Ingot auf, die sich entlang einer axialen Richtung erstreckt (S100). Eine Vielzahl von Kennzeichnungen wird im Halbleiter-Ingot ausgebildet. Zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung sind durch ein charakteristisches Merkmal voneinander unterscheidbar (S110). Der Halbleiter-Ingot wird dann in Halbleiterwafer geschnitten (S120).

Description

  • HINTERGRUND
  • Halbleiterdotierungsprozesse sind in einer Front-End-of-Line-(FEOL-)Verarbeitung zum Herstellen von Halbleiterzonen verschiedenen Leitfähigkeitstyps, zum Beispiel p-dotierten und n-dotierten Halbleiterzonen, wesentlich. Eine präzise und homogene Dotierung eines Halbleiterkörpers, zum Beispiel eine Hintergrunddotierung eines Halbleiterwafers, ist wünschenswert, um Anforderungen an bestimmte Vorrichtungscharakteristiken zu erfüllen, zum Beispiel Anforderungen an eine Durchschlagsspannung, Durchschlagsfestigkeit oder -weichheit. Diese Anforderungen zu erfüllen stellt eine noch größere Herausforderung dar, wenn man zu größeren Ingot-Längen und größeren Waferdurchmessern übergeht.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird gelöst durch die Lehre der unabhängigen Patentansprüche. Weiterbildungen sind Gegenstand der abhängigen Ansprüche. Die vorliegende Offenbarung bezieht sich auf ein Verfahren zum Herstellen von Halbleiterwafern. Das Verfahren weist ein Ausbilden einer Kerbe (engl.: notch) oder einer Abflachung bzw. eines Flat (engl.: flat) in einem Halbleiter-Ingot bzw. Halbleiterstab auf, die sich entlang einer axialen Richtung erstreckt. Das Verfahren weist ferner ein Ausbilden einer Vielzahl von Markierungen bzw. Kennzeichnungen im Umfang des Halbleiter-Ingots auf. Zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung sind durch ein charakteristisches Merkmal voneinander unterscheidbar. Danach weist das Verfahren ferner ein Zerschneiden des Halbleiter-Ingots in Halbleiterwafer auf.
  • Die vorliegende Offenbarung bezieht sich auch auf einen Halbleiterwafer. Der Halbleiterwafer weist eine Kerbe oder ein Flat auf. Der Halbleiterwafer weist ferner eine Kennzeichnung im Umfang des Halbleiterwafers auf. Eine Winkelausdehnung der Kennzeichnung ist kleiner als 10°.
  • Die vorliegende Offenbarung bezieht sich ebenfalls auf einen Einkristall-Ingot. Der Einkristall-Ingot weist eine Kerbe oder ein Flat entlang einer axialen Richtung verlaufend auf. Der Einkristall-Ingot weist ferner eine Vielzahl von Kennzeichnungen im Umfang des Einkristall-Ingots auf. Zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung sind durch ein charakteristisches Merkmal voneinander unterscheidbar.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Beschreibung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsformen und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleiterwafern mit einer Kerbe oder einem Flat und einer Vielzahl von Kennzeichnungen im Umfang der Halbleiterwafer gemäß einer Ausführungsform.
  • 2 ist eine schematische Draufsicht eines Halbleiterwafers mit einer Kennzeichnung bei einer Winkeldistanz θ von der Kerbe gemäß einer Ausführungsform.
  • 3 stellt schematische Ansichten von Kennzeichnungen, die sich in der Form von einer ersten charakteristischen Form in eine zweite charakteristische Form ändern, gemäß einer Ausführungsform dar.
  • 4 ist eine schematische Draufsicht eines Halbleiterwafers mit einer Vielzahl von Kennzeichnungen, die entlang dem Umfang des Halbleiterwafers angeordnet sind, wobei die Vielzahl von Kennzeichnungen einen digitalen Code repräsentiert, gemäß einer Ausführungsform.
  • 5 ist eine schematische Seitenansicht und eine schematische Schnittansicht eines Halbleiterwafers mit einer Vielzahl von Kennzeichnungen, die entlang einer axialen Richtung im Umfang des Halbleiterwafers angeordnet sind, wobei die Vielzahl von Kennzeichnungen einen digitalen Code repräsentiert, gemäß einer Ausführungsform.
  • 6 ist eine schematische Draufsicht eines Halbleiterwafers zum Veranschaulichen von Kennzeichnungen mit verschiedenen radialen Ausdehnungen d1, d2 in Richtung auf eine Mitte des Halbleiterwafers gemäß einer Ausführungsform.
  • 7 ist eine schematische Draufsicht eines Halbleiterwafers zum Veranschaulichen von Kennzeichnungen mit verschiedenen Winkelausdehnungen Δθ1, Δθ2 gemäß einer Ausführungsform.
  • 8A bis 8E stellen schematische Ansichten von Einkristall-Ingots zum Veranschaulichen von Ausführungsformen von Kennzeichnungen zusätzlich zu einer Kerbe gemäß einer Ausführungsform dar.
  • 9 ist eine schematische Ansicht eines Einkristall-Ingots zum Veranschaulichen einer Kerbe, die eine Kristallorientierung und axiale Position angibt, gemäß einer Ausführungsform.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Offenbarung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" neben dem Dotierungstyp "n"- oder "p". Beispielsweise bedeutet "n " eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines "n"-Dotierungsbereiches ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein "n"-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Zum Beispiel können zwei verschiedene "n"-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen aufweisen.
  • Die Begriffe "Wafer", "Substrat", "Halbleiterkörper" oder "Halbleiterwafer", die in der folgenden Beschreibung verwendet werden, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen, dass sie Silizium (Si), Silizium-auf-Isolator (SOI), Silizium-auf-Saphir (SOS), dotierte und undotierte Halbleiter, epitaktische Schichten von Silizium, getragen durch eine Basishalbleiterunterlage, und andere Halbleiterstrukturen einschließen. Der Halbleiter braucht nicht auf Silizium zu beruhen. Der Halbleiter könnte ebenso Silizium-Germanium (SiGe), Germanium (Ge) oder Galliumarsenid (GeAs) sein. Gemäß anderen Ausführungsformen können Siliziumcarbid (SiC) oder Galliumnitrid (GaN) das Halbleitersubstratmaterial oder Halbleiter mit großer Bandlücke wie Saphir bilden.
  • Der Begriff "horizontal", wie dieser in dieser Beschreibung verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder Hauptoberfläche eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche des Wafers oder eines Halbleiterdie bzw. -chips sein.
  • Der Begriff "vertikal", wie dieser in dieser Beschreibung verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche, d.h. parallel zur Normalenrichtung der ersten Oberfläche des Halbleitersubstrats oder -körpers, angeordnet ist.
  • In dieser Beschreibung wird eine zweite Oberfläche eines Halbeitersubstrates oder Halbleiterkörpers als durch die niedrigere oder Rückseite oder rückwärtige Oberfläche gebildet angesehen, während die erste Oberfläche als durch die obere, Vorder- oder Frontseite oder Hauptoberfläche des Halbeitersubstrates gebildet betrachtet wird. Die Ausdrücke "oberhalb" und "unterhalb", wie diese in dieser Beschreibung verwendet werden, sollen daher eine relative Lage eines strukturellen Merkmales zu einem anderen beschreiben.
  • Ein Zerteilungsprozess kann verwendet werden, um den Wafer in einzelne Chips zu teilen. Irgendeine Technik zum Zerteilen kann angewandt werden, beispielsweise ein Blattzerteilen (Sägen), ein Laserzerteilen, ein Ätzen usw. Der Halbleiterkörper, beispielsweise ein Halbleiterwafer, kann zerteilt werden durch Aufbringen des Halbleiterwafers auf ein Band, insbesondere ein Zerteilungsband, Anwenden des Zerteilungsmusters, insbesondere eines rechteckförmigen Musters, auf den Halbleiterwafer, beispielsweise gemäß einer oder mehreren der oben erwähnten Techniken, und Ziehen des Bandes beispielsweise längs vier orthogonalen Richtungen in der Ebene des Bandes. Durch Ziehen des Bandes wird der Halbleiterwafer in eine Vielzahl von Halbleiterdies (Chips) unterteilt.
  • 1 ist ein schematisches Flussdiagramm zum Veranschaulichen eines Verfahrens 100 zum Herstellen von Halbleiterwafern.
  • Man wird erkennen, dass, obgleich Verfahren 100 im Folgenden als eine Reihe von Vorgängen oder Ereignissen veranschaulicht und beschrieben ist, die veranschaulichte Reihenfolge derartiger Vorgänge oder Ereignisse nicht in einem beschränkenden Sinn interpretiert werden soll. Zum Beispiel können einige Vorgänge bzw. Handlungen in verschiedenen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen abgesehen von jenen, die hierin veranschaulicht und/oder beschrieben sind, stattfinden. Außerdem mögen nicht alle veranschaulichten Vorgänge erforderlich sein, um einen oder mehrere Aspekte von Ausführungsformen der Offenbarung hierin zu verwirklichen. Ein oder mehrere der hierin dargestellten Vorgänge können auch in einem oder mehreren separaten Vorgängen und/oder Phasen ausgeführt werden.
  • Prozessmerkmal S100 weist ein Ausbilden einer Kerbe oder eines Flat in einem Halbleiter-Ingot entlang einer axialen Richtung verlaufend auf. In einigen Ausführungsformen ist der Halbleiter-Ingot ein durch ein Czochralski-(CZ-)Verfahren, zum Beispiel durch das Standard-CZ-Verfahren oder durch das magnetische CZ-(MCZ-)Verfahren oder durch das kontinuierliche CZ-(CCZ-)Verfahren, geschaffener Silizium-Ingot. In einigen anderen Ausführungsformen ist der Halbleiter-Ingot ein durch einen Float-Zonen-(FZ-)Kristallwachstumsprozess geschaffener Silizium-Ingot. Die Kerbe, welche typischerweise für größere Waferdurchmesser, zum Beispiel Waferdurchmesser von 200 mm oder größer, verwendet wird, oder das Flat, welches typischerweise für kleinere Waferdurchmesser, zum Beispiel Waferdurchmesser kleiner als 200 mm, verwendet wird, kann durch einen mechanischen Bearbeitungsprozess, zum Beispiel durch einen Schleifprozess unter Verwendung eines geeigneten Schleifgeräts, zum Beispiel eines Schleifrades bzw. einer Schleifscheibe, ausgebildet werden. Die Kerbe wird für Positionier- und Orientierungszwecke mechanisch geschaffen bzw. herausgearbeitet. Desgleichen wird das Flat mechanisch herausgearbeitet, um Typ und Orientierung des Kristalls anzugeben. Ein sogenanntes primäres Flat befindet sich im Umfang des Wafers. Das primäre Flat hat eine spezifische Kristallorientierung bezüglich der Waferoberfläche. Ein sogenanntes sekundäres Flat gibt die Dotierungskonzentration des Wafers an. Der Ort dieses Flat ist unterschiedlich.
  • Prozessmerkmal S110 weist ein Ausbilden einer Vielzahl von Kennzeichnungen im Umfang des Halbleiter-Ingots auf, wobei zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch ein charakteristisches Merkmal voneinander unterscheidbar sind. Jede der Vielzahl von Kennzeichnungen dient für einen anderen Zweck als das Flat oder die Kerbe. Die Vielzahl von Kennzeichnungen ermöglicht eine Nachvollziehbarkeit bzw. Rückverfolgbarkeit einer axialen Waferposition im Ingot beispielsweise während FEOL-Prozesse. Im Hinblick auf Variationen von Charakteristiken entlang der axialen Richtung eines Ingots, zum Beispiel Variationen eines spezifischen Widerstands aufgrund von Segregationseffekten während eines CZ-Ingot-Wachstums oder Variationen von Verunreinigungen, zum Beispiel Kohlenstoff (C) oder Sauerstoff (O), ermöglicht eine Rückverfolgbarkeit der axialen Waferposition eine verbesserte Bestimmung von Verunreinigungen auf einem spezifischen Wafer, was für eine verbesserte FEOL-Verarbeitung genutzt werden kann, zum Beispiel eine FEOL-Verarbeitung, die für Variationen von Charakteristiken entlang der axialen Richtung des Ingots geeignet ist, die durch einen Herstellungsprozess des Ingots verursacht werden. Beispielsweise können Ionenimplantationsdosen, zum Beispiel Protonenbestrahlungsdosen zum Einstellen einer Hintergrunddotierungskonzentration in einem Wafer, effizienter eingestellt werden, wenn eine Information über die axiale Position des zu verarbeitenden Wafers verfügbar ist.
  • Danach wird Prozessmerkmal S120 ausgeführt. Das Prozessmerkmal S120 weist ein Zerschneiden des Halbleiter-Ingots in Halbleiterwafer auf. Beispielsweise kann, nachdem Enden des Ingots abgeschnitten sind, der Ingot in kürzere Abschnitte bzw. Sektionen geschnitten werden, um den Vorgang eines Zerschneidens, der später folgen wird, zu optimieren. Siliziumwafer werden typischerweise unter Verwendung von Sägen mit Innendurchmesser (ID) und vom Drahttyp vom Ingot geschnitten. Nach einem Zerschneiden werden die "zugeschnittenen" (engl.: as-cut) Wafer zum Beispiel in einer Reihe chemischer Bäder gereinigt, um etwaigen verbleibenden Schmutz zu entfernen. Von hier aus können die Wafer in eine Reihe von Veredelungsschritten weitergehen, um sie stärker und flacher zu machen.
  • In einigen Ausführungsformen sind die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine Winkelposition bezüglich der Kerbe oder des Flat voneinander unterscheidbar.
  • In einigen Ausführungsformen wird die Vielzahl von Kennzeichnungen im Halbleiter-Ingot gebildet, indem der Halbleiter-Ingot zwischen 0° und 360° um die axiale Richtung rotiert wird, während eine Kennzeichnungspositionen entlang der axialen Richtung von einer ersten axialen Position zu einer zweiten axialen Position bewegt wird, wodurch eine Winkelposition der Kennzeichnungen mit zunehmender Distanz von der ersten axialen Position zunimmt. Ein Rotieren des Halbleiter-Ingots zwischen 0° und 360° kann angewendet werden, falls beispielsweise eine Vorderseite und eine Rückseite des Halbleiterwafers unterschieden werden können. Falls die Vorderseite und die Rückseite des Halbleiterwafers nicht unterschieden werden können, kann der Halbleiter-Ingot zwischen 0° und 180° um die axiale Richtung rotiert werden, während die Kennzeichnungsposition entlang der axialen Richtung bewegt wird. Bezug nehmend auf die schematische Draufsicht 200 eines Halbleiterwafers 205 von 2 kann eine Rückverfolgbarkeit des Halbleiterwafers 205 durch das charakteristische Merkmal einer Winkelposition θ einer Kennzeichnung 207 bezüglich einer Kerbe 210 erreicht werden.
  • In einigen Ausführungsformen sind die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine Kennzeichnungsform voneinander unterscheidbar. Eine Information über die axiale Position kann über eine Änderung einer Geometrie der Kennzeichnung abgebildet werden, zum Beispiel eine Änderung zwischen verschiedenen Geometrien wie etwa eine Änderung zwischen kreisförmigen und ellipsenförmigen Geometrien, eine Änderung zwischen kreisförmigen und quadratischen Geometrien, eine Änderung zwischen quadratischen und rechteckigen Geometrien. Eine beispielhafte Veranschaulichung einer Geometrieänderung der Kennzeichnung 207 ist in der Ansicht 300 von 3 schematisch veranschaulicht. Die Ansicht 300 ist beispielsweise in Richtung auf den Umfang des Halbleiterwafers 205 entlang einer radialen Richtung genommen.
  • In einigen Ausführungsformen ist das charakteristische Merkmal, das die axiale Waferposition repräsentiert, ein digitaler Code im Umfang des Halbleiterwafers. Digitale Codes, zum Beispiel binäre Zahlen, können durch das Vorhandensein oder Fehlen einer Kennzeichnung entlang einer Sequenz möglicher Kennzeichnungspositionen realisiert werden. Die Kennzeichnungen, die die binäre Zahl repräsentieren, können nacheinander entlang dem Umfang des Halbleiterwafers angeordnet werden. Eine beispielhafte Veranschaulichung von Kennzeichnungen 207, die entlang dem Umfang des Halbleiterwafers 205 nacheinander angeordnet sind, ist in der schematischen Draufsicht 400 von 4 gegeben. Die eine binäre Zahl 208 repräsentierenden Kennzeichnungen können entlang einer axialen Richtung y zwischen gegenüberliegenden Hauptoberflächen des Halbleiterwafers 205 nacheinander angeordnet sein. Eine beispielhafte Veranschaulichung von Kennzeichnungen 207, die entlang der axialen Richtung y zwischen den gegenüberliegenden Hauptoberflächen des Halbleiterwafers 205 nacheinander angeordnet sind, ist in der schematischen Seitenansicht 500 und der schematischen Schnittansicht 501 von 5 gegeben. In einigen anderen Ausführungsformen kann eine Kombination einer Anordnung der Kennzeichnungen 207, die in 4 und 5 veranschaulicht sind, angewendet werden.
  • In einigen Ausführungsformen sind die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine radiale Ausdehnung in Richtung auf eine Mitte des Halbleiterwafers voneinander unterscheidbar. Eine beispielhafte Veranschaulichung von Kennzeichnungen 207 mit verschiedenen radialen Ausdehnungen d1, d2 in Richtung auf eine Mitte des Halbleiterwafers 205 ist in der schematischen Draufsicht 600 von 6 gegeben.
  • In einigen Ausführungsformen sind die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine Winkelausdehnung voneinander unterscheidbar. Eine beispielhafte Veranschaulichung von Kennzeichnungen 207 mit verschiedenen Winkelausdehnungen Δθ1, Δθ2 ist in der schematischen Draufsicht 700 von 7 gegeben, wobei Δθ1 > Δθ2 gilt.
  • In einigen Ausführungsformen wird die Vielzahl von Kennzeichnungen durch zumindest eine einer Laserkennzeichnung und maschinellen Bearbeitung geschaffen. Ein Beispiel einer Laserkennzeichnung ist eine Lasergravur. Der Punkt, wo der Laser den Umfang des Halbleiterwafers berührt, kann auf der Fokalebene des optischen Systems des Lasers liegen. Die Fläche innerhalb des Brennpunktes wird signifikant beeinflusst, wenn der Laserstrahl über den Umfang des Halbleiterwafers gelangt. Die vom Laser abgegebene Energie ändert die Oberfläche des Halbleiterwafers unter dem Brennpunkt. Sie kann die Oberfläche aufheizen und das Halbleitermaterial anschließend verdampfen. Ein Beispiel einer maschinellen Bearbeitung ist Schleifen, beispielsweise eine abrasive Schleiftechnologie mittels eines Schleifrades wie etwa eines Diamantenschleifrades. Eine Tiefe der Kennzeichnung kann eine Tiefe übertreffen, bis zu der ein Abrunden der Waferkante, das nach einem Wafersägen stattfindet, Material entlang dem Waferrand entfernt. Die Tiefe der Kennzeichnung liegt typischerweise in einem Bereich zwischen 10 µm und 500 µm oder zwischen 20 µm und 300 µm oder zwischen 20 µm und 200 µm.
  • In einigen Ausführungsformen werden die Kerbe oder das Flat und die Vielzahl von Kennzeichnungen in einem gleichen Prozessgerät geschaffen.
  • In einigen Ausführungsformen wird eine Kennzeichnungsposition entlang der axialen Richtung bewegt, indem der Halbleiter-Ingot bezüglich eines Geräts für einen Kennzeichnungsprozess bewegt wird oder das Gerät für einen Kennzeichnungsprozess bezüglich des Silizium-Ingots bewegt wird.
  • In einigen Ausführungsformen werden zumindest zwei der Vielzahl von Kennzeichnungen an verschiedenen Winkelpositionen in Bezug auf zumindest eine axiale Position ausgebildet. Ein Beispiel ist ein digitaler Code, der durch eine binäre Zahl mit mehr als zwei Ziffern repräsentiert wird.
  • In einigen Ausführungsformen weist ein Halbleiterwafer eine Kerbe oder ein Flat auf. Der Halbleiterwafer weist ferner eine Kennzeichnung im Umfang des Halbleiterwafers auf, wobei eine Winkelausdehnung der Kennzeichnung kleiner als 10° oder kleiner als 5° oder sogar kleiner 1° ist. Beispielsweise ist jede der Winkelausdehnungen Δθ1, Δθ2 der Kennzeichnungen 207 kleiner als 10°. Somit ist jede der Kennzeichnungen 207 von einem Flat verschieden, das typischerweise genutzt wird, um eine Kristallorientierung und Dotierung des Wafers in Form eines primären Flat und eines sekundären Flat anzugeben.
  • Die mit Verweis auf die obigen Figuren beschriebenen Ausführungsformen beziehen sich auf charakteristische Merkmale der Kennzeichnungen im Umfang des Halbleiterwafers und ermöglichen eine Rückverfolgbarkeit der Position des Halbleiterwafers entlang einer axialen Richtung des Ingots, aus dem er geschnitten ist. Diese Ausführungsformen können kombiniert werden. Mit anderen Worten können verschiedene charakteristische Merkmale, wie sie oben beschrieben wurden, zu einem neuen charakteristischen Merkmal kombiniert werden, um eine Rückverfolgbarkeit des Halbleiterwafers zu ermöglichen.
  • Einige Ausführungsformen beziehen sich auf einen Einkristall-Ingot. Der Einkristall-Ingot weist eine Kerbe oder ein Flat entlang einer axialen Richtung verlaufend auf. Der Einkristall-Ingot weist ferner eine Vielzahl von Kennzeichnungen im Umfang des Einkristall-Ingots auf. Zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung sind durch ein charakteristisches Merkmal voneinander unterscheidbar. In einigen Ausführungsformen ist der Einkristall-Ingot ein Halbleiter-Ingot, zum Beispiel ein CZ-Silizium-Ingot.
  • Beispiele der charakteristischen Merkmale sind unter Bezugnahme auf 2 bis 7 beschrieben und können für den Einkristall-Ingot einzeln oder in einer beliebigen Kombination verwendet werden.
  • Bezug nehmend auf die schematische Ansicht 801 von 8A enthält ein Einkristall-Ingot 250, zum Beispiel ein CZ-Silizium-Ingot, eine Kerbe 210. Der Einkristall-Ingot 250 enthält ferner eine Vielzahl von Kennzeichnungen im Umfang des Einkristall-Ingots 250. Zumindest einige der Vielzahl von Kennzeichnungen 207 an verschiedenen Positionen entlang der axialen Richtung y sind durch ein charakteristisches Merkmal voneinander unterscheidbar. In der in 8A veranschaulichten Ausführungsform ist die Charakteristik zum Unterscheiden von Teilen, zum Beispiel Wafern, die aus dem Einkristall-Ingot 250 geschnitten werden sollen, bezüglich der axialen Position eine Winkelposition der Kennzeichnung bezüglich der Winkelposition der Kerbe 210. Eine Winkeldistanz zwischen den Kennzeichnungen 207 und der Kerbe 210 nimmt mit zunehmender Distanz von einem ersten Ende 252 des Einkristall-Ingots 250 in Richtung auf ein zweites Ende 253 des Einkristall-Ingots 250 zu. Die Kennzeichnungen 207 können ausgebildet werden, indem der Einkristall-Ingot um die axiale Richtung rotiert wird, während eine Kennzeichnungsposition entlang der axialen Richtung vom ersten Ende 252 zum zweiten Ende 253 bewegt wird, wodurch eine Winkeldistanz zwischen den Kennzeichnungen 207 und der Kerbe 210 zunimmt. In der in 8A veranschaulichten Ausführungsform bewegt sich die Winkeldistanz zwischen 0° und 180°, was für Halbleiterwafer geeignet ist, die zwischen ihrer Vorder- und Rückseite nicht unterschieden werden können. Falls der Halbleiterwafer zwischen der Vorderseite und der Rückseite unterschieden werden kann, kann sich die axiale Distanz zum Beispiel zwischen 0° und 360° bewegen.
  • Bezug nehmend auf die schematische Ansicht 802 von 8B enthält der Einkristall-Ingot 250, zum Beispiel ein CZ-Silizium-Ingot, eine Kerbe 210 und enthält Gruppen von Kennzeichnungen 2071, 2072, 2073. Die Kennzeichnungen der Gruppen unterscheiden sich voneinander durch die Winkeldistanz von der Kerbe 210. Eine Ausdehnung jeder Gruppe entlang der axialen Richtung y kann größer als eine Dicke eines Wafers sein, der aus dem Einkristall-Ingot 250 geschnitten werden soll. Somit kann jede der Gruppen einem Abschnitt bzw. einer Sektion des Einkristall-Ingots 250 entsprechen, wo eine Vielzahl von Wafern geschnitten werden soll. In diesem Fall können einige der Wafer Kennzeichnungen aufweisen, die nicht voneinander unterschieden werden können. Kennzeichnungsgruppen von Wafern, die aus dem Einkristall-Ingot 250 geschnitten werden sollen, können erwünscht sein, falls Variationen von Charakteristiken entlang der axialen Richtung des Einkristall-Ingots bezüglich der beispielsweise zu einer Gruppe gehörenden Halbleiterwafer akzeptabel sind. Alternativ dazu kann eine Ausdehnung jeder Gruppe entlang der axialen Richtung y kleiner als eine Dicke eines aus dem Einkristall-Ingot 250 zu schneidenden Wafers, zum Beispiel kleiner als 70 % oder kleiner als 50 % oder gar kleiner als 30 % sein.
  • Bezug nehmend auf die schematische Ansicht 803 von 8C, die den Einkristall-Ingot 250 veranschaulicht, sind zumindest zwei der Vielzahl von Kennzeichnungen 207 an verschiedenen Winkelpositionen bezüglich der gleichen axialen Position entlang der axialen Richtung y ausgebildet. Ein Ausbilden einer Vielzahl von Kennzeichnungen 207 an der gleichen axialen Position, das heißt bezüglich eines einzelnen, aus dem Einkristall-Ingot 250 zu schneidenden Wafers, ermöglicht ein Prägen eines Wafers mit einem digitalen Code wie etwa einer binären Zahl. Beispiele von aus dem in 8C veranschaulichten Halbleiter-Ingot geschnittenen Halbleiterwafern sind unter Bezugnahme auf 4 und 5 beschrieben.
  • Bezug nehmend auf die schematische Ansicht 804 von 8D, die den Einkristall-Ingot 250 veranschaulicht, erstrecken sich die Kennzeichnungen 207 bei einer gleichen Winkeldistanz von der Kerbe 210 vom ersten Ende 252 zum zweiten Ende 253 des Einkristall-Ingots 250. Eine Winkeldimension der Kennzeichnungen 207 nimmt von einem Wert Δθ4 am ersten Ende 252 auf einen Wert Δθ5 am zweiten Ende 253 zu. Die Winkeldimension Δθ repräsentiert das charakteristische Merkmal, das dafür eingerichtet ist, einen aus dem Einkristall-Ingot 250 geschnittenen Wafer bezüglich dessen axialer Position vor einem Zerschneiden zu identifizieren.
  • Bezug nehmend auf die schematische Ansicht 805 von 8E, die den Einkristall-Ingot 250 veranschaulicht, erstrecken sich die Kennzeichnungen 207 bei einer gleichen Winkeldistanz von der Kerbe 210 vom ersten Ende 252 zum zweiten Ende 253 des Einkristall-Ingots 250. Eine Form der Kennzeichnungen 207 ändert sich von einer ersten Form am ersten Ende 252, zum Beispiel einer halbkreisförmigen Kennzeichnung 2074, in eine zweite Form am zweiten Ende 253, zum Beispiel eine V-rillenförmige Kennzeichnung 2075. In der in 8E veranschaulichten Ausführungsform repräsentiert die Form der Kennzeichnungen das charakteristische Merkmal, das dafür eingerichtet ist, einen aus dem Einkristall-Ingot 250 geschnittenen Wafer bezüglich dessen axialer Position vor einem Zerschneiden zu identifizieren. Abgesehen von V-rillen- und halbkreisförmigen Kennzeichnungen kann jede beliebige andere Form verwendet werden.
  • Bezug nehmend auf die schematische Ansicht 900 von 9, die ein Beispiel eines Einkristall-Ingots 258 veranschaulicht, weist der Einkristall-Ingot 258 eine in einem Umfang des Einkristall-Ingots 258 gelegene Kerbe 259 auf, die sich entlang einer axialen Richtung y bei einer konstanten Winkelposition erstreckt. Die Kerbe 259 an einer ersten axialen Position ist von der Kerbe 259 an einer zweiten axialen Position durch ein charakteristisches Merkmal unterscheidbar. Dies ermöglicht beispielsweise eine Rückverfolgbarkeit einer axialen Position eines aus dem Einkristall-Ingot 258 geschnittenen Wafers. Folglich kann eine einzige Kerbe eine Kristallorientierung und axiale Ingot-Position von aus dem Ingot geschnittenen Wafern angeben.
  • In einigen Ausführungsformen ist das charakteristische Merkmal eine Form oder Geometrie der Kerbe 259. Durch Ändern einer Geometrie von einer ersten Geometrie, zum Beispiel einer V-Rille (siehe Kerbengeometrie 2091), in eine zweite Geometrie, zum Beispiel eine halbkreisförmige Rille (siehe Kerbengeometrie 2092), kann die Kerbe eines aus dem Einkristall-Ingot 258 geschnittenen Wafers eine Kristallorientierung und eine axiale Position im Einkristall-Ingot 258 vor einem Zerteilen anzeigen.
  • In einigen anderen Ausführungsformen ist das charakteristische Merkmal eine Winkelausdehnung der Kerbe 259. Durch Ändern einer Winkelausdehnung entlang der axialen Richtung y der Kerbe 259, zum Beispiel zwischen Winkelausdehnungen Δθ6, Δθ7, kann die Kerbe eines aus dem Einkristall-Ingot 258 geschnittenen Wafers eine Kristallorientierung und eine axiale Position im Einkristall-Ingot 258 vor einem Zerteilen angeben.
  • In einigen anderen Ausführungsformen ist das charakteristische Merkmal eine radiale Ausdehnung der Kerbe 259. Durch Ändern der radialen Ausdehnung entlang der axialen Richtung y der Kerbe 259, zum Beispiel zwischen radialen Ausdehnungen d3 und d4, kann die Kerbe eines aus dem Einkristall-Ingot 258 geschnittenen Wafers eine Kristallorientierung und eine axiale Position im Einkristall-Ingot 258 vor einem Zerteilen angeben.
  • Obwohl hier spezifische Ausführungsformen veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Ausgestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (28)

  1. Verfahren zum Herstellen von Halbleiterwafern, aufweisend: Ausbilden einer Kerbe oder eines Flat in einem Halbleiter-Ingot entlang einer axialen Richtung verlaufend (S100); Ausbilden einer Vielzahl von Kennzeichnungen im Umfang des Halbleiter-Ingots, wobei zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch ein charakteristisches Merkmal voneinander unterscheidbar sind (S110); und danach Zerschneiden des Halbleiter-Ingots in Halbleiterwafer (S120).
  2. Verfahren nach Anspruch 1, wobei die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine Winkelposition bezüglich der Kerbe oder des Flat voneinander unterscheidbar sind.
  3. Verfahren nach einem der vorangehenden Ansprüche, wobei die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine Kennzeichnungsform voneinander unterscheidbar sind.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine radiale Ausdehnung in Richtung auf eine Mitte des Halbleiter-Ingots voneinander unterscheidbar sind.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine Winkelausdehnung voneinander unterscheidbar sind.
  6. Verfahren nach Anspruch 5, wobei die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung bei einer gleichen Winkelposition positioniert sind.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei die Vielzahl von Kennzeichnungen durch zumindest eine einer Laserkennzeichnung und maschinellen Bearbeitung geschaffen wird.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei die Kerbe oder das Flat und die Vielzahl von Kennzeichnungen in einem gleichen Prozessgerät geschaffen werden.
  9. Verfahren nach einem der vorangehenden Ansprüche, wobei die Vielzahl von Kennzeichnungen im Halbleiter-Ingot gebildet wird, indem der Halbleiter-Ingot zwischen 0° und 360° um die axiale Richtung rotiert wird, während eine Kennzeichnungsposition entlang der axialen Richtung von einer ersten axialen Position zu einer zweiten axialen Position bewegt wird, wodurch eine Winkeldistanz der Kennzeichnungen mit zunehmender Distanz von der ersten axialen Position zunimmt.
  10. Verfahren nach Anspruch 9, wobei die Kennzeichnungsposition entlang der axialen Richtung bewegt wird, indem der Halbleiter-Ingot bezüglich eines Geräts für einen Kennzeichnungsprozess bewegt wird oder indem das Gerät für einen Kennzeichnungsprozess bezüglich des Silizium-Ingots bewegt wird.
  11. Verfahren nach einem der Ansprüche 1 bis 8, wobei der Halbleiter-Ingot zwischen 0° und 180° um die axiale Richtung rotiert wird, während die Kennzeichnungsposition entlang der axialen Richtung bewegt wird.
  12. Verfahren nach einem der vorangehenden Ansprüche, wobei zumindest zwei der Vielzahl von Kennzeichnungen bei verschiedenen Winkelpositionen bezüglich zumindest einer axialen Position ausgebildet werden.
  13. Halbleiterwafer, aufweisend: eine Kerbe oder ein Flat; und eine Kennzeichnung im Umfang des Halbleiterwafers, wobei eine Winkelausdehnung der Kennzeichnung kleiner als 10° ist.
  14. Halbleiterwafer nach Anspruch 13, aufweisend eine Vielzahl von Kennzeichnungen.
  15. Halbleiterwafer nach Anspruch 14, wobei die Vielzahl von Kennzeichnungen an verschiedenen Winkelpositionen bezüglich der Kerbe oder des Flat gelegen sind.
  16. Halbleiterwafer nach einem der Ansprüche 14 bis 15, wobei die Vielzahl von Kennzeichnungen im Umfang entlang einer vertikalen Richtung zwischen gegenüberliegenden ersten und zweiten Hauptoberflächen des Halbleiterwafers nacheinander gelegen sind.
  17. Halbleiterwafer nach einem der Ansprüche 14 bis 16, wobei die Vielzahl von Kennzeichnungen sich um zumindest ein Merkmal einer Form, einer Winkelausdehnung, einer Winkelposition und einer radialen Ausdehnung in Richtung auf eine Mitte des Halbleiterwafers unterscheidet.
  18. Halbleiterwafer nach einem der Ansprüche 13 bis 17, wobei der Halbleiterwafer ein CZ- oder MCZ-Siliziumwafer ist.
  19. Halbleiterwafer nach einem der Ansprüche 13 bis 17, wobei der Halbleiterwafer ein FZ-Siliziumwafer ist.
  20. Einkristall-Ingot, aufweisend: eine Kerbe oder ein Flat entlang einer axialen Richtung verlaufend; und eine Vielzahl von Kennzeichnungen im Umfang des Einkristall-Ingots, wobei zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch ein charakteristisches Merkmal voneinander unterscheidbar sind.
  21. Einkristall-Ingot nach Anspruch 20, wobei die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine Winkelposition bezüglich der Kerbe oder des Flat voneinander unterscheidbar sind.
  22. Einkristall-Ingot nach einem der Ansprüche 20 bis 21, wobei die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine Kennzeichnungsform voneinander unterscheidbar sind.
  23. Einkristall-Ingot nach einem der Ansprüche 20 bis 22, wobei die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine radiale Ausdehnung in Richtung auf eine Mitte des Einkristall-Ingots voneinander unterscheidbar sind.
  24. Einkristall-Ingot nach einem der Ansprüche 20 bis 23, wobei die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung durch eine Winkelausdehnung voneinander unterscheidbar sind.
  25. Einkristall-Ingot nach einem der Ansprüche 20 bis 24, wobei die zumindest einige der Vielzahl von Kennzeichnungen an verschiedenen Positionen entlang der axialen Richtung bei einer gleichen Winkelposition positioniert sind.
  26. Einkristall-Ingot nach Anspruch 25, wobei die zumindest einige der Vielzahl von Kennzeichnungen sich bezüglich einer Kennzeichnungsform unterscheiden.
  27. Einkristall-Ingot nach einem der Ansprüche 20 bis 26, wobei zumindest zwei der Vielzahl von Kennzeichnungen bei verschiedenen Winkelpositionen bezüglich der gleichen axialen Position ausgebildet sind.
  28. Einkristall-Ingot nach einem der Ansprüche 20 bis 27, wobei der Einkristall-Ingot ein Halbleiter-Ingot ist.
DE102016114448.7A 2015-08-10 2016-08-04 Einkristall-Ingot, Halbleiterwafer und Verfahren zum Herstellen von Halbleiterwafern Pending DE102016114448A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/821,992 US9536838B1 (en) 2015-08-10 2015-08-10 Single crystal ingot, semiconductor wafer and method of manufacturing semiconductor wafers
US14/821,992 2015-08-10

Publications (1)

Publication Number Publication Date
DE102016114448A1 true DE102016114448A1 (de) 2017-02-16

Family

ID=57682217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016114448.7A Pending DE102016114448A1 (de) 2015-08-10 2016-08-04 Einkristall-Ingot, Halbleiterwafer und Verfahren zum Herstellen von Halbleiterwafern

Country Status (3)

Country Link
US (1) US9536838B1 (de)
CN (1) CN106449361B (de)
DE (1) DE102016114448A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3103965A1 (fr) * 2019-12-02 2021-06-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Clivage de plaque pour la fabrication de cellules solaires
CN112720885B (zh) * 2020-12-15 2023-02-03 西安奕斯伟材料科技有限公司 一种晶棒的开槽方法及晶棒开槽装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01192121A (ja) * 1988-01-27 1989-08-02 Hitachi Cable Ltd 半導体ウエハ
JPH02130850A (ja) * 1988-11-10 1990-05-18 Hitachi Cable Ltd 半導体ウエーハのマーキング方法
JP2742710B2 (ja) * 1989-06-26 1998-04-22 三菱電機株式会社 半導体ウェハ
JP3213563B2 (ja) * 1997-03-11 2001-10-02 株式会社スーパーシリコン研究所 ノッチレスウェーハの製造方法
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
US8389099B1 (en) * 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
KR20150010964A (ko) * 2012-05-02 2015-01-29 엠이엠씨 싱가포르 피티이. 엘티디. 잉곳 연삭을 위한 시스템 및 방법
FR2995136B1 (fr) * 2012-09-04 2015-06-26 Soitec Silicon On Insulator Pseudo-substrat avec efficacite amelioree d'utilisation d'un materiau monocristallin

Also Published As

Publication number Publication date
US9536838B1 (en) 2017-01-03
CN106449361A (zh) 2017-02-22
CN106449361B (zh) 2019-10-15

Similar Documents

Publication Publication Date Title
DE102018201298B4 (de) SiC-Waferherstellungsverfahren
DE102016119111A1 (de) Verfahren zum herstellen von halbleiterwafern und verfahren zum herstellen einer halbleitervorrichtung
DE102012220161B4 (de) Bearbeitungsverfahren für einen Wafer mit einem abgeschrägten Abschnitt entlang des äusseren Umfangs davon
DE102017220758A1 (de) Sic-wafer herstellungsverfahren
DE69835505T2 (de) Verfahren zur bereitstellung eines getters bei der herstellung von integrierten silizium-auf-isolator-schaltungen
DE3131987A1 (de) "verfahren zum herstellen einer spannungsarmen ausnehmung sowie eines gebietes eines leitungstyps in einem halbleiterkoerper und von mehreren halbleitervorrichtungen auf einem halbleiterkoerper"
DE102016215473B4 (de) Verfahren zum Bearbeiten eines Substrats
DE102013200079A1 (de) Anlage und Verfahren zum Zerteilen von Silizium-Blöcken
DE102014112690B4 (de) Verfahren zur Trennung von Halbleiterchips
DE102016112389A1 (de) Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die
DE10121502A1 (de) Verfahren zum Teilen eines Halbleiterwafers
DE102014218759A1 (de) Bearbeitungsverfahren für ein Werkstück
DE102017213670A1 (de) SiC-Waferherstellungsverfahren
DE102014114517A1 (de) Verfahren zum Bearbeiten eines Wafers und Waferstruktur
DE102016114448A1 (de) Einkristall-Ingot, Halbleiterwafer und Verfahren zum Herstellen von Halbleiterwafern
DE102018217297A1 (de) Vorrichtung zum Teilen eines Werkstücks
DE102016109693B4 (de) Verfahren zum Trennen von Halbleiterdies von einem Halbleitersubstrat und Halbleitersubstratanordnung
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE112015005220T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
WO2006072493A1 (de) Verfahren zum herstellen von halbleiterchips aus einem wafer
DE112013004844T5 (de) Siliziumcarbidhalbleitersubstrat und Verfahren zur Herstellung hiervon
DE102017106854A1 (de) Trägeranordnung und Verfahren für die Bearbeitung eines Trägers
DE60315670T2 (de) Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
DE19526711A1 (de) Verfahren zur Bearbeitung von Siliciumwafern
DE102010018570B4 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben durch Bearbeiten eines Einkristalls

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication