DE102015210923A1 - Halbleitervorrichtung mit reduzierter Emitter-Effizienz - Google Patents

Halbleitervorrichtung mit reduzierter Emitter-Effizienz Download PDF

Info

Publication number
DE102015210923A1
DE102015210923A1 DE102015210923.2A DE102015210923A DE102015210923A1 DE 102015210923 A1 DE102015210923 A1 DE 102015210923A1 DE 102015210923 A DE102015210923 A DE 102015210923A DE 102015210923 A1 DE102015210923 A1 DE 102015210923A1
Authority
DE
Germany
Prior art keywords
region
semiconductor
dopants
contact hole
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015210923.2A
Other languages
English (en)
Other versions
DE102015210923B4 (de
Inventor
Wolfgang Wagner
Johannes Baumgartl
Volodymyr Komarnitskyy
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015210923.2A priority Critical patent/DE102015210923B4/de
Priority to CN201610421678.6A priority patent/CN106252397B/zh
Priority to US15/182,720 priority patent/US9859378B2/en
Publication of DE102015210923A1 publication Critical patent/DE102015210923A1/de
Application granted granted Critical
Publication of DE102015210923B4 publication Critical patent/DE102015210923B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren zur Herstellung einer Halbleitervorrichtung (1) wird präsentiert. Das Verfahren (2) umfasst das Bereitstellen (20) eines Halbleiterkörpers (10), der eine Vorderseite 10-1 und eine Rückseite (10-2) aufweist, worin der Halbleiterkörper (10) eine Drift-Region (101), die Dotierstoffe eines ersten Leitfähigkeitstyps aufweist, und eine Body-Region (102), die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyps ist, umfasst, wobei ein Übergang zwischen der Drift-Region (101) und der Body-Region (102) eine pn-Sperrschicht (103) bildet. Das Verfahren (2) umfasst ferner: das Erzeugen (21) eines Kontaktlochs (102-1) im Halbleiterkörper (10), wobei sich das Kontaktloch (102-1) in die Body-Region (102), entlang einer vertikalen Richtung (Z), die von der Vorderseite (10-1) zur Rückseite (10-2) weist, hinein erstreckt; und das Füllen (22) des Kontaktlochs (102-1) zumindest teilweise durch epitaxiales Wachsenlassen eines Halbleitermaterials (102-2) innerhalb des Kontaktlochs (102-1), worin das Halbleitermaterial (102-2) Dotierstoffe des zweiten Leitfähigkeitstyps aufweist.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung bezieht sich auf Ausführungsformen eines Verfahrens zur Herstellung einer Halbleitervorrichtung und auf Ausführungsformen einer Halbleitervorrichtung. Insbesondere bezieht sich diese Beschreibung auf Ausführungsformen eines Verfahrens zur Herstellung einer Halbleitervorrichtung, die eine reduzierte Emitter-Effizienz aufweist, und auf entsprechende Ausführungsformen einer Halbleitervorrichtung.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen bei Anwendungen im Automobil-, Verbraucher- und Industriebereich, wie beispielsweise das Umwandeln von elektrischer Energie und das Antreiben eines Elektromotors oder einer Elektromaschine, sind auf Halbleitervorrichtungen angewiesen. Beispielsweise werden Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs), Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs) und Dioden für verschiedene Anwendungen eingesetzt, die Schalter in Netzteilen und Leistungswandler umfassen, jedoch nicht darauf begrenzt sind.
  • Manchmal kann es wünschenswert sein, derartige Leistungshalbleitervorrichtungen mit einer reduzierten Emitter-Effizienz bereitzustellen, um auf diese Art und Weise Schaltverlustleistungen zu minimieren. In einem rückwärts leitenden IGBT können Schaltverlustleistungen aufgrund der Sperrverzögerung einer monolithisch integrierten Diode beispielsweise durch eine Reduzierung der Anodeneffizienz der monolithisch integrierten Diode verringert werden.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung präsentiert. Das Verfahren umfasst das Bereitstellen eines Halbleiterkörpers, der eine Vorderseite und eine Rückseite aufweist, worin der Halbleiterkörper eine Drift-Region, die Dotierstoffe eines ersten Leitfähigkeitstyps, und eine Body-Region umfasst, die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyp ist, wobei ein Übergang zwischen der Drift-Region und der Body-Region eine pn-Sperrschicht bildet. Das Verfahren umfasst ferner: das Erzeugen eines Kontaktlochs im Halbleiterkörper, wobei sich das Kontaktloch in die Body-Region, entlang einer vertikalen Richtung, die von der Vorderseite zur Rückseite weist, hinein erstreckt; und das Füllen des Kontaktlochs zumindest teilweise durch epitaxiales Wachsenlassen eines Halbleitermaterials innerhalb des Kontaktlochs, worin das Halbleitermaterial Dotierstoffe des zweiten Leitfähigkeitstyps aufweist.
  • Gemäß einer weiteren Ausführungsform wird eine weitere Halbleitervorrichtung präsentiert. Die Halbleitervorrichtung umfasst einen Halbleiterkörper, der eine Vorderseite und eine Rückseite aufweist, worin der Halbleiterkörper Folgendes umfasst: eine Drift-Region, die Dotierstoffe eines ersten Leitfähigkeitstyps aufweist, und eine Body-Region, die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyp ist, einen Übergang zwischen der Drift-Region und der Body-Region, der eine pn-Sperrschicht bildet. Die Body-Region umfasst ein Kontaktloch, die sich entlang einer vertikalen Richtung, die von der Vorderseite zur Rückseite weist, erstreckt, wobei das Kontaktloch zumindest teilweise mit einem epitaxial gewachsenem Halbleitermaterial gefüllt ist, das Dotierstoffe des zweiten Leitfähigkeitstyps aufweist.
  • Gemäß einer noch weiteren Ausführungsform wird eine weitere Halbleitervorrichtung präsentiert. Die weitere Halbleitervorrichtung umfasst einen Halbleiterkörper, der eine Vorderseite und eine Rückseite aufweist, worin der Halbleiterkörper Folgendes umfasst: eine Drift-Region, die Dotierstoffe eines ersten Leitfähigkeitstyps aufweist, und eine Body-Region, die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyp ist, einen Übergang zwischen der Drift-Region und der Body-Region, der eine pn-Sperrschicht bildet. Die Body-Region umfasst ein Kontaktloch, das sich entlang einer vertikalen Richtung, die von der Vorderseite zur Rückseite weist, erstreckt, wobei das Kontaktloch zumindest teilweise mit einem Halbleitermaterial gefüllt ist, das Dotierstoffe des zweiten Leitfähigkeitstyps bei einer Dotierstoffkonzentration aufweist, die niedriger als eine Dotierstoffkonzentration der Body-Region außerhalb des Kontaktlochs ist. Bei einem Übergang vom Halbleitermaterial innerhalb des Kontaktlochs zu einem Abschnitt der Body-Region außerhalb des Kontaktlochs nimmt eine Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps um einen Faktor von mindestens 10 innerhalb eines Abstands von bis zu 500 nm zu.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der begleitenden Zeichnungen erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Teile in den Figuren stellen nicht notwendigerweise eine maßstabgetreue Wiedergabe dar, sondern stellen vielmehr das Veranschaulichen der Prinzipien der Erfindung in den Mittelpunkt. Überdies kennzeichnen ähnliche Bezugszahlen in den Figuren entsprechende Ausschnitte. In den Zeichnungen zeigt:
  • 1A schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 1B schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 2 schematisch einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 3A schematisch einen Abschnitt eines vertikalen Querschnitts eines rückwärts leitenden IGBT gemäß einer oder mehreren Ausführungsformen;
  • 3B schematisch einen Abschnitt eines vertikalen Querschnitts eines rückwärts leitenden IGBT gemäß einer oder mehreren Ausführungsformen;
  • 4A schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen; und
  • 4B schematisch einen Abschnitt eines vertikalen Querschnitts einer Diode gemäß einer oder mehreren Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil davon bilden und in denen mittels Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung in die Praxis umgesetzt werden kann.
  • In diesem Sinne kann richtungsangebende Terminologie, wie beispielsweise “Ober-“, “Unter-“, “unterhalb”, “Vorder-“, “Hinter-“, “Rückwärts-“, “führend“, „nacheilend“ etc. mit Bezug auf die Ausrichtung der Figuren, die beschrieben werden, verwendet sein. Da Abschnitte von Ausführungsformen in einer Reihe von unterschiedlichen Ausrichtungen positioniert sein können, wird die richtungsangebende Terminologie zu Veranschaulichungszwecken verwendet, und ist in keinem Fall einschränkend. Es wird darauf hingewiesen, dass andere Ausführungsformen eingesetzt werden können, und dass strukturelle oder logische Änderungen durchgeführt werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinn zu verstehen, und der Schutzumfang der vorliegenden Erfindung ist durch die angefügten Ansprüche definiert.
  • Detaillierter Bezug wird nunmehr auf verschiedene Ausführungsformen genommen werden, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel wird mittels Erläuterung bereitgestellt, und ist nicht als eine Einschränkung der Erfindung zu verstehen. Beispielsweise können Merkmale, die als ein Teil einer Ausführungsform veranschaulicht oder beschrieben werden, auf oder im Zusammenhang mit anderen Ausführungsformen angewandt werden, um noch eine weitere Ausführungsform hervorzubringen. Bestimmungsgemäß umfasst die vorliegende Erfindung derartige Modifizierungen und Variationen. Die Beispiele werden durch Anwendung einer spezifischen Sprache beschrieben, die nicht dahingehend zu deuten ist, dass sie den Schutzumfang der angefügten Ansprüche einschränkt. Die Zeichnungen sind keine maßstabgetreue Wiedergabe, und dienen lediglich der Veranschaulichung. Für ein besseres Verstehen sind dieselben Elemente oder Herstellungsschritte, falls nicht anders angegeben, durch dieselben Referenzen in den verschiedenen Zeichnungen gekennzeichnet.
  • Der in dieser Beschreibung verwendete Begriff "horizontal" zielt darauf ab, eine Ausrichtung zu beschreiben, die zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterregion im Wesentlichen parallel ist. Das kann beispielsweise die Oberfläche eines Wafers oder eines Nacktchips sein.
  • Der in dieser Beschreibung verwendete Begriff “vertikal” zielt darauf ab, eine Ausrichtung zu beschreiben, die zu der horizontalen Oberfläche im Wesentlichen senkrecht angeordnet ist d.h. parallel zur normalen Richtung der Oberfläche des Halbleitersubstrats oder der Halbleiterregion.
  • In dieser Beschreibung kann sich n-dotiert auf einen “ersten Leitfähigkeitstyp” beziehen, während p-dotiert sich auf einen “zweiten Leitfähigkeitstyp” beziehen kann. Alternativ dazu können einander entgegengesetzte Dotierungsverhältnisse angewandt werden, sodass der erste Leitfähigkeitstyp p-dotiert, und der zweite Leitfähigkeitstyp n-dotiert sein kann. Eine n-dotierte Halbleiterregion kann beispielsweise durch das Einbringen von Donatoren in eine Halbleiterregion hergestellt werden. Ferner kann eine p-dotierte Halbleiterregion durch das Einbringen von Akzeptoren in eine Halbleiterregion hergestellt werden.
  • Im Kontext der vorliegenden Erfindung zielen die Begriffe “in ohmschem Kontakt”, “in elektrischem Kontakt”, “in ohmscher Verbindung” und “elektrisch verbunden” darauf ab zu beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Regionen, Abschnitten, Bereichen oder Teilen einer Halbleiteranordnung oder zwischen verschiedenen Anschlüssen von einer oder mehreren Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Bereich oder einem Teil einer Halbleiteranordnung vorhanden ist. Ferner zielt im Kontext der vorliegenden Erfindung der Begriff “in Kontakt” darauf ab zu beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der jeweiligen Halbleiteranordnung vorhanden ist; ein Übergang zwischen zwei Elementen, die miteinander in Kontakt sind, wird beispielsweise vielleicht kein weiteres Zwischenelement oder ähnliches umfassen.
  • Die in dieser Beschreibung beschriebenen spezifischen Ausführungsformen beziehen sich auf monolithisch integrierte Halbleiteranordnungen, die einen IGBT, einen RC-IGBT (rückwärts leitenden IGBT), einen MOSFET oder eine Diodenstruktur aufweisen, ohne darauf eingeschränkt zu sein.
  • Der in dieser Beschreibung verwendete Begriff „Leistungshalbleitervorrichtung” zielt darauf ab, eine Halbleitervorrichtung auf einem Einzel-Chip mit hoher Spannungssperrfähigkeit und/oder Stromtragfähigkeit zu beschreiben. Eine solche Halbleitervorrichtung kann Teil einer Halbleiteranordnung sein. Mit anderen Worten, die Leistungshalbleitervorrichtungen sind für hohe Stromstärken, beispielsweise im Ampere-Bereich bis hinauf zu mehreren Hundert Ampere, und/oder hohe Spannungen, beispielsweise über 40 V, 100 V und darüber, bestimmt.
  • Ferner kann sich der Begriff „Dotierstoffkonzentration“ in dieser Beschreibung auf eine integrale Dotierstoffkonzentration beziehungsweise auf eine mittlere Dotierstoffkonzentration oder auf eine Schichtladungsträgerkonzentration einer spezifischen Halbleiterregion oder einer Halbleiterschicht beziehen. Somit kann eine Feststellung, die besagt, dass eine Dotierstoffkonzentration einer spezifischen Halbleiterregion höher oder niedriger im Vergleich zu einer Dotierstoffkonzentration einer anderen Halbleiterregion ist, anzeigen, dass sich die jeweiligen mittleren Dotierstoffkonzentrationen der Halbleiterregionen entsprechend voneinander unterscheiden.
  • 1A und 4A veranschaulichen schematisch Verfahren 2 zur Herstellung einer Halbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. 1B veranschaulicht schematisch eine Variante des Verfahrens 2 zur Herstellung einer in 1A gezeigten Halbleitervorrichtung. Im Folgenden wird Bezug auf 1A, 1B und 4A genommen.
  • Wie in 1A und 4A veranschaulicht, umfasst das Verfahren 2 in einem ersten Schritt 20 das Bereitstellen eines Halbleiterkörpers 10, der eine Vorderseite 10-1 und eine Rückseite 10-2 aufweist. Die Vorderseite 10-1 ist beispielsweise eine Vorderseite 10-1 eines Halbleiter-Wafers, und die Rückseite 10-2 ist eine Rückseite des Halbleiter-Wafers. Sowohl die Vorderseite 10-1 als auch die Rückseite 10-2 können parallel zueinander angeordnet sein und können sich jeweils entlang einer entsprechenden horizontalen Ebene erstrecken. Ein solcher Halbleiter-Wafer weist beispielsweise einen Durchmesser von 200 mm, 300 mm oder 450 mm auf.
  • Der bereitgestellte Halbleiterkörper 10 kann eine Drift-Region 101 aufweisen, worin die Drift-Region 101 Dotierstoffe eines ersten Leitfähigkeitstyps aufweisen kann. Die Drift-Region 101 ist beispielsweise eine n-dotierte (oder p-dotierte) Drift-Region eines herzustellenden n-Kanal(oder p-Kanal)-IGBT oder eines n-Kanal(oder p-Kanal)-MOSFET. Die Drift-Region 101 kann auch eine Drift-Region einer Diode sein, wie beispielsweise eine leicht n-dotierte Drift-Region einer herzustellenden pin-Diode. Die Drift-Region 101 kann konfiguriert sein, einen Laststrom zu leiten, der von einem ersten, auf der Vorderseite 10-1 des Halbleiterkörpers 10 anzuordnenden Lastkontakt E und/oder von einem zweiten, auf der Rückseite 10-2 des Halbleiterkörpers 10 anzuordnenden Lastkontakt C aufgenommen wird (siehe 2).
  • Der bereitgestellte Halbleiterkörper 10 kann ferner eine Body-Region 102 umfassen, die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyp ist, worin ein Übergang zwischen der Drift-Region 101 und der Body-Region 102 eine pn-Sperrschicht 103 bildet. Die Body-Region 102 ist beispielsweise eine p-dotierte (oder n-dotierte) Body-Region 102 eines herzustellenden n-Kanal(oder p-Kanal)-MOSFET. In einer weiteren Ausführungsform kann die Body-Region 102 eine p-dotierte (oder n-dotierte) Basisregion eines herzustellenden n-Kanal(oder p-Kanal)-IGBT sein. In einer noch weiteren Ausführungsform in Bezug auf 4A kann die Body-Region 102 beispielsweise eine p-dotierte Anodenregion einer herzustellenden Diode sein. Ein oberes Ende der Body-Region 102 definiert beispielsweise die Vorderseite 10-1.
  • In einer Ausführungsform umfasst das Bereitstellen (Schritt 20) des Halbleiterkörpers 10 das Erzeugen der Body-Region 102 durch das Ausführen von mindestens einem eines Implantationsschrittes zum Implantieren der Dotierstoffe des zweiten Leitfähigkeitstyps und eines Diffusionsschrittes zum Diffundieren der Dotierstoffe des zweiten Leitfähigkeitstyps. Beispielsweise können die Dotierstoffe der Body-Region 102 des bereitgestellten (Schritt 20) Halbleiterkörpers in den Halbleiterkörper 10 von der Vorderseite 10-1 hinein diffundiert oder implantiert worden sein. Die Body-Region 102 ist beispielsweise p-dotiert, und die p-Typ-Dotierstoffe sind diffundierte Bor-Atome.
  • Eine pn-Sperrschicht 103, die am Übergang zwischen der Drift-Region 101 und der Body-Region 102 ausgebildet ist, ist beispielsweise konfiguriert, eine Spannung zwischen dem ersten Lastkontakt E und dem zweiten Lastkontakt C einer herzustellenden Halbleitervorrichtung 1 zu sperren (siehe 2). Die pn-Sperrschicht 103 kann in einer Tiefe Dpn unterhalb der Vorderseite 10-1 des Halbleiterkörpers 10 angeordnet sein, wie entlang einer Richtung Z, vertikal zur Vorderseite 10-2, gemessen wird, beispielsweise senkrecht zu den horizontalen Ebenen. Die vertikale Richtung Z ist beispielsweise senkrecht zu einer Oberfläche eines Halbleiter-Wafers, der den Halbleiterkörper 10 umfasst.
  • Ferner kann, wie in 1A und 1B veranschaulicht, der bereitgestellte Halbleiterkörper 10 eine Source-Region 104 umfassen, die Dotierstoffe des ersten Leitfähigkeitstyps aufweist, worin die Source-Region 104 von der Drift-Region 101 durch die Body-Region 102 getrennt sein kann. Beispielsweise ist die Source-Region 104 eine n+-dotierte (oder p+-dotierte) Source-Region 104 eines n-Kanal(oder p-Kanal)-MOSFET oder eines n-Kanal(oder p-Kanal)-IGBT.
  • In der in 4A abgebildeten Ausführungsform umfasst der bereitgestellte Halbleiterkörper 10 keine Source-Region 104. Beispielsweise ist die mit dem in 4A veranschaulichten Verfahren 2 herzustellende Halbleitervorrichtung 1 eine Diode.
  • Als einen nächsten Schritt kann das Verfahren 2 das Erzeugen eines Kontaktlochs 102-1 im Halbleiterkörper 10 umfassen. Das Kontaktloch 102-1 erstreckt sich in die Body-Region 102 hinein, entlang der vertikalen Richtung Z, die von der Vorderseite 10-1 zur Rückseite 10-2 weist.
  • Gemäß einer Ausführungsform in Übereinstimmung mit 1A und 1B umfasst der bereitgestellte (Schritt 20) Halbleiterkörper 10 eine Transistorzelle der herzustellenden Halbleitervorrichtung, worin die Transistorzelle die Drift-Region 101, die Body-Region 102 und die Source-Region 104 umfasst, und worin das Kontaktloch 102-1 in der Transistorzelle erzeugt wird (Schritt 21), wobei sich das Kontaktloch 102-1 in die Body-Region 102 der Transistorzelle hinein erstreckt und zumindest teilweise durch die Source-Region 104 der Transistorzelle seitlich begrenzt ist. Die Transistorzelle kann beispielsweise eine Transistorzelle eines herzustellenden IGBT, eines RC-IGBT oder eines MOSFET sein.
  • Gemäß einer in 1B abgebildeten Ausführungsform umfasst das Verfahren 2, vor dem Schritt 21 des Erzeugens des Kontaktlochs 102-1, einen Schritt 20-1 des Erzeugens einer Isolierschicht 11 auf der Vorderseite 10-1 des Halbleiterkörpers 10, wobei die Isolierschicht 11 in Kontakt mit der Body-Region 102 ist. Beispielsweise ist die Isolierschicht 11 eine Zwischenoxidschicht, die für das Isolieren einer ersten Leiterregion, beispielsweise einer Polysilizium-Gate-Elektrode innerhalb einer Transistorzelle, von einer zweiten Leiterregion bereitgestellt wird, die auf der Oberseite der Isolierschicht 11 anzuordnen ist. Die zweite Leiterregion ist beispielsweise ein Kontaktmetall für das Kontaktieren der Source-Region 102 einer Transistorzelle.
  • Der Schritt 20-1 des Erzeugens einer in 1B abgebildeten Isolierschicht 11 und alle darauffolgenden Schritte, welche die Isolierschicht 11 involvieren, können in der in 4A veranschaulichten Ausführungsform analog zur Anwendung gebracht werden d.h. im Anschluss an das Bereitstellen (Schritt 20) eines Halbleiterkörpers 10, der keine Source-Region 104 umfasst. Beispielsweise kann ein Verfahren 2 zur Herstellung einer Diode 1 den Schritt 20-1 des Erzeugens einer Isolierschicht 11 in Kontakt mit der Body-Region 102 und anschließende Schritte, die zu den in 1B abgebildeten Schritten 21 bis 23 analog sind, involvieren.
  • Der Schritt 21 des Erzeugens des Kontaktlochs 102-1 umfasst beispielsweise ein lithographisches Verfahren und mindestens eines von einem Plasmaätzverfahren und einem Nassätzverfahrens, wie beispielsweise dem Stand der Technik nach bekannt ist.
  • In der in 1B veranschaulichten Variante des Verfahrens 2 kann ein solches Ätzverfahren durch die Isolierschicht 10 hindurch derart durchgeführt werden, dass sich das Kontaktloch 102-1 durch die Oxidschicht 11 in die Body-Region 102, entlang einer vertikalen Richtung Z, hinein erstreckt, wobei das Kontaktloch 102-1 mindestens teilweise durch die Isolierschicht 11 begrenzt ist. Während eines solchen Ätzverfahrens können die Ätzparameter beispielsweise derart eingestellt sein, dass ein Ätzen der Body-Region 102 (umfassend, beispielsweise, Silizium) schneller als das Ätzen der Isolierschicht 11 (beispielsweise eine Oxidschicht) vor sich geht.
  • In einer Ausführungsform beträgt eine Tiefe Dc des Kontaktlochs 102-1 bis mindestens 20% des Abstands Dpn zwischen der Vorderseite 10-1 und der Sperrschicht 103, wie er entlang der vertikalen Richtung Z gemessen wird. Wie oben angezeigt, kann die Vorderseite 10-1 durch das obere Ende der Body-Region 102 definiert sein.
  • Die Tiefe Dpn der pn-Sperrschicht 103 ist beispielsweise ungefähr 3 µm, und die Tiefe Dc des Kontaktlochs 102-1 ist mindestens 0,6 µm. In einer weiteren Ausführungsform kann die Tiefe Dc des Kontaktlochs 102-1 gleich oder sogar größer als der Abstand Dpn zwischen der Vorderseite 10-1 und der Sperrschicht 103 sein. Das Kontaktloch 102-1 kann sich somit durch die ganze Body-Region 102 hindurch, entlang der vertikalen Richtung Z, erstrecken.
  • Gemäß einer weiteren Ausführungsform erstreckt sich das Kontaktloch 102-1 in mindestens 10% des Volumens der Body-Region 102 hinein. In einer Variante erstreckt sich das Kontaktloch 102-1 in mindestens 30% des Volumens der Body-Region 102 hinein.
  • Das Kontaktloch 102-1 kann zumindest teilweise, wie in 1A und 1B gezeigt, durch die Source-Region 104 seitlich begrenzt sein. Die Source-Region 104 kann somit mindestens einen Teil einer Seitenwand des Kontaktlochs 102-1 bilden. Beispielsweise umfasst das Erzeugen (Schritt 21) des Kontaktlochs 102-1 ein Ätzen durch die Source-Region 104 hindurch, entlang der vertikalen Richtung Z.
  • Als einen, wie in 1A, 1B und 4A veranschaulichten, weiteren Schritt 22 kann das Verfahren 2 das zumindest teilweise Füllen des Kontaktlochs 102-1 durch das epitaxiale Wachsenlassen einer Halbleiterschicht 102-2 innerhalb des Kontaktlochs 102-1 umfassen, worin das Halbleitermaterial 102-2 Dotierstoffe des zweiten Leitfähigkeitstyps aufweisen kann.
  • Beispielsweise umfasst das epitaxiale Wachsenlassen des Halbleitermaterials 102-2 ein chemisches Gasphasenabscheidungs(CVD)-Verfahren. Ein Wachsenlassen des Halbleitermaterials 102-2 kann ein selektives Epitaxialverfahren umfassen. Das Epitaxialwachstum (Schritt 22) kann beispielsweise mit Bezug auf Eigenschaften einer Kontaktloch-Unterseite und/oder von Kontaktloch-Seitenwänden, auf deren Oberfläche das Halbleitermaterial 102-2 wachsen gelassen wird, selektiv sein. In der in 1B abgebildeten Ausführungsform kann das Epitaxialwachstum (Schritt 22) selektiv sein, sodass es lediglich an der Kontaktloch-Unterseite und den Kontaktloch-Seitenwänden auftritt, jedoch nicht auf der Oberseite der Isolierschicht 11. Die Isolierschicht 11 kann beispielsweise ein Oxid umfassen, während die Body-Region 102 Silizium umfassen kann, und das Epitaxialverfahren (Schritt 22) kann konfiguriert sein, auf Silizium, aber nicht auf Oxid aufzutreten.
  • In einer Variante umfasst der Schritt 22 des Füllens des Kontaktlochs 102-1 einen Oxidationsschritt, beispielsweise um die Kontaktloch-Unterseite und die Kontaktloch-Seitenwände auf das Epitaxialwachstum des Halbleitermaterials 102-2 vorzubereiten. In einer weiteren Entwicklung der Variante folgt auf den Oxidationsschritt ein Nassätzverfahren, beispielsweise um auf das Epitaxialwachstum (Schritt 22) des Halbleitermaterials 102-2 vorzubereiten. In der in 1B abgebildeten Ausführungsform kann die strukturierte Isolierschicht 11, die beispielsweise ein Oxid umfassen kann, konfiguriert sein, Bereiche des Halbleiterkörpers 10, die durch die Isolierschicht 11 abgedeckt sind, vor den Auswirkungen von vorbereitenden Schritten für das Epitaxialwachstum (Schritt 22), wie beispielsweise einem Oxidationsschritt und/oder einem Nassätzverfahren, zu schützen.
  • In einer Ausführungsform ist eine Dotierstoffkonzentration des epitaxial gewachsenen Halbleitermaterials 102-2 beispielsweise mindestens um einen Faktor von 10 niedriger als ein Maximum der Dotierstoffkonzentration der Body-Region 102. Eine Konzentration der Dotierstoffe in der Body-Region 102 beträgt beispielsweise mindestens 1016 cm–3, und eine Konzentration der Dotierstoffe des epitaxial gewachsenen Halbleitermaterials 102-2 ist im Bereich von 0 bis 1015 cm–3. Beispielsweise ist die Dotierstoffkonzentration des epitaxial gewachsenen Halbleitermaterials 102-2 z.B. um einen Faktor von 10 niedriger als eine durchschnittliche Dotierstoffkonzentration der Body-Region 102.
  • In einer Ausführungsform umfasst das Verfahren 2 ferner einen Schritt 23 des teilweisen Entfernens des epitaxial gewachsenen Halbleitermaterials 102-2, wodurch eine Aussparung 102-3 im Halbleiterkörper 10 erzeugt wird. Wie in 1A und 1B gezeigt, kann die Aussparung 102-3 zumindest teilweise durch die Source-Region 104 seitlich begrenzt sein. Die Source-Region 104 kann somit mindestens einen Teil einer Seitenwand der Aussparung 102-3 bilden. Beispielsweise ist die Aussparung 102-3 ein Kontaktloch eines herzustellenden MOSFET oder eines IGBT oder eines RC IGBT.
  • Beispielsweise umfasst der Schritt 23 des teilweisen Entfernens des epitaxial gewachsenen Halbleitermaterials 102-2 ein Plasmaätzverfahren. Ein solches Plasmaätzverfahren kann als ein maskiertes Plasmaätzverfahren durchgeführt werden. Beispielsweise kann, wie in 1B veranschaulicht, die Isolierschicht 11, die beim Erzeugen des Kontaktlochs 102-1 (Schritt 21) strukturiert worden ist, als eine Hartmaske für das Erzeugen der Aussparung 102-3 mit einem Ätzverfahren dienen. Somit kann der Schritt 23 des teilweisen Entfernens des epitaxial gewachsenen Halbleitermaterials 102-2 als ein selbst-ausgerichtetes Verfahren durchgeführt werden (siehe 1B).
  • Beispielsweise kommt eine Tiefe Dr der Aussparung 102-3, wie von der Vorderseite 10-1 entlang der vertikalen Richtung Z gemessen, mindestens einer Tiefe Ds der Source-Region 104 gleich, worin die Source-Region 104 die Tiefe Ds in einer Zone aufweist, in der sie das Kontaktloch 102-1 zumindest teilweise (siehe 1A und 1B) seitlich begrenzt. Die Tiefe Dr ist beispielsweise im Bereich von 300 nm bis 500 nm.
  • Gemäß einer Ausführungsform umfasst das Verfahren 2 einen Schritt 24 des Füllens der Aussparung 102-3 mit einem Leitermaterial 102-4. Das Leitermaterial 102-4 kann auf der Oberseite und in Kontakt mit dem epitaxial gewachsenen Halbleitermaterial 102-2 angeordnet sein. Das Leitermaterial 102-4 umfasst mindestens eines von Aluminium, einer Aluminium-Kupfer-Legierung, einer Aluminium-Silizium-Kupfer-Legierung, Platinsilizid, oder eines Diffusionsbarrierematerials, wie beispielsweise Tantal, Tantalnitrid, Titan oder einer Titan-Wolfram-Legierung. Der Schritt 24 des Füllens der Aussparung 102-3 zumindest teilweise mit dem Leitermaterial 102-4 kann beispielsweise das Ablagern des Leitermaterials 102-2 umfassen, beispielsweise unter Anwendung eines aus dem Stand der Technik an sich bekannten Ablagerungsverfahrens.
  • 2 veranschaulicht schematisch einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. 3A und 3B veranschaulichen jeweils einen Abschnitt eines vertikalen Querschnitts eines (rückwärts leitenden) IGBT gemäß einer oder mehreren Ausführungsformen. 4B veranschaulicht schematisch einen Abschnitt eines vertikalen Querschnitts einer Diode gemäß einer oder mehreren Ausführungsformen. In der folgenden Beschreibung wird auf 2 bis 3B und 4B Bezug genommen. Eine solche, wie in 2 bis 3B und 4B abgebildete Halbleitervorrichtung 1 kann unter Anwendung des mit Bezug auf 1A, 1B und 4A beschriebenen Verfahrens 2 hergestellt worden sein.
  • Die Halbleitervorrichtung 1 kann einen Halbleiterkörper 10 umfassen, der eine Vorderseite 10-1 und eine Rückseite 10-2, wie oben im Zusammenhang mit dem Verfahren 2 zur Herstellung einer Halbleitervorrichtung 1 beschrieben, aufweist. In ähnlicher Weise kann der Halbleiterkörper 10 von jeder der in 2 bis 3B und 4B abgebildeten Halbleitervorrichtungen 1 eine Drift-Region 101, die Dotierstoffe eines ersten Leitfähigkeitstyps aufweist, und eine Body-Region 102, die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyp ist, umfassen, worin ein Übergang zwischen der Drift-Region 101 und der Body-Region 102 eine pn-Sperrschicht 103 bildet. In Übereinstimmung mit 2 bis 3B kann der Halbleiterkörper 10 ferner eine Source-Region 104 umfassen, die Dotierstoffe des ersten Leitfähigkeitstyps aufweist und von der Drift-Region 101 durch die Body-Region 102 getrennt ist. Das oben mit Bezug auf diese Komponenten 101, 102, 103 und 104 Angeführte kann gleicherweise für die in 2 bis 3B und 4B schematisch veranschaulichten Ausführungsformen gelten, die nachstehend erläutert werden.
  • Der Halbleiterkörper 10 ist beispielsweise gemäß Schritt 20 des oben mit Bezug auf 1A, 1B oder 4A beschriebenen Verfahrens 2 bereitgestellt worden. In Übereinstimmung mit 2 bis 3B kann die Halbleitervorrichtung 1 beispielsweise eine Transistorzelle umfassen, worin die Transistorzelle die Drift-Region 101, die Body-Region 102 und die Source-Region 104 umfasst. In einer Ausführungsform in Übereinstimmung mit 2 umfasst die Halbleitervorrichtung 1 beispielsweise einen von einem IGBT und einem MOSFET, worin der Halbleiterkörper 10 eine Transistorzelle des IGBT oder des MOSFET umfasst. In Übereinstimmung mit 4B kann die Halbleitervorrichtung 1 eine Diodenzelle, beispielsweise eine MOS-gesteuerte Dioden(MGD)-Zelle, umfassen. Die Halbleitervorrichtung ist beispielsweise eine Diode, beispielsweise eine pin-Diode. In einer Variante ist die Halbleitervorrichtung 1 eine MOS-gesteuerte Diode.
  • In einer Variante ist die Halbleitervorrichtung 1 ein rückwärts leitender IGBT, worin der Halbleiterkörper 10 eine Vielzahl von Transistorzellen umfasst, die, wie in 3A beispielhaft abgebildet, nebeneinander angeordnet sind. Der vertikale Querschnitt von jeder der drei, in 3A gezeigten, im Wesentlichen identen Transistorzellen weist eine Body-Region 102, zwei Source-Regionen 104 (die außerhalb der Ebene des abgebildeten Querschnitts miteinander verbunden sein können) und eine Hälfte von jedem von zwei Gräben 105 auf, welche die Transistorzelle seitlich begrenzen. Die Gräben 105 können Gate-Gräben sein. Die Gräben 105 werden nachstehend im Detail erläutert. Dagegen bildet 3B eine weitere beispielhafte Ausführungsform eines rückwärts leitenden IGBT ab, worin der Halbleiterkörper 10, neben mindestens zwei Transistorzellen (die auf der rechten Seite beziehungsweise auf der linken Seite von 3B gezeigt werden), mindestens eine (in der Mitte von 3B gezeigte) Diodenzelle umfasst, die zwischen den mindestens zwei Transistorzellen angeordnet ist. Die Diodenzelle kann ausschließlich für einen Diodenbetrieb des rückwärts leitenden IGBT konfiguriert sein, und umfasst daher keine Source-Region 104, die, in Kombination mit der Body-Region 102 und dem Graben 105, einen Transistorbetrieb ermöglichen würde. Eine Vielzahl von solchen Diodenzellen kann beispielsweise nebeneinander angeordnet sein. Das Bereitstellen einer (nicht abgebildeten) gemeinsamen Transistor-/Dioden-Zelle innerhalb des Halbleiterkörpers 10 eines rückwärts leitenden IGBT ist ebenfalls vorstellbar, worin, in einem vertikalen Querschnitt, die gemeinsame Transistor-/Dioden-Zelle lediglich eine Source-Region 104 umfasst, die beispielsweise mit dem Graben 105 auf der linken Seite der Transistor-/Dioden-Zelle in Kontakt ist, und worin keine Source-Region 104 neben dem Graben 105 auf der rechten Seite der Transistor-/Dioden-Zelle bereitgestellt ist.
  • Die Drift-Region 101 der in 2 abgebildeten Halbleitervorrichtung 1 kann beispielsweise eine n-dotierte Drift-Region 101 eines n-Kanal-IGBT oder eines n-Kanal-MOSFET sein. Die Drift-Region 101 der Ausführungsformen von 3A und 3B ist beispielsweise eine n-dotierte Drift-Region eines n-Kanal-rückwärts-leitenden-IGBT. Wie oben erläutert, können in anderen Ausführungsformen entgegengesetzte Dotierungsverhältnisse eingesetzt werden. In einer sich auf 4B beziehenden Ausführungsform kann die Drift-Region 101 auch eine Drift-Region einer Diode sein. Die Drift-Region 101 ist beispielsweise eine hoch-n-dotierte Drift-Region einer pin-Diode. Die Drift-Region 101 kann konfiguriert sein, einen Laststrom zu leiten, der durch einen ersten Lastkontakt E auf der Vorderseite 10-1 des Halbleiterkörpers oder durch einen zweiten Lastkontakt C auf der Rückseite 10-2 des Halbleiterkörpers 10 aufgenommen wird.
  • Die Body-Region 102 kann beispielsweise eine p-dotierte Body-Region des n-Kanal-MOSFET oder eine p-dotierte Basisregion des n-Kanal-IGBT oder des n-Kanal-rückwärts-leitenden IGBT sein. Die pn-Sperrschicht 103, die durch den Übergang zwischen der Drift-Region 101 und der Body-Region 102 ausgebildet ist, kann konfiguriert sein, eine Spannung zwischen dem ersten Lastkontakt E und dem zweiten Lastkontakt C der Halbleitervorrichtung 1 zu sperren. Die Source-Region 104 ist beispielsweise eine n-dotierte Source-Region 104 des n-Kanal-MOSFET oder des n-Kanal-IGBT oder des n-Kanal-rückwärts-leitenden IGBT. In einer weiteren Ausführungsform in Übereinstimmung mit 4B kann die Body-Region 102 beispielsweise eine p-dotierte Anodenregion einer Diode, beispielsweise einer MOS-gesteuerten Diode, sein.
  • Wie in 2 bis 3B und 4B abgebildet, kann die Body-Region 102 in den beispielhaften Ausführungsformen mindestens ein Kontaktloch 102-1 umfassen, die sich entlang der vertikalen Richtung Z, die von der Vorderseite 10-1 bis zur Rückseite 10-2 des Halbleiterkörpers 10 weist, erstreckt. Das Kontaktloch 102-1 kann, wie in 2 bis 3B gezeigt, zumindest teilweise durch die Source-Region 104 seitlich begrenzt sein. Somit kann die Source-Region 104 mindestens einen Teil einer Seitenwand des Kontaktlochs 102-1 bilden. In einer Ausführungsform beträgt eine Tiefe Dc des Kontaktlochs 102-1 mindestens 20% des Abstands Dpn zwischen der Vorderseite 10-1 und der pn-Sperrschicht 103, wie dieser entlang der vertikalen Richtung Z gemessen wird. Die Tiefe Dpn der pn-Sperrschicht 103 ist beispielsweise ungefähr 3 µm, und die Tiefe Dc des Kontaktlochs 102-1 ist mindestens 0,6 µm. In einer weiteren (nicht abgebildeten) Ausführungsform kann die Tiefe Dc des Kontaktlochs 102-1 gleich oder größer als der Abstand Dpn zwischen der Vorderseite 10-1 und der pn-Sperrschicht 103 sein. Das Kontaktloch 102-1 kann sich so durch die ganze Body-Region 102 hindurch, entlang der vertikalen Richtung Z, erstrecken.
  • Das Kontaktloch 102-1 kann zumindest teilweise mit einem Halbleitermaterial 102-2 gefüllt sein, das Dotierstoffe des zweiten Leitfähigkeitstyps aufweist. Beispielsweise ist das Kontaktloch 102-1 unter Anwendung der Verfahrensschritte 20 bis 23 des oben mit Bezug auf 1A und 1B beschriebenen Verfahrens 2 hergestellt worden. Somit kann das Halbleitermaterial 102-2 innerhalb des Kontaktlochs 102-1 mit Hilfe von epitaxialem Wachstum angeordnet sein.
  • In einer Ausführungsform ist eine Dotierstoffkonzentration des Halbleitermaterials 102-2 beispielsweise mindestens um einen Faktor von 10 niedriger als ein Maximum der Dotierstoffkonzentration der Body-Region 102 außerhalb des Kontaktlochs 102-1. Eine Konzentration von p-Typ-Dotierstoffen in der Body-Region 102 beträgt beispielsweise mindestens 1016 cm–3, wohingegen eine Konzentration von p-Typ-Dotierstoffen des Halbleitermaterials 102-2 beispielsweise im Bereich von 0 bis 1015 cm–3 ist.
  • In einer weiteren Ausführungsform der Halbleitervorrichtung 1 in Übereinstimmung mit 2, 3A und 3B ist das Halbleitermaterial 102-2 innerhalb des Kontaktlochs 102-1 durch eines von epitaxialem Wachstum oder einer sich vom Epitaxialwachstum unterscheidenden Verfahrenstechnik angeordnet worden. An einem Übergang 102-7 vom Halbleitermaterial 102-2 innerhalb des Kontaktlochs 102-1 zu einem Abschnitt der Body-Region 102 außerhalb des Kontaktlochs 102-1 kann sich eine Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps um einen Faktor von mindestens 10 innerhalb eines Abstands von bis zu 100 nm erhöhen. In anderen Ausführungsformen erhöht sich eine Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps um einen Faktor von mindestens 102 oder 103 oder 104 innerhalb des Abstands von bis zu 100 nm beim Übergang 102-7. Die Body-Region 102 kann somit einen scharfen Übergang zwischen einer Region, die eine relativ niedrige Dotierstoffkonzentration aufweist, und einer anderen Region, die eine relative hohe Dotierstoffkonzentration aufweist, umfassen, wobei die Region von relativ niedriger Dotierstoffkonzentration in dem Kontaktloch 102-1 angeordnet ist, und die Region von relativ hoher Dotierstoffkonzentration außerhalb des Kontaktlochs 102-1 angeordnet ist.
  • In einer noch weiteren Ausführungsform kann der Übergang 102-7 weicher sein, und eine Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps erhöht sich um einen Faktor von mindestens 10 innerhalb eines Abstands von 500 nm. In anderen Ausführungsformen erhöht sich eine Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps um einen Faktor von mindestens 102 oder 103 oder 104 innerhalb des Abstands von 500 nm.
  • Der Übergang 102-7 kann ein Übergang entlang der vertikalen Richtung Z und/oder ein Übergang entlang einer horizontalen Richtung sein. Die Erhöhung der oben beispielhaft angeführten Dotierstoffkonzentration kann entlang der ganzen Übergangsfläche zwischen dem Halbleitermaterial 102-2 in dem Kontaktloch 102-1 bis zum Abschnitt der Body-Region 102 außerhalb des Kontaktlochs 102-1 auftreten.
  • Gemäß einer Ausführungsform und wie oben erläutert, kann das Halbleitermaterial 102-2 in dem Kontaktloch 102-1 ein epitaxial gewachsenes Halbleitermaterial sein, und die Dotierstoffe im Abschnitt der Body-Region 102 außerhalb des Kontaktlochs 102-1 können implantierte Dotierstoffe oder diffundierte Dotierstoffe sein. Das Halbleitermaterial 102-2 in dem Kontaktloch 102-1 ist beispielsweise gemäß Schritt 22 des oben beschriebenen Verfahrens 2 epitaxial wachsen gelassen worden. Dagegen können die Dotierstoffe im Abschnitt der Body-Region 102 außerhalb des Kontaktlochs 102-1 in den Halbleiterkörper 10 von der Vorderseite 10-1 diffundiert oder implantiert worden sein. Beispielsweise ist die Body-Region 102 p-dotiert und die p-Typ-Dotierstoffe sind eindiffundierte Bor-Atome.
  • Wie jeweils in 2 bis 3B und 4B veranschaulicht, und wie oben beschrieben, kann die Halbleitervorrichtung 1 ferner den Graben 105 umfassen, der sich in den Halbleiterkörper 1, entlang der Richtung Z, hinein erstreckt. Der Graben 105 kann in Kontakt mit der Body-Region 102 und der Drift-Region 101 sein. In Übereinstimmung mit den in 2 bis 3B schematisch veranschaulichten Ausführungsformen kann der Graben 105 auch in Kontakt mit der Source-Region 104 sein. Der Graben 105 kann eine Grabenelektrode 105-1 und einen Isolator 105-2 umfassen. Der Isolator 105-2 kann die Grabenelektrode 105-1 von der Body-Region 102 und der Drift-Region 101 trennen. In den Ausführungsformen von 2 bis 3B kann der Isolator 105-2 auch die Grabenelektrode 105-1 von der Source-Region 104 trennen. Beispielsweise ist der Graben 105 ein Gate-Graben 105 einer Transistorzelle der Halbleitervorrichtung 1.
  • In Übereinstimmung mit den in 3A und 3B veranschaulichten Ausführungsformen kann jeder aus der Vielzahl von Gräben 105 ein Gate-Graben 105 von mindestens einer Transistorzelle eines rückwärts leitenden IGBT sein. In 3A sind drei im Wesentlichen idente Transistorzellen eines rückwärts leitenden IGBT in einem vertikalen Querschnitt abgebildet, die nebeneinander angeordnet sind.
  • Gemäß einer Ausführungsform kann die Halbleitervorrichtung 1 ferner einen Gate-Anschluss G umfassen, worin die Grabenelektrode 105-1 mit dem Gate-Anschluss G elektrisch verbunden ist, der konfiguriert ist, ein elektrisches Signal von außerhalb der Halbleitervorrichtung 1 zu empfangen. Die Gate-Elektrode 105-1 kann beispielsweise konfiguriert sein, ein Steuerungssignal, beispielsweise ein Gate-Spannungssignal, von einem (nicht veranschaulichten) Gate-Treiber außerhalb der Halbleitervorrichtung 1 zu empfangen. Die Grabenelektrode 105-1 kann angeordnet und konfiguriert sein, einen Verarmungskanal zu induzieren, der sich entlang des Isolators 105-2 innerhalb der Body-Region 102 in Abhängigkeit des Gate-Spannungssignals erstreckt. Ein solcher Verarmungskanal kann es einem Laststrom ermöglichen, durch die Source-Region 104, die mit dem ersten Lastkontakt E elektrisch verbunden sein kann, und durch die Drift-Region 101, die mit dem zweiten Lastkontakt C der Halbleitervorrichtung 1 elektrisch verbunden sein kann, hindurchzufließen, worin die elektrische Verbindung zwischen der Drift-Region 101 und dem zweiten Lastkontakt C über eine Rückseitenregion 106 und ein Kontaktmetall 107, die nachstehend ausführlich beschrieben werden, hergestellt werden kann.
  • In einer Variante sind nicht alle Grabenelektroden 105-1 der Halbleitervorrichtung 1 mit dem Gate-Anschluss G elektrisch verbunden, einige der Grabenelektroden 105-1 sind jedoch potentialfrei auf dem ersten Lastkontakt E der Halbleitervorrichtung 1 oder sind damit elektrisch verbunden. Die Halbleitervorrichtung 1 ist beispielsweise ein rückwärts leitender IGBT, der Diodenzellen, wie oben mit Bezug auf 3B erläutert, umfasst, und die Gate-Gräben 105 der Diodenzellen sind potentialfrei auf dem ersten Lastkontakt E anstatt auf dem Gate-Anschluss G oder sind elektrisch damit verbunden.
  • In einer Ausführungsform umfasst das Kontaktloch 102-1 ein Leitermaterial 102-4, das oberhalb des Halbleitermaterials 102-2 in dem Kontaktloch 102-1 angeordnet ist, worin das angeordnete Leitermaterial 102-4 eine Kontaktregion 102-6 bilden kann, die von der Drift-Region 101 durch die Body-Region 102 getrennt ist. In Übereinstimmung mit den in 2 bis 3B abgebildeten Ausführungsformen kann die Kontaktregion 102-6 in Kontakt mit der Source-Region 104 sein, während sie zumindest teilweise durch die Source-Region 104 seitlich begrenzt ist. In einer Ausführungsform ist die Kontaktregion 102-6 mit dem ersten Lastkontakt E der Halbleitervorrichtung 1 elektrisch verbunden, worin der erste Lastkontakt E konfiguriert ist, den Laststrom von/an außerhalb der Halbleitervorrichtung 1 aufzunehmen/auszugeben. Die Kontaktregion 102-6 ist beispielsweise eine Metallisierung im Inneren eines Kontaktlochs, das mit einem äußeren Source-Kontakt eines MOSFET oder mit einem äußeren Emitter-Kontakt eines IGBT oder eines rückwärts leitenden IGBT elektrisch verbunden ist. In einer Ausführungsform ist das Kontaktloch durch Erzeugen der Aussparung 102-3, wie mit Bezug auf 1A, 1B und 4A erläutert, hergestellt worden (vgl. Schritt 23).
  • In einer Ausführungsform ist die Grabenelektrode 105-1 von der Kontaktregion 102-6 elektrisch isoliert. Beispielsweise ist die Grabenelektrode 105-1 von der Kontaktregion 102-6 durch ein (nicht dargestelltes) Oxid oder ein anderes Isoliermaterial, das zwischen der Grabenelektrode 105-1 und der Kontaktregion 102-6 angeordnet ist, elektrisch isoliert.
  • Wie in 2, 3A und 3B veranschaulicht, umfasst die Halbleitervorrichtung 1 ferner einen Metallkontakt 107, der die Rückseite 10-2 des Halbleiterkörpers 10 umfasst, und einen zweiten Lastkontakt C, der mit dem Metallkontakt 107 elektrisch verbunden ist, wobei der zweite Lastkontakt C konfiguriert ist, den Laststrom von/an außerhalb der Halbleitervorrichtung 1 auszugeben und/oder aufzunehmen. Der Halbleiterkörper 10 kann konfiguriert sein, den Laststrom zwischen dem ersten Lastkontakt E und dem zweiten Lastkontakt C zu leiten. Der Metallkontakt 107 umfasst beispielsweise eine Rückseitenmetallisierung 107, die mit einem Drain-Anschluss eines MOSFET oder mit einem Kollektoranschluss eines IGBT oder eines rückwärts leitenden IGBT in Kontakt ist.
  • In Übereinstimmung mit den in 2, 3A, 3B und 4B veranschaulichten Ausführungsformen kann der Halbleiterkörper 10 ferner eine Halbleiterrückseitenregion 106 (die nachstehend als “Rückseitenregion 106” bezeichnet wird) umfassen, die sich seitlich entlang der Rückseite 10-2 erstreckt und den Metallkontakt berührt, worin die Rückseitenregion 106 Dotierstoffe des ersten Leitfähigkeitstyps und/oder Dotierstoffe des zweiten Leitfähigkeitstyps aufweist. Eine Dotierstoffkonzentration der Rückseitenregion 106 kann höher als eine Dotierstoffkonzentration der Drift-Region 101 sein. Beispielsweise ist die Rückseitenregion 106 eine n+-dotierte Rückseitenregion eines MOSFET oder einer Diode. In einer anderen Ausführungsform ist die Rückseitenregion 106 eine p+-dotierte Rückseiten-Emitter-Region eines IGBT.
  • In Übereinstimmung mit den in 3A und 3B veranschaulichten Ausführungsformen umfasst die Rückseitenregion 106 mindestens eine Emitter-Region 106-1, die Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, und die mindestens eine Short-Region 106-2, die Dotierstoffe des ersten Leitfähigkeitstyps aufweist, wobei die mindestens eine Emitter-Region 106-1 und die mindestens eine Short-Region 106-2 jeweils in Kontakt mit dem Metallkontakt 107 und mit der Drift-Region 101 sind. Die Halbleitervorrichtung 1 ist beispielsweise ein rückwärts leitender n-Kanal-IGBT, der die Rückseitenregion 106 aufweist, die mindestens eine p-dotierte Emitter-Region 106-1 und eine Vielzahl von n-dotierten Short-Regionen 106-2 umfasst, beispielsweise um sowohl einen Transistor- als auch einen Dioden-Betrieb der Halbleitervorrichtung 1 zu ermöglichen.
  • 3A und 3B veranschaulichen zwei unterschiedliche Varianten der Aufteilung der Rückseitenregion 106 zwischen Emitter-Regionen 106-1 und Short-Regionen 106-2. Die in einem vertikalen Querschnitt in 3A abgebildete Rückseitenregion 106 kann eine große verbundene p-dotierte Emitter-Region 106-1 und eine Vielzahl von n-dotierten Short-Regionen 106-2 umfassen, die zumindest teilweise durch die große Emitter-Region 106-1 umgeben sind. In einem (nicht abgebildeten) horizontalen Querschnitt der Rückseitenregion 106 können die n-kurzen Regionen 106-2 beispielsweise eine im Wesentlichen kreisförmige Form, eine quadratische Form, eine rechteckige Form, eine Streifenform oder eine andere Form aufweisen. Die n-kurzen Regionen 106-2 können innerhalb einer horizontalen Ebene in einem regelmäßigen Muster oder willkürlich verteilt sein. Hingegen zeigt 3B eine Ausführungsform, die zwei relative große Emitter-Regionen 106-1, die jeweils unterhalb einer Transistorzelle des rückwärts leitenden IGBT angeordnet sind, und eine im Wesentlichen gleich große Short-Region 106-2, die zwischen den Emitter-Regionen 106-1 und unterhalb einer Diodenzelle des rückwärts leitenden IGBT angeordnet ist, aufweist, worin die Diodenzelle keine Source-Region 104 umfasst, und, wie oben erläutert, ausschließlich für Diodenbetrieb konfiguriert ist. In einer horizontalen Ebene können die in 3B abgebildeten Short-Regionen 106-2 des rückwärts leitenden IGBT beispielsweise einem Muster folgen, um sich so systematisch unterhalb der Diodenregionen zu erstrecken. Beispielsweise können die Short-Regionen 106-2 eine quadratische Form, eine rechteckige Form, eine Streifenform, die einer Form der Diodenzellen entsprechen, aufweisen.
  • Die in 4B veranschaulichte Halbleitervorrichtung 1 kann verschiedene, im Wesentlichen idente Diodenzellen umfassen, die keine Source-Region 104 umfassen. Jede Diodenzelle kann durch Gräben 105 begrenzt sein, die der Diodenzelle von 3B ähnlich sind. Beispielsweise ist die Halbleitervorrichtung 1 von 4B eine Leistungsdiode, die durch Durchführung der in 4A schematisch abgebildeten Schritte hergestellt worden sein kann.
  • Die oben beschriebenen Ausführungsformen umfassen die Erkenntnis, dass beispielsweise in einigen rückwärts leitenden IGBTs die Body-Region, im rückwärts leitenden Zustand, eine große Menge an Löchern in die Drift-Region hineininjizieren kann, was relative große Leistungsverluste während des Schaltens verursacht. Somit kann eine Reduzierung der Emitter-Effizienz der eingebauten Diode in solchen rückwärts leitenden IGBTs wünschenswert sein. Gleichzeitig müssen Anforderungen mit beispielsweise Bezug auf die Schwellenwertspannung des rückwärts leitenden IGBT berücksichtigt werden, die Beschränkungen auf die Ausgestaltung der Body-Region, beispielsweise hinsichtlich einer Dotierstoffkonzentration in einer Kanalregion nahe eines Gate-Grabens, auferlegen können.
  • In Übereinstimmung mit einer oder mehreren Ausführungsformen wird vorgeschlagen, ein Kontaktloch innerhalb der Body-Region einer Halbleitervorrichtung bereitzustellen, worin das Kontaktloch zumindest teilweise mit einem Halbleitermaterial gefüllt ist, das eine Dotierstoffkonzentration aufweist, die niedriger als eine Dotierstoffkonzentration der Body-Region außerhalb des Kontaktlochs ist. Somit kann die Gesamt-Emitter-Effizienz der Body-Region reduziert werden, was beispielsweise zu reduzierten Leistungsverlusten während des Wechsels zwischen rückwärts leitendem Diodenbetrieb und Transistorbetrieb führt.
  • Das teilweise Füllen eines vergleichsweise tiefen Kontaktlochs einer herzustellenden Halbleitervorrichtung durch epitaxiales Wachstum kann weitere Vorteile, beispielsweise hinsichtlich einer reduzierten (beispielsweise abgeflachten) Topographie, die durch eine Kontaktmetallisierung abzudecken ist, aufweisen. Das kann sich aus dem Vorteil einer erhöhten Flexibilität in der Auswahl von Material der Kontaktmetallisierung (beispielsweise kann Aluminium anstelle von einer heißen Aluminium-Kupfer-Legierung abgeschieden werden) ergeben, wodurch sich die Anwendung einer Diffusionsbarrierenmetallisierung und einer Platinsilizidschicht zur Herstellung eines guten ohmschen Metallhalbleiterkontakts beispielsweise erübrigen kann. Somit kann das teilweise Füllen des Kontaktlochs mit einem Halbleitermaterial eine erhöhte Verfahrensflexibilität und -kompatibilität und verringerte Verfahrenskosten ermöglichen.
  • Merkmale von weiteren Ausführungsformen sind in den abhängigen Ansprüchen definiert. Die Merkmale von weiteren Ausführungsformen und die Merkmale der oben beschriebenen Ausführungsformen können zur Bildung von zusätzlichen Ausführungsformen miteinander kombiniert werden, sofern die Merkmale nicht ausdrücklich als zueinander alternativ beschrieben werden.
  • Ausführungsformen, die sich auf Verfahren zur Herstellung einer Halbleitervorrichtung beziehen, und Ausführungsformen, die sich auf Halbleitervorrichtungen beziehen, sind oben beschrieben worden. Beispielsweise basieren diese Halbleiteranordnungen und Halbleitervorrichtungen auf Silizium (Si). Demgemäß sind eine monokristalline Halbleiterregion oder -Schicht, beispielsweise der Halbleiterkörper 10 und die Halbleiterregionen 101 bis 104 von beispielhaften Ausführungsformen, typischerweise eine monokristalline Si-Region oder eine Si-Schicht.
  • Es wird jedenfalls darauf hingewiesen, dass der Halbleiterkörper 10 und die Halbleiterregionen 101 bis 104 aus jedem beliebigen Halbleitermaterial gebildet sein können, das für die Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele derartiger Materialien umfassen, ohne darauf eingeschränkt zu sein, elementare Halbleitermaterialien, wie beispielsweise Silizium (Si) oder Germanium (Ge), Gruppe IV-Verbindungs-Halbleitermaterialien, wie beispielsweise Siliziumkarbid (SiC) oder Siliziumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie beispielsweise Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphospid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminumgalliumnitrid (AlGaN), Aluminumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie beispielsweise Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige anzuführen. Die zuvor angeführten Halbleitermaterialien werden auch als „Homoübergangshalbleitermaterialien“ bezeichnet. Werden zwei unterschiedliche Halbleitermaterialien kombiniert, bildet sich ein Heteroübergangshalbleitermaterial aus. Beispiele von Heteroübergangshalbleitermaterialien umfassen, ohne darauf eingeschränkt zu sein, Aluminiumgalliumnitrid(AlGaN)-Aluminumgalliumindiumnitrid (AlGainN), Indiumgalliumnitrid(InGaN)-Aluminumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminumgalliumnitrid(AlGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid(InGaN)-Aluminumgalliumnitrid (AlGaN), Silizium-Silizium-Karbid (SixC1-x) und Silizium-SiGe-Heteroübergangshalbleitermaterialien. Für Leistungshalbleitervorrichtungsanwendungen werden derzeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich lokale Begriffe, wie beispielsweise “unter”, “unterhalb”, “Unter-“, “über”, “Ober-“ und ähnliches, werden zu einer Vereinfachung der Beschreibung verwendet, um die Positionierung von einem Element, das ortsnah zu einem zweiten Element ist, zu erläutern. Diese Begriffe zielen darauf ab, unterschiedliche Ausrichtungen der jeweiligen Vorrichtung zusätzlich zu unterschiedlichen Ausrichtungen zu umfassen, die sich von denjenigen, die in den Figuren abgebildet sind, zu unterscheiden. Ferner werden Begriffe, wie beispielsweise „erster/erste/erstes“, „zweiter/zweite/zweites“ und ähnliches auch verwendet, um verschiedene Elemente, Regionen, Abschnitte etc. zu beschreiben, und auch diese sind als nicht einschränkend zu verstehen. Ähnliche Begriffe beziehen sich über die gesamte Beschreibung hinweg auf ähnliche Elemente.
  • Wie hierin verwendet, sind die Begriff „aufweisend“, „enthaltend“, „umfassend“ “vorweisend” und ähnliches offene Begriffe, welche das Vorhandensein von angeführten Elementen oder Merkmalen anzeigen, jedoch keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „ein/eine“ und „der/die/das“ zielen darauf ab, den Plural als auch den Singular zu umfassen, sofern der Kontext nicht eindeutig etwas anderes angibt.
  • In Anbetracht des obigen Variationen- und Anwendungsbereichs wird darauf hingewiesen, dass die vorliegende Erfindung durch die vorangegangene Beschreibung nicht eingeschränkt ist, und dass sie auch nicht durch die begleitenden Zeichnungen eingeschränkt ist. Vielmehr ist die vorliegende Erfindung lediglich durch die anschließenden Ansprüche und deren legale Äquivalente eingeschränkt.

Claims (26)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung (1), umfassend: – Bereitstellen (20) eines Halbleiterkörpers (10), der eine Vorderseite (10-1) und eine Rückseite (10-2) aufweist, wobei der Halbleiterkörper (10) Folgendes umfasst: – eine Drift-Region (101), die Dotierstoffe eines ersten Leitfähigkeitstyps aufweist; und – eine Body-Region (102), die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyp ist, wobei ein Übergang zwischen der Drift-Region (101) und der Body-Region (102) eine pn-Sperrschicht (103) bildet; – Erzeugen (21) eines Kontaktlochs (102-1) im Halbleiterkörper (10), wobei sich das Kontaktloch (102-1) in die Body-Region (102), entlang einer vertikalen Richtung (Z), die von der Vorderseite (10-1) zur Rückseite (10-2) weist, hinein erstreckt; und – Füllen (22) des Kontaktlochs (102-1) zumindest teilweise durch epitaxiales Wachsenlassen eines Halbleitermaterials (102-2) innerhalb des Kontaktlochs (102-1), worin das Halbleitermaterial (102-2) Dotierstoffe des zweiten Leitfähigkeitstyps aufweist.
  2. Verfahren (2) nach Anspruch 1, worin der bereitgestellte Halbleiterkörper (10) ferner eine Source-Region (104) umfasst, die Dotierstoffe des ersten Leitfähigkeitstyps aufweist und von der Drift-Region (101) durch die Body-Region (102) getrennt ist, und worin das erzeugte Kontaktloch (102-1) zumindest teilweise durch die Source-Region (104) seitlich begrenzt ist.
  3. Verfahren (2) nach Anspruch 1 oder 2, worin eine Dotierstoffkonzentration des epitaxial gewachsenen Halbleitermaterials (102-2) mindestens um einen Faktor von 10 niedriger als ein Maximum der Dotierstoffkonzentration der Body-Region (102) außerhalb des Kontaktlochs (102-1) ist.
  4. Verfahren (2) nach einem der vorangegangenen Ansprüche, worin eine Tiefe (Dc) des Kontaktlochs (102-1) mindestens 20% eines entlang der vertikalen Richtung (Z) gemessenen Abstands (Dpn) zwischen der Vorderseite (10-1) und der pn-Sperrschicht (103) beträgt.
  5. Verfahren (2) nach einem der vorangegangenen Ansprüche, ferner umfassend das teilweise Entfernen (23) des epitaxial gewachsenen Halbleitermaterials (102-2), was eine Aussparung (102-3) im Halbleiterkörper (10) erzeugt.
  6. Verfahren nach Ansprüchen 2 und 5, worin die Aussparung (102-3) zumindest teilweise durch die Source-Region (104) seitlich begrenzt ist.
  7. Verfahren (2) nach Anspruch 5 oder 6, ferner umfassend das Füllen (24) der Aussparung (102-3) zumindest teilweise mit einem Leitermaterial (102-4).
  8. Verfahren (2) nach Anspruch 7, worin das Leitermaterial (102-4) auf der Oberseite und in Kontakt mit dem epitaxial gewachsenen Halbleitermaterial (102-2) angeordnet ist und mindestens eines von Aluminium, einer Aluminium-Kupfer-Legierung, einer Aluminium-Silizium-Kupfer-Legierung, Platinsilizid, Titan, einer Titan-Wolfram-Legierung, Titannitrid, Tantal und Tantalnitrid umfasst.
  9. Verfahren (2) nach einem der vorangegangenen Ansprüche, worin das Bereitstellen (20) des Halbleiterkörpers (10) das Erzeugen der Body-Region (102) durch Durchführen mindestens eines Implantationsschritts zum Implantieren der Dotierstoffe des zweiten Leitfähigkeitstyps und eines Diffusionsschritts zum Diffundieren der Dotierstoffe des zweiten Leitfähigkeitstyps umfasst.
  10. Verfahren (2) nach einem der vorangegangenen Ansprüche 2 bis 9, worin der bereitgestellte Halbleiterkörper (10) eine Transistorzelle umfasst, wobei die Transistorzelle die Drift-Region (101), die Body-Region (102) und die Source-Region (104) umfasst, und worin das Kontaktloch (102-1) in der Transistorzelle erzeugt wird (21), wobei sich das Kontaktloch (102-1) in die Body-Region (102) der Transistorzelle hinein erstreckt und zumindest teilweise durch die Source-Region (104) der Transistorzelle seitlich begrenzt ist.
  11. Halbleitervorrichtung (1), umfassend einen Halbleiterkörper (10), der eine Vorderseite (10-1) und eine Rückseite (10-2) aufweist, worin der Halbleiterkörper (10) Folgendes umfasst: – eine Drift-Region (101), die Dotierstoffe eines ersten Leitfähigkeitstyps aufweist; und – eine Body-Region (102), die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyp ist, wobei ein Übergang zwischen der Drift-Region (101) und der Body-Region (102) eine pn-Sperrschicht (103) bildet; und worin die Body-Region (102) ein Kontaktloch (102-1) umfasst, das sich entlang einer vertikalen Richtung (Z), die von der Vorderseite (10-1) zur Rückseite (10-2) weist, erstreckt, wobei das Kontaktloch (102-1) zumindest teilweise mit einem epitaxial gewachsenen Halbleitermaterial (102-2) gefüllt ist, das Dotierstoffe des zweiten Leitfähigkeitstyps aufweist.
  12. Halbleitervorrichtung (1) nach Anspruch 11, worin eine Dotierstoffkonzentration des epitaxial gewachsenen Halbleitermaterials (102-2) mindestens um einen Faktor von 10 niedriger als ein Maximum der Dotierstoffkonzentration der Body-Region (102) außerhalb des Kontaktlochs (102-1) ist.
  13. Halbleitervorrichtung (1) nach Anspruch 11 oder 12, ferner umfassend eine Source-Region (104), die Dotierstoffe des ersten Leitfähigkeitstyps aufweist und von der Drift-Region (101) durch die Body-Region (102) getrennt ist, wobei das Kontaktloch (102-1) zumindest teilweise durch die Source-Region (104) seitlich begrenzt ist.
  14. Halbleitervorrichtung (1), umfassend einen Halbleiterkörper (10), der eine Vorderseite (10-1) und eine Rückseite (10-2) aufweist, worin der Halbleiterkörper (10) Folgendes umfasst: – eine Drift-Region (101), die Dotierstoffe eines ersten Leitfähigkeitstyps aufweist; und – eine Body-Region (102), die Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der komplementär zum ersten Leitfähigkeitstyp ist, wobei ein Übergang zwischen der Drift-Region (101) und der Body-Region (102) eine pn-Sperrschicht (103) bildet; und worin – die Body-Region (102) ein Kontaktloch (102-1) umfasst, die sich entlang einer vertikalen Richtung (Z), die von der Vorderseite (10-1) zur Rückseite (10-2) weist, erstreckt, wobei das Kontaktloch (102-1) zumindest teilweise mit einem Halbleitermaterial (102-2) gefüllt ist, das Dotierstoffe des zweiten Leitfähigkeitstyps bei einer Dotierstoffkonzentration aufweist, die niedriger als eine Dotierstoffkonzentration der Body-Region (102) außerhalb des Kontaktlochs (102-1) ist; und – bei einem Übergang (102-7) vom Halbleitermaterial (102-2) innerhalb des Kontaktlochs (102-1) zu einem Abschnitt der Body-Region (102) außerhalb des Kontaktlochs (102-1) eine Konzentration von Dotierstoffen des zweiten Leitfähigkeitstyps sich um einen Faktor von mindestens 10 innerhalb eines Abstands von bis zu 500 nm erhöht.
  15. Halbleitervorrichtung (1) nach Anspruch 14, worin das Halbleitermaterial (102-2) ein epitaxial gewachsenes Halbleitermaterial ist, und worin die Dotierstoffe im Abschnitt der Body-Region (102) außerhalb des Kontaktlochs (102-1) implantierte Dotierstoffe oder diffundierte Dotierstoffe sind.
  16. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche 14 oder 15, ferner umfassend eine Source-Region (104), die Dotierstoffe des ersten Leitfähigkeitstyps aufweist und von der Drift-Region (101) durch die Body-Region (102) getrennt ist, wobei das Kontaktloch (102-1) zumindest teilweise durch die Source-Region (104) seitlich begrenzt ist.
  17. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche 11 bis 16, ferner umfassend einen Graben (105), der sich in den Halbleiterkörper (10), entlang der vertikalen Richtung (Z), hinein erstreckt, wobei der Graben (105) in Kontakt mit der Body-Region (102) und der Drift-Region (101) ist, und eine Grabenelektrode (105-1) und einen Isolator (105-2) umfasst, worin der Isolator (105-2) die Grabenelektrode (105-2) von der Body-Region (102) und der Drift-Region (101) isoliert.
  18. Halbleitervorrichtung (1) nach Anspruch 17, ferner umfassend einen Gate-Anschluss (G), worin die Grabenelektrode (105-1) mit dem Gate-Anschluss (G) elektrisch verbunden ist, wobei der Gate-Anschluss (G) konfiguriert ist, ein elektrisches Signal von außerhalb der Halbleitervorrichtung (1) zu empfangen.
  19. Halbleitervorrichtung (1) nach Anspruch 17 oder 18 und einem der Ansprüche 13 oder 16, worin der Graben (105) in Kontakt mit der Source-Region (104) ist, und worin der Isolator (105-2) die Grabenelektrode (105-2) von der Source-Region (104) isoliert.
  20. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche 11 bis 19, worin das Kontaktloch (102-1) ein Leitermaterial (102-4) umfasst, das oberhalb des Halbleitermaterials (102-2) innerhalb des Kontaktlochs (102-1) angeordnet ist, wobei das angeordnete Leitermaterial (102-4) eine Kontaktregion (102-6) bildet, die von der Drift-Region (101) durch die Body-Region (102) getrennt ist.
  21. Halbleitervorrichtung (1) nach Anspruch 20 und einem der Ansprüche 13, 16 oder 19, worin die Kontaktregion (102-6) in Kontakt mit der Source-Region (104) ist und zumindest teilweise durch die Source-Region (104) seitlich begrenzt ist.
  22. Halbleitervorrichtung (1) nach Anspruch 20 oder 21, ferner umfassend einen ersten Lastkontakt (E), worin die Kontaktregion (102-6) mit dem ersten Lastkontakt (E) der Halbleitervorrichtung (1) elektrisch verbunden ist, wobei der erste Lastkontakt (E) konfiguriert ist, einen Laststrom von/nach außerhalb der Halbleitervorrichtung (1) zu empfangen und/oder auszugeben.
  23. Halbleitervorrichtung (1) nach Anspruch 22, ferner umfassend: – einen Metallkontakt (107), der die Rückseite (10-2) des Halbleiterkörpers (10) berührt, und – einen zweiten Lastkontakt (C), der mit dem Metallkontakt (107) elektrisch verbunden ist, wobei der zweite Lastkontakt (C) konfiguriert ist, den Laststrom von/nach außerhalb der Halbleitervorrichtung (1) auszugeben und/oder zu empfangen, worin der Halbleiterkörper (10) konfiguriert ist, den Laststrom zwischen dem ersten Lastkontakt (E) und dem zweiten Lastkontakt (C) zu leiten.
  24. Halbleitervorrichtung (1) nach Anspruch 23, worin der Halbleiterkörper (10) ferner eine Halbleiterrückseitenregion (106) umfasst, die sich seitlich entlang der Rückseite (10-2) erstreckt und den Metallkontakt (107) berührt, wobei die Halbleiterrückseitenregion (106) Dotierstoffe des ersten Leitfähigkeitstyps und/oder Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, worin eine Dotierstoffkonzentration der Halbleiterrückseitenregion (106) höher als eine Dotierstoffkonzentration der Drift-Region (101) ist.
  25. Halbleitervorrichtung (1) nach Anspruch 24, worin die Halbleiterrückseitenregion (106) mindestens eine Emitter-Region (106-1), die Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, und mindestens eine Short-Region (106-2), die Dotierstoffe des ersten Leitfähigkeitstyps aufweist, umfasst, wobei die mindestens eine Emitter-Region (106-1) und die mindestens eine Short-Region (106-2) jeweils in Kontakt mit dem Metallkontakt (107) und mit der Drift-Region (101) sind.
  26. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche 11 bis 25, worin die Halbleitervorrichtung (1) eines von einer Diode, einer MOS-gesteuerten Diode, einem rückwärts leitenden IGBT und einem MOSFET ist.
DE102015210923.2A 2015-06-15 2015-06-15 Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung Active DE102015210923B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015210923.2A DE102015210923B4 (de) 2015-06-15 2015-06-15 Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung
CN201610421678.6A CN106252397B (zh) 2015-06-15 2016-06-14 具有降低的发射极效率的半导体器件
US15/182,720 US9859378B2 (en) 2015-06-15 2016-06-15 Semiconductor device with reduced emitter efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015210923.2A DE102015210923B4 (de) 2015-06-15 2015-06-15 Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
DE102015210923A1 true DE102015210923A1 (de) 2016-12-15
DE102015210923B4 DE102015210923B4 (de) 2018-08-02

Family

ID=57395102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015210923.2A Active DE102015210923B4 (de) 2015-06-15 2015-06-15 Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung

Country Status (3)

Country Link
US (1) US9859378B2 (de)
CN (1) CN106252397B (de)
DE (1) DE102015210923B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015002120B4 (de) * 2014-12-19 2024-02-22 Fuji Electric Co., Ltd. Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
TWM539698U (zh) * 2016-12-29 2017-04-11 Chang Wah Technology Co Ltd 具改良式引腳的導線架預成形體
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
US10431465B2 (en) * 2017-09-18 2019-10-01 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
CN114899147B (zh) * 2022-07-12 2022-10-21 深圳芯能半导体技术有限公司 一种rc-igbt器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120012861A1 (en) 2009-03-25 2012-01-19 Rohm Co., Ltd. Semiconductor device
US20130189819A1 (en) 2012-01-25 2013-07-25 Renesas Electronics Corporation Method of manufacturing vertical planar power mosfet and method of manufacturing trench-gate power mosfet

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043573A (ja) * 2000-07-28 2002-02-08 Toyota Motor Corp 半導体装置および半導体装置の製造方法
GB0327792D0 (en) * 2003-11-29 2003-12-31 Koninkl Philips Electronics Nv Trench insulated gate field effect transistor
JP2008085244A (ja) 2006-09-29 2008-04-10 Elpida Memory Inc 半導体装置及びその製造方法
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
KR101069645B1 (ko) 2008-12-26 2011-10-04 주식회사 하이닉스반도체 열적 부담을 줄일 수 있는 상변화 메모리 소자 및 그 제조방법
CN102254796B (zh) * 2010-05-20 2014-05-21 上海华虹宏力半导体制造有限公司 形成交替排列的p型和n型半导体薄层的方法
US20120012661A1 (en) 2010-07-15 2012-01-19 William George Gordon Apparatus and method for tractor cab environment control system
US20120037954A1 (en) * 2010-08-10 2012-02-16 Force Mos Technology Co Ltd Equal Potential Ring Structures of Power Semiconductor with Trenched Contact
US8809902B2 (en) * 2011-10-17 2014-08-19 Infineon Technologies Austria Ag Power semiconductor diode, IGBT, and method for manufacturing thereof
US9293558B2 (en) * 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
DE112014004583T5 (de) * 2013-10-04 2016-08-18 Mitsubishi Electric Corporation Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120012861A1 (en) 2009-03-25 2012-01-19 Rohm Co., Ltd. Semiconductor device
US20130189819A1 (en) 2012-01-25 2013-07-25 Renesas Electronics Corporation Method of manufacturing vertical planar power mosfet and method of manufacturing trench-gate power mosfet

Also Published As

Publication number Publication date
CN106252397B (zh) 2019-07-16
US9859378B2 (en) 2018-01-02
CN106252397A (zh) 2016-12-21
DE102015210923B4 (de) 2018-08-02
US20160365413A1 (en) 2016-12-15

Similar Documents

Publication Publication Date Title
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102015210923B4 (de) Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102011052731B4 (de) Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102014103325B4 (de) Leistungsschaltmodule mit verringerter Oszillation und Verfahren zur Herstellung eines Leistungsschaltmoduls
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102015100340A1 (de) Bipolare halbleitervorrichtung und herstellungsverfahren dafür
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102014115464A1 (de) Leistungs-halbleitervorrichtung mit temperaturschutz
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102016122318A1 (de) Anschlussstruktur eines Leistungshalbleiterbauelements
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102016112020A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112017A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102018100237A1 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit
DE102014118664B4 (de) Leistungshalbleitervorrichtung mit verbesserter Stabilität und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative