DE102015115583A1 - Speichersystem und Ein-Chip-System mit linearem Remapper und Zugriffsfenster - Google Patents

Speichersystem und Ein-Chip-System mit linearem Remapper und Zugriffsfenster Download PDF

Info

Publication number
DE102015115583A1
DE102015115583A1 DE102015115583.4A DE102015115583A DE102015115583A1 DE 102015115583 A1 DE102015115583 A1 DE 102015115583A1 DE 102015115583 A DE102015115583 A DE 102015115583A DE 102015115583 A1 DE102015115583 A1 DE 102015115583A1
Authority
DE
Germany
Prior art keywords
memory
processor
linear
area
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015115583.4A
Other languages
English (en)
Inventor
Dongsik Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102015115583A1 publication Critical patent/DE102015115583A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/25—Using a specific main memory architecture
    • G06F2212/253—Centralized memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/30—Providing cache or TLB in specific location of a processing system
    • G06F2212/306—In system interconnect, e.g. between two buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/656—Address space sharing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

Ein Ein-Chip-System, welches mit einer Mehrzahl von Speicherchips verbunden ist, weist einen ersten (125; 225; 1251; 2251; 3251) und einen zweiten (124; 224; 324; 1252; 2252; 3252) Prozessor, ein erstes Zugriffsfenster (1241; 2241; 3241), einen ersten linearen Remapper (21; 1231; 2231; 3231) und einen Speichercontroller (121; 221; 321; 1210) auf. Der erste (125; 225; 1251; 2251; 3251) und der zweite (124; 224; 324; 1252; 2252; 3252) Prozessor sind konfiguriert, um eine Adresse zum Verwenden der Mehrzahl von Speicherchips vorzusehen. Das erste Zugriffsfenster (1241; 2241; 3241) stellt einen Bereich, auf welchen nur durch den ersten Prozessor (125; 225; 1251; 2251; 3251) zugegriffen wird, aus Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips ein. Der erste lineare Remapper (21; 1231; 2231; 3231) remappt eine Adresse, welche von dem ersten Prozessor (125; 225; 1251; 2251; 3251) empfangen wird. Der Speichercontroller (121; 221; 321; 1210) führt eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips basierend auf einem Bereich, welcher durch das erste Zugriffsfenster (1241; 2241; 3241) eingestellt wird, und einer Adresse, welche durch den ersten linearen Remapper (21; 1231; 2231; 3231) remappt wird, durch.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Es wird die Priorität der koreanischen Patentanmeldung Nr. 10-2014-0148426 beansprucht, welche am 29. Oktober 2014 beim koreanischen Amt für gewerblichen Rechtsschutz (Korean Intellectual Property Office) eingereicht wurde, deren gesamte Inhalte hiermit durch Bezugnahme mit einbezogen sind.
  • HINTERGRUND
  • Ausführungsformen der Anwendung, welche hierin beschrieben sind, beziehen sich auf ein Speichersystem, und genauer beziehen sie sich auf ein Speichersystem und ein Ein-Chip-System, welches einen linearen Remapper und ein Zugriffsfenster aufweist.
  • Ein Speichersystem kann zwei oder mehr Prozessoren aufweisen. Beispielsweise kann ein mobiles System ein Modem und einen Anwendungsprozessor (AP = Application Processor = Anwendungsprozessor) (oder Multimediaprozessoren) aufweisen. Ein Speichersystem, welches zwei oder mehr Prozessoren aufweist, kann wenigstens zwei oder mehr Speicher jeweils zum Betreiben der Prozessoren notwendig machen.
  • In dem obigen Beispiel kann das Modem einen NOR-Flashspeicher zum Speichern von Codes und einen DRAM zum Ausführen der Codes begleiten. Der Anwendungsprozessor kann einen NAND-Flashspeicher zum Speichern von Codes und Daten und einen DRAM zum Ausführen der Codes begleiten. Codes und Daten können zwischen dem Modem und dem Anwendungsprozessor über eine Schnittstelle wie beispielsweise einen UART (Universal Asynchronous Receiver Transmitter = asynchroner Universal-Empfänger-Sender), eine SPI (Serial Peripheral Interface = serielle Peripherieschnittstelle) oder eine SRAM-Schnittstelle ausgetauscht werden.
  • Das Speichersystem kann eine Interleaving-Zugriffsoperation unter Verwendung von zwei oder mehr DRAMs durchführen. Das heißt, dass das Speichersystem auf zwei oder mehr Speicher abwechselnd zugreift, um seine Leistungsfähigkeit zu verbessern. Das Interleaving-Zugriffssystem kann das folgende Problem haben. In dem Fall, dass eine Leistungsfähigkeit nicht problematisch ist, auch wenn nur auf einen DRAM in einem Interleaving-Zugriffssystem zugegriffen wird, wird unnötig Leistung verbraucht, da zwei DRAMs verwendet werden.
  • KURZFASSUNG
  • Ausführungsformen der Anwendung sehen ein Speichersystem oder ein Ein-Chip-System vor, welches teilweise eine lineare Zugriffsoperation während einer Interleaving-Zugriffsoperation verwendet, wodurch ein unnötiger Leistungsverbrauch verringert wird.
  • Ausführungsformen der Anwendung sehen ein Speichersystem oder ein Ein-Chip-System vor, welches eine Zugriffsfensterfunktion innerhalb mehrerer Speicherchips beim Ausführen einer teilweisen linearen Zugriffsoperation hat, wodurch es möglich gemacht wird, einen Speicher effizienter zu verwenden.
  • Ein Aspekt von Ausführungsformen der Anwendung ist darauf gerichtet, ein Ein-Chip-System vorzusehen, welches mit einer Mehrzahl von Speicherchips verbunden ist. Das Ein-Chip-System weist einen ersten und einen zweiten Prozessor auf, welche konfiguriert sind, um eine Adresse zum Verwenden der Mehrzahl von Speicherchips vorzusehen; ein erstes Zugriffsfenster, welches konfiguriert ist, um einen Bereich, auf den nur durch den ersten Prozessor zugegriffen wird, aus Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips einzustellen; einen ersten linearen Remapper, welcher konfiguriert ist, um eine Adresse, welche von dem ersten Prozessor empfangen wird, zu remappen, und einen Speichercontroller beziehungsweise eine Speichersteuerung, welcher konfiguriert ist, um eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips basierend auf dem Bereich, welcher durch das erste Zugriffsfenster eingestellt wird, und der Adresse, welche durch den ersten linearen Remapper remappt ist, durchzuführen.
  • Das Ein-Chip-System kann weiterhin ein zweites Zugriffsfenster aufweisen, welches konfiguriert ist, um einen Bereich, auf den nur durch den zweiten Prozessor zugegriffen wird, aus Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips einzustellen; und einen zweiten linearen Remapper, welcher konfiguriert ist, um eine Adresse, welche von dem zweiten Prozessor empfangen wird, zu remappen, und um eine Adresse, welche demnach remappt ist, für den Speichercontroller vorzusehen. Der Speichercontroller kann eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips basierend auf dem Bereich, welcher durch das zweite Zugriffsfenster eingestellt wird, und der Adresse, welche durch den zweiten linearen Remapper remappt ist, durchführen.
  • Das erste Zugriffsfenster kann zwischen dem ersten Prozessor und dem ersten linearen Remapper verbunden sein, und das zweite Zugriffsfenster kann zwischen dem zweiten Prozessor und dem zweiten linearen Remapper verbunden sein.
  • Das erste Zugriffsfenster kann ein erstes CONFIG-Signal von einem Spezialfunktionsregister (SFR = Special Function Register = Spezialfunktionsregister) empfangen und kann einen unabhängigen Zugriffsbereich, auf welchen nur der erste Prozessor zugreift, einstellen. Das erste CONFIG-Signal kann eine Startadresse und eine Endadresse des unabhängigen Zugriffsbereichs aufweisen. Der erste lineare Remapper kann ein zweites CONFIG-Signal von dem SFR empfangen und kann selektiv eine Interleaving-Zugriffsoperation oder eine lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips durchführen.
  • Ein anderer Aspekt von Ausführungsformen der Anwendung ist darauf gerichtet, ein Verfahren zum Zugreifen auf eine Mehrzahl von Speichern vorzusehen, welche mit einem Ein-Chip-System verbunden sind, welches eine Mehrzahl von Prozessoren aufweist. Das Verfahren weist ein Empfangen einer Adresse zum Zugreifen auf einen oder mehrere der Mehrzahl von Speichern von einem ersten Prozessor der Mehrzahl von Prozessoren; ein Bestimmen, ob die Adresse zu einem unabhängigen Zugriffsbereich des ersten Prozessors gehört; und, basierend auf dem Bestimmungsergebnis, ein Durchführen einer linearen Zugriffsoperation hinsichtlich des unabhängigen Zugriffsbereichs oder ein Ausgeben eine Decodierfehlerantwort auf.
  • Beim Durchführen einer linearen Zugriffsoperation kann der erste Prozessor nur auf einen Adressbereich von einem oder mehreren der Mehrzahl von Speichern zugreifen. Das Ein-Chip-System kann weiterhin einen Speichercontroller beziehungsweise eine Speichersteuerung aufweisen, um die Mehrzahl von Speichern zu steuern. Beim Durchführen einer linearen Zugriffsoperation kann eine Adresse, welche von dem ersten Prozessor empfangen wird, remappt werden, und eine Adresse, welche derart remappt ist, kann für den Speichercontroller vorgesehen sein.
  • Das Ein-Chip-System kann weiterhin ein erstes Zugriffsfenster aufweisen, welches konfiguriert ist, um zu steuern derart, dass eine Zugriffsoperation des ersten Prozessors nur hinsichtlich eines Adressbereichs eines oder mehrerer der Mehrzahl von Speichern durchgeführt wird; und einen ersten linearen Remapper, welcher konfiguriert ist, um eine Adresse, welche von dem ersten Prozessor empfangen wird, zu remappen, und eine Adresse, welche demnach remappt ist, für den Speichercontroller vorzusehen. Der Speichercontroller kann eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speichern basierend auf der remappten Adresse durchführen.
  • Noch ein anderer Aspekt von Ausführungsformen der Anwendung ist darauf gerichtet, ein Speichersystem vorzusehen, welches eine Mehrzahl von Speicherchips aufweist; und ein Ein-Chip-System, welches mit der Mehrzahl von Speicherchips verbunden ist. Das Ein-Chip-System weist einen ersten und einen zweiten Prozessor auf, welche konfiguriert sind, um eine Adresse zum Verwenden der Mehrzahl von Speicherchips vorzusehen; ein erstes Zugriffsfenster, welches konfiguriert ist, um einen Bereich, auf welchen nur durch den ersten Prozessor zugegriffen wird, aus Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips einzustellen; einen ersten linearen Remapper, welcher konfiguriert ist, um eine Adresse, welche von dem ersten Prozessor empfangen wird, zu remappen; und einen Speichercontroller, welcher konfiguriert ist, um eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips zu steuern basierend auf dem Bereich, welcher durch das erste Zugriffsfenster eingestellt wird, und der Adresse, welche durch den ersten linearen Remapper remappt ist.
  • Das Speichersystem kann weiterhin ein zweites Zugriffsfenster aufweisen, welches konfiguriert ist, um einen Bereich, auf welchen nur durch den zweiten Prozessor zugegriffen wird, aus den Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips einzustellen; und einen zweiten linearen Remapper, welcher konfiguriert ist, um eine Adresse, welche von dem zweiten Prozessor empfangen wird, zu remappen, und um eine Adresse, welche derart remappt ist, für den Speichercontroller vorzusehen. Der Speichercontroller kann eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips basierend auf dem Bereich, welcher durch das zweite Zugriffsfenster eingestellt wird, und der Adresse, welche durch den zweiten linearen Remapper remappt ist, durchführen.
  • Eine teilweise lineare Zugriffsoperation kann durchgeführt werden, auch wenn wenigstens einer der Mehrzahl von Speicherchips eine asymmetrische Speicherkonfiguration hat, welche einen nicht-zugreifbaren Bereich aufweist. Das erste oder das zweite Zugriffsfenster können den nicht-zugreifbaren Bereich einstellen. Das erste Zugriffsfenster kann ein erstes CONFIG-Signal von einem Spezialfunktionsregister empfangen und kann einen unabhängigen Zugriffsbereich einstellen, auf welchen nur der erste Prozessor zugreift, und der erste lineare Remapper kann ein zweites CONFIG-Signal von dem SFR empfangen und kann selektiv eine Interleaving-Zugriffsoperation oder eine lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips durchführen.
  • Der erste Prozessor kann ein Modemprozessor sein. Der erste und der zweite Prozessor, der Speichercontroller, das erste und das zweite Zugriffsfenster und der erste und der zweite lineare Remapper können auf dem Ein-Chip-System implementiert sein. Das erste Zugriffsfenster kann ein erstes CONFIG-Signal von einem Spezialfunktionsregister empfangen und kann einen unabhängigen Zugriffsbereich einstellen, auf welchen nur der erste Prozessor zugreift, und der erste lineare Remapper kann ein zweites CONFIG-Signal von dem SFR empfangen und kann selektiv eine Interleaving-Zugriffsoperation oder eine lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips durchführen.
  • Eine mobile elektronische Vorrichtung ist vorgesehen, welche ein Anzeigepanel aufweist, welches konfiguriert ist, um Abbildungsdaten beziehungsweise Bilddaten anzuzeigen; eine RF-Transceivereinheit (RF Transceiver Unit), welche konfiguriert ist, um drahtlose Datenkommunikationen durchzuführen; eine Mehrzahl von Speicherchips, welche konfiguriert sind, um Daten zu speichern; und einen Anwendungsprozessor, welcher mit dem Anzeigepanel, der RF-Transceivereinheit und der Mehrzahl von Speichern verbunden ist. Der Anwendungsprozessor weist einen ersten und einen zweiten Prozessor auf, welche konfiguriert sind, um eine Adresse zum Verwenden der Mehrzahl von Speicherchips vorzusehen; ein erstes Zugriffsfenster, welches konfiguriert ist, um einen Bereich, auf welchen nur durch den ersten Prozessor zugegriffen wird, aus Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips einzustellen; einen ersten linearen Remapper, welcher konfiguriert ist, um eine Adresse, welche von dem ersten Prozessor empfangen wird, zu remappen; und einen Speichercontroller, welcher konfiguriert ist, um eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips basierend auf dem Bereich, welcher durch das erste Zugriffsfenster eingestellt wird, und der Adresse, welche durch den ersten linearen Remapper remappt ist, durchzuführen.
  • Der Anwendungsprozessor kann weiterhin ein zweites Zugriffsfenster aufweisen, welches konfiguriert ist, um einen Bereich, auf welchen nur durch den zweiten Prozessor zugegriffen wird, aus den Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips einzustellen; und einen zweiten linearen Remapper, welcher konfiguriert ist, um eine Adresse, welche von dem zweiten Prozessor empfangen wird, zu remappen, und um eine Adresse, welche derart remappt ist, für den Speichercontroller vorzusehen. Der Speichercontroller kann eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips durchführen, basierend auf dem Bereich, welcher durch das zweite Zugriffsfenster eingestellt wird, und der Adresse, welche durch den zweiten linearen Remapper remappt ist,.
  • Eine andere Ausführungsform der Anwendung ist darauf gerichtet, ein Verfahren zum Zugreifen auf Speicherchips vorzusehen. Das Verfahren weist ein Zugreifen mit einem ersten Prozessor auf einen ersten Speicherbereich innerhalb jedes der Speicherchips über eine Interleave-Zugriffsoperation auf; und ein Zugreifen mit einem zweiten Prozessor auf einen zweiten Speicherbereich innerhalb eines ersten der Speicherchips über eine lineare Zugriffsoperation. Der zweite Speicherbereich ist von derselben Größe oder größer als der erste Speicherbereich.
  • Das Verfahren kann weiterhin ein Zugreifen mit dem zweiten Prozessor auf einen dritten Speicherbereich innerhalb jedes der Speicherchips über die Interleave-Zugriffsoperation aufweisen.
  • Das Verfahren kann weiterhin ein Zugreifen mit dem ersten Prozessor auf einen dritten Speicherbereich innerhalb eines zweiten der Speicherchips, unterschiedlich von dem ersten Speicherchip, unter Verwendung der linearen Zugriffsoperation aufweisen. Der dritte Speicherbereich ist von derselben Größe oder größer als der erste Speicherbereich.
  • Das Verfahren kann weiterhin ein Remappen eines ersten Gebiets beziehungsweise Bereichs von Speicheradressen zum Zugreifen auf einen dritten Speicherbereich innerhalb jedes der Speicherchips auf ein zweites Gebiet beziehungsweise einen zweiten Bereich von Speicheradressen, welche verwendet werden zum Zugreifen auf den zweiten Speicherbereich innerhalb des ersten Speicherchips über die lineare Zugriffsoperation aufweisen.
  • Wenn ein Speicherbereich, auf welchen durch den zweiten Prozessor zuzugreifen ist, die Größe des zweiten Speicherbereichs überschreitet, kann der zweite Prozessor auf den zweiten Speicherbereich innerhalb des ersten Speicherchips über die lineare Zugriffsoperation zugreifen und kann auf einen dritten Speicherbereich eines zweiten der Speicherchips, welcher sich von dem ersten Speicherchip unterscheidet, über die lineare Zugriffsoperation zugreifen.
  • Der zweite Prozessor kann auf den zweiten Speicherbereich zugreifen, der erste Prozessor tut dies jedoch nicht, und sowohl der erste als auch der zweite Prozessor können auf den ersten Speicherbereich zugreifen.
  • Eine andere Ausführungsform der Anwendung ist darauf gerichtet, ein Speichersystem vorzusehen, welches auf Speicherchips zugreift. Das System weist einen ersten Prozessor auf, welcher auf einen ersten Speicherbereich innerhalb jedes der Speicherchips über eine Interleave-Zugriffsoperation zugreift; und einen zweiten Prozessor, welcher auf einen zweiten Speicherbereich innerhalb eines ersten der Speicherchips über eine lineare Zugriffsoperation zugreift. Der zweite Speicherbereich ist von derselben Größe oder größer als der erste Speicherbereich.
  • Der zweite Prozessor kann auf einen dritten Speicherbereich innerhalb jedes der Speicherchips über die Interleave-Zugriffsoperation zugreifen.
  • Der erste Prozessor kann auf einen dritten Speicherbereich innerhalb eines zweiten der Speicherchips, unterschiedlich von dem ersten Speicherchip, unter Verwendung der linearen Zugriffsoperation zugreifen, und der dritte Speicherbereich ist von derselben Größe oder größer als der erste Speicherbereich.
  • Das System kann weiterhin eine lineare Remapping-Komponente aufweisen, welche ein erstes Gebiet beziehungsweise Bereich von Speicheradressen zum Zugreifen auf einen dritten Speicherbereich innerhalb jedes der Speicherchips auf ein zweites Gebiet beziehungsweise einen zweiten Bereich von Speicheradressen remappt, welche verwendet werden zum Zugreifen auf den zweiten Speicherbereich innerhalb des ersten Speicherchips über die lineare Zugriffsoperation.
  • Der zweite Prozessor kann auf den zweiten Speicherbereich zugreifen, der erste Prozessor tut dies jedoch nicht, und sowohl der erste als auch der zweite Prozessor können auf den ersten Speicherbereich zugreifen.
  • Wenn ein Speicherbereich, auf welchen durch den zweiten Prozessor zuzugreifen ist, die Größe des zweiten Speicherbereichs überschreitet, kann der zweite Prozessor auf den zweiten Speicherbereich innerhalb des ersten Speicherchips über die lineare Zugriffsoperation zugreifen und kann auf einen dritten Speicherbereich eines zweiten der Speicherchips, welcher sich von dem ersten Speicherchip unterscheidet, über die lineare Zugriffsoperation zugreifen.
  • Das System kann weiterhin eine Windowing- beziehungsweise Fenstertechnikkomponente aufweisen, welche bestimmt, ob der Speicherbereich, auf welchen durch den zweiten Prozessor zuzugreifen ist, die Größe des zweiten Speicherbereichs überschreitet; und eine lineare Remappingkomponente, welche Speicheradressen remappt. Wenn die Fenstertechnikkomponente bestimmt, dass der Speicherbereich, auf welchen durch den zweiten Prozessor zuzugreifen ist, die Größe des zweiten Speicherbereichs überschreitet, kann die lineare Remappingkomponente: ein erstes Gebiet beziehungsweise einen ersten Bereich von Speicheradressen zum Zugreifen auf einen vierten Speicherbereich innerhalb jedes der Speicherchips auf ein zweites Gebiet beziehungsweise einen zweiten Bereich von Speicheradressen remappen, welche zum Zugreifen auf den zweiten Speicherbereich innerhalb des ersten Speicherchips durch die lineare Zugriffsoperation verwendet werden, und ein drittes Gebiet beziehungsweise einen dritten Bereich von Speicheradressen zum Zugreifen auf einen fünften Speicherbereich innerhalb jedes der Speicherchips auf ein viertes Gebiet beziehungsweise einen vierten Bereich von Speicheradressen remappen, welche zum Zugreifen auf den dritten Speicherbereich innerhalb des zweiten Speicherchips über die lineare Zugriffsoperation verwendet werden.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die obigen und andere Aufgaben und Merkmale werden aus der folgenden Beschreibung unter Bezugnahme auf die folgenden Figuren offensichtlich werden, worin gleiche Bezugszeichen sich auf gleiche Teile über die verschiedenen Figuren hinweg beziehen, solange nicht anderweitig spezifiziert, und worin:
  • 1 ein Blockschaltbild ist, welches schematisch ein Speichersystem gemäß einer Ausführungsform der Anwendung veranschaulicht;
  • 2 ein Blockschaltbild ist, welches schematisch eine Interleaving-Zugriffsoperation eines Speichersystems, welches in 1 gezeigt ist, veranschaulicht;
  • 3 eine Tabelle zum beispielhaften Beschreiben eines Interleaving-Zugriffsverfahrens ist, welches auf einer Adresse eines Speichersystems basiert ist, welches in 1 gezeigt ist;
  • 4 ein Blockschaltbild ist, welches schematisch ein Speichersystem veranschaulicht, um eine teilweise Interleaving-Zugriffsoperation gemäß einer Ausführungsform der Anwendung durchzuführen;
  • 5 ein Blockschaltbild ist, welches schematisch einen linearen Remapper veranschaulicht, welcher in 4 gezeigt ist;
  • 6 ein Konzeptdiagramm ist, welches eine Betriebsadresse eines linearen Remappers, welcher in 4 gezeigt ist, zeigt;
  • 7 ein Diagramm ist, welches schematisch ein Adress-Remapping-Verfahren eines linearen Remappers veranschaulicht, welcher in den 4 und 5 gezeigt ist;
  • 8 ein Blockschaltbild ist, welches schematisch eine teilweise lineare Zugriffsoperation eines Speichersystems, welches in 4 gezeigt ist, veranschaulicht;
  • 9 ein Flussdiagramm ist zum Beschreiben einer teilweise linearen Zugriffsoperation eines Speichersystems, welches in 4 gezeigt ist;
  • 10 ein Konzeptdiagramm ist, welches eine Ausfühungsform zeigt, in der zwei oder mehr lineare Zugriffsbereiche (LAA = Linear Access Area = linearer Zugriffsbereich) existieren;
  • 11 ein Diagramm zum Beschreiben ist, wie ein CONFIG-Signal zum Steuern eines Remappingsignals über die Einstellung eines Spezialfunktionsregisters (SFR = Special Function Register = Spezialfunktionsregister) zu erzeugen ist;
  • 12 ein Blockschaltbild ist, welches schematisch ein Speichersystem veranschaulicht, in dem ein Modemchip außerhalb eines Ein-Chip-Systems angeordnet ist;
  • 13 ein Diagramm zum Ausdrücken einer linearen Zugriffsoperation eines Speichersystems, welches zwei oder mehr Speicher verwendet, unter Verwendung von Gleichungen ist;
  • 14 ein Blockschaltbild ist, welches schematisch ein Speichersystem veranschaulicht, um eine asymmetrische lineare Zugriffsoperation gemäß einer anderen Ausführungsform der Anwendung durchzuführen;
  • 15 ein Blockschaltbild ist, welches schematisch einen linearen Remapper und ein Zugriffsfenster, welche in 14 gezeigt sind, veranschaulicht;
  • 16 und 17 Flussdiagramme zum Beschreiben eines Betriebs eines Zugriffsfensters, welches in 15 gezeigt ist, sind;
  • 18 ein Blockschaltbild ist, welches schematisch ein Speichersystem veranschaulicht, um eine asymmetrische lineare Zugriffsoperation gemäß noch einer anderen Ausführungsform der Anwendung durchzuführen;
  • 19 und 20 Blockschaltbilder sind, welche schematisch einen Adressbereich eines Speichersystems, welches in 18 gezeigt ist, veranschaulichen;
  • 21 ein Speicherabbild ist, welches eine Zugriffsweise zeigt, welche in den 19 und 20 gezeigt ist;
  • 22 ein Speicherabbild ist, welches eine Zugriffsweise eines Speichersystems zeigt, welches in 18 gezeigt ist;
  • 23 ein Blockschaltbild ist, welches schematisch ein Speichersystem veranschaulicht, um eine asymmetrische lineare Zugriffsoperation gemäß einer weiteren Ausführungsform der Anmeldung durchzuführen;
  • 24 ein Blockschaltbild ist zum Beschreiben einer linearen Zugriffsoperation eines Speichersystems ist, welches eine asymmetrische Speicherkonfiguration hat, welche in 23 gezeigt ist;
  • 25 ein Speicherabbild ist, welches eine Zugriffsweise zeigt, welche in 23 gezeigt ist; und
  • 26 ein Blockschaltbild ist, welches schematisch eine mobile elektronische Vorrichtung gemäß einer Ausführungsform der Anwendung veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen werden im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden. Die Anwendung kann jedoch in verschiedenen unterschiedlichen Formen ausgeführt werden und sollte nicht auf nur auf die veranschaulichten Ausführungsformen beschränkt betrachtet werden. Vielmehr sind diese Ausführungsformen als Beispiele vorgesehen, sodass diese Offenbarung gewissenhaft und vollständig sein wird und das Konzept der Anwendung Fachleuten vollständig übermitteln wird. Demzufolge sind bekannte Vorgänge, Elemente und Techniken hinsichtlich einigen der Ausführungsformen der Anwendung nicht beschrieben. Solange nicht anderweitig angemerkt, bezeichnen gleiche Bezugszeichen gleiche Elemente über die beigefügten Zeichnungen und die Beschreibung hinweg, und demnach werden Beschreibungen nicht wiederholt werden. In den Zeichnungen können die Größen und relativen Größen von Schichten und Bereichen zur Klarheit überhöht sein.
  • Es wird verstanden werden, dass, obwohl die Begriffe ”erster/erste/erstes”, ”zweiter/zweite/zweites”, ”dritter/dritte/drittes” etc. hierin verwendet werden können, um verschiedene Elemente, Komponenten beziehungsweise Bestandteile, Bereiche, Schichten und/oder Sektionen zu beschreiben, diese Elemente, Komponenten, Bereiche, Schichten und/oder Sektionen durch diese Begriffe nicht beschränkt werden sollten. Die Begriffe werden nur verwendet, um ein Element, eine Komponente, einen Bereich, eine Schicht oder eine Sektion von einem anderen Bereich, einer anderen Schicht oder einer anderen Sektion zu unterscheiden. Demnach könnte ein erstes Element, eine erste Komponente, ein erster Bereich, eine erste Schicht oder eine erste Sektion, welche untenstehend diskutiert sind, als ein zweites Element, eine zweite Komponente, ein zweiter Bereich, eine zweite Schicht oder eine zweite Sektion benannt werden, ohne von den Lehren der Anwendung abzuweichen.
  • Räumlich relative Begriffe wie beispielsweise ”unterhalb”, ”unter”, ”unterer”, ”darunter”, ”über”, ”oberer” und dergleichen können hierin verwendet werden zur Erleichterung der Beschreibung, um eine Beziehung eines Elements oder Merkmals zu einem anderen Element (anderen Elementen) oder Merkmal (Merkmalen) wie in den Figuren veranschaulicht zu beschreiben. Es wird verstanden werden, dass die räumlich relativen Begriffe vorgesehen sind, um unterschiedliche Orientierungen der Vorrichtung in Gebrauch oder im Betrieb zusätzlich zu der Orientierung, welche in den Figuren abgebildet ist, zu umfassen. Beispielsweise wäre, wenn die Vorrichtung in den Figuren umgedreht wird, Elemente, welche als ”unter” oder ”unterhalb” anderen Elementen oder Merkmalen oder ”darunter” beschrieben sind, dann ”über” den anderen Elementen oder Merkmalen orientiert sein. Demnach können die beispielhaften Wortlaute ”unter” und ”darunter” sowohl eine Orientierung von über als auch von unter beziehungsweise von oberhalb als auch von unterhalb umfassen. Die Vorrichtung kann anderweitig orientiert sein (gedreht um 90 Grad oder unter anderen Orientierungen) und die räumlich relativen Deskriptoren, welche hierin verwendet werden, können dementsprechend interpretiert werden. Zusätzlich wird auch verstanden werden, dass wenn auf eine Schicht Bezug genommen wird als ”zwischen” zwei Schichten, es die einzige Schicht zwischen den zwei Schichten sein kann, oder eine oder mehrere zwischenliegende Schichten ebenso gegenwärtig sein können.
  • Die Terminologie, welche hierin verwendet wird, ist lediglich für den Zweck des Beschreiben bestimmter Ausführungsformen und ist nicht vorgesehen, um für die Anwendung beschränkend zu sein. Wenn hierin verwendet, sind die Singularformen ”einer/eine/eines” und ”der/die/das” vorgesehen, um die Pluralformen ebenso zu umfassen, solange der Zusammenhang nicht deutlich Anderweitiges anzeigt. Es wird weiterhin verstanden werden, dass die Begriffe ”weist auf” und/oder ”aufweisend”, wenn sie in dieser Beschreibung verwendet werden, die Gegenwart von genannten Merkmalen, ganzen Zahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifiziert, jedoch die Anwesenheit oder Hinzufügung eines oder mehrerer anderer Merkmale, ganzer Zahlen, Schritte, Operationen, Elemente, Komponenten und/oder Gruppen davon nicht ausschließt. Wenn hierin verwendet weist der Begriff ”und/oder” eine beliebige und alle Kombinationen von einem oder mehreren der aufgelisteten Gegenstände auf. Ebenso ist der Begriff ”beispielhaft” vorgesehen, um sich auf ein Beispiel oder eine Illustration zu beziehen.
  • Es wird verstanden werden, dass wenn auf ein Element oder eine Schicht Bezug genommen wird als ”auf”, ”verbunden mit”, ”gekoppelt mit” oder ”benachbart zu” einem anderen Element oder einer anderen Schicht es direkt auf, verbunden, gekoppelt oder benachbart zu dem anderen Element oder der anderen Schicht sein kann, oder zwischenliegende Elemente oder Schichten gegenwärtig sein können. Im Gegensatz hierzu sind, wenn auf ein Element Bezug genommen wird als ”direkt auf”, direkt verbunden mit”, ”direkt gekoppelt mit” oder ”unmittelbar benachbart zu” einem anderen Element oder einer anderen Schicht keine zwischenliegenden Elemente oder Schichten gegenwärtig sind.
  • Solange nicht anderweitig definiert, haben alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe), welche hierin verwendet werden, dieselbe Bedeutung wie herkömmlich durch einen Fachmann verstanden, zu dessen Fachgebiet diese Anwendung gehört. Es wird weiterhin verstanden werden, dass Begriffe, wie diejenigen, welche in herkömmlich verwendeten Wörterbüchern definiert werden, als eine Bedeutung habend interpretiert werden sollten, welche konsistent mit ihrer Bedeutung in dem Zusammenhang des relevanten Fachgebiets und/oder der vorliegenden Spezifikation ist, und nicht in einem idealisierten oder übermäßig formalen Sinne interpretiert werden werden, solange nicht ausdrücklich hierin so definiert.
  • Ein Speichersystem gemäß einer Ausführungsform der Anwendung kann eine Interleaving-Zugriffsoperation durchführen, wo ein Anwendungsprozessor zwei oder mehrere Speicher (beispielsweise DRAM) und alternierend Zugriffsanschlüsse beziehungsweise Zugriffsports der Speicher verwendet.
  • Ein Speichersystem gemäß einer Ausführungsform der Anwendung kann eine Interleaving-Zugriffsoperation durchführen, wo ein Anwendungsprozessor zwei oder mehr Speicher (beispielsweise DRAM) verwendet und alternierend auf Anschlüsse beziehungsweise Ports der Speicher zugreift. In Ausführungsformen der Anwendung kann die Interleaving-Zugriffsoperation hinsichtlich der zwei oder mehr Speicher (beispielsweise DRAM) ausgeführt werden, eine lineare Zugriffsoperation jedoch kann teilweise hinsichtlich eines bestimmten Bereichs eines Speichers durchgeführt werden. Untenstehend werden eine Interleaving-Zugriffsoperation und eine teilweise lineare Zugriffsoperation des Speichersystems gemäß einer Ausführungsform der Anwendung vollständiger unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
  • 1 ist ein Blockschaltbild, welches schematisch ein Speichersystem gemäß einer Ausführungsform der Anwendung veranschaulicht. Bezug nehmend auf 1 enthält ein Speichersystem 100 einen ersten Speicher 111, einen zweiten Speicher 112 und einen Anwendungsprozessor (AP = Application Processor = Anwendungsprozessor) 120, welcher auf einem Ein-Chip-System (SoC = System an Chip = Ein-Chip-System) implementiert ist.
  • Der Anwendungsprozessor 120 enthält einen Speichercontroller beziehungsweise eine Speichersteuerung 121, um den ersten und den zweiten Speicher 111 und 112 zu steuern, eine Busverbindungseinheit 122, eine zentrale Verarbeitungseinheit (CPU = Central Processing Unit = zentrale Verarbeitungseinheit) 123, einen Multimediaprozessor 124 und einen Modemprozessor 125. Der Speichercontroller 121 greift auf den ersten Speicher 111 über einen ersten Anschluss beziehungsweise Port PORT1 zu und greift auf den zweiten Speicher 112 über einen zweiten Anschluss beziehungsweise Port PORT2 zu. Die CPU 123 steuert einen Gesamtbetrieb des Anwendungsprozessors 120 und steuert Peripherievorrichtungen wie beispielsweise die Speicher 111 und 112.
  • Der Multimediaprozessor 124 kann Multimediavorrichtungen wie beispielsweise eine Kamera und eine Anzeige steuern. Um die Multimediavorrichtungen zu steuern, verwendet der Multimediaprozessor 124 den ersten und den zweiten Speicher 111 und 112, welche mit dem Anwendungsprozessor 120 verbunden sind, in einer Interleaving-Zugriffsweise. Das heißt, der Multimediaprozessor 124 greift alternierend auf den ersten und den zweiten Speicher 111 und 112 über den Speichercontroller 121 zu.
  • Der Modemprozessor 125, welcher auf dem Ein-Chip-System (SoC) implementiert ist, kann ein Prozessor sein, welcher drahtlose Kommunikationen mit einer Basisstation oder einer anderen beliebigen Kommunikationsvorrichtung durchführt. Der Modemprozessor 125 kann auf den ersten Speicher 111 oder den zweiten Speicher 112 in Verbindung mit dem Anwendungsprozessor 120 zugreifen. Wie der Multimediaprozessor 124 kann der Modemprozessor 125 den ersten und den zweiten Speicher 111 und 112 in einer Interleaving-Zugriffsweise verwenden. Das heißt, der Modemprozessor 125 kann alternierend auf den ersten und zweiten Speicher 111 und 112 über den Speichercontroller 121 zugreifen.
  • 2 ist ein Blockschaltbild, welches schematisch eine Interleaving-Zugriffsoperation eines Speichersystems, welches in 1 gezeigt ist, veranschaulicht. Bezug nehmend auf 2 kann ein Speichercontroller 121 eine Speicherzugriffsadresse ADDR empfangen und er führt eine Interleaving-Zugriffsoperation, welche mit dem ersten und dem zweiten Speicher 111 und 112 verknüpft ist, über den ersten und den zweiten Port durch.
  • Der Speichercontroller 121 kann Daten in den ersten Speicher 111 über den ersten Port schreiben oder kann Daten aus dem ersten Speicher 111 über den ersten Port lesen.
  • Zu dieser Zeit kann der erste Speicher 111 mit Leistung und einem Takt für einen Speicherzugriff versorgt werden. Als Nächstes kann der Speichercontroller 121 auf den zweiten Speicher über den zweiten Port zugreifen. Zu dieser Zeit kann der zweite Speicher 112 mit Leistung und einem Takt für einen Speicherzugriff versorgt werden. Wie obenstehend beschrieben ist, kann der Speichercontroller 121 die Interleaving-Zugriffsoperation mit dem ersten und zweiten Speicher 111 und 112 basierend auf der Speicherzugriffsadresse ADDR durchführen.
  • 3 ist eine Tabelle zum beispielhaften Beschreiben eines Interleaving-Zugriffsverfahrens, welches auf einer Adresse eines Speichersystems, welches in 1 gezeigt ist, basiert ist. Bezug nehmend auf 3 kann eine Speicherzugriffsadresse ADDR Chunk-Bits und ein Interleaving-Bit ILB aufweisen.
  • In 3 ist eine Ausführungsform der Anwendung beispielhaft dargestellt, während die Chunk-Bits an einer Seite des am wenigsten signifikanten Bits (LSB = Least Significant Bit = am wenigsten signifikantes Bit) angeordnet sind und das Interleaving-Bit ILB folgend den Chunk-Bits und in einer Richtung des am meisten signifikanten Bits (MSB = Most Significant Bit = am meisten signifikantes Bit) angeordnet ist. Ein Speichercontroller 121 (es sei Bezug genommen auf 2) kann eine Interleaving-Zugriffsoperation durch den Chunk durchführen und kann einen ersten Port oder einen zweiten Port basierend auf dem Interleaving-Bit ILB bestimmen. Wie in 3 veranschaulicht ist, kann der erste Port ausgewählt werden, wenn das Interleaving-Bit ILB ”0” ist und der zweite Port kann ausgewählt werden, wenn das Interleaving-Bit ILB ”1” ist.
  • In beispielhaften Ausführungsformen kann eine Interleaving-Einheit mit der Anzahl von Chunk-Bits variieren. Beispielsweise kann unter der Annahme, das 1-Byte-Daten in Antwort auf eine Adresse gespeichert werden, eine Interleaving-Zugriffsoperation durch eine 4-Byte-Einheit durchgeführt werden, wenn die Anzahl von Chunk-Bits ”2” ist, und kann durch eine 2m-Byte-Einheit durchgeführt werden, wenn die Anzahl von Chunk-Bits ”m” ist.
  • Indes kann die Anzahl von Interleaving-Bits mit der Anzahl von Speichern variieren. Ein Bit kann als ein Interleaving-Bit verwendet werden, wenn die Anzahl von Speichern ”2” ist, wie in 3 veranschaulicht ist, es können jedoch zwei Bits als Interleaving-Bits verwenden, wenn die Anzahl von Speichern ”4” ist. Das heißt, die Anzahl von Speichern kann ein Maximum von 2n sein, wenn n Interleaving-Bits verwendet werden.
  • In einem Speichersystem 100, welches in den 1 bis 3 gezeigt ist, kann ein Modemprozessor 125 eine Interleaving-Zugriffsoperation hinsichtlich sowohl eines ersten Speichers 111 als auch eines zweiten Speichers 112 durchführen. Das heißt, der Modemprozessor 125 kann die Interleaving-Zugriffsoperation hinsichtlich aller Speicher durch ein alternierendes Zugreifen auf den ersten Port und den zweiten Port durchführen, wie in 2 veranschaulicht ist.
  • Das Speichersystem 100 gemäß einer Ausführungsform der Anwendung kann eine teilweise Interleaving-Zugriffsoperation unterstützen. Das heißt, das Speichersystem 100 greift auf den ersten und den zweiten Speicher 111 und 112 in einer Interleaving-Weise zu und kann dann eine lineare Zugriffsoperation hinsichtlich des ersten Speichers 111 oder des zweiten Speichers 112 und umgekehrt durchführen.
  • Das Speichersystem 100 gemäß einer Ausführungsform der Anwendung kann die teilweise Interleaving-Zugriffsoperation in verschiedenen Weisen durchführen. Untenstehend wird ein Verfahren zum Durchführen der teilweisen Interleaving-Zugriffsoperation ohne ein Ändern eines Speichercontrollers vollständiger beschrieben werden.
  • 4 ist ein Blockschaltbild, welches schematisch ein Speichersystem zum Durchführen einer teilweisen Interleaving-Zugriffsoperation gemäß einer Ausführungsform der Anwendung veranschaulicht. Bezug nehmend auf 4 kann ein Speichersystem 200 einen ersten Speicher 211, einen zweiten Speicher 212 und einen Anwendungsprozessor 220, welcher auf einem Ein-Chip-System implementiert ist, enthalten.
  • Der Anwendungsprozessor 220 kann einen Speichercontroller 221, eine Busverbindungseinheit 222, eine zentrale Verarbeitungseinheit 223, einen Multimediaprozessor 224, einen ersten Prozessor 225 und einen linearen Remapper 226 aufweisen. Der Speichercontroller 221 kann auf den ersten Speicher 221 über einen ersten Port beziehungsweise Anschluss PORT1 und den zweiten Speicher 212 über einen zweiten Anschluss beziehungsweise Port PORT2 zugreifen.
  • In dem Speichersystem 200, welches in 4 gezeigt ist, ist der lineare Remapper 226 mit dem ersten Prozessor 225 verbunden, wodurch es möglich gemacht wird, eine lineare Zugriffsoperation hinsichtlich eines bestimmten Bereichs des ersten und des zweiten Speichers 211 und 212 durchzuführen. In beispielhaften Ausführungsformen kann eine teilweise lineare Zugriffsoperation ohne ein Ändern des Speichercontrollers 221 durch ein einfaches Verbinden des linearen Remappers 226 mit dem ersten Prozessor 225 durchgeführt werden. In 4 kann der erste Prozessor 225 ein Modemprozessor sein, welcher in 1 gezeigt ist.
  • 5 ist ein Blockschaltbild, welches schematisch einen linearen Remapper veranschaulicht, welcher in 4 gezeigt ist. Bezug nehmend auf 5 kann ein linearer Remapper 226 einen ersten Selektor beziehungsweise Auswähler (oder Multiplexer) (MUX1) 11, einen zweiten Selektor (oder Multiplexer) (MUX2) 12, einen ersten Remapper 21 und einen zweiten Remapper 22 aufweisen. In beispielhaften Ausführungsformen können der erste Selektor 11 und der erste Remapper 21 bei einem Empfang einer Schreibadresse W_ADDR verwendet werden, und der zweite Selektor 12 und der zweite Remapper 22 können bei einem Empfangen einer Leseadresse R_ADDR verwendet werden.
  • Der lineare Remapper 226 kann ein Auswahlsignal CONFIG von einer zentralen Verarbeitungseinheit 223 (es sei Bezug genommen auf 4) empfangen und kann eine Interleaving-Zugriffsoperation oder eine teilweise lineare Zugriffsoperation auswählen. Beispielsweise kann, wenn das Auswahlsignal CONFIG einen Wert von ”0” hat, eine Adresse W_ADDR oder R_ADDR, welche von dem ersten Prozessor 225 empfangen wird, zu einem Speichercontroller 221 übertragen werden (es sei Bezug genommen auf 4). Wenn das Auswahlsignal CONFIG einen Wert von ”1” hat, kann eine Adresse W_ADDR' oder R_ADDR', welche der erste Remapper 21 oder der zweite Remapper 22 remappt, für den Speichercontroller 221 vorgesehen sein. Untenstehend wird eine Ausführungsform, in der der lineare Remapper 226 eine teilweise lineare Zugriffsoperation auswählt, beschrieben werden.
  • 6 ist ein Konzeptdiagramm, welches eine Betriebsadresse eines linearen Remappers, welcher in 4 gezeigt ist, zeigt. Bezug nehmend auf 6 kann eine Speicherzugriffsadresse in einen Bereich IAA (hierauf wird hierin nachstehend Bezug genommen als ”Interleaving-Zugriffsbereich”), in dem eine Interleaving-Zugriffsoperation durchgeführt wird, und einen Bereich LAA (hierauf wird hierin nachstehend Bezug genommen als ”linearer Zugriffsbereich”), in dem eine lineare Zugriffsoperation durchgeführt wird, unterteilt werden.
  • In 6 kann eine Interleaving-Zugriffsoperation bei den Interleaving-Zugriffsbereichen durchgeführt werden, welche durch Adressen A1 und A2 und A3 und A4 definiert sind, und eine lineare Zugriffsoperation kann bei dem linearen Zugriffsbereich durchgeführt werden, welcher durch Adressen A3 und A4 definiert ist. In beispielhaften Ausführungsformen kann ein linearer Remapper 226 (es sei Bezug genommen auf 4) in einem Adressbereich von A2 bis A3 arbeiten. Die Adresse A2 kann eine LAA-Basisadresse sein, und die Adresse A3 kann (LAA-Basisadresse + LAA-Größe –1) sein. Der lineare Remapper 226 kann die LAA-Basisadresse und die LAA-Größe über ein CONFIG-Signal (es sei Bezug genommen auf 5) als einen Einstellwert empfangen, wodurch es möglich gemacht wird, den linearen Zugriffsbereich LAA zu betreiben.
  • 7 ist ein Diagramm, welches schematisch ein Adress-Remappingverfahren eines linearen Remappers, welcher in den 4 und 5 gezeigt ist, veranschaulicht. In 7 kann eine Adresse Original ADDR eine Adresse W_ADDR oder R_ADDR sein, welche von einem ersten Prozessor 225 empfangen wird (es sei Bezug genommen auf 4), und eine Adresse Remapped ADDR kann eine Adresse W_ADDR' oder R_ADDR' sein, welche ein linearer Remapper 226 remappt.
  • Bezug nehmend auf 7 kann eine Speicherzugriffsadresse ADDR Chunk-Bits und ein Interleaving-Bit ILB enthalten. Die Chunk-Bits können eine Einheit bilden, in der eine Interleaving-Zugriffsoperation durchgeführt wird, und das Interleaving-Bit ILB kann ein Bit sein zum Bestimmen eines ersten Ports oder eines zweiten Ports. Ein LAA-Bit und ein IAA-Bit können Adressbereiche bezeichnen, in denen jeweils eine lineare Zugriffsoperation und eine Interleaving-Zugriffsoperation durchgeführt werden.
  • Der lineare Remapper 226 kann eine Remappingoperation durchführen beispielsweise unter Verwendung von ”LAA Größe MSB”. Unter der Annahme, dass die LAA-Größe 64 MB ist, schiebt ein Bit, welches log2LAA-Größe) entspricht, das heißt ein 26. Bit (= log2226) in ein Interleaving-Bit und die verbleibenden Bits schieben in eine MSB-Richtung.
  • Der oben beschriebene Vorgang kann ein Interleaving-Bit, welches einem linearen Zugriffsbereich entspricht, in die Lage versetzen, denselben Wert (0 oder 1) zu haben; demnach kann eine lineare Zugriffsoperation durchgeführt werden. Eine Ausführungsform der Anwendung ist beispielhaft dargestellt während der lineare Remapper 226, welcher ”LAA Größe MSB” beziehungsweise „LAA size MSB” verwendet. Der Umfang und der Gedanke der Anwendung kann jedoch nicht darauf beschränkt werden. Beispielsweise kann eine Remappingoperation über ein beliebiges anderes Verfahren durchgeführt werden.
  • 8 ist ein Blockschaltbild, welches schematisch eine teilweise lineare Zugriffsoperation eines Speichersystems, welches in 4 gezeigt ist, veranschaulicht. Bezug nehmend auf 8 kann ein Speichercontroller 221 eine remappte Adresse Remapped ADDR empfangen und kann eine teilweise lineare Zugriffsoperation an ersten und zweiten Speichern 211 und 212 über erste und zweite Ports durchführen.
  • In einem Interleaving-Zugriffsbereich IAA kann der Speichercontroller 221 zuerst eine Interleaving-Zugriffsoperation hinsichtlich des ersten und des zweiten Speichers 211 und 212 durch ein alternierendes Zugreifen auf den ersten und den zweiten Port durchführen. Als Nächstes kann in einem linearen Zugriffsbereich LAA der Speichercontroller 221 eine lineare Zugriffsoperation hinsichtlich des ersten Speichers 211 über den ersten Port durchführen. Nachdem die lineare Zugriffsoperation, welche dem ersten Speicher 211 zugeordnet ist, vollendet ist, kann der Speichercontroller 221 die lineare Zugriffsoperation hinsichtlich des zweiten Speichers 212 über den zweiten Port durchführen. Dann kann der Speichercontroller 221 in einem Interleaving-Zugriffsbereich IAA die Interleaving-Zugriffsoperation hinsichtlich des ersten und des zweiten Speichers 211 und 212 durch ein alternierendes Zugreifen auf den ersten und den zweiten Port durchführen.
  • 9 ist ein Flussdiagramm zum Beschreiben einer teilweisen linearen Zugriffsoperation eines Speichersystems, welches in 4 gezeigt ist. Untenstehend wird eine teilweise lineare Zugriffsoperation eines Speichersystems vollständiger unter Bezugnahme auf die 4 bis 9 beschrieben werden.
  • In Schritt S110 wird eine Speicherzugriffsadresse ADDR empfangen. Ein linearer Remapper 226 (es sei Bezug genommen auf 4) kann eine Basisadresse und die Größe eines linearen Zugriffsbereichs LAA haben. Der lineare Remapper 226 kann bestimmen, ob die Eingangsspeicherzugriffsadresse ADDR zu einem Interleaving-Zugriffsbereich IAA oder zu einem linearen Zugriffsbereich LAA gehört, basierend auf der LAA-Basisadresses und der LAA-Größe.
  • In Schritt S 120 kann der lineare Remapper 226 bestimmen, ob ein Wert der Speicherzugriffsadresse ADDR größer als oder gleich einem Wert der LAA-Basisadresse ist. Wenn ein Wert der Speicherzugriffsadresse ADDR kleiner ist als ein Wert der LAA-Basisadresse, kann in Schritt S 155 eine Interleaving-Zugriffsoperation durchgeführt werden. Wenn ein Wert der Speicherzugriffsadresse ADDR größer als oder gleich einem Wert der LAA-Basisadresse ist, kann das Verfahren zu Schritt S 130 voranschreiten.
  • In Schritt S 130 kann der lineare Remapper 226 bestimmen, ob ein Wert der Speicherzugriffsadresse ADDR kleiner ist als ein Wert von (LAA-Basisadresse + LAA-Größe). Wenn ein Wert der Speicherzugriffsadresse ADDR nicht kleiner ist als ein Wert von (LAA-Basisadresse + LAA-Größe) kann in Schritt S 155 die Interleaving-Zugriffsoperation durchgeführt werden. Wenn ein Wert der Speicherzugriffsadresse ADDR kleiner ist als ein Wert von (LAA-Basisadresse + LAA-Größe), kann das Verfahren zu Schritt S 140 voranschreiten.
  • In Schritt S 140 kann der lineare Remapper 226 ein lineares Adressremapping durchführen. Das lineare Adressremapping kann durch ein Verschieben von ”LAA Größe MSB” in ein Interleaving-Bit und verbleibenden oberen Bits in einer MSB-Richtung, wie in 7 veranschaulicht, begleitet werden.
  • In Schritt S 150 kann ein Speichercontroller 221 (es sei Bezug genommen auf 7) eine remappte Adresse Remapped ADDR empfangen und kann eine lineare Zugriffsoperation innerhalb eines ersten Speichers 211 oder eines zweiten Speichers 212 in einem linearen Zugriffsbereich LAA durchführen.
  • In den Schritten S 120 und S 130 kann ein Speichersystem 200 gemäß einer Ausführungsform der Anwendung bestimmen, ob eine Speicherzugriffsadresse ADDR zu einem linearen Zugriffsbereich LAA gehört. Wie in 6 veranschaulicht ist, kann die Interleaving-Zugriffsoperation durchgeführt werden, wenn die Speicherzugriffsadresse ADDR zu einem Interleaving-Zugriffsbereich IAA gehört, welcher von A1 bis A2 oder von A3 bis A4 reicht. Die lineare Zugriffsoperation kann durchgeführt werden, wenn die Speicherzugriffsadresse ADDR zu einem linearen Zugriffsbereich LAA gehört, welcher von A2 bis A3 reicht.
  • Indes kann ein Speichersystem gemäß einer Ausführungsform der Anwendung auf den Fall angewandt werden, in dem zwei oder mehrere lineare Zugriffsbereiche LAA existieren.
  • 10 ist ein Konzeptdiagramm, welches eine Ausführungsform zeigt, in der zwei oder mehr lineare Zugriffsbereiche LAA existieren.
  • In 10 kann eine Interleaving-Zugriffsoperation bei Bereichen durchgeführt werden, welche von B1 bis B2, von B3 bis B4 und B5 bis B6 reichen, und eine lineare Zugriffsoperation kann durchgeführt werden bei Bereichen, welche von B2 bis B3 und von B4 bis B5 reichen. Bereiche, in denen ein linearer Remapper 226 (es sei Bezug genommen auf 4) arbeiten kann, reichen von B2 bis B3 und von B4 bis B5 wie in 10 veranschaulicht ist. In 10 kann jede der Adressen B2 und B4 eine LAA-Basisadresse sein, und jede von Adressen B3 und B5 kann (LAA-Basisadresse + LAA-Größe – 1) sein. Der lineare Remapper 226 kann die LAA-Basisadresse und LAA-Größe als einen Einstellwert empfangen, wodurch es möglich gemacht wird, bei einem linearen Zugriffsbereich LAA zu arbeiten.
  • Zurückkehrend zu 4 ist, indem der lineare Remapper 226 mit einem ersten Prozessor 225 verbunden ist, er so mit einer zentralen Verarbeitungseinheit 223 oder einem Multimediaprozessor 224 verbunden. Ebenso kann der lineare Remapper 226 verbunden sein, um Prozessoren wie beispielsweise den ersten Prozessor 225, die zentrale Verarbeitungseinheit 223 und den Multimediaprozessor 224 gemeinsam zu verwenden beziehungsweise zu teilen.
  • 11 ist ein Diagramm zum Beschreiben, wie ein CONFIG-Signal zum Steuern eines Remapping-Signals über die Einstellungen eines Spezialfunktionsregisters (SFR) zu erzeugen ist. In 11 kann ”LAA1 Start” eine Startadresse von einem ersten Bereich, welcher einen linearen Zugriff benötigt, anzeigen, und ”LAA1 Size” kann die Größe des linearen Zugriffsbereichs LAA1 anzeigen. ”LAA2 Start” kann eine Startadresse eines zweiten Bereichs anzeigen, welcher einen linearen Zugriff benötigt, und ”LAA2 Size” kann die Größe eines linearen Zugriffsbereichs LAA2 anzeigen. Ein Spezialfunktionsregister (SFR) kann durch eine zentrale Verarbeitungseinheit eingestellt werden. Ein Signal CONFIG kann durch ein Vergleichen eines Werts des Spezialfunktionsregisters mit einem Wert einer Speicherzugriffsadresse erzeugt werden. Beispielsweise kann das Signal CONFIG aktiviert werden, wenn die Speicherzugriffsadresse zu LAA1 oder LAA2 gehört, wodurch es möglich gemacht wird, eine Remappingadresse auszuwählen.
  • Ein Speichersystem gemäß einer Ausführungsform der Anwendung kann angewandt werden, wenn ein Modemchip außerhalb eines Ein-Chip-Systems (SoC) platziert ist. Bei dieser Gelegenheit können der Modemchip und das Ein-Chip-System über eine Chip-zu-Chip(C2C)-Schnittstelle verbunden sein.
  • 12 ist ein Blockschaltbild, welches schematisch ein Speichersystem veranschaulicht, in dem ein Modemchip außerhalb eines Ein-Chip-Systems angeordnet ist. Bezug nehmend auf 12 kann ein Speichersystem 300 einen ersten Speicher 311, einen zweiten Speicher 312, einen Anwendungsprozessor 320, welcher auf einem Ein-Chip-System (SoC) implementiert ist, und einen Modemchip 330 enthalten.
  • Der Anwendungsprozessor 320 kann einen Speichercontroller 321, eine Busverbindungseinheit 322, eine zentrale Verarbeitungseinheit 323, einen Multimediaprozessor 324 und einen linearen Remapper 326 enthalten. Der Speichercontroller 321 greift auf den ersten Speicher 311 über einen ersten Anschluss beziehungsweise Port PORT1 zu und auf den zweiten Speicher 312 über einen zweiten Port PORT2.
  • In dem Speichersystem 300, welches in 12 gezeigt ist, ist der lineare Remapper 326 mit dem Modemchip 330 verbunden, wodurch es möglich gemacht wird, eine lineare Zugriffsoperation bei einem bestimmten Bereich des ersten und des zweiten Speichers 311 und 312 durchzuführen. Da der lineare Remapper 326 einfach hinzugefügt ist, ist es möglich, eine teilweise lineare Zugriffsoperation ohne ein Ändern des Speichercontrollers 321 durchzuführen. In anderen beispielhaften Ausführungsformen kann der lineare Remapper 326 zwischen der Busverbindungseinheit 322 und dem Speichercontroller 321 platziert sein.
  • Wie obenstehend beschrieben ist, kann ein Speichersystem gemäß einer Ausführungsform der Anwendung eine lineare Zugriffsoperation oder eine teilweise lineare Zugriffsoperation hinsichtlich zwei oder mehr Speichern durchführen. Eine Bandbreitenbalance beziehungsweise ein Bandbreitengleichgewicht zwischen zwei oder mehr Speichern kann durch die Interleaving-Zugriffsoperation angepasst werden, wodurch eine effektive Verwendung möglich gemacht wird.
  • Indes kann in Ausführungsformen der Anwendung eine lineare Zugriffsoperation durchgeführt werden, wenn ein Modell verwendet wird beispielsweise wenn es nicht notwendig ist, eine Interleaving-Zugriffsoperation hinsichtlich zweier Speicher durchzuführen. Insbesondere kann ein Speicherzugriffsschema gemäß einer Ausführungsform der Anwendung effizient in einem mobilen System verwendet werden, welches weniger Leistungsverbrauch benötigt. In beispielhaften Ausführungsformen kann, indem eine teilweise lineare Zugriffsoperation in einem Speichersystem durchgeführt wird, welches die Interleaving-Zugriffsoperation verwendet, ein Speicher verwendet werden, oder die Speicherbandbreite kann absichtlich auf einen Speicher fokussiert werden.
  • Mit der obigen Beschreibung kann ein Taktgating beziehungsweise eine Taktausblendung oder ein Leistungsgating beziehungsweise eine Leistungsausblendung eines beliebigen anderen Speichers, welcher in einem Leerlaufzustand verbleibt, möglich sein, oder ein Einstellen des Speichers, welcher in dem Leerlaufzustand verbleibt, auf einen Selbstauffrischungsmodus kann möglich sein. Demnach kann der Leistungsverbrauch verringert werden. Wenn eine Interleaving-Zugriffsoperation hinsichtlich aller Speicher durchgeführt wird, kann der Leistungsverbrauch zunehmen, da die Leistung und der Takt fortfahren, allen Speichern zur Verfügung gestellt zu werden.
  • In Ausführungsformen der Anwendung kann ein Leistungsverbrauch eines Speichersystems, welches die Interleaving-Zugriffsoperation verwendet, verringert werden durch ein Hinzufügen eines linearen Remappers vor einem bestimmten Prozessor (beispielsweise Modem) und ein Durchführen einer teilweisen linearen Zugriffsoperation.
  • 13 ist ein Diagramm zum Ausdrücken einer linearen Zugriffsoperation eines Speichersystems, welches zwei oder mehr Speicher aufweist, unter Verwendung von Gleichungen.
  • In 13 kann ”an” eine Startadresse des n-ten Chunk anzeigen, ”IVsize” kann eine Chunk-Größe anzeigen, und ”IVport” kann die Anzahl von Speicherports anzeigen. Eine Speicherzugriffsadresse ”a” kann in eine n-te Basisadresse ”an” und eine Offsetadresse ”aoff” bei einem linearen Bereich unterteilt sein und kann durch die folgende Gleichung 1 ausgedrückt werden. a = an + aoff (1)
  • Hier gilt, da die Chunk-Größe ”IVsize” ist, 0 ≤ aoff ≺ IVsize. In Gleichung 1 kann ”an” einen Wert eines Adressbereichs anzeigen, welcher von einer Basisadresse a0 eines ersten Chunk sooft wie die Anzahl von Chunks zunimmt und kann ausgedrückt werden durch die folgende Gleichung 2. an = a0 + IVsiz × n (2)
  • Hier gilt n = (an – a0)/IVsize.
  • Zu dieser Zeit kann ein Chunk in dem Licht von Interleaving ausgewählt werden. Wenn ein Speicherchunk eines r-ten Port eines oder mehrerer Speicherports ausgewählt ist und ein k-ter Speicherchunk von dem untersten bei jedem Speicherport ausgewählt ist, kann ”an” durch die folgenden Gleichungen (3) und (4) auf Basis eines r-Werts zum Auswählen einer Zeile und eines k-Werts zum Auswählen einer Spalte ausgedrückt werden.
  • Figure DE102015115583A1_0002
  • Hier kann ”r” größer als oder gleich ”0” sein und kann kleiner als ”IVport” sein. an = IVport × an – (IVport – 1) × a0 + IVsize × r (4)
  • Demnach kann, wie unter Bezugnahme auf die 7 und 8 beschrieben ist, ein Chunk-Bit, welches unter Bezugnahme auf 7 beschrieben ist, ”aoff” entsprechen, und ein Interleaving-Bit ILB einer Originaladresse kann einem r-Wert zum Auswählen eines Speicherports (es sei Bezug genommen auf Gleichung (3)) entsprechen, und jedes eines IAA-Bits und eines LAA-Bits kann einem k-Wert entsprechen. Eine Adresse zum Zugreifen auf jeden Speicherport kann erzeugt werden unter Verwendung eines Bits der Originaladresse. Wie unter Bezugnahme auf 7 beschrieben ist, kann eine teilweise lineare Zugriffsoperation möglich sein durch ein Manipulieren (beispielsweise Verschieben) des LAA-Bits und des ILB-Bits.
  • 14 ist ein Blockschaltbild, welches schematisch ein Speichersystem zum Durchführen einer asymmetrischen linearen Zugriffsoperation gemäß einer anderen Ausführungsform der Anwendung veranschaulicht. Bezug nehmend auf 14 kann ein Speichersystem 1000 einen ersten bis vierten Speicher 1110 bis 1140 und einen Anwendungsprozessor 1200, welcher auf einem Ein-Chip-System implementiert ist, aufweisen.
  • Der Anwendungsprozessor 1200 kann einen Speichercontroller 1210, eine Busverbindungseinheit 1220, einen ersten und einen zweiten linearen Remapper 1231 und 1232 und einen ersten und zweiten Prozessor 1251 und 1252 aufweisen. Der Speichercontroller 1210 kann auf den ersten bis vierten Speicher 1110 bis 1140 über erste bis vierte Ports zugreifen.
  • In dem Speichersystem 1000, welches in 14 gezeigt ist, können der erste und der zweite lineare Remapper 1231 und 1232 jeweils mit dem ersten und zweiten Prozessor 1251 und 1252 verbunden sein, wodurch es möglich gemacht wird, eine lineare Zugriffsoperation bei einem spezifischen Adressbereich des ersten bis vierten Speichers 1110 bis 1140 durchzuführen.
  • In dem Speichersystem 1000 können der erste und der zweite Prozessor 1251 und 1252 jeweils mit einem ersten und zweiten Zugriffsfenster 1241 und 1242 verbunden sein, wodurch es für einen bestimmten Prozessor möglich gemacht wird, eine lineare Zugriffsoperation auf beziehungsweise bei einem bestimmten Speicher des ersten bis vierten Speichers 1110 bis 1140 durchzuführen. Beispielsweise kann eine lineare Zugriffsoperation des ersten Prozessors 1251 nur bei einem linearen Zugriffsbereich LAA durchgeführt werden, und eine lineare Zugriffsoperation des zweiten Prozessors 1252 kann bei einem linearen Zugriffsbereich des zweiten bis vierten Speichers 1120 bis 1140 durchgeführt werden.
  • Da ein linearer Remapper und ein Zugriffsfenster jedem Prozessor zugeordnet sind, kann das Speichersystem 1000, welches in 14 gezeigt ist, eine asymmetrische lineare Zugriffsoperation durchführen. Das heißt, dass in Ausführungsformen der Anwendung ein Bereich, in dem eine lineare Zugriffsoperation durchgeführt wird, unabhängig für jeden Prozessor eingestellt sein kann, wodurch es möglich gemacht wird, die asymmetrische lineare Zugriffsoperation durchzuführen.
  • 15 ist ein Blockschaltbild, welches schematisch einen linearen Remapper und ein Zugriffsfenster, welche in 14 gezeigt sind, veranschaulicht. Bezug nehmend auf 15 kann ein erstes Zugriffsfenster 1241 ein erstes CONFIG-Signal von einem Spezialfunktionsregister (SFR) empfangen (es sei Bezug genommen auf 11). Das erste Zugriffsfenster 1241 kann einen unabhängigen Zugriffsbereich einstellen, auf welchen nur ein erster Prozessor 1251 (es sei Bezug genommen auf 14) zugreift, oder kann den ersten Prozessor 1251 von einem Zugreifen auf einen bestimmten Zugriffsbereich abhalten. Hier ist es möglich, das erste CONFIG-Signal über einen ROM oder eine CPU vorzusehen.
  • Das erste Zugriffsfenster 1241 kann einen bestimmten Adressbereich von einem oder mehreren Speichern des ersten bis vierten Speichers 1110 bis 1114 auf einen unabhängigen Zugriffsbereich einstellen. Beispielsweise kann das erste Zugriffsfenster 1241 einen bestimmten Adressbereich des ersten Speichers 1110 auf einen unabhängigen Zugriffsbereich einstellen. Das erste CONFIG-Signal kann eine Start- und eine Endadresse des unabhängigen Zugriffsbereichs aufweisen. In diesem Szenario ist es für den zweiten Prozessor 1252 nicht erlaubt, auf den unabhängigen Zugriffsbereich des ersten Speichers 1110 zuzugreifen.
  • Ähnlich kann ein zweites Fenster 1242 (es sei Bezug genommen auf 14) einen bestimmten Adressbereich eines oder mehrerer Speicher des zweiten bis vierten Speichers 1120 bis 1140 auf einen unabhängigen Zugriffsbereich einstellen. In diesem Szenario ist es für den ersten Prozessor 1251 nicht erlaubt, auf den unabhängigen Zugriffsbereich, welcher demnach eingestellt wird, zuzugreifen.
  • Ein erster linearer Remapper 1231 kann eine interne Konfiguration und ein Betriebsprinzip haben, welche unter Bezugnahme auf 5 beschrieben sind. Das heißt, dass der erste lineare Remapper 1231 eine Interleaving-Zugriffsoperation oder eine lineare Zugriffsoperation basierend auf einem zweiten CONFIG-Signal von dem Spezialfunktionsregister auswählen kann. Der erste lineare Remapper 1231 kann einen Speichercontroller 1210 mit einer remappten Adresse W_ADDR3 oder R_ADDR3 eines internen Remappers 21 oder 22 (es sei Bezug genommen auf 5) vorsehen, basierend auf dem zweiten CONFIG-Signal.
  • Die 16 und 17 sind Flussdiagramme zum Beschreiben eines Betriebs eines Zugriffsfensters, welches in 15 gezeigt ist. 16 ist ein Flussdiagramm, welches eine Schreioperation zeigt, und 17 ist ein Flussdiagramm, welches eine Leseoperation zeigt.
  • Bezug nehmend auf 16 kann in Schritt S 210 bestimmt werden, ob eine Eingabeschreibadresse W_ADDR1 gültig ist. Als eine Konsequenz des Bestimmens, dass die Schreibadresse W_ADDR1 ungültig ist, schreitet das Verfahren zu Schritt S 210 voran. Als eine Konsequenz des Bestimmens, dass die Schreibadresse W_ADDR1 gültig ist, schreitet das Verfahren zu Schritt S 220 voran. In Schritt S 220 kann bestimmt werden, ob die Schreibadresse W_ADDR1 zu einem Bereich eines bestimmten Zugriffsbereiches gehört, welcher von einem Spezialfunktionsregister SFR vorgesehen ist. Das heißt, es kann bestimmt werden, ob die Schreibadresse W_ADDR1 zwischen einer Startadresse Start_ADDR und einer Endadresse End_ADDR des bestimmten Zugriffsbereichs existiert. Hier kann der bestimmte Zugriffsbereich einen Bereich bedeuten, auf welchen nur ein erster Prozessor 1251 (es sei Bezug genommen auf 14) zugreift.
  • Wenn die Schreibadresse W_ADDR1 zu einem Bereich beziehungsweise Gebiet des bestimmten Zugriffsbereichs gehört, kann in Schritt S 230 ein erstes Zugriffsfenster 1241 W_ADDR2 für einen linearen Remapper 1231 vorsehen. Wenn die Schreibadresse W_ADDR1 nicht zu einem Gebiet beziehungsweise Bereich des bestimmten Adressbereichs gehört, kann in Schritt S 240 eine Decodierfehlerantwort ausgegeben werden.
  • Bezug nehmend auf 17 kann in Schritt S 310 bestimmt werden, ob eine Eingabeleseadresse R_ADDR1 gültig ist. Als eine Konsequenz des Bestimmens, dass die Leseadresse R_ADDR1 gültig ist, schreitet das Verfahren zu Schritt S 320 voran. In Schritt S 320 kann bestimmt werden, ob die Leseadresse R_ADDR1 zwischen einer Startadresse Start_ADDR und einer Endadresse End_ADDR eines bestimmten Zugriffsbereichs existiert. Wenn die Leseadresse R_ADDR1 zu einem Gebiet beziehungsweise Bereich des bestimmten Zugriffsbereiches gehört, kann in Schritt S 330 das erste Zugriffsfenster 1241 R_ADDR2 für den linearen Remapper 1231 vorsehen. Wenn die Leseadresse R_ADDR1 nicht zu einem Gebiet beziehungsweise Bereich des bestimmten Zugriffsbereichs gehört, kann in Schritt S 340 eine Decodierfehlerantwort ausgegeben werden.
  • 18 ist ein Blockschaltbild, welches schematisch ein Speichersystem zum Durchführen einer asymmetrischen linearen Zugriffsoperation gemäß noch einer anderen Ausführungsform der Anwendung veranschaulicht. Bezug nehmend auf 18 kann ein Speichersystem 2000 einen ersten bis vierten DRAM 2110 bis 2140 und einen Anwendungsprozessor 2200, welcher auf einem Ein-Chip-System implementiert ist, enthalten.
  • Der Anwendungsprozessor 2200 kann einen DRAM-Controller 2210, einen ersten und zweiten Remapper 2231 und 2232, ein erstes und zweites Zugriffsfenster 2241 und 2242, einen Modemprozessor 2251 und einen Multimediaprozessor 2252 aufweisen. Der DRAM-Controller 2210 kann auf den ersten bis vierten DRAM 2110 bis 2140 über einen ersten bis vierten Port PORT1 bis PORT4 zugreifen.
  • Der erste DRAM 2110 kann eine Mehrzahl von Adressbereichen 1-01 bis 1-26 haben. Der erste bis neunte Adressbereich 1-01 bis 1-09 und der 18. bis 26. Adressbereich 1-18 bis 1-26 können einen Interleaving-Zugriffsbereich IAA konstituieren, und der 10. bis 17. Adressbereich 1-10 bis 1-17 können einen linearen Zugriffsbereich LAA konstituieren. Ähnlich kann jeder des zweiten bis vierten DRAMs 2120 und 2140 einen Interleaving-Zugriffsbereich IAA und einen linearen Zugriffsbereich LAA haben.
  • Wie in 18 gezeigt ist, können der 10. bis 17. Adressbereich jedes des ersten bis vierten DRAM 2110 bis 2140 auf einen linearen Zugriffsbereich LAA (durch grau markiert) eingestellt sein. Das erste Zugriffsfenster 2241 und der erste lineare Remapper 2231 sind mit dem Modemprozessor 2251 verbunden, wodurch es möglich gemacht wird, eine lineare Zugriffsoperation bei einem bestimmten Adressbereich (beispielsweise 1-10 bis 1-17) des ersten bis vierten DRAM 2110 bis 2140 durchzuführen. Ein linearer Zugriffsbereich LAA des ersten DRAM 2110 kann ein Bereich sein, auf welchen nur der Modemprozessor 2251 zugreift.
  • Beispielsweise kann unter der Annahme, dass ein Modemcode bei dem linearen Zugriffsbereich LAA des ersten DRAM 2110 über eine teilweise lineare Zugriffsoperation gespeichert ist, der Multimediaprozessor 2252 auf den linearen Zugriffsbereich LAA des ersten DRAM 2110 nicht zugreifen, und der Modemprozessor 2251 kann nur auf den linearen Zugriffsbereich LAA des ersten DRAM 2110 zugreifen. Ähnlich kann der Modemprozessor 2251 von einer Verwendung linearer Zugriffsbereiche LAA des zweiten bis vierten DRAM 2120 bis 2140 ausgeschlossen sein.
  • In dem Speichersystem 2000 gemäß einer Ausführungsform der Anwendung können das zweite Zugriffsfenster 2242 und der zweite lineare Remapper 2232 mit dem Multimediaprozessor 2252 verbunden sein, wodurch es möglich gemacht wird, lineare Zugriffsbereiche LAA des zweiten bis vierten DRAM 2120 bis 2140 zu verwenden. Das heißt, dass das Speichersystem 2000 eine teilweise lineare Zugriffsoperation hinsichtlich der linearen Zugriffsbereiche LAA des zweiten bis vierten DRAM 2120 bis 2140 durchführen kann. Die linearen Zugriffsbereiche LAA des zweiten bis vierten DRAM 2120 bis 2140 können auf einen Bereich eingestellt sein, auf welchen nur der Multimediaprozessor 2252 zugreift.
  • Der Multimediaprozessor 2252 kann ermöglichen, dass die teilweise lineare Zugriffsoperation bei den linearen Zugriffsbereichen LAA des zweiten bis vierten DRAM 2120 bis 2140 durchgeführt wird, unter Verwendung des zweiten Zugriffsfensters 2242 und des zweiten linearen Remappers 2232. Zuerst kann die lineare Zugriffsoperation hinsichtlich des 10. bis 17. Adressbereichs 2-10 bis 2-17 des zweiten DRAM 2120 durchgeführt werden. Als Nächstes kann die lineare Zugriffsoperation hinsichtlich des 10. bis 17. Adressbereichs 3-10 bis 3-17 des dritten DRAM 2130 durchgeführt werden. Letztendlich kann die lineare Zugriffsoperation hinsichtlich des 10. bis 17. Adressbereichs 4-10 bis 4-17 des vierten DRAM 2140 durchgeführt werden.
  • Die 19 und 20 sind Blockschaltbilder, welche schematisch einen Adressbereich eines Speichersystems, welches in 18 gezeigt ist, veranschaulichen. 19 zeigt den Fall, dass eine Interleaving-Zugriffsoperation ohne eine lineare Zugriffsoperation durchgeführt wird. 20 zeigt den Fall, dass eine teilweise lineare Zugriffsoperation durchgeführt wird.
  • Bezug nehmend auf 19 kann eine Interleaving-Zugriffsoperation über einen ersten bis vierten DRAM 2110 bis 2140 durchgeführt werden. Auf erste Adressbereiche 1-01 bis 4-01 des ersten bis vierten DRAM 2110 bis 2140 kann zuerst zugegriffen werden, auf zweite Adressbereiche 1-02 bis 4-02 des ersten bis vierten DRAM 2110 bis 2140 kann als Nächstes zugegriffen werden und auf 26. Adressbereiche 1-26 bis 4-26 des ersten bis vierten DRAM 2110 bis 2140 kann letztendlich zugegriffen werden.
  • Bezug nehmend auf 20 können erste bis neunte Adressbereiche jedes des ersten bis vierten DRAM 2110 bis 2140 einen Interleaving-Zugriffsbereich IAA konstituieren, 10. bis 17. Adressbereiche davon können einen linearen Zugriffsbereich LAA konstituieren, und 18. bis 26. Adressbereiche davon können einen Interleaving-Zugriffsbereich IAA konstituieren. Der lineare Zugriffsbereich LAA kann durch einen ersten und einen zweiten linearen Remapper 2231 und 2232, welche in 18 gezeigt sind, eingestellt beziehungsweise gesetzt werden.
  • Indes kann auf den linearen Zugriffsbereich LAA des ersten DRAM 2110 nur durch einen Modemprozessor 2251 zugegriffen werden, und auf die linearen Zugriffsbereiche LAA des zweiten bis vierten DRAM 2120 bis 2140 kann nur durch einen Multimediaprozessor 2252 zugegriffen werden. Ein unabhängiger Zugriffsbereich eines bestimmten Prozessors kann durch ein erstes und ein zweites Zugriffsfenster 2241 und 2242, welche in 18 gezeigt sind, eingestellt werden.
  • Bezug nehmend auf 20 kann eine Interleaving-Zugriffsoperation über erste bis neunte Adressbereiche des ersten bis vierten DRAM 2110 bis 2140 durchgeführt werden. Als Nächstes kann eine teilweise lineare Zugriffsoperation hinsichtlich des 10. bis 17. Adressbereichs 1-10 bis 1-17 des ersten DRAM 2110 durchgeführt werden, auf welche nur durch den Modemprozessor 2251 zugegriffen wird, und welche durch den ersten linearen Remapper 2231 und das erste Zugriffsfenster eingestellt sind.
  • Danach kann die teilweise lineare Zugriffsoperation hinsichtlich 10. bis 17. Adressbereiche 2-10 bis 2-17, 3-10 bis 3-17 und 4-10 bis 4-17 des zweiten bis vierten DRAM 2110 bis 2140 durchgeführt werden, auf welche nur durch den Multimediaprozessor 2252 zugegriffen wird, und welche durch den zweiten linearen Remapper 2232 und das zweite Zugriffsfenster 2242 eingestellt sind. Letztendlich kann die Interleaving-Zugriffsoperation hinsichtlich 18. bis 26. Adressbereiche jedes des ersten bis vierten DRAM 2110 bis 2140 durchgeführt werden.
  • 21 ist ein Speicherabbild, welches eine Zugriffsweise zeigt, welche in den 19 und 20 gezeigt ist. Ein linkes Speicherabbild, welches in 21 gezeigt ist, zeigt den Fall, dass nur eine Interleaving-Zugriffsoperation, welche in 19 gezeigt ist, durchgeführt wird, und ein rechtes Speicherabbild, welches in 21 gezeigt ist, zeigt den Fall, dass eine asymmetrische lineare Zugriffsoperation, welche in 20 gezeigt ist, durchgeführt wird. Bezug nehmend auf 21 kann ein Interleaving-Zugriffsbereich IAA dasselbe Speicherabbild haben. Ein Speicherabbild des linearen Zugriffsbereichs LAA, welches an einer rechten Seite angeordnet ist, kann unterschiedlich von demjenigen des Interleaving-Zugriffsbereichs IAA sein, welches an einer linken Seite angeordnet ist, und dem linearen Zugriffsbereich LAA entspricht, welcher an einer rechten Seite angeordnet ist.
  • 22 ist ein Speicherabbild, welches eine Zugriffweise eines Speichersystems zeigt, welches in 18 gezeigt ist. Bezug nehmend auf 22 können erste bis neunte Adressbereiche 1-01 bis 4-09 einen Interleaving-Zugriffsbereich IAA konstituieren, 10. bis 17. Adressbereiche 1-10 bis 4-17 können einen linearen Zugriffsbereich LAA konstituieren, und 18. bis 26. Adressbereiche 1-10 bis 4-26 können einen Interleaving-Zugriffsbereich IAA konstituieren.
  • Erste bis sechste Adressbereiche 1-01 bis 4-06 des Interleaving-Zugriffsbereichs IAA können einen Zugriffsbereich konstituieren, auf welchen nur ein Modemprozessor 2251 (es sei Bezug genommen auf 18) zugreift. Siebte bis neunte Adressbereiche 1-07 bis 4-09 können auf einen gemeinsam verwendeten Zugriffsbereich des Modemprozessors 2251 und eines Multimediaprozessors 2252 (es sei Bezug genommen auf 18) eingestellt sein.
  • Ein linearer Zugriffsbereich LAA eines ersten DRAM 2110 (es sei Bezug genommen auf 18) kann aus Adressbereichen 1-10, 1-11, 1-12...1-17 gebildet sein, auf welche nur ein Modemprozessor zugreift. Lineare Zugriffsbereiche LAA von zweiten bis vierten DRAMs 2110 bis 2140 können aus Adressbereichen 2-10, 2-11, 2-12...4-16, 4-17 gebildet sein, auf welche nur der Multimediaprozessor 2252 zugreift. 18. bis 26. Adressbereiche 1-18 bis 4-26 des Interleaving-Zugriffsbereichs IAA können auf einen Zugriffsbereich eingestellt sein, auf welchen der Multimediaprozessor 2252 zugreift.
  • Zurückkehrend zu 18 kann ein Speichersystem 2000 gemäß einer Ausführungsform der Anwendung effizient ohne eine Verschwendung einen Speicherbereich verwenden, auf welchen eine lineare Zugriffsoperation angewandt wird, durch ein Verbinden eines linearen Remappers und eines Zugriffsfensters mit jedem Prozessor.
  • Ebenso kann das Speichersystem 2000 gemäß einer Ausführungsform der Anwendung eine asymmetrische lineare Zugriffsoperation durchführen. Das heißt, ein linearer Zugriffsbereich des ersten DRAM 2110 kann asymmetrisch sein zu demjenigen jedes des zweiten bis vierten DRAM 2120 bis 2140, wodurch es möglich gemacht wird, die lineare Zugriffsoperation asymmetrisch durchzuführen.
  • 23 ist ein Blockschaltbild, welches schematisch ein Speichersystem veranschaulicht, um eine asymmetrische lineare Zugriffsoperation gemäß einer weiteren Ausführungsform der Anmeldung durchzuführen. Bezug nehmend auf 23 kann ein Speichersystem 3000 einen ersten bis vierten DRAM 3110 bis 3140 und einen Anwendungsprozessor 3200 aufweisen, welcher auf einem Ein-Chip-System implementiert ist.
  • Das Speichersystem 3000, welches in 23 gezeigt ist, kann eine asymmetrische Speicherkonfiguration haben. Das heißt, dass Kapazitäten oder Adressbereiche des ersten bis vierten DRAM 3110 bis 3140 voneinander unterschiedlich sein können. Beispielsweise kann jeder des ersten und dritten DRAM 3110 und 3130 einen linearen Zugriffsbereich LAA haben, und jeder des zweiten und vierten DRAM 3120 und 3140 kann einen Interleaving-Zugriffsbereich IAA ohne einen linearen Zugriffsbereich LAA haben.
  • Der Anwendungsprozessor 3200 kann einen DRAM-Controller 3210, einen ersten und zweiten linearen Remapper 3231 und 3232, ein erstes und ein zweites Zugriffsfenster 3241 und 3242, einen Modemprozessor 3251 und einen Multimediaprozessor 3252 aufweisen. Der DRAM-Controller 3210 kann auf den ersten bis vierten DRAM 3110 bis 3140 über einen ersten bis vierten Port PORT1 bis PORT4 zugreifen.
  • Wie obenstehend beschrieben ist, kann jeder des ersten und dritten DRAM 3110 und 3130 den Interleaving-Zugriffsbereich IAA und den linearen Zugriffsbereich LAA haben. Erste bis neunte Adressbereiche 1-01 bis 1-09 und 3-01 bis 3-09 können den Interleaving-Zugriffsbereich IAA konstituieren, und 10. bis 17. Adressbereiche 1-10 bis 1-17 und 3-10 bis 3-17 können die linearen Zugriffsbereiche LAA konstituieren. Im Gegensatz dazu kann nur jeder des zweiten und vierten DRAM 3120 und 3140 den Interleaving-Zugriffsbereich IAA haben. Auf Bereiche des zweiten und vierten DRAM 3120 und 3140, welche den Interleaving-Zugriffsbereichen IAA des zweiten und vierten DRAM 3120 und 3140 entsprechen, kann Bezug genommen werden als ”nicht zugreifbarer Bereich (NAA = Non Accessible Area = nicht zugreifbarer Bereich)”.
  • Das Speichersystem 3000 gemäß einer Ausführungsform der Anwendung kann die nicht zugreifbaren Bereiche NAA des zweiten und vierten DRAM 3120 und 3140 unter Verwendung der Zugriffsfenster 3241 und 3242 einstellen. Das Speichersystem 3000 kann ein Zugreifen auf die nicht zugreifbaren Bereiche NAA des zweiten und vierten DRAM 3120 und 3140 blockieren und kann eine Decodierfehlerantwort senden.
  • 24 ist ein Blockschaltbild zum Beschreiben einer linearen Zugriffsoperation eines Speichersystems, welches eine asymmetrische Speicherkonfiguration hat, welche in 23 gezeigt ist. Bezug nehmend auf 24 können erste bis neunte Adressbereiche 1-09 bis 4-09 von einem ersten bis vierten DRAM 3110 bis 3140 einen Interleaving-Zugriffsbereich IAA konstituieren. 10. bis 17. Adressbereiche 1-10 bis 1-17 und 3-10 bis 3-17 des ersten und dritten DRAM 3110 und 3130 können einen linearen Zugriffsbereich LAA konstituieren.
  • Auf den linearen Zugriffsbereich LAA des ersten DRAM 3110 kann nur durch einen Modemprozessor 3251 zugegriffen werden, und auf den linearen Zugriffsbereich LAA des dritten DRAM 3130 kann nur durch einen Multimediaprozessor 3252 zugegriffen werden. Ein unabhängiger Zugriffsbereich eines bestimmten Prozessors kann durch ein erstes und ein zweites Zugriffsfenster 3241 und 3242, welche in 23 gezeigt sind, eingestellt werden.
  • Eine Interleaving-Zugriffsoperation kann über erste bis neunte Adressbereiche 1-01 bis 4-09 von einem ersten bis vierten DRAM 3110 bis 3140 durchgeführt werden. Als Nächstes kann eine lineare Zugriffsoperation hinsichtlich 10. bis 17. Adressbereichen 1-10 bis 1-17 des ersten DRAM 3110 durchgeführt werden, auf welche nur durch einen Modemprozessor 3251 zugegriffen wird. Eine lineare Zugriffsoperation kann hinsichtlich 10. bis 17. Adressbereiche 3-10 bis 3-17 des dritten DRAM 3130 durchgeführt werden, auf welche nur durch einen Multimediaprozessor 3252 zugegriffen wird.
  • 25 ist ein Speicherabbild, welches eine Zugriffsweise zeigt, welche in 23 gezeigt ist. Ein linkes Speicherabbild, welches in 25 gezeigt ist, zeigt den Fall, dass nur eine Interleaving-Zugriffsoperation durchgeführt wird, und ein rechtes Speicherabbild zeigt den Fall, dass eine teilweise lineare Zugriffsoperation durchgeführt wird.
  • In dem Fall, dass nur eine Interleaving-Zugriffsoperation durchgeführt wird (linkes Speicherabbild), kann ein Speichersystem 3000 auf einen 10. Adressbereich 1-10 eines ersten DRAM 3110 zugreifen und kann dann auf einen 10. Adressbereich 3-10 eines dritten RAM 3130 zugreifen. 10. Adressbereiche eines zweiten und vierten DRAMs 3130 und 3140 können Nichtzugriffsbereiche NAA sein. Eine Interleaving-Zugriffsoperation kann hinsichtlich 11. bis 17. Adressbereichen in derselben Weise wie obenstehend beschrieben durchgeführt werden.
  • In dem Fall, dass eine teilweise lineare Zugriffsoperation durchgeführt wird (rechtes Speicherabbild), kann das Speichersystem 3000 auf 10. bis 17. Adressbereiche 1-10 bis 1-17 des ersten DRAM 3110 zugreifen und kann dann auf 10. bis 17 Adressbereiche 3-10 bis 3-17 des dritten RAM 3130 zugreifen. 10. bis 17. Adressbereiche des zweiten und vierten DRAM 3130 und 3140 können nicht zugreifbare Bereiche NAA sein.
  • Wie obenstehend beschrieben ist, kann ein Speichersystem gemäß einer Ausführungsform der Anwendung eine teilweise lineare Zugriffsoperation durch ein Verbinden eines linearen Remappers mit einem Prozessor durchführen. Ebenso können lineare Zugriffsbereiche um Prozessoren eingestellt werden, um unterschiedlich voneinander zu sein, durch ein Verbinden eines Zugriffsfensters und eines linearen Remappers mit jedem Prozessor. Die Anwendung kann ausgestaltet sein, um eine asymmetrische lineare Zugriffsoperation (es sei Bezug genommen auf 18) und eine asymmetrische Speicherkonfiguration (es sei Bezug genommen auf 23) zu haben.
  • In Ausführungsformen der Anwendung können ein Zugriffsfenster und ein linearer Remapper zwischen einem Prozessor und einem Speichercontroller verbunden sein, wodurch es möglich gemacht wird, den Leistungsverbrauch zu verringern und einen Speicher effizient zu verwenden.
  • Ein Speichersystem gemäß einer Ausführungsform der Anwendung kann auf verschiedene Produkte angewandt werden. Das Speichersystem gemäß einer Ausführungsform der Anwendung kann in elektronischen Vorrichtungen wie beispielsweise einer digitalen Kamera, einem Camcorder, einem mobilen Telefon, einem digitalen TV, einem PMP, einem PSP und einem PDA verwendet werden.
  • 26 ist ein Blockschaltbild, welches schematisch eine mobile elektronische Vorrichtung gemäß einer Ausführungsform der Anwendung veranschaulicht. Bezug nehmend auf 26 kann eine mobile elektronische Vorrichtung 5000 den MIPI(Mobile Industry Prozessor Interface = mobile Industrieprozessorschnittstelle)- oder eDP(Embedded Display Port = eingebetteter Anzeigeport)-Standard unterstützen. Die mobile elektronische Vorrichtung 5000 kann ein Anzeigepanel 5100, eine DSI(Display Serial Interface = serielle Anzeigeschnittstelle)-Peripherieschaltung 5200, ein Kameramodul 5300, eine CSI(Camera Serial Interface = serielle Kameraschnittstellen)-Peripherieschaltung 5400, einen ersten bis N-ten Speicher 5500 bis 5600, eine RF- beziehungsweise Funkfrequenz-Transceivereinheit 5700, eine Verwenderschnittstelle 5800 und einen Anwendungsprozessor 5900 enthalten.
  • Das Anzeigepanel 5100 kann Abbildungsdaten beziehungsweise Bilddaten anzeigen. Die DSI-Peripherieschaltung 5200 kann einen Timingcontroller beziehungsweise Einstellungscontroller, einen Sourcetreiber, einen Gatetreiber und so weiter aufweisen. Ein DSI-Host, welcher in dem Anwendungsprozessor 5900 eingebettet ist, kann serielle Kommunikationen mit dem Anzeigepanel 5100 über DSI durchführen.
  • Das Kameramodul 5300 und die CSI-Peripherieschaltung 5400 kann eine Linse, einen Bildsensor, einen Bildprozessor und so weiter aufweisen. Bilddaten, die das Kameramodul 5300 erzeugt, können durch den Bildprozessor verarbeitet werden, und das verarbeitete Bild kann für den Anwendungsprozessor 5900 durch CSI vorgesehen sein.
  • Der erste bis N-te Speicher 5500 bis 5600 kann Kommunikationen mit dem Anwendungsprozessor 5900 über eine M-PHY-Schicht durchführen. Der erste bis N-te Speicher 5500 bis 5600 kann eine teilweise lineare Zugriffsoperation oder eine asymmetrische lineare Zugriffsoperation unter einer Steuerung des Anwendungsprozessors 5700 wie obenstehend beschrieben durchführen. Ebenso können wie in 23 veranschaulicht ist, der erste bis N-te Speicher 5500 bis 5600 eine asymmetrische Speicherkonfiguration haben.
  • Die RF-Transceivereinheit 5700 kann eine Antenne 5710, einen RF-Teil 5720 und ein Modem 5730 enthalten. Eine Ausführungsform der Anwendung ist beispielhaft dargestellt, indem das Modem 5730 Kommunikationen mit dem Anwendungsprozessor 5900 über eine M-PHY-Schicht durchführt. Der Umfang und Gedanke der Anwendung kann jedoch dadurch nicht beschränkt werden. Beispielsweise kann das Modem 5730 in dem Anwendungsprozessor 5900 einbettet sein.
  • Ein Speichersystem gemäß einer Ausführungsform der Anwendung kann gemäß einer beliebigen einer Vielzahl von unterschiedlichen Einhausungstechnologien eingehaust sein. Beispiele solcher Einhausungstechnologien können die Folgenden aufweisen: PoP (Package an Package), Ball grid arrays (BGAs), Chip scale packages (CSPs), Plastic Leaded Chip Carrier (PLCC), Plastic Dual In-Line Package (PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board (COB), Ceramic Dual In-Line Package (CERDIP), Plastic Metric Quad Flat Pack (MQFP), Small Outline (SOIC), Shrink Small Outline Package (SSOP), Thin Small Outline (TSOP), Thin Quad Flatpack (TQFP), System In Package (SIP), Multi Chip Package (MCP), Wafer-level Fabricated Package (WFP), und Wafer-Level Processed Stack Package (WSP).
  • Während die Anwendung unter Bezugnahme auf beispielhafte Ausführungsformen beschrieben worden ist, wird es Fachleuten offensichtlich sein, dass verschiedene Änderungen und Abwandlungen getätigt werden können, ohne von dem Umfang und Gedanken der Anwendung abzuweichen. Demnach sollte es verstanden werden, dass die obigen Ausführungsformen nicht beschränkend, sondern veranschaulichend sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2014-0148426 [0001]

Claims (20)

  1. Speichersystem, das Folgendes aufweist: eine Mehrzahl von Speicherchips; und ein Ein-Chip-System, welches mit der Mehrzahl von Speicherchips verbunden ist, wobei: das Ein-Chip-System Folgendes aufweist: einen ersten (125; 225; 1251; 2251; 3251) und einen zweiten (124; 224; 324; 1252; 2252; 3252) Prozessor, welche konfiguriert sind, um eine Adresse zum Verwenden der Mehrzahl von Speicherchips vorzusehen; ein erstes Zugriffsfenster (1241; 2241; 3241), welches konfiguriert ist, um einen Bereich, auf den nur durch den ersten Prozessor (125; 225; 1251; 2251; 3251) zugegriffen wird, aus Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips einzustellen; einen ersten linearen Remapper (21; 1231; 2231; 3231), welcher konfiguriert ist, um eine Adresse, welche von dem ersten Prozessor (125; 225; 1251; 2251; 3251) empfangen wird, zu remappen, und um die remappte Adresse zu erzeugen; einen Speichercontroller (121; 221; 321; 1210), welcher konfiguriert ist, um eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips basierend auf dem Bereich, welcher durch das erste Zugriffsfenster (1241; 2241; 3241) eingestellt ist, und der Adresse, welche durch den ersten linearen Remapper (21; 1231; 2231; 3231) remappt ist, zu steuern.
  2. Speichersystem nach Anspruch 1, weiterhin aufweisend: ein zweites Zugriffsfenster (1242; 2242; 3242), welches konfiguriert ist, um einen Bereich, auf welchen nur durch den zweiten Prozessor (124; 224; 324; 1252; 2252; 3252) zugegriffen wird, aus Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips einzustellen; und einen zweiten linearen Remapper (22; 1232; 2232; 3232), welcher konfiguriert ist, um eine Adresse, welche von dem zweiten Prozessor (124; 224; 324; 1252; 2252; 3252) empfangen wird, zu remappen, und um eine Adresse, welche derart remappt ist, für den Speichercontroller (121; 221; 321; 1210) vorzusehen, wobei der Speichercontroller (121; 221; 321; 1210) eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips basierend auf dem Bereich, welcher durch das zweite Zugriffsfenster (1242; 2242; 3242) eingestellt ist, und der Adresse, welche durch den zweiten linearen Remapper (22; 1232; 2232; 3232) remappt ist, durchführt.
  3. Speichersystem nach Anspruch 2, wobei die teilweise lineare Zugriffsoperation durchgeführt wird, auch wenn wenigstens einer der Mehrzahl von Speicherchips eine asymmetrische Speicherkonfiguration hat, welche einen nicht zugreifbaren Bereich aufweist.
  4. Speichersystem nach Anspruch 3, wobei das erste (1241; 2241; 3241) oder zweite (1242; 2242; 3242) Zugriffsfenster den nicht zugreifbaren Bereich einstellt.
  5. Speichersystem nach Anspruch 4, wobei: das erste Zugriffsfenster (1241; 2241; 3241) ein erstes CONFIG-Signal von einem Spezialfunktionsregister (SFR) empfängt und einen unabhängigen Zugriffsbereich einstellt, auf welchen nur der erste Prozessor (125; 225; 1251; 2251; 3251) zugreift, und der erste lineare Remapper (21; 1231; 2231; 3231) ein zweites CONFIG-Signal von dem SFR empfängt und selektiv eine Interleaving-Zugriffsoperation oder eine lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips durchführt.
  6. Speichersystem nach Anspruch 2, wobei: der erste Prozessor (125; 225; 1251; 2251; 3251) ein Modemprozessor ist, und der erste (125; 225; 1251; 2251; 3251) und zweite (124; 224; 324; 1252; 2252; 3252) Prozessor, der Speichercontroller (121; 221; 321; 1210), das erste (1241; 2241; 3241) und zweite (1242; 2242; 3242) Zugriffsfenster und der erste (21; 1231; 2231; 3231) und der zweite (22; 1232; 2232; 3232) lineare Remapper auf dem Ein-Chip-System implementiert sind.
  7. Speichersystem nach Anspruch 2, wobei: das erste Zugriffsfenster (1241; 2241; 3241) ein erstes CONFIG-Signal von einem Spezialfunktionsregister (SFR) empfängt und einen unabhängigen Zugriffsbereich einstellt, auf welchen nur der erste Prozessor (125; 225; 1251; 2251; 3251) zugreift, und der erste lineare Remapper (21; 1231; 2231; 3231) ein zweites CONFIG-Signal von dem SFR empfängt und selektiv eine Interleaving-Zugriffsoperation oder eine lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips durchführt.
  8. Mobile elektronische Vorrichtung, die Folgendes aufweist: ein Anzeigepanel (5100), welches konfiguriert ist, um Bilddaten anzuzeigen; eine RF-Transceivereinheit (5700), welche konfiguriert ist, um drahtlose Datenkommunikationen durchzuführen; eine Mehrzahl von Speicherchips, welche konfiguriert ist, um Daten zu speichern; und einen Anwendungsprozessor (120; 220; 320; 1200; 2200; 3200; 5900), welcher mit dem Anzeigepanel (5100), der RF-Transceivereinheit (5700) und der Mehrzahl von Speicherchips verbunden ist, wobei: der Anwendungsprozessor (120; 220; 320; 1200; 2200; 3200; 5900) Folgendes aufweist: einen ersten (125; 225; 1251; 2251; 3251) und einen zweiten (124; 224; 324; 1252; 2252; 3252) Prozessor, welche konfiguriert sind, um eine Adresse zum Verwenden der Mehrzahl von Speicherchips vorzusehen; ein erstes Zugriffsfenster (1241; 2241; 3241), welches konfiguriert ist, um einen Bereich, auf den nur durch den ersten Prozessor (125; 225; 1251; 2251; 3251) zugegriffen wird, aus Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips einzustellen; einen ersten linearen Remapper (21; 1231; 2231; 3231), welcher konfiguriert ist, um eine Adresse, welche von dem ersten Prozessor (125; 225; 1251; 2251; 3251) empfangen wird, zu remappen, und um die remappte Adresse zu erzeugen; und einen Speichercontroller (121; 221; 321; 1210), welcher konfiguriert ist, um eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips basierend auf dem Bereich, welcher durch das erste Zugriffsfenster (1241; 2241; 3241) eingestellt ist, und der Adresse, welche durch den ersten linearen Remapper (21; 1231; 2231; 3231) remappt ist, durchzuführen.
  9. Mobile elektronische Vorrichtung nach Anspruch 8, wobei der Anwendungsprozessor (120; 220; 320; 1200; 2200; 3200; 5900) weiterhin Folgendes aufweist: ein zweites Zugriffsfenster (1242; 2242; 3242), welches konfiguriert ist, um einen Bereich, auf welchen nur durch den zweiten Prozessor (124; 224; 324; 1252; 2252; 3252) zugegriffen wird, aus Adressbereichen von einem oder mehreren der Mehrzahl von Speicherchips einzustellen; und einen zweiten linearen Remapper (22; 1232; 2232; 3232), welcher konfiguriert ist, um eine Adresse, welche von dem zweiten Prozessor (124; 224; 324; 1252; 2252; 3252) empfangen wird, zu remappen, und um eine Adresse, welche derart remappt ist, für den Speichercontroller (121; 221; 321; 1210) vorzusehen, wobei der Speichercontroller (121; 221; 321; 1210) eine teilweise lineare Zugriffsoperation hinsichtlich der Mehrzahl von Speicherchips basierend auf dem Bereich, welcher durch das zweite Zugriffsfenster (1242; 2242; 3242) eingestellt ist, und der Adresse, welche durch den zweiten linearen Remapper (22; 1232; 2232; 3232) remappt ist, durchführt.
  10. Verfahren zum Zugreifen auf Speicherchips, wobei das Verfahren Folgendes aufweist: ein Zugreifen mit einem ersten Prozessor (125; 225; 1251; 2251; 3251) auf einen ersten Speicherbereich innerhalb jedes der Speicherchips über eine Interleave-Zugriffsoperation; und ein Zugreifen mit einem zweiten Prozessor (124; 224; 324; 1252; 2252; 3252) auf einen zweiten Speicherbereich innerhalb eines ersten der Speicherchips über eine lineare Zugriffsoperation, wobei der zweite Speicherbereich von derselben Größe oder größer ist als der erste Speicherbereich.
  11. Verfahren nach Anspruch 10, weiterhin aufweisend ein Zugreifen mit dem zweiten Prozessor (124; 224; 324; 1252; 2252; 3252) auf einen dritten Speicherbereich innerhalb jedes der Speicherchips über die Interleave-Zugriffsoperation.
  12. Verfahren nach Anspruch 10, weiterhin aufweisend: ein Zugreifen mit dem ersten Prozessor (125; 225; 1251; 2251; 3251) auf einen dritten Speicherbereich innerhalb eines zweiten der Speicherchips, unterschiedlich von dem ersten Speicherchip, unter Verwendung der linearen Zugriffsoperation, wobei der dritte Speicherbereich von derselben Größe oder größer ist als der erste Speicherbereich.
  13. Verfahren nach Anspruch 10, weiterhin aufweisend ein Remappen eines ersten Bereichs von Speicheradressen zum Zugreifen auf einen dritten Speicherbereich innerhalb jedes der Speicherchips auf einen zweiten Bereich von Speicheradressen, welche zum Zugreifen auf den zweiten Speicherbereich innerhalb des ersten Speicherbereichs über die lineare Zugriffsoperation verwendet werden.
  14. Verfahren nach Anspruch 10, wobei, wenn ein Speicherbereich, auf welchen durch den zweiten Prozessor (124; 224; 324; 1252; 2252; 3252) zuzugreifen ist, die Größe des zweiten Speicherbereichs überschreitet, der zweite Prozessor (124; 224; 324; 1252; 2252; 3252) auf den zweiten Speicherbereich innerhalb des ersten Speicherchips über die lineare Zugriffsoperation zugreift und auf einen dritten Speicherbereich eines zweiten der Speicherchips, welcher sich von dem ersten Speicherchip unterscheidet, über die lineare Zugriffsoperation zugreift.
  15. Verfahren nach Anspruch 10, wobei: der zweite Prozessor (124; 224; 324; 1252; 2252; 3252) auf den zweiten Speicherbereich zugreift, jedoch der erste Prozessor (125; 225; 1251; 2251; 3251) dies nicht tut, und sowohl der erste als auch der zweite Prozessor (124; 224; 324; 1252; 2252; 3252) auf den ersten Speicherbereich zugreifen.
  16. Speichersystem, welches auf Speicherchips zugreift, wobei das System Folgendes aufweist: einen ersten Prozessor (125; 225; 1251; 2251; 3251), welcher auf einen ersten Speicherbereich innerhalb jedes der Speicherchips über eine Interleave-Zugriffsoperation zugreift; und einen zweiten Prozessor (124; 224; 324; 1252; 2252; 3252), welcher auf einen zweiten Speicherbereich innerhalb eines ersten der Speicherchips über eine lineare Zugriffsoperation zugreift, wobei der zweite Speicherbereich von derselben Größe oder größer als der erste Speicherbereich ist.
  17. System nach Anspruch 16, wobei der zweite Prozessor (124; 224; 324; 1252; 2252; 3252) auf einen dritten Speicherbereich innerhalb jedes der Speicherchips über die Interleave-Zugriffsoperation zugreift.
  18. System nach Anspruch 16, wobei: der erste Prozessor (125; 225; 1251; 2251; 3251) auf einen dritten Speicherbereich innerhalb eines zweiten der Speicherchips, unterschiedlich von dem ersten Speicherchip, unter Verwendung der linearen Zugriffsoperation zugreift, und der dritte Speicherbereich von derselben Größe oder größer ist als der erste Speicherbereich.
  19. System nach Anspruch 16, weiterhin aufweisend eine Linear-Remapping-Komponente, welche einen ersten Bereich von Speicheradressen zum Zugreifen auf einen dritten Speicherbereich innerhalb jedes der Speicherchips auf einen zweiten Bereich von Speicheradressen, welcher zum Zugreifen auf den zweiten Speicherbereich innerhalb des ersten Speicherchips durch die lineare Zugriffsoperation verwendet wird, remappt.
  20. System nach Anspruch 16, wobei: der zweite Prozessor (124; 224; 324; 1252; 2252; 3252) auf den zweiten Speicherbereich zugreift, der erste Prozessor (125; 225; 1251; 2251; 3251) dies jedoch nicht tut, und sowohl der erste (125; 225; 1251; 2251; 3251) als auch der zweite (124; 224; 324; 1252; 2252; 3252) Prozessor auf den ersten Speicherbereich zugreifen.
DE102015115583.4A 2014-10-29 2015-09-16 Speichersystem und Ein-Chip-System mit linearem Remapper und Zugriffsfenster Pending DE102015115583A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0148426 2014-10-29
KR1020140148426A KR102355573B1 (ko) 2014-10-29 2014-10-29 선형 리맵퍼 및 액세스 윈도우를 포함하는 메모리 시스템 및 시스템 온 칩

Publications (1)

Publication Number Publication Date
DE102015115583A1 true DE102015115583A1 (de) 2016-05-04

Family

ID=55753465

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015115583.4A Pending DE102015115583A1 (de) 2014-10-29 2015-09-16 Speichersystem und Ein-Chip-System mit linearem Remapper und Zugriffsfenster

Country Status (5)

Country Link
US (1) US10503637B2 (de)
KR (1) KR102355573B1 (de)
CN (1) CN105573919B (de)
DE (1) DE102015115583A1 (de)
TW (1) TWI644206B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9747219B1 (en) * 2016-02-25 2017-08-29 Amazon Technologies, Inc. Address remapping for efficient use of distributed memory
CN106372516B (zh) * 2016-08-23 2019-09-03 记忆科技(深圳)有限公司 一种基于M-PHY接口实现的加密Hub装置
KR20180092476A (ko) * 2017-02-09 2018-08-20 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210046348A (ko) * 2019-10-18 2021-04-28 삼성전자주식회사 복수의 프로세서들에 유연하게 메모리를 할당하기 위한 메모리 시스템 및 그것의 동작 방법
US11442631B2 (en) * 2019-12-26 2022-09-13 Micron Technology, Inc. Memory operations with consideration for wear leveling
US11080219B1 (en) 2020-01-15 2021-08-03 Micron Technology, Inc. Addressing scheme for a memory system
CN115117045A (zh) * 2021-03-19 2022-09-27 上海寒武纪信息科技有限公司 用于芯片的封装框架，加工方法及相关产品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140148426A (ko) 2012-04-23 2014-12-31 쟈트코 가부시키가이샤 차량의 발진 제어 장치 및 발진 제어 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920898A (en) 1996-08-16 1999-07-06 Unisys Corporation Memory control unit providing optimal timing of memory control sequences between different memory segments by optimally selecting among a plurality of memory requests
US20040133762A1 (en) 2003-01-06 2004-07-08 Rui-Fu Chao Linear access window
US7139862B2 (en) * 2003-02-24 2006-11-21 Nokia Corporation Interleaving method and apparatus with parallel access in linear and interleaved order
US7266651B1 (en) * 2004-09-07 2007-09-04 Sun Microsystems, Inc. Method for in-place memory interleaving and de-interleaving
US8010764B2 (en) 2005-07-07 2011-08-30 International Business Machines Corporation Method and system for decreasing power consumption in memory arrays having usage-driven power management
US20070022261A1 (en) 2005-07-19 2007-01-25 Gateway Inc. Method of interleaving asymmetric memory arrays
US20070180203A1 (en) 2006-02-01 2007-08-02 Madhusudhan Ramgarajan Optimizing system performance in flexible interleaving memory mode
JP2008152687A (ja) 2006-12-20 2008-07-03 Matsushita Electric Ind Co Ltd メモリコントローラ
US8397010B1 (en) * 2007-04-16 2013-03-12 Juniper Networks, Inc. Convenient, flexible, and efficient management of memory space and bandwidth
US8397241B2 (en) * 2008-11-13 2013-03-12 Intel Corporation Language level support for shared virtual memory
KR20100100395A (ko) 2009-03-06 2010-09-15 삼성전자주식회사 복수의 프로세서를 포함하는 메모리 시스템
US8122208B2 (en) 2009-03-25 2012-02-21 Dell Products L.P. System and method for memory architecture configuration
US20100325374A1 (en) 2009-06-17 2010-12-23 Sun Microsystems, Inc. Dynamically configuring memory interleaving for locality and performance isolation
US8327092B2 (en) * 2009-09-21 2012-12-04 Freescale Semiconductor, Inc. Memory device configurable as interleaved or non-interleaved memory
US8321703B2 (en) 2009-12-12 2012-11-27 Microsoft Corporation Power aware memory allocation
JP5678273B2 (ja) 2010-03-01 2015-02-25 パナソニックＩｐマネジメント株式会社 メモリコントローラ
US20120054455A1 (en) 2010-08-31 2012-03-01 Qualcomm Incorporated Non-Uniform Interleaving Scheme In Multiple Channel DRAM System
US9256531B2 (en) 2012-06-19 2016-02-09 Samsung Electronics Co., Ltd. Memory system and SoC including linear addresss remapping logic
JP6000708B2 (ja) 2012-07-20 2016-10-05 キヤノン株式会社 メモリ制御装置および方法
GB2505446B (en) * 2012-08-30 2014-08-13 Imagination Tech Ltd Memory address generation for digital signal processing
US9612648B2 (en) * 2013-08-08 2017-04-04 Qualcomm Incorporated System and method for memory channel interleaving with selective power or performance optimization
US9465735B2 (en) * 2013-10-03 2016-10-11 Qualcomm Incorporated System and method for uniform interleaving of data across a multiple-channel memory architecture with asymmetric storage capacity

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140148426A (ko) 2012-04-23 2014-12-31 쟈트코 가부시키가이샤 차량의 발진 제어 장치 및 발진 제어 방법

Also Published As

Publication number Publication date
CN105573919B (zh) 2020-12-08
CN105573919A (zh) 2016-05-11
US10503637B2 (en) 2019-12-10
TWI644206B (zh) 2018-12-11
US20160124851A1 (en) 2016-05-05
KR20160052938A (ko) 2016-05-13
KR102355573B1 (ko) 2022-01-27
TW201629777A (zh) 2016-08-16

Similar Documents

Publication Publication Date Title
DE102015115583A1 (de) Speichersystem und Ein-Chip-System mit linearem Remapper und Zugriffsfenster
DE102013106154B4 (de) Speichersystem und Ein-Chip-System mit linearer Adress-Remapping-Logik
DE102010013388A1 (de) Hierarchische Speichervorrichtung zur Verbindung von Massenspeichern
DE102010053097B4 (de) Memory-Controller-Funktionalitäten zur Unterstützung von Daten-Swizzling
DE112017001471T5 (de) Mehrebenen-speichermanagement
DE102012104474A1 (de) Speichervorrichtung
DE112015004536T5 (de) Hardware-Automatisierung für Speicherverwaltung
DE102018113447A1 (de) Speichervorrichtung zum Koppeln mit einem Host und Verfahren zum Betreiben des Hosts und der Speichervorrichtung
DE112014005521T5 (de) Speichermodul und Verfahren zum Verwalten des Abbildens logischer Adressen auf physikalische Adressen
DE102016123744A1 (de) Ein-Chip-System mit Zugriffssteuereinheit und mobile Vorrichtung mit Ein-Chip-System
DE102015117066A1 (de) Verfahren zum Betreiben einer Datenspeichervorrichtung, mobile Rechenvorrichtung mit derselben und Verfahren der mobilen Rechenvorrichtung
DE112018006329T5 (de) Speichervorrichtungen, systeme und verfahren zum aktualisieren von firmware mit einer einzelnen speichervorrichtung
DE112018005505T5 (de) Verfahren und vorrichtung zur spezifikation von lese-spannungsversetzungen für einen lesebefehl
DE102012108093A1 (de) Speicherchip, Speichersystem und Verfahren zum Zugreifen auf den Speicherchip
DE112013003219T5 (de) Flexible Befehlsadressierung für Speicher
DE102018130164A1 (de) Speicherungsvorrichtung mit programmierten zellenspeicherungsdichtenmodi, die eine funktion einer speicherungsvorrichtungskapazitätsnutzung sind
DE102017128967A1 (de) Speichervorrichtung, welche eine Hashing-basierte Übersetzung zwischen einer logischen Adresse und einer physikalischen Adresse durchführt
DE102014100031A1 (de) Ein-Chip-System mit Speicherverwaltungseinheit und Speicheradressen-Übersetzungsverfahren hiervon
DE112010004972T5 (de) Domänenbasiertes Cache-Kohärenzprotokoll
DE102015112598A1 (de) Halbleitervorrichtung, Halbleitersystem und Ein-Chip-System
DE102020211544A1 (de) Steuerung, betriebsverfahren der steuerung und speichergerät mit derselben
DE112020005395T5 (de) Kapazitätserweiterung für speicher-untersysteme
DE102016109869A1 (de) Eingebetteter Logistikanalysator und integrierte Schaltung mit demselben
DE102021006246A1 (de) Doppelt verschachtelte Programmierung einer Speichervorrichtung in einem Speicher-Untersystem
DE112021001848T5 (de) Mehrere pinkonfigurationen von speichervorrichtungen

Legal Events

Date Code Title Description
R012 Request for examination validly filed