DE102015110846B4 - Analog-Digitalwandler und Verfahren zum Eichen desselben - Google Patents

Analog-Digitalwandler und Verfahren zum Eichen desselben Download PDF

Info

Publication number
DE102015110846B4
DE102015110846B4 DE102015110846.1A DE102015110846A DE102015110846B4 DE 102015110846 B4 DE102015110846 B4 DE 102015110846B4 DE 102015110846 A DE102015110846 A DE 102015110846A DE 102015110846 B4 DE102015110846 B4 DE 102015110846B4
Authority
DE
Germany
Prior art keywords
signal
analog
digital converter
integrator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015110846.1A
Other languages
English (en)
Other versions
DE102015110846A1 (de
Inventor
Niall Kevin Kearney
Keith O'Donoghue
Hongxing Li
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices Global ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Global ULC filed Critical Analog Devices Global ULC
Publication of DE102015110846A1 publication Critical patent/DE102015110846A1/de
Application granted granted Critical
Publication of DE102015110846B4 publication Critical patent/DE102015110846B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/38Calibration
    • H03M3/386Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/40Arrangements for handling quadrature signals, e.g. complex modulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/452Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

Analog-Digitalwandler (ADC - Analog to Digital Converter) aufweisend einen Integrator (24, 26), einen Summierer (28) und einen Quantisierer (30), wobei der Integrator einen wählbar mit einem Zwischenfrequenz- (ZF-) Signaleingang verbundenen Eingang und einen mit dem Summierer (28) verbundenen Ausgang aufweist, wobei der Summierer (28) einen mit einem Eingang des Quantisierers (30) verbundenen Eingang aufweist, wobei der Quantisiererausgang betriebsfähig mit einem Anzeiger einer Signalstärke verbunden ist, wobei der Integrator (24, 26) eine programmierbare Verstärkungsrückkopplungskomponente (-g) aufweist und wobei der Integrator ausgebildet ist zum Integrieren eines an dem Zwischenfrequenz-Signaleingang empfangenen Zwischenfrequenzsignals, wobei der Summierer (28) einen synthetisierten Eichungssignaleingang aufweist, wobei der Wert der programmierbaren Verstärkungsrückkopplungskomponente (-g) ausgebildet ist, sich zu verändern, wenn ein synthetisiertes Eichungssignal auf der Zwischenfrequenz an den Summierer (28) angelegt wird, wobei der Signalstärkeanzeiger zum Erkennen eines Wertes der programmierbaren Verstärkungsrückkopplungskomponente (-g), wenn die Signalstärke minimiert ist, und zum entsprechenden Eichen des Analog-Digitalwandlers ausgebildet ist; wobei der Analog-Digitalwandler ausgebildet ist zum wählbaren Abkoppeln des Zwischenfrequenzsignals vom Integrator (24, 26), und wobei die Steuerung in Kommunikation mit dem Analog-Digitalwandler ausgebildet ist zum Bestimmen des ausgewählten Wertes des Abstimmsignals, während das Zwischenfrequenzsignal vom Integrator abgekoppelt ist.

Description

  • Gebiet
  • Die vorliegende Offenbarung betrifft einen Analog-Digitalwandler (ADC - Analog to Digital Converter) und ein Verfahren zum Eichen desselben.
  • Hintergrund
  • Hochfrequenz- (HF-) Sendeempfänger niedriger Leistung gewinnen zunehmend an Bedeutung für eine Vielzahl von drahtlosen Kommunikationsnetzen einschließlich von drahtloser Zeitzählung, Heimautomatisierung, drahtloser Alarmmelder und Sensorennetze.
  • Ein Merkmal solcher Systeme ist ein Erfordernis niedriger Bandbreite für die verschiedenen drahtlosen Sensoren und Signalgeberknoten auf dem Netz. Zum Beispiel können in diesem System arbeitende HF-Empfangskanäle Schmalbandbetrieb irgendwo im Bereich von zum Beispiel 5 KHz bis 50 KHz erwünschen und dabei hohe Leistungsempfindlichkeit, Nachbarkanalabweisung und Spezifikationen geringer aktiver Leistung bewahren.
  • Eine gebräuchliche Art von in diesen Systemen eingesetztem Empfänger weist einen Zwischenfrequenz- (ZF-) Empfänger auf und diese enthalten typischerweise einen Analog-Digitalwandler (ADC - Analog to Digital Converter) auf dem Empfangsweg.
  • Für die Übertragungsfunktion des Quantisierungsrauschens des ADC kann der Begriff „Rauschübertragungsfunktion“ (NTF - Noise Transfer Function) benutzt werden. Wenn die NTF eine Kerbe in der Übertragungsfunktion aufweist, dann wird das Quantisierungsrauschen des ADC Dämpfung am ADC-Ausgang im Gebiet um die Kerbfrequenz herum erfahren, wobei maximale Dämpfung bei der Kerbfrequenz selbst auftritt.
  • Es ist bekannt, dass durch Anordnen der NTF-Kerbe bei ZF das Verhältnis Signal zu Quantisierungsrauschen (SQNR - Signal to Quantization Noise Ratio) erhöht wird, ohne zum Beispiel das ADC-Überabtastungsverhältnis, die Abtasttaktfrequenz oder Modulatorordnung erhöhen zu müssen. Genaues Orten der NTF-Kerbe auf ZF, besonders in CT-ΔΣ-ADC (Continuous-Time Sigma-Delta ADC) unterliegt Herstellungs- und Temperaturschwankungen und es ist daher ein Verfahren zur autonomen Eichung erwünscht.
  • EP 1 980 021 B1 offenbart einen zeitkontinuierlichen Sigma-Delta-Analog-Digitalwandler mit Selbstkalibrierung für Kondensator und/oder Widerstand für RC-Spreizungskompensation.
  • Aus der US 2012/0127009 A1 sind Abtast-/Quantifizierungswandler bekannt.
  • SILVA-MARTINEZ, J. [et al.]: „Digital based calibration technique for continuous-time bandpass sigma-delta analog-to-digital converters", Analog Integrated Circuits and Signal Processing, Vol. 59, Issue 1, April 2009, S. 91-95 offenbart ein Kalibrierungsverfahren für zeitkontinuierliche Bandpass Sigma-Delta-Analog-DigitalWandler.
  • US 7 242 336 B1 offenbart einen zeitkontinuierlichen Sigma-Delta-Analog-DigitalWandler mit einem Radio-Empfänger mit einer 200kHz Zwischenfrequenz.
  • US 2013/0 082 766 A1 offenbart eine Dual-Modus Sigma-Delta-Analog-DigitalWandler und eine entsprechende Schaltung, welche diesen verwendet.
  • Kurze Beschreibung
  • Eine Ausführungsform der vorliegenden Ausführungsform stellt einen Analog-Digitalwandler (ADC - Analog to Digital Converter) aufweisend einen Integrator mit einem wählbar mit einem Zwischenfrequenz- (ZF-) Signaleingang verbundenen Eingang und einem mit einem Summierer verbundenen Ausgang bereit. Der Summierer ist mit einem Ausgang mit einem Eingang des Quantisierers verbunden, wobei der Quantisiererausgang funktionsmäßig mit einem Signalstärkeanzeiger verbunden ist. Der Integrator weist eine programmierbare Verstärkungsrückkopplungskomponente auf. Der Integrator ist ausgebildet zum Integrieren eines an dem Zwischenfrequenz-Signaleingang empfangenen Zwischenfrequenzsignals. Der Summierer weist einen synthetisierten Eichungssignaleingang auf, wobei der Wert der programmierbaren Verstärkungsrückkopplungskomponente ausgebildet ist, sich zu verändern, wenn ein synthetisiertes Eichungssignal auf der Zwischenfrequenz an den Summierer angelegt wird. Der Signalstärkeanzeiger ist ausgebildet zum Erkennen eines Wertes der programmierbaren Verstärkungsrückkopplungskomponente, wenn die Signalstärke minimiert ist, und zum entsprechenden Eichen des ADC. Der ADC ist ausgebildet zum wählbaren Abkoppeln des Zwischenfrequenzsignals vom Integrator. Die Steuerung in Kommunikation mit dem ADC ist ausgebildet zum Bestimmen des ausgewählten Wertes des Abstimmsignals, während das Zwischenfrequenzsignal vom Integrator abgekoppelt ist.
  • Die Kerbe in der ADC NTF kann zum Filtern von In-Band-Quantisierungsrauschen zum Verbessern von ADC SQNR und damit Maximieren der ADC-Leistung in einem ZF-Empfängerkanal benutzt werden. Anordnen der NTF-Kerbe bei fZF kann bedeutende Verbesserungen in der ADC-Leistung in einem Schmalfrequenzband um fZF ergeben.
  • In einigen Ausführungsformen weist der ADC einen CT-ΔΣ- (Continuous Time-Sigma Delta) ADC auf.
  • Durch Eichung kann der ADC Schwankungen in der Kerbfrequenz aufgrund von Leitungs-Nichtidealzuständen, Fehlanpassung und Verfahrens-, Spannungs- und Temperatur- (PVT - Process, Voltage and Temperature) Schwankungen aufnehmen, die ansonsten die ADC-Leistung bedeutend abwerten könnten.
  • Die Eichung kann die NTF-Kerbe so nahe wie möglich zur fZF legen. Mit einem am Eingang zum Quantisierer eingespeisten Eichungston kann ein Suchalgorithmus die Kerbe bei ADC-Start auf fZF legen, innerhalb der in der NTF-Koeffizienteneinstellung ermöglichten Auflösung.
  • In einem weiteren Aspekt ist ein Verfahren zum Eichen eines Analog-Digitalwandlers nach einer Ausführungsform der vorliegenden Erfindung vorgesehen.
  • In noch einem weiteren Aspekt ist ein Zwischenfrequenz- (ZF-) Empfänger mit einem Analog-Digitalwandler nach einer Ausführungsform der vorliegenden Erfindung vorgesehen.
  • Der Empfänger ist vorzugsweise ein Schmalband- (5 KHz bis 50 KHz) Empfänger niederer ZF (80 KHz bis 200 KHz).
  • In weiteren Aspekten ist ein Sendempfänger mit einem Zwischenfrequenzempfänger nach einer Ausführungsform der Erfindung vorgesehen.
  • Figurenliste
  • Es werden nun Ausführungsformen der Erfindung beispielhafterweise unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, in denen:
    • 1 Ausgangs-SQNR über ZF-Frequenz für zunehmenden Kerbstellenfehler vom Idealwert zeigt;
    • 2 einen ZF-I/Q-Empfänger nach einer Ausführungsform der vorliegenden Erfindung zeigt;
    • 3 einen CT-ΔΣ-ADC mit Kerbfilter zur Verwendung im Empfänger der 2 ausführlich zeigt;
    • 4 und 5 Schaltungen darstellen, die Einstellungen der Rückkopplungswegparameter der 6 erlauben;
    • 6 die Auswirkung des Veränderns der Rückkopplungswegparameter im Empfänger der 2 auf die Quantisierer-NTF zeigt; und
    • 7 ein kreuzkorrelationsbasierendes Eichungsverfahren zur Verwendung in einem Empfänger der in 2 gezeigten Art darstellt.
  • Beschreibung gewisser Ausführungsformen
  • Jede Abweichung in der Frequenz der Kerbe in der ADC-NTF vom Idealwert kann einen bedeutenden Verlust im Ausgangs-SQNR des ADC verursachen und daher die Gesamtempfängerleistung verschlechtern. 1 zeigt die Auswirkung auf das ADC-SQNR in einer 5 KHz Bandbreite mit einem Fehler in der NTF-Kerbstelle von ±5 bis ±20% in Bezug auf die ideale Kerbstelle bei fZF. Es ist klar, dass selbst für eine relativ geringe ±5% Abweichung der Kerbfrequenz eine 3-dB-Verringerung im ADC-SQNR bei fZF= 200 KHz erfahren wird. für eine ±10% Abweichung der Kerbfrequenz wird ein Verlust von beinah 4 dB im Ausgangs-SQNR für alle fZF > 170 KHz gemessen.
  • Es gibt viele Faktoren, die einen Einfluss auf die Endstelle der Kerbe in der NTF ausüben können und viele dieser sind in einer abschließenden Schaltungsausführung nicht unbedingt wohl kontrolliert. Wie man erkennen wird ist das Garantieren der Stelle der Kerbe innerhalb von beispielsweise 5% bei solchen Schaltungs-Nichtidealzuständen, Fehlanpassung und PVT-Schwankungen (PVT = Process, Voltage and Temperature) äußerst schwierig.
  • Es ist eine Aufgabe der vorliegenden Offenbarung, einen ADC bereitzustellen, bei dem die Kerbe innerhalb eines gegebenen Bereichs der Zwischenfrequenz positioniert werden kann, um ADC-Leistung trotz solcher Nichtidealzustände, Fehlanpassungen und Schwankungen zu verbessern.
  • Nunmehr auf 2 bezugnehmend ist dort ein Blockschaltbild eines Zwischenfrequenz- (ZF-) Empfängers 10 mit gleichphasigen (I) und quadraturphasigen (Q) Signalwegen nach einer Ausführungsform der vorliegenden Erfindung dargestellt.
  • Der Empfänger 10 weist einen rauscharmen Verstärker LNA (Low Noise Amplifier) auf gefolgt von einem I/Q-Mischer 12, 14, 16, der das ankommende HF-Signal unter Verwendung eines Lokaloszillators 18 auf einen I- und Q-Signalweg herabwandelt.
  • Zum Auswählen des ZF-Bandes wird ein reales Bandpass-Analogfilter (FILT) benutzt und ist von einem Verstärker mit programmierbarer Verstärkung (PGA - Programmable Gain Amplifier) und einem CT-ΔΣ- (Continuous Time-Delta Sigma-) Analog-Digitalwandler (ADC - Analog to Digital Converter) gefolgt, der das ZF-Signal vor weiterer Digitalfilterung, Abwärtsabtasten und Umwandlung in Basisband in Block 20 und danach Demodulation in einer Steuerung 22 digitalisiert.
  • 3 zeigt ausführlicher einen beispielhaften Tiefpass-CT-ΔΣ ADC 2. Ordnung des ZF-Empfängers 10 der 2. Die Struktur 2. Ordnung weist zwei Integratoren 24, 26 auf, einen aktiven Summierer 28, einen ADC-Quantisierer 30 und einen Strom-Digital-Analogwandler (IDAC - Current Digital to Analog Converter) 32, die einen Rückkopplungsweg bereitstellen. Der Begriff „Rauschübertragungsfunktion“ (NTF - Noise Transfer Function) kann sich auf die Übertragungsfunktion des ADC-Quantisierers 30 vom Quantisierereingang (q_in) zum ADC-Ausgang (out_i) beziehen. Wenn die NTF eine Kerbe in der Übertragungsfunktion aufweist, dann kann ein eingespeistes Signal bei q_in infolge dessen Dämpfung am ADC-Ausgang im Gebiet um die Kerbfrequenz herum erfahren, wobei die maximale Dämpfung bei der Kerbfrequenz selbst auftritt. In der in 3 gezeigten Struktur 2. Ordnung werden die NTF-Nullen von ihrer Vorgabestelle bei Gleichstrom durch Einfügen eines zusätzlichen Rückkopplungsweges 34 mit einer programmierbaren Verstärkungsrückkopplungskomponente (gain) ‚-g‘ vom Ausgang des zweiten Integrators 26 zum Eingang des ersten Integrators 24 verschoben. Zusammen können der erste Integrator 24, der zweite Integrator 26 und der Rückkopplungsweg 34 als ein Integrator bezeichnet werden.
  • In der dargestellten Ausführungsform wird die Stelle der Kerbe in der NTF jedes ADC-Quantisierers 30 unter Verwendung eines programmierbaren Wertes eines Rückkopplungsparameters eingestellt, der die Verstärkung -g zum Verschieben der Null in der NTF von 0 Hz (Gleichstrom) zu einer gewünschten Kerbfrequenz einstellt.
  • Der I-Kanal-ADC und Q-Kanal-ADC weisen jeweils eine Anzahl zusätzlicher Eingänge auf, die die jeweiligen ADC mit der Empfängersteuerung 22 verbinden: Sel_i trennt die ADC-Eingänge in_i_0 und in_i_1 von der ZF-Vorstufe des Empfängers und entkoppelt damit den ADC von jeder HF-Signaleingabe während der Eichung. Ähnlicherweise wird Sel_q (nicht gezeigt) für den Q-Kanal-ADC bereitgestellt. Ein besonderer Vorteil dieses Ansatzes ist, dass er ermöglicht, dass Eichung des Vorstufen-PLL-Teils des Empfängers parallel zur Kerbeichung der ADC ausgeführt wird. In der vorliegenden Ausführungsform werden der I-Kanal-ADC und der Q-Kanal-ADC jeweils getrennt und sequenziell geeicht, aber natürlich könnte, wenn die Eichungsgeschwindigkeit Priorität gegenüber der Verarbeitung von Ressourcen hätte, dies parallel geschehen.
  • In der Ausführungsform ist Tune_wav<2:0> ein 8-pegliges (3-Bit-) synthetisiertes quasi sinusförmiges Eichungssignal eingespeist über den aktiven Summierer 28 am Eingang zum ADC-Quantisierer 30. Durch Einspeisen dieses Eichungssignals am Eingang zum ADC-Quantisierer 30 kann er annähernd die gleiche Übertragungsfunktion wie das ADC-Quantisierungsrauschen erfahren, d.h. die NTF. Die gewählte Frequenz ist die ZF-Frequenz des Empfängers und diese wird leicht durch die Steuerung 22 als ein Bruchteil der Abtastrate der fs des ADC erzeugt. In Variationen der Ausführungsform können andere Formen von Eichungssignal als quasi sinusförmig eingesetzt werden.
  • In der dargestellten Ausführungsform ist tune<3:0> ein 4-Bit-Bus, der ermöglicht, die Stelle der Kerbe durch Verändern des Wertes der Verstärkung -g einzustellen. in anderen Ausführungsformen können Abstimmdaten jede geeignete Anzahl von Bit aufweisen. 4 zeigt eine passive Ausführungsform zum Realisieren der Verstärkung -g, und wie sie durch Einstellen eines Wertes von Widerstand auf dem Rückkopplungsweg 34 zwischen dem Ausgang des zweiten Integrators 26 und dem Eingang des ersten Integrators 24 eingestellt werden kann, im vorliegenden Fall unter Verwendung des Buswertes von tune<3:0> zum elektrischen Verändern der Werte von Widerständen R1, R2 und R3. 5 zeigt eine digitale Lösung, in der tune<3:0> zum Ansteuern von 4 Schaltern in einem Integratoren 24 und 26 verbindenden Widerstandsnetz benutzt wird. Die Widerstandswerte von Widerständen R und/oder R1, R2 und R3 können so gewählt werden, dass über den Bereich von tune<3:0> der ADC ein Mindestausgangssignal bereitstellen wird, wenn der Eichungston tune_wav an den Summierer 28 angelegt wird. Es gibt andere Ausführungsformen zum Realisieren des Verstärkungsbegriffs -g, einschließlich digitalgesteuerter aktiver Schaltungen.
  • In der dargestellten Ausführungsform liegt die Verstärkung -g auf einem Rückkopplungsweg 34 zwischen dem Ausgang des ersten Integrators 24 und dem Eingang des zweiten Integrators 26. In anderen Ausführungsformen kann sich die programmierbare Verstärkungsrückkopplungskomponente zwischen dem Eingang und Ausgang von nur einem der Integratoren 24 oder 26 erstrecken, oder getrennte programmierbare Verstärkungsrückkopplungskomponenten könnten sich zwischen dem Eingang und Ausgang jeweiliger Integratoren 24 und 26 erstrecken. In der dargestellten Ausführungsform wird (Kerbe) notch_en bereitgestellt, um Kerbenpositionierungen bei ZF freizugeben oder zu sperren - wodurch das SQNR des (der) ADC beim Digitalisieren eines abwärtsgewandelten Signals bei ZF während eines Empfangsbetriebs optimiert werden kann, wenn notch_en freigegeben ist, oder die Null beim Digitalisieren von Gleichstrom- (DC - Direct Current) Signalen in anderen Benutzungsweisen im Sendeempfänger für ein optimiertes SQNR auf 0 Hz gelegt werden kann, wenn notch_en gesperrt ist.
  • 6 zeigt die ADC-Ausgangsleistung, wenn ein Eichungston Tune_wav eingespeist wird. Die durch die NTF geformte Quantisierungsrauschleistung ist ebenfalls zusammen mit dem ADC eigenen elektronischen Schaltungsrauschen angezeigt. Die Stellung der NTF-Kerbe wird gemäß dem Verändern des Wertes von tune<3:0> eingestellt. Der Verlauf zeigt ein Gebiet um die Frequenz fNTF herum, wo die Leistung des eingespeisten Eichungstons bedeutsam gedämpft wird, wenn sich die Stellung der Kerbe der Eichungstonfrequenz fZF nähert.
  • Finden des bestimmten Wertes von 0... 15 von tune<3:0>, das diesen Mindestwert erzeugt, kann unter Verwendung eines beliebigen einer Anzahl von Algorithmen durchgeführt werden, wie beispielsweise eines erschöpfenden, linearen, binären oder iterativen Näherungssuchalgorithmus. Lineare, binäre oder iterative Näherungssuchalgorithmen können die Eichungszeit verringern. Die Steuerung 22 kann zum Durchführen eines oder mehrerer dieser Suchalgorithmen ausgebildet sein. Die Suche kann die Kerbe in einem gewünschten Bereich von fZF in Abhängigkeit von der Kernigkeit der Kerbeinstellungsschaltungen verlegen, gezeigt beispielsweise in 4 und 5. Zum Beispiel könnte für einen typischen ZF-Empfänger der in 2 und 3 gezeigten Art mit einem 4-Bit-Abstimmregister die Kerbe trotz Schaltungs-Nichtidealzuständen, Fehlanpassung und oben umrissenen PVT-Schwankungen innerhalb annähernd von 2% von fZF gelegt werden.
  • Es gibt eine Anzahl von Verfahren zum Bewerten des ADC-Ausgangssignals während die Verstärkung -g eingestellt wird.
  • In einer Ausführung wird durch die Steuerung 22 eine diskrete Fouriertransformation (DFT) des Ausgangssignals für den geeichten ADC durchgeführt. Die Steuerung 22 kann den DFT-Bereich bei ZF-Frequenz messen. Der Abstimmungswert tune<3:0> (Code) der die Mindest-ZF-DFT-Leistung (Signalstärke) bereitstellt, kann dann als der gewählt werden, der die Kerbe am besten positioniert.
  • Bei einer weiteren Ausführung wird eine typischerweise in Sendeempfängern bereitgestellte Kanalleistungsschätzerfunktion benutzt - die Empfangssignalstärkeanzeige (RSSI - Received Signal Strength Indication). Die Kanalleistungsschätzerfunktion kann durch die Steuerung 22 ausgeführt werden. Diese wird typischerweise durch Berechnen der Summe der Quadrate der I-Kanal- und Q-Kanal-Signale am Ausgang des Kanalwählfilters 20 durchgeführt. Wiederum kann der Abstimmwert tune<3:0> (Code), der die gemessene Leistung während der Anwendung von Tune_wav minimiert, ausgewählt werden.
  • 7 zeigt ein weiteres kreuzkorrelationsbasierendes Verfahren zum Bestimmen, wenn ein optimaler Wert von Tune gefunden wird. Hier kann eine Steuerung 22" durch einen Prozessor ausgeführt sein, der den Eingangston Tune_wav wie oben beschrieben erzeugt und diesen Ton am Eingang (in_i_0, in_i_1) zum I-Kanal-ADC wie auch am Eingang zum Quantisierer in den Q-Kanal-ADC (wie über einen aktiven Summierer wie in 3) einspeist. Die den durch sel_i<1:0> gesteuerten Schaltern in 3 gleichwertigen Schalter (nicht gezeigt) können zum Abkoppeln der ADC von der Empfängervorstufe und zum Setzen der I-Kanaleingabe auf Tune_wav und der Q-Kanal-ADC-Eingabe auf Gleichtakt-Null benutzt werden. Tune_wav kann wie erwartet im Digitalbereich am Ausgang des I-Kanals erscheinen und durch die NTF am Ausgang des Q-Kanals gedämpft werden. Da die Kerbstelle durch Verändern des Wertes von tune<3:0> wie in der in 3 dargestellten Ausführungsform abgestimmt wird, kann sich der Betrag an Signalinhalt am Q-Kanalausgang verändern, wobei maximale Dämpfung des Signals auftritt, wenn die Kerbfrequenz fZF am nächsten ist. Diese Dämpfung der Kreuzkorrelation kann durch Überwachen des angesammelten Produkts der I- und Q-ADC-Ausgänge erkannt werden. Der Vorgang kann umgekehrt werden, um den I-Kanal-ADC zu eichen, wenn gemeint wird, dass dieser von einer anderen Eichung als der Q-Kanal Nutzen ziehen könnte.
  • Sobald die Eichung abgeschlossen ist kann die Steuerung 22 der 3 oder die Steuerung 22" der 7 den (die) ausgewählten Abstimmwert(e) in einem (nicht gezeigten) batteriebestromten Reservespeicher einschreiben. So kann ADC-Abstimmung wahlweise einmal durchgeführt werden, wobei der (die) Abstimmwert(e) nachfolgend während des Hochfahrens des Empfängers aus batteriebestromtem Reservespeicher wiederhergestellt wird/werden.
  • Wenn andererseits der Empfänger über einen großen Bereich von Betriebstemperaturen fungieren soll, könnte es wünschenswert sein, eine Wiederabstimmung zu planen, wenn bestimmt wird, dass sich die Umgebungstemperatur um mehr als einen Schwellwert von der Temperatur verändert hat, wenn Abstimmung vorher durchgeführt wurde. In diesem Fall kann der gespeicherte Wert für tune<3:0> als Anfangspunkt für eine genaue Suche zum Berücksichtigen von Temperaturschwankung benutzt werden.
  • Die Systeme, Einrichtungen und Verfahren zur Eichung sind oben unter Bezugnahme auf gewisse Ausführungsformen beschrieben. Ein geübter Fachmann wird jedoch erkennen, dass die Grundsätze und Vorteile der Ausführungsformen für alle anderen Systeme, Einrichtungen oder Verfahren mit einem Bedarf an Eichung zum Vermeiden von Quantisierungsrauschen benutzt werden können.
  • Solche Systeme, Einrichtungen und/oder Verfahren können in verschiedenen Elektronikgeräten implementiert sein. Beispiele von Elektronikgeräten können umfassen, sind aber nicht begrenzt auf Verbraucher-Elektronikerzeugnisse, Teile der Verbraucher-Elektronikerzeugnisse, elektronische Testgeräte, drahtlose Kommunikationsinfrastruktur usw. Beispiele der Elektronikgeräte können auch Speicherchips, Speichermodule, Schaltungen optischer Netze oder sonstige Kommunikationsnetze und Plattenlaufwerkschaltungen umfassen. Die Verbraucher-Elektronikerzeugnisse können umfassen, sind aber nicht begrenzt auf Messinstrumente, medizinische Geräte, drahtlose Geräte, ein Mobiltelefon (zum Beispiel ein Smartphone), Zellularfunk-Basisstationen, ein Telefon, einen Fernseher, einen Computer-Monitor, einen Computer, einen Hand-Computer, einen Tablet-Computer, einen persönlichen digitalen Assistenten (PDA), einen Mikrowellenapparat, einen Kühlschrank, ein Stereosystem, einen Kassettenrekorder oder -spieler, einen DVD-Spieler, einen CD-Spieler, einen digitalen Videorecorder (DVR), einen VCR, einen MP3-Spieler, ein Radio, einen Camcorder, eine Kamera, eine digitale Kamera, einen tragbaren Speicherchip, eine Waschmaschine, einen Trockner, einen Waschtrockner, ein Kopiergerät, ein Faksimilegerät, einen Scanner, ein Multifunktions-Peripheriegerät, eine Armbanduhr, eine Uhr usw. Weiterhin kann das Elektronikgerät unfertige Produkte umfassen.
  • Sofern der Zusammenhang nicht deutlich sonstiges erfordert sind in der gesamten Beschreibung und den Ansprüchen die Worte „aufweisen“, „aufweisend“, „enthalten“, „enthaltend“ und dergleichen in einem inklusiven Sinne aufzufassen und nicht in einem exklusiven oder erschöpfenden Sinn; das heißt im Sinn von „aufweisend und nicht begrenzt auf “. Die Worte „angekoppelt“ oder „verbunden“, so wie sie allgemein hier benutzt werden, beziehen sich auf zwei oder mehr Elemente, die entweder direkt verbunden sein können oder über eine oder mehrere Zwischenelemente verbunden sein können. Zusätzlich sollen die Worte „hier“, „über“, „unter“ und Worte ähnlicher Bedeutung bei ihrer Verwendung in der vorliegenden Anmeldung sich auf die vorliegende Anmeldung als Ganzes und nicht auf irgendwelche bestimmten Teile der vorliegenden Anmeldung beziehen. Sofern der Zusammenhang erlaubt können Worte in der Beschreibung bevorzugter Ausführungsformen bei Verwendung der Singular- oder Pluralzahl auch die Plural- bzw. Singularzahl umfassen. Das Wort „oder“ in Bezug auf eine Liste von zwei oder mehr Gegenständen soll alle der nachfolgenden Deutungen des Wortes abdecken: beliebige der Gegenstände in der Liste, alle der Gegenstände in der Liste und jede Kombination der Gegenstände in der Liste. Alle hier bereitgestellten numerischen Werte sollen ähnliche Werte innerhalb eines Messfehlers umfassen.
  • Die Lehren der hier bereitgestellten Erfindungen können auf andere Systeme angewandt werden, nicht unbedingt die oben beschriebenen Systeme. Die Elemente und Handlungen der verschiedenen oben beschriebenen Ausführungsformen können zum Bereitstellen weiterer Ausführungsformen kombiniert werden. Die Handlung der hier besprochenen Verfahren können in jeder Reihenfolge wie zutreffend durchgeführt werden. Weiterhin können die Handlungen der hier besprochenen Verfahren wie zutreffend der Reihe nach oder parallel durchgeführt werden.
  • Während gewisse Ausführungsformen der Erfindungen beschrieben worden sind, sind diese Ausführungsformen nur beispielhafterweise dargestellt und sollen nicht den Schutzumfang der Offenbarung begrenzen. In der Tat können die hier beschriebenen neuartigen Verfahren und Systeme in einer Vielzahl anderer Formen ausgeführt werden. Weiterhin können verschiedene Weglassungen, Ergänzungen und Änderungen an der Form der hier beschriebenen Verfahren und Systeme durchgeführt werden, ohne von dem Sinn der Offenbarung abzuweichen. Die beiliegenden Ansprüche und ihre Entsprechungen sollen solche Formen oder Abänderungen abdecken, die in den Schutzbereich und das Wesen der Offenbarung fallen würden. Dementsprechend ist der Schutzbereich der vorliegenden Erfindungen durch Bezugnahme auf die Ansprüche definiert.

Claims (20)

  1. Analog-Digitalwandler (ADC - Analog to Digital Converter) aufweisend einen Integrator (24, 26), einen Summierer (28) und einen Quantisierer (30), wobei der Integrator einen wählbar mit einem Zwischenfrequenz- (ZF-) Signaleingang verbundenen Eingang und einen mit dem Summierer (28) verbundenen Ausgang aufweist, wobei der Summierer (28) einen mit einem Eingang des Quantisierers (30) verbundenen Eingang aufweist, wobei der Quantisiererausgang betriebsfähig mit einem Anzeiger einer Signalstärke verbunden ist, wobei der Integrator (24, 26) eine programmierbare Verstärkungsrückkopplungskomponente (-g) aufweist und wobei der Integrator ausgebildet ist zum Integrieren eines an dem Zwischenfrequenz-Signaleingang empfangenen Zwischenfrequenzsignals, wobei der Summierer (28) einen synthetisierten Eichungssignaleingang aufweist, wobei der Wert der programmierbaren Verstärkungsrückkopplungskomponente (-g) ausgebildet ist, sich zu verändern, wenn ein synthetisiertes Eichungssignal auf der Zwischenfrequenz an den Summierer (28) angelegt wird, wobei der Signalstärkeanzeiger zum Erkennen eines Wertes der programmierbaren Verstärkungsrückkopplungskomponente (-g), wenn die Signalstärke minimiert ist, und zum entsprechenden Eichen des Analog-Digitalwandlers ausgebildet ist; wobei der Analog-Digitalwandler ausgebildet ist zum wählbaren Abkoppeln des Zwischenfrequenzsignals vom Integrator (24, 26), und wobei die Steuerung in Kommunikation mit dem Analog-Digitalwandler ausgebildet ist zum Bestimmen des ausgewählten Wertes des Abstimmsignals, während das Zwischenfrequenzsignal vom Integrator abgekoppelt ist.
  2. Analog-Digitalwandler nach Anspruch 1, wobei der Signalstärkeanzeiger eine diskrete Fouriertransformations- (DFT-) Komponente aufweist, die zum Ausgeben eines DFT-Bereichswertes auf der ZF ausgebildet ist.
  3. Analog-Digitalwandler nach Anspruch 1, wobei der Signalstärkeanzeiger einen Kanalleistungsschätzer aufweist.
  4. Analog-Digitalwandler nach Anspruch 1, 2 oder 3, wobei die programmierbare Verstärkungsrückkopplungskomponente (-g) ein zwischen den Integriererausgang und den Integrierereingang geschaltetes Netz von Widerständen aufweist.
  5. Analog-Digitalwandler nach Anspruch 4, wobei die Widerstände wählbar gemäß einem programmierbaren Verstärkungswert geschaltet werden.
  6. Analog-Digitalwandler nach Anspruch 4, wobei die Widerstände Varistoren sind, deren Wert entsprechend einem programmierbaren Verstärkungswert eingestellt ist.
  7. Analog-Digitalwandler nach Anspruch 1, 2 oder 3, wobei die programmierbare Verstärkungsrückkopplungskomponente (-g) wenigstens eine digital gesteuerte, zwischen den Integriererausgang und den Integrierereingang geschaltete, aktive Komponente aufweist.
  8. Analog-Digitalwandler nach einem beliebigen vorhergehenden Anspruch, wobei das synthetisierte Eichungssignal ein mehrpegliges diskretwertiges Signal mit mehr als zwei Signalpegeln aufweist.
  9. Analog-Digitalwandler nach einem beliebigen vorhergehenden Anspruch, wobei das synthetisierte Eichungssignal ein quasi sinusförmiges Signal aufweist.
  10. Analog-Digitalwandler nach einem beliebigen vorhergehenden Anspruch, wobei der Analog-Digitalwandler einen CT-ΔΣ- (Continuous Time-Sigma Delta) Analog-Digitalwandler, ferner aufweisend einen zwischen den Quantisiererausgang und den Integrierereingang geschalteten Strom-DAC (IDAC - Current DAC), aufweist.
  11. Analog-Digitalwandler nach einem beliebigen vorhergehenden Anspruch, wobei der Integrator einen Integrator 2. Ordnung aufweist, aufweisend erste und zweite in Reihe geschaltete Integratoren (24, 26), wobei ein Eingang des ersten Integrators (24, 26) mit einem Eingang des Summierers (28) verbunden ist und wobei der programmierbare Rückkopplungsweg (34) einen Ausgang des zweiten Integrators mit einem Eingang des ersten Integrators verbindet.
  12. Analog-Digitalwandler nach einem beliebigen vorhergehenden Anspruch, wobei der programmierbare Rückkopplungsweg (34) ausgebildet ist, wählbar abgetrennt zu werden.
  13. Verfahren zum Eichen eines Analog-Digitalwandler nach Anspruch 1, wobei das Verfahren die Schritte aufweist: Abtrennen des Zwischenfrequenzsignals vom Integrierereingang; Einspeisen des synthetisierten Eichungssignals in den Summierer (28); Verändern des programmierbaren Verstärkungsrückkopplungskomponentenwertes; Messen des Quantisiererausgangssignals, wenn der programmierbare Verstärkungsrückkopplungskomponentenwert verändert wird; und Ermitteln eines programmierbaren Verstärkungsrückkopplungskomponentenwertes, wenn das Quantisiererausgangssignal minimiert ist.
  14. Zwischenfrequenzempfänger (10), aufweisend eine mit einem rauscharmen Verstärker verbundene Antenne, wobei der Verstärker mit einem Ausgang mit einem Mischer (12), ausgebildet zum Mischen eines empfangenen HF-Signals mit einem Lokaloszillator- (LO-) Signal (18) zum Bereitstellen des Zwischenfrequenz- (ZF-) Signals mit einer niedrigeren Frequenz als das empfangene HF-Signal, verbunden ist, und einen Analog-Digitalwandler nach Anspruch 1, ausgebildet zum Umwandeln des ZF-Signals in ein Digitalsignal.
  15. Zwischenfrequenzempfänger (10) aufweisend eine mit einem rauscharmen Verstärker verbundene Antenne, wobei der Verstärker mit einem Ausgang mit einem ZF-Kanal verbunden ist und der ZF-Kanal einen Mischer (12), ausgebildet zum Mischen eines empfangenen HF-Signals mit einem Lokaloszillator- (LO-) Signal (18) zum Bereitstellen des Zwischenfrequenz-(ZF-) Signals mit einer niedrigeren Frequenz als das empfangene HF-Signal, und einen Analog-Digitalwandler nach Anspruch 1, ausgebildet zum Umwandeln des ZF-Signals in ein Digitalsignal umfasst, aufweisend einen Quadratur-LO und jeweilige ZF-Kanäle für einen I-Kanal und einen Q-Kanal.
  16. Sendeempfänger, aufweisend einen Zwischenfrequenzempfänger nach Anspruch 14 oder 15 und einen betriebsfähig mit der Antenne verbundenen Senderweg.
  17. Vorrichtung, aufweisend: einen Zwischenfrequenzempfänger mit einem Zwischenfrequenz-Signaleingang, wobei der Zwischenfrequenzempfänger einen Analog-Digitalwandler (ADC- Analog-to-Digital Converter) aufweist, der Analog-Digitalwandler aufweisend: einen Integrator (24, 26) mit einem Rückkopplungsweg (34) von einem Ausgang des Integrators zu einem Eingang des Integrators, wobei eine Verstärkung des Integrators basierend auf einem für den Rückkopplungsweg bereitgestellten Abstimmsignal programmierbar ist, wobei der Integrator ausgebildet ist zum Integrieren eines an dem Zwischenfrequenz-Signaleingang empfangenen Zwischenfrequenzsignals; und einen Quantisierer (30) in Kommunikation mit dem Integrator (24, 26), wobei der Quantisierer (30) zum Quantisieren eines Analogeingangssignals und Bereitstellen eines Digitalausgangssignals ausgebildet ist; und eine Steuerung in Kommunikation mit dem Analog-Digitalwandler, wobei die Steuerung ausgebildet ist zum: Bereitstellen eines Eichungssignals für den Analog-Digitalwandler; bei Bereitstellung des Eichungssignals für den Analog-Digitalwandler, Einstellen des für den Rückkopplungsweg (34) bereitgestellten Abstimmsignals und Bestimmen eines ausgewählten Wertes des für den Rückkopplungsweg bereitgestellten Abstimmsignals basierend auf einem Ausgangssignal des Analog-Digitalwandlers; und Bereitstellen des ausgewählten Wertes des Abstimmsignals für den Analog-Digitalwandler zum Einstellen eines gewünschten Ortes einer Kerbe in einer Rauschübertragungsfunktion des Analog-Digitalwandlers; wobei der Analog-Digitalwandler ausgebildet ist zum wählbaren Abkoppeln des Zwischenfrequenzsignals vom Integrator (24, 26), und wobei die Steuerung in Kommunikation mit dem Analog-Digitalwandler ausgebildet ist zum Bestimmen des ausgewählten Wertes des Abstimmsignals, während das Zwischenfrequenzsignal vom Integrator abgekoppelt ist.
  18. Vorrichtung nach Anspruch 17, wobei der Integrator zum Einstellen der Verstärkung durch Einstellen einer Impedanz auf dem Rückkopplungsweg basierend auf dem Abstimmsignal ausgebildet ist.
  19. Vorrichtung nach Anspruch 17 oder 18, wobei der Analog-Digitalwandler ferner einen Summierer (28) aufweist, der zum Empfangen eines Ausgangssignals des Integrators (24, 26) und des Eichungssignals und zum Bereitstellen eines Summiererausgangssignals für den Quantisierer (30) ausgebildet ist.
  20. Vorrichtung nach einem beliebigen der Ansprüche 17 bis 19, wobei die Steuerung zum Bestimmen des ausgewählten Wertes des Abstimmsignals basierend auf einem Mindestleistungspegel des Ausgangs des Analog-Digitalwandlers ausgebildet ist, während das Eichungssignal für den Analog-Digitalwandler bereitgestellt wird.
DE102015110846.1A 2014-07-17 2015-07-06 Analog-Digitalwandler und Verfahren zum Eichen desselben Active DE102015110846B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/334,545 2014-07-17
US14/334,545 US9160356B1 (en) 2014-07-17 2014-07-17 Analog to digital convertor and a method of calibrating same

Publications (2)

Publication Number Publication Date
DE102015110846A1 DE102015110846A1 (de) 2016-01-21
DE102015110846B4 true DE102015110846B4 (de) 2020-08-13

Family

ID=54252789

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015110846.1A Active DE102015110846B4 (de) 2014-07-17 2015-07-06 Analog-Digitalwandler und Verfahren zum Eichen desselben

Country Status (3)

Country Link
US (1) US9160356B1 (de)
CN (1) CN105281766B (de)
DE (1) DE102015110846B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102801424B (zh) * 2012-09-03 2015-06-24 中国科学院微电子研究所 一种Sigma-Delta调制器及模数转换器
US10033401B2 (en) * 2015-04-01 2018-07-24 Tdk Corporation Sigma-delta modulator arrangement, method and control apparatus for calibrating a continuous-time sigma-delta modulator
US10132844B2 (en) * 2015-11-17 2018-11-20 Cirrus Logic, Inc. Current sense amplifier with common mode rejection
US9985671B2 (en) * 2016-01-15 2018-05-29 Avago Technologies General Ip (Singapore) Pte. Ltd. System, device, and method for improving radio performance
US9960785B1 (en) 2017-04-06 2018-05-01 Analog Devices Global Dual-input analog-to-digital converter for improved receiver gain control
US10103744B1 (en) * 2017-04-12 2018-10-16 Analog Devices Global Power scaling a continuous-time delta sigma modulator
US10483023B1 (en) * 2018-06-22 2019-11-19 Futurewei Technologies, Inc. Resistor calibration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242336B1 (en) * 2006-03-06 2007-07-10 Broadcom Corporation Continuous-time delta-sigma ADC for a radio receiver employing 200 kHz IF
EP1980021B1 (de) * 2006-01-25 2009-12-02 Nxp B.V. Zeitkontinuierlicher sigma-delta-analog-digital-wandler mit selbstkalibrierung für kondensator und/oder widerstand für rc-spreizungskompensation
US20120127009A1 (en) * 2009-06-26 2012-05-24 Syntropy Systems, Llc Sampling/Quantization Converters
US20130082766A1 (en) * 2011-10-04 2013-04-04 Yi-Lung Chen Dual mode sigma delta analog to digital converter and circuit using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE344549T1 (de) * 2000-07-07 2006-11-15 Koninkl Philips Electronics Nv Sigma-delta modulator mit einstellbarem rückkopplungsfaktor
DE102005061813B4 (de) * 2005-12-23 2012-10-11 Intel Mobile Communications GmbH Empfängerschaltung
US7466256B2 (en) * 2006-03-31 2008-12-16 Siemens Medical Solutions Usa, Inc. Universal ultrasound sigma-delta receiver path
US7215270B1 (en) 2006-04-10 2007-05-08 Intrinsix Corp. Sigma-delta modulator having selectable OSR with optimal resonator coefficient
US7362252B1 (en) * 2007-01-25 2008-04-22 Mstar Semiconductor, Inc. Bandwidth tunable sigma-delta ADC modulator
US8515372B2 (en) * 2008-03-24 2013-08-20 Freescale Semiconductor, Inc. Receiver configurable in a plurality of modes
US7928878B1 (en) * 2009-09-30 2011-04-19 Silicon Laboratories Inc. Analog to digital converter with low out of band peaking
US8519878B2 (en) 2011-06-27 2013-08-27 Broadcom Corporation Multi-mode analog-to-digital converter
US8760330B2 (en) * 2012-01-31 2014-06-24 Intel Mobile Communications GmbH Analog-to-digital converter, signal processor, and method for analog-to-digital conversion

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1980021B1 (de) * 2006-01-25 2009-12-02 Nxp B.V. Zeitkontinuierlicher sigma-delta-analog-digital-wandler mit selbstkalibrierung für kondensator und/oder widerstand für rc-spreizungskompensation
US7242336B1 (en) * 2006-03-06 2007-07-10 Broadcom Corporation Continuous-time delta-sigma ADC for a radio receiver employing 200 kHz IF
US20120127009A1 (en) * 2009-06-26 2012-05-24 Syntropy Systems, Llc Sampling/Quantization Converters
US20130082766A1 (en) * 2011-10-04 2013-04-04 Yi-Lung Chen Dual mode sigma delta analog to digital converter and circuit using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SILVA-MARTINEZ, J. [et al.]: Digital based calibration technique for continuous-time bandpass sigma-delta analog-to-digital converters. In: Analog Integrated Circuits and Signal Processing, Vol. 59, Issue 1, April 2009, S. 91-95 – ISSN 0925-1030, DOI 10.1007/s10470-008-9240-3 *

Also Published As

Publication number Publication date
DE102015110846A1 (de) 2016-01-21
CN105281766A (zh) 2016-01-27
US9160356B1 (en) 2015-10-13
CN105281766B (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
DE102015110846B4 (de) Analog-Digitalwandler und Verfahren zum Eichen desselben
DE102013203182B4 (de) Filter zweiter Ordnung mit Kerbe zur Verwendung in Empfängern zum wirkungsvollen Unterdrücken der Sendersperren
DE69501996T2 (de) Verfahren und vorrichtung zur automatischer verstarkungsregelung und gleidspannungs-offsetunterdruckung in einem quadraturempfanger
DE69525049T2 (de) Verfahren und vorrichtung zur automatischen verstärkungsregelung in einem digitalen empfänger
DE69818916T2 (de) Verfahren zur Abtastung, Abwärtswandlung, und Digitalisierung eines Bandpass-Signals mit Hilfe eines digitalen Prädiktionscodierers
US7937058B2 (en) Controlling the bandwidth of an analog filter
DE102015109028B4 (de) Empfänger mit niedriger Zwischenfrequenz
DE60038178T2 (de) Frequenzumsetzer unter verwendung eines aperiodischen überlagerungsoszillatorsignals
DE102016007284B4 (de) Verringern der Verzerrungen in einem Analog-Digital-Wandler
DE102012021659B4 (de) Multimode-analog-digital-wandler
DE60032116T2 (de) Rundfunkempfänger
DE102010060183A1 (de) Datenumsetzer mit einem passiven Filter
US20070129041A1 (en) Receiver
DE102018108128B4 (de) Doppeleingangs-Analog-Digital-Wandler für eine verbesserte Empfängerverstärkungssteuerung
EP1586167B1 (de) Vorrichtung und verfahren zum abw rtsmischen eines eingangss ignals in ein ausgangssignal
DE112013002318T5 (de) Gütefaktorabstimmung für LC-Schaltungen und Frequenzabstimmung für LC-Schaltungen
DE3236162A1 (de) Selbstabgleichender schmalbandempfaenger
DE102010013347B4 (de) Auf einem Phasenregelkreis basierende Abstimmung eines einstellbaren Filters
US20090102546A1 (en) Composite band-pass filter and method of filtering quadrature signals
DE102018132728B4 (de) Verfahren und vorrichtung zur temperaturkompensation für datenwandler für automobilanwendungen
DE112017000922T5 (de) Digitalintensiver hybrid-adc/filter für adaptive funk-front-ends ohne rauscharmen verstärker
DE102008064744B3 (de) Empfängeranordnung
DE69325481T2 (de) Verfahren und Apparat zur Verbesserung der Breitbanddetektion eines Tones
DE10208415B4 (de) Verstärkungsregelung in WLAN-Geräten
DE602004010669T2 (de) Empfänger zum empfang von frequenzsignalen unter verwendung von delta-sigma-modulatoren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: ANALOG DEVICES INTERNATIONAL UNLIMITED COMPANY, IE

Free format text: FORMER OWNER: ANALOG DEVICES GLOBAL, HAMILTON, BM