DE102015110846A1

DE102015110846A1 - Analog-Digitalwandler und Verfahren zum Eichen desselben

Info

Publication number: DE102015110846A1
Application number: DE102015110846.1A
Authority: DE
Inventors: Niall Kevin Kearney; Keith O'Donoghue; Hongxing Li
Original assignee: Analog Devices Global ULC
Current assignee: Analog Devices International ULC
Priority date: 2014-07-17
Filing date: 2015-07-06
Publication date: 2016-01-21
Anticipated expiration: 2035-07-07
Also published as: DE102015110846B4; US9160356B1; CN105281766A; CN105281766B

Abstract

Ein Analog-Digitalwandler (ADC) weist einen Integrator mit einem wählbar mit einem Zwischenfrequenz-(ZF-)Signaleingang verbundenen Eingang und einem mit einem Summierer verbundenen Ausgang auf. Der Summierer ist mit einem Ausgang mit einem Eingang eines Quantisierers verbunden, wobei der Quantisiererausgang betriebsfähig mit einem Signalstärkeanzeiger verbunden ist. Der Integrator weist eine programmierbare Verstärkungsrückkopplungskomponente auf. Der Summierer weist einen Eingang für ein synthetisiertes Eichungssignal auf, wobei der Wert der programmierbaren Verstärkungsrückkopplungskomponente ausgebildet ist, sich zu verändern, wenn ein synthetisiertes Eichungssignal auf der Zwischenfrequenz an den Summierer angelegt wird. Der Signalstärkeanzeiger ist ausgebildet zum Erkennen eines Wertes der programmierbaren Verstärkungsrückkopplungskomponente, wenn die Signalstärke minimiert ist, und zum entsprechenden Eichen des ADC.

Description

Gebiet
Die vorliegende Offenbarung betrifft einen Analog-Digitalwandler (ADC – Analog to Digital Converter) und ein Verfahren zum Eichen desselben.
Hintergrund
Hochfrequenz-(HF-)Sendeempfänger niedriger Leistung gewinnen zunehmend an Bedeutung für eine Vielzahl von drahtlosen Kommunikationsnetzen einschließlich von drahtloser Zeitzählung, Heimautomatisierung, drahtloser Alarmmelder und Sensorennetze.
Ein Merkmal solcher Systeme ist ein Erfordernis niedriger Bandbreite für die verschiedenen drahtlosen Sensoren und Signalgeberknoten auf dem Netz. Zum Beispiel können in diesem System arbeitende HF-Empfangskanäle Schmalbandbetrieb irgendwo im Bereich von zum Beispiel 5 KHz bis 50 KHz erwünschen und dabei hohe Leistungsempfindlichkeit, Nachbarkanalabweisung und Spezifikationen geringer aktiver Leistung bewahren.
Eine gebräuchliche Art von in diesen Systemen eingesetztem Empfänger weist einen Zwischenfrequenz-(ZF-)Empfänger auf und diese enthalten typischerweise einen Analog-Digitalwandler (ADC – Analog to Digital Converter) auf dem Empfangsweg.
Für die Übertragungsfunktion des Quantisierungsrauschens des ADC kann der Begriff „Rauschübertragungsfunktion” (NTF – Noise Transfer Function) benutzt werden. Wenn die NTF eine Kerbe in der Übertragungsfunktion aufweist, dann wird das Quantisierungsrauschen des ADC Dämpfung am ADC-Ausgang im Gebiet um die Kerbfrequenz herum erfahren, wobei maximale Dämpfung bei der Kerbfrequenz selbst auftritt.
Es ist bekannt, dass durch Anordnen der NTF-Kerbe bei ZF das Verhältnis Signal zu Quantisierungsrauschen (SQNR – Signal to Quantization Noise Ratio) erhöht wird, ohne zum Beispiel das ADC-Überabtastungsverhältnis, die Abtasttaktfrequenz oder Modulatorordnung erhöhen zu müssen. Genaues Orten der NTF-Kerbe auf ZF, besonders in CT-∆Σ-ADC (Continuous-Time Sigma-Delta ADC) unterliegt Herstellungs- und Temperaturschwankungen und es ist daher ein Verfahren zur autonomen Eichung erwünscht.
Kurze Beschreibung
Eine Ausführungsform der vorliegenden Ausführungsform stellt einen Analog-Digitalwandler (ADC – Analog to Digital Converter) aufweisend einen Integrator mit einem wählbar mit einem Zwischenfrequenz-(ZF-)Signaleingang verbundenen Eingang und einem mit einem Summierer verbundenen Ausgang bereit. Der Summierer ist mit einem Ausgang mit einem Eingang eines Quantisierers verbunden, wobei der Quantisiererausgang funktionsmäßig mit einem Signalstärkeanzeiger verbunden ist. Der Integrator weist eine programmierbare Verstärkungsrückkopplungskomponente auf. Der Summierer weist einen synthetisierten Eichungssignaleingang auf, wobei der Wert der programmierbaren Verstärkungsrückkopplungskomponente ausgebildet ist, sich zu verändern, wenn ein synthetisiertes Eichungssignal auf der Zwischenfrequenz an den Summierer angelegt wird. Der Signalstärkeanzeiger ist ausgebildet zum Erkennen eines Wertes der programmierbaren Verstärkungsrückkopplungskomponente, wenn die Signalstärke minimiert ist, und zum entsprechenden Eichen des ADC.
Die Kerbe in der ADC NTF kann zum Filtern von In-Band-Quantisierungsrauschen zum Verbessern von ADC SQNR und damit Maximieren der ADC-Leistung in einem ZF-Empfängerkanal benutzt werden. Anordnen der NTF-Kerbe bei f_ZF kann bedeutende Verbesserungen in der ADC-Leistung in einem Schmalfrequenzband um f_ZF ergeben.
In einigen Ausführungsformen weist der ADC einen CT-∆Σ-(Continuous Time-Sigma Delta)ADC auf.
Durch Eichung kann der ADC Schwankungen in der Kerbfrequenz aufgrund von Leitungs-Nichtidealzuständen, Fehlanpassung und Verfahrens-, Spannungs- und Temperatur-(PVT – Process, Voltage and Temperature)Schwankungen aufnehmen, die ansonsten die ADC-Leistung bedeutend abwerten könnten.
Die Eichung kann die NTF-Kerbe so nahe wie möglich zur f_ZF legen. Mit einem am Eingang zum Quantisierer eingespeisten Eichungston kann ein Suchalgorithmus die Kerbe bei ADC-Start auf f_ZF legen, innerhalb der in der NTF-Koeffizienteneinstellung ermöglichten Auflösung.
In einem weiteren Aspekt ist ein Verfahren zum Eichen eines Analog-Digitalwandlers nach einer Ausführungsform der vorliegenden Erfindung vorgesehen.
In noch einem weiteren Aspekt ist ein Zwischenfrequenz-(ZF-)Empfänger mit einem Analog-Digitalwandler nach einer Ausführungsform der vorliegenden Erfindung vorgesehen.
Der Empfänger ist vorzugsweise ein Schmalband-(5 KHz bis 50 KHz)Empfänger niederer ZF (80 KHz bis 200 KHz).
In weiteren Aspekten ist ein Sendempfänger mit einem Zwischenfrequenzempfänger nach einer Ausführungsform der Erfindung vorgesehen.
Kurze Beschreibung der Zeichnungen
Es werden nun Ausführungsformen der Erfindung beispielhafterweise unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben, in denen:
1 Ausgangs-SQNR über ZF-Frequenz für zunehmenden Kerbstellenfehler vom Idealwert zeigt;
2 einen ZF-I/Q-Empfänger nach einer Ausführungsform der vorliegenden Erfindung zeigt;
3 einen CT-∆Σ-ADC mit Kerbfilter zur Verwendung im Empfänger der 2 ausführlich zeigt;
4 und 5 Schaltungen darstellen, die Einstellungen der Rückkopplungswegparameter der 6 erlauben;
6 die Auswirkung des Veränderns der Rückkopplungswegparameter im Empfänger der 2 auf die Quantisierer-NTF zeigt; und
7 ein kreuzkorrelationsbasierendes Eichungsverfahren zur Verwendung in einem Empfänger der in 2 gezeigten Art darstellt.
Beschreibung gewisser Ausführungsformen
Jede Abweichung in der Frequenz der Kerbe in der ADC-NTF vom Idealwert kann einen bedeutenden Verlust im Ausgangs-SQNR des ADC verursachen und daher die Gesamtempfängerleistung verschlechtern. 1 zeigt die Auswirkung auf das ADC-SQNR in einer 5 KHz Bandbreite mit einem Fehler in der NTF-Kerbstelle von ±5 bis ±20% in Bezug auf die ideale Kerbstelle bei f_ZF. Es ist klar, dass selbst für eine relativ geringe ±5% Abweichung der Kerbfrequenz eine 3-dB-Verringerung im ADC-SQNR bei f_ZF = 200 KHz erfahren wird. für eine ±10% Abweichung der Kerbfrequenz wird ein Verlust von beinah 4 dB im Ausgangs-SQNR für alle f_ZF > 170 KHz gemessen.
Es gibt viele Faktoren, die einen Einfluss auf die Endstelle der Kerbe in der NTF ausüben können und viele dieser sind in einer abschließenden Schaltungsausführung nicht unbedingt wohl kontrolliert. Wie man erkennen wird ist das Garantieren der Stelle der Kerbe innerhalb von beispielsweise 5% bei solchen Schaltungs-Nichtidealzuständen, Fehlanpassung und PVT-Schwankungen (PVT = Process, Voltage and Temperature) äußerst schwierig.
Es ist eine Aufgabe der vorliegenden Offenbarung, einen ADC bereitzustellen, bei dem die Kerbe innerhalb eines gegebenen Bereichs der Zwischenfrequenz positioniert werden kann, um ADC-Leistung trotz solcher Nichtidealzustände, Fehlanpassungen und Schwankungen zu verbessern.
Nunmehr auf 2 bezugnehmend ist dort ein Blockschaltbild eines Zwischenfrequenz-(ZF-)Empfängers 10 mit gleichphasigen (I) und quadraturphasigen (Q) Signalwegen nach einer Ausführungsform der vorliegenden Erfindung dargestellt.
Der Empfänger 10 weist einen rauscharmen Verstärker LNA (Low Noise Amplifier) auf gefolgt von einem I/Q-Mischer 12, 14, 16, der das ankommende HF-Signal unter Verwendung eines Lokaloszillators 18 auf einen I- und Q-Signalweg herabwandelt. Zum Auswählen des ZF-Bandes wird ein reales Bandpass-Analogfilter (FILT) benutzt und ist von einem Verstärker mit programmierbarer Verstärkung (PGA – Programmable Gain Amplifier) und einem CT-∆Σ-(Continuous Time-Delta Sigma-)Analog-Digitalwandler (ADC – Analog to Digital Converter) gefolgt, der das ZF-Signal vor weiterer Digitalfilterung, Abwärtsabtasten und Umwandlung in Basisband in Block 20 und danach Demodulation in einer Steuerung 22 digitalisiert.
3 zeigt ausführlicher einen beispielhaften Tiefpass-CT-∆Σ ADC 2. Ordnung des ZF-Empfängers 10 der 2. Die Struktur 2. Ordnung weist zwei Integratoren 24, 26 auf, einen aktiven Summierer 28, einen ADC-Quantisierer 30 und einen Strom-Digital-Analogwandler (IDAC – Current Digital to Analog Converter) 32, die einen Rückkopplungsweg bereitstellen. Der Begriff „Rauschübertragungsfunktion” (NTF – Noise Transfer Function) kann sich auf die Übertragungsfunktion des ADC-Quantisierers 30 vom Quantisierereingang (q_in) zum ADC-Ausgang (out_i) beziehen. Wenn die NTF eine Kerbe in der Übertragungsfunktion aufweist, dann kann ein eingespeistes Signal bei q_in infolge dessen Dämpfung am ADC-Ausgang im Gebiet um die Kerbfrequenz herum erfahren, wobei die maximale Dämpfung bei der Kerbfrequenz selbst auftritt. In der in 3 gezeigten Struktur 2. Ordnung werden die NTF-Nullen von ihrer Vorgabestelle bei Gleichstrom durch Einfügen eines zusätzlichen Rückkopplungsweges 34 mit einer programmierbaren Verstärkungsrückkopplungskomponente (gain) ‘–g’ vom Ausgang des zweiten Integrators 26 zum Eingang des ersten Integrators 24 verschoben. Zusammen können der erste Integrator 24, der zweite Integrator 26 und der Rückkopplungsweg 34 als ein Integrator bezeichnet werden.
In der dargestellten Ausführungsform wird die Stelle der Kerbe in der NTF jedes ADC-Quantisierers 30 unter Verwendung eines programmierbaren Wertes eines Rückkopplungsparameters eingestellt, der die Verstärkung –g zum Verschieben der Null in der NTF von 0 Hz (Gleichstrom) zu einer gewünschten Kerbfrequenz einstellt.
Der I-Kanal-ADC und Q-Kanal-ADC weisen jeweils eine Anzahl zusätzlicher Eingänge auf, die die jeweiligen ADC mit der Empfängersteuerung 22 verbinden:
Sel_i trennt die ADC-Eingänge in_i_0 und in_i_1 von der ZF-Vorstufe des Empfängers und entkoppelt damit den ADC von jeder HF-Signaleingabe während der Eichung. Ähnlicherweise wird Sel_q (nicht gezeigt) für den Q-Kanal-ADC bereitgestellt. Ein besonderer Vorteil dieses Ansatzes ist, dass er ermöglicht, dass Eichung des Vorstufen-PLL-Teils des Empfängers parallel zur Kerbeichung der ADC ausgeführt wird. In der vorliegenden Ausführungsform werden der I-Kanal-ADC und der Q-Kanal-ADC jeweils getrennt und sequenziell geeicht, aber natürlich könnte, wenn die Eichungsgeschwindigkeit Priorität gegenüber der Verarbeitung von Ressourcen hätte, dies parallel geschehen.
In der Ausführungsform ist Tune_wav<2:0> ein 8-pegliges (3-Bit-)synthetisiertes quasi sinusförmiges Eichungssignal eingespeist über den aktiven Summierer 28 am Eingang zum ADC-Quantisierer 30. Durch Einspeisen dieses Eichungssignals am Eingang zum ADC-Quantisierer 30 kann er annähernd die gleiche Übertragungsfunktion wie das ADC-Quantisierungsrauschen erfahren, d.h. die NTF. Die gewählte Frequenz ist die ZF-Frequenz des Empfängers und diese wird leicht durch die Steuerung 22 als ein Bruchteil der Abtastrate der f_s des ADC erzeugt. In Variationen der Ausführungsform können andere Formen von Eichungssignal als quasi sinusförmig eingesetzt werden.
In der dargestellten Ausführungsform ist tune<3:0> ein 4-Bit-Bus, der ermöglicht, die Stelle der Kerbe durch Verändern des Wertes der Verstärkung –g einzustellen. in anderen Ausführungsformen können Abstimmdaten jede geeignete Anzahl von Bit aufweisen. 4 zeigt eine passive Ausführungsform zum Realisieren der Verstärkung –g, und wie sie durch Einstellen eines Wertes von Widerstand auf dem Rückkopplungsweg 34 zwischen dem Ausgang des zweiten Integrators 26 und dem Eingang des ersten Integrators 24 eingestellt werden kann, im vorliegenden Fall unter Verwendung des Buswertes von tune<3:0> zum elektrischen Verändern der Werte von Widerständen R1, R2 und R3. 5 zeigt eine digitale Lösung, in der tune<3:0> zum Ansteuern von 4 Schaltern in einem Integratoren 24 und 26 verbindenden Widerstandsnetz benutzt wird. Die Widerstandswerte von Widerständen R und/oder R1, R2 und R3 können so gewählt werden, dass über den Bereich von tune<3:0> der ADC ein Mindestausgangssignal bereitstellen wird, wenn der Eichungston tune_wav an den Summierer 28 angelegt wird. Es gibt andere Ausführungsformen zum Realisieren des Verstärkungsbegriffs –g, einschließlich digitalgesteuerter aktiver Schaltungen.
In der dargestellten Ausführungsform liegt die Verstärkung –g auf einem Rückkopplungsweg 34 zwischen dem Ausgang des ersten Integrators 24 und dem Eingang des zweiten Integrators 26. In anderen Ausführungsformen kann sich die programmierbare Verstärkungsrückkopplungskomponente zwischen dem Eingang und Ausgang von nur einem der Integratoren 24 oder 26 erstrecken, oder getrennte programmierbare Verstärkungsrückkopplungskomponenten könnten sich zwischen dem Eingang und Ausgang jeweiliger Integratoren 24 und 26 erstrecken. In der dargestellten Ausführungsform wird (Kerbe) notch_en bereitgestellt, um Kerbenpositionierungen bei ZF freizugeben oder zu sperren – wodurch das SQNR des (der) ADC beim Digitalisieren eines abwärtsgewandelten Signals bei ZF während eines Empfangsbetriebs optimiert werden kann, wenn notch_en freigegeben ist, oder die Null beim Digitalisieren von Gleichstrom-(DC – Direct Current)Signalen in anderen Benutzungsweisen im Sendeempfänger für ein optimiertes SQNR auf 0 Hz gelegt werden kann, wenn notch_en gesperrt ist.
6 zeigt die ADC-Ausgangsleistung, wenn ein Eichungston Tune_wav eingespeist wird. Die durch die NTF geformte Quantisierungsrauschleistung ist ebenfalls zusammen mit dem ADC eigenen elektronischen Schaltungsrauschen angezeigt. Die Stellung der NTF-Kerbe wird gemäß dem Verändern des Wertes von tune<3:0> eingestellt. Der Verlauf zeigt ein Gebiet um die Frequenz f_NTF herum, wo die Leistung des eingespeisten Eichungstons bedeutsam gedämpft wird, wenn sich die Stellung der Kerbe der Eichungstonfrequenz f_ZF nähert.
Finden des bestimmten Wertes von 0...15 von tune<3:0>, das diesen Mindestwert erzeugt, kann unter Verwendung eines beliebigen einer Anzahl von Algorithmen durchgeführt werden, wie beispielsweise eines erschöpfenden, linearen, binären oder iterativen Näherungssuchalgorithmus. Lineare, binäre oder iterative Näherungssuchalgorithmen können die Eichungszeit verringern. Die Steuerung 22 kann zum Durchführen eines oder mehrerer dieser Suchalgorithmen ausgebildet sein. Die Suche kann die Kerbe in einem gewünschten Bereich von f_ZF in Abhängigkeit von der Kernigkeit der Kerbeinstellungsschaltungen verlegen, gezeigt beispielsweise in 4 und 5. Zum Beispiel könnte für einen typischen ZF-Empfänger der in 2 und 3 gezeigten Art mit einem 4-Bit-Abstimmregister die Kerbe trotz Schaltungs-Nichtidealzuständen, Fehlanpassung und oben umrissenen PVT-Schwankungen innerhalb annähernd von 2% von f_ZF gelegt werden.
Es gibt eine Anzahl von Verfahren zum Bewerten des ADC-Ausgangssignals während die Verstärkung –g eingestellt wird.
In einer Ausführung wird durch die Steuerung 22 eine diskrete Fouriertransformation (DFT) des Ausgangssignals für den geeichten ADC durchgeführt. Die Steuerung 22 kann den DFT-Bereich bei ZF-Frequenz messen. Der Abstimmungswert tune<3:0> (Code) der die Mindest-ZF-DFT-Leistung (Signalstärke) bereitstellt, kann dann als der gewählt werden, der die Kerbe am besten positioniert.
Bei einer weiteren Ausführung wird eine typischerweise in Sendeempfängern bereitgestellte Kanalleistungsschätzerfunktion benutzt – die Empfangssignalstärkeanzeige (RSSI – Received Signal Strength Indication). Die Kanalleistungsschätzerfunktion kann durch die Steuerung 22 ausgeführt werden. Diese wird typischerweise durch Berechnen der Summe der Quadrate der I-Kanal- und Q-Kanal-Signale am Ausgang des Kanalwählfilters 20 durchgeführt. Wiederum kann der Abstimmwert tune<3:0> (Code), der die gemessene Leistung während der Anwendung von Tune_wav minimiert, ausgewählt werden.
7 zeigt ein weiteres kreuzkorrelationsbasierendes Verfahren zum Bestimmen, wenn ein optimaler Wert von Tune gefunden wird. Hier kann eine Steuerung 22’’ durch einen Prozessor ausgeführt sein, der den Eingangston Tune_wav wie oben beschrieben erzeugt und diesen Ton am Eingang (in_i_0, in_i_1) zum I-Kanal-ADC wie auch am Eingang zum Quantisierer in den Q-Kanal-ADC (wie über einen aktiven Summierer wie in 3) einspeist. Die den durch sel_i<1:0> gesteuerten Schaltern in 3 gleichwertigen Schalter (nicht gezeigt) können zum Abkoppeln der ADC von der Empfängervorstufe und zum Setzen der I-Kanaleingabe auf Tune_wav und der Q-Kanal-ADC-Eingabe auf Gleichtakt-Null benutzt werden. Tune_wav kann wie erwartet im Digitalbereich am Ausgang des I-Kanals erscheinen und durch die NTF am Ausgang des Q-Kanals gedämpft werden. Da die Kerbstelle durch Verändern des Wertes von tune<3:0> wie in der in 3 dargestellten Ausführungsform abgestimmt wird, kann sich der Betrag an Signalinhalt am Q-Kanalausgang verändern, wobei maximale Dämpfung des Signals auftritt, wenn die Kerbfrequenz f_ZF am nächsten ist. Diese Dämpfung der Kreuzkorrelation kann durch Überwachen des angesammelten Produkts der I- und Q-ADC-Ausgänge erkannt werden. Der Vorgang kann umgekehrt werden, um den I-Kanal-ADC zu eichen, wenn gemeint wird, dass dieser von einer anderen Eichung als der Q-Kanal Nutzen ziehen könnte.
Sobald die Eichung abgeschlossen ist kann die Steuerung 22 der 3 oder die Steuerung 22” der 7 den (die) ausgewählten Abstimmwert(e) in einem (nicht gezeigten) batteriebestromten Reservespeicher einschreiben. So kann ADC-Abstimmung wahlweise einmal durchgeführt werden, wobei der (die) Abstimmwert(e) nachfolgend während des Hochfahrens des Empfängers aus batteriebestromtem Reservespeicher wiederhergestellt wird/werden.
Wenn andererseits der Empfänger über einen großen Bereich von Betriebstemperaturen fungieren soll, könnte es wünschenswert sein, eine Wiederabstimmung zu planen, wenn bestimmt wird, dass sich die Umgebungstemperatur um mehr als einen Schwellwert von der Temperatur verändert hat, wenn Abstimmung vorher durchgeführt wurde. In diesem Fall kann der gespeicherte Wert für tune<3:0> als Anfangspunkt für eine genaue Suche zum Berücksichtigen von Temperaturschwankung benutzt werden.
Die Systeme, Einrichtungen und Verfahren zur Eichung sind oben unter Bezugnahme auf gewisse Ausführungsformen beschrieben. Ein geübter Fachmann wird jedoch erkennen, dass die Grundsätze und Vorteile der Ausführungsformen für alle anderen Systeme, Einrichtungen oder Verfahren mit einem Bedarf an Eichung zum Vermeiden von Quantisierungsrauschen benutzt werden können.
Solche Systeme, Einrichtungen und/oder Verfahren können in verschiedenen Elektronikgeräten implementiert sein. Beispiele von Elektronikgeräten können umfassen, sind aber nicht begrenzt auf Verbraucher-Elektronikerzeugnisse, Teile der Verbraucher-Elektronikerzeugnisse, elektronische Testgeräte, drahtlose Kommunikationsinfrastruktur usw. Beispiele der Elektronikgeräte können auch Speicherchips, Speichermodule, Schaltungen optischer Netze oder sonstige Kommunikationsnetze und Plattenlaufwerkschaltungen umfassen. Die Verbraucher-Elektronikerzeugnisse können umfassen, sind aber nicht begrenzt auf Messinstrumente, medizinische Geräte, drahtlose Geräte, ein Mobiltelefon (zum Beispiel ein Smartphone), Zellularfunk-Basisstationen, ein Telefon, einen Fernseher, einen Computer-Monitor, einen Computer, einen Hand-Computer, einen Tablet-Computer, einen persönlichen digitalen Assistenten (PDA), einen Mikrowellenapparat, einen Kühlschrank, ein Stereosystem, einen Kassettenrekorder oder -spieler, einen DVD-Spieler, einen CD-Spieler, einen digitalen Videorecorder (DVR), einen VCR, einen MP3-Spieler, ein Radio, einen Camcorder, eine Kamera, eine digitale Kamera, einen tragbaren Speicherchip, eine Waschmaschine, einen Trockner, einen Waschtrockner, ein Kopiergerät, ein Faksimilegerät, einen Scanner, ein Multifunktions-Peripheriegerät, eine Armbanduhr, eine Uhr usw. Weiterhin kann das Elektronikgerät unfertige Produkte umfassen.
Sofern der Zusammenhang nicht deutlich sonstiges erfordert sind in der gesamten Beschreibung und den Ansprüchen die Worte „aufweisen“, „aufweisend“, „enthalten“, „enthaltend“ und dergleichen in einem inklusiven Sinne aufzufassen und nicht in einem exklusiven oder erschöpfenden Sinn; das heißt im Sinn von „aufweisend und nicht begrenzt auf“. Die Worte „angekoppelt“ oder „verbunden“, so wie sie allgemein hier benutzt werden, beziehen sich auf zwei oder mehr Elemente, die entweder direkt verbunden sein können oder über eine oder mehrere Zwischenelemente verbunden sein können. Zusätzlich sollen die Worte „hier“, „über“, „unter“ und Worte ähnlicher Bedeutung bei ihrer Verwendung in der vorliegenden Anmeldung sich auf die vorliegende Anmeldung als Ganzes und nicht auf irgendwelche bestimmten Teile der vorliegenden Anmeldung beziehen. Sofern der Zusammenhang erlaubt können Worte in der Beschreibung bevorzugter Ausführungsformen bei Verwendung der Singular- oder Pluralzahl auch die Plural- bzw. Singularzahl umfassen. Das Wort „oder“ in Bezug auf eine Liste von zwei oder mehr Gegenständen soll alle der nachfolgenden Deutungen des Wortes abdecken: beliebige der Gegenstände in der Liste, alle der Gegenstände in der Liste und jede Kombination der Gegenstände in der Liste. Alle hier bereitgestellten numerischen Werte sollen ähnliche Werte innerhalb eines Messfehlers umfassen.
Die Lehren der hier bereitgestellten Erfindungen können auf andere Systeme angewandt werden, nicht unbedingt die oben beschriebenen Systeme. Die Elemente und Handlungen der verschiedenen oben beschriebenen Ausführungsformen können zum Bereitstellen weiterer Ausführungsformen kombiniert werden. Die Handlung der hier besprochenen Verfahren können in jeder Reihenfolge wie zutreffend durchgeführt werden. Weiterhin können die Handlungen der hier besprochenen Verfahren wie zutreffend der Reihe nach oder parallel durchgeführt werden.
Während gewisse Ausführungsformen der Erfindungen beschrieben worden sind, sind diese Ausführungsformen nur beispielhafterweise dargestellt und sollen nicht den Schutzumfang der Offenbarung begrenzen. In der Tat können die hier beschriebenen neuartigen Verfahren und Systeme in einer Vielzahl anderer Formen ausgeführt werden. Weiterhin können verschiedene Weglassungen, Ergänzungen und Änderungen an der Form der hier beschriebenen Verfahren und Systeme durchgeführt werden, ohne von dem Sinn der Offenbarung abzuweichen. Die beiliegenden Ansprüche und ihre Entsprechungen sollen solche Formen oder Abänderungen abdecken, die in den Schutzbereich und das Wesen der Offenbarung fallen würden. Dementsprechend ist der Schutzbereich der vorliegenden Erfindungen durch Bezugnahme auf die Ansprüche definiert.

Claims

Analog-Digitalwandler (ADC – Analog to Digital Converter) aufweisend einen Integrator, einen Summierer und einen Quantisierer, wobei der Integrator einen wählbar mit einem Zwischenfrequenz-(ZF-)Signaleingang verbundenen Eingang und einen mit dem Summierer verbundenen Ausgang aufweist, wobei der Summierer einen mit einem Eingang eines Quantisierers verbundenen Eingang aufweist, wobei der Quantisiererausgang betriebsfähig mit einem Anzeiger einer Signalstärke verbunden ist, wobei der Integrator eine programmierbare Verstärkungsrückkopplungskomponente aufweist, wobei der Summierer einen synthetisierten Eichungssignaleingang aufweist, wobei der Wert der programmierbaren Verstärkungsrückkopplungskomponente ausgebildet ist, sich zu verändern, wenn ein synthetisiertes Eichungssignal auf der Zwischenfrequenz an den Summierer angelegt wird, wobei der Signalstärkeanzeiger zum Erkennen eines Wertes der programmierbaren Verstärkungsrückkopplungskomponente, wenn die Signalstärke minimiert ist, und zum entsprechenden Eichen des ADC ausgebildet ist.
ADC nach Anspruch 1, wobei der Signalstärkeanzeiger eine diskrete Fouriertransformations-(DFT-)Komponente aufweist, die zum Ausgeben eines DFT-Bereichswertes auf der ZF ausgebildet ist.
ADC nach Anspruch 1, wobei der Signalstärkeanzeiger einen Kanalleistungsschätzer aufweist.
ADC nach Anspruch 1, 2 oder 3, wobei die programmierbare Verstärkungsrückkopplungskomponente ein zwischen den Integriererausgang und den Integrierereingang geschaltetes Netz von Widerständen aufweist.
ADC nach Anspruch 4, wobei die Widerstände wählbar gemäß einem programmierbaren Verstärkungswert geschaltet werden.
ADC nach Anspruch 4, wobei die Widerstände Varistoren sind, deren Wert entsprechend einem programmierbaren Verstärkungswert eingestellt ist.
ADC nach Anspruch 1, 2 oder 3, wobei die programmierbare Verstärkungsrückkopplungskomponente wenigstens eine digital gesteuerte, zwischen den Integriererausgang und den Integrierereingang geschaltete, aktive Komponente aufweist.
ADC nach einem beliebigen vorhergehenden Anspruch, wobei das synthetisierte Eichungssignal ein mehrpegliges diskretwertiges Signal mit mehr als zwei Signalpegeln aufweist.
ADC nach einem beliebigen vorhergehenden Anspruch, wobei das synthetisierte Eichungssignal ein quasi sinusförmiges Signal aufweist.
ADC nach einem beliebigen vorhergehenden Anspruch, wobei der ADC einen CT-∆Σ-(Continuous Time-Sigma Delta)ADC, ferner aufweisend einen zwischen den Quantisiererausgang und den Integrierereingang geschalteten Strom-DAC (IDAC – Current DAC), aufweist.
ADC nach einem beliebigen vorhergehenden Anspruch, wobei der Integrator einen Integrator 2. Ordnung aufweist, aufweisend erste und zweite in Reihe geschaltete Integratoren, wobei ein Eingang des ersten Integrators mit einem Eingang des Summierers verbunden ist und wobei der programmierbare Rückkopplungsweg einen Ausgang des zweiten Integrators mit einem Eingang des ersten Integrators verbindet.
ADC nach einem beliebigen vorhergehenden Anspruch, wobei der programmierbare Rückkopplungsweg ausgebildet ist, wählbar abgetrennt zu werden.
Verfahren zum Eichen eines ADC nach Anspruch 1, wobei das Verfahren die Schritte aufweist: Abtrennen des Zwischenfrequenzsignals vom Integrierereingang; Einspeisen des synthetisierten Eichungssignals in den Summierer; Verändern des programmierbaren Verstärkungsrückkopplungskomponentenwertes; Messen des Quantisiererausgangssignals, wenn der programmierbare Verstärkungsrückkopplungskomponentenwert verändert wird; und Ermitteln eines programmierbaren Verstärkungsrückkopplungskomponentenwertes, wenn das Quantisiererausgangssignal minimiert ist.
Zwischenfrequenzempfänger, aufweisend eine mit einem rauscharmen Verstärker verbundene Antenne, wobei der Verstärker mit einem Ausgang mit einem Mischer, ausgebildet zum Mischen eines empfangenen HF-Signals mit einem Lokaloszillator-(LO-)Signal zum Bereitstellen des Zwischenfrequenz-(ZF-)Signals mit einer niedrigeren Frequenz als das empfangene HF-Signal, verbunden ist, und einen ADC nach Anspruch 1, ausgebildet zum Umwandeln des ZF-Signals in ein Digitalsignal.
Empfänger, aufweisend einen Quadratur-LO und jeweilige IQ-ZF-Kanäle nach Anspruch 14.
Sendeempfänger, aufweisend einen ZF-Empfänger nach Anspruch 14 oder 15 und einen betriebsfähig mit der Antenne verbundenen Senderweg.
Einrichtung, aufweisend: einen Analog-Digitalwandler (ADC – Analog-to-Digital Converter), aufweisend: einen Integrator mit einem Rückkopplungsweg von einem Ausgang des Integrators zu einem Eingang des Integrators, wobei eine Verstärkung des Integrators basierend auf einem für den Rückkopplungsweg bereitgestellten Abstimmsignal programmierbar ist; und einen Quantisierer in Kommunikation mit dem Integrator, wobei der Quantisierer zum Quantisieren eines Analogeingangssignals und Bereitstellen eines Digitalausgangssignals ausgebildet ist; und eine Steuerung in Kommunikation mit dem ADC, wobei die Steuerung ausgebildet ist zum: Bereitstellen eines Eichungssignals für den ADC; bei Bereitstellung des Eichungssignals für den ADC, Einstellen des für den Rückkopplungsweg bereitgestellten Abstimmsignals und Bestimmen eines ausgewählten Wertes des für den Rückkopplungsweg bereitgestellten Abstimmsignals basierend auf einem Ausgangssignal des ADC; und Bereitstellen des ausgewählten Wertes des Abstimmsignals für den ADC zum Einstellen eines gewünschten Ortes einer Kerbe in einer Rauschübertragungsfunktion des ADC.
Gerät nach Anspruch 17, wobei der Integrator zum Einstellen der Verstärkung durch Einstellen einer Impedanz auf dem Rückkopplungsweg basierend auf dem Abstimmsignal ausgebildet ist.
Gerät nach Anspruch 17 oder 18, wobei der ADC ferner einen Summierer aufweist, der zum Empfangen eines Ausgangssignals des Integrators und des Eichungssignals und zum Bereitstellen eines Summiererausgangssignals für den Quantisierer ausgebildet ist.
Gerät nach einem beliebigen der Ansprüche 17 bis 19, wobei das Gerät einen Zwischenfrequenzempfänger aufweist, der den ADC aufweist, und der Integrator zum Integrieren eines Zwischenfrequenzsignals ausgebildet ist.
Gerät nach Anspruch 20, wobei der ADC zum wählbaren Abkoppeln des Zwischenfrequenzsignals vom Integrator ausgebildet ist und wobei die Steuerung zum Bestimmen des ausgewählten Wertes des Abstimmsignals ausgebildet ist, während das Zwischensignal vom Integrator abgekoppelt ist.
Gerät nach einem beliebigen der Ansprüche 17 bis 21, wobei die Steuerung zum Bestimmen des ausgewählten Wertes des Abstimmsignals basierend auf einem Mindestleistungspegel des Ausgangs des ADC ausgebildet ist, während das Eichungssignal für den ADC bereitgestellt wird.