DE102014106485A1 - Gehäuseanordnung und Verfahren zum Bilden derselben - Google Patents

Gehäuseanordnung und Verfahren zum Bilden derselben Download PDF

Info

Publication number
DE102014106485A1
DE102014106485A1 DE102014106485.2A DE102014106485A DE102014106485A1 DE 102014106485 A1 DE102014106485 A1 DE 102014106485A1 DE 102014106485 A DE102014106485 A DE 102014106485A DE 102014106485 A1 DE102014106485 A1 DE 102014106485A1
Authority
DE
Germany
Prior art keywords
chip
semiconductor
electrically conductive
housing assembly
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014106485.2A
Other languages
English (en)
Inventor
Gottfried Beer
Daniel Kehrer
Dominic Maier
Ulrich Wachter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014106485A1 publication Critical patent/DE102014106485A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In verschiedenen Ausführungsformen kann eine Gehäuseanordnung vorgesehen sein. Die Gehäuseanordnung kann wenigstens einen Chip (202) aufweisen. Die Gehäuseanordnung kann weiterhin Einkapselungsmaterial (204) aufweisen, das den Chip (202) wenigstens teilweise einkapselt. Die Gehäuseanordnung kann auch eine Umverdrahtungsstruktur (206) über einer ersten Seite (208a) des Chips (202) aufweisen. Die Gehäuseanordnung kann weiterhin eine Metallstruktur (210) über einer zweiten Seite (208b) des Chips (202) aufweisen. Die zweite Seite (208b) kann der ersten Seite (208a) gegenüberliegen. Die Gehäuseanordnung kann zusätzlich eine Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur (212) mit elektrischer Kopplung zur Umverdrahtungsstruktur (206) und Metallstruktur (210) zur Bildung eines Strompfads zwischen der Umverdrahtungsstruktur (206) und der Metallstruktur (210) aufweisen.

Description

  • Verschiedene Ausführungsformen betreffen allgemein Gehäuseanordnungen und Verfahren zum Bilden derselben.
  • Halbleiterchips erfordern häufig eine Abschirmung als Schutz gegen elektromagnetische Störungen. Abschirmung gegen elektromagnetische Störungen ist insbesondere für viele Hochfrequenzanwendungen erforderlich.
  • Eine Möglichkeit besteht darin, das Haltleitersubstrat unter der aktiven Vorrichtung oder Struktur zur Abschirmung bei Chip-Scale-Gehäusen zu verwenden. Dieser Ansatz eignet sich aber möglicherweise wegen starker elektromagnetischer Störungen oder besonders hoher Empfindlichkeit der aktiven Vorrichtung oder Struktur gegenüber elektromagnetischen Störungen nicht.
  • Eine andere Möglichkeit besteht darin, auf der Ebene der Leiterplatte (PCB) einen Metallüberzug über die Vorrichtungen zu bilden. Der Metallüberzug kann zum Beispiel durch Sprühbeschichtung mit leitfähiger Tinte (auf einer Kohlenstoffbasis oder einer Silberbasis) oder durch physikalische Gasphasenabscheidung gebildet werden.
  • Die 1A bis 1D zeigen ein Verfahren zur Bildung eines Gehäuses wie zum Beispiel einer Kugelgitteranordnung. 1A ist eine schematische Darstellung 100a, die eine Querschnittsansicht der Halbleiterchips 102 zeigt, die auf einem Substrat 104 angeordnet sind, das eine Routingstruktur aufweisen kann. Die Routingstruktur kann mehrere Metallisierungsschichten 104a aufweisen, die durch dielektrische Schichten 104b voneinander getrennt sind. Formmaterial 106 kann auf die Halbleiterchips 102 aufgetragen werden. 1B ist eine schematische Darstellung 100b, die eine Querschnittsansicht der in 1A gebildeten Struktur zeigt, bevor sie vereinzelt wird. Vereinzelungsgräben 108 können gebildet werden, um einen Teil der Metallisierung 104a freizulegen (z. B. die Massekontakte). 1C ist eine schematische Darstellung 100c, die eine Querschnittsansicht der in 1B gebildeten Struktur mit Beschichtung durch eine Abschirmschicht 110 zeigt. 1D ist eine schematische Darstellung 100d, die eine Querschnittsansicht der in 1C gebildeten Struktur in Vereinzelung zur Bildung einer Vielzahl von Gehäuseanordnungen 112 zeigt.
  • In verschiedenen Ausführungsformen kann eine Gehäuseanordnung vorgesehen sein. Die Gehäuseanordnung kann wenigstens einen Chip aufweisen. Die Gehäuseanordnung kann ferner Einkapselungsmaterial aufweisen, das den Chip wenigstens teilweise einkapselt. Die Gehäuseanordnung kann auch eine Umverdrahtungsstruktur über einer ersten Seite des Chips aufweisen. Die Gehäuseanordnung kann weiterhin eine Metallstruktur über einer zweiten Seite des Chips aufweisen. Die zweite Seite kann der ersten Seite gegenüberliegen. Die Gehäuseanordnung kann zusätzlich eine Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur mit elektrischer Kopplung zur Umverdrahtungsstruktur und Metallstruktur zur Bildung eines Strompfads zwischen der Umverdrahtungsstruktur und der Metallstruktur aufweisen.
  • In einer Ausgestaltung kann die Umverdrahtungsstruktur eine Mehrschichtstruktur aufweisen. In noch einer Ausgestaltung kann die Mehrschichtstruktur ein Laminat aufweisen. In noch einer Ausgestaltung kann die Mehrschichtstruktur eine Dünnfilmmehrschichtenstruktur aufweisen. In nach einer Ausgestaltung kann die Umverdrahtungsstruktur mit einem Bezugspotenzial gekoppelt sein. In noch einer Ausgestaltung kann die Metallstruktur als Hochfrequenzabschirmstruktur konfiguriert sein. In noch einer Ausgestaltung kann die Metallstruktur die gesamte zweite Seite der Gehäuseanordnung abdecken. In noch einer Ausgestaltung kann die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur Solarsilizium sein. In noch einer Ausgestaltung kann die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur polykristallines Silizium sein. In noch einer Ausgestaltung kann die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur durch Halbleitermasse gebildet sein. In noch einer Ausgestaltung kann die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur in physischer Berührung mit der Umverdrahtungsstruktur und/oder der Metallstruktur sein. In noch einer Ausgestaltung kann die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur wenigstens einen chipexternen Block aufweisen, wobei der wenigstens eine Block ein Halbleitermaterial und/oder ein elektrisch leitendes Kunststoffmaterial aufweisen kann. In noch einer Ausgestaltung kann der wenigstens eine Block eine elektrisch leitende Verbindung zur Metallstruktur und zu einem Bezugspotenzial bereitstellen. In noch einer Ausgestaltung kann der wenigstens eine Block neben dem Chip angeordnet sein. In noch einer Ausgestaltung kann der wenigstens eine Block wenigstens teilweise in einem Randbereich der Gehäuseanordnung angeordnet sein. In noch einer Ausgestaltung kann der wenigstens eine Block wenigstens teilweise in einem Eckenbereich der Gehäuseanordnung angeordnet sein. In noch einer Ausgestaltung kann der wenigstens eine Block eine Vielzahl von Blöcken aufweisen. In noch einer Ausgestaltung können die Blöcke der Vielzahl von Blöcken in jeweiligen Eckenbereichen der Gehäuseanordnung angeordnet sein. In noch einer Ausgestaltung kann die Halbleiterstruktur Silizium aufweisen. In noch einer Ausgestaltung kann das Silizium Silizium aufweisen, ausgewählt aus einer Gruppe bestehend aus: monokristallinem Silizium; polykristallinem Silizium; und amorphem Silizium. In noch einer Ausgestaltung kann der wenigstens eine Chip eine Vielzahl von Chips aufweisen; wobei das Einkapselungsmaterial die Vielzahl der Chips wenigstens teilweise einkapselt; wobei die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur wenigstens einen chipexternen Block aufweist, wobei der wenigstens eine Block ein Halbleitermaterial und/oder ein elektrisch leitendes Kunststoffmaterial aufweist; wobei der Block von der Vielzahl der Chips geteilt wird, um eine Strompfadpluralität für einen gegebenen Chip zu bilden.
  • In verschiedenen Ausführungsformen wird ein Verfahren zur Bildung einer Gehäuseanordnung bereitgestellt, wobei das Verfahren Folgendes aufweist: Bereitstellen wenigstens eines Chips, Einkapseln des Chips, wenigstens teilweise, mit Einkapselungsmaterial; Bilden einer Umverdrahtungsstruktur über einer ersten Seite des Chips; Bilden einer Metallstruktur über einer zweiten Seite des Chips, wobei die zweite Seite der ersten Seite gegenüberliegt; und Bilden einer Halbleiterstruktur und/oder einer elektrisch leitenden Kunststoffstruktur mit elektrischer Kopplung zur Umverdrahtungsschicht und Metallstruktur zur Bildung eines Strompfads zwischen der Umverdrahtungsstruktur und der Metallstruktur.
  • In einer Ausgestaltung kann die Umverdrahtungsstruktur eine Mehrschichtstruktur aufweisen. In noch einer Ausgestaltung kann die Mehrschichtstruktur ein Laminat aufweisen. In noch einer Ausgestaltung kann die Mehrschichtstruktur eine Dünnfilmmehrschichtenstruktur aufweisen. In noch einer Ausgestaltung kann die Umverdrahtungsstruktur mit einem Bezugspotenzial gekoppelt sein. In noch einer Ausgestaltung kann die Metallstruktur als Hochfrequenzabschirmstruktur konfiguriert sein.
  • In verschiedenen Ausführungsformen wird eine Gehäuseanordnung bereitgestellt, die Folgendes aufweist: wenigstens einen Chip, wenigstens ein Halbleitermassestück an einer Gehäuseecke; Einkapselungsmaterial, das den Chip und das Halbleitermassestück wenigstens teilweise einkapselt; eine Umverdrahtungsstruktur über einer ersten Seite des Chips und Leitung des Halbleitermassestücks; und eine Metallstruktur über einer zweiten Seite des Chips, die mit dem Halbleitermassestück verbunden ist, wobei die zweite Seite der ersten Seite gegenüberliegt.
  • Gleiche Bezugsnummern in den Figuren kennzeichnen in allen Ansichten allgemein dieselben Teile. Die Figuren sind nicht unbedingt maßstabsgetreu, die Betonung liegt stattdessen in erster Linie auf der Verdeutlichung der Prinzipien der Erfindung. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezug auf die folgenden Figuren dargestellt, wobei:
  • 1 ein Verfahren zur Bildung eines Gehäuses, wie zum Beispiel einer Kugelgitteranordnung, zeigt; wobei 1A eine Querschnittsansicht von Halbleiterchips zeigt, die auf einem Substrat angeordnet sind, das einen Faserkern und Routingschichten aufweisen kann, und; wobei 1B eine Querschnittsansicht der in 1A gebildeten Struktur vor der Vereinzelung zeigt; wobei 1C eine Querschnittsansicht der in 1B gebildeten Struktur in Beschichtung mit einer Abschirmschicht zeigt; und wobei 1D eine Querschnittsansicht der in 1C gebildeten Struktur in Vereinzelung zur Bildung einer Vielzahl von Gehäuseanordnungen zeigt;
  • 2 eine Querschnittsseitenansicht einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt;
  • 3 ein Verfahren zur Bildung einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt;
  • 4A eine Querschnittsseitenansicht einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt;
  • 4B eine planare Ansicht einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt;
  • 5A eine Querschnittsseitenansicht einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt; und
  • 5B eine planare Ansicht einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt.
  • Die folgende ausführliche Beschreibung bezieht sich auf die begleitenden Figuren, die illustrativ spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung ausgeführt werden kann.
  • Das Wort ”beispielhaft” wird hier in der Bedeutung ”als Beispiel, Instanz oder Veranschaulichung dienend” verwendet. Wenn eine Ausführungsform oder ein Design hier als ”beispielhaft” bezeichnet wird, so impliziert dies nicht unbedingt einen Vorzug oder Vorteil gegenüber anderen Ausführungsformen oder Designs.
  • Das Wort ”über” in Zusammenhang mit einem abgelagerten Material, das ”über” einer Seite oder Oberfläche gebildet ist, kann hier in der Bedeutung verwendet werden, dass das abgelagerte Material ”direkt auf”, z. B. in direkter Berührung mit der betroffenen Seite oder Oberfläche, gebildet werden kann. Das Wort ”über” in Zusammenhang mit einem abgelagerten Material, das ”über” einer Seite oder Oberfläche gebildet ist, kann hier in der Bedeutung verwendet werden, dass das abgelagerte Material ”indirekt auf” der betroffenen Seite oder Oberfläche gebildet werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der betroffenen Seite oder Oberfläche und dem abgelagerten Material angeordnet sind.
  • 2 ist eine schematische Darstellung 200, die eine Querschnittsseitenansicht einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt. In verschiedenen Ausführungsformen kann eine Gehäuseanordnung vorgesehen sein. Die Gehäuseanordnung kann wenigstens einen Chip 202 aufweisen. Die Gehäuseanordnung kann weiterhin Einkapselungsmaterial 204 aufweisen, das den Chip 202 wenigstens teilweise einkapselt. Die Gehäuseanordnung kann auch eine Umverdrahtungsstruktur 206 über einer ersten Seite 208a des Chips 202 aufweisen. Die Gehäuseanordnung kann weiterhin eine Metallstruktur 210 über einer zweiten Seite 208b des Chips 202 aufweisen. Die zweite Seite 208b kann der ersten Seite 208a gegenüberliegen. Die Gehäuseanordnung kann zusätzlich eine Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur 212 aufweisen, die elektrisch mit der Umverdrahtungsstruktur 206 und der Metallstruktur 210 gekoppelt ist, um einen Strompfad zwischen der Umverdrahtungsstruktur 206 und der Metallstruktur 210 zu bilden.
  • Anders ausgedrückt kann die Gehäuseanordnung wenigstens einen Chip 202 aufweisen, der wenigstens teilweise durch das Einkapselungsmaterial 204 eingekapselt ist. Der Chip 202 kann eine erste Seite 208a und eine zweite Seite 208b aufweisen. Die Gehäuseanordnung kann außerdem eine Umverdrahtungsstruktur 206 über der ersten Seite 208a des Chips 202 aufweisen. Die Gehäuseanordnung kann auch eine Metallstruktur 210 über der zweiten Seite 208b des Chips 202 aufweisen. Die Gehäuseanordnung kann außerdem eine Verbindungsstruktur (auch bezeichnet als Kopplungsstruktur) aufweisen, die die Umverdrahtungsstruktur 206 elektrisch mit der Metallstruktur 210 koppelt. Bei der Verbindungsstruktur 212 kann es sich um eine Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur handeln.
  • Verschiedene Ausführungsformen können konfiguriert werden, um eine elektromagnetische Abschirmung bereitzustellen, die auf Waferebene (Waferlevel) mühelos zu handhaben ist, und die mittels Sägen oder Dicing mühelos vereinzelt werden kann.
  • In verschiedenen Ausführungsformen kann die Gehäuseanordnung ein Embedded Vorrichtungsgehäuse sein oder aufweisen, wie zum Beispiel ein Embedded Wafer Level Ball Grid Array (eWLB).
  • In verschiedenen Ausführungsformen kann das Sägen oder Vereinzeln der Verbindungsstruktur 212 beim Herstellungsprozess entfallen. In verschiedenen Ausführungsformen kann die Verbindungsstruktur 212 Material aufweisen, das sich beim Herstellungsprozess leicht sägen oder vereinzeln lässt.
  • Das Einkapselungsmaterial 204 kann eine Vergussmasse aufweisen. Das Einkapselungsmaterial 204, das den Chip 202 wenigstens teilweise einkapselt, kann das Einkapselungsmaterial 204 aufweisen, das den Chip 202 wenigstens teilweise abdeckt.
  • In verschiedenen Ausführungsformen kann die Umverdrahtungsstruktur 206 eine Mehrschichtstruktur aufweisen. Die Umverdrahtungsstruktur 206 kann eine oder mehrere Metallisierungsschichten oder Zwischenverbindungen aufweisen. Die Metallisierungsschichten oder Zwischenverbindungen können ein elektrisch leitendes Material aufweisen, zum Beispiel ein Metall wie Kupfer oder Aluminium. Die Metallisierungsschichten oder Zwischenverbindungen können auf Stromumverdrahtung konfiguriert sein. Anders ausgedrückt können die Metallisierungsschicht oder Zwischenverbindungen als eine oder mehrere Umverdrahtungsschichten (RDLs) dienen oder konfiguriert werden. Die Umverdrahtungsstruktur 206 kann weiterhin eine oder mehrere Material-/Schicht-Einheiten mit dielektrischen oder isolierenden Eigenschaften aufweisen, wie zum Beispiel Polymer (z. B. Polyimid, Epoxid, Silikon, Ormocer usw.) oder Siliziumoxid. Die Metallisierungsschichten (oder Zwischenverbindungen) können durch die dielektrischen (oder isolierenden) Schichten voneinander getrennt werden. Die Umverdrahtungsstruktur 206 kann ein Laminat aufweisen. Die Umverdrahtungsstruktur 206 kann zum Beispiel einen Glasfaserkern aufweisen.
  • Die Umverdrahtungsstruktur 206 kann eine Dicke in einem Bereich von etwa 5 um bis etwa 1000 μm aufweisen, z. B. von etwa 10 μm bis etwa 200 μm.
  • Die Mehrschichtstruktur kann eine Dünnfilmmehrschichtenstruktur aufweisen. Die Umverdrahtungsstruktur 206 kann eine oder mehrere Dünnfilmmetallisierungsschichten aufweisen. Die Umverdrahtungsstruktur 206 kann auch eine oder mehrere Dünnfilm-Dielektrik- oder -Isolierschichten aufweisen. Die Dünnfilmmetallisierungsschichten können durch die dielektrischen (oder isolierenden) Schichten voneinander getrennt werden. Jede Dünnfilmschicht kann eine Dicke von unter etwa 50 μm aufweisen, z. B. unter etwa 15 μm wie von etwa 0,5 μm bis etwa 10 μm.
  • Die Umverdrahtungsstruktur 206 kann mit einem Bezugspotenzial gekoppelt sein. Der Chip 202 kann das Bezugspotenzial bereitstellen. Die Umverdrahtungsstruktur 206 kann elektrisch mit dem Chip 202 gekoppelt sein. Das Bezugspotenzial kann an Masse liegen.
  • Die Metallstruktur 210 kann als eine elektromagnetische Abschirmung, wie zum Beispiel als Hochfrequenzabschirmstruktur konfiguriert werden. Die Metallstruktur 210 kann über die Umverdrahtungsstruktur 206 und die Verbindungsstruktur 212 elektrisch mit dem Chip 202 gekoppelt sein. Die Metallstruktur kann auch mit dem Bezugspotenzial gekoppelt sein. Die Metallstruktur 210 kann ein Metall oder leitfähige Tinte oder ein beliebiges elektrisch leitendes Material aufweisen.
  • Die Gehäuseanordnung kann eine erste Seite und eine der ersten Seite gegenüberliegende zweite Seite aufweisen. Die erste Seite der Gehäuseanordnung kann in dieselbe Richtung weisen wie die erste Seite des Chips 202. Die zweite Seite der Gehäuseanordnung kann in dieselbe Richtung weisen wie die zweite Seite des Chips 202. In verschiedenen Ausführungsformen kann die erste Seite des Chips 202 mit der ersten Seite der Gehäuseanordnung übereinstimmen und entlang dieser verlaufen. In verschiedenen Ausführungsformen kann die zweite Seite des Chips 202 mit der zweiten Seite der Gehäuseanordnung übereinstimmen und entlang dieser verlaufen. In verschiedenen Ausführungsformen kann sich der Chip 202 durch die gesamte Dicke der Gehäuseanordnung erstrecken. In verschiedenen alternativen Ausführungsformen kann sich der Chip 202 teilweise durch die gesamte Dicke der Gehäuseanordnung erstrecken. Die Gehäuseanordnung kann Einkapselungsmaterial zwischen der Metallstruktur 210 und dem Chip 202 aufweisen.
  • In verschiedenen Ausführungsformen deckt die Metallstruktur 210 die gesamte zweite Seite der Gehäuseanordnung ab. In verschiedenen Ausführungsformen kann die Umverdrahtungsstruktur 206 die gesamte erste Seite der Gehäuseanordnung abdecken.
  • Die Verbindungsstruktur 212 kann die Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur sein. In verschiedenen Ausführungsformen kann die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur wenigstens einen Chip 202-externen Block aufweisen. Der wenigstens eine Block kann Halbleitermaterial und/oder elektrisch leitendes Material aufweisen. Der wenigstens eine Block kann neben dem oder angrenzend an den Chip 202 angeordnet werden. In verschiedenen alternativen Ausführungsformen kann der wenigstens eine Block in einem vom Chip 202 entfernten Abschnitt der Gehäuseanordnung angeordnet werden. Der wenigstens eine Block kann wenigstens teilweise in einem Randbereich der Gehäuseanordnung angeordnet werden. Der wenigstens eine Block kann teilweise in der Gehäuseanordnung freigelegt sein. Der wenigstens eine Block kann wenigstens teilweise eine laterale Seite der Gehäuseanordnung bilden.
  • Der wenigstens eine Block kann wenigstens teilweise in Eckenbereichen der Gehäuseanordnung angeordnet werden. Der wenigstens eine Block kann wenigstens teilweise eine erste laterale Seite und eine zweite laterale Seite der Gehäuseanordnung bilden. Die erste laterale Seite kann im Wesentlichen senkrecht zur zweiten lateralen Seite stehen. Durch Anordnen des wenigstens einen Blocks in einem Randbereich oder in einem Eckenbereich kann die Bildung eines Quasi-Faradayschen Käfigs erleichtert werden. Anders ausgedrückt kann durch Anordnen von Blöcken entlang der Kanten oder in den Ecken der Gehäuseanordnung die Bereitstellung von elektromagnetischer Abschirmung für den Chip 202 weiter erleichtert werden. In verschiedenen Ausführungsformen kann der wenigstens eine Block für Dicing oder Sägen konfiguriert werden. Dicing oder Sägen durch den wenigstens einen Block kann leichter sein als Sägen oder Dicing durch eingebettete Metallblöcke, dicke Metallisierungsschichten oder Zwischenverbindungen.
  • Der wenigstens eine Block kann eine Vielzahl von Blöcken aufweisen. Die Blöcke der Vielzahl von Blöcken können in jeweiligen Eckenbereichen der Gehäuseanordnung angeordnet werden. Jeder Block kann eine Vielzahl von Chips (z. B. angrenzende Chips) vorsehen. Anders ausgedrückt kann jeder Block über die Umverdrahtungsschicht elektrisch mit einer Vielzahl von Chips gekoppelt werden. Jeder Block kann von einem anderen Block um einen Abstand kleiner als 1/10 einer Wellenlänge, z. B. kleiner als 1/20 einer Wellenlänge, der Einstrahlung oder elektromagnetischen Strahlung, gegen die die Gehäuseanordnung auf Abschirmung konfiguriert ist, getrennt werden. Für eine elektromagnetische Strahlung oder Einstrahlung von etwa 60 GHz zum Beispiel kann ein Abstand von etwa 0,25 mm zwischen den Blöcken geeignet sein.
  • Die Halbleiterstruktur kann stattdessen Teil des Chips 202 sein. Der Chip 202 kann die Umverdrahtungsstruktur 206 und die Metallstruktur 210 elektrisch koppeln, um den Strompfad zwischen der Umverdrahtungsstruktur 206 und der Metallstruktur 210 zu bilden. Die Halbleiterstruktur kann von einem aktiven Bereich des Chips 202 gebildet werden. Der aktive Bereich des Chips 202 kann niederohmiges passives Silizium, wie zum Beispiel monokristallines Silizium, polykristallines Silizium oder Solarsilizium, aufweisen. Der aktive Bereich des Chips 202 kann zusätzlich oder alternativ andere Halbleitermaterialien wie Galliumarsenid (GaAs) oder Galliumnitrid (GaN) aufweisen. Das Silizium und/oder andere Halbleitermaterial kann dotiert sein. Der Chip 202 kann alternativ oder zusätzlich eine Durchkontaktierung oder eine Reihe von Durchkontaktierungen aufweisen, um die Umverdrahtungsstruktur 206 und die Metallstruktur 210 elektrisch zu koppeln. Die Gehäuseanordnung kann zusätzlich wenigstens einen Chip 202-externen Block aufweisen.
  • In verschiedenen Ausführungsformen kann die Halbleiterstruktur in physischer Berührung mit der Umverdrahtungsstruktur 206 und/oder der Metallstruktur 210 sein. Die Halbleiterstruktur kann in physischer Berührung mit der Umverdrahtungsstruktur 206 und der Metallstruktur 210 sein.
  • Die Halbleiterstruktur kann eine Resistivität im μΩcm- bis mQcm-Bereich aufweisen, z. B. von etwa 1 μΩcm bis etwa 1 mQcm.
  • Die Halbleiterstruktur kann Silizium aufweisen. Das Halbleitermaterial kann Silizium aufweisen. Das Silizium kann aus einer Gruppe bestehend aus monokristallinem Silizium, polykristallinem Silizium und amorphem Silizium ausgewählt werden. Alternativ oder zusätzlich kann die Halbleiterstruktur (oder das Halbleitermaterial) Galliumarsenid (GaAs) oder Galliumnitrid (GaN) aufweisen. Die Halbleiterstruktur kann als einzige Funktion die elektrische Kopplung der Umverdrahtungsstruktur 206 und der Metallstruktur 210 aufweisen und kann ein Halbleitermaterial mit hoher Defektdichte, wie zum Beispiel Solarsilizium, aufweisen. Durch Gebrauch eines Halbleitermaterials ohne Erfordernis der Minimierung der Defektdichte könnten Herstellungskosten gesenkt werden.
  • Die elektrisch leitende Kunststoffmaterialstruktur kann ein Kunststoffmaterial mit Ruß aufweisen. Die elektrisch leitende Kunststoffmaterialstruktur (oder das elektrisch leitende Material) kann Elektrizität leitende organische Polymere aufweisen. Die elektrisch leitende Kunststoffmaterialstruktur (oder das elektrisch leitende Material) kann Polymere mit aromatischen Zyklusketten, wie zum Beispiel Polypyrrole (PPYs) und Polythiophene (PTs), Polymere mit Doppelbindungen wie Polyacetylene (PACs) oder Polymere mit aromatischen Zyklen und Doppelbindungen wie Poly(p)phenylenvinylen (PPVs), aufweisen. Die elektrisch leitende Kunststoffmaterialstruktur kann eine Resistivität von etwa 10–4 Qcm bis etwa 10–3 mΩcm aufweisen.
  • In verschiedenen Ausführungsformen kann der wenigstens eine Chip 202 eine Vielzahl von Chips aufweisen. Das Einkapselungsmaterial 204 kann wenigstens teilweise die Vielzahl der Chips 202 einkapseln. Die Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur 212 kann wenigstens einen Chip 202-externen Block aufweisen. Der wenigstens eine Block kann ein Halbleitermaterial und/oder ein elektrisch leitendes Kunststoffmaterial aufweisen. Der Block kann von der Vielzahl der Chips geteilt werden, um eine Strompfadpluralität für einen gegebenen Chip 202 zu bilden.
  • In verschiedenen Ausführungsformen kann der wenigstens eine Chip 202 eine Vielzahl von Chips aufweisen. Die Umverdrahtungsstruktur 206 kann sich nur über gewisse Abschnitte der ersten Seite der Gehäuseanordnung erstrecken. Die Metallstruktur 210 kann sich über gewisse Abschnitte der zweiten Seite der Gehäuseanordnungen erstrecken. Die Umverdrahtungsstruktur 206 kann diskontinuierlich sein und kann eine Vielzahl von Umverdrahtungsstruktursegmenten aufweisen. Die Metallstruktur 210 kann diskontinuierlich sein und kann eine Vielzahl von Metallstruktursegmenten aufweisen. Abschnitte der Gehäuseanordnung können frei von Umverdrahtungsstruktursegmenten oder Metallstruktursegmenten sein, sodass im Wesentlichen senkrecht zur Ebene der Gehäuseanordnung verlaufende Linien nicht durch die Umverdrahtungsstruktursegmente oder die Metallstruktursegmente schneiden können. Die Linien können auch nicht durch die Chips schneiden. Die Linien können so als Dicing-Linien konfiguriert werden, dass die Umverdrahtungsstruktursegmente oder die Metallstruktursegmente oder die Chips 202 beim Dicing oder Sägen der Gehäuseanordnung nicht getrennt oder gesagt werden.
  • 3 ist eine schematische Darstellung 300, die ein Verfahren zur Bildung einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt. Das Verfahren kann in 302 Bereitstellen wenigstens eines Chips aufweisen. Außerdem kann das Verfahren in 304 Einkapseln, wenigstens teilweise, des Chips mit Einkapselungsmaterial aufweisen. Weiterhin kann das Verfahren in 306 Bilden einer Umverdrahtungsstruktur über einer ersten Seite des Chips aufweisen. Ferner kann das Verfahren in 308 Bilden einer Metallstruktur über einer zweiten Seite des Chips aufweisen. Die zweite Seite kann der ersten Seite gegenüberliegen. Das Verfahren kann in 310 Bilden einer Halbleiterstruktur und/oder einer elektrisch leitenden Kunststoffmaterialstruktur aufweisen, die mit der Umverdrahtungsschicht und der Metallstruktur elektrisch gekoppelt ist. Das Halbleitermaterial der Halbleiterstruktur und/oder das elektrisch leitende Kunststoffmaterial der elektrisch leitenden Kunststoffstruktur bilden einen Strompfad zwischen der Umverdrahtungsstruktur und der Metallstruktur.
  • Anders ausgedrückt kann das Verfahren das Einkapseln, wenigstens teilweise, wenigstens eines Chips, mit Einkapselungsmaterial aufweisen. Der Chip kann eine erste Seite und eine der ersten Seite gegenüberliegende zweite Seite aufweisen. Das Verfahren kann auch Bilden einer Umverdrahtungsstruktur über der ersten Seite des Chips aufweisen. Zusätzlich kann das Verfahren Bilden einer Metallstruktur über der zweiten Seite des Chips aufweisen. Eine Verbindungsstruktur kann gebildet werden, um die Umverdrahtungsschicht und die Metallstruktur elektrisch zu koppeln. Bei der Verbindungsstruktur kann es sich um eine Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffstruktur handeln.
  • Verschiedene Ausführungsformen können konfiguriert werden, um ein Verfahren zur Bildung einer elektromagnetischen Abschirmung bereitzustellen. Das Verfahren kann Dicing oder Sägen durch Metallblöcke verringern oder vermeiden.
  • Das Einkapseln des Chips kann Gebrauch eines Formprozesses aufweisen. Das Einkapseln des Chips kann Führen einer Form zu oder über den Chip in einer Weise aufweisen, dass wenigstens ein Formhohlraum zwischen der Form und dem Chip gebildet wird. Der Prozess kann auch Erwärmen des Einkapselungsmaterials, wie zum Beispiel einer Vergussmasse, bis zur Verflüssigung des Materials aufweisen. Der Prozess kann weiterhin Gießen des verflüssigten Einkapselungsmaterials wie zum Beispiel der Vergussmasse in den wenigstens einen Formhohlraum aufweisen. Zusätzlich kann der Prozess Ermöglichen der Verfestigung des verflüssigten Einkapselungsmaterials (z. B. der Vergussmasse) unter erhöhter Temperatur und Druck aufweisen, sodass der Chip vom Einkapselungsmaterial (z. B. der Vergussmasse) eingekapselt wird.
  • Der Prozess kann Führen einer Form zum oder über den Chip aufweisen. Zusätzlich kann eine weitere Form unter dem Chip in einer Weise bereitgestellt werden, dass wenigstens ein Formhohlraum zwischen den beiden Formen und dem Chip gebildet werden kann. Der Prozess kann auch einen Film zwischen der Form und dem Chip aufweisen. Der Film kann die Innenfläche der Form innerhalb des Formhohlraums abdecken. Ein weiterer Film kann auch zwischen der weiteren Form und dem Chip vorgesehen werden. Der weitere Film kann die Innenfläche der weiteren Form innerhalb des Formhohlraums abdecken. Der Prozess kann auch Erwärmen des Einkapselungsmaterials, wie zum Beispiel einer Vergussmasse, bis zur Verflüssigung des Materials aufweisen. Der Prozess kann weiterhin Gießen des verflüssigten Einkapselungsmaterials wie zum Beispiel der Vergussmasse in den wenigstens einen Formhohlraum aufweisen. Zusätzlich kann der Prozess Ermöglichen der Verfestigung des verflüssigten Einkapselungsmaterials (z. B. der Vergussmasse) unter erhöhter Temperatur und Druck aufweisen, sodass der Chip vom Einkapselungsmaterial (z. B. der Vergussmasse) eingekapselt wird. Einkapseln des Chips mit dem Einkapselungsmaterial kann Einkapseln des Chips mit dem Einkapselungsmaterial unter Gebrauch eines filmunterstützten Formprozesses aufweisen.
  • In verschiedenen Ausführungsformen kann die Umverdrahtungsstruktur eine Mehrschichtstruktur aufweisen. Die Umverdrahtungsstruktur kann eine oder mehrere Metallisierungsschichten oder Zwischenverbindungen aufweisen. Die Metallisierungsschichten oder Zwischenverbindungen können ein leitendes Material oder ein Metall wie zum Beispiel Titan (Ti), Kupfer (Cu) oder Aluminium (Al) aufweisen. Die Metallisierungsschichten oder Zwischenverbindungen können auf Stromumverdrahtung konfiguriert sein. Anders ausgedrückt können die Metallisierungsschicht oder Zwischenverbindungen als Umverdrahtungsschichten (RDLs) dienen. Die Umverdrahtungsstruktur kann weiterhin eine oder mehrere Material-/Schicht-Einheiten mit dielektrischen oder isolierenden Eigenschaften wie zum Beispiel Polymer oder Siliziumoxid aufweisen. Die Metallisierungsschichten (oder Zwischenverbindungen) können durch die dielektrischen (oder isolierenden) Schichten voneinander getrennt werden. Die Umverdrahtungsstruktur kann ein Laminat aufweisen. Die Umverdrahtungsstruktur kann einen Glasfaserkern aufweisen.
  • In verschiedenen Ausführungsformen kann das Bilden der Umverdrahtungsstruktur eine geeignete Ablagerungstechnik wie physikalische oder chemische Gasphasenabscheidung aufweisen. Das Bilden der Umverdrahtungsstruktur kann einen Fotolithografie- und/oder ein Abhebeprozess aufweisen. Das Bilden der Umverdrahtungsstruktur kann zum Beispiel Ablagern eines Resistmaterials und Strukturieren des Resistmaterials mittels Fotolithografie mit anschließendem Galvanisieren und Entfernen von Resistmaterial sowie Keimschicht aufweisen. Ein dielektrisches Material, wie zum Beispiel Siliziumoxid, kann abgelagert werden, und dann kann ein Lift-off-Verfahren durchgeführt werden, um die erste dielektrische Schicht zu bilden. Eine erste Metallisierungsschicht oder Zwischenverbindungen können dann über der ersten dielektrischen Schicht gebildet werden.
  • In verschiedenen Ausführungsformen kann die Umverdrahtungsstruktur nach dem Einkapseln des Chips gebildet werden. In verschiedenen alternativen Ausführungsformen kann die Umverdrahtungsschicht vor dem Einkapseln des Chips gebildet werden.
  • Die Umverdrahtungsstruktur kann eine Dicke in einem Bereich von etwa 5 um bis etwa 1000 μm aufweisen, z. B. von etwa 10 μm bis etwa 200 μm.
  • Die Mehrschichtstruktur kann eine Dünnfilmmehrschichtenstruktur aufweisen. Die Umverdrahtungsstruktur kann eine oder mehrere Dünnfilmmetallisierungsschichten aufweisen. Die Umverdrahtungsstruktur kann auch eine oder mehrere Dünnfilm-Dielektrik- oder -Isolierschichten aufweisen. Die Dünnfilmmetallisierungsschichten können durch die dielektrischen (oder isolierenden) Schichten voneinander getrennt werden. Jede Dünnfilmschicht kann eine Dicke von unter etwa 20 μm aufweisen, z. B. unter etwa 15 μm, z. B. von etwa 5 μm bis etwa 10 μm.
  • Die Umverdrahtungsstruktur kann mit einem Bezugspotenzial gekoppelt sein. Der Chip kann das Bezugspotenzial bereitstellen. Die Umverdrahtungsstruktur kann mit dem Chip elektrisch gekoppelt sein. Das Bezugspotenzial kann an Masse liegen.
  • Die Metallstruktur kann als eine elektromagnetische Abschirmung, wie zum Beispiel als Hochfrequenzabschirmstruktur, konfiguriert werden. Die Metallstruktur kann über die Umverdrahtungsstruktur und die Verbindungsstruktur elektrisch mit dem Chip gekoppelt sein. Die Metallstruktur kann auch mit dem Bezugspotenzial gekoppelt sein.
  • Das Bilden der Metallstruktur kann eine geeignete Ablagerungstechnik, wie physikalische oder chemische Gasphasenabscheidung, aufweisen. Das Bilden der Metallstruktur kann alternativ Besprühen mit leitfähiger Tinte oder Anwenden von ”Plasmastaubablagerung” aufweisen.
  • Die Gehäuseanordnung kann eine erste Seite und eine der ersten Seite gegenüberliegende zweite Seite aufweisen. Die erste Seite der Gehäuseanordnung kann in dieselbe Richtung weisen wie die erste Seite des Chips. Die zweite Seite der Gehäuseanordnung kann in dieselbe Richtung weisen wie die zweite Seite des Chips. In verschiedenen Ausführungsformen kann die erste Seite des Chips mit der ersten Seite der Gehäuseanordnung übereinstimmen und entlang dieser verlaufen. In verschiedenen Ausführungsformen kann die zweite Seite des Chips mit der zweiten Seite der Gehäuseanordnung übereinstimmen und entlang dieser verlaufen. In verschiedenen Ausführungsformen kann sich der Chip durch die gesamte Dicke der Gehäuseanordnung erstrecken. In verschiedenen alternativen Ausführungsformen kann sich der Chip teilweise durch die gesamte Dicke der Gehäuseanordnung erstrecken. Die Gehäuseanordnung kann Einkapselungsmaterial zwischen der Metallstruktur und dem Chip aufweisen.
  • In verschiedenen Ausführungsformen deckt die Metallstruktur die gesamte zweite Seite der Gehäuseanordnung ab. In verschiedenen Ausführungsformen kann die Umverdrahtungsstruktur die gesamte erste Seite der Gehäuseanordnung abdecken.
  • Die Verbindungsstruktur kann die Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur sein. In verschiedenen Ausführungsformen kann die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur wenigstens einen chipexternen Block aufweisen. Der wenigstens eine Block kann ein Halbleitermaterial und/oder ein elektrisch leitendes Material aufweisen.
  • Das Bilden des wenigstens einen Blocks kann lokales Entfernen des Einkapselungsmaterials von der Gehäuseanordnung, wie zum Beispiel Ätzen oder Bohren, aufweisen. Das Bilden des wenigstens einen Blocks kann nachfolgend Ablagern des Halbleitermaterials und/oder elektrisch leitenden Kunststoffmaterials aufweisen. Das Bilden des wenigstens einen Blocks kann stattdessen Ablagern des Halbleitermaterials und/oder elektrisch leitenden Kunststoffmaterials auf eine oder mehrere laterale Seiten der Gehäuseanordnung aufweisen. Das Ablagern des Halbleitermaterials und/oder elektrisch leitenden Kunststoffmaterials kann vor oder nach dem Dicing oder Sägen ausgeführt werden.
  • Der wenigstens eine Block kann neben dem oder angrenzend an den Chip angeordnet werden. In verschiedenen alternativen Ausführungsformen kann der wenigstens eine Block in einem vom Chip entfernten Abschnitt der Gehäuseanordnung angeordnet werden. Der wenigstens eine Block kann wenigstens teilweise in einem Randbereich der Gehäuseanordnung angeordnet werden. Der wenigstens eine Block kann teilweise in der Gehäuseanordnung freigelegt sein. Der wenigstens eine Block kann wenigstens teilweise eine laterale Seite der Gehäuseanordnung bilden. Der wenigstens eine Block kann wenigstens teilweise in Eckenbereichen der Gehäuseanordnung angeordnet werden. Der wenigstens eine Block kann wenigstens teilweise eine erste laterale Seite und eine zweite laterale Seite der Gehäuseanordnung bilden. Die erste laterale Seite kann im Wesentlichen senkrecht zur zweiten lateralen Seite sein.
  • Der wenigstens eine Block kann eine Vielzahl von Blöcken aufweisen. Die Blöcke der Vielzahl von Blöcken können in jeweiligen Eckenbereichen der Gehäuseanordnung angeordnet werden. Jeder Block kann eine Vielzahl von Chips (z. B. angrenzende Chips) vorsehen. Anders ausgedrückt kann jeder Block über die Umverdrahtungsschicht elektrisch mit einer Vielzahl von Chips gekoppelt werden.
  • Die Halbleiterstruktur kann stattdessen Teil des Chips sein. Der Chip kann die Umverdrahtungsstruktur und die Metallstruktur elektrisch koppeln, um den Strompfad zwischen der Umverdrahtungsstruktur und der Metallstruktur zu bilden. Die Halbleiterstruktur kann von einem aktiven Bereich des Chips gebildet werden. Die Gehäuseanordnung kann zusätzlich wenigstens einen chipexternen Block aufweisen.
  • In verschiedenen Ausführungsformen kann die Halbleiterstruktur in physischer Berührung mit der Umverdrahtungsstruktur und/oder der Metallstruktur sein.
  • Die Halbleiterstruktur kann eine Resistivität im μΩcm- bis mΩcm-Bereich aufweisen, z. B. von etwa 1 μΩcm bis etwa 1 mΩcm.
  • Die Halbleiterstruktur kann Silizium aufweisen. Das Halbleitermaterial kann Silizium aufweisen. Das Silizium kann aus einer Gruppe bestehend aus monokristallinem Silizium, polykristallinem Silizium und amorphem Silizium ausgewählt werden. Alternativ oder zusätzlich kann die Halbleiterstruktur (oder das Halbleitermaterial) Galliumarsenid (GaAs) oder Galliumnitrid (GaN) aufweisen. Die Halbleiterstruktur oder das Halbleitermaterial kann dotiert sein. Der Chip kann alternativ oder zusätzlich eine Durchkontaktierung oder eine Reihe von Durchkontaktierungen aufweisen, um die Umverdrahtungsstruktur und die Metallstruktur elektrisch zu koppeln. Das Bilden der Durchkontaktierung oder der Reihe von Durchkontaktierungen kann Ätzen, wie zum Beispiel reaktives Ionentiefenätzen, aufweisen. Das Bilden der Durchkontaktierung oder der Reihe von Durchkontaktierungen kann nachfolgend Ablagern eines leitenden Materials, wie zum Beispiel eines Halbleitermaterials oder eines Metalls, in die geätzten Öffnungen aufweisen.
  • Die elektrisch leitende Kunststoffmaterialstruktur kann ein Kunststoffmaterial mit Ruß aufweisen. Die elektrisch leitende Kunststoffmaterialstruktur (oder das elektrisch leitende Material) kann Elektrizität leitende organische Polymere aufweisen. Die elektrisch leitende Kunststoffmaterialstruktur (oder das elektrisch leitende Material) kann Polymere mit aromatischen Zyklusketten wie zum Beispiel Polypyrrole (PPYs) und Polythiophene (PTs), Polymere mit Doppelbindungen wie Polyacetylene (PACs) oder Polymere mit aromatischen Zyklen und Doppelbindungen wie Poly(p-phenylenvinylen) (PPVs) aufweisen. Die elektrisch leitende Kunststoffmaterialstruktur kann eine Resistivität von etwa 10–4 Qcm bis etwa 10–3 mΩcm aufweisen.
  • In verschiedenen Ausführungsformen kann der wenigstens eine Chip eine Vielzahl von Chips aufweisen. Das Einkapselungsmaterial kann wenigstens teilweise die Vielzahl der Chips einkapseln. Die Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur kann wenigstens einen chipexternen Block aufweisen. Der wenigstens eine Block kann Halbleitermaterial und/oder elektrisch leitendes Kunststoffmaterial aufweisen. Der Block kann von der Vielzahl der Chips geteilt werden, um eine Strompfadpluralität für einen gegebenen Chip zu bilden.
  • In verschiedenen Ausführungsformen kann der wenigstens eine Chip eine Vielzahl von Chips aufweisen. Die Umverdrahtungsstruktur kann sich nur über gewisse Abschnitte der ersten Seite der Gehäuseanordnung erstrecken. Die Metallstruktur kann sich über gewisse Abschnitte der zweiten Seite der Gehäuseanordnungen erstrecken. Die Umverdrahtungsstruktur kann diskontinuierlich sein und kann eine Vielzahl von Umverdrahtungsstruktursegmenten aufweisen. Die Metallstruktur kann diskontinuierlich sein und kann eine Vielzahl von Metallstruktursegmenten aufweisen. Abschnitte der Gehäuseanordnung können frei von Umverdrahtungsstruktursegmenten oder Metallstruktursegmenten sein, sodass im Wesentlichen senkrecht zur Ebene der Gehäuseanordnung verlaufende Linien nicht durch die Umverdrahtungsstruktursegmente oder die Metallstruktursegmente schneiden können. Die Linien können auch nicht durch die Chips schneiden. Die Linien können so als Dicing-Linien konfiguriert werden, dass die Umverdrahtungsstruktursegmente oder die Metallstruktursegmente oder die Chips beim Dicing oder Sägen der Gehäuseanordnung nicht getrennt oder gesägt werden.
  • In verschiedenen Ausführungsformen kann die Metallstruktur gebildet werden, bevor die Halbleiterstruktur und/oder elektrisch leitende Kunststoffstruktur gebildet werden können.
  • In verschiedenen anderen Ausführungsformen kann die Metallstruktur gebildet werden, nachdem die Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffstruktur gebildet werden können. In verschiedenen Ausführungsformen kann die Gehäuseanordnung dünner gemacht werden (z. B. durch Schleifen), bevor die Metallstruktur gebildet wird. Wenn keine oder nur wenig Bearbeitung bei der Gestaltung der Seite der Gehäuseanordnung (d. h. der zweiten Seite der Gehäuseanordnung), über der die Metallstruktur gebildet wird, anfällt, kann die Metallstruktur ”kostenlos” gebildet werden.
  • In verschiedenen Ausführungsformen kann das Verfahren Einkapseln, wenigstens teilweise, einer Vielzahl von Chips mit Einkapselungsmaterial aufweisen. Das Verfahren kann auch Bilden einer Umverdrahtungsstruktur über einer ersten Seite der Chips aufweisen. Das Verfahren kann weiterhin Anbringen der eingekapselten Chips an einem temporären Substrat, wie zum Beispiel einem Träger oder einer Sägefolie, aufweisen. Das Verfahren kann Dicing oder Sägen der eingekapselten Chips zur Bildung von Gehäuseanordnungen aufweisen. Jede Gehäuseanordnung kann einen Chip aufweisen. Das Verfahren kann Bilden einer Metallstruktur über jeder zweiten Seite jedes Chips aufweisen. Die Metallstruktur kann sich zu einer lateralen Seite jeder Gehäuseanordnung erstrecken, um eine leitende Struktur elektrisch zu koppeln oder eine leitende Struktur zu bilden. Die leitende Struktur kann für elektrische Kopplung zwischen der Metallstruktur und der Umverdrahtungsschicht konfiguriert werden. Die leitende Struktur kann eine Halbleiterstruktur sein. Die leitende Struktur kann stattdessen auch eine elektrisch leitende Kunststoffmaterialstruktur sein. Der Abstand zwischen der Umverdrahtungsstruktur und der Metallstruktur jeder Gehäuseanordnung kann klein sein, z. B. etwa 1 μm bis etwa 100 μm.
  • 4A ist eine schematische Darstellung 400a, die eine Querschnittsseitenansicht einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt. 4B ist eine schematische Darstellung 400b, die eine planare Ansicht einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt. Die Linie 414 in 4B kann bei Betrachtung von einer durch den Pfeil in 4B angezeigten Seite 4A entsprechen. Die Umverdrahtungsstruktur 406 ist in 4B nicht gezeigt.
  • In verschiedenen Ausführungsformen kann eine Gehäuseanordnung vorgesehen sein. Die Gehäuseanordnung kann wenigstens einen Chip 402 aufweisen. Die Gehäuseanordnung kann weiterhin Einkapselungsmaterial 404 aufweisen, das den Chip 402 wenigstens teilweise einkapselt. Die Gehäuseanordnung kann auch eine Umverdrahtungsstruktur 406 über einer ersten Seite 408a des Chips 402 aufweisen. Die Gehäuseanordnung kann weiterhin eine Metallstruktur 410 über einer zweiten Seite 408b des Chips 402 aufweisen. Die zweite Seite 408b kann der ersten Seite 408a gegenüberliegen. Die Gehäuseanordnung kann zusätzlich eine Halbleiterstruktur 412 aufweisen (die Halbleitermasse aufweisen oder aus einer solchen gebildet sein kann), die elektrisch mit der Umverdrahtungsstruktur 406 und der Metallstruktur 410 gekoppelt ist, um einen Strompfad zwischen der Umverdrahtungsstruktur 406 und der Metallstruktur 410 zu bilden.
  • Der Chip 404 kann ein Transistor sein oder einen solchen aufweisen. Der Chip 404 kann zum Beispiel ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) sein, wie zum Beispiel ein Leistungs-MOSFET, oder er kann einen solchen aufweisen. Der Chip 404 kann alternativ oder zusätzlich ein Bipolartransistor sein, wie zum Beispiel ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT), oder er kann einen solchen aufweisen. Der Chip 404 kann eine integrierte Schaltung, wie zum Beispiel eine integrierte Logikschaltung, eine integrierte Speicherschaltung oder eine integrierte Leistungsschaltung, aufweisen. Die integrierte Schaltung kann eine anwendungsspezifische integrierte Schaltung (ASIC) oder eine im Feld programmierbare Gatter-Anordnung (FPGA) sein. Alternativ kann die integrierte Schaltung jede andere programmierbare Logikschaltung sein, wie zum Beispiel ein programmierbarer Prozessor, ein programmierbarer Mikroprozessor oder ein programmierbarer Nanoprozessor. Der Chip 404 kann zusätzlich oder alternativ einen Kondensator, einen Induktor, einen Widerstand oder jedes andere elektrische Bauteil aufweisen.
  • Der Chip 402 kann eine erste Seite 408a und eine der ersten Seite 408a gegenüberliegende zweite Seite 408b aufweisen. Der Chip 402 kann sich durch die gesamte Dicke der Gehäuseanordnung erstrecken. Die Gehäuseanordnung kann eine erste Seite und eine der ersten Seite gegenüberliegende zweite Seite aufweisen. Die erste Seite 408a des Chips kann entlang derselben Ebene verlaufen wie die erste Seite der Gehäuseanordnung. Die zweite Seite 408b des Chips kann entlang derselben Ebene verlaufen wie die zweite Seite der Gehäuseanordnung.
  • Die Umverdrahtungsstruktur kann Metallisierung oder Zwischenverbindungen 406a aufweisen, eingebettet in oder wenigstens teilweise abgedeckt von dielektrischem oder isolierendem Material 406b. Die Umverdrahtungsstruktur 406 kann eine Mehrschichtstruktur aufweisen. Anders ausgedrückt kann die Umverdrahtungsstruktur 406 mehr als eine Schicht mit Metallisierung oder Zwischenverbindungen und mehr als eine Schicht mit dielektrischem oder isolierendem Material aufweisen. Eine erste Schicht mit Metallisierung oder Zwischenverbindungen kann über leitende Durchkontaktierungen elektrisch mit einer zweiten Schicht mit Metallisierung oder Zwischenverbindungen gekoppelt werden. Die Mehrschichtstruktur kann ein Laminat aufweisen. Die Mehrschichtstruktur kann eine Dünnfilmmehrschichtenstruktur aufweisen.
  • Der Chip 402 kann elektrisch mit der Umverdrahtungsstruktur 406 gekoppelt sein. Der Chip 402 kann einen oder mehrere elektrische Kontakte zur Kopplung mit der Umverdrahtungsstruktur 406 auf elektrische Weise aufweisen.
  • Der Chip 402 kann so konfiguriert werden, dass er elektrisch mit einer externen Vorrichtung oder einem externen Träger gekoppelt werden kann. Der Chip 402 kann so konfiguriert werden, dass er elektrisch mit der externen Vorrichtung oder dem externen Träger über die Umverdrahtungsschicht 406 gekoppelt werden kann. Zur Kopplung des Chips mit der externen Vorrichtung oder dem externen Träger auf elektrische Weise können Lötkontakte 418 verwendet werden.
  • Die Metallstruktur 410 kann als Hochfrequenzabschirmstruktur konfiguriert werden. Wie aus 4A ersichtlich ist, kann die Metallstruktur die gesamte zweite Seite der Gehäuseanordnung abdecken. In verschiedenen alternativen Ausführungsformen kann die Metallstruktur einen Teil der zweiten Seite der Gehäuseanordnung abdecken.
  • Die Halbleiterstruktur 412 (die Halbleitermasse aufweisen oder aus einer solchen gebildet sein kann) kann Teil des Chips 402 sein. Die Halbleiterstruktur 412 kann von einem aktiven Bereich des Chips 402 gebildet werden. Der Chip 402 kann eine Halbleiterstruktur 412 aufweisen, die elektrische Kopplung durch den Chip 402 zwischen der ersten Seite 408a des Chips 402 und der zweiten Seite 408b des Chips 402 bereitstellt. Die Halbleiterstruktur 412 kann Silizium oder jedes andere geeignete Halbleitermaterial aufweisen. Das Silizium kann aus einer Gruppe bestehend aus monokristallinem Silizium, polykristallinem Silizium und amorphem Silizium ausgewähltes Silizium aufweisen. Die Halbleiterstruktur 412 kann mit Dotierstoffen dotiert werden, um die Leitfähigkeit der Halbleiterstruktur 412 zu erhöhen. Die Halbleiterstruktur 412 kann zusätzlich oder alternativ eine Durchkontaktierung oder eine Reihe von Durchkontaktierungen zur elektrischen Kopplung zwischen der Umverdrahtungsstruktur 406 und der Metallstruktur 410 aufweisen. Die Halbleiterstruktur kann in physischer Berührung mit der Umverdrahtungsstruktur 406 und/oder der Metallstruktur 410 sein. Beispielsweise kann der aktive Bereich physisch mit der Umverdrahtungsstruktur 406 und der Metallstruktur 410 gekoppelt sein.
  • Die Gehäuseanordnung kann weiterhin eine oder mehrere optionale Komponenten 416a und/oder 416b aufweisen. Die optionalen Komponenten 416a, 416b können aktive Komponenten, wie zum Beispiel Transistoren, wie einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) oder einen Bipolartransistor, aufweisen. Die optionalen Komponenten können eine integrierte Schaltung, wie zum Beispiel eine integrierte Logikschaltung, eine integrierte Speicherschaltung oder eine integrierte Leistungsschaltung, aufweisen. Die integrierte Schaltung kann eine anwendungsspezifische integrierte Schaltung (ASIC) oder eine im Feld programmierbare Gatter-Anordnung (FPGA) sein. Alternativ kann die integrierte Schaltung jede andere programmierbare Logikschaltung sein, wie zum Beispiel ein programmierbarer Prozessor, z. B. ein programmierbarer Mikroprozessor oder ein programmierbarer Nanoprozessor. Die optionalen Komponenten 416a, 416b können passive Komponenten, wie zum Beispiel einen Kondensator, Induktor, Widerstand oder ein Filternetzwerk, aufweisen.
  • Die optionale Komponente 416a, 416b kann zum Beispiel auch eine Struktur mit mikroelektromechanischem System (MEMS) oder einen Sensor (z. B. Beschleunigungsvorrichtung, Gyrovorrichtungen, einen Schalter, eine BAW-Vorrichtung oder eine SAW-Vorrichtung usw.) oder eine photonische Struktur oder eine Solarzelle aufweisen. Die optionale Komponente 416a, 416b kann elektrisch mit dem Chip 402 gekoppelt sein. Elektrische Kopplung zwischen dem Chip 402 und den optionalen Komponenten kann über die Umverdrahtungsstruktur 406 erfolgen.
  • Die optionale Komponente 416a, 416b kann stattdessen wenigstens einen Chip 402-externen Block aufweisen. Der wenigstens eine Block kann Halbleitermaterial und/oder elektrisch leitendes Kunststoffmaterial aufweisen.
  • In verschiedenen Ausführungsformen kann das Verfahren Einkapseln eines oder mehrerer Chips 402 mit Einkapselungsmaterial 412 aufweisen. Jeder Chip 402 kann eine erste Seite 408a und eine zweite Seite 408b aufweisen. Jeder Chip 402 kann eine Halbleiterstruktur 412 aufweisen, die elektrische Kopplung durch den Chip 402 zwischen der ersten Seite 408a des Chips 402 und der zweiten Seite 408b des Chips 402 bereitstellt. Die Umverdrahtungsstruktur 406 kann über der ersten Seite 408a des einen oder der mehreren Chips entweder vor dem Einkapseln des einen oder der mehreren Chips 402 oder nach dem Einkapseln des einen oder der mehreren Chips 402 gebildet werden. Die Umverdrahtungsstruktur 406 kann mit der Halbleiterstruktur 412 elektrisch gekoppelt sein. Das Verfahren kann weiterhin Bilden einer Metallstruktur 410 über der zweiten Seite 408b des einen oder der mehreren Chips 402 aufweisen. Das Einkapselungsmaterial kann abgeschliffen oder entfernt werden, um die zweite Seite 408b des einen oder der mehreren Chips 402 freizulegen, bevor die Metallstruktur 410 gebildet wird. Die Metallstruktur 410 kann mit der Halbleiterstruktur 412 elektrisch gekoppelt sein.
  • Bei Vorhandensein von mehr als einem Chip können die eingekapselten Chips einem Säge- oder Dicing-Verfahren unterzogen werden. Sägen oder Dicing kann vor oder nach dem Bilden der Metallstruktur 410 ausgeführt werden. Die Umverdrahtungsstruktur 406 oder die Metallisierungsschichten/Zwischenverbindungen 406a der Umverdrahtungsstruktur 406 können die gesamte erste Seite der Gehäuseanordnung nur teilweise abdecken. Die Metallstruktur 410 kann die gesamte zweite Seite der Gehäuseanordnung nur teilweise abdecken. Die Gehäuseanordnung kann für Dicing oder Sägen entlang der Abschnitte der Gehäuseanordnung ohne Metallisierungsschichten oder Zwischenverbindungen oder Metallstruktur konfiguriert werden. Anders ausgedrückt kann sich die Umverdrahtungsstruktur 406 nur über gewisse Abschnitte der ersten Seite der Gehäuseanordnung erstrecken, oder die Umverdrahtungsstruktur 406 kann so konfiguriert werden, dass sich nur das dielektrische Material 406b über gewisse Abschnitte der ersten Seite der Gehäuseanordnung erstreckt. Die Metallstruktur 410 kann sich über gewisse Abschnitte der zweiten Seite der Gehäuseanordnungen erstrecken. Die Umverdrahtungsstruktur 406 kann diskontinuierlich sein und kann eine Vielzahl von Umverdrahtungsstruktursegmenten aufweisen. Die Metallstruktur 410 kann diskontinuierlich sein und kann eine Vielzahl von Metallstruktursegmenten aufweisen. Abschnitte der Gehäuseanordnung können frei sein von Umverdrahtungsstruktursegmenten (oder nur von dielektrischem Material 406b der Umverdrahtungsstruktur 406 bedeckt sein) oder Metallstruktursegmenten, sodass im Wesentlichen senkrecht zur Ebene der Gehäuseanordnung verlaufende Linien nicht durch die Umverdrahtungsstruktursegmente (Metallisierungsschichten oder Zwischenverbindungen 406a) oder die Metallstruktursegmente schneiden können. Die Linien können auch nicht durch die Chips 402 schneiden. Die Linien können so als Dicing-Linien konfiguriert werden, dass die Metallisierungsschichten oder Zwischenverbindungen 406a der Umverdrahtungsstruktursegmente oder Metallstruktursegmente oder Chips 402 beim Dicing oder Sägen der Gehäuseanordnung nicht getrennt oder gesägt werden.
  • 5A ist eine schematische Darstellung 500a, die eine Querschnittsseitenansicht einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt. 5B ist eine schematische Darstellung 500b, die eine planare Ansicht einer Gehäuseanordnung gemäß verschiedenen Ausführungsformen zeigt. Die Linie 514 in 5B kann bei Betrachtung von einer durch den Pfeil in 5B angezeigten Seite 5A entsprechen. Die Umverdrahtungsstruktur 506 ist in 5B nicht gezeigt.
  • In verschiedenen Ausführungsformen kann eine Gehäuseanordnung vorgesehen sein. Die Gehäuseanordnung kann wenigstens einen Chip 502 aufweisen. Die Gehäuseanordnung kann weiterhin Einkapselungsmaterial 504 aufweisen, das den Chip 502 wenigstens teilweise einkapselt. Die Gehäuseanordnung kann auch eine Umverdrahtungsstruktur 506 über einer ersten Seite 508a des Chips 502 aufweisen. Die Gehäuseanordnung kann weiterhin eine Metallstruktur 510 über einer zweiten Seite 508b des Chips 502 aufweisen. Die zweite Seite 508b kann der ersten Seite 508a gegenüberliegen. Die Gehäuseanordnung kann zusätzlich eine Halbleiterstruktur und/oder eine elektrisch leitende Materialstruktur 512 aufweisen, die elektrisch mit der Umverdrahtungsstruktur 506 und der Metallstruktur 510 gekoppelt ist, um einen Strompfad zwischen der Umverdrahtungsstruktur 506 und der Metallstruktur 510 zu bilden. Die leitende Materialstruktur 512 kann bloßes niederohmiges Silizium sein (z. B. Solarsilizium, polykristallines Silizium usw., oder es kann sich um jedes andere Halbleitermaterial handeln).
  • Der Chip 502 kann ein Chip wie der oben beschriebene Chip 402 sein.
  • Die Umverdrahtungsstruktur kann Metallisierung oder Zwischenverbindungen 506a aufweisen, eingebettet in oder wenigstens teilweise abgedeckt von dielektrischem oder isolierendem Material 506b. Die Umverdrahtungsstruktur 506 kann eine Mehrschichtstruktur aufweisen. Anders ausgedrückt kann die Umverdrahtungsstruktur 506 mehr als eine Schicht mit Metallisierung oder Zwischenverbindungen und mehr als eine Schicht mit dielektrischem oder isolierendem Material aufweisen. Eine erste Schicht mit Metallisierung oder Zwischenverbindungen kann über leitende Durchkontaktierungen elektrisch mit einer zweiten Schicht mit Metallisierung oder Zwischenverbindungen gekoppelt werden. Die Mehrschichtstruktur kann ein Laminat aufweisen. Die Mehrschichtstruktur kann eine Dünnfilmmehrschichtenstruktur aufweisen.
  • Der Chip 502 kann elektrisch mit der Umverdrahtungsstruktur 506 gekoppelt sein. Der Chip 502 kann einen oder mehrere elektrische Kontakte zur Kopplung mit der Umverdrahtungsstruktur 506 auf elektrische Weise aufweisen.
  • Der Chip 502 kann so konfiguriert werden, dass er elektrisch mit einer externen Vorrichtung oder einem externen Träger gekoppelt werden kann. Der Chip 502 kann so konfiguriert werden, dass er elektrisch mit der externen Vorrichtung oder dem externen Träger über die Umverdrahtungsschicht 506 gekoppelt werden kann. Zur Kopplung des Chips mit der externen Vorrichtung oder dem externen Träger auf elektrische Weise können Lötkontakte 518 verwendet werden.
  • Die Metallstruktur 510 kann als Hochfrequenzabschirmstruktur konfiguriert werden. Wie aus 5A ersichtlich ist, kann die Metallstruktur die gesamte zweite Seite der Gehäuseanordnung abdecken.
  • In verschiedenen alternativen Ausführungsformen kann die Metallstruktur einen Teil der zweiten Seite der Gehäuseanordnung abdecken.
  • In verschiedenen Ausführungsformen kann die Halbleiterstruktur und/oder elektrisch leitende Materialstruktur 512 wenigstens einen Chip 502-externen Block aufweisen. Der wenigstens eine Block kann Halbleitermaterial und/oder elektrisch leitendes Kunststoffmaterial aufweisen. Wie aus 5A und 5B ersichtlich ist, kann der wenigstens eine Block wenigstens teilweise in einem Randbereich oder Eckenbereich der Gehäuseanordnung angeordnet werden. Der wenigstens eine Block kann wenigstens teilweise entlang der äußeren Begrenzung der Gehäuseanordnung angeordnet werden.
  • In verschiedenen Ausführungsformen kann der wenigstens eine Block eine Vielzahl von Blöcken aufweisen. Die Blöcke der Vielzahl von Blöcken können in jeweiligen Eckenbereichen der Gehäuseanordnung angeordnet werden.
  • Die Gehäuseanordnung kann weiterhin eine oder mehrere optionale Komponenten 516a und/oder 516b aufweisen, die wie die eine oder mehreren optionalen Komponenten 416a und/oder 416b wie oben beschrieben konfiguriert werden können.
  • In verschiedenen Ausführungsformen kann das Verfahren Einkapseln eines oder mehrerer Chips 502 mit Einkapselungsmaterial 504 aufweisen. Jeder Chip 502 kann eine erste Seite 508a und eine zweite Seite 508b aufweisen. Die Umverdrahtungsstruktur 506 kann über der ersten Seite 508a des einen oder der mehreren Chips 502 entweder vor dem Einkapseln des einen oder der mehreren Chips 502 oder nach dem Einkapseln des einen oder der mehreren Chips 502 gebildet werden. Die Umverdrahtungsstruktur 506 kann mit dem einen oder den mehreren Chips 502 elektrisch gekoppelt sein. Das Verfahren kann weiterhin Bilden (z. B. Setzen) wenigstens eines Blocks außerhalb von Chip 502 aufweisen, z. B. bevor das Einkapselungsmaterial über dem Chip gebildet wird, sodass Chip und Block zusammen eingekapselt werden. Der wenigstens eine Block kann eine Halbleiterstruktur und/oder eine elektrisch leitende Struktur 512 aufweisen. Der wenigstens eine Block und daher die eine Halbleiterstruktur und/oder die elektrisch leitende Struktur 512 können elektrisch mit der Umverdrahtungsschicht 506 gekoppelt sein. Das Verfahren kann weiterhin Bilden der Metallschicht 510 über der zweiten Seite 508b des einen oder der mehreren Chips 502 aufweisen. Die Metallschicht 510 kann mit der Halbleiterstruktur und/oder der elektrisch leitenden Struktur 512 elektrisch gekoppelt sein.
  • Bei Vorhandensein von mehr als einem Chip können die eingekapselten Chips einem Säge- oder Dicing-Verfahren unterzogen werden, um einzelne Gehäuseanordnungen zu bilden. Die Metallschicht 510 kann entweder vor dem Sägen/Dicing oder nach dem Sägen/Dicing gebildet werden. Sägen oder Dicing kann vor oder nach dem Bilden der Metallstruktur 410 ausgeführt werden. Sägen oder Dicing kann Sägen oder Dicing durch den wenigstens einen Block aufweisen. Wie aus 5B ersichtlich ist, können Dicing-Linien 518 entlang des wenigstens einen Blocks vorhanden sein.
  • Die Umverdrahtungsstruktur 506 oder die Metallisierungsschichten/Zwischenverbindungen 506a der Umverdrahtungsstruktur 506 können die gesamte erste Seite der Gehäuseanordnung nur teilweise abdecken. Die Metallstruktur 510 kann die gesamte zweite Seite der Gehäuseanordnung nur teilweise abdecken. Die Gehäuseanordnung kann für Dicing oder Sägen entlang der Abschnitte der Gehäuseanordnung ohne Metallisierungsschichten oder Zwischenverbindungen oder Metallstruktur konfiguriert werden. Anders ausgedrückt kann sich die Umverdrahtungsstruktur 506 nur über gewisse Abschnitte der ersten Seite der Gehäuseanordnung erstrecken, oder die Umverdrahtungsstruktur 506 kann so konfiguriert werden, dass sich nur das dielektrische Material 506b über gewisse Abschnitte der ersten Seite der Gehäuseanordnung erstreckt. Die Metallstruktur 510 kann sich über gewisse Abschnitte der zweiten Seite der Gehäuseanordnungen erstrecken. Die Umverdrahtungsstruktur 506 kann diskontinuierlich sein und kann eine Vielzahl von Umverdrahtungsstruktursegmenten aufweisen. Die Metallstruktur 510 kann diskontinuierlich sein und kann eine Vielzahl von Metallstruktursegmenten aufweisen. Abschnitte der Gehäuseanordnung können frei sein von Umverdrahtungsstruktursegmenten (oder nur von dielektrischem Material 506b der Umverdrahtungsstruktur 506 bedeckt sein) oder Metallstruktursegmmenten, sodass im Wesentlichen senkrecht zur Ebene der Gehäuseanordnung verlaufende Linien nicht durch die Umverdrahtungsstruktursegmente (Metallisierungsschichten oder Zwischenverbindungen 506a) oder die Metallstruktursegmente schneiden können. Die Linien 518 können auch nicht durch die Chips 502 schneiden. Die Linien 518 können jedoch durch den wenigstens einen Block verlaufen. Die Linien 518 können so als Dicing-Linien konfiguriert werden, dass die Metallisierungsschichten oder Zwischenverbindungen 506a der Umverdrahtungsstruktursegmente oder Metallstruktursegmente oder Chips 502 beim Dicing oder Sägen der Gehäuseanordnung nicht getrennt oder gesägt werden.
  • In verschiedenen Ausführungsformen ist eine Gehäuseanordnung vorgesehen. Die Gehäuseanordnung kann wenigstens einen Chip, wenigstens ein Halbleitermassestück an einer Gehäuseecke; Einkapselungsmaterial, das den Chip und das Halbleitermassestück wenigstens teilweise einkapselt; eine Umverdrahtungsstruktur über einer ersten Seite des Chips und Leitung des Halbleitermassestücks; und eine Metallstruktur über einer zweiten Seite des Chips mit Verbindung zum Halbleitermassestück, wobei die zweite Seite der ersten Seite gegenüberliegt, aufweisen.
  • Obwohl die Erfindung insbesondere unter Bezug auf bestimmte Ausführungsformen dargestellt und beschrieben worden ist, sollte der Fachkundige erkennen, dass verschiedene Änderungen in Form und Detail möglich sind, ohne vom Gedanken und Schutzumfang der Erfindung gemäß Definition durch die angefügten Ansprüche abzuweichen. Der Schutzumfang der Erfindung wird daher durch die angefügten Ansprüche bestimmt, und alle Änderungen, die innerhalb die Bedeutung und den Bereich der Äquivalenz der Ansprüche fallen, werden deshalb als inbegriffen betrachtet.

Claims (20)

  1. Gehäuseanordnung, die Folgendes aufweist: wenigstens einen Chip (202); Einkapselungsmaterial (204), das den Chip (202) wenigstens teilweise einkapselt; eine Umverdrahtungsstruktur (206) über einer ersten Seite (208a) des Chips (202); eine Metallstruktur (210) über einer zweiten Seite (208b) des Chips (202), wobei die zweite Seite (208b) der ersten Seite (208a) gegenüberliegt; und eine Halbleiterstruktur und/oder eine elektrisch leitende Kunststoffmaterialstruktur (212), die elektrisch mit der Umverdrahtungsstruktur (206) und der Metallstruktur (210) gekoppelt ist; wobei das Halbleitermaterial der Halbleiterstruktur und/oder das elektrisch leitende Kunststoffmaterial der elektrisch leitenden Kunststoffmaterialstruktur (212) einen Strompfad zwischen der Umverdrahtungsstruktur (206) und der Metallstruktur (210) bildet.
  2. Gehäuseanordnung nach Anspruch 1, wobei die Umverdrahtungsstruktur (206) eine Mehrschichtstruktur aufweist; wobei vorzugsweise die Mehrschichtstruktur ein Laminat aufweist; wobei weiter vorzugsweise die Mehrschichtstruktur eine Dünnfilmmehrschichtenstruktur aufweist.
  3. Gehäuseanordnung nach Anspruch 1 oder 2, wobei die Umverdrahtungsstruktur (206) mit einem Bezugspotenzial gekoppelt ist.
  4. Gehäuseanordnung nach einem der Ansprüche 1 bis 3, wobei die Metallstruktur (210) als Hochfrequenzabschirmstruktur konfiguriert ist.
  5. Gehäuseanordnung nach einem der Ansprüche 1 bis 4, wobei die Metallstruktur (210) die gesamte zweite Seite der Gehäuseanordnung abdeckt.
  6. Gehäuseanordnung nach einem der Ansprüche 1 bis 5, wobei die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur (212) Solarsilizium ist.
  7. Gehäuseanordnung nach einem der Ansprüche 1 bis 6, wobei die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur (212) polykristallines Silizium ist.
  8. Gehäuseanordnung nach einem der Ansprüche 1 bis 7, wobei die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur (212) durch Halbleitermasse gebildet ist.
  9. Gehäuseanordnung nach einem der Ansprüche 1 bis 8, wobei die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur (212) in physischer Berührung mit der Umverdrahtungsstruktur (206) und/oder der Metallstruktur (210) ist.
  10. Gehäuseanordnung nach einem der Ansprüche 1 bis 9, wobei die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur (212) wenigstens einen chipexternen Block aufweist, wobei der wenigstens eine Block ein Halbleitermaterial und/oder ein elektrisch leitendes Kunststoffmaterial aufweist; wobei vorzugsweise der wenigstens eine Block eine elektrisch leitende Verbindung zur Metallstruktur (210) und zu einem Bezugspotenzial bereitstellt.
  11. Gehäuseanordnung nach Anspruch 10, wobei der wenigstens eine Block neben dem Chip (202) angeordnet ist.
  12. Gehäuseanordnung nach Anspruch 10 oder 11, wobei der wenigstens eine Block wenigstens teilweise in einem Randbereich der Gehäuseanordnung angeordnet ist; wobei vorzugsweise der wenigstens eine Block wenigstens teilweise in einem Eckenbereich der Gehäuseanordnung angeordnet ist.
  13. Gehäuseanordnung nach einem der Ansprüche 1 bis 12, wobei der wenigstens eine Block eine Vielzahl von Blöcken aufweist; wobei vorzugsweise die Blöcke der Vielzahl von Blöcken in jeweiligen Eckenbereichen der Gehäuseanordnung angeordnet sind.
  14. Gehäuseanordnung nach einem der Ansprüche 1 bis 13, wobei die Halbleiterstruktur Silizium aufweist; wobei vorzugsweise das Silizium Silizium aufweist, ausgewählt aus einer Gruppe bestehend aus: monokristallinem Silizium; polykristallinem Silizium; und amorphem Silizium.
  15. Gehäuseanordnung nach einem der Ansprüche 1 bis 14, wobei der wenigstens eine Chip (202) eine Vielzahl von Chips (202) aufweist; wobei das Einkapselungsmaterial (204) die Vielzahl der Chips (202) wenigstens teilweise einkapselt; wobei die Halbleiterstruktur und/oder die elektrisch leitende Kunststoffmaterialstruktur (212) wenigstens einen chipexternen Block aufweist, wobei der wenigstens eine Block ein Halbleitermaterial und/oder ein elektrisch leitendes Kunststoffmaterial aufweist; wobei der Block von der Vielzahl der Chips (202) geteilt wird, um eine Strompfadpluralität für einen gegebenen Chip (202) zu bilden.
  16. Verfahren zur Bildung einer Gehäuseanordnung, wobei das Verfahren Folgendes aufweist: Bereitstellen wenigstens eines Chips (202), Einkapseln des Chips (202), wenigstens teilweise, mit Einkapselungsmaterial (204); Bilden einer Umverdrahtungsstruktur (206) über einer ersten Seite (208a) des Chips (202); Bilden einer Metallstruktur (210) über einer zweiten Seite (208b) des Chips (202), wobei die zweite Seite (208b) der ersten Seite (208a) gegenüberliegt; und Bilden einer Halbleiterstruktur und/oder einer elektrisch leitenden Kunststoffstruktur mit elektrischer Kopplung zur Umverdrahtungsschicht und Metallstruktur (210) zur Bildung eines Strompfads zwischen der Umverdrahtungsstruktur (206) und der Metallstruktur (210).
  17. Verfahren nach Anspruch 16, wobei die Umverdrahtungsstruktur (206) eine Mehrschichtstruktur aufweist; wobei vorzugsweise die Mehrschichtstruktur ein Laminat aufweist; wobei weiter vorzugsweise die Mehrschichtstruktur eine Dünnfilmmehrschichtenstruktur aufweist.
  18. Verfahren nach Anspruch 16 oder 17, wobei die Umverdrahtungsstruktur (206) mit einem Bezugspotenzial gekoppelt ist.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei die Metallstruktur (210) als Hochfrequenzabschirmstruktur konfiguriert ist.
  20. Gehäuseanordnung, die Folgendes aufweist: wenigstens einen Chip (202), wenigstens ein Halbleitermassestück an einer Gehäuseecke; Einkapselungsmaterial (204), das den Chip (202) und das Halbleitermassestück wenigstens teilweise einkapselt; eine Umverdrahtungsstruktur (206) über einer ersten Seite (208a) des Chips (202) und Leitung des Halbleitermassestücks; und eine Metallstruktur (210) über einer zweiten Seite (208b) des Chips (202), die mit dem Halbleitermassestück verbunden ist, wobei die zweite Seite (208b) der ersten Seite (208a) gegenüberliegt.
DE102014106485.2A 2013-05-08 2014-05-08 Gehäuseanordnung und Verfahren zum Bilden derselben Withdrawn DE102014106485A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/889,370 US9711462B2 (en) 2013-05-08 2013-05-08 Package arrangement including external block comprising semiconductor material and electrically conductive plastic material
US13/889,370 2013-05-08

Publications (1)

Publication Number Publication Date
DE102014106485A1 true DE102014106485A1 (de) 2014-11-13

Family

ID=51787713

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014106485.2A Withdrawn DE102014106485A1 (de) 2013-05-08 2014-05-08 Gehäuseanordnung und Verfahren zum Bilden derselben

Country Status (3)

Country Link
US (1) US9711462B2 (de)
CN (1) CN104143545A (de)
DE (1) DE102014106485A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014167A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
CN106331535A (zh) * 2015-07-06 2017-01-11 上海瑞艾立光电技术有限公司 图像采集系统
US11189588B2 (en) 2018-12-31 2021-11-30 Micron Technology, Inc. Anisotropic conductive film with carbon-based conductive regions and related semiconductor assemblies, systems, and methods
US10854549B2 (en) 2018-12-31 2020-12-01 Micron Technology, Inc. Redistribution layers with carbon-based conductive elements, methods of fabrication and related semiconductor device packages and systems

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1774959A (zh) 2003-04-15 2006-05-17 波零公司 用于印刷电路板的电磁干扰屏蔽
DE102005045767B4 (de) 2005-09-23 2012-03-29 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
US8101460B2 (en) 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US7977785B2 (en) 2009-03-05 2011-07-12 Freescale Semiconductor, Inc. Electronic device including dies, a dielectric layer, and a encapsulating layer
JP2011029610A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8080444B2 (en) 2010-01-14 2011-12-20 Freescale Semiconductor, Inc. Method for forming a packaged semiconductor device having a ground plane
US9735113B2 (en) * 2010-05-24 2017-08-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra thin multi-die face-to-face WLCSP
US8105872B2 (en) * 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
US8236617B2 (en) * 2010-06-04 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of forming thermally conductive layer between semiconductor die and build-up interconnect structure
US8084300B1 (en) 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
US20120268899A1 (en) 2011-04-21 2012-10-25 Tessera Research Llc Reinforced fan-out wafer-level package
CN102760667B (zh) 2011-04-29 2014-10-29 力成科技股份有限公司 形成双面电磁屏蔽层的半导体封装方法及构造
US8759950B2 (en) 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
US8669646B2 (en) * 2011-05-31 2014-03-11 Broadcom Corporation Apparatus and method for grounding an IC package lid for EMI reduction
CN103022011B (zh) 2011-09-23 2015-10-07 讯芯电子科技（中山）有限公司 半导体封装结构及其制造方法
US8786060B2 (en) * 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
JP6174268B2 (ja) 2013-09-27 2017-08-02 インテル コーポレイション ビルドアップアーキテクチャをパッケージングするための磁場遮蔽
US9368455B2 (en) 2014-03-28 2016-06-14 Intel Corporation Electromagnetic interference shield for semiconductor chip packages

Also Published As

Publication number Publication date
CN104143545A (zh) 2014-11-12
US9711462B2 (en) 2017-07-18
US20140332936A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
DE102016100021B4 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102013108075B4 (de) Chip-Gehäuse
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102015107445B4 (de) Package für elektronische Vorrichtungen mit Metallblöcken und Verfahren zum Herstellen desselben
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE102014117762A1 (de) Elektronisches Bauelement mit einer blattförmigen Umverteilungsstruktur
DE102016107678B4 (de) Halbleitervorrichtungen mit on-chip-antennen und deren herstellung
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102014102118A1 (de) Halbleiterbauelement
DE102008039388A1 (de) Gestapelte Halbleiterchips
DE102013103015A1 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102014114294B4 (de) Verfahren zur herstellung einer anordnung
DE112015002024B4 (de) Halbleitervorrichtung
DE102013108585B4 (de) Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
DE102014106485A1 (de) Gehäuseanordnung und Verfahren zum Bilden derselben
DE102014117594A1 (de) Halbleiter-Package und Verfahren zu seiner Herstellung
DE102012112682A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102017215354A1 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE102015100671B4 (de) Bauelement mit einem Halbleiterchip, der eine Dicing-Kante und eine Schutzstruktur umfasst

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee