DE102014105968B4 - Halbleitervorrichtung mit Trenchtransistor-Zellanordnung und Herstellungsverfahren - Google Patents

Halbleitervorrichtung mit Trenchtransistor-Zellanordnung und Herstellungsverfahren Download PDF

Info

Publication number
DE102014105968B4
DE102014105968B4 DE102014105968.9A DE102014105968A DE102014105968B4 DE 102014105968 B4 DE102014105968 B4 DE 102014105968B4 DE 102014105968 A DE102014105968 A DE 102014105968A DE 102014105968 B4 DE102014105968 B4 DE 102014105968B4
Authority
DE
Germany
Prior art keywords
semiconductor device
semiconductor
parallel
lateral direction
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014105968.9A
Other languages
English (en)
Other versions
DE102014105968A1 (de
Inventor
Markus Zundel
Manfred Schneegans
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014105968A1 publication Critical patent/DE102014105968A1/de
Application granted granted Critical
Publication of DE102014105968B4 publication Critical patent/DE102014105968B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, umfassend: eine Trenchtransistor-Zellanordnung in einem Halbleiterkörper (105) mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche, eine Hauptlateralseite (107) des Halbleiterkörpers (105) zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche, die eine erste Länge (l1) längs einer ersten lateralen Richtung parallel zu den ersten und zweiten Hauptoberflächen hat, wobei die erste Länge (l1) gleich wie oder größer als Längen (l2, l3, l4) von anderen lateralen Seiten (113, 115, 117) des Halbleiterkörpers (105) ist, und wobei die Trenchtransistor-Zellanordnung lineare Gatetrenchteile (1001, 1002, ..., (1000 + n)) umfasst und wenigstens 50% der linearen Gatetrenchteile (1001, 1002, ..., (1000 + n)) sich längs einer zweiten lateralen Richtung (x2) oder senkrecht zu der zweiten lateralen Richtung (x2) erstrecken, wobei ein Winkel zwischen den ersten und zweiten lateralen Richtungen (x1, x2) in einem Bereich von 45° ± 15° liegt.

Description

  • HINTERGRUND
  • Ein Ziel in der Entwicklung von Halbleiterbauelementen, wie beispielsweise Leistungshalbleiterbauelementen, liegt in einer Verbesserung des sogenannten spezifischen Einschaltwiderstandes, der das Produkt des Einschaltwiderstandes und der Fläche einer Vorrichtung ist (Ron × A). Wenn eine Reduzierung des spezifischen Einschaltwiderstandes angestrebt wird, müssen individuelle Beiträge zu dem spezifischen Einschaltwiderstand im Zusammenhang mit Aspekten der Zuverlässigkeit der Vorrichtung, verursacht durch Halbleiter-Prozessieren, in Betracht gezogen werden.
  • Aus den Druckschriften US 2005/0 093 105 A1 , WO 2005/050 711 A2 , US 2004/0 075 141 A1 , US 2002/0 063 292 A1 , US 6 483 171 B1 , US 4 822 752 A , JP 2002-134 374 A sind Halbleitervorrichtungen und Herstellungsverfahren bekannt, die auf Basis von der Kristallrichtung abhängiger Eigenschaften gestaltet sind.
  • Somit besteht ein Bedarf für eine Halbleitervorrichtung, die unter anderen Vorteilen und Merkmalen Anforderungen an einen reduzierten spezifischen Einschaltwiderstand und Zuverlässigkeit erfüllt.
  • Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung anzugeben, die obigen Forderungen genügt; außerdem soll ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung geschaffen werden.
  • Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruchs 1 und durch ein Verfahren mit den Merkmalen des Patentanspruchs 20 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine Trenchtransistor-Zellanordnung in einem Siliziumhalbleiterkörper mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche. Eine Hauptlateralseite des Halbleiterkörpers zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche hat eine erste Länge längs einer ersten lateralen Richtung parallel zu den ersten und zweiten Hauptoberflächen. Die erste Länge ist gleich wie oder größer als Längen von anderen lateralen Seiten des Halbleiterkörpers. Die Trenchtransistor-Zellanordnung umfasst vorwiegend lineare Gatetrenchteile bzw. Gategrabenteile, und wenigstens 50% der linearen Gatetrenchteile erstrecken sich längs einer zweiten lateralen Richtung oder senkrecht zu der zweiten lateralen Richtung. Ein Winkel zwischen den ersten und zweiten lateralen Richtungen liegt in einem Bereich von 45° ± 15°.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine Halbleitervorrichtung eine Trenchtransistor-Zellanordnung in einem Halbleiterkörper mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche. Eine Hauptlateralseite des Halbleiterkörpers zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche hat eine erste Länge längs einer ersten lateralen Richtung parallel zu den ersten und zweiten Hauptoberflächen. Die erste Länge ist gleich wie oder größer als Längen anderer lateraler Seiten des Halbleiterkörpers. Die Trenchtransistor-Zellanordnung umfasst vorwiegend lineare Gatetrenchteile und wenigstens 50% der linearen Gatetrenchteile erstrecken sich längs einer zweiten lateralen Richtung oder senkrecht zu der zweiten lateralen Richtung. Ein Winkel zwischen den ersten und zweiten lateralen Richtungen liegt in einem Bereich von 45° ± 15°.
  • Gemäß einem anderen Ausführungsbeispiel umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung, die eine Trenchtransistor-Zellanordnung aufweist, ein Bilden von wenigstens 50% von Gatetrenches der Trenchtransistor-Zellanordnung in einem Halbleiterwafer als lineare Gatetrenchteile, die sich längs einer zweiten lateralen Richtung oder senkrecht zu der zweiten lateralen Richtung erstrecken. Das Verfahren umfasst weiterhin ein Zerlegen des Halbleiterwafers in wenigstens einen Halbleiterchip, der die Halbleitervorrichtung umfasst. Das Zerlegen bzw. Zerschneiden umfasst ein Bilden einer Hauptlateralseite des wenigstens einen Halbleiterchips längs einer ersten lateralen Richtung. Eine Länge der Hauptlateralseite längs der ersten Richtung ist gleich wie oder größer als Längen von anderen lateralen Seiten des wenigstens einen Halbleiterchips. Ein Winkel zwischen den ersten und zweiten lateralen Richtungen ist in einem Bereich von 45° ± 15° eingestellt.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Erfindung zu liefern, und sie sind in der Offenbarung der Erfindung enthalten und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und zahlreiche der beabsichtigten Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugszeichen geben entsprechende oder ähnliche Teile an.
  • 1 ist eine schematische Draufsicht eines Halbleiterkörpers, der parallele Gatetrenchteile einer Trenchtransistor-Zellanordnung längs einer zweiten lateralen Richtung umfasst, die einen Winkel α mit einer ersten Richtung längs einer Hauptlateralseite des Halbleiterkörpers bildet.
  • 2 ist eine schematische Draufsicht eines Halbleiterkörpers, der parallele Gatetrenchteile einer Transistorzellanordnung längs einer Richtung senkrecht zu der in 1 veranschaulichten zweiten Richtung umfasst.
  • 3 ist eine schematische Draufsicht eines Halbleiterkörpers, der parallele Gatetrenchteile einer Transistorzellanordnung längs der zweiten lateralen Richtung und ein abgeschrägtes Vorrichtungskissen umfasst, das einen Rand aufweist, der sich längs der zweiten lateralen Richtung erstreckt.
  • 4 ist eine schematische Draufsicht eines Halbleiterkörpers, der parallele Gatetrenchteile einer Transistorzellanordnung längs der zweiten lateralen Richtung, abgeschrägte Vorrichtungskissen an diagonal entgegengesetzten Ecken des Halbleiterkörpers sowie diagonal entgegengesetzte abgeschrägte Ecken des Halbleiterkörpers umfasst.
  • 5 veranschaulicht eine schematische Draufsicht eines Halbleiterkörpers, der parallele Gatetrenchteile einer Transistorzellanordnung vorwiegend längs der zweiten lateralen Richtung und längs einer dritten lateralen Richtung senkrecht zu der zweiten lateralen Richtung umfasst.
  • 6 veranschaulicht eine schematische Draufsicht eines Halbleiterkörpers, der parallele Gatetrenchteile einer Transistorzellanordnung längs der zweiten lateralen Richtung und eine elektronische Schaltung umfasst, die (eine) analoge Schaltung(en) und/oder (eine) digitale Schaltung(en) und/oder (eine) Mischsignal-Schaltung(en) umfasst.
  • 7A veranschaulicht ein Beispiel einer Schnittdarstellung durch die in 1 bis 6 gezeigten Gatetrenches.
  • 7B veranschaulicht ein anderes Beispiel einer Schnittdarstellung durch die in 1 bis 6 gezeigten Gatetrenches.
  • 8 zeigt ein schematisches Diagramm von Längen der parallelen Gatetrenchteile gemäß einem Ausführungsbeispiel.
  • 9 ist ein schematisches Flussdiagramm eines Ausführungsbeispiels eines Verfahrens zum Herstellen einer Halbleitervorrichtung.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die als ein Teil eines Ausführungsbeispiels gezeigt oder beschrieben sind, im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um noch ein weiteres Ausführungsbeispiel zu liefern. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente oder Herstellungsprozesse mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Der Begriff ”elektrisch gekoppelt”, wie dieser in der Beschreibung verwendet ist, soll nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen. Vielmehr können dazwischenliegende Elemente zwischen den ”elektrisch gekoppelten” Elementen vorhanden sein. Als ein Beispiel können keines, ein Teil oder alle der dazwischenliegenden Elemente steuerbar sein, um eine niederohmige Verbindung und zu einer anderen Zeit eine nicht-niederohmige Verbindung zwischen den ”elektrisch gekoppelten” Elementen zu liefern. Der Begriff ”elektrisch verbunden” soll eine niederohmige elektrische Verbindung zwischen den elektrisch miteinander verbundenen Elementen beschreiben, beispielsweise eine Verbindung über ein Metall und/oder einen hochdotierten Halbleiter.
  • Einige Figuren beziehen sich auf relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zu dem Dotierungstyp. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines ”n”-Dotierungsbereichs, während ein ”n+”-Dotierungsbereich eine größere Dotierungskonzentration als der ”n”-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration können oder können nicht die gleiche absolute Dotierungskonzentration haben. Beispielsweise können zwei verschiedene n+-dotierte Bereiche verschiedene absolute Dotierungskonzentrationen aufweisen. Das Gleiche gilt beispielsweise für einen n–-dotierten und einen p+-dotierten Bereich. In den unten beschriebenen Ausführungsbeispielen ist ein Leitfähigkeits- bzw. Leitungstyp der dargestellten Halbleiterbereiche als ein n-Typ oder ein p-Typ, in mehr Einzelheiten als eines von einem n–-Typ, n-Typ, n+-Typ, p–-Typ, p-Typ und p+-Typ bezeichnet. In jedem der veranschaulichten Ausführungsbeispiele kann der Leitfähigkeitstyp der dargestellten Halbleiterbereiche umgekehrt sein. Mit anderen Worten, in einem alternativen Ausführungsbeispiel zu einem der unten beschriebenen Ausführungsbeispiele kann ein gezeigter p-Typ-Bereich ein n-Typ sein, und ein gezeigter n-Typ-Bereich kann ein p-Typ sein.
  • Begriffe wie ”erster”, ”zweiter” und dergleichen werden verwendet, um verschiedene Strukturen, Elemente, Bereiche, Abschnitte usw. zu bezeichnen, und sie sollen nicht begrenzend sein. Gleiche Begriffe beziehen sich auf gleiche Elemente in der Beschreibung.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • 1 ist eine schematische Draufsicht einer Halbleitervorrichtung 100. Gemäß einem Ausführungsbeispiel ist die Halbleitervorrichtung 100 eine diskrete Halbleitervorrichtung, z. B. ein Feldeffekttransistor (FET), wie beispielsweise ein Leistungstransistor. Gemäß einem anderen Ausführungsbeispiel ist die Halbleitervorrichtung 100 eine integrierte Schaltung (IC), die einen FET und (eine) zusätzliche analoge Schaltung(en) und/oder (eine) digitale Schaltung(en) und/oder (eine) Mischsignal-Schaltung(en) umfasst.
  • Die Halbleitervorrichtung 100 umfasst eine Trenchtransistor-Zellanordnung in einem Siliziumhalbleiterkörper 105. Der Siliziumhalbleiterkörper 105 umfasst ein einkristallines Halbleitermaterial. Gemäß einem Ausführungsbeispiel umfasst der Siliziumhalbleiterkörper 105 ein kristallines Siliziumhalbleitersubstrat. Auf dem kristallinen Siliziumhalbleitersubstrat können keine, eine oder mehrere optionale Halbleiterschicht(en) angeordnet sein. Die optionale(n) Halbleiterschicht(en) kann durch (eine) epitaktische Halbleiterschicht(en) auf dem Siliziumhalbleitersubstrat aufgewachsen oder abgeschieden sein.
  • Der Siliziumhalbleiterkörper 105 umfasst eine erste Hauptlateralseite bzw. -fläche 107 zwischen einer ersten Hauptoberfläche, z. B. einer Frontseite des Halbleiterkörpers 105, und einer zweiten Hauptoberfläche, z. B. einer Rückseite des Halbleiterkörpers 105. Eine Zeichenebene von 1 ist parallel zu den ersten und zweiten Hauptoberflächen. Die erste Hauptlateralseite 107 hat eine erste Länge l1 längs einer ersten lateralen Richtung x1 parallel zu den ersten und zweiten Hauptoberflächen. Die erste Länge l1 ist gleich wie oder größer als Längen von anderen lateralen Seiten bzw. Flächen des Halbleiterkörpers 105. In dem in 1 veranschaulichten Ausführungsbeispiel ist die erste Länge l1 der ersten Hauptlateralseite 107 gleich zu einer Länge l2 einer zweiten Hauptlateralseite bzw. -fläche 113 entgegengesetzt zu der ersten Hauptlateralseite 107. Eine dritte Länge l3 einer dritten lateralen Seite bzw. Fläche 115 ist kleiner als die Längen l1, l2 der ersten und zweiten Hauptlateralseiten 107, 113. Die dritte Länge l3 der dritten lateralen Seite 115 ist gleich einer vierten Länge l4 einer vierten lateralen Seite bzw. Fläche 117 entgegengesetzt zu der dritten lateralen Seite 115. Gemäß dem in 1 veranschaulichten Ausführungsbeispiel ist ein Winkel β zwischen den ersten und dritten lateralen Seiten 107, 115 gleich zu 90°. Eine Form bzw. Gestalt des Halbleiterkörpers 105 ist rechteckförmig. Gemäß anderen Ausführungsbeispielen kann der Winkel β von 90° abweichen.
  • Die Trenchtransistor-Zellanordnung umfasst vorwiegend lineare Gatetrenchteile 1001, 1002, ..., (1000 + n). Gemäß einem Ausführungsbeispiel ist die Trenchtransistor-Zellanordnung eine Leistungstrenchtransistor-Zellanordnung, und eine Anzahl n der linearen Gatetrenchteile 1001, 1002, ..., (1000 + n) liegt in dem Bereich von 500 bis 100000.
  • In dem in 1 gezeigten Ausführungsbeispiel sind die linearen Gatetrenchteile 1001, 1002, ..., (1000 + n) streifenförmige parallele Gatetrenches, die sich längs einer zweiten lateralen Richtung x2 erstrecken. In dem in 1 veranschaulichten Ausführungsbeispiel ist der Winkel α gleich 45°. Gemäß anderen Ausführungsbeispielen weicht der Winkel α von 45° ab und liegt in einem Bereich von 45° ± 15°.
  • Gemäß einem Ausführungsbeispiel ist die erste laterale Richtung x1 parallel zu einer {110} Ebene, wobei {110} die Familie von Ebenen bezeichnet, die zu (110) durch die Symmetrie des Gitters des Siliziumhalbleiterkörpers 105 äquivalent ist. Silizium hat die Basis-Diamant-Kristallstruktur von zwei verschachtelten flächenzentrierten kubischen Zellen, die zueinander versetzt sind. Die Bezeichnung der Orientierung einer Oberfläche oder einer Kristallebene hier folg dem Bezeichnungssystem von Miller-Indizes, die auf einer Überlegung beruht, wie eine Ebene oder tatsächlich irgendeine parallele Ebene eine kristallographische Hauptachse eines Festkörpers schneidet.
  • Gemäß einem Ausführungsbeispiel ist die erste Hauptlateralseite 107 eine {110}-Ebene, wobei {110}-Ebenen in Silizium durch eine niedrige Fraktur- bzw. Bruchstärke im gleich mit Ebenen einer verschiedenen Orientierung wie beispielsweise {100} charakterisiert sind. Somit kann eine Beschädigung an der Hauptlateralseite 107 des Halbleiterkörpers 105 aufgrund eines Chipzerlegens bzw. -schneidens reduziert werden. Als Folge kann eine Verschlechterung der Zuverlässigkeit der Vorrichtung durch eine Beschädigung der Hauptlateralseite 107 des Halbleiterkörpers 105 verringert werden.
  • Gemäß einem Ausführungsbeispiel liegt eine Dicke des Halbleiterkörpers 105 in einem Bereich von 20 μm bis 120 μm. Wenn die Dicke des Halbleiterkörpers 105 reduziert wird, sollte eine Beschädigung aufgrund eines Chip-Zerlegens bzw. -Schneidens an lateralen Seiten bzw. Flächen hinsichtlich der Zuverlässigkeit der Vorrichtung in Betracht gezogen werden.
  • Gemäß dem in 1 veranschaulichten Ausführungsbeispiel sind Seitenwände der linearen Gatetrenchteile 1001, 1002, (1000 + n) parallel zu oder in Übereinstimmung mit {100}-Ebenen oder weichen hiervon aufgrund einer Verjüngung, die durch Trench-Prozessieren, beispielsweise Trench-Ätzen verursacht ist, geringfügig ab. Da ein Kanalbereich an einer Zwischenfläche zwischen einem Bodybereich der Trenchtransistorzellen und einem Gatedielektrikum der Trenchtransistorzellen folglich auch parallel zu {100}-Ebenen ist, kann eine hohe Ladungsträgerbeweglichkeit aufgrund einer niedrigeren Oberflächendichte längs {100}-Ebenen erreicht werden. Somit kann der spezifische Einschaltwiderstand reduziert werden.
  • Das in 1 veranschaulichte Ausführungsbeispiel erlaubt eine verbundene Verbesserung des spezifischen Einschaltwiderstandes und der Zuverlässigkeit durch eine kombinierte Verbesserung des Chipzerlegens und des Kanalwiderstandes. Das obige Ausführungsbeispiel kann auch auf andere Halbleiterkörper als Silizium angewandt werden, sofern Kristallebenen von niedriger Frakturstärke und hoher Ladungsträgerbeweglichkeit voneinander abweichen.
  • Gemäß einem Ausführungsbeispiel liegen Längen der linearen Gatetrenchteile 1001, 1002, ..., (1000 + n) in einem Bereich von weniger als 100 μm bis mehr als 1 mm. Im Hinblick auf den Winkel α zwischen den ersten und zweiten lateralen Richtungen x1, x2 resultiert ein weiter Bereich von Gatetrenchlängen.
  • Die Halbleitervorrichtung 100 umfasst weiterhin ein Kontaktkissen bzw. Kontaktpad 123 an der ersten Hauptoberfläche. Das Kontaktkissen 123 ist ein leitendes Gebiet, beispielsweise ein Gebiet bzw. eine Fläche, das bzw. die (eine) Metallschicht(en) umfasst, und kann als ein Bondkissen bzw. Bondpad dienen. Gemäß einem Ausführungsbeispiel ist das Kontaktkissen 123 ein Kissen aus einem Gatekissen, einem Sourcekissen, einem Drainkissen und einem Kontaktkissen für Vorrichtungsmessung/Test.
  • 2 ist eine schematische Draufsicht einer Halbleitervorrichtung 200 gemäß einem Ausführungsbeispiel.
  • Die Halbleitervorrichtung 200 umfasst lineare Gatetrenchteile 2001, 2002, ..., (2000 + n), die parallel sind und sich längs einer dritten lateralen Richtung x3 in dem in 2 veranschaulichten Ausführungsbeispiel erstrecken. Ein Winkel γ zwischen den ersten und dritten Richtungen x1, x3 ist senkrecht zu der zweiten lateralen Richtung x2, die in 1 gezeigt ist, und liegt in einem Bereich von 45° ± 1°. Gemäß anderen Ausführungsbeispielen kann der Winkel α von 45° abweichen und fällt in einen Bereich von 45° ± 15°, d. h. 30° bis 60°.
  • Gemäß einem Ausführungsbeispiel ist der Winkel γ in dem in 2 gezeigten Ausführungsbeispiel oder der Winkel α in dem in 1 dargestellten Ausführungsbeispiel in dem Bereich von 30° bis 60° gewählt, so dass eine hohe Ladungsträgerbeweglichkeit in einem Kanalbereich an einer Zwischenfläche zwischen einem Gatedielektrikum und einem Bodybereich erzielt ist, während ein Chipzerlegen längs einer Kristallebene auftritt, die eine niedrigere Fraktur- bzw. Bruchstärke bezüglich anderen Kristallebenen hat.
  • 3 ist eine schematische Draufsicht einer Halbleitervorrichtung 300 gemäß einem Ausführungsbeispiel.
  • Ähnlich zu der in 1 gezeigten Halbleitervorrichtung 100 umfasst die Halbleitervorrichtung 300 lineare Gatetrenchteile 3001, 3002, ..., (3000 + n), die parallel sind und sich längs der zweiten lateralen Richtung x2 erstrecken. Die Halbleitervorrichtung 300 umfasst außerdem ein abgeschrägtes Kontaktkissen bzw. Kontaktpad 323, das einen Rand 332 längs der zweiten lateralen Richtung x2 umfasst. Somit erstreckt sich der lineare Gatetrenchteil (3000 + n), der einen kleinsten Abstand zu dem Rand 332 bezüglich der anderen linearen Gatetrenchteile 3001, 3002, ..., (3000 + n) hat, parallel zu dem Rand 332. Dadurch können Gatetrenchabschlüsse aufgrund einer Anordnung von (einem) Kontaktkissen minimiert werden.
  • 4 ist eine schematische Draufsicht einer Halbleitervorrichtung 400 gemäß einem anderen Ausführungsbeispiel. Ähnlich zu der in 3 gezeigten Halbleitervorrichtung 300 umfasst die Halbleitervorrichtung 400 lineare Gatetrenchteile 4001, 4002, ..., (4000 + n) in einem Halbleiterkörper 405, die sich längs der zweiten lateralen Richtung x2 erstrecken. Die Halbleitervorrichtung 400 umfasst weiterhin Kontaktkissen bzw. Kontaktpads 423a, 423b. Jedes der Kontaktkissen 423a, 423b umfasst einen Rand, der sich längs der zweiten lateralen Richtung x2 parallel zu den linearen Gatetrenchteilen 4001, 4002, ..., (4000 + n) in dem Halbleiterkörper 405 erstreckt. Ähnlich zu dem in 3 gezeigten Ausführungsbeispiel können Gatetrenchabschlüsse aufgrund einer Anordnung von (einem) Kontaktkissen minimiert werden.
  • Der Halbleiterkörper 405 umfasst diagonal entgegengesetzte abgeschrägte Ecken 441, 442. Die abgeschrägten Ecken 441, 442 reduzieren elektrische Feldspitzen und/oder einer Spannung in diesem Gebiet bzw. wirken diesen jeweils entgegen.
  • 5 ist eine schematische Draufsicht einer Halbleitervorrichtung 500 gemäß einem anderen Ausführungsbeispiel. Die Halbleitervorrichtung 500 umfasst erste lineare Gatetrenchteile 5001a, 5002a, ..., (5000 + n)a, die sich längs der zweiten Richtung x2 in einem Halbleiterkörper 505 erstrecken. Zweite lineare Gatetrenchteile 5001b, 5002b, ..., (5000 + n)b erstrecken sich längs der dritten Richtung x3 senkrecht zu der zweiten Richtung x2. Die ersten und zweiten linearen Gatetrenchteile 5001a, 5002a, ..., (5000 + n)a, 5001b, 5002b, ..., (5000 + n)b sind durch zwischenliegende lineare Gatetrenchteile 5001c, 5002c, ..., (5000 + n)c verschachtelt bzw. gemischt bzw. verschmolzen.
  • Gemäß dem in 5 gezeigten Ausführungsbeispiel erstrecken sich zwischen 40% und 50% der linearen Gatetrenchteile insgesamt, d. h. der linearen Gatetrenchteile 5001a, 5002a, ..., (5000 + n)a, 5001b, 5002b, ..., (5000 + n)b, 5001c, 5002c, ..., (5000 + n)c, längs der zweiten Richtung x2 und zwischen 40% und 50% der linearen Gatetrenchteile erstrecken sich längs der dritten Richtung x3 senkrecht zu der zweiten Richtung x2.
  • 6 ist eine schematische Draufsicht einer Halbleitervorrichtung 600 gemäß einem anderen Ausführungsbeispiel. Die Halbleitervorrichtung 600 umfasst eine Transistorzellanordnung, die lineare Gatetrenchteile 6001, 6002, ..., 6000 + n hat, die sich längs der zweiten Richtung x2 ähnlich zu den anhand der obigen Ausführungsbeispiele beschriebenen Halbleitervorrichtungen erstrecken. Die Halbleitervorrichtung 600 umfasst weiterhin eine elektronische Schaltung 660. Die elektronische Schaltung 660 umfasst (eine) analoge Schaltung(en) und/oder (eine) digitale Schaltung(en) und/oder (eine) Mischsignal-Schaltung(en). Die Halbleitervorrichtung 600 ist eine integrierte Schaltung. Strukturelle Merkmale der obigen Ausführungsbeispiele können kombiniert und/oder ausgetauscht werden. Als ein Beispiel kann ein abgeschrägtes Kontaktkissen 623 der Halbleitervorrichtung 600 in der Form bzw. Gestalt abweichen, und die Halbleitervorrichtung 600 kann zusätzlich (ein) Kontaktkissen umfassen.
  • 7A veranschaulicht ein erstes Beispiel einer Schnittdarstellung längs einer Schnittlinie A-A' der in 1 gezeigten Transistorzellanordnung.
  • Eine Transistorzelle umfasst eine n–-dotierte Driftzone 181 als Teil eines Halbleiterkörpers 105. Der Halbleiterkörper 105 umfasst weiterhin ein hochdotiertes Substrat, z. B. ein n+-dotiertes Substrat 196. Ein Gatetrench bzw. Gategraben 1002 erstreckt sich in den Halbleitervorrichtung 105 von einer ersten Hauptoberfläche 182. Ein Gatedielektrikum 183 kleidet Seitenwände und eine Bodenseite des Gatetrenches 1002 aus. Das Gatedielektrikum 183 ist zwischen einer Gateelektrode 184 in dem Gatetrench 1002 und einem p-dotierten Bodybereich 185 angeordnet.
  • Ein n+-dotierter Sourcebereich 186 grenzt an den Gatetrench 1002 an der ersten Hauptoberfläche 182 an. Eine Leitfähigkeit in einem Kanalbereich zwischen dem n+-dotierten Sourcebereich 186 und dem n–-dotierten Driftbereich 181, der an einer Zwischenfläche zwischen dem p-dotierten Bodybereich 185 und dem Gatedielektrikum 183 gelegen ist, kann über eine an die Gateelektrode 184 gelegte Spannung gesteuert werden. Der p-dotierte Bodybereich 185 und der n+-dotierte Sourcebereich 186 sind elektrisch mit einem Kontakt 187 an der ersten Hauptoberfläche 182 gekoppelt. Eine optionale p+-dotierte Bodykontaktzone 188 kann einen gering resistiven oder ohmschen Kontakt zu dem Kontakt 187 verbessern.
  • Die in 7A veranschaulichte Trenchtransistorzelle ist ein Beispiel einer Trenchtransistorzelle und kann auf irgendeines der hier beschriebenen Ausführungsbeispiele angewandt werden.
  • 7B zeigt ein anderes Beispiel einer Schnittdarstellung durch den in 1 veranschaulichten linearen Gatetrenchteil 1002. Das in 7B gezeigte Beispiel weicht von dem in 7A dargestellten Beispiel dadurch ab, dass der Gatetrench 1002 eine Feldelektrode 191 unterhalb der Gateelektrode 184 umfasst. Ein Felddielektrikum 192 umgibt die Feldelektrode 191 und ist mit dem Gatedielektrikum 183 verschmolzen.
  • 8 zeigt ein schematisches Diagramm einer Streuwahrscheinlichkeit p von Längen der linearen Gatetrenchteile 1001, 1002, ..., 1000 + n des in 1 dargestellten Ausführungsbeispiels. Die Streuwahrscheinlichkeit p gilt auch für andere hier beschriebene Ausführungsbeispiele.
  • Die Streuwahrscheinlichkeit p ist gleich Eins, wenn die Transistorzellanordnung wenigstens einen linearen Gatetrenchteil umfasst, der eine Länge von 1 ± 1% hat. Gemäß einem ersten Ausführungsbeispiel, das durch eine Kurve A gezeigt ist, umfasst die Transistorzellanordnung Gatetrenchlängen von kleiner als 20 μm bis größer als 10 mm. Gemäß einem anderen, durch eine Kurve B veranschaulichten Ausführungsbeispiel liegen die Längen der linearen Gatetrenchteile 1001, 1002, ..., 1000 + n in einem Bereich von kleiner als 100 μm bis größer als 1 mm.
  • Der Winkel α zwischen den ersten und zweiten Richtungen x1, x2 verursacht ein großes Streuen der Längen der linearen Gatetrenchteile 1001, 1002, ..., 1000 + n.
  • 9 veranschaulicht einen schematischen Prozessfluss gemäß einem Ausführungsbeispiel für das Herstellen einer Halbleitervorrichtung.
  • Ein Prozessmerkmal S900 umfasst ein Bilden von wenigstens 50% der Gatetrenches einer Trenchtransistor-Zellanordnung in einem Halbleiterwafer als lineare Gatetrenchteile, die sich längs einer zweiten lateralen Richtung oder senkrecht zu der zweiten lateralen Richtung erstrecken.
  • Ein Prozessmerkmal S910 umfasst ein Zerlegen bzw. Schneiden des Halbleiterwafers in wenigstens einen Halbleiterchip, der die Halbleitervorrichtung umfasst, wobei das Zerlegen bzw. Schneiden ein Bilden einer Hauptlateralseite bzw. -fläche des wenigstens einen Halbleiterchips längs einer ersten lateralen Richtung umfasst, wobei eine Länge der lateralen Seite bzw. Fläche längs der ersten Richtung gleich wie oder größer als Längen von anderen lateralen Seiten bzw. Flächen des wenigstens eine Halbleiterchips ist. Der Winkel zwischen den ersten und zweiten lateralen Richtungen ist in einem Bereich von 45° ± 15° eingestellt.
  • Gemäß einem Ausführungsbeispiel ist der Halbleiterwafer ein Siliziumwafer. Gemäß anderen Ausführungsbeispielen ist der Halbleiterwafer aus einem anderen Material als Silizium hergestellt, sofern Kristallebenen von niedriger Fraktur- bzw. Bruchstärke und hoher Ladungsträgerbeweglichkeit voneinander abweichen.

Claims (22)

  1. Halbleitervorrichtung, umfassend: eine Trenchtransistor-Zellanordnung in einem Halbleiterkörper (105) mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche entgegengesetzt zu der ersten Hauptoberfläche, eine Hauptlateralseite (107) des Halbleiterkörpers (105) zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche, die eine erste Länge (l1) längs einer ersten lateralen Richtung parallel zu den ersten und zweiten Hauptoberflächen hat, wobei die erste Länge (l1) gleich wie oder größer als Längen (l2, l3, l4) von anderen lateralen Seiten (113, 115, 117) des Halbleiterkörpers (105) ist, und wobei die Trenchtransistor-Zellanordnung lineare Gatetrenchteile (1001, 1002, ..., (1000 + n)) umfasst und wenigstens 50% der linearen Gatetrenchteile (1001, 1002, ..., (1000 + n)) sich längs einer zweiten lateralen Richtung (x2) oder senkrecht zu der zweiten lateralen Richtung (x2) erstrecken, wobei ein Winkel zwischen den ersten und zweiten lateralen Richtungen (x1, x2) in einem Bereich von 45° ± 15° liegt.
  2. Halbleitervorrichtung nach Anspruch 1, bei der eine Dicke des Halbleiterkörpers (105) in einen Bereich von 120 μm bis 20 μm ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der der Winkel 45° ± 1° beträgt.
  4. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, bei der der Halbleiterkörper ein Siliziumhalbleiterkörper ist.
  5. Halbleitervorrichtung nach Anspruch 4, bei der die erste laterale Richtung (x1) und eine {110}-Ebene des Siliziumhalbleiterkörpers (105) parallel sind.
  6. Halbleitervorrichtung nach einem der Ansprüche 4 bis 5, bei der die Hauptlateralseite (107) und eine {110}-Ebene des Siliziumhalbleiterkörpers (105) parallel oder zusammenfallend sind.
  7. Halbleitervorrichtung nach einem der Ansprüche 4 bis 5, bei der die zweite laterale Richtung (x2) und eine {100}-Ebene des Siliziumhalbleiterkörpers parallel sind.
  8. Halbleitervorrichtung nach einem der Ansprüche 4 bis 5, bei der eine laterale Seite von Gatetrenches der Trenchtransistor-Zellanordnung und eine {110}-Ebene des Siliziumhalbleiterkörpers (105) parallel oder zusammenfallend sind.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, bei der die linearen Gatetrenchteile (1001, 1002, ..., (1000 + n)) eine Vielzahl von bestimmten und parallelen Gatetrenches umfassen.
  10. Halbleitervorrichtung nach Anspruch 9, bei der die parallelen Gatetrenches streifenförmig sind.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, bei der eine Anzahl der parallelen Gatetrenches in einen Bereich von 500 bis 100000 liegt.
  12. Halbleitervorrichtung nach einem der Ansprüche 9 bis 11, bei der Längen der parallelen Gatetrenches in einem Bereich von weniger als 100 μm bis größer als 1 mm liegen.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, bei der wenigstens 50% der parallelen Gatetrenches verschiedene Längen haben.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, bei der wenigstens 80% der linearen Gatetrenchteile (1001, 1002, ..., (1000 + n)) sich längs der zweiten Richtung (x2) erstrecken.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, bei der 40% bis 50% der linearen Gatetrenchteile (5001a, 5001b, ...) sich längs der zweiten Richtung (x2) erstrecken und bei der 40 bis 50% der linearen Gatetrenchteile (5001b, 5002b, ...) sich senkrecht zu der zweiten Richtung erstrecken.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, bei der der Halbleiterkörper (105) wenigstens eine abgeschrägte Ecke (441, 442) umfasst.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, weiterhin umfassend ein Kontaktkissen (123, 323, 423a, 423b) mit einem Rand, der sich entlang der zweiten lateralen Richtung (x2) erstreckt.
  18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, bei der die Halbleitervorrichtung ein diskreter Leistungstransistor mit einer Fläche der Trenchtransistor-Zellanordnung von wenigstens 0,5 mm2 ist.
  19. Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, bei der die Halbleitervorrichtung eine integrierte Schaltung ist, die einen Leistungstransistorschaltungsblock umfasst, der eine Fläche von wenigstens 0,5 mm2 hat, die von der Trenchtransistor-Zellanordnung eingenommen ist.
  20. Verfahren zum Herstellen einer Halbleitervorrichtung (100), die eine Trenchtransistor-Zellanordnung umfasst, wobei das Verfahren aufweist: Bilden von wenigstens 50% von Gatetrenches der Trenchtransistor-Zellanordnung in einem Halbleiterwafer als lineare Gatetrenchteile (1001, 1002, ..., (1000 + n)), die sich längs einer zweiten lateralen Richtung (x2) oder senkrecht zu der zweiten lateralen Richtung (x2) erstrecken, und Zerlegen bzw. Schneiden bzw. Sägen des Halbleiterwafers in wenigstens einen Halbleiterchip, der die Halbleitervorrichtung (100) umfasst, wobei das Zerlegen bzw. Schneiden bzw. Sägen ein Bilden einer Hauptlateralseite (107) des wenigstens einen Halbleiterchips längs einer ersten lateralen Richtung (x1) umfasst, wobei eine Länge (l1) der Hauptlateralseite (107) längs der ersten Richtung (x1) gleich wie oder größer als Längen (l2, l3, l4) von anderen lateralen Seiten (113, 115, 117) des wenigstens einen Halbleiterchips ist, und wobei ein Winkel zwischen den ersten und zweiten lateralen Richtungen (x1, x2) in einem Bereich von 45° ± 15° eingestellt wird.
  21. Verfahren nach Anspruch 20, bei dem: der Halbleiterwafer (105) ein Siliziumwafer ist, und die erste laterale Richtung (x1) und eine {110}-Ebene des Siliziumwafers parallel sind.
  22. Verfahren nach Anspruch 20, bei dem: der Halbleiterwafer (105) ein Siliziumwafer ist, und die zweite laterale Richtung (x2) und eine {100}-Ebene des Siliziumwafers parallel sind.
DE102014105968.9A 2013-05-03 2014-04-29 Halbleitervorrichtung mit Trenchtransistor-Zellanordnung und Herstellungsverfahren Active DE102014105968B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/886,305 US9006798B2 (en) 2013-05-03 2013-05-03 Semiconductor device including trench transistor cell array and manufacturing method
US13/886,305 2013-05-03

Publications (2)

Publication Number Publication Date
DE102014105968A1 DE102014105968A1 (de) 2014-11-06
DE102014105968B4 true DE102014105968B4 (de) 2017-04-13

Family

ID=51727568

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014105968.9A Active DE102014105968B4 (de) 2013-05-03 2014-04-29 Halbleitervorrichtung mit Trenchtransistor-Zellanordnung und Herstellungsverfahren

Country Status (3)

Country Link
US (1) US9006798B2 (de)
CN (1) CN104134665B (de)
DE (1) DE102014105968B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496339B2 (en) * 2014-06-02 2016-11-15 Infineon Technologies Austria Ag Semiconductor device comprising trench structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822752A (en) * 1986-03-07 1989-04-18 Agency Of Industrial Science And Technology Process for producing single crystal semiconductor layer and semiconductor device produced by said process
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置
US20020063292A1 (en) * 2000-11-29 2002-05-30 Mark Armstrong CMOS fabrication process utilizing special transistor orientation
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
US20040075141A1 (en) * 2002-10-17 2004-04-22 Renesas Technology Corp. Semiconductor device and method of manufacturing same
US20050093105A1 (en) * 2003-10-31 2005-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip with<100>-oriented transistors
WO2005050711A2 (en) * 2003-11-18 2005-06-02 Silicon Genesis Corporation A method for fabricating semiconductor devices using strained silicon bearing material

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4841829B2 (ja) * 2004-11-17 2011-12-21 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2007288142A (ja) * 2006-03-24 2007-11-01 Sanyo Electric Co Ltd 半導体装置
JP2008085188A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP2013168540A (ja) * 2012-02-16 2013-08-29 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822752A (en) * 1986-03-07 1989-04-18 Agency Of Industrial Science And Technology Process for producing single crystal semiconductor layer and semiconductor device produced by said process
US6483171B1 (en) * 1999-08-13 2002-11-19 Micron Technology, Inc. Vertical sub-micron CMOS transistors on (110), (111), (311), (511), and higher order surfaces of bulk, SOI and thin film structures and method of forming same
JP2002134374A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置
US20020063292A1 (en) * 2000-11-29 2002-05-30 Mark Armstrong CMOS fabrication process utilizing special transistor orientation
US20040075141A1 (en) * 2002-10-17 2004-04-22 Renesas Technology Corp. Semiconductor device and method of manufacturing same
US20050093105A1 (en) * 2003-10-31 2005-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip with<100>-oriented transistors
WO2005050711A2 (en) * 2003-11-18 2005-06-02 Silicon Genesis Corporation A method for fabricating semiconductor devices using strained silicon bearing material

Also Published As

Publication number Publication date
DE102014105968A1 (de) 2014-11-06
US20140327053A1 (en) 2014-11-06
CN104134665B (zh) 2017-09-05
US9006798B2 (en) 2015-04-14
CN104134665A (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015103070B4 (de) Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE112013007363B4 (de) Halbleitervorrichtung
DE112013004533T5 (de) Siliziumkarbid-Halbleitereinrichtung mit Sperrschicht-Schottky-Diode
AT505584A2 (de) Ladungsgleichgewichtstechniken für leistungsvorrichtungen
DE102013206900A1 (de) Halbleiterbauelement mit kernlosem Übertrager
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102012112332A1 (de) Halbleitervorrichtung mit einer Diode
DE102004051348A1 (de) Superjunction Vorrichtung mit verbesserter Robustheit
DE102019005973A1 (de) Graben- mosfet-kontakte
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102014100877B4 (de) Integrierte Schaltung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014100883A1 (de) Halbleitervorrichtung mit einer Superübergangsstruktur, die eine vertikale Fremdstoffverteilung hat
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102014108821A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit vergrabenen Gateelektrodenstrukturen und Halbleitervorrichtung
DE102015103211B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit ersten und zweiten feldelektrodenstrukturen
DE112018000517T5 (de) Halbleitervorrichtung
DE102014223953A1 (de) FinFET Halbleitervorrichtungen, die vertiefte Source-Drain-Gebiete auf einer unteren Halbleiterschicht umfassen und Verfahren zur Herstellung dieser
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE102015108568A1 (de) Halbleitervorrichtung mit trenchstrukturen
DE112013002260B4 (de) Herstellungsverfahren einer integrierten Schaltung
DE102014105968B4 (de) Halbleitervorrichtung mit Trenchtransistor-Zellanordnung und Herstellungsverfahren
DE102012102533B3 (de) Integrierte Leistungstransistorschaltung mit Strommesszelle und Verfahren zu deren Herstellung sowie eine Anordnung diese enthaltend
EP4018481A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative