DE102014102140B4

DE102014102140B4 - Verfahren zum Herstellen von Halbleitervorrichtungen

Info

Publication number: DE102014102140B4
Application number: DE102014102140.1A
Authority: DE
Inventors: Thomas Müller; Horst Theuss
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2013-12-18
Filing date: 2014-02-19
Publication date: 2022-06-30
Anticipated expiration: 2034-02-20
Also published as: US20150170987A1; US9576872B2; DE102014102140A1

Abstract

Verfahren, aufweisend:Anordnen mehrerer Halbleiterchips über einem ersten Träger, wobei die mehreren Halbleiterchips so über dem ersten Träger angeordnet werden, dass aktive Vorderseiten der Halbleiterchips dem ersten Träger zugewandt sind, dass Unterseiten elektrischer Kontakte auf den aktiven Vorderseiten der Halbleiterchips durch das Material des Trägers bedeckt sind, und dass ein Abstand zwischen den aktiven Vorderseiten der Halbleiterchips und dem Träger vorliegt; undAbscheiden einer ersten Materialschicht über den aktiven Vorderseiten der mehreren Halbleiterchips, wobei das Abscheiden der ersten Materialschicht eine Gasphasenabscheidung aufweist, und wobei die erste Materialschicht ein organisches Material und/oder ein Polymer aufweist.

Description

Die Offenbarung bezieht sich auf Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen. Insbesondere bezieht sich die Offenbarung auf Verfahren, die einen Vorgang des Abscheidens einer oder mehrerer Materialschichten über Halbleiterchips, die in einer Halbleitervorrichtung enthalten sein können, enthalten.
Eine Halbleitervorrichtung kann während ihrer Herstellung und ihres Betriebs beschädigt werden. Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen müssen ständig verbessert werden. Es kann erwünscht sein, die Qualität der Halbleitervorrichtungen und die Verfahren zum Herstellen derselben zu verbessern. Insbesondere kann es erwünscht sein, zu verhindern, dass Halbleitervorrichtungen während der Herstellung und des Betriebs beschädigt werden. Außerdem kann es erwünscht sein, die Herstellungskosten der Verfahren zum Herstellen der Halbleitervorrichtungen zu verringern.
Die Druckschrift US 2008 / 0 265 383 A1 betrifft ein Werkstück mit Halbleiterchips, wie z.B. ein Panel mit Halbleiterchips, welche in Halbleitervorrichtungspositionen angeordnet sind.
Die Druckschrift US 2009 / 0 191 665 A1 betrifft eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung.
Die Druckschrift US 2006 / 0 223 284 A1 betrifft die Herstellung von Waferbeschichtungen auf Halbleitersubstraten.
Die Druckschrift US 2001 / 0 018 229 A1 betrifft eine Halbleitervorrichtung, bei welcher ein Nacktchip mit einem schützenden Harz beschichtet ist.
Die Druckschrift US 2011 / 0 241 222 A1 betrifft ein Halbleiterpackage und ein zugehöriges Herstellungsverfahren.
Die beigefügten Zeichnungen sind enthalten, um ein weiteres Verständnis der Aspekte bereitzustellen, und sind in diese Beschreibung aufgenommen und bilden einen Teil dieser Beschreibung. Die Zeichnungen veranschaulichen die Aspekte und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Aspekte zu erklären. Weitere Aspekte und viele der vorgesehenen Vorteile der Aspekte werden leicht erkannt, wie sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise in Bezug aufeinander maßstabsgerecht. Gleiche Bezugszeichen können entsprechende ähnliche Teile bezeichnen.

1 veranschaulicht schematisch eine Querschnittsansicht einer Halbleitervorrichtung gemäß der Offenbarung.
2A bis 2B veranschaulichen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Offenbarung.
3A bis 3B veranschaulichen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Offenbarung.
4A bis 4G veranschaulichen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Offenbarung.
5A bis 5F veranschaulichen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Offenbarung.
6A bis 6E veranschaulichen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Offenbarung.
7A bis 7F veranschaulichen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Offenbarung.

In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen, die einen Teil davon bilden und in denen die spezifischen Aspekte, in denen die Offenbarung praktiziert werden kann, zur Veranschaulichung gezeigt sind, Bezug genommen. In dieser Hinsicht kann die Richtungsterminologie, wie z.B. „Oberseite“, „Unterseite“, „Vorderseite“, „Rückseite“ usw., unter Bezugnahme auf die Orientierung der Figuren, die beschrieben werden, verwendet werden. Weil die Komponenten der beschriebenen Vorrichtungen in einer Anzahl unterschiedlicher Orientierungen positioniert sein können, kann die Richtungsterminologie zum Zweck der Veranschaulichung verwendet werden, wobei sie in keiner Weise einschränkend ist. Andere Aspekte können verwendet werden, wobei strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Konzept der vorliegenden Offenbarung abzuweichen. Folglich ist die folgende ausführliche Beschreibung nicht in einem einschränkenden Sinne zu verstehen, wobei das Konzept der vorliegenden Offenbarung durch die beigefügten Ansprüche definiert ist.
Wie die Begriffe „verbunden“, „gekoppelt“, „elektrisch verbunden“ und/oder „elektrisch gekoppelt“ in dieser Beschreibung verwendet werden, sind sie nicht so gemeint, dass sie notwendigerweise bedeuten, dass die Elemente direkt miteinander verbunden oder gekoppelt sein müssen. Zwischen den „verbundenen“, „gekoppelten“, „elektrisch verbundenen“ und/oder „elektrisch gekoppelten“ Elementen können dazwischenliegende Elemente bereitgestellt sein.
Ferner kann das Wort „über“, das z.B. hinsichtlich einer Materialschicht verwendet wird, die „über“ einer Oberfläche eines Objekts ausgebildet ist oder sich „über“ einer Oberfläche eines Objekts befindet, hier so verwendet werden, dass es bedeutet, dass sich die Materialschicht „direkt auf“ der, z.B. in direktem Kontakt mit der implizierten Oberfläche befindet (z.B. ausgebildet, abgeschieden, usw. ist). Das Wort „über“, wie es z.B. hinsichtlich einer Materialschicht verwendet wird, die „über“ einer Oberfläche eines Objekts ausgebildet ist oder sich „über“ einer Oberfläche eines Objekts befindet, kann hier außerdem so verwendet werden, dass es bedeutet, dass sich die Materialschicht „indirekt auf“ der implizierten Oberfläche befindet (z.B. ausgebildet, abgeschieden, usw. ist), wobei z.B. eine oder mehrere zusätzliche Schichten zwischen der implizierten Oberfläche und der Materialschicht angeordnet sind.
Hierin sind Vorrichtungen und Verfahren zum Herstellen von Vorrichtungen beschrieben. Die im Zusammenhang mit einer beschriebenen Vorrichtung abgegebenen Kommentare können außerdem für ein entsprechendes Verfahren gelten und umgekehrt. Falls z.B. eine spezifische Komponente einer Vorrichtung beschrieben wird, kann ein entsprechendes Verfahren zum Herstellen der Vorrichtung einen Vorgang des Bereitstellens der Komponente auf eine geeignete Weise enthalten, selbst wenn ein derartiger Vorgang nicht explizit beschrieben oder in den Figuren veranschaulicht ist. Außerdem können die Merkmale der verschiedenen beispielhaften Aspekte, die hier beschrieben sind, miteinander kombiniert werden, wenn es nicht spezifisch anders angegeben ist.
Die Halbleitervorrichtungen gemäß der Offenbarung können einen oder mehrere Halbleiterchips enthalten, die wenigstens teilweise aus einem Halbleitermaterial hergestellt sein können. Die Halbleiterchips müssen nicht aus einem spezifischen Halbleitermaterial (z.B. Si, SiC, SiGe, GaAs, usw.) hergestellt sein und können anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind (z.B. Isolatoren, Kunststoffe, Metalle, usw.). Die Halbleiterchips können eine beliebige Größe besitzen. Die Oberfläche einer aktiven Vorderseite des Halbleiterchips kann in einem Bereich von etwa 0,05 mm² oder noch kleiner bis etwa 15 mm² oder noch größer liegen. Insbesondere kann ein Oberflächeninhalt einer aktiven Vorderseite des Halbleiterchips kleiner als 1 mm² sein. In einem Beispiel kann ein Halbleiterchip Abmessungen hinsichtlich Länge × Breite × Höhe besitzen, die größer als oder gleich 0,4 mm × 0,2 mm × 0,2 mm sind.
Die Halbleiterchips können von unterschiedlichem Typ sein und können auf der Grundlage unterschiedlicher Techniken hergestellt werden. In einem Beispiel können die Halbleiterchips diskreten Halbleiterchips entsprechen, wie z.B. Dioden, Transistoren, Gleichrichtern, Thyristoren, usw. In einem weiteren Beispiel können die Halbleiterchips integrierte Schaltungen enthalten, die passive elektronische Komponenten und/oder aktive elektronische Komponenten und/oder elektrische Komponenten und/oder elektrooptische Komponenten und/oder elektromechanische Komponenten, usw. enthalten. Die integrierten Schaltungen können als integrierte Logikschaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen, integrierte passive Komponenten, usw. konstruiert sein.
In einem Beispiel können die Halbleiterchips in einem Chip Scale Package (CSP) enthalten sein. Das heißt, die hier beschriebenen Halbleitervorrichtungen können ein derartiges CSP enthalten oder einem derartigen CSP entsprechen. Ein Package kann z.B. als ein CSP charakterisiert werden, wenn die Fläche des Package nicht größer als das 1, 2-fache der Fläche des Dies (oder des Chips) sein kann. Außerdem kann es eine Anforderung sein als CSP qualifiziert zu werden, dass das CSP einem direkt oberflächenmontierbaren Package mit einem einzelnen Die (oder einem einzelnen Chip) (engl. single die (single chip) direct surface mountable package) entspricht. Ein CSP kann z.B. eine Diode oder ein Transistor in einem Siliziumpackage sein, das eine Produktgröße besitzt, die kleiner als 1 mm² ist. Für eine derartige Produktgröße können mehr als 50.000 und sogar bis zu 600.000 Einheiten aus einem einzigen Wafer hergestellt werden. Ein CSP kann insbesondere keine Lotdepots (oder Lotkugeln) enthalten. Eine Verbindung des CSP mit einer Anwendung kann durch flache Lotpads (oder Lotfelder) ohne ein Lotdepot bereitgestellt sein. Eine Einheitsgröße eines kleinen CSP kann z.B. etwa 1, 0 mm × 0,6 mm oder etwa 0,6 mm × 0,3 mm, oder etwa 0,4 mm × 0,2 mm betragen.
Die Begriffe „Vorderseite“ und „aktive Vorderseite“ eines Halbleiterchips können hier verwendet werden. Diese Begriffe können sich insbesondere auf eine Hauptfläche des Halbleiterchips beziehen, die mikroelektronische Komponenten und integrierte Schaltungen enthalten kann. Die Halbleiterchips können aus Halbleiter-Wafern, die als ein Substrat für die mikroelektronischen Vorrichtungen, die in und über dem Halbleiter-Wafer ausgebildet werden, dienen können, hergestellt werden. Die integrierten Schaltungen können durch Dotierung, Ionenimplantation, Abscheidung von Materialien, photolithographische Strukturierung, usw. hergestellt werden. Die Herstellungsprozesse können normalerweise auf einer spezifischen Hauptfläche des Halbleiter-Wafers ausgeführt werden, die außerdem als die „Vorderseite“ des Halbleiter-Wafers bezeichnet werden kann. Nach dem Trennen der einzelnen Chips von dem Wafer kann die „Vorderseite“ des Halbleiter-Wafers folglich die „Vorderseite“ der getrennten Halbleiterchips werden.
Umgekehrt kann sich der Begriff „Rückseite“ eines Halbleiterchips auf eine Hauptfläche des Halbleiterchips beziehen, die der Vorderseite des Halbleiterchips gegenüberliegend angeordnet sein kann. Die Rückseite des Halbleiterchips kann im Wesentlichen ohne elektronische Komponenten sein, d.h., sie kann im Wesentlichen aus dem Halbleitermaterial bestehen. Obwohl die Rückseite des Halbleiterchips ohne elektronische Komponenten sein kann, wie oben spezifiziert worden ist, können elektronische Kontaktstellen über der Rückseite des Halbleiterchips angeordnet sein. Der Halbleiterchip kann eine beliebige Anzahl von Seitenflächen enthalten, die sich von der Rückseite des Halbleiterchips zur Vorderseite des Halbleiterchips erstrecken können.
Die Halbleiterchips können eine oder mehrere „aktive Seiten“ (oder „aktive Oberflächen“) enthalten. Insbesondere kann der aktive Bereich über einer Vorderseite eines Halbleiterchips angeordnet sein. Das heißt, eine aktive Seite eines Halbleiterchips kann als der physikalische Teil des Halbleiterchips definiert sein, der die mikroelektronischen Strukturen oder die Halbleiterstrukturen enthält. Eine aktive Seite kann z.B. wenigstens eine Halbleiterstruktur, insbesondere eine Diode und/oder einen Transistor und/oder eine Sicherung und/oder einen Widerstand und/oder einen Kondensator, usw. enthalten.
Die Halbleitervorrichtungen und/oder die Halbleiterchips, wie sie hier beschrieben werden, können eine beliebige Anzahl elektrischer Kontakte enthalten. Die elektrischen Kontakte können in Abhängigkeit von dem Typ der betrachteten Halbleitervorrichtung in einer beliebigen Geometrie über den Oberflächen des Halbleiterchips angeordnet sein. In einem Beispiel können die elektrischen Kontakte über der Vorderseite und der Rückseite des Halbleiterchips angeordnet sein. Ein derartiger Halbleiterchip kann z.B. einem Leistungshalbleiterchip entsprechen, der sowohl einen Drain-Kontakt, der auf einer Seite des Halbleiterchips angeordnet ist, als auch einen Source-Kontakt und einen Gate-Kontakt, die über der gegenüberliegenden Seite des Halbleiterchips angeordnet sind, enthalten. In einem weiteren Beispiel können die elektrischen Kontakte ausschließlich über der Vorderseite des Halbleiterchips angeordnet sein. Ein derartiger Halbleiterchip kann z.B. einem diskreten Halbleiterchip entsprechen. In einem Beispiel kann sich ein elektrischer Kontakt direkt über einer elektronischen Struktur des Halbleiterchips befinden, so dass keine weitere Umverteilungsschicht (oder Umverdrahtungsschicht) erforderlich sein kann, wenn eine elektrische Verbindung zwischen dem elektrischen Kontakt und der elektronischen Struktur bereitgestellt wird. In einem weiteren Beispiel können die elektrischen Kontakte über eine oder mehrere zusätzliche Umverteilungsschichten mit den elektronischen Strukturen verbunden sein.
Ein elektrischer Kontakt kann z.B. eine Kontaktstelle, wie z.B. ein Lotpad, enthalten, die konfiguriert sein kann, um einen elektrischen Kontakt bereitzustellen, der mit den integrierten Schaltungen, die in der Halbleitervorrichtung enthalten sind, oder einem darin enthaltenen Halbleiterchip herzustellen ist. In einem Beispiel kann eine Kontaktstelle im Wesentlichen flach sein, so dass die Halbleitervorrichtung über die Kontaktstelle über einer Oberfläche einer Anwendung (z.B. einer Leiterplatte (PCB)) angebracht werden kann (Oberflächenmontage). Die Halbleitervorrichtung kann z.B. über die Kontaktstelle auf ein PCB geklebt oder gelötet werden.
Eine Kontaktstelle (oder ein Kontaktpad) kann eine oder mehrere Schichten enthalten, von denen jede ein Metall und/oder eine Metalllegierung enthalten kann. Eine Kontaktstelle kann z.B. auf dem Halbleitermaterial des Halbleiterchips aufgebracht sein. Die Schichten können mit irgendeiner gewünschten geometrischen Form und irgendeiner gewünschten Materialzusammensetzung hergestellt werden. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, z.B. Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom, Vanadium, Wolfram, Molybdän, usw. kann als ein Material verwendet werden. Die Schichten müssen nicht homogen sein oder nur aus einem Material hergestellt sein, d. h., es können verschiedene Zusammensetzungen und Konzentrationen der Materialien, die in den Schichten enthalten sind, möglich sein. In einem Beispiel kann die Kontaktstelle einer plattierten Schicht entsprechen, die wenigstens eines von Ni, NiAu, NiPdAu, Cu, CuSn, usw. enthalten kann. In einem weiteren Beispiel kann die Kontaktstelle einem Lot entsprechen, das wenigstens eines von Sn, SnAg, SnAgCu, usw. enthält. Die Kontaktstellen können eine Dicke von etwa 1 µm (Mikrometer) oder noch kleiner bis etwa 25 µm (Mikrometer) oder noch größer und insbesondere von etwa 5 µm (Mikrometer) bis etwa 20 µm (Mikrometer) besitzen. Die erwähnten Materialien und Abmessungen sind beispielhaft und können in Abhängigkeit von der betrachteten Halbleitervorrichtung oder deren Anwendung modifiziert werden. Es kann jede geeignete Technik verwendet werden, um die Kontaktstelle oder die Schichten, welche die Kontaktstelle bilden, herzustellen. Es kann z.B. ein Prozess des stromlosen Plattierens verwendet werden.
Die Halbleitervorrichtungen gemäß der Offenbarung können eine oder mehrere Materialschichten enthalten, die über einem oder mehreren Halbleiterchips, die in den Halbleitervorrichtungen enthalten sein können, abgeschieden sein können oder einen oder mehrere Halbleiterchips, die in den Halbleitervorrichtungen enthalten sein können, wenigstens teilweise einkapseln können. Eine derartige abgeschiedene Materialschicht kann eine Dicke besitzen, die kleiner als etwa 50 µm (Mikrometer), spezieller kleiner als etwa 45 µm (Mikrometer) , spezieller kleiner als etwa 40 µm (Mikrometer), spezieller kleiner als etwa 35 µm (Mikrometer), spezieller kleiner als etwa 30 µm (Mikrometer), spezieller kleiner als etwa 25 µm (Mikrometer), spezieller kleiner als etwa 20 µm (Mikrometer) , spezieller kleiner als etwa 15 µm (Mikrometer), spezieller kleiner als etwa 10 µm (Mikrometer), spezieller kleiner als etwa 5 µm (Mikrometer) sein kann. Außerdem kann eine derartige abgeschiedene Materialschicht eine Dicke besitzen, die größer als 1 µm (Mikrometer) , spezieller größer als etwa 2 µm (Mikrometer), spezieller größer als etwa 3 µm (Mikrometer) , spezieller größer als etwa 4 µm (Mikrometer) , spezieller größer als etwa 5 µm (Mikrometer) , spezieller größer als etwa 6 µm (Mikrometer), spezieller größer als etwa 7 µm (Mikrometer), spezieller größer als etwa 8 µm (Mikrometer), spezieller größer als etwa 9 µm (Mikrometer) , spezieller größer als etwa 10 µm (Mikrometer) sein kann. Im Allgemeinen kann die Dicke der abgeschiedenen Materialschicht in einem Bereich liegen, der durch zwei beliebige der obenerwähnten Werte begrenzt sein kann. Der Begriff „Dicke“ der abgeschiedenen Materialschicht kann insbesondere der maximalen Dicke der Materialschicht entsprechen.
Die Halbleitervorrichtungen gemäß der Offenbarung können eine beliebige Anzahl der abgeschiedenen Materialschichten enthalten. Jede der Materialschichten kann mit irgendeiner gewünschten geometrischen Form und irgendeiner gewünschten Materialzusammensetzung hergestellt werden. Die abgeschiedenen Materialschichten können sich in dem Material und/oder der Dicke unterscheiden. Es können mehrere Materialschichten auf verschiedene Weisen angeordnet sein. Eine erste abgeschiedene Materialschicht kann z.B. über einer zweiten abgeschiedenen Materialschicht angeordnet sein. In einem weiteren Beispiel können zwei abgeschiedene Materialschichten zueinander benachbart angeordnet sein.
Die abgeschiedene Materialschicht kann ein organisches Material und/oder ein Polymer enthalten. In einem Beispiel kann die Materialschicht ein Parylen enthalten. Eine Materialschicht, die Parylen enthält, kann eine hydrophobe, chemisch beständige Beschichtung darstellen, die Barriereneigenschaften für anorganische und organische Medien, Säuren, kaustische Lösungen, Gase, Wasserdampf, usw. besitzt. Eine derartige Schicht kann ferner einen geringen Leckstrom und eine niedrige Dielektrizitätskonstante besitzen (z.B. Durchschnitt innerhalb der Ebene und außerhalb der Ebene: 2, 67 Parylen N und 2,5 Parylen AF-4, SF, HT). Eine Materialschicht, die Parylen enthält, kann korrosionsbeständig sein und kann eine im Wesentlichen homogene Oberfläche besitzen. Die Schicht kann im Wesentlichen stabil gegen Oxidation bis zu 350 °C sein (z.B. Parylen AF-4, SF, HT) . Außerdem kann die Schicht eine geringe Durchlässigkeit für Gase und einen geringen Reibungskoeffizienten besitzen (z.B. AF-4, HT, SF). Zusätzlich oder alternativ kann die abgeschiedene Materialschicht andere Materialien enthalten, die Materialeigenschaften besitzen, die zu denen des Parylens ähnlich sind.
Die abgeschiedene Materialschicht kann eine Farbe (engl. paint) enthalten. Eine Farbe kann einer flüssigen, verflüssigbaren oder Mastix-Zusammensetzung entsprechen, die in einen festen Film oder eine feste Schicht umgesetzt werden kann, nachdem sie auf ein Objekt aufgebracht worden ist. Eine Materialschicht, die eine Farbe enthält, kann konfiguriert sein, um das Objekt, auf das sie aufgebracht worden ist, zu schützen, zu färben oder mit einer Textur zu versehen.
Die abgeschiedene Materialschicht kann einen Lack (engl. lacquer) enthalten. Ein Lack kann einer Beschichtung entsprechen, die ein Harz und/oder ein zellulares Ester, usw. enthalten kann, das in einem flüchtigen Lösungsmittel aufgelöst sein kann. Außerdem kann ein Pigment hinzugefügt sein. Ein Lack kann eine klare oder gefärbte synthetische organische Beschichtung sein, die durch die Verdampfung eines Lösungsmittels trocknen kann, um eine Materialschicht zu bilden. Ein Lack kann hergestellt werden, indem Nitrozellulose oder andere Zellulosederivate zusammen mit Weichmachern und/oder Pigmenten in einer Mischung flüchtiger Lösungsmittel aufgelöst werden.
Die abgeschiedene Materialschicht kann einen Klarlack (engl. varnish) enthalten. Der Klarlack kann z.B. eine Kombination aus einem trocknenden Öl, einem Harz und einem Verdünner oder einem Lösungsmittel sein. Ein Klarlack kann transparent und ohne Pigmente sein. Nach dem Auftragen einer Schicht des Klarlacks können die enthaltenen filmbildenden Substanzen erhärten, sobald das Lösungsmittel verdampft ist. Alternativ können die enthaltenen filmbildenden Substanzen nach der Verdampfung des Lösungsmittels durch bestimmte Härtungsprozesse, z.B. eine chemische Reaktion zwischen den Ölen und Sauerstoff aus der Luft (Autooxidation) und/oder chemische Reaktionen zwischen den Komponenten des Klarlacks, erhärten. Ein Klarlack kann z.B. Harz und/oder Schelllack und/oder Alkydharz und/oder Bootslack und/oder trocknende Öle und/oder Polyurethan und/oder Lack und/oder Acrylfarbe, usw. enthalten.
Die Materialschichten, die den (die) Halbleiterchip(s) einer Halbleitervorrichtung wenigstens teilweise einkapseln können, können unter Verwendung einer oder mehrerer der im Folgenden spezifizierten verschiedenen Techniken abgeschieden werden.
Die Verfahren zum Herstellen von Halbleitervorrichtungen gemäß der Offenbarung können einen oder mehrere Gasphasenabscheidungsprozesse, z.B. einen Prozess der physikalischen Gasphasenabscheidung (PVD-Prozess) und/oder einen Prozess der chemischen Gasphasenabscheidung (CVD-Prozess) , usw. enthalten. Die Gasphasenabscheidungsprozesse können z.B. verwendet werden, um eine oder mehrere Materialschichten über einem oder mehreren Halbleiterchips abzuscheiden. Insbesondere kann ein Gasphasenabscheidungsprozess konfiguriert sein, um eine Materialschicht, die eine organische Schicht und/oder ein Polymer enthält, abzuscheiden. Ein Gasphasenabscheidungsprozess kann z.B. zum Abscheiden einer Materialschicht, die Parylen enthält, verwendet werden. Die Gasphasenabscheidungsprozesse können (z.B. über die Zeit, den Druck, die Temperatur, usw.) so gesteuert werden, dass eine Materialschicht mit einer Solldicke erhalten werden kann.
Die physikalische Gasphasenabscheidung (PVD) kann sich auf verschiedene Vakuumabscheidungsprozesse beziehen, die verwendet werden können, um dünne Filme oder Schichten durch eine Kondensation einer verdampften Form des Filmmaterials, das auf einer oder mehreren Oberflächen eines Objekts, wie z.B. eines Halbleiterchips, abgeschieden werden soll, abzuscheiden. Ein PVD-Verfahren kann insbesondere rein physikalische Prozesse umfassen, wie z.B. eine Hochtemperatur-Vakuumverdampfung mit anschließender Kondensation, ein Plasma-Sputter-Bombardement, usw., anstatt eine chemische Reaktion an dem Objekt, das beschichtet werden soll, zu umfassen. Die PVD kann in verschiedenen Formaten praktiziert werden. Die vorliegende Offenbarung ist nicht auf einen spezifischen Typ des PVD-Prozesses eingeschränkt.
Die chemische Gasphasenabscheidung (CVD) kann sich auf verschiedene chemische Prozesse beziehen, die verwendet werden, um dünne Filme oder Schichten aus einem gewünschten Material zu erzeugen. Ein Objekt, wie z.B. ein Halbleiterchip, kann z.B. einem oder mehreren flüchtigen Vorläufern ausgesetzt werden, die auf einer Oberfläche des Objekts reagieren und/oder zerfallen können, um die gewünschte abgeschiedene Schicht zu erzeugen. Die CVD kann in verschiedenen Formaten praktiziert werden. Diese Offenbarung ist nicht auf einen spezifischen Typ des CVD-Prozesses beschränkt.
Die Verfahren zum Herstellen von Halbleitervorrichtungen gemäß der Offenbarung können einen oder mehrere Spritzbeschichtungsprozesse, z.B. einen thermischen Spritzprozess und/oder einen Spritzlackierungsprozess, usw., enthalten. Der Spritzbeschichtungsprozess kann z.B. verwendet werden, um eine oder mehrere Materialschichten z.B. über einem oder mehreren Halbleiterchips abzuscheiden. Insbesondere kann ein Spritzbeschichtungsprozess verwendet werden, um eine Materialschicht abzuscheiden, die einen Klarlack und/oder einen Lack und/oder eine Farbe enthält. Der Spritzbeschichtungsprozess kann (z.B. über die Zeit, den Druck, die Temperatur, usw.) so gesteuert werden, dass eine Materialschicht mit einer Solldicke erhalten werden kann.
Die thermischen Spritztechniken können sich auf Beschichtungsprozesse beziehen, in denen geschmolzene oder erwärmte Materialien über eine Oberfläche eines Objekts, das beschichtet werden soll, gespritzt werden können. Es kann z.B. ein Beschichtungsvorläufer durch elektrische Mittel (z.B. ein Plasma, einen Lichtbogen, usw.) oder chemische Mittel (z.B. eine Verbrennungsflamme, usw.) erwärmt werden. Im Allgemeinen können die für das thermische Spritzen verfügbaren Beschichtungsmaterialien Metalle, Legierungen, Keramiken, Kunststoffe, Verbundwerkstoffe, usw. enthalten. Die Beschichtungsmaterialien können in Pulver- oder Drahtform zugeführt werden, in einen geschmolzenen oder halbgeschmolzenen Zustand erwärmt werden und können zu den Oberflächen des zu beschichtenden Objekts in der Form von Teilchen mit Mikrometergröße beschleunigt werden. Es kann z.B. eine Verbrennung oder eine elektrische Bogenentladung als eine Energiequelle für das thermische Spritzen verwendet werden. Die resultierenden Beschichtungen können durch eine Akkumulation zahlreicher gespritzter Teilchen hergestellt werden. Die Oberfläche des zu beschichtenden Gegenstandes kann sich nicht signifikant erwärmen, so dass eine Beschichtung brennbarer Substanzen ermöglicht sein kann. Das thermische Spritzen kann in verschiedenen Formaten praktiziert werden, z.B. Plasmaspritzen und/oder Detonationsspritzen und/oder Drahtlichtbogenspritzen und/oder Flammspritzen und/oder Hochgeschwindigkeitsflammbeschichtungsspritzen und/oder Warmspritzen und/oder Kaltspritzen, usw. Diese Offenbarung ist nicht auf einen spezifischen Typ des thermischen Spritzens eingeschränkt.
Die Spritzlackiertechniken können sich auf Beschichtungsprozesse beziehen, bei denen die Beschichtung (z.B. die Farbe, die Tinte, der Klarlack, der Lack, usw.) durch die Luft auf eine Oberfläche eines Objekts, das zu beschichtet werden soll, gespritzt werden kann. Die Spritzlackierung kann in verschiedenen Formaten praktiziert werden, wobei diese Offenbarung nicht auf einen spezifischen Typ der Spritzlackierung eingeschränkt ist. Es können z.B. eine oder mehrere Spritzdüsen, wie z.B. eine Einzel-Fluid-Düse, eine Zwei-Fluid-Düse, usw., verwendet werden, um einen Spritzbeschichtungsprozess auszuführen. In einem weiteren Beispiel können Rotationszerstäuber, Ultraschallzerstäuber, usw. verwendet werden, um den Spritzbeschichtungsprozess auszuführen. In einem noch weiteren Beispiel kann das elektrostatische Laden der Sprays verwendet werden.
Die Verfahren zum Herstellen der Halbleitervorrichtungen gemäß der Offenbarung können einen oder mehrere Tauchbeschichtungsprozesse enthalten. Ein Tauchbeschichtungsprozess kann z.B. verwendet werden, um eine oder mehrere Materialschichten über einem oder mehreren Halbleiterchips abzuscheiden. Die Tauchbeschichtungsprozesse können (z.B. über die Zeit, den Druck z.B. eines Beschichtungsmaterials und/oder der Umgebung, die Temperatur z.B. eines Beschichtungsmaterials und/oder der Umgebung, usw.) gesteuert werden, so dass eine Materialschicht mit einer Solldicke erhalten werden kann. Insbesondere kann ein Tauchbeschichtungsprozess verwendet werden, um eine Materialschicht abzuscheiden, die einen Klarlack und/oder einen Lack und/oder eine Farbe enthält.
Bei der Tauchbeschichtung kann ein zu beschichtendes Objekt in ein Beschichtungsmaterial oder eine Beschichtungslösung getaucht werden und kann wieder herausgezogen werden. Nach dem Herausziehen des Objekts kann ein Film des Beschichtungsmaterials auf dem Objekt zurückgelassen worden sein. Die Dicke des erhaltenen Films kann von verschiedenen Faktoren abhängen, z.B. einer Temperatur des Beschichtungsmaterials und der Umgebung, einem Atmosphärendruck, einer Feuchtigkeit des Beschichtungsmaterials und der Umgebung, einer Geschwindigkeit beim Herausziehen des Objekts aus dem Beschichtungsmaterial, usw. Nach dem Beschichten des Objekts kann der Film des Beschichtungsmaterials getrocknet werden und kann eine gewünschte Materialschicht auf dem Objekt gebildet werden. Während dem Trocknungsvorgang kann ein Lösungsmittel des Beschichtungsmaterials aus der Flüssigkeit verdampfen, wobei das Beschichtungsmaterial als ein fester Film oder eine feste Schicht auf dem Objekt zurückbleiben kann. Das Beschichtungsmaterial, in welches das Objekt getaucht werden kann, ist nicht auf Flüssigkeiten eingeschränkt. In weiteren Beispielen kann das Beschichtungsmaterial die Form eines Pulvers, eines Gels, usw. besitzen. In einem spezifischen Beispiel kann ein zu beschichtendes Objekt auf eine vorgegebene Temperatur erwärmt werden, die z.B. kleiner als 100 °C sein kann, wobei es in ein Beschichtungspulver getaucht werden kann, das schmelzen und das Objekt mit einem gewünschten Beschichtungsfilm abdecken kann. Die Tauchbeschichtung kann in verschiedenen Formaten praktiziert werden. Die vorliegende Offenbarung ist nicht auf einen spezifischen Typ der Tauchbeschichtung eingeschränkt.
Die Verfahren zum Herstellen von Halbleitervorrichtungen gemäß der Offenbarung können einen oder mehrere Träger verwenden, über denen ein oder mehrere Halbleiterchips wenigstens vorübergehend angeordnet sein können. Die Träger sind nicht darauf beschränkt, aus einem spezifischen Material hergestellt zu sein und können z.B. eine homogene Struktur besitzen. In einem Beispiel kann ein Träger ein elektrisch isolierendes Substrat enthalten oder einem elektrisch isolierenden Substrat entsprechen. In einem weiteren Beispiel kann ein Träger eine mechanische Befestigungsschicht enthalten oder einer mechanischen Befestigungsschicht entsprechen, die aus einem Band oder einer Folie, z.B. einer Dicing-Folie, hergestellt sein kann oder ein Band oder eine Folie, z.B. eine Dicing-Folie, enthalten kann. Die mechanische Befestigungsschicht kann eine oder mehrere adhäsive Oberflächen enthalten und kann konfiguriert sein, die über der adhäsiven Oberfläche der mechanischen Befestigungsschicht angeordneten Halbleiterchips zu befestigen.
1 veranschaulicht schematisch eine Querschnittsansicht einer Halbleitervorrichtung 100 gemäß der Offenbarung. Die Halbleitervorrichtung 100 kann einen Halbleiterchip 1 enthalten. Die Halbleitervorrichtung 100 kann ferner eine Materialschicht 2 enthalten, die den Halbleiterchip 1 wenigstens teilweise einkapseln kann. Eine Dicke der Materialschicht 2 kann kleiner als 50 µm (Mikrometer) sein. Die Materialschicht 2 kann ein organisches Material und/oder ein Polymer und/oder einen Klarlack und/oder einen Lack und/oder eine Farbe enthalten. Im Folgenden werden ausführlichere Halbleitervorrichtungen, die zu der Halbleitervorrichtung 100 ähnlich sind, und Verfahren zum Herstellen derartiger Halbleitervorrichtungen beschrieben.
Die 2A bis 2B veranschaulichen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Offenbarung. Ein Querschnitt einer Halbleitervorrichtung, die durch das beschriebene Verfahren erhalten wird, kann aus 2B ersehen werden. Die erhaltene Halbleitervorrichtung kann zu der Halbleitervorrichtung 100 nach 1 ähnlich sein. In einem ersten Vorgang (siehe 2A) können mehrere Halbleiterchips 1 über einem Träger 3 angeordnet werden. In einem zweiten Vorgang (siehe 2B) kann eine Materialschicht 2 über den Oberflächen der mehreren Halbleiterchips 1 abgeschieden werden. Das Abscheiden der Materialschicht 2 kann einen Gasphasenabscheidungsprozess enthalten. Die Materialschicht 2 kann ein organisches Material und/oder ein Polymer enthalten. Das Verfahren nach den 2A und 2B kann ferner Vorgänge enthalten, die um der Einfachheit willen nicht explizit veranschaulicht sind. Die mehreren Halbleiterchips 1 können z.B. von dem Träger 3 getrennt werden, so dass einzelne Halbleitervorrichtungen erhalten werden können. Im Folgenden werden ausführlichere Verfahren zum Herstellen von Halbleitervorrichtungen, die zu dem Verfahren nach den 2A und 2B ähnlich sind, beschrieben.
Die 3A bis 3B veranschaulichen schematisch eine Querschnittsansicht eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß der Offenbarung. Ein Querschnitt einer Halbleitervorrichtung, die durch das Verfahren erhalten wird, kann aus 3B ersehen werden. Die erhaltene Halbleitervorrichtung kann zu den Halbleitervorrichtungen in den vorhergehenden Figuren ähnlich sein. In einem ersten Vorgang (siehe 3A) können mehrere Halbleiterchips 1 über einem Träger 3 angeordnet werden. In einem zweiten Vorgang (siehe 3B) kann eine Materialschicht 4 über den Oberflächen der mehreren Halbleiterchips 1 abgeschieden werden. Das Abscheiden der Materialschicht 4 kann eine Tauchbeschichtung und/oder eine Sprühbeschichtung enthalten. Die Materialschicht 4 kann einen Klarlack und/oder einen Lack und/oder eine Farbe enthalten. Das beschriebene Verfahren kann ferner Vorgänge enthalten, die um der Einfachheit willen nicht explizit veranschaulicht sind. Die mehreren Halbleiterchips 1 können z.B. von dem Träger 3 getrennt werden, so dass einzelne Halbleitervorrichtungen erhalten werden können. Im Folgenden werden ausführlichere Verfahren zum Herstellen von Halbleitervorrichtungen, die zu dem Verfahren der Halbleitervorrichtungen nach den 3A und 3B ähnlich sind, beschrieben.
Die 4A bis 4G veranschaulichen schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung 400 gemäß der Offenbarung, von der ein Querschnitt in 4E gezeigt ist. Die Halbleitervorrichtung 400 kann als eine Implementierung weiterer Halbleitervorrichtungen gesehen werden, die hier beschrieben sind, so dass die Einzelheiten der Halbleitervorrichtung 400, die im Folgenden beschrieben wird, gleichermaßen auf irgendeine der weiteren Halbleitervorrichtungen gemäß der Offenbarung angewendet werden können. Außerdem kann das in den 4A bis 4G gezeigte Verfahren als eine Implementierung der Verfahren gesehen werden, die z.B. in den 2A bis 2B und den 3A bis 3B veranschaulicht sind. Die Einzelheiten des Herstellungsverfahrens, das im Folgenden beschrieben wird, können deshalb gleichermaßen z.B. auf diese Verfahren angewendet werden.
4A veranschaulicht mehrere Halbleiterchips 1, die über einem Träger 9 angeordnet werden können. In einem (nicht veranschaulichten) vorhergehenden Vorgang können die Halbleiterchips 1 verarbeitet (z.B. durch das Bilden mikroelektronische Komponenten und integrierter Schaltungen auf den oder in den Halbleiterchips 1) und von einem Halbleiter-Wafer getrennt worden sein. Der Halbleiter-Wafer, der die Halbleiterchips 1 enthält, kann über dem Träger 9 angeordnet und in die getrennten mehreren Halbleiterchips 1 vereinzelt worden sein. Die Halbleiterchips 1 können folglich durch Lücken (oder Dicing-Straßen) 5, die zwischen den einzelnen Halbleiterchips 1 angeordnet sein können, getrennt sein. Es kann irgendeine geeignete Technik verwendet werden, um die Halbleiterchips 1 zu trennen, z.B. Sägen und/oder Laser-Dicing und/oder Nassätzen und/oder Plasmaätzen, usw. Die Lücken 5 können z.B. eine Breite von etwa 30 µm (Mikrometer) (Sägen) oder kleiner (Laser-Dicing, Ätzen) besitzen. Der Träger 9 kann ein beliebiger Typ sein, wie oben beschrieben worden ist. Insbesondere kann der Träger 9 einer Dicing-Folie entsprechen, die eine adhäsive Schicht enthalten kann, die den Halbleiterchips 1 zugewandt sein kann und die Halbleiterchips 1 befestigen kann.
Die Halbleiterchips 1 können von beliebigem Typ sein, wie oben beschrieben worden ist. In dem Beispiel nach 4A können die Halbleiterchips 1 zueinander ähnlich sein. In einem weiteren Beispiel können sich wenigstens zwei der Halbleiterchips 1 voneinander unterscheiden. In dem Beispiel nach 4A ist um der Einfachheit willen eine beispielhafte Anzahl von vier Halbleiterchips 1 veranschaulicht. In weiteren Beispielen kann eine andere beliebige Anzahl von Halbleiterchips 1 in einer beliebigen Geometrie über dem Träger 9 angeordnet werden. Die Halbleiterchips 1 können z.B. in einem zweidimensionalen rechteckigen Muster über dem Träger 9 angeordnet werden.
In dem Beispiel nach 4A können die Halbleiterchips 1 so über dem Träger 9 angeordnet werden, dass die Rückseiten 6 der Halbleiterchips 1 dem Träger 9 zugewandt sein können. Folglich können die (aktiven) Vorderseiten 7 der Halbleiterchips 1, die vorher verarbeitet worden sein können, von dem Träger 9 abgewandt sein. Die Halbleiterchips 1 können z.B. elektrische Kontakte 8 enthalten, die über den aktiven Vorderseiten 7 angeordnet sind. In dem Beispiel nach 4A kann jeder Halbleiterchip 1 zwei elektrische Kontakte 8 enthalten, die über der Vorderseite 7 des jeweiligen Halbleiterchips 1 angeordnet sind. In weiteren Beispielen kann jeder der Halbleiterchips 1 eine unterschiedliche beliebige Anzahl von elektrischen Kontakten 8 enthalten, die in einer beliebigen Geometrie über den Rückseiten 6 und/oder den aktiven Vorderseiten 7 der Halbleiterchips 1 angeordnet sein können. Die elektrischen Kontakte 8 können von beliebigen Typen sein, wie oben beschrieben worden ist. Die elektrischen Kontakte 8 können eine Dicke t besitzen, die von etwa 1 µm (Mikrometer) oder noch kleiner bis etwa 25 µm (Mikrometer) oder noch größer, spezieller von etwa 5 µm (Mikrometer) bis etwa 20 µm (Mikrometer) reichen kann.
In 4B können die Halbleiterchips 1 von dem Träger 9 gelöst, umgedreht und über einem weiteren Träger 3 angeordnet werden. Der Träger 3 kann von einem beliebigen Typ sein, wie oben beschrieben worden ist. Insbesondere kann der Träger 3 einer Folie entsprechen. Der Träger 3 kann elastisch sein und/oder eine (nicht explizit veranschaulichte) adhäsive Schicht enthalten, die den Halbleiterchips 1 zugewandt ist. Die Halbleiterchips 1 können so angeordnet sein, dass die aktiven Vorderseiten 7 der Halbleiterchips 1 dem Träger 3 zugewandt sein können. Die elektrischen Kontakte 8 können wenigstens teilweise in den Träger 3 gedrückt sein, so dass die Unterseiten der elektrischen Kontakte 8 und wenigstens ein Teil der Seitenflächen der elektrischen Kontakte 8 durch das Material des Trägers 3 bedeckt sein können. Dies kann zu einem Abstand s zwischen den aktiven Vorderseiten 7 der Halbleiterchips 1 und dem Träger 3 führen. Der Abstand s kann z.B. in einem Bereich von etwa null bis zu etwa der Dicke t des jeweiligen elektrischen Kontakts 8 liegen.
In 4C kann der Träger 3 erweitert werden (siehe die Pfeile), so dass die Abstände d zwischen den Halbleiterchips 1 vergrößert werden können. Der Träger 3 kann z.B. erweitert werden, bis die Abstände d zwischen den Halbleiterchips größer als oder gleich etwa 30 µm (Mikrometer) sind.
In 4D kann eine Materialschicht 10 über den Oberflächen der Halbleiterchips 1 abgeschieden werden. In dem Beispiel nach 4D kann die Materialschicht 10 auf eine konforme Weise abgeschieden werden, so dass die freiliegenden Oberflächen der Halbleiterchips 1 gleichmäßig beschichtet werden können. In dem Beispiel nach 4D können die Halbleiterchips 1 mit Ausnahme der Oberflächen der elektrischen Kontakte 8, die durch das Material des Trägers 3 bedeckt werden können, vollständig durch die Materialschicht 10 bedeckt werden. Außerdem können wenigstens Teile der Oberseite des Trägers ebenso durch die Materialschicht 10 bedeckt werden. In einem weiteren Beispiel können die Vorderseiten 7 und die elektrischen Kontakte 8 von der Materialschicht 10 unbedeckt bleiben, wenn der Abstand s so gewählt ist, dass er einen Wert von etwa Null besitzt.
Die Materialschicht 10 kann unter Verwendung eines bzw. einer oder mehrerer der oben beschriebenen Materialien und Techniken abgeschieden werden. Die Materialschicht 10 kann z.B. ein organisches Material und/oder ein Polymer enthalten und kann unter Verwendung eines Gasphasenabscheidungsprozesses abgeschieden werden. In einem weiteren Beispiel kann die Materialschicht 10 einen Klarlack und/oder einen Lack und/oder eine Farbe enthalten und kann unter Verwendung eines Spritzbeschichtungsprozesses abgeschieden werden. Eine maximale Dicke der Materialschicht 10 kann kleiner als z.B. 50 µm (Mikrometer) sein. In weiteren Beispielen kann die maximale Dicke kleiner als einer der vorher spezifizierten Werte sein. In dem Beispiel nach 4D kann nur eine Materialschicht 10 über den Oberflächen der Halbleiterchips 1 abgeschieden werden. In weiteren Beispielen kann eine beliebige Anzahl (nicht veranschaulichter) zusätzlicher Schichten über den Halbleiterchips 1 und/oder der Materialschicht 10 abgeschieden werden. Die zusätzliche(n) Schicht (en) kann (können) unter Verwendung eines bzw. einer oder mehrerer der oben beschriebenen Materialien und Techniken abgeschieden werden.
Nach dem Abscheiden der Materialschicht 10 kann der Träger 3 entfernt werden, so dass die beschichteten Halbleiterchips 1 von dem Träger 3 gelöst werden können. Eine der gelösten Halbleitervorrichtungen 400 ist in 4E veranschaulicht. Die Halbleitervorrichtung 400 kann den Halbleiterchip 1 enthalten, der wenigstens teilweise durch die Materialschicht 10 bedeckt sein kann. In dem Beispiel nach 4E kann der Halbleiterchip 1 mit Ausnahme der Hauptflächen der elektrischen Kontakte 8 und von wenigstens Teilen der Seitenwände der elektrischen Kontakte 8, die während des Beschichtungsprozesses nach 4D durch das Material des Trägers 3 bedeckt worden sind, durch die Materialschicht 10 bedeckt sein.
4F veranschaulicht einen weiteren optionalen Vorgang, bei der die elektrischen Kontakte 8 der Halbleitervorrichtung 400 wenigstens teilweise durch ein elektrisch leitfähiges Material 11, das z.B. ein Lotmaterial enthalten kann, bedeckt werden können.
4G veranschaulicht eine Komponente 12, z.B. ein PCB, das elektrische Kontakte 13 enthalten kann, die über einer Oberseite der Komponente 12 angeordnet sein können. Die Halbleitervorrichtung nach 4F kann über der Komponente 12 angebracht werden, so dass die elektrischen Kontakte 8 der Halbleitervorrichtung 400 über das elektrisch leitfähige Material 11 mit den elektrischen Kontakten 13 der Komponente 12 elektrisch gekoppelt werden können.
Die 5A bis 5F veranschaulichen schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung 500 gemäß der Offenbarung, von der ein Querschnitt in 5F gezeigt ist. Die Halbleitervorrichtung 500 kann als eine Implementierung weiterer Halbleitervorrichtungen gesehen werden, die hier beschrieben sind, so dass die Einzelheiten der Halbleitervorrichtung 500, die im Folgenden beschrieben wird, gleichermaßen auf irgendeine der weiteren Halbleitervorrichtungen gemäß der Offenbarung angewendet werden können. Außerdem kann das in den 5A bis 5F gezeigte Verfahren als eine Implementierung der Verfahren gesehen werden, die in den 2A bis 2B und den 3A bis 3B veranschaulicht sind. Die Einzelheiten des Herstellungsverfahrens, die im Folgenden beschrieben werden, können deshalb gleichermaßen auf diese Verfahren angewendet werden.
In 5A können mehrere Halbleiterchips 1 über einem Träger 9 angeordnet werden. Die Halbleiterchips 1 und der Träger 9 können zu den entsprechenden Komponenten nach 4A ähnlich sein. Die im Zusammenhang mit 4A abgegebenen Kommentare können folglich außerdem für 5A gelten. Im Gegensatz zu 4A können die Halbleiterchips 1 in 5A immer noch in einem Halbleiter-Wafer enthalten sein, d.h. noch nicht voneinander getrennt oder vereinzelt (engl. diced) sein. Das heißt, 5A kann einen Halbleiter-Wafer zeigen, der die Halbleiterchips 1 vor der Vereinzelung enthält.
In 5B kann eine erste Materialschicht 14 über den Oberseiten 7 der mehreren Halbleiterchips 1 abgeschieden werden. Die erste Materialschicht 14 kann z.B. zu der Materialschicht 10 nach 4D ähnlich sein. Die im Zusammenhang mit 4D abgegebenen Kommentare bezüglich der verwendeten Materialien und Abscheidungstechniken können außerdem für 5B gelten. In dem Beispiel nach 5B können die Oberseite und die Seitenflächen des Halbleiter-Wafers vollständig durch die erste Materialschicht 14 bedeckt werden. In weiteren Beispielen kann die Materialschicht 14 selektiv abgeschieden werden.
In 5C kann wenigstens ein Teil der ersten Materialschicht 14 entfernt werden, so dass wenigstens die Oberseiten der elektrischen Kontakte 8 von dem abgeschiedenen Material 14 freigelegt sein können. Es kann irgendeine geeignete Technik verwendet werden, um die erste Materialschicht 14 wenigstens teilweise zu entfernen und die elektrischen Kontakte 8 freizulegen. In einem Beispiel kann eine Schleiftechnik angewendet werden. Zusätzliche oder alternative Prozesse zum Entfernen der Materialschicht 14 können ein Plasma und/oder einen Laser verwenden.
In 5D können die Halbleiterchips 1 voneinander getrennt werden, z.B. durch einen Dicing-Prozess. Außerdem können die Halbleiterchips 1 von dem Träger 9 gelöst, umgedreht und über einem weiteren Träger 3 angeordnet werden. Der Vorgang nach 5D kann wenigstens teilweise dem Vorgang nach 4B entsprechen. Die im Zusammenhang mit 4B abgegebenen Kommentare können folglich außerdem für 5D gelten.
In 5E kann eine zweite Materialschicht 15 über den Oberflächen der Halbleiterchips 1 abgeschieden werden. Der Vorgang nach 5E kann wenigstens teilweise dem Vorgang nach 4D entsprechen. Die im Zusammenhang mit 4D abgegebenen Kommentare können folglich außerdem für 5E gelten. In dem Beispiel nach 5E kann die zweite Materialschicht 15 auf eine nicht konforme Weise abgeschieden werden, so dass nur die ungeschützten Rückseiten 6 und die Seitenflächen der Halbleiterchips 1 mit der zweiten Materialschicht 15 beschichtet werden können. In einem weiteren Beispiel kann die zweite Materialschicht 15 auf eine konforme Weise abgeschieden werden, so dass alle Oberflächen der Halbleiterchips 1 gleichmäßig beschichtet werden können. Das heißt, die zweite Materialschicht 15 kann über den freiliegenden Rückseiten 6 und den freiliegenden Seitenflächen der Halbleiterchips 1 abgeschieden werden und kann ferner über der ersten Materialschicht 14 abgeschieden werden, die in dem vorhergehenden Vorgang nach 5B abgeschieden worden sein kann. Die zweite Materialschicht 15 kann unter Verwendung eines bzw. einer oder mehrerer der oben beschriebenen Materialien und Techniken abgeschieden werden.
Nach dem Abscheiden der zweiten Materialschicht 15 kann der Träger 3 entfernt werden, so dass die beschichteten Halbleiterchips 1 von dem Träger 3 gelöst werden können. Eine der gelösten Halbleitervorrichtungen 500 ist in 5F veranschaulicht. Die Halbleitervorrichtung 500 kann den Halbleiterchip 1 enthalten, der wenigstens teilweise durch die Materialschichten 14 und 15 bedeckt ist. In dem Beispiel nach 5F können die Rückseite 6 und die Seitenflächen des Halbleiterchips 1 durch die zweite Materialschicht 15 bedeckt sein, während die Vorderseite 7 des Halbleiterchips 1 und wenigstens Teile der Seitenflächen der elektrischen Kontakte 8 durch die erste Materialschicht 14 bedeckt sein können. In weiteren Beispielen können die Materialschichten 14 und 15 in beliebigen anderen Geometrien in Bezug aufeinander angeordnet sein. Eine der Materialschichten 14, 15 kann z.B. die jeweilige andere Materialschicht 14, 15 wenigstens teilweise bedecken. Die Hauptflächen der elektrischen Kontakte 8 können von den abgeschiedenen Materialien freigelegt bleiben.
Das im Zusammenhang mit den 5A bis 5F beschriebene Verfahren kann weitere Vorgänge enthalten, die hier um der Einfachheit willen nicht explizit veranschaulicht sind. Das beschriebene Verfahren kann z.B. durch eine oder beide der Vorgänge erweitert werden, die im Zusammenhang mit den 4F und 4G beschrieben worden sind.
Die 6A bis 6E veranschaulichen schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung 600 gemäß der Offenbarung, von der ein Querschnitt in 6E gezeigt ist. Die Halbleitervorrichtung 600 kann als eine Implementierung weiterer Halbleitervorrichtungen gesehen werden, die hier beschrieben sind, so dass die Einzelheiten der Halbleitervorrichtung 600, die im Folgenden beschrieben wird, gleichermaßen auf irgendeine der weiteren Halbleitervorrichtungen gemäß der Offenbarung angewendet werden können. Außerdem kann das in den 6A bis 6E gezeigte Verfahren als eine Implementierung der Verfahren gesehen werden, die in den 2A bis 2B und den 3A bis 3B veranschaulicht sind. Die Einzelheiten des Herstellungsverfahrens, die im Folgenden beschrieben werden, können deshalb gleichermaßen auf diese Verfahren angewendet werden.
In 6A können mehrere Halbleiterchips 1 über einem Träger 9 angeordnet werden. Die Halbleiterchips 1 und der Träger 9 können zu den entsprechenden Komponenten nach 4A ähnlich sein. Die im Zusammenhang mit 4A abgegebenen Kommentare können folglich außerdem für 6A gelten. Ähnlich zu 4A können die Halbleiterchips 1 bereits voneinander getrennt worden sein (z.B. durch einen Dicing-Prozess), so dass die Lücken 5 zwischen den Halbleiterchips 1 angeordnet sein können. In einem Beispiel können die Lücken 5 den Dicing-Straßen entsprechen, die eine Breite besitzen, die kleiner als oder gleich als etwa 30 µm (Mikrometer) sein können. In einem weiteren Beispiel können die Lücken 5 weiter vergrößert worden sein (z.B. nach einem Dicing-Prozess), indem der Träger 9 in einer horizontalen Richtung erweitert wird, so dass eine Breite der Lücken 5 größer als etwa 30 µm (Mikrometer) werden kann.
In 6B kann eine erste Materialschicht 14 über den Oberseiten 7 der mehreren Halbleiterchips 1 und über dem Träger 9 in den Positionen der Lücken 5 abgeschieden werden. Die erste Materialschicht 14 kann z.B. zu der ersten Materialschicht 14 nach 5B ähnlich sein. Die im Zusammenhang mit 5B abgegebenen Kommentare können folglich außerdem für 6B gelten. In dem Beispiel nach 6B können sowohl die Oberseiten 7 und die Seitenflächen der Halbleiterchips 1 als auch der Träger 9 in den Positionen der Lücken 5 durch die erste Materialschicht 14 bedeckt werden.
In 6C kann wenigstens ein Teil der ersten Materialschicht 14 entfernt werden, so dass wenigstens die Oberseiten der elektrischen Kontakte 8 von dem abgeschiedenen Material 14 freiliegend sein können. Der Vorgang nach 6C kann wenigstens teilweise dem Vorgang nach 5C entsprechen. Die im Zusammenhang mit 5C abgegebenen Kommentare können folglich außerdem für 6C gelten.
In 6D kann der Träger 9 entfernt werden, so dass die Halbleiterchips 1 von dem Träger 9 gelöst werden können. Die gelösten Halbleiterchips 1 können umgedreht und über einem weiteren Träger 3 angeordnet werden. Der Vorgang nach 6D kann wenigstens teilweise dem Vorgang nach 5D entsprechen. Die im Zusammenhang mit 5D abgegebenen Kommentare können folglich außerdem für 6D gelten. Außerdem kann eine zweite Materialschicht 15 über den Oberflächen der Halbleiterchips 1 abgeschieden werden. Der Vorgang nach 6D kann wenigstens teilweise dem Vorgang nach 5E entsprechen. Die im Zusammenhang mit 5E abgegebenen Kommentare können folglich außerdem für 6D gelten.
Nach dem Abscheiden der zweiten Materialschicht 15 kann der Träger 3 entfernt werden, so dass die beschichteten Halbleiterchips 1 von dem Träger 3 gelöst werden können. Eine der gelösten Halbleitervorrichtungen 600 ist in 6E veranschaulicht. Die Halbleitervorrichtung 600 kann z.B. zu der Halbleitervorrichtung 500 nach 5F ähnlich sein. Die im Zusammenhang mit 5F abgegebenen Kommentare können folglich außerdem für 6E gelten.
Das im Zusammenhang mit den 6A bis 6E beschriebene Verfahren kann weitere Vorgänge enthalten, die um der Einfachheit willen hier nicht explizit veranschaulicht sind. Das beschriebene Verfahren kann z.B. durch einen oder beide der Vorgänge erweitert werden, die im Zusammenhang mit den 4F und 4G beschrieben worden sind.
Die 7A bis 7F veranschaulichen schematisch ein Verfahren zum Herstellen einer Halbleitervorrichtung 700 gemäß der Offenbarung, von der ein Querschnitt in 7F gezeigt ist. Die Halbleitervorrichtung 700 kann als eine Implementierung weiterer Halbleitervorrichtungen gesehen werden, die hier beschrieben sind, so dass die Einzelheiten der Halbleitervorrichtung 700, die im Folgenden beschrieben wird, gleichermaßen auf irgendeine der weiteren Halbleitervorrichtungen gemäß der Offenbarung angewendet werden können. Außerdem kann das in den 7A bis 7F gezeigte Verfahren als eine Implementierung der Verfahren gesehen werden, die in den 2A bis 2B und den 3A bis 3B veranschaulicht sind. Die Einzelheiten des Herstellungsverfahrens, die im Folgenden beschrieben werden, können deshalb gleichermaßen auf diese Verfahren angewendet werden.
In 7A kann ein Halbleiter-Wafer, der mehrere Halbleiterchips 1 enthält, über einem Träger 9 angeordnet werden. In 7B können die Halbleiterchips 1, z.B. durch einen Dicing-Prozess, voneinander getrennt werden. Die Vorgänge nach den 7A und 7B können wenigstens teilweise dem Vorgang nach 4A entsprechen. Die im Zusammenhang mit 4A abgegebenen Kommentare können folglich außerdem für die 7A und 7B gelten.
In 7C können die Halbleiterchips 1 von dem Träger 9 gelöst, umgedreht und über einem weiteren Träger 3 angeordnet werden. Der Vorgang nach 7C kann wenigstens teilweise dem Vorgang nach 4B entsprechen. Die im Zusammenhang mit 4B abgegebenen Kommentare können folglich außerdem für 7C gelten.
In 7D kann der Träger 3, der die Halbleiterchips 1 enthält, umgedreht und so angeordnet werden, dass die Halbleiterchips 1 wenigstens teilweise in einen Behälter 16 getaucht werden können, der ein Beschichtungsmaterial 17 enthält. In dem Beispiel nach 7D können die Halbleiterchips 1 in das Beschichtungsmaterial 17 getaucht werden, so dass die Rückseiten 6, die Vorderseiten 7 und die Seitenflächen der Halbleiterchips 1 durch das Beschichtungsmaterial 17 bedeckt werden können. Außerdem können die Seitenflächen der elektrischen Kontakte 8 wenigstens teilweise durch das Beschichtungsmaterial 17 bedeckt werden. Zwischen dem Träger 3 und der Oberseite des Beschichtungsmaterials 17 kann ein Abstand bereitgestellt werden, so dass die Seitenflächen der elektrischen Kontakte 8 in einem Beispiel wenigstens teilweise von dem Beschichtungsmaterial 17 freiliegend bleiben können.
Im Zusammenhang mit dem Vorgang nach 7D kann irgendeine der Tauchbeschichtungstechniken und irgendeines der Beschichtungsmaterialien, die oben beschrieben worden sind, verwendet werden. Insbesondere kann das Beschichtungsmaterial 17 einen Klarlack und/oder einen Lack und/oder eine Farbe usw. enthalten. Das Beschichtungsmaterial 17 kann die Form einer Flüssigkeit, eines Pulvers, eines Gels, usw. besitzen.
In 7E kann der Träger 3 angehoben werden, so dass die Halbleiterchips 1 aus dem Beschichtungsmaterial 17 gezogen werden können. Ein Teil des Beschichtungsmaterials 17 kann an den Stellen, an denen die Halbleiterchips 1 in das Beschichtungsmaterial 17 getaucht worden sind, über den Oberflächen der Halbleiterchips 1 verbleiben. Insbesondere kann das verbleibende Beschichtungsmaterial 17 die Form eines Materialfilms oder einer Materialschicht 18 besitzen, der bzw. die fest werden kann. Die Materialschicht 18 kann z.B. zu den vorher beschriebenen abgeschiedenen Materialschichten ähnlich sein. In dem Beispiel nach 7E kann die Materialschicht 18 eine im Wesentlichen gleichmäßige Dicke besitzen. In einem weiteren Beispiel kann die Materialschicht 18 an verschiedenen Stellen unterschiedliche Dicken besitzen. Derartige ungleichmäßige Dicken können z.B. auftreten, wenn unterschiedliche Teile der Halbleiterchips 1 basierend auf unterschiedlichen Zeiten, Drücken, Temperaturen, usw. in das Beschichtungsmaterial 17 getaucht werden.
Nach dem Abscheiden der Materialschicht 18 kann der Träger 3 entfernt werden, so dass die beschichteten Halbleiterchips 1 von dem Träger 3 gelöst werden können. Eine der gelösten Halbleitervorrichtungen 700 ist in 7F veranschaulicht. Die Halbleitervorrichtung 700 kann zu den vorher beschriebenen Halbleitervorrichtungen gemäß der Offenbarung ähnlich sein. Die Halbleitervorrichtung 700 kann den Halbleiterchip 1 enthalten, der wenigstens teilweise durch die Materialschicht 18 bedeckt ist. In dem Beispiel nach 7F können die Rückseite 6, die Vorderseite 7 und die Seitenflächen des Halbleiterchips 1 durch die Materialschicht 18 bedeckt sein. Außerdem können die Hauptflächen der elektrischen Kontakte 8 wenigstens teilweise von der Materialschicht 18 freiliegend sein. In weiteren Beispielen können die Anordnung und die Geometrie der Materialschicht 18 anders sein und können insbesondere davon abhängen, wie tief die Halbleiterchips 1 in dem Vorgang nach 7D in das Beschichtungsmaterial 17 getaucht worden sind.
Das im Zusammenhang mit den 7A bis 7F beschriebene Verfahren kann ferner Vorgänge enthalten, die um der Einfachheit willen hier nicht explizit veranschaulicht sind. Es können z.B. weitere Tauchbeschichtungsprozesse ausgeführt werden, um weitere Schichten über den Oberflächen der Halbleiterchips 1 und/oder der Materialschicht 18 abzuscheiden. Außerdem kann das beschriebene Verfahren durch einen oder beide der im Zusammenhang mit den 4F und 4G beschriebenen Vorgänge erweitert werden.
Die Verfahren gemäß der Offenbarung, wie sie oben beschrieben worden sind, können eine Abscheidung von Materialschichten über mehreren Halbleiterchips enthalten, die während dem Vorgang des Abscheidens voneinander getrennt werden können. In weiteren Beispielen können zusammengesetzte Halbleiterchips oder Kombinationen aus Halbleiterchips durch die Materialschichten bedeckt werden. Die Materialschichten können z.B. über gestapelten Halbleiterchips oder Halbleiterchips, die auf eine beliebige Weise mechanisch und/oder elektrisch miteinander verbunden sein können, abgeschieden werden.
Die im Zusammenhang mit den hier beschriebenen Verfahren beschriebenen Vorgänge können auf eine beliebige Weise kombiniert werden, falls dies von einem technischen Standpunkt angemessen ist. In einem Beispiel können die Rückseiten und wenigstens ein Teil der Seitenflächen der mehreren Halbleiterchips durch eine erste Materialschicht unter Verwendung eines Tauchbeschichtungsprozesses, wie er z.B. im Zusammenhang mit den 7A bis 7F beschrieben worden ist, bedeckt werden, während wenigstens ein Teil der Seitenflächen und die Vorderseiten der mehreren Halbleiterchips unter Verwendung eines Sprühbeschichtungsprozesses und/oder eines Gasphasenabscheidungsprozesses mit einer zweiten Materialschicht bedeckt werden können. In einem weiteren Beispiel können mehrere Tauchbeschichtungsprozesse verwendet werden, um mehrere Materialschichten abzuscheiden. Es ist selbstverständlich, dass die Anzahl weiterer möglicher Verfahren gemäß der Offenbarung, die sich aus weiteren Kombinationen der hier beschriebenen Vorgänge ergeben können, zu zahlreich sein kann, um in dieser Beschreibung explizit beschrieben zu werden.
Die Halbleitervorrichtungen gemäß der Offenbarung und die Verfahren zum Herstellen derartiger Halbleitervorrichtungen können die folgenden Effekte besitzen. Die aufgelisteten Effekte sind weder ausschließlich noch einschränkend.
Die Verfahren gemäß der Offenbarung können Batchprozesse darstellen, in denen mehrere Halbleiterchips oder mehrere Halbleiter-Wafer gleichzeitig verarbeitet werden können. Im Vergleich zu anderen Verfahren zum Herstellen von Halbleitervorrichtungen können die Verfahren gemäß der Offenbarung vereinfacht und kosteneffizienter sein.
Im Vergleich zu anderen Verfahren zum Herstellen von Halbleitervorrichtungen können die Verfahren gemäß der Offenbarung die Möglichkeit der Beschichtung von Halbleiterchips bereitstellen, direkt nachdem die Halbleiterchips von dem Halbleiter-Wafer getrennt worden sind, z.B. direkt nach einem Dicing-Prozess.
Im Vergleich zu anderen Verfahren zum Herstellen von Halbleitervorrichtungen können die Verfahren gemäß der Offenbarung abgeschiedene Materialschichten bereitstellen, die konfiguriert sein können, um die eingekapselten Halbleiterchips vor unerwünschten Umwelteinflüssen zu schützen.
Die abgeschiedenen Materialschichten können verwendet werden, um die Halbleiterchips zu markieren, ohne das Halbleitermaterial wesentlich zu beschädigen.
Während ein spezielles Merkmal oder ein spezieller Aspekt der Offenbarung bezüglich nur einer von mehreren Implementierungen offenbart worden ist, kann ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für irgendeine gegebene oder spezielle Anwendung erwünscht und vorteilhaft sein kann. Außerdem sind in dem Ausmaß, in dem die Begriffe „enthalten“, „besitzen“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, derartige Begriffe vorgesehen, dass sie auf eine Weise, die zu dem Begriff „umfassen“ ähnlich ist, einschließend sind. Außerdem ist der Begriff „beispielhaft“ lediglich als ein Beispiel anstatt als das Beste oder das Optimale gemeint. Es wird außerdem erkannt, dass die Merkmale und/oder Elemente, die hier dargestellt sind, für die Zwecke der Einfachheit und der Leichtigkeit des Verstehens mit speziellen Abmessungen in Bezug aufeinander veranschaulicht sind und dass die tatsächlichen Abmessungen sich von den hier veranschaulichten unterscheiden können.

Claims

Verfahren, aufweisend: Anordnen mehrerer Halbleiterchips über einem ersten Träger, wobei die mehreren Halbleiterchips so über dem ersten Träger angeordnet werden, dass aktive Vorderseiten der Halbleiterchips dem ersten Träger zugewandt sind, dass Unterseiten elektrischer Kontakte auf den aktiven Vorderseiten der Halbleiterchips durch das Material des Trägers bedeckt sind, und dass ein Abstand zwischen den aktiven Vorderseiten der Halbleiterchips und dem Träger vorliegt; und Abscheiden einer ersten Materialschicht über den aktiven Vorderseiten der mehreren Halbleiterchips, wobei das Abscheiden der ersten Materialschicht eine Gasphasenabscheidung aufweist, und wobei die erste Materialschicht ein organisches Material und/oder ein Polymer aufweist.
Verfahren nach Anspruch 1, wobei die erste Materialschicht ein Parylen aufweist.
Verfahren nach Anspruch 1 oder 2, ferner aufweisend: Steuern der Gasphasenabscheidung, so dass eine Dicke der abgeschiedenen ersten Materialschicht kleiner als 50 Mikrometer ist.
Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: vor dem Anordnen der mehreren Halbleiterchips über dem ersten Träger, Anordnen der mehreren Halbleiterchips über einem zweiten Träger, so dass die Rückseiten der mehreren Halbleiterchips dem zweiten Träger zugewandt sind; und Abscheiden einer zweiten Materialschicht über den aktiven Vorderseiten der mehreren Halbleiterchips.
Verfahren nach Anspruch 4, wobei das Abscheiden der zweiten Materialschicht eine Gasphasenabscheidung aufweist, und wobei die zweite Materialschicht ein organisches Material und/oder ein Polymer aufweist.
Verfahren nach Anspruch 4 oder 5, wobei das Abscheiden der zweiten Materialschicht eine Tauchbeschichtung und/oder eine Sprühbeschichtung aufweist, und wobei die Materialschicht einen Klarlack und/oder einen Lack und/oder eine Farbe aufweist.
Verfahren nach einem der Ansprüche 4 bis 6, ferner aufweisend: vor dem Abscheiden der zweiten Materialschicht, Bereitstellen von Lücken zwischen den mehreren Halbleiterchips.
Verfahren nach einem der Ansprüche 4 bis 7, ferner aufweisend: Entfernen der abgeschiedenen zweiten Materialschicht wenigstens teilweise von elektrischen Kontakten, die über den aktiven Vorderseiten der mehreren Halbleiterchips angeordnet sind.
Verfahren, aufweisend: Anordnen mehrerer Halbleiterchips über einem ersten Träger, wobei die mehreren Halbleiterchips so über dem ersten Träger angeordnet werden, dass aktive Vorderseiten der Halbleiterchips dem ersten Träger zugewandt sind, dass Unterseiten elektrischer Kontakte auf den aktiven Vorderseiten der Halbleiterchips durch das Material des Trägers bedeckt sind, und dass ein Abstand zwischen den aktiven Vorderseiten der Halbleiterchips und dem Träger vorliegt; und Abscheiden einer ersten Materialschicht über den aktiven Vorderseiten der mehreren Halbleiterchips, wobei das Abscheiden der Materialschicht eine Tauchbeschichtung aufweist, wobei die Materialschicht einen Klarlack und/oder einen Lack und/oder eine Farbe aufweist.
Verfahren nach Anspruch 9, wobei die Tauchbeschichtung das Tauchen der mehreren Halbleiterchips in eine Flüssigkeit und/oder ein Pulver und/oder ein Gel aufweist.
Verfahren nach Anspruch 9 oder 10, ferner aufweisend: Steuern der Abscheidung der ersten Materialschicht, so dass eine Dicke der abgeschiedenen ersten Materialschicht kleiner als 50 Mikrometer ist.