DE102011054377A1 - Herstellung einer Vorrichtung mit einem Halbleiterchip - Google Patents

Herstellung einer Vorrichtung mit einem Halbleiterchip Download PDF

Info

Publication number
DE102011054377A1
DE102011054377A1 DE102011054377A DE102011054377A DE102011054377A1 DE 102011054377 A1 DE102011054377 A1 DE 102011054377A1 DE 102011054377 A DE102011054377 A DE 102011054377A DE 102011054377 A DE102011054377 A DE 102011054377A DE 102011054377 A1 DE102011054377 A1 DE 102011054377A1
Authority
DE
Germany
Prior art keywords
main surface
insulating material
semiconductor chip
electrically insulating
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102011054377A
Other languages
English (en)
Inventor
Hans-Jörg Timme
Ivan Nikitin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102011054377A1 publication Critical patent/DE102011054377A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren umfasst das Bereitstellen eines Halbleiterchips (10) mit einer ersten Hauptoberfläche (11) und einer der ersten Hauptoberflächen (11) gegenüber liegenden zweiten Hauptoberfläche (12). Ein elektrisch isolierendes Material (13) wird auf der ersten Hauptoberfläche (11) des Halbleiterchips (10) unter Verwendung eines Plasmaabscheidungsverfahrens abgeschieden. Ein erstes elektrisch leitfähiges Material (14) wird auf der zweiten Hauptoberfläche (12) des Halbleiterchips (10) unter Verwendung eines Plasmaabscheidungsverfahrens abgeschieden.

Description

  • Diese Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Vorrichtung mit einem Halbleiterchip. Die Erfindung bezieht sich ferner auf eine Vorrichtung mit einem Halbleiterchip.
  • Halbleitervorrichtungshersteller streben ständig danach, die Leistung ihrer Produkte zu erhöhen, während sie ihre Herstellungskosten verringern. Ein kostenintensives Gebiet bei der Herstellung von Halbleitervorrichtungen ist die Kapselung der Halbleiterchips. Wie dem Fachmann auf dem Gebiet bekannt ist, werden integrierte Schaltungen in Wafern hergestellt, die dann vereinzelt werden, um Halbleiterchips zu erzeugen. Ein oder mehrere Halbleiterchips werden in einem Gehäuse angeordnet, um sie vor Umwelt- und physikalischen Belastungen zu schützen. Die Kapselung von Halbleiterchips erhöht die Kosten und Komplexität der Herstellung von Halbleitervorrichtungen, da die Kapselungskonstruktionen nicht nur einen Schutz bereitstellen sollen, sie sollen auch die Übertragung von elektrischen Signalen zu und von den Halbleiterchips und insbesondere das Ableiten von durch die Halbleiterchips erzeugter Wärme ermöglichen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Vorrichtung mit einem Halbleiterchip anzugeben, das bei möglichst geringen Temperaturen durchgeführt wird, um einer temperaturbedingten Zerstörung der Komponenten des Bauelements vorzubeugen. Ferner soll eine entsprechende Vorrichtung angegeben werden.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die begleitenden Zeichnungen sind enthalten, um ein weiteres Verständnis der Ausführungsformen zu schaffen, und sind in diese Patentbeschreibung integriert und bilden einen Teil von dieser. Die Zeichnungen stellen Ausführungsformen dar und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile der Ausführungsformen werden leicht erkannt, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verständlich werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstäblich relativ zueinander. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.
  • 1A–1C stellen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens, einschließlich der Abscheidung eines elektrisch isolierenden Materials und eines elektrisch leitfähigen Materials auf einem Halbleiterchip, dar;
  • 2 stellt schematisch eine Querschnittsansicht einer Ausführungsform einer Vorrichtung mit einem Halbleiterchip und Schichten, die auf dem Halbleiterchip abgeschieden sind, dar;
  • 3A–3J stellen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zur Herstellung einer Vorrichtung mit einem Halbleiterchip und einer elektrisch isolierenden Schicht und einer elektrisch leitfähigen Schicht, die auf dem Halbleiterchip unter Verwendung eines Plasmaabscheidungsverfahrens abgeschieden werden, dar;
  • 4 stellt schematisch eine Querschnittsansicht einer Ausführungsform einer an einer Leiterplatte montierten Vorrichtung dar;
  • 5 stellt schematisch eine Querschnittsansicht einer Ausführungsform einer Plasmaabscheidungsvorrichtung dar; und
  • 6 zeigt Elektronenmikrographiebilder einer durch ein Plasmaabscheidungsverfahren abgeschiedenen Schicht.
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Erläuterung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie wie z. B. ”oben”, ”unten”, ”vorn”, ”hinten”, ”vordere”, ”hintere” usw. mit Bezug auf die Orientierung der beschriebenen Figuren verwendet. Da Komponenten von Ausführungsformen in einer Anzahl von verschiedenen Orientierungen angeordnet sein können, wird die Richtungsterminologie für Erläuterungszwecke verwendet und ist keineswegs begrenzend. Selbstverständlich können andere Ausführungsformen verwendet werden und strukturelle oder logische Änderungen können vorgenommen werden, ohne vom Konzept der vorliegenden Erfindung abzuweichen.
  • Selbstverständlich können die Merkmale der hier beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden, wenn nicht spezifisch anders angegeben.
  • Wie in dieser Patentbeschreibung verwendet, sollen die Begriffe ”gekoppelt” und/oder ”elektrisch gekoppelt” nicht bedeuten, dass die Elemente direkt miteinander gekoppelt sein müssen; zwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein.
  • Vorrichtungen, die einen oder mehrere Halbleiterchips enthalten, werden nachstehend beschrieben. Die Halbleiterchips können von verschiedenen Typen sein, können durch verschiedene Technologien hergestellt werden und können beispielsweise integrierte elektrische, elektrooptische oder elektromechanische Schaltungen oder passive Elemente umfassen. Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, analoge integrierte Schaltungen, integrierte Mischsignalschaltungen, integrierte Leistungsschaltungen, Speicherschaltungen oder integrierte passive Elemente entworfen sein. Ferner können die Halbleiterchips als so genannte MEMS (mikroelektromechanische Systeme) konfiguriert sein und können mikromechanische Strukturen wie z. B. Brücken, Membranen oder Zungenstrukturen umfassen. Die Halbleiterchips können als Sensoren oder Aktuatoren konfiguriert sein, beispielsweise Drucksensoren, Beschleunigungssensoren, Rotationssensoren, Magnetfeldsensoren, Sensoren für elektromagnetische Felder, Mikrophone usw. Die Halbleiterchips müssen nicht aus einem spezifischen Halbleitermaterial, beispielsweise Si, SiC, SiGe, GaAs, hergestellt sein und können ferner anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie beispielsweise Isolatoren, Kunststoffe oder Metalle. Überdies können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Insbesondere können Halbleiterchips mit einer vertikalen Struktur beteiligt sein, das heißt, dass die Halbleiterchips in einer solchen Weise hergestellt werden können, dass elektrische Ströme in einer zu den Hauptoberflächen der Halbleiterchips senkrechten Richtung fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente insbesondere auf seinen zwei Hauptoberflächen, das heißt auf seiner Oberseite und Unterseite, aufweisen. Insbesondere können Leistungshalbleiterchips eine vertikale Struktur aufweisen. Die vertikalen Leistungshalbleiterchips können beispielsweise als Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Bipolartransistoren mit isoliertem Gate), JFETs (Sperrschichtgate-Feldeffekttransistoren), Leistungsbipolartransistoren oder Leistungsdioden konfiguriert sein. Als Beispiel können die Sourceelektrode und die Gateelektrode eines Leistungs-MOSFET auf einer Hauptoberfläche liegen, während die Drainelektrode des Leistungs-MOSFET auf der anderen Hauptoberfläche angeordnet ist. Ferner können die nachstehend beschriebenen Vorrichtungen integrierte Schaltungen umfassen, um die integrierten Schaltungen von Leistungshalbleiterchips zu steuern.
  • Die Halbleiterchips können Elektroden (oder Kontaktelemente oder Kontaktstellen) aufweisen, die ermöglichen, dass ein elektrischer Kontakt mit den integrierten Schaltungen hergestellt wird, die in den Halbleiterchips enthalten sind. Eine oder mehrere Metallschichten können auf die Elektroden aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer Schicht, die einen Bereich bedeckt, vorliegen. Ein beliebiges gewünschtes Metall oder eine beliebige gewünschte Metalllegierung, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium, kann als Material verwendet werden. Die Metallschichten müssen nicht homogen sein oder aus nur einem Material hergestellt sein, das heißt verschiedene Zusammensetzungen und Konzentrationen der Materialien, die in den Metallschichten enthalten sind, sind möglich.
  • Die Vorrichtungen können eine oder mehrere elektrisch leitfähige Schichten, beispielsweise Metallschichten, enthalten. Die elektrisch leitfähigen Schichten können beispielsweise verwendet werden, um Umverteilungsschichten (oder Umverdrahtungsschichten) zu erzeugen. Die elektrisch leitfähigen Schichten können als Verdrahtungsschichten verwendet werden, um einen elektrischen Kontakt mit den Halbleiterchips von außerhalb der Vorrichtungen herzustellen oder einen elektrischen Kontakt mit anderen Halbleiterchips und/oder Komponenten, die in den Vorrichtungen enthalten sind, herzustellen. Die elektrisch leitfähigen Schichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die elektrisch leitfähigen Schichten können beispielsweise vollständig aus Metallen oder Metalllegierungen bestehen. Die elektrisch leitfähigen Schichten können beispielsweise zu Leiterbahnen verarbeitet werden, können jedoch auch in Form einer Schicht, die einen Bereich bedeckt, vorliegen. Beliebige gewünschte Metalle, beispielsweise Kupfer, Aluminium, Nickel, Palladium, Silber, Zinn oder Gold, Metalllegierungen oder Metallstapel, können als Material verwendet werden. Die elektrisch leitfähigen Schichten müssen nicht homogen sein oder aus nur einem Material hergestellt werden, das heißt verschiedene Zusammensetzungen und Konzentrationen der Materialien, die in den elektrisch leitfähigen Schichten enthalten sind, sind möglich. Ferner können die elektrisch leitfähigen Schichten über oder unter oder zwischen elektrisch isolierenden Schichten angeordnet sein. Es kann vorgesehen sein, dass mindestens eine der elektrisch leitfähigen Schichten durch ein Plasmaabscheidungsverfahren hergestellt wird.
  • Die Halbleiterchips oder zumindest Teile der Halbleiterchips können mit einem elektrisch isolierenden Material bedeckt sein.
  • Das elektrisch isolierende Material kann einen beliebigen Teil einer beliebigen Anzahl von Oberflächen der Komponenten der Vorrichtung bedecken. Das elektrisch isolierende Material kann verschiedenen Funktionen dienen. Es kann beispielsweise verwendet werden, um Komponenten der Vorrichtung elektrisch voneinander und/oder von externen Komponenten zu isolieren, aber das elektrisch isolierende Material kann auch als Plattform zum Montieren von anderen Komponenten, beispielsweise Verdrahtungsschichten, verwendet werden. Das elektrisch isolierende Material kann verwendet werden, um Bausteine vom Ausgangsverzweigungstyp (fan-out type package) zu erzeugen. In einem Baustein vom Ausgangsverzweigungstyp liegen zumindest einige der externen Kontaktelemente und/oder Leiterbahnen, die den Halbleiterchip mit den externen Kontaktelementen verbinden, seitlich außerhalb des Umrisses des Halbleiterchips oder schneiden zumindest den Umriss des Halbleiterchips. In Bausteinen vom Ausgangsverzweigungstyp wird folglich ein auf dem Umfang äußerer Teil des Bausteins des Halbleiterchips typischerweise (außerdem) zum elektrischen Bonden des Gehäuses an externe Anwendungen wie z. B. Anwendungsplatinen usw. verwendet. Dieser äußere Teil des Gehäuses, der den Halbleiterchip umgibt, vergrößert effektiv die Kontaktfläche des Gehäuses in Bezug auf die Montagefläche des Halbleiterchips, was folglich zu gelockerten Einschränkungen angesichts der Bausteinkontaktstellengröße und des Bausteinkontaktstellenabstandes im Hinblick auf eine spätere Bearbeitung, z. B. eine Montage zweiter Ebene, führt.
  • Das elektrisch isolierende Material und/oder das elektrisch leitfähige Material können unter Verwendung eines Plasmaabscheidungsverfahrens abgeschieden werden. Für diesen Zweck kann ein Plasmastrahl erzeugt werden und kann mit einem Trägergas, das das elektrisch isolierende Material und/oder das elektrisch leitfähige Material enthält, vermischt werden. Durch Mischen des Plasmastrahls mit dem Trägergas wird das Trägergas aktiviert oder ein Partikelstrahl wird erzeugt, der auf den Halbleiterchip auftrifft. Der Plasmastrahl kann mit dem Trägergas in einer Reaktionskammer vermischt werden, die von der Erzeugung des Plasmastrahls physikalisch getrennt ist. Dieselbe Plasmaabscheidungsvorrichtung kann für die Abscheidung des elektrisch isolierenden Materials und des elektrisch leitfähigen Materials verwendet werden.
  • Die nachstehend beschriebenen Vorrichtungen umfassen externe Kontaktelemente, die eine beliebige Form, eine beliebige Größe und ein beliebiges Material aufweisen können. Die externen Kontaktelemente können von der Außenseite der Vorrichtung aus zugänglich sein und können folglich ermöglichen, dass ein elektrischer Kontakt mit Halbleiterchips von der Außenseite der Vorrichtung hergestellt wird. Ferner können die externen Kontaktelemente wärmeleitend sein und können als Kühlkörper zum Ableiten der durch die Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen geeigneten elektrisch leitfähigen Material bestehen. Die externen Kontaktelemente können externe Kontaktstellen umfassen. Lötmaterial kann auf den externen Kontaktstellen abgeschieden werden. Das Lötmaterial kann die Form von Lötkugeln aufweisen und kann beispielsweise aus SnPb, SnAg, SnAgCu, SnAgCuNi, SnAu, SnCu und/oder SnBi bestehen.
  • 1A–1C stellen schematisch eine Querschnittsansicht eines Verfahrens zur Herstellung einer Vorrichtung 100 dar, die in 1C dargestellt ist. Ein Halbleiterchip 10 wird vorgesehen, wie in 1A dargestellt. Der Halbleiterchip 10 weist eine erste Hauptoberfläche 11 und eine zweite Hauptoberfläche 12 entgegengesetzt zur ersten Hauptoberfläche 11 auf. Ein elektrisch isolierendes Material 13 wird auf der ersten Hauptoberfläche 11 des Halbleiterchips 10 abgeschieden, wie in 1B dargestellt. Ein elektrisch leitfähiges Material 14 wird auf der zweiten Hauptoberfläche 12 des Halbleiterchips 10 abgeschieden, wie in 1C dargestellt. Gemäß einer Ausführungsform wird das elektrisch isolierende Material 13 unter Verwendung eines Plasmaabscheidungsverfahrens abgeschieden. Gemäß einer Ausführungsform wird das elektrisch leitfähige Material 14 unter Verwendung eines Plasmaabscheidungsverfahrens abgeschieden. Gemäß einer Ausführungsform werden sowohl das elektrisch isolierende Material 13 als auch das elektrisch leitfähige Material 14 unter Verwendung eines Plasmaabscheidungsverfahrens abgeschieden.
  • 2 stellt schematisch eine Querschnittsansicht einer Vorrichtung 200 dar. Die Vorrichtung 200 umfasst einen Halbleiterchip 10 mit einer ersten Hauptoberfläche 11 und einer zweiten Hauptoberfläche 12 entgegengesetzt zur ersten Hauptoberfläche 11. Ein elektrisch isolierendes Material 13 bedeckt die erste Hauptoberfläche 11 des Halbleiterchips 10 und ein elektrisch leitfähiges Material 14 bedeckt die zweite Hauptoberfläche 12 des Halbleiterchips 10. Gemäß einer Ausführungsform wird das elektrisch isolierende Material 13 mit Plasma abgeschieden. Gemäß einer Ausführungsform wird das elektrisch leitfähige Material 14 mit Plasma abgeschieden. Gemäß einer Ausführungsform werden sowohl das elektrisch isolierende Material 13 als auch das elektrisch leitfähige Material 14 mit Plasma abgeschieden.
  • 3A–3J stellen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zur Herstellung von Vorrichtungen 300 dar, die in 3J dargestellt sind. Das in 3A–3J dargestellte Herstellungsverfahren ist eine Implementierung des in 1A–1C dargestellten Herstellungsverfahrens. Die Details des Herstellungsverfahrens, die nachstehend beschrieben werden, können daher ebenso auf das Verfahren von 1A–1C angewendet werden. Überdies ist die Vorrichtung 300 eine Implementierung der in 2 dargestellten Vorrichtung 200. Die Details der Vorrichtung 300, die nachstehend beschrieben werden, können daher ebenso auf die Vorrichtung 200 angewendet werden. Ähnliche oder identische Komponenten der Vorrichtungen 100, 200 und 300 sind mit denselben Bezugszeichen bezeichnet.
  • 3A stellt dar, dass ein Träger 20 vorgesehen wird. Der Träger 20 kann eine Platte oder eine Folie sein, die aus einem starren Material, beispielsweise einem Metall oder einer Metalllegierung wie z. B. Kupfer, Aluminium, Nickel, CuFeP, Stahl oder Edelstahl, Laminat, Film, Polymerverbundstoffen, Keramiken oder einem Materialstapel besteht. Der Träger 20 kann eine planare obere Oberfläche aufweisen, auf der die Halbleiterchips 10 später angeordnet werden können. Die Form des Trägers 20 ist nicht auf irgendeine geometrische Form begrenzt und der Träger 20 kann eine beliebige geeignete Größe aufweisen. Die Dicke des Trägers 20 kann beispielsweise im Bereich von 50 μm bis 1 mm liegen. Eine Polymerfolie 21, beispielsweise ein doppelseitiges Klebeband, kann auf der oberen Oberfläche des Trägers 20 angeordnet werden.
  • 3B stellt dar, dass zwei Halbleiterchips 10 sowie möglicherweise weitere Halbleiterchips 10 auf der Polymerfolie 21 angeordnet werden. Eine beliebige geeignete Anordnung von Halbleiterchips 10 kann auf der Polymerfolie 21 angeordnet werden (nur zwei der Halbleiterchips 10 sind in 3B gezeigt). Beispielsweise können mehr als 50 oder 500 oder 1000 Halbleiterchips 10 auf der Polymerfolie 21 angeordnet werden. Die Halbleiterchips 10 werden auf der Polymerfolie 21 in größeren Abständen aufgebracht, als sie im Waferverbund vorlagen. Die Halbleiterchips 10 können auf demselben Halbleiterwafer hergestellt worden sein, können jedoch alternativ auf verschiedenen Wafern hergestellt worden sein. Ferner können die Halbleiterchips 10 physikalisch identisch sein, können jedoch auch verschiedene integrierte Schaltungen enthalten und/oder andere Komponenten darstellen und/oder können verschiedene äußere Abmessungen und/oder Geometrien aufweisen. Die Halbleiterchips 10 können eine Dicke d1 (Abstand zwischen der ersten Hauptoberfläche 11 und der zweiten Hauptoberfläche 12) im Bereich zwischen 20 μm und mehreren hundert Mikrometer und insbesondere im Bereich von 50 μm bis 100 μm aufweisen.
  • Jeder der Halbleiterchips 10 weist eine erste Hauptoberfläche 11, eine zweite Hauptoberfläche 12 entgegengesetzt zur ersten Hauptoberfläche 11 und Seitenoberflächen 23, die sich von der ersten Hauptoberfläche 11 zur zweiten Hauptoberfläche 12 erstrecken, auf. Die Halbleiterchips 10 können auf der Polymerfolie 21 so angeordnet werden, dass ihre zweiten Hauptoberflächen 12 der Polymerfolie 21 zugewandt sind und ihre ersten Hauptoberflächen 11 von der Polymerfolie 21 abgewandt sind.
  • Die Halbleiterchips 10 können Leistungshalbleiterchips sein und können eine erste Elektrode 24 auf der ersten Hauptoberfläche 11 und eine zweite Elektrode 25 auf der zweiten Hauptoberfläche 12 aufweisen. Die Leistungshalbleiterchips 10 können beispielsweise Leistungsdioden oder Leistungstransistoren wie z. B. Leistungs-MOSFETs, IGBTs, JFETs oder Leistungsbipolartransistoren sein. Im Fall von Leistungs-MOSFETs, die in 3B beispielhaft gezeigt sind, können die ersten und zweiten Elektroden 24 und 25 Source- bzw. Drainelektroden (Lastelektroden) sein. Ferner können die Leistungshalbleiterchips 10 dritte Elektroden 26 auf ihren ersten Hauptoberflächen 11 aufweisen, die als Gateelektroden (Steuerelektroden) fungieren, wobei die Leistungshalbleiterchips 10 Leistungs-MOSFETs sind. Während des Betriebs können Spannungen von bis zu 5, 50, 100, 500 oder 1000 V oder noch höher zwischen den Lastelektroden 24 und 25 angelegt werden. Die an die Steuerelektrode 26 angelegte Schaltfrequenz kann im Bereich von 1 kHz bis 100 MHz liegen, kann jedoch auch außerhalb dieses Bereichs liegen.
  • Metallschichten 27 können auf die Elektroden 24, 26 aufgebracht werden, die auf den ersten Hauptoberflächen 11 der Halbleiterchips 10 angeordnet sind, die von der Polymerfolie 21 abgewandt sind. Die Metallschichten 27 können hergestellt werden, wenn sich die Halbleiterchips 10 noch im Waferverbund befinden. Die Metallschichten 27 können Kontaktstellen auf den Elektroden 24 und 26 bilden. Irgendein gewünschtes Metall oder irgendeine gewünschte Metalllegierung, einschließlich beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium, kann als Material verwendet werden. Die Metallschichten 27 können eine Dicke d2 im Bereich von 3 μm bis 50 μm und insbesondere im Bereich von 5 μm bis 30 μm aufweisen.
  • Benachbart zu jedem Halbleiterchip 10 kann eine Säule 28 angeordnet werden. Die Säulen 28 können aus einem Metall oder einer Metalllegierung, beispielsweise Kupfer oder Aluminium, bestehen. Die Säulen 28 können eine Höhe d3 im Bereich von 20 μm bis 200 μm und insbesondere im Bereich von 80 μm bis 120 μm aufweisen. Gemäß einer Ausführungsform weisen die Säulen 38 eine ähnliche oder dieselbe Höhe wie die Halbleiterchips 10 mit den Metallschichten 27 auf, beispielsweise d3 = d1 + d2 ± 5 μm oder d3 = d1 + d2.
  • Ein Bestückungsautomat kann verwendet werden, der in der Lage ist, die Halbleiterchips 10 und die Säulen 28 aufzunehmen und sie auf der Polymerfolie 21 anzuordnen. Ein Werkstück 19 mit dem Träger 20, der Polymerfolie 21, den Halbleiterchips 10 und den Säulen 28 kann für die nächsten Bearbeitungsschritte verwendet werden.
  • 3C stellt ein elektrisch isolierendes Material 13 dar, das auf den Halbleiterchips 10 und den Säulen 28 mittels eines atmosphärischen Plasmaabscheidungsverfahrens abgeschieden wird. Für diesen Zweck kann das Werkstück 19 in einer Plasmaabscheidungsvorrichtung, wie beispielhaft in 5 gezeigt, angeordnet werden. Während der Plasmaabscheidung werden Temperaturen, die höher sind als 150°C, gewöhnlich nicht erreicht. Daher werden die Polymerfolie 21 und die Metallschichten 27 auf den zweiten Hauptoberflächen 12 der Halbleiterchips 10 durch die Plasmaabscheidung nicht beeinflusst. Das elektrisch isolierende Material 13 kann beispielsweise ein Polymer- oder Keramikmaterial sein. Das elektrisch isolierende Material 13 kann die Metallschichten 27, die Säulen 28, die Seitenoberflächen 23 der Halbleiterchips 10 und die freiliegenden Abschnitte der Polymerfolie 21 bedecken. Die aus dem elektrisch isolierenden Material 13 ausgebildete Schicht kann eine obere Oberfläche aufweisen, die mit der oberen Oberfläche des Trägers 20 koplanar ist. Eine Dicke d4 der aus dem elektrisch isolierenden Material 13 bestehenden Schicht (von der oberen Oberfläche der Polymerfolie 21 zur oberen Oberfläche des elektrisch isolierenden Materials 13 gemessen) kann im Bereich von 30 μm bis 200 μm und insbesondere im Bereich von 80 μm bis 120 μm liegen. Alternativ kann die Dicke d4 größer als 60 μm oder 70 μm oder 80 μm oder 90 μm oder 100 μm sein. Die Dicke d4 kann größer als oder gleich der Dicke der Halbleiterchips 10 mit den Metallschichten 27 sein, d. h. d4 ≥ d1 + d2. Die Dicke d4 kann auch größer als oder gleich der Höhe d3 der Säulen 28 sein, d. h. d4 ≥ d3.
  • 3D stellt dar, dass die Schicht des elektrisch isolierenden Materials 13 gedünnt werden kann, bis die oberen Oberflächen der Metallschichten 27 und der Säulen 28 freigelegt sind. Für diesen Zweck kann das elektrisch isolierende Material 13 teilweise entfernt werden, beispielsweise mittels Schleifen oder Polieren. Nach dem Verdünnungsschritt kann eine obere Oberfläche 29 des elektrisch isolierenden Materials 13 (die auch die obere Oberfläche der Metallschichten 27 und der Säulen 28 ist) im Wesentlichen planar und mit der oberen Oberfläche des Trägers 20 planparallel sein.
  • 3E stellt einen Träger 30 dar, der an der planaren Oberfläche 29 des elektrisch isolierenden Materials 13 mittels einer Polymerfolie 31 befestigt ist. Ähnlich zum Träger 20 kann der Träger 30 eine Platte oder eine Folie sein, die aus einem starren Material, beispielsweise einem Metall oder einer Metalllegierung wie z. B. Kupfer, Aluminium, Nickel, CuFeP, Stahl oder Edelstahl, Laminat, Film, Polymerverbundstoffen, Keramiken oder einem Materialstapel besteht. Der Träger 30 kann eine planare Oberfläche aufweisen, die an der Oberfläche 29 des elektrisch isolierenden Materials 13 befestigt wird. Vor der Befestigung an dem elektrisch isolierenden Material 13 kann die Polymerfolie 31, beispielsweise ein doppelseitiges Klebeband, an dem Träger 30 befestigt worden sein.
  • 3F stellt dar, dass der Träger 20 und die Polymerfolie 21 vom elektrisch isolierenden Material 13, den Halbleiterchips 10 und den Säulen 28 gelöst werden. Die Polymerfolie 21 kann gegen UV-Licht empfindlich sein und kann durch Belichtung mit UV-Licht gelöst werden. Überdies kann sich die Polymerfolie 21 durch Thermolöseeigenschaften auszeichnen, die die Entfernung der Polymerfolie 21 während einer Wärmebehandlung ermöglichen.
  • Nach der Entfernung des Trägers 20 und der Polymerfolie 21 ist eine planare Oberfläche 32 des elektrisch isolierenden Materials 13 freigelegt. Die planare Oberfläche 32 liegt entgegengesetzt zur planaren Oberfläche 29. Die zweiten Hauptoberflächen 12 mit den zweiten Elektroden 25 der Halbleiterchips 10 und die Oberflächen der Säulen 28 sind auch auf der planaren Oberfläche 32 freigelegt. Der Träger 30 kann die Handhabung des Werkstücks 33 mit den Halbleiterchips 10, den Säulen 28 und dem elektrisch isolierenden Material 13 in anschließenden Bearbeitungsschritten ermöglichen.
  • 3G stellt ein elektrisch leitfähiges Material 14 dar, das auf der planaren Oberfläche 32 des Werkstücks 33 mittels eines atmosphärischen Plasmaabscheidungsverfahrens abgeschieden wird und die freiliegenden Oberflächen des elektrisch isolierenden Materials 13, der Halbleiterchips 10 und der Säulen 28 bedeckt. Für diesen Zweck kann das Werkstück 33 in einer Plasmaabscheidungsvorrichtung angeordnet werden, die dieselbe Vorrichtung sein kann, die für die Abscheidung des elektrisch isolierenden Materials 13 verwendet wird.
  • Die elektrisch leitfähige Schicht 14 kann beispielsweise vollständig aus Metallen oder Metalllegierungen wie z. B. Kupfer, Aluminium, Nickel, Palladium, Silber, Zinn oder Gold bestehen. Eine Dicke d5 der Schicht, die aus dem elektrisch leitfähigen Material 14 besteht, kann im Bereich von 30 μm bis 150 μm liegen und kann insbesondere größer sein als 30 μm oder 40 μm oder 50 μm oder 60 μm oder 70 μm oder 80 μm.
  • Die elektrisch leitfähige Schicht 14 kann mit den zweiten Elektroden 25 der Halbleiterchips 10 und den Säulen 28 elektrisch verbunden sein. Aufgrund des Plasmaabscheidungsprozesses zeigt die elektrisch leitfähige Schicht 14 eine gewisse Porosität.
  • Nach der Abscheidung der elektrisch leitfähigen Schicht 14 werden der Träger 30 und die Polymerfolie 31 von der Oberfläche 29 des elektrisch isolierenden Materials 13 gelöst. Die Polymerfolie 31 kann gegen UV-Licht empfindlich sein und kann durch Belichtung mit UV-Licht gelöst werden. Alternativ kann sich die Polymerfolie 31 durch Thermolöseeigenschaften auszeichnen, die die Entfernung der Polymerfolie 31 während einer Wärmebehandlung ermöglichen. Die nun freiliegende planare Oberfläche 29 des elektrisch isolierenden Materials 13, der Metallschichten 27 und der Säulen 28 kann als Plattform zum Abscheiden einer Umverteilungsschicht verwendet werden.
  • 3H stellt eine Keimschicht 40 dar, die auf die Oberfläche 29 des elektrisch isolierenden Materials 13 aufgebracht wird und mit den Metallschichten 27 und den Säulen 28 elektrisch verbunden wird. Überdies wird die Keimschicht 40 strukturiert, um Leiterbahnen zu erzeugen, wie in 3H dargestellt. Die Keimschicht 40 kann beispielsweise aus Titan, Titanwolfram oder Palladium bestehen. Die Abscheidung der Keimschicht 40 kann durch stromlose Abscheidung aus einer Lösung oder durch Sputtern ausgeführt werden. Die Keimschicht 40 kann eine Dicke d6 im Bereich von 10 nm bis 300 nm aufweisen.
  • 3I stellt eine Metallschicht 41 dar, die galvanisch auf der Keimschicht 40 abgeschieden werden kann. Die Keimschicht 40 kann als Elektrode für die galvanische Abscheidung der Metallschicht 41 verwendet werden. Die Metallschicht 41 kann eine Dicke d7 von mehr als 1 μm und insbesondere mehreren Mikrometern aufweisen.
  • 3J stellt dar, dass die Vorrichtungen 300 durch Durchtrennung des elektrisch isolierenden Materials 13 und des elektrisch leitfähigen Materials 14, beispielsweise durch Sägen, Schneiden, Fräsen, Ätzen oder einen Laserstrahl, voneinander getrennt werden.
  • Abschnitte der Metallschicht 41 bilden externe Kontaktelemente 42, 43 bzw. 44. Die externen Kontaktelemente 42 sind mit den ersten Elektroden 24 der Halbleiterchips 10 über die Metallschicht 27 elektrisch gekoppelt. Die externen Kontaktelemente 43 sind mit den zweiten Elektroden 25 der Halbleiterchips 10 über die Säulen 28 und die elektrisch leitfähige Schicht 14 elektrisch gekoppelt. Die externen Kontaktelemente 44 sind mit den dritten Elektroden 26 der Halbleiterchips 10 über die Metallschichten 27 elektrisch gekoppelt.
  • Die Vorrichtungen 300, die durch das vorstehend beschriebene Verfahren hergestellt werden, sind Bausteine vom Ausgangsverzweigungstyp. Das elektrisch isolierende Material 13 ermöglicht, dass sich die Umverteilungsschicht über den Umriss der Halbleiterchips 10 hinaus erstreckt. Die externen Kontaktelemente 42, 43 und 44 müssen daher nicht innerhalb des Umrisses der Halbleiterchips 10 angeordnet sein, sondern können über einen größeren Bereich verteilt sein. Zumindest einige der externen Kontaktelemente 42, 43 und 44 können vollständig außerhalb des Umrisses der Halbleiterchips 10 angeordnet sein. Der vergrößerte Bereich, der für die Anordnung der externen Kontaktelemente 42, 43 und 44 infolge des elektrisch isolierenden Materials 13 zur Verfügung steht, bedeutet, dass die externen Kontaktelemente 42, 43 und 44 nicht nur in einem großen Abstand voneinander angeordnet sein können, sondern dass die maximale Anzahl von externen Kontaktelementen 42, 43 und 44, die dort angeordnet sein können, ebenso im Vergleich zu der Situation erhöht ist, in der alle externen Kontaktelemente 42, 43 und 44 innerhalb des Umrisses der Halbleiterchips 10 angeordnet sind.
  • Für einen Fachmann auf dem Gebiet ist offensichtlich, dass die in 3J dargestellten Vorrichtungen 300 und deren Herstellung, wie vorstehend beschrieben, nur als beispielhafte Ausführungsform vorgesehen sind und viele Veränderungen möglich sind. Weitere Halbleiterchips oder passive Elemente von verschiedenen Typen können beispielsweise in derselben Vorrichtung 300 enthalten sein. Die Halbleiterchips und passiven Elemente können sich in der Funktion, Größe, Herstellungstechnologie usw. unterscheiden. Überdies kann die Umverteilungsschicht weitere Metallschichten umfassen.
  • Gemäß einer Ausführungsform kann (können) die Metallschicht(en), die die Umverteilungsschicht bildet (bilden), mittels eines atmosphärischen Plasmaabscheidungsverfahrens abgeschieden werden. Insbesondere kann dieselbe Plasmaabscheidungsvorrichtung für diesen Zweck verwendet werden, wie für die Abscheidung des elektrisch leitfähigen Materials 14 verwendet.
  • Gemäß einer Ausführungsform wird eine Verdünnung des elektrisch isolierenden Materials 13, wie in 3D dargestellt, nach der Abscheidung des elektrisch leitfähigen Materials 14 und der Ablösung des Trägers 30 ausgeführt.
  • Gemäß einer Ausführungsform werden die elektrisch leitfähigen Kontaktlöcher (Durchkontaktierungen, Vias) durch das elektrisch isolierende Material 13 durch Erzeugen von Löchern im elektrisch isolierenden Material 13 und Abscheiden von elektrisch leitfähigem Material in den Löchern (als Alternative zu den Säulen 28) hergestellt.
  • 4 stellt schematisch ein System 400 mit der Vorrichtung 300 dar, die an einer Leiterplatte 50, beispielsweise einer gedruckten Leiterplatte (PCB), montiert ist. Die externen Kontaktelemente 42, 43 und 44 der Vorrichtung 300 können der Leiterplatte 50 zugewandt sein. Die Leiterplatte 50 kann Kontaktstellen 51 aufweisen und die externen Kontaktelemente 42, 43 und 44 können an die Kontaktstellen 51 mittels Lötmittelabscheidungen 52 gelötet werden.
  • 5 stellt schematisch eine Plasmaabscheidungsvorrichtung 500 dar. Die Plasmaabscheidungsvorrichtung 500 kann für die Abscheidung des elektrisch isolierenden Materials 13 und/oder des elektrisch leitfähigen Materials 14 verwendet werden, wie in 3C und 3G dargestellt.
  • Die Plasmaabscheidungsvorrichtung 500 besteht aus einem Plasmastrahlgenerator (oder Plasmastrahlbündelgenerator) 60 und einer Reaktionskammer 61, die vom Plasmastrahlgenerator 60 physikalisch getrennt ist.
  • Der Plasmastrahlgenerator 60 umfasst eine dielektrische Barriere 62, beispielsweise ein elektrisch isolierendes Rohr, eine äußere Elektrode 63, die die dielektrische Barriere 62 konzentrisch umgibt, und eine innere Elektrode 64, die zumindest teilweise in der dielektrischen Barriere 62 aufgenommen ist. Der Plasmastrahlgenerator 60 ist an einem Ende durch einen Plasmakopf 65 vervollständigt.
  • Wenn der Plasmastrahlgenerator 60 betrieben wird, wird eine Glimmentladung durch Anlegen einer geeigneten Spannung an die zwei Elektroden 63 und 64 erzeugt. In der durch einen Pfeil 66 in 5 angegebenen Richtung wird ein Prozessgas zugeführt, wodurch ein Plasmastrahl 67 erzeugt wird. Der Plasmastrahl 67 verlässt den Plasmastrahlgenerator 60 über den Plasmakopf 65.
  • Der Plasmastrahlgenerator 60 ist mit der Reaktionskammer 61 über eine Öffnung 68 in der Reaktionskammer 61 verbunden, um zu ermöglichen, dass der Plasmastrahl 67 in die Reaktionskammer 61 strömt. Die Öffnung 68 kann gegenüber der Öffnung des Plasmakopfs 65 abgedichtet sein, um den Eintritt von Umgebungsluft in die Reaktionskammer 61 zu vermeiden. Die Reaktionskammer 61 ist von der Erzeugung des Plasmastrahls 67 physikalisch getrennt.
  • Die Reaktionskammer 61 weist einen Einlass 69 auf, der ermöglicht, dass ein Trägergas 70 in die Reaktionskammer 61 geblasen wird. Das Trägergas 70 wird in die Reaktionskammer 61 eingeführt und mit dem erzeugten Plasmastrahl 67 derart vermischt, dass das Trägergas 70 aktiviert wird oder ein Partikelstrahl erzeugt wird. Das aktivierte Trägergas 71 verlässt die Reaktionskammer 61 über einen Auslass 72. Ein Werkstück 73, beispielsweise eines der Werkstücke 19 und 33 von 3B und 3F, wird derart positioniert, dass das aktivierte Trägergas 71 die Oberfläche des Werkstücks 73 überzieht.
  • Wie in 5 gezeigt, kann der Einlass 69 für das Trägergas 70 seitlich vom Plasmastrahl 67 angeordnet sein, so dass das Trägergas 70 in die Reaktionskammer 61 derart eingeführt wird, dass ein Wirbel oder eine Ablenkung des Plasmastrahls 67 bewirkt wird.
  • Das Trägergas 70 enthält die auf dem Werkstück 73 abzuscheidenden Partikel, d. h. das elektrisch isolierende Material 13 oder das elektrisch leitfähige Material 14. Der Gasstrom und/oder Partikelstrom im Trägergas 70 wird mit dem Plasmastrahl 67 in der Reaktionskammer 61 vermischt. Dadurch wird ein großer Teil der Energie des Plasmastrahls 67 auf den Gasstrom und/oder Partikelstrom im Trägergas 70 übertragen. Daher kommt nur ein sehr kleiner Teil des Plasmastrahls 67 mit der Oberfläche des Werkstücks 73 in Kontakt.
  • Umgebungsluft kann aus der Reaktionskammer 61 beispielsweise durch Aufbringen eines geeigneten Drucks ausgeschlossen werden. Dies vermeidet unerwünschte Nebenreaktionen zwischen Umgebungsluft, Plasmastrahl 67 und Trägergas 70.
  • Die Plasmaabscheidungsvorrichtung 500 ermöglicht die Erzeugung von dicken Schichten von mit Plasma abgeschiedenem Material, die elektrisch isolierend oder leitfähig sein können. Schichten, die dicker sind als 30 μm oder 40 μm oder 50 μm oder 60 μm oder 70 μm oder 80 μm oder höher, können mittels der Plasmaabscheidungsvorrichtung 500 hergestellt werden.
  • Die Plasmaabscheidungsvorrichtung 500 kann verwendet werden, um mit Plasma polymerisierte Schichten zu erzeugen. Im Plasmapolymerisationsprozess enthält das Trägergas 70, das in die Reaktionskammer 61 gepumpt wird, ein Monomergas. Das Monomer kann als Flüssigkeit beginnen und wird dann in einem Verdampfer in ein Gas umgewandelt, bevor es in die Reaktionskammer 61 gepumpt wird. In der Reaktionskammer 61 ionisiert der Plasmastrahl 67 die Monomermoleküle. Die Monomermoleküle brechen auseinander (fraktionieren), was freie Elektronen, Ionen, angeregte Moleküle und Radikale erzeugt. Die Radikale adsorbieren, kondensieren und polymerisieren am Substrat 73. Die Elektronen und Ionen vernetzen sich oder erzeugen eine chemische Bindung mit bereits abgeschiedenen Molekülen. Da die Monomere in verschiedene reaktive Partikel fraktioniert werden, wird die chemische Struktur des Trägergases 70 nur teilweise aufrechterhalten, was zur Vernetzung und zu einer willkürlichen Struktur der polymerisierten Schicht führt. Die Plasmapolymerisation kann auch verwendet werden, um Polymerschichten von organischen Verbindungen zu erzeugen, die unter normalen chemischen Polymerisationsbedingungen nicht polymerisieren, da solche Prozesse Elektronenstoßdissoziation und -ionisation für chemische Reaktionen beinhalten.
  • Die elektrisch isolierende Schicht 13 kann durch Plasmapolymerisation unter Verwendung von Monomeren, einschließlich beispielsweise Tetraethoxysilan (TEOS), Hexamethyldisiloxan (HMDSO), Tetramethylsilan, Vinyltrimethylsilan, Maleinsäureanhydrid, Hexafluorpropylen (HFP), Tetrafluorethylen (TEE), Vinylchlorid, Epoxidverbindungen und/oder irgendwelchen anderen geeigneten Verbindungen, hergestellt werden.
  • 6 zeigt Elektronenmikrographiebilder einer Kupferschicht, die mittels einer Plasmaabscheidungsvorrichtung ähnlich der in 5 gezeigten abgeschieden wurde. Aus 6 ist zu sehen, dass die Kupferschicht eine gewisse Porosität aufgrund der Plasmaabscheidung aufweist.
  • Obwohl ein spezielles Merkmal oder ein spezieller Aspekt einer Ausführungsform der Erfindung in Bezug auf nur eine von mehreren Implementierungen offenbart worden sein kann, kann ein solches Merkmal oder ein solcher Aspekt außerdem mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie es für irgendeine gegebene oder spezielle Anwendung erwünscht und vorteilhaft sein kann. In dem Umfang, in dem die Begriffe ”einschließen”, ”aufweisen”, ”mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet werden, sollen solche Begriffe ferner in einer Weise ähnlich dem Begriff ”umfassen” einschließend sein. Ferner können die Ausführungsformen der Erfindung selbstverständlich in diskreten Schaltungen, teilweise integrierten Schaltungen oder vollständig integrierten Schaltungen oder Programmiermitteln implementiert werden. Der Begriff ”beispielhaft” ist auch lediglich als Beispiel anstatt als das Beste oder optimal gemeint. Es soll auch zu erkennen sein, dass Merkmale und/oder Elemente, die hier dargestellt sind, für Zwecke der Einfachheit und des leichten Verständnisses mit speziellen Abmessungen relativ zueinander dargestellt sind, und dass sich tatsächliche Abmessungen von den hier dargestellten beträchtlich unterscheiden können.
  • Obwohl hier spezifische Ausführungsformen dargestellt und beschrieben wurden, ist für den Durchschnittsfachmann auf dem Gebiet zu erkennen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen gegen eine Vielfalt von alternativen und/oder äquivalenten Implementierungen ausgetauscht werden können, ohne vom Konzept der vorliegenden Erfindung abzuweichen.

Claims (25)

  1. Verfahren, umfassend: Bereitstellen eines Halbleiterchips (10) mit einer ersten Hauptoberfläche (11) und einer der ersten Hauptoberfläche (11) gegenüber liegenden zweiten Hauptoberfläche (12); Abscheiden eines elektrisch isolierenden Materials (13) auf der ersten Hauptoberfläche (11) des Halbleiterchips (10) unter Verwendung eines Plasmaabscheidungsverfahrens; und Abscheiden eines ersten elektrisch leitfähigen Materials (14) auf der zweiten Hauptoberfläche (12) des Halbleiterchips (10) unter Verwendung eines Plasmaabscheidungsverfahrens.
  2. Verfahren nach Anspruch 1, wobei eine Schicht des elektrisch isolierenden Materials (13) eine Dicke von mindestens 20 μm aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei eine Schicht des ersten elektrisch leitfähigen Materials (14) eine Dicke von mindestens 20 μm aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) eine erste Elektrode (24) auf der ersten Hauptoberfläche (11) und eine zweite Elektrode (25) auf der zweiten Hauptoberfläche (12) aufweist.
  5. Verfahren nach Anspruch 4, wobei eine Metallschicht (27) auf die erste Elektrode (24) des Halbleiterchips (10) aufgebracht wird.
  6. Verfahren nach Anspruch 5, wobei nach dem Abscheiden des elektrisch isolierenden Materials (13) das elektrisch isolierende Materials (13) teilweise entfernt wird, bis die Metallschicht (27) teilweise freigelegt ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) Seitenoberflächen (23) aufweist und wobei das elektrisch isolierende Material (13) auf den Seitenoberflächen (23) abgeschieden wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (10) auf einem Träger (20) vor dem Abscheiden des elektrisch isolierenden Materials (13) angeordnet wird.
  9. Verfahren nach Anspruch 8, wobei der Träger (20) nach dem Abscheiden des elektrisch isolierenden Materials (13) entfernt wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein elektrisch leitfähiges Kontaktloch (28) im elektrisch isolierenden Material (13) ausgebildet wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein zweites elektrisch leitfähiges Material (40, 41) über dem elektrisch isolierenden Material (13) abgeschieden wird.
  12. Verfahren nach Anspruch 11, wobei ein elektrisch leitfähiges Kontaktloch (28) im elektrisch isolierenden Material (13) ausgebildet wird und das elektrisch leitfähige Kontaktloch (28) eine aus dem ersten elektrisch leitfähigen Material (14) ausgebildete Schicht mit einer aus dem zweiten elektrisch leitfähigen Material (40, 41) ausgebildeten Schicht elektrisch koppelt.
  13. Verfahren nach Anspruch 11 oder 12, wobei externe Kontaktelementen (42, 43, 44) aus dem zweiten elektrisch leitfähigen Material (40, 41) ausgebildet werden.
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei mehrere Halbleiterchips (10) bereitgestellt werden und jeder Halbleiterchip (10) eine erste Hauptoberfläche (11) und eine der ersten Hauptoberfläche (11) gegenüber liegende zweite Hauptoberfläche (12) aufweist, wobei das elektrisch isolierende Material (13) auf den ersten Hauptoberflächen (11) von jedem der mehreren Halbleiterchips (10) abgeschieden wird, und wobei das erste elektrisch leitfähige Material (14) auf den zweiten Hauptoberflächen (12) von jedem der mehreren Halbleiterchips (10) abgeschieden wird.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrisch isolierende Material (13) und/oder das erste elektrisch leitfähige Material (14) durch Erzeugen eines Plasmastrahls und Mischen des Plasmastrahls mit einem Trägergas, wodurch das Trägergas aktiviert wird, oder durch einen Partikelstrahl erzeugt wird, der auf die erste und/oder die zweite Hauptoberfläche (11, 12) des Halbleiterchips (10) auftrifft, abgeschieden werden.
  16. Verfahren nach Anspruch 15, wobei das elektrisch isolierende Material (13) und/oder das erste elektrisch leitfähige Material (14) durch Erzeugen eines Plasmastrahls und Mischen des Plasmastrahls mit einem Trägergas, wodurch das Trägergas aktiviert wird, abgeschieden werden, wobei der Plasmastrahl mit dem Trägergas in einer Reaktionskammer vermischt wird, die von der Erzeugung des Plasmastrahls physikalisch getrennt ist.
  17. Verfahren nach Anspruch 15 oder 16, wobei das elektrisch isolierende Material (13) und das erste elektrisch leitfähige Material (14) unter Verwendung derselben Plasmaabscheidungsvorrichtung abgeschieden werden.
  18. Verfahren, umfassend: Bereitstellen eines Halbleiterchips (10) mit einer ersten Hauptoberfläche (11) und einer der ersten Hauptoberfläche (11) gegenüber liegenden zweiten Hauptoberfläche (12); Abscheiden eines elektrisch isolierenden Materials (13) auf der ersten Hauptoberfläche (11) des Halbleiterchips (10); und Abscheiden eines elektrisch leitfähigen Materials (14) auf der zweiten Hauptoberfläche (12) des Halbleiterchips (10), wobei das elektrisch isolierende Material (13) und/oder das elektrisch leitfähige Material (14) durch Erzeugen eines Plasmastrahls und Mischen des Plasmastrahls mit einem Trägergas, wodurch das Trägergas aktiviert wird, oder durch Erzeugen eines Partikelstrahls, der jeweils auf die erste Hauptoberfläche (11) und/oder die zweite Hauptoberfläche (12) des Halbleiterchips (10) auftrifft, abgeschieden werden.
  19. Verfahren, umfassend: Bereitstellen eines Halbleiterchips (10) mit einer ersten Hauptoberfläche (11) und einer der ersten Hauptoberfläche (11) gegenüber liegenden zweiten Hauptoberfläche (12); Anordnen des Halbleiterchips (10) auf einem Träger (20); Abscheiden eines elektrisch isolierenden Materials (13) auf der ersten Hauptoberfläche (11) des Halbleiterchips (10) und dem Träger (20) unter Verwendung eines Plasmaabscheidungsverfahrens; Entfernen des Trägers (20), wodurch eine Oberfläche (32) des elektrisch isolierenden Materials (13) freigelegt wird; und Abscheiden eines elektrisch leitfähigen Materials (14) auf der freiliegenden Oberfläche (32) des elektrisch isolierenden Materials (13) und der zweiten Hauptoberfläche (12) des Halbleiterchips (10) unter Verwendung eines Plasmaabscheidungsverfahrens.
  20. Vorrichtung (200), umfassend: einen Halbleiterchip (10) mit einer ersten Hauptoberfläche (11) und einer der ersten Hauptoberfläche (11) gegenüber liegenden zweiten Hauptoberfläche (12), ein mit Plasma abgeschiedenes elektrisch isolierendes Material (13), das die erste Hauptoberfläche (11) des Halbleiterchips (10) bedeckt, und ein mit Plasma abgeschiedenes erstes elektrisch leitfähiges Material (14), das die zweite Hauptoberfläche (12) des Halbleiterchips (10) bedeckt.
  21. Vorrichtung (200) nach Anspruch 20, wobei das elektrisch isolierende Material (13) eine Dicke von mindestens 20 μm aufweist.
  22. Vorrichtung (200) nach Anspruch 20 oder 21, wobei das erste elektrisch leitfähige Material (14) eine Dicke von mindestens 20 μm aufweist.
  23. Vorrichtung (200) nach einem der Ansprüche 20 bis 22, wobei der Halbleiterchip (10) eine erste Elektrode (24) auf der ersten Hauptoberfläche (11) und eine zweite Elektrode (25) auf der zweiten Hauptoberfläche (12) aufweist.
  24. Vorrichtung (200) nach einem der Ansprüche 20 bis 23, die ferner ein zweites elektrisch leitfähiges Material (40, 41) benachbart zum elektrisch isolierenden Material (13) umfasst.
  25. Vorrichtung (200) nach Anspruch 24, wobei die Vorrichtung (200) ein elektrisch leitfähiges Kontaktloch (28) umfasst, das im elektrisch isolierenden Material (13) ausgebildet ist, wobei das Kontaktloch (28) das erste elektrisch leitfähige Material (14) mit dem zweiten elektrisch leitfähigen Material (40, 41) elektrisch koppelt.
DE102011054377A 2010-10-11 2011-10-11 Herstellung einer Vorrichtung mit einem Halbleiterchip Ceased DE102011054377A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/901,770 US8883560B2 (en) 2010-10-11 2010-10-11 Manufacturing of a device including a semiconductor chip
US12/901,770 2010-10-11

Publications (1)

Publication Number Publication Date
DE102011054377A1 true DE102011054377A1 (de) 2012-04-12

Family

ID=45872518

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011054377A Ceased DE102011054377A1 (de) 2010-10-11 2011-10-11 Herstellung einer Vorrichtung mit einem Halbleiterchip

Country Status (3)

Country Link
US (1) US8883560B2 (de)
CN (1) CN102446837B (de)
DE (1) DE102011054377A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2830087A1 (de) * 2013-07-26 2015-01-28 Hamilton Sundstrand Corporation Verfahren zum Verbinden von elektrische Bauteilen auf einem Substrat
DE102015111424B9 (de) 2014-07-14 2023-10-19 Avago Technologies International Sales Pte. Limited Verfahren zum Ausführen von eingebetteter Aufbau- und Verbindungstechnologien auf Wafer-Niveau (eWLP) sowie mittels der Verfahren hergestellte eWLP-Einrichtungen, -Einheiten und -Zusammenbauten
EP4213187A1 (de) * 2022-01-12 2023-07-19 Nexperia B.V. Elektronisches paket und verfahren zur herstellung davon

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2030210A4 (de) * 2006-04-12 2010-04-14 Proteus Biomedical Inc Lückenfreie implantierbare, hermetisch verschlossene strukturen
US8283485B2 (en) * 2007-06-21 2012-10-09 Air Products And Chemicals, Inc. Process for selectively depositing copper thin films on substrates with copper and ruthenium areas via vapor deposition
US7479703B1 (en) * 2007-07-02 2009-01-20 Lsi Logic Corporation Integrated circuit package with sputtered heat sink for improved thermal performance
DE202007019184U1 (de) 2007-09-11 2010-12-30 Maschinenfabrik Reinhausen Gmbh Vorrichtung zur Behandlung oder Beschichtung von Oberflächen
US7799601B2 (en) * 2008-01-24 2010-09-21 Infineon Technologies Ag Electronic device and method of manufacturing same
JP4483969B2 (ja) * 2008-03-31 2010-06-16 セイコーエプソン株式会社 基板及びその製造方法、半導体装置の製造方法

Also Published As

Publication number Publication date
CN102446837B (zh) 2015-07-22
CN102446837A (zh) 2012-05-09
US8883560B2 (en) 2014-11-11
US20120086129A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102012107696B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung einschließlich Schleifschritte
DE102011001402B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102010037292B4 (de) Herstellungsverfahren für Halbleiteranordnungen
DE102015121044B4 (de) Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102010036978B4 (de) Bauelement mit einer ringförmigen Metallstruktur und Verfahren
DE102013113061B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102009007708B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008063633A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102012108305A1 (de) Sensorbauelement und Verfahren
WO2003015165A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102009029873A1 (de) Reparierbares Halbleiterbauelement und Verfahren
WO2007025521A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE102008045735A1 (de) Gestapelte Halbleiterchips
DE102007022959B4 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE102012104304B4 (de) Verfahren zum Herstellen von Halbleiterchips und Verfahren zum Herstellen eines Via in einem Halbleiter-Substrat
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE102011054377A1 (de) Herstellung einer Vorrichtung mit einem Halbleiterchip
DE202015009284U1 (de) Isolierter Die
DE102017109670B4 (de) Herstellungsverfahren für ein Chippackage mit Seitenwandmetallisierung
DE102014109870A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen einer elektronischen Vorrichtung
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R016 Response to examination communication
R003 Refusal decision now final