DE102013112423A1 - Vorrichtung aufweisend eine duktile Schicht und Verfahren zu ihrer Herstellung - Google Patents

Vorrichtung aufweisend eine duktile Schicht und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102013112423A1
DE102013112423A1 DE201310112423 DE102013112423A DE102013112423A1 DE 102013112423 A1 DE102013112423 A1 DE 102013112423A1 DE 201310112423 DE201310112423 DE 201310112423 DE 102013112423 A DE102013112423 A DE 102013112423A DE 102013112423 A1 DE102013112423 A1 DE 102013112423A1
Authority
DE
Germany
Prior art keywords
metal
layer
ductile
component
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201310112423
Other languages
English (en)
Inventor
Georg Meyer-Berg
Reinhard Pufall
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013112423A1 publication Critical patent/DE102013112423A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Vorrichtung, die eine duktile Schicht 180) aufweist, ein Verfahren zur Herstellung einer Komponente (100), die eine duktile Schicht (180) aufweist, und ein Verfahren zum Prüfen einer Komponente (100) werden offenbart. Eine Ausführungsform weist eine elektronische Vorrichtung auf, die eine erste leitfähige Schicht, eine duktile Schicht (180) und eine spröde Schicht (140) zwischen der ersten leitfähigen Schicht (120) und der duktilen Schicht (180) aufweist.

Description

  • Die vorliegende Erfindung betrifft im Allgemeinen die Herstellung von Halbleitervorrichtungen und genauer Prüfstrukturen und Verfahren zum Prüfen von Halbleitervorrichtungen.
  • Gehäuste Halbleiterchips werden durch mehrere Verarbeitungsschritte hergestellt, die einen Schneidschritt beinhalten. Das Herstellungs- und Schneidverfahren kann Risse an den Plättchen erzeugen oder zum Abblättern der vereinzelten Chips führen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist eine Komponente ein Substrat, eine erste Metallbeschichtung, die über dem Substrat angeordnet ist, und eine Isolierschicht, die über der ersten Metallbeschichtung angeordnet ist, auf. Die Komponente weist ferner eine zweite Metallbeschichtung auf, die über der Isolierschicht angeordnet ist, und eine duktile Metallschicht, die zwischen der ersten Metallbeschichtung und der zweiten Metallbeschichtung angeordnet ist.
  • In einer Ausgestaltung kann die Komponente ferner aufweisen eine Metallsperrschicht, die zwischen der ersten Metallbeschichtung und der zweiten Metallbeschichtung angeordnet ist. In noch einer Ausgestaltung kann die Metallsperrschicht direkt auf der ersten Metallbeschichtung angeordnet sein, wobei die duktile Metallschicht direkt auf der Metallsperrschicht angeordnet ist und wobei die Isolierschicht direkt auf der duktilen Metallschicht angeordnet ist. In noch einer Ausgestaltung kann die Metallsperrschicht direkt unter der zweiten Metallbeschichtung angeordnet sein, wobei die duktile Metallschicht direkt unter der Metallsperrschicht angeordnet ist und wobei die Isolierschicht direkt unter der duktilen Metallschicht angeordnet ist. In noch einer Ausgestaltung kann die zweite Metallbeschichtung ein Bondpad aufweisen und die duktile Metallschicht und die Metallsperrschicht können nur in einem Bereich unter dem Bondpad angeordnet sein. In noch einer Ausgestaltung kann die duktile Metallschicht Zinn aufweisen. In noch einer Ausgestaltung kann die duktile Metallschicht undotiertes Aluminium aufweisen. In noch einer Ausgestaltung kann die erste Metallbeschichtung eine obere Metallbeschichtung einer Metallisierungsverbindungsstruktur sein.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist eine Komponente, ein Halbleitersubstrat und eine Metallisierungsverbindungsstruktur, die auf dem Halbleitersubstrat angeordnet ist, auf, wobei die Metallisierungsverbindungsstruktur eine obere Metallbeschichtung aufweist. Die Komponente weist ferner eine Isolierschicht auf, die auf der Metallisierungsverbindungsstruktur angeordnet ist, ein Bondpad, das auf der Isolierschicht angeordnet ist, und eine Metallschicht zwischen dem Bondpad und der oberen Metallbeschichtung, wobei ein Metall der Metallschicht zum Bewegen in einen potenziellen Riss in der Isolierschicht konfiguriert ist.
  • In einer Ausgestaltung kann die Metallschicht benachbart der Metallbeschichtung angeordnet sein, wobei die Komponente ferner eine Metallsperrschicht zwischen der Metallschicht und der Metallbeschichtung aufweist. In noch einer Ausgestaltung kann die Metallschicht benachbart des Bondpads angeordnet sein, wobei die Komponente ferner eine Metallsperrschicht zwischen der Metallschicht und dem Bondpad aufweist. In noch einer Ausgestaltung kann das Metall der Metallschicht ferner einen höheren Duktilitätsgrad als ein Metall der Metallbeschichtung oder ein Metall des Bondpads aufweisen. In noch einer Ausgestaltung kann das Metall der Metallschicht Zinn aufweisen. In noch einer Ausgestaltung kann das Metall der Metallschicht undotiertes Aluminium aufweisen. In noch einer Ausgestaltung kann ein Metall des Bondpads Aluminium aufweisen, wobei ein Metall der Metallbeschichtung Kupfer aufweist und wobei das Metall der Metallschicht Zinn aufweist.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer Komponente das Bilden einer oberen Metallbeschichtung über einem Substrat und das Bilden einer Isolierschicht über der oberen Metallbeschichtung auf. Das Verfahren weist ferner das Bilden einer duktilen Metallschicht über der oberen Metallbeschichtung vor oder nach dem Bilden der Isolierschicht und das Bilden eines Bondpads über der duktilen Metallschicht auf, so dass die Isolierschicht zwischen der duktilen Metallschicht und dem Bondpad oder zwischen der duktilen Metallschicht und der oberen Metallbeschichtung vorhanden ist.
  • In einer Ausgestaltung kann das Bilden der duktilen Metallschicht das Bilden einer Metallsperrschicht auf der oberen Metallbeschichtung, das Bilden der duktilen Metallschicht auf der Metallsperrschicht und das Bilden der Isolierschicht auf der duktilen Metallschicht aufweisen. In noch einer Ausgestaltung kann das Bilden der duktilen Metallschicht das Bilden der Isolierschicht auf der oberen Metallbeschichtung, das Bilden der duktilen Metallschicht auf der Isolierschicht und das Bilden einer Metallsperrschicht auf der duktilen Metallschicht aufweisen. In noch einer Ausgestaltung kann das Bilden der duktilen Metallschicht das Bilden der duktilen Metallschicht unter einer unteren Oberfläche des Bondpads aufweisen, wobei ein Bereich der duktilen Metallschicht ungefähr einer Größe eines Bereichs der unteren Oberfläche des Bondpads entspricht. In noch einer Ausgestaltung kann das Bilden der duktilen Metallschicht das Bilden der duktilen Metallschicht auf der gesamten oberen Metallbeschichtung aufweisen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Prüfverfahren das Bereitstellen einer gehäusten Komponente mit einer duktilen Metallschicht zwischen einer oberen Metallbeschichtung und einem Bondpad, das auf der oberen Metallschicht angeordnet ist, und das elektrische Prüfen der gehäusten Komponente, auf.
  • In einer Ausgestaltung kann das elektrische Prüfen das elektrische Ermitteln eines Kurzschlusses aufweisen, wenn ein duktiles Metall der duktilen Metallschicht die obere Metallschicht und das Bondpad verbindet. In noch einer Ausgestaltung kann das elektrische Prüfen das elektrische Ermitteln einer fehlerfreien gehäusten Komponente aufweisen, wenn ein duktiles Metall der duktilen Metallschicht die obere Metallschicht und das Bondpad nicht verbindet.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist eine elektronische Vorrichtung eine erste leitfähige Schicht, eine duktile Schicht und eine spröde Schicht zwischen der ersten leitfähigen Schicht und der duktilen Schicht, auf.
  • In einer Ausgestaltung kann die duktile Schicht einer Druckkraft unterzogen werden. In noch einer Ausgestaltung kann die spröde Schicht mit der ersten leitfähigen Schicht und der duktilen Schicht in direktem Kontakt stehen. In noch einer Ausgestaltung kann die spröde Schicht ein dielektrisches Material aufweisen. In noch einer Ausgestaltung kann die spröde Schicht ein Halbleitermaterial aufweisen. In noch einer Ausgestaltung kann die duktile Schicht Zinn (Sn) aufweisen. In noch einer Ausgestaltung kann die Vorrichtung ferner aufweisen eine zweite leitfähige Schicht, wobei sich die duktile Schicht zwischen der spröden Schicht und der zweiten leitfähigen Schicht befindet. In noch einer Ausgestaltung kann die duktile Schicht eine duktile Metallschicht sein.
  • Für ein vollständigeres Verständnis der vorliegenden Erfindung und deren Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen. Es zeigen:
  • 1a eine Ausführungsform eines Details einer Komponente;
  • 1b eine Ausführungsform eines Details einer Komponente, die einen Riss aufweist;
  • 2a eine Ausführungsform eines Details einer Komponente;
  • 2b eine Ausführungsform eines Details einer Komponente, die einen Riss aufweist;
  • 3a eine Ausführungsform eines Verfahrens zur Herstellung einer Komponente;
  • 3b eine Ausführungsform eines Verfahrens zur Herstellung einer Komponente; und
  • 4 eine Ausführungsform eines Verfahrens zur Herstellung einer Komponente.
  • Die Herstellung und Verwendung der hier bevorzugten Ausführungsformen werden unten ausführlich erläutert. Man wird jedoch zu schätzen wissen, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer breiten Vielfalt spezifischer Kontexte ausgeführt werden können. Die hier erläuterten spezifischen Ausführungsformen sind lediglich Darstellungen spezifischer Arten und Weisen der Herstellung und Verwendung der Erfindung und schränken den Schutzbereich der Erfindung in keiner Weise ein.
  • Gehäuste Halbleiteranordnungen werden oftmals zu einzeln gehäusten Chips oder Plättchen vereinzelt, nachdem die gehäusten Halbleiteranordnungen gebildet sind.
  • Durch das Verarbeiten und Schneiden der gehäusten Halbleiteranordnungen können Risse und Abblätterungen entstehen. Risse oder Abblätterungen sind oftmals ohne die Hilfe von Bewertungswerkzeugen zu sehen, weil sie auf der Oberfläche des gehäusten Chips sichtbar sind. Allerdings können einige Risse in und auf den Chips den gehäusten Chip beschädigen, ohne sichtbar zu sein.
  • Die vorliegende Erfindung wird in Bezug auf die Ausführungsformen in einem spezifischen Kontext, nämlich einer Risserkennungsstruktur für Halbleiterchips beschrieben. Ausführungsformen der Erfindungen können jedoch auch auf andere Anwendungen angewendet werden, die von Risserkennungsstrukturen profitieren würden.
  • Ausführungsformen der vorliegenden Erfindung stellen eine Risserkennungsstruktur bereit, die eine duktile Metallschicht aufweist. Ausführungsformen der vorliegenden Erfindung stellen eine duktile Metallschicht zwischen einem Bondpad und einer Metallschicht einer Metallisierungsverbindungsstruktur bereit.
  • Ein Vorteil einer Ausführungsform der vorlegenden Erfindung ist, dass unsichtbare Schäden an dem Chip erkannt werden können. Darüber hinaus können (unsichtbare) Risse und Abblätterungen mit einer elektrischen Standardprüfung erkannt werden.
  • 1a zeigt eine Ausführungsform einer Komponente 100, die eine Risserkennungsstruktur aufweist. Die Komponente 100 weist ein Werkstück oder Substrat 110 und eine darauf angeordnete Metallisierungsverbindungsstruktur 120 auf. Das Substrat 110 kann ein Halbleitersubstrat wie Silizium oder Germanium oder ein Verbindungssubstrat wie SiGe, GaAs, InP, GaN, SiC oder alternativ andere Materialien sein. Das Halbleitersubstrat kann ein einkristallines Silizium oder ein Silizium-auf-Isolator (SOI) sein. Das Substrat kann dotiert oder undotiert sein und kann einen oder mehrere Töpfe aufweisen.
  • Die Metallisierungsverbindungsstruktur 120 kann eine oder mehrere Metallisierungsverbindungsschichten 122–128 aufweisen. Die Metallisierungsverbindungsstruktur 120 ist ein Geflecht aus leitfähigen Beschichtungen 122–128 und Plugs/Durchkontaktierungen (nicht dargestellt), die in einem Isoliermaterial 121–127 eingebettet sind. Zum Beispiel kann die Metallisierungsverbindungsstruktur 120 vier Metallisierungsebenen 122–128 aufweisen, die voneinander durch drei Isolierschichten 123–127 (Durchkontaktierungen sind in der Metallisierungsverbindungsstruktur nicht dargestellt) getrennt sind. Das Isoliermaterial der Isolierschichten 121–127 weist Siliziumdioxid, Materialien mit niedriger Dielektrizitätskonstante oder Materialien mit ultraniedriger Dielektrizitätskonstante („Low-k”-Materialien) auf. Low-k-Materialien haben einen k-Wert, der geringer als der k-Wert von Siliziumdioxid ist. Die leitfähigen Beschichtungen und Plugs/Durchkontaktierungen weisen zum Beispiel Kupfer oder Aluminium auf. Die leitfähige Beschichtung 128 ist eine obere leitfähige Beschichtung, eine obere Metallbeschichtung oder eine obere Metallschicht. Als Alternative ist die leitfähige Beschichtung 128 eine Metallbeschichtung oder eine leitfähige Beschichtung, die für die letzte Metallschicht der Metallisierungsverbindungsschichten 122–128 die zweite ist.
  • Die Komponente 100 weist ferner eine dielektrische oder Isolierschicht 140 auf, die auf dem Metallisierungsverbindungsschichtstapel 120 angeordnet ist. Die Isolierschicht 140 kann ein dielektrisches Material aufweisen. Zum Beispiel weist die Isolierschicht 140 Siliziumdioxid, Materialien mit niedriger Dielektrizitätskonstante oder Materialien mit ultraniedriger Dielektrizitätskonstante („Low-k”-Materialien) auf.
  • In einer Ausführungsform weist die Isolierschicht 140 ein sprödes Material auf. Ein Material ist spröde, wenn es bei Aussetzung einer Spannung (z. B. Beanspruchung) ohne signifikante Verformung bricht. Spröde Materialien absorbieren vor dem Bruch relativ wenig Energie. Dies gilt selbst für spröde Materialien von hoher Festigkeit. Sprödes Material kann die meisten Keramikwaren und Gläser (die sich nicht plastisch verformen) und einige Polymere wie Polystyrol einschließen. Die Isolierschicht 140 kann spröder als die Metallbeschichtung der Metallisierungsstruktur 120 sein.
  • Eine Passivierungsschicht 150 kann auf der dielektrischen oder Isolierschicht 140 angeordnet sein. Die Passivierungsschicht 150 kann SiN aufweisen. Die Passivierungsschicht 150 kann eine obere Oberfläche oder erste Hauptoberfläche der Komponente 100 bereitstellen.
  • Die Passivierungsschicht 150 kann ein Komponentenkontaktpad oder Bondpad 160 isolieren und strukturieren. Das Komponentenkontaktpad 160 ist derart konfiguriert, dass es mit einem Komponententräger-Kontaktpad auf einem Komponententräger elektrisch verbunden ist. Die Komponente 100 kann mehr als ein Bondpad 160 aufweisen. Zum Beispiel weist die Komponente 100 zwei Bondpads 160 auf ihrer oberen Oberfläche auf. Das Bondpad 160 weist ein Metall wie Aluminium (Al) oder Kupfer (Cu) auf.
  • Das Bondpad 160 ist mit einem Abschnitt der oberen Metallschicht 128 durch eine Durchkontaktierung 145 in der Isolierschicht 140 verbunden. Die Durchkontaktierung 145 kann ein Metall wie Kupfer (Cu) oder Aluminium (Al) aufweisen. Als Alternative kann die Durchkontaktierung 145 andere leitfähige Materialien aufweisen.
  • Die Komponente 100 weist ferner eine Metallsperrschicht 170 auf, die auf der oberen Metallschicht 122 angeordnet ist, und eine duktile Metallschicht 180, die auf der Metallsperrschicht 170 angeordnet ist. Die Metallsperrschicht 170 ist zum Verhindern der Diffusion des Metalls der duktilen Metallschicht 180 in das Metall der oberen Metallschicht 122 konfiguriert. Darüber hinaus ist die Metallsperrschicht 170 zum Verhindern einer Reaktion des Metalls der duktilen Metallschicht 180 mit dem Metall der oberen Metallschicht 128 konfiguriert. Schließlich ist die Metallsperrschicht 170 konfiguriert, das Metall der duktilen Metallschicht duktil zu halten.
  • Die Metallsperrschicht kann Wolfram (W), Titan (Ti), Titannitrid (TiN), Tantal (Ta), Tantalnitrid (TaN) oder eine Kombination davon aufweisen. Die Metallsperrschicht 170 kann einen Schichtstapel unterschiedlicher Materialien aufweisen. Die Metallsperrschicht 170 kann eine Sandwichschicht sein, die zwischen der duktilen Metallschicht 180 und der oberen Metallschicht 122 angeordnet ist.
  • Die duktile Metallschicht 180 kann ein duktiles Material aufweisen. Das duktile Material kann einen hohen Duktilitätsgrad oder einen höheren Duktilitätsgrad als das Metall der oberen Metallschicht 128 und/oder des Bondpads 160 aufweisen. Zum Beispiel kann das duktile Material eine Fließspannung von weniger als etwa 20 MPa aufweisen. Als Alternative kann das duktile Material eine Fließspannung von weniger als etwa 15 MPa oder weniger als etwa 10 MPa aufweisen. In einer Ausführungsformen ist das duktile Material ein Metall, das vor dem Brechen um mehr als 10% verformt werden kann.
  • Das duktile Metall kann ein Lötmaterial aufweisen. Zum Beispiel kann das duktile Material Zinn (Sn, 9 bis 14 MPa) aufweisen. Als Alternative kann das duktile Material Aluminium (Al, 7 bis 11 MP) oder Indium (In, 2 bis 5 MPa) aufweisen. Das Aluminium (Al) kann reines, undotiertes Aluminium sein.
  • In einer Ausführungsformen können die duktile Metallschicht 180 und die Metallsperrschicht 170 über der gesamten oberen Metallschicht 128 angeordnet sein. Als Alternative können die duktile Metallschicht 180 und die Metallsperrschicht 170 selektiv angeordnet sein. Die duktile Metallschicht 180 und die Metallsperrschicht 170 können unterhalb oder unter dem bzw. den Bondpads 160 angeordnet sein. Die Metallsperrschicht 170 und die duktile Metallschicht 180 können eine Metallplatte aufweisen, die parallel zu der unteren Oberfläche 162 des Bondpads 160 angeordnet ist. Die Metallplatte kann den Bereich des Bondpads, zum Beispiel +/–10% aufweisen. Die Metallplatte kann eine kontinuierliche Metallplatte sein oder kann kein kontinuierliches Metall sein (z. B. Spalte aufweisen).
  • In einer Ausführungsform kann die Durchkontaktierung 145 direkt auf der duktilen Metallschicht 180 sitzen und ist mit der oberen Metallschicht 128 durch die Metallsperrschicht 170 und die duktile Metallschicht 180 verbunden. Als Alternative kann die Durchkontaktierung 145 direkt auf der oberen Metallschicht 128 sitzen. Die Metallsperrschicht 170 und die duktile Metallschicht 180 können derart strukturiert sein, dass der Bereich, in dem die Durchkontaktierung 145 mit der oberen Metallschicht 128 verbunden ist, frei von der Metallsperrschicht und/oder duktilen Metallschicht ist.
  • In einer Ausführungsform weist die obere Metallschicht 128 das Bondpad 160 auf, wobei die duktile Metallschicht 180 und die Sperrschicht 170 auf einer Schicht unterhalb der oberen Metallschicht (z. B. Schicht 126) angeordnet sind. Die duktile Metallschicht 180 kann zwischen einer beliebigen der Metallschichten (z. B. 122–126) angeordnet sein. Darüber hinaus können zwischen der Metallschicht mehrere duktile Schichten 180 vorhanden sein. z. B. eine zwischen Schicht 122 und Schicht 124 und eine zwischen Schicht 124 und Schicht 126.
  • 1b zeigt die Komponente 100, die einen Riss 190 in der Isolierschicht 140 aufweist. Der Riss kann während des Drahtbondens, des elektrischen Prüfens der Komponente oder während des Schneidens oder Vereinzelns der gehäusten elektrischen Komponente auftreten. Der Riss 190 wird mit dem Material der duktilen Metallschicht 180 gefüllt, so dass eine elektrische Verbindung zwischen der oberen Metallschicht 122 und dem Bondpad 160 gebildet wird. Aufgrund des Innendrucks bewegt sich das Material der duktilen Materialschicht bewegt in den Riss oder fließt dort hinein. Der mit Metall gefüllte Riss erzeugt einen Kurzschluss zwischen dem Bondpad 160 und der oberen Metallschicht 128 der Metallisierungsverbindungsstruktur 120, wem eine Spannung angelegt wird. Der Kurzschluss ist während der elektrischen Endprüfung messbar.
  • 2a zeigt eine Ausführungsform einer Komponente 200, die eine Risserkennungsstruktur aufweist. Die Komponente 200 weist ein Werkstück oder Substrat 210 und eine darauf angeordnete Metallisierungsverbindungsstruktur 220 auf. Das Substrat 210 kann ein Halbleitersubstrat wie Silizium oder Germanium oder ein Verbindungssubstrat wie SiGe, GaAs, InP, GaN, SiC oder alternativ andere Materialien sein. Das Halbleitersubstrat kann ein einkristallines Silizium oder ein Silizium-auf-Isolator (SOI) sein. Das Substrat kann dotiert oder undotiert sein und kann einen oder mehrere Töpfe aufweisen.
  • Die Metallisierungsverbindungsstruktur 220 kann eine oder mehrere Metallisierungsverbindungsschichten 222–228 aufweisen. Die Metallisierungsverbindungsstruktur 220 ist ein Geflecht aus leitfähigen Beschichtungen und Plugs/Durchkontaktierungen (nicht dargestellt), die in einem Isoliermaterial 221–227 eingebettet sind. Zum Beispiel kann die Metallisierungsverbindungsstruktur vier Metallisierungsebenen 222–228 aufweisen, die voneinander durch drei Isolierschichten 223–227 (Durchkontaktierungen, die die Metallisierungsebenen verbinden, sind in der Metallisierungsverbindungsstruktur nicht dargestellt) getrennt sind. Das Isoliermaterial der Isolierschichten 223–227 weist Siliziumdioxid auf, Materialien mit niedriger Dielektrizitätskonstante oder Materialien mit ultraniedriger Dielektrizitätskonstante („Low-k”-Materialien). Low-k-Materialien haben einen k-Wert, der geringer als der k-Wert von Siliziumdioxid ist. Die leitfähigen Beschichtungen und Plugs/Durchkontaktierungen können ein Metall wie Kupfer oder Aluminium aufweisen. Die leitfähige Beschichtung 228 ist eine obere leitfähige Beschichtung, eine obere Metallbeschichtung oder eine obere Metallschicht. Als Alternative ist die leitfähige Beschichtung 228 eine Metallbeschichtung oder eine leitfähige Beschichtung, die für die letzte Metallschicht der Metallisierungsverbindungsschichten 222–228 die zweite ist.
  • Die Komponente 200 weist ferner eine dielektrische oder Isolierschicht 240 auf, die auf dem Metallisierungsverbindungsschichtstapel 220 angeordnet ist. Das Isoliermaterial 240 weist Siliziumoxid, Materialien mit niedriger Dielektrizitätskonstante und/oder Materialien mit ultraniedriger Dielektrizitätskonstante auf.
  • Eine Passivierungsschicht 250 kann auf der dielektrischen oder Isolierschicht 240 angeordnet sein. Die Passivierungsschicht kann zum Beispiel SiN aufweisen. Die Passivierungsschicht 250 kann eine obere Oberfläche oder erste Hauptoberfläche der Komponente 200 bereitstellen.
  • Die Passivierungsschicht 250 kann ein Komponentenkontaktpad oder Bondpad 260 isolieren und strukturieren. Das Komponentenkontaktpad 260 ist derart konfiguriert, dass es mit einem Komponententräger-Kontaktpad eines Komponententrägers elektrisch verbunden ist. Die Komponente 200 kann mehr als ein Bondpad 260 aufweisen. Zum Beispiel kann die Komponente 200 zwei Bondpads 260 auf ihrer oberen Oberfläche aufweisen. Das Bondpad 260 weist ein Metall wie Aluminium (Al) oder Kupfer (Cu) auf.
  • Das Bondpad 260 ist mit einem Abschnitt der oberen Metallbeschichtung 228 durch eine Durchkontaktierung 245 in der Isolierschicht 240 verbunden. Die Durchkontaktierung 245 kann ein Metall wie Kupfer (Cu) oder Aluminium (Al) aufweisen. Als Alternative kann die Durchkontaktierung 245 andere leitfähige Materialien aufweisen.
  • Die Komponente 200 weist ferner eine duktile Metallschicht 280 auf, die unter dem Bondpad 260 angeordnet ist, und eine Metallsperrschicht 270, die zwischen der duktilen Metallschicht 280 und dem Bondpad 260 angeordnet ist. Die Metallsperrschicht 270 ist zum Verhindern der Diffusion des Metalls der duktilen Metallschicht 280 in das Metall des Bondpads 260 konfiguriert. Darüber hinaus ist die Metallsperrschicht 270 zum Verhindern einer Reaktion des Metalls der duktilen Metallschicht 280 mit dem Metall des Bondpads 260 konfiguriert. Schließlich ist die Metallsperrschicht 270 konfiguriert, das Metall der duktilen Metallschicht duktil zu halten.
  • Die Metallsperrschicht kann Wolfram (W), Titan (Ti), Titannitrid (TiN), Tantal (Ta), Tantalnitrid (TaN) oder eine Kombination davon aufweisen. Die Metallsperrschicht 270 kann mehrere Schichten unterschiedlicher Materialien aufweisen. Die Metallsperrschicht 270 kann eine Sandwichschicht sein, die zwischen der duktilen Metallschicht 280 und der oberen Metallschicht 260 angeordnet ist.
  • Die duktile Metallschicht 280 kann ein duktiles Material aufweisen. Das duktile Material kann einen hohen Duktilitätsgrad oder einen höheren Duktilitätsgrad als das Metall der oberen Metallschicht 228 und/oder des Bondpads 260 aufweisen. Zum Beispiel kann das duktile Material eine Fließspannung von weniger als etwa 20 MPa aufweisen. Als Alternative kann das duktile Material eine Fließspannung von weniger als etwa 15 MPa oder weniger als etwa 10 MPa aufweisen. In einer Ausführungsform ist das duktile Material ein Metall, das vor dem Brechen um mehr als 10% verformt werden kann.
  • Das duktile Metall kann ein Lötmaterial aufweisen. Zum Beispiel kann das duktile Material Zinn (Sn, 9 bis 14 MPa) aufweisen. Als Alternative kann das duktile Material Aluminium (Al, 7 bis 11 MP) oder Indium (In, 2 bis 5 MPa) aufweisen. Das Aluminium (Al) kann reines, undotiertes Aluminium sein.
  • In einer Ausführungsform können die duktile Metallschicht 280 und die Metallsperrschicht 270 über der gesamten oberen Metallschicht 228 angeordnet sein. Als Alternative können die duktile Metallschicht 280 und die Metallsperrschicht 270 selektiv angeordnet sein. Die duktile Metallschicht 280 und die Metallsperrschicht 270 können unterhalb oder unter dem bzw. den Bondpads 260 angeordnet sein. Die Metallsperrschicht 270 und die duktile Metallschicht 280 können eine Metallplatte aufweisen, die parallel zu der unteren Oberfläche 262 des Bondpads 260 angeordnet ist. Die Metallplatte kann den Bereich des Bondpads, zum Beispiel +/–10% aufweisen. Die Metallplatte kann eine kontinuierliche Metallplatte sein. In einer Ausführungsform umfassen die Metallsperrschicht 270 und die duktile Metallschicht 280 eine Metallplatte, die zu einer unteren Oberfläche 262 des Bondpads 260 parallel angeordnet ist. Die Metallplatte kann den gesamten Bereich des Bondpads 260 abdecken oder kann den Bereich des Bondpads 260 mit Ausnahme der Durchkontaktierung 245 abdecken.
  • In einer Ausführungsform kann die Durchkontaktierung 245 direkt auf der duktilen Metallschicht 280 sitzen und kann mit dem Bondpad 260 durch die Metallsperrschicht 270 und die duktile Metallschicht 280 verbunden sein. Als Alternative kann die Durchkontaktierung 245 direkt mit dem Bondpad 260 verbunden sein. Die Metallsperrschicht 270 und die duktile Metallschicht 280 können derart strukturiert sein, dass der Bereich, in dem die Durchkontaktierung 245 mit dem Bondpad 260 verbunden ist, frei von der Metallsperrschicht 270 und/oder duktilen Metallschicht 280 ist.
  • In einer Ausführungsform umfasst die obere Metallschicht 228 das Bondpad 260, wobei die duktile Metallschicht 280 und die Sperrschicht 270 unter einer oberen Metallschicht 228 (z. B. direkt unter der oberen Metallschicht) angeordnet sind. Die duktile Metallschicht 280 kann zwischen einer beliebigen der Metallschichten (z. B. 222–226) angeordnet sein. Darüber hinaus können zwischen der Metallschicht mehrere duktile Schichten 280 vorhanden sein. z. B. eine zwischen Schicht 222 und Schicht 224 und eine zwischen Schicht 224 und Schicht 226.
  • 2b zeigt die Komponente 200, die einen Riss 290 in der Isolierschicht 240 aufweist. Der Riss 290 kann während des Drahtbondens, des elektrischen Prüfens der Komponente oder während des Schneidens oder Vereinzelns der gehäusten elektrischen Komponente auftreten. Der Riss 290 wird mit dem Material der duktilen Metallschicht 280 gefüllt, so dass eine elektrische Verbindung zwischen der oberen Metallschicht 228 und dem Bondpad 260 gebildet wird. Aufgrund des Innendrucks fließt das Material der duktilen Materialschicht in den Riss. Der mit Metall gefüllte Riss 290 erzeugt einen Kurzschluss zwischen dem Bondpad 260 und der oberen Metallschicht 228 der Metallisierungsverbindungsstruktur 220, wenn eine Spannung angelegt wird. Der Kurzschluss ist während der elektrischen Endprüfung messbar.
  • 3a zeigt ein Flussdiagramm 300 einer Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung, die eine Risserkennungsstruktur aufweist. In einem ersten Schritt 302 wird ein Substrat bereitgestellt. Das Substrat kann ein Halbleitersubstrat wie Silizium oder Germanium oder ein Verbindungssubstrat wie SiGe, GaAs, InP, GaN, SiC oder alternativ andere Materialien sein. Das Halbleitersubstrat kann ein einkristallines Silizium oder ein Silizium-auf-Isolator (SOI) sein. Das Halbleitersubstrat kann dotiert oder kann einen oder mehrere Töpfe aufweisen. Das Substrat kann einen einzigen Transistor oder mehrere Transistoren aufweisen. Das Substrat kann andere Vorrichtungen wie Kondensatoren oder Dioden aufweisen.
  • In Schritt 304 wird eine Metallisierungsverbindungsstruktur über dem Substrat gebildet. Die Metallisierungsverbindungsstruktur kann durch Anwenden von Einzel-Damaszener-Prozessen oder Dual-Damaszener-Prozessen gebildet werden. In einer Dual-Damaszener-Technik werden eine Durchkontaktierungsschicht und eine Metallisierungsschicht gleichzeitig gebildet, indem eine Isoliermaterialschicht unter Verwendung von zwei Lithographiemasken und -verfahren strukturiert wird und danach die strukturierte Isoliermaterialschicht mit einem leitfähigen Material gefüllt wird. Die Dual-Damaszener-Prozesse können zuerst mit der Durchkontaktierung erfolgen, wobei eine Durchkontaktierungsebene strukturiert wird, bevor eine leitfähige Beschichtungsschicht strukturiert wird, oder zuletzt mit der Durchkontaktierung erfolgen, wobei eine leitfähige Beschichtungsschicht strukturiert wird, bevor eine Durchkontaktierungsebene strukturiert wird. Als Alternative können die Durchkontaktierungen/Plugs und die leitfähigen Segmente unter Verwendung eines subtraktiven Ätzverfahrens durch sequentielles Abscheiden leitfähiger Materialschichten über dem Substrat und Strukturen des leitfähigen Materials und dann Bilden eines Isoliermaterials zwischen den strukturierten leitfähigen Materialien strukturiert werden. Die Metallisierungsverbindungsstruktur weist eine obere Metallschicht, eine obere leitfähige Beschichtung oder eine obere Metallbeschichtung auf.
  • In Schritt 306 wird eine Metallsperrschicht auf einer Metallschicht gebildet. Die Metallsperrschicht kann auf einer beliebigen der Metallschichten der Metallisierungsverbindungsstruktur gebildet werden. In einer Ausführungsform wird die Metallsperrschicht auf der oberen Metallschicht gebildet. Als Alternative wird die Metallsperrschicht auf der Metallschicht gebildet, die für die letzte der Metallschichten der Metallisierungsverbindungsstruktur die zweite Metallschicht ist. Die Metallsperrschicht kann eine einzelne Schicht wie Wolfram (W), Titan (Ti), Titannitrid (TiN), Tantal (Ta) oder Tantanitrid (TaN) sein oder kann ein Schichtstapel wie Ti/TiN oder Ta/TaN sein. Die Metallsperrschicht kann eine Dünnschicht sein. Die Metallsperrschicht kann mittels eines chemischen Dampfphasenabscheidungsverfahrens (CVD), eines physikalischen Dampfphasenabscheidungsverfahrens (PVD) oder eines Atomlagenabscheidungsverfahrens (ALD) gebildet werden.
  • Die Metallsperrschicht kann gebildet werden, wobei der oder die Bereich(e) der oberen Metallschicht unter dem oder den Bondpad(s) abgedeckt werden. Die Metallsperrschicht kann etwa den Bereich des Bondpads abdecken, der als das Bondpad definiert werden kann, zuzüglich weiterer 10% dieses Bereichs.
  • In Schritt 308 wird eine duktile Metallschicht auf einer Metallsperrschicht gebildet. Die duktile Metallschicht kann ein Material sein, das duktiler als das Material der oberen Metallschicht und/oder das Material der dielektrischen Schicht (unten beschrieben) ist. Die duktile Metallschicht kann ein Lötmaterial wie Zinn (Sn) oder Aluminium (Al) aufweisen. Die duktile Metallschicht kann ein Einmetallmaterial oder eine Legierung sein. Die duktile Metallschicht kann mittels eines chemischen Dampfphasenabscheidungsverfahrens (CVD), eines physikalischen Dampfphasenabscheidungsverfahrens (PVD) oder eines Atomlagenabscheidungsverfahrens (ALD) gebildet werden.
  • In Schritt 310 wird eine dielektrische Schicht oder eine Isolierschicht auf der duktilen Metallschicht gebildet. Das Material der Isolierschicht weist Siliziumoxid, Materialien mit niedriger Dielektrizitätskonstante und/oder Materialien mit ultraniedriger Dielektrizitätskonstante auf. Eine Durchkontaktierung wird in der Isolierschicht gebildet, um eine bestimmte leitfähige Beschichtung mit dem Bondpad zu verbinden. Die Durchkontaktierung wird mit einem leitfähigen Material wie Kupfer (Cu) oder Aluminium (Al) gefüllt.
  • Schließlich wird in Schritt 312 ein Bondpad auf der Isolierschicht gebildet. Das Bondpad ist zum Drahtbonden konfiguriert. Das Bondpad kann Kupfer (Cu) oder Aluminium (Al) aufweisen.
  • 3b zeigt ein Flussdiagramm 320 einer anderen Ausführungsform eines Verfahrens zur Herstellung einer Halbleitervorrichtung, die eine Risserkennungsstruktur aufweist. In einem ersten Schritt 322 wird ein Substrat bereitgestellt. Das Substrat kann ein Halbleitersubstrat wie Silizium oder Germanium oder ein Verbindungssubstrat wie SiGe, GaAs, InP, GaN, SiC oder alternativ andere Materialien sein. Das Halbleitersubstrat kann ein einkristallines Silizium oder ein Silizium-auf-Isolator (SOI) sein. Das Halbleitersubstrat kann dotiert sein oder kann einen oder mehrere Töpfe aufweisen. Das Substrat kann einen einzigen Transistor oder mehrere Transistoren umfassen. Das Substrat kann andere Vorrichtungen wie Kondensatoren oder Dioden aufweisen.
  • In Schritt 324 wird eine Metallisierungsverbindungsstruktur über dem Substrat gebildet. Die Metallisierungsverbindungsstruktur kann durch Anwenden von Single-Damaszener-Prozessen oder Dual-Damascene-Prozessen gebildet werden. In einer Dual-Damaszener-Technik werden eine Durchkontaktierungsschicht und eine Metallisierungsschicht gleichzeitig gebildet, indem eine Isoliermaterialschicht unter Verwendung von zwei Lithographiemasken und -verfahren gemustert wird und danach die gemusterte Isoliermaterialschicht mit einem leitfähigen Material gefüllt wird. Die Dual-Damaszener-Prozesse können zuerst mit der Durchkontaktierung erfolgen, wobei eine Durchkontaktierungsebene strukturiert wird, bevor eine leitfähige Beschichtungsschicht strukturiert wird, oder zuletzt mit der Durchkontaktierung erfolgen, wobei eine leitfähige Beschichtungsschicht strukturiert wird, bevor eine Durchkontaktierungsebene strukturiert wird. Als Alternative können die Durchkontaktierungen/Plugs und die leitfähigen Segmente unter Verwendung eines subtraktiven Ätzverfahrens durch sequentielles Abscheiden leitfähiger Materialschichten über dem Substrat und Strukturieren des leitfähigen Materials und dann Bilden eines Isoliermaterials zwischen den gemusterten leitfähigen Materialien strukturiert werden. Die Metallisierungsverbindungsstruktur weist eine obere Metallschicht, eine obere leitfähige Beschichtung oder eine obere Metallbeschichtung auf.
  • In Schritt 326 wird eine dielektrische Schicht oder eine Isolierschicht auf einer Metallbeschichtung gebildet. Die dielektrische Schicht kann auf einer beliebigen der Metallschichten der Metallisierungsverbindungsstruktur gebildet werden. In einer Ausführungsform wird die dielektrische Schicht auf der oberen Metallschicht der Metallisierungsstruktur gebildet. Als Alternative wird die dielektrische Schicht auf der zweiten bis letzten der Metallschichten der Metallisierungsstruktur gebildet. Das Material der Isolierschicht weist Siliziumoxid, Materialien mit niedriger Dielektrizitätskonstante und/oder Materialien mit ultraniedriger Dielektrizitätskonstante auf. Eine Durchkontaktierung wird in der Isolierschicht gebildet, um eine bestimmte leitfähige Beschichtung einer Metallschicht mit dem Bondpad zu verbinden. Die Durchkontaktierung wird mit einem leitfähigen Material wie Kupfer (Cu) oder Aluminium (Al) gefüllt.
  • In Schritt 328 wird eine duktile Metallschicht auf einer Isolierschicht gebildet. Die duktile Metallschicht kann über der gesamten Isolierschicht oder nur über Abschnitten unter dem Bondpad gebildet werden. Die duktile Metallschicht kann den gesamten Bondpadbereich oder ungefähr den gesamten Bondpadbereich abdecken. Zum Beispiel kann die duktile Metallschicht gebildet werden, wobei der oder die Padbereich(e) plus bis zu weiteren 10% dieses Bereichs abgedeckt werden.
  • Die duktile Metallschicht kann ein Material sein, das duktiler als das Material des Bondpads und/oder der dielektrischen Schicht ist. Die duktile Metallschicht kann ein Lötmaterial wie Zinn (Sn) aufweisen. Die duktile Metallschicht kann ein einzelnes Metall oder eine Legierung sein. Die duktile Metallschicht kann mittels eines chemischen Dampfphasenabscheidungsverfahrens (CVD), eines physikalischen Dampfphasenabscheidungsverfahrens (PVD) oder eines Atomlagenabscheidungsverfahrens (ALD) gebildet werden.
  • In Schritt 330 wird eine Metallsperrschicht auf der duktilen Metallschicht gebildet. Die Metallsperrschicht kann eine einzelne Schicht wie Wolfram (W), Titan (Ti), Titannitrid (TiN), Tantal (Ta) oder Tantalnitrid (TaN) sein oder kann ein Schichtstapel wie Ti/TiN oder Ta/TaN sein. Die Metallsperrschicht kann eine Dünnschicht sein. Die Metallsperrschicht kann mittels eines chemischen Dampfphasenabscheidungsverfahrens (CVD), eines physikalischen Dampfphasenabscheidungsverfahrens (PVD) oder eines Atomlagenabscheidungsverfahrens (ALD) gebildet werden.
  • Schließlich wird in Schritt 332 ein Bondpad auf der Metallsperrschicht gebildet. Das Bondpad ist zum Drahtbonden konfiguriert. Das Bondpad kann Kupfer (Cu) oder Aluminium (Al) aufweisen.
  • 4 zeigt ein Flussdiagramm 400 einer anderen Ausführungsform eines Verfahrens zur Herstellung und Prüfung einer Komponente, die eine Risserkennungsstruktur aufweist. In einem ersten Schritt 402 wird ein Substrat bereitgestellt. Die Komponente kann eine diskrete Vorrichtung wie eine einzige Halbleitervorrichtung oder eine integrierte Schaltung (IC) sein. Zum Beispiel ist die Komponente eine Halbleitervorrichtung oder eine Leistungshalbleitervorrichtung wie ein Bipolartransistor, ein IGBT-(Insulated Gate Bipolar Transistor)-Transistor, ein Leistungs-MOSFET, ein Thyristor oder eine Diode. Als Alternative ist die Komponente beispielsweise ein Widerstand, eine Schutzvorrichtung, ein Kondensator, ein Sensor oder ein Detektor.
  • In Schritt 404 wird die Komponente auf einem Komponententräger angeordnet. Der Komponententräger kann ein Stanzgitter (Leadframe) oder eine gedruckte Leiterplatte (PCB) sein. Die Komponente wird auf einem Komponentenanordnungsbereich angeordnet.
  • In Schritt 406 wird bzw. werden das bzw. die Bondpads der Komponente an das bzw. die Komponententräger-Kontaktpads gebunden. Die Komponente wird mit dem Komponententräger über einen Draht oder einen leitfähigen Clip elektrisch verbunden. Die Komponente und der Komponententräger können durch Drahtbonden oder Ball-Bonden miteinander verbunden werden. Als Alternative kann die Komponente an den Komponententräger gelötet werden.
  • In Schritt 408 wird die Komponente mit einem Verkapselungsmaterial versiegelt oder verkapselt. Das Verkapselungsmaterial kann eine Formmasse, ein Laminat oder ein Gehäuse sein. Das Verkapselungsmaterial kann den Komponententräger teilweise verkapseln und die Komponente vollständig verkapseln. Das Verkapselungsmaterial kann die Drähte und/oder die leitfähigen Clips vollständig oder teilweise verkapseln.
  • Das Verkapselungsmaterial kann Duroplastmaterialien wie eine Epoxy-, Polyurethan- oder Polyacrylatverbindung aufweisen. Als Alternative kann das Verkapselungsmaterial thermoplastische Materialien wie Polysulfone, Polyphenylensulfide oder Polyetherimide umfassen. In einer Ausführungsform kann das Verkapselungsmaterial ein Laminat wie Prepregs sein.
  • In einem fakultativen Schritt 410 wird die verkapselte Komponente von anderen verkapselten Komponenten getrennt, vereinzelt oder geschnitten. Zum Beispiel sind mehrere Komponenten an einem Stanzgitter verkapselt. Das Stanzgitter und das Verkapselungsmaterial werden mit einer Trennsäge oder einem Trennlaser geschnitten, sodass einzelne verkapselte Komponenten gebildet werden.
  • In dem letzten Schritt 412 werden die einzelnen verkapselten Komponenten auf ihre Zuverlässigkeit geprüft und überprüft. Zum Beispiel werden die verkapselten Komponenten in ein Prüfwerkzeug gegeben, eine Spannung wird an die Bondpads angelegt und ein Strom oder eine Spannung wird gemessen. Verbindungsbeschichtungen unter einem Bondpad können mit anderen Bondpads direkt oder indirekt verbunden sein. Im Falle eines Risse wird das Bondpad mit Leistung/Erde mit den Verbindungsbeschichtungen unter dem Bondpad kurzgeschlossen. Der Kurzschluss kann erzeugt werden, indem das duktile Metall in einen Riss zwischen der oberen Metallschicht und einer Metallisierungsverbindungsstruktur und einem Bondpad bewegt wird. Wenn die Spannung über einem bestimmten vorbestimmten Wert liegt, ist die verkapselte Komponente eine „fehlerfreie” Komponente, und wenn die Spannung unter diesem vorbestimmten Wert liegt, dann ist die verkapselte Komponente beschädigt und ein Kurzschluss tritt ein. Wenn ebenso der Strom unter einem bestimmten vorbestimmten Wert liegt, ist die verkapselte Komponente eine „fehlerfreie” Komponente, und wenn der Strom über diesem vorbestimmten Wert liegt, dann ist die verkapselte Komponente beschädigt und ein Kurzschluss tritt ein. Eine standardmäßige Dichtheitsprüfung kann den Riss erkennen.
  • Wenngleich die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben worden sind, muss man jedoch verstehen, dass verschiedene Änderungen, Ersetzungen und Modifikationen vorgenommen werden können, ohne dass der eigentliche Sinn und das Schutzgebiet der Erfindung verlassen werden, wie in den angehängten Ansprüchen dargestellt.
  • Des Weiteren soll das Schutzgebiet der vorliegenden Anmeldung in keiner Weise auf einzelne Ausführungsformen des Verfahrens, der Maschine, Herstellung, Zusammensetzung der Materialien, Mittel, Verfahren und Schritte, die hier beschrieben sind, beschränkt sein. Wie ein Durchschnittsfachmann auf dem Gebiet aufgrund der Offenbarung der vorliegenden Erfindung zu schätzen wissen wird, können Verfahren, Maschinen, Herstellung, Zusammensetzung von Materialien, Mittel, Verfahren oder Schritte, die derzeit im Stand der Technik existieren oder später entwickelt werden und die im Wesentlichen die gleiche Funktion oder im Wesentlichen das gleiche Ergebnis wie die entsprechenden Ausführungsformen, die hierin beschrieben sind, erreichen, gemäß der vorliegenden Erfindung angewendet werden. Entsprechend sollen die angehängten Ansprüche innerhalb ihres Schutzbereichs diese Verfahren, Maschinen, Herstellung, Zusammensetzung von Material, Mitteln, Verfahren oder Schritte einschließen.

Claims (29)

  1. Komponente (100), aufweisend: ein Substrat (110); eine erste Metallbeschichtung (120), die über dem Substrat (110) angeordnet ist; eine Isolierschicht (140), die über der ersten Metallbeschichtung (120) angeordnet ist; eine zweite Metallbeschichtung, die über der Isolierschicht (140) angeordnet ist; und eine duktile Metallschicht (180), die zwischen der ersten Metallbeschichtung (120) und der zweiten Metallbeschichtung angeordnet ist.
  2. Komponente (100) nach Anspruch 1, ferner umfassend eine Metallsperrschicht, die zwischen der ersten Metallbeschichtung (120) und der zweiten Metallbeschichtung angeordnet ist.
  3. Komponente (100) nach Anspruch 2, wobei die Metallsperrschicht direkt auf der ersten Metallbeschichtung (120) angeordnet ist, wobei die duktile Metallschicht (180) direkt auf der Metallsperrschicht angeordnet ist und wobei die Isolierschicht (140) direkt auf der duktilen Metallschicht (180) angeordnet ist; oder wobei die Metallsperrschicht direkt unter der zweiten Metallbeschichtung angeordnet ist, wobei die duktile Metallschicht (180) direkt unter der Metallsperrschicht angeordnet ist und wobei die Isolierschicht (140) direkt unter der duktilen Metallschicht (180) angeordnet ist.
  4. Komponente (100) nach Anspruch 2 oder 3, wobei die zweite Metallbeschichtung ein Bondpad aufweist und wobei die duktile Metallschicht (180) und die Metallsperrschicht nur in einem Bereich unter dem Bondpad angeordnet sind.
  5. Komponente (100) nach einem der Ansprüche 1 bis 4, wobei die duktile Metallschicht (180) Zinn aufweist.
  6. Komponente (100) nach einem der Ansprüche 1 bis 5, wobei die duktile Metallschicht (180) undotiertes Aluminium aufweist.
  7. Komponente (100) nach einem der Ansprüche 1 bis 6, wobei die erste Metallbeschichtung (120) eine obere Metallbeschichtung einer Metallisierungsverbindungsstruktur ist.
  8. Komponente (100), aufweisend: ein Halbleitersubstrat (110); eine Metallisierungsverbindungsstruktur (120), die auf dem Halbleitersubstrat (110) angeordnet ist, wobei die Metallisierungsverbindungsstruktur (120) eine Metallbeschichtung (120) aufweist; eine Isolierschicht (140), die auf der Metallisierungsverbindungsstruktur (120) angeordnet ist; ein Bondpad, das auf der Isolierschicht (140) angeordnet ist; und eine Metallschicht zwischen dem Bondpad und der Metallbeschichtung (120), wobei ein Metall der Metallschicht zum Bewegen in einen potenziellen Riss in der Isolierschicht (140) konfiguriert ist.
  9. Komponente (100) nach Anspruch 8, wobei die Metallschicht benachbart der Metallbeschichtung (120) angeordnet ist, wobei die Komponente (100) ferner eine Metallsperrschicht zwischen der Metallschicht und der Metallbeschichtung (120) aufweist.
  10. Komponente (100) nach Anspruch 8 oder 9, wobei die Metallschicht benachbart des Bondpads angeordnet ist, wobei die Komponente (100) ferner eine Metallsperrschicht zwischen der Metallschicht und dem Bondpad aufweist.
  11. Komponente (100) nach einem der Ansprüche 8 bis 10, wobei das Metall der Metallschicht ferner einen höheren Duktilitätsgrad als ein Metall der Metallbeschichtung (120) oder ein Metall des Bondpads aufweist.
  12. Komponente (100) nach einem der Ansprüche 8 bis 11, wobei das Metall der Metallschicht Zinn aufweist.
  13. Komponente (100) nach einem der Ansprüche 8 bis 12, wobei das Metall der Metallschicht undotiertes Aluminium aufweist.
  14. Komponente (100) nach einem der Ansprüche 8 bis 13, wobei ein Metall des Bondpads Aluminium aufweist, wobei ein Metall der Metallbeschichtung (120) Kupfer umfasst und wobei das Metall der Metallschicht Zinn aufweist.
  15. Verfahren zum Herstellen einer Komponente (100), wobei das Verfahren Folgendes aufweist: Bilden einer oberen Metallbeschichtung (120) über einem Substrat (110); Bilden einer Isolierschicht (140) über der oberen Metallbeschichtung (120); Bilden einer duktilen Metallschicht (180) über der oberen Metallbeschichtung (120) vor oder nach dem Bilden der Isolierschicht (140); und Bilden eines Bondpads über der duktilen Metallschicht (180), so dass sich die Isolierschicht (140) zwischen der duktilen Metallschicht (180) und dem Bondpad oder zwischen der duktilen Metallschicht (180) und der oberen Metallbeschichtung (120) befindet.
  16. Verfahren nach Anspruch 15, wobei das Bilden der duktilen Metallschicht (180) das Bilden einer Metallsperrschicht auf der oberen Metallbeschichtung (120), das Bilden der duktilen Metallschicht (180) auf der Metallsperrschicht und das Bilden der Isolierschicht (140) auf der duktilen Metallschicht (180) aufweist; oder wobei das Bilden der duktilen Metallschicht (180) das Bilden der Isolierschicht (140) auf der oberen Metallbeschichtung (120), das Bilden der duktilen Metallschicht (180) auf der Isolierschicht (140) und das Bilden einer Metallsperrschicht auf der duktilen Metallschicht (180) aufweist.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Bilden der duktilen Metallschicht (180) das Bilden der duktilen Metallschicht (180) unter einer unteren Oberfläche des Bondpads aufweist, wobei ein Bereich der duktilen Metallschicht (180) ungefähr einer Größe eines Bereichs der unteren Oberfläche des Bondpads entspricht.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei das Bilden der duktilen Metallschicht (180) das Bilden der duktilen Metallschicht (180) auf der gesamten oberen Metallbeschichtung (120) aufweist.
  19. Prüfverfahren, aufweisend: Bereitstellen einer gehäusten Komponente (100) mit einer duktilen Metallschicht (180) zwischen einer oberen Metallschicht (120) und einem Bondpad, das auf der oberen Metallschicht (120) angeordnet ist; und elektrisches Prüfen der gehäusten Komponente (100).
  20. Verfahren nach Anspruch 19, wobei das elektrische Prüfen das elektrische Ermitteln eines Kurzschlusses aufweist, wenn ein duktiles Metall der duktilen Metallschicht (180) die obere Metallschicht und das Bondpad verbindet.
  21. Verfahren nach Anspruch 19 oder 20, wobei das elektrische Prüfen das elektrische Ermitteln einer fehlerfreien gehäusten Komponente (100) umfasst, wenn ein duktiles Metall der duktilen Metallschicht (180) die obere Metallschicht und das Bondpad nicht verbindet.
  22. Elektronische Vorrichtung, aufweisend: eine erste leitfähige Schicht; eine duktile Schicht (180); und eine spröde Schicht (140) zwischen der ersten leitfähigen Schicht und der duktilen Schicht (180).
  23. Vorrichtung nach Anspruch 22, wobei die duktile Schicht (180) einer Druckkraft unterzogen wird.
  24. Vorrichtung nach Anspruch 22 oder 23, wobei die spröde Schicht (140) mit der ersten leitfähigen Schicht und der duktilen Schicht (180) in direktem Kontakt steht.
  25. Vorrichtung nach einem der Ansprüche 22 bis 24, wobei die spröde Schicht (140) ein dielektrisches Material aufweist.
  26. Vorrichtung nach einem der Ansprüche 22 bis 25, wobei die spröde Schicht (140) ein Halbleitermaterial aufweist.
  27. Vorrichtung nach einem der Ansprüche 22 bis 26, wobei die duktile Schicht (180) Zinn (Sn) aufweist.
  28. Vorrichtung nach einem der Ansprüche 22 bis 27, ferner aufweisend eine zweite leitfähige Schicht, wobei sich die duktile Schicht (180) zwischen der spröden Schicht (140) und der zweiten leitfähigen Schicht befindet.
  29. Vorrichtung nach einem der Ansprüche 22 bis 28, wobei die duktile Schicht (180) eine duktile Metallschicht (180) ist.
DE201310112423 2012-11-29 2013-11-12 Vorrichtung aufweisend eine duktile Schicht und Verfahren zu ihrer Herstellung Withdrawn DE102013112423A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/689,511 US9331019B2 (en) 2012-11-29 2012-11-29 Device comprising a ductile layer and method of making the same
US13/689,511 2012-11-29

Publications (1)

Publication Number Publication Date
DE102013112423A1 true DE102013112423A1 (de) 2014-03-13

Family

ID=50153481

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310112423 Withdrawn DE102013112423A1 (de) 2012-11-29 2013-11-12 Vorrichtung aufweisend eine duktile Schicht und Verfahren zu ihrer Herstellung

Country Status (2)

Country Link
US (2) US9331019B2 (de)
DE (1) DE102013112423A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114076886A (zh) * 2020-08-20 2022-02-22 深南电路股份有限公司 一种修正pcb介电常数模型的建立方法和修正方法及修正系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776826A (en) * 1996-05-06 1998-07-07 International Business Machines Corporation Crack stop formation for high-productivity processes
US6506672B1 (en) * 1999-06-30 2003-01-14 University Of Maryland, College Park Re-metallized aluminum bond pad, and method for making the same
US6906539B2 (en) * 2000-07-19 2005-06-14 Texas Instruments Incorporated High density, area array probe card apparatus
US6970005B2 (en) * 2000-08-24 2005-11-29 Texas Instruments Incorporated Multiple-chip probe and universal tester contact assemblage
US6951801B2 (en) 2003-01-27 2005-10-04 Freescale Semiconductor, Inc. Metal reduction in wafer scribe area
US6960831B2 (en) 2003-09-25 2005-11-01 International Business Machines Corporation Semiconductor device having a composite layer in addition to a barrier layer between copper wiring and aluminum bond pad
US7071559B2 (en) 2004-07-16 2006-07-04 International Business Machines Corporation Design of beol patterns to reduce the stresses on structures below chip bondpads
CN100530577C (zh) 2004-10-29 2009-08-19 斯班逊有限公司 半导体装置及制造方法
US7476976B2 (en) * 2005-02-23 2009-01-13 Texas Instruments Incorporated Flip chip package with advanced electrical and thermal properties for high current designs
DE102006044691B4 (de) 2006-09-22 2012-06-21 Infineon Technologies Ag Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
WO2008120286A1 (ja) * 2007-02-27 2008-10-09 Fujitsu Microelectronics Limited 半導体記憶装置、半導体記憶装置の製造方法、およびパッケージ樹脂形成方法
US7985671B2 (en) 2008-12-29 2011-07-26 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
US8796133B2 (en) * 2012-07-20 2014-08-05 International Business Machines Corporation Optimization metallization for prevention of dielectric cracking under controlled collapse chip connections

Also Published As

Publication number Publication date
US20140145333A1 (en) 2014-05-29
US9331019B2 (en) 2016-05-03
US9576867B2 (en) 2017-02-21
US20160218044A1 (en) 2016-07-28

Similar Documents

Publication Publication Date Title
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102014019962B4 (de) Halbleitermodule und Verfahren zu deren Bildung
DE102013106577A1 (de) Package-in-Packages und Verfahren zu ihrer Herstellung
DE102013022519B3 (de) Halbleitervorrichtung und Verfahren zum Ausbilden einer Halbleitervorrichtung
DE102013108352A1 (de) Integriertes System und Verfahren zum Herstellen des integrierten Systems
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102013102058B4 (de) Chipanordnungen und Verfahren zum Bilden einer Chipanordnung
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102015120547A1 (de) Halbleiterbauelement, Leistungshalbleiterbauelement und Verfahren zum Verarbeiten eines Halbleiterbauelements
DE102014115775B4 (de) Halbleiterbauelemente und Verfahren zu deren Ausbildung
DE102016101089B4 (de) Mehrfachaufprallprozess zum Bonden
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102015108510B4 (de) Bearbeiten von dicken Metallpads
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
US10535621B2 (en) Method for preparing a semiconductor package
DE102010000402B4 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE102015110019B4 (de) Verfahren zur Fertigung einer Halbleiterstruktur
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren
DE102016117826B4 (de) Elektronikmodul und herstellungsverfahren dafür
DE102015122294B4 (de) Isolierter Die
DE102013112423A1 (de) Vorrichtung aufweisend eine duktile Schicht und Verfahren zu ihrer Herstellung
DE102013106994A1 (de) Bauteil und Verfahren zur Herstellung eines Bauteils mittels eines ultradünnen Trägers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned