DE102013103391A1 - Betriebsverfahren eines Controllers, der eine nichtflüchtige Speichervorrichtung steuert, und Mappingmuster-Auswahlverfahren zum Auswählen eines Mappingmusters, das ein polar codiertes Codewort Multibitdaten einer nichtflüchtigen Speichervorrichtung zuordnet - Google Patents

Betriebsverfahren eines Controllers, der eine nichtflüchtige Speichervorrichtung steuert, und Mappingmuster-Auswahlverfahren zum Auswählen eines Mappingmusters, das ein polar codiertes Codewort Multibitdaten einer nichtflüchtigen Speichervorrichtung zuordnet Download PDF

Info

Publication number
DE102013103391A1
DE102013103391A1 DE102013103391A DE102013103391A DE102013103391A1 DE 102013103391 A1 DE102013103391 A1 DE 102013103391A1 DE 102013103391 A DE102013103391 A DE 102013103391A DE 102013103391 A DE102013103391 A DE 102013103391A DE 102013103391 A1 DE102013103391 A1 DE 102013103391A1
Authority
DE
Germany
Prior art keywords
bit
codeword
data
memory device
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013103391A
Other languages
English (en)
Other versions
DE102013103391B4 (de
Inventor
Kijun Lee
Dong-Min Shin
Kyeongcheol Yang
Seung-Chan Lim
Jun Jin Kong
Myungkyu Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Academy Industry Foundation of POSTECH
Original Assignee
Samsung Electronics Co Ltd
Academy Industry Foundation of POSTECH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Academy Industry Foundation of POSTECH filed Critical Samsung Electronics Co Ltd
Publication of DE102013103391A1 publication Critical patent/DE102013103391A1/de
Application granted granted Critical
Publication of DE102013103391B4 publication Critical patent/DE102013103391B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Ein Betriebsverfahren eines nichtflüchtigen Speichervorrichtungscontrollers weist ein Bilden eines Codeworts durch ein Polarcodieren von Informationsbits (S110), ein Lesen eines Mappingmusters (S120), ein Erzeugen eines wiederholten Mappingmusters durch Wiederholen des Mappingmusters (S130) und ein Mapping jedes Bits des Codeworts auf ein spezifisches Bit von Multibitdaten der nichtflüchtigen Speichervorrichtung basierend auf dem wiederholten Mappingmuster (S140) auf.

Description

  • Querverweis auf verwandte Anmeldung
  • Diese Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2012-0040909 , eingereicht am 19. April 2012 bei dem koreanischen Patentamt, deren gesamter Inhalt durch Bezugnahme hier mit aufgenommen wird.
  • Hintergrund
  • Technisches Gebiet
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleiterspeichervorrichtung und insbesondere auf ein Betriebsverfahren eines Controllers zum Steuern einer nichtflüchtigen Speichervorrichtung und auf ein Mappingmuster-Auswahlverfahren zum Auswählen eines Mappingmusters, das ein polar codiertes Codewort Multibitdaten einer nichtflüchtigen Speichervorrichtung zuordnet.
  • Stand der Technik
  • Eine Halbleiterspeichervorrichtung ist eine Speichervorrichtung, die durch Verwenden von Halbleitern wie z. B. Silizium (Si), Germanium (Ge), Galliumarsenid (GaAs), Indiumphosphid (InP) und dergleichen hergestellt wird. Halbleiterspeichervorrichtungen werden in flüchtige Speichervorrichtungen und nichtflüchtige Speichervorrichtungen klassifiziert.
  • Die flüchtigen Speichervorrichtungen können gespeicherten Inhalt beim Ausschalten verlieren. Die flüchtigen Speichervorrichtungen weisen mehrere Random-Access-Memory-(RAM)-Vorrichtungen wie z. B. einen Static-Random-Access-Memory (SRAM), einen Dynamic-RAM (DRAM), einen Synchron-DRAM (SDRAM) und dergleichen auf. Die nichtflüchtigen Speichervorrichtungen können sogar beim Ausschalten einen gespeicherten Inhalt beibehalten. Die nichtflüchtigen Speichervorrichtungen weisen einen Read-Only-Memory (ROM), einen programmierbaren ROM (PROM), einen elektrisch-programmierbaren ROM (EPROM), einen elektrisch löschbaren oder programmierbaren ROM (EEPROM), eine Flash-Speichervorrichtung, einen Phasenwechsel-RAM (PRAM), einen magnetischen RAM (MRAM), einen resistiven RAM (RRAM), einen ferroelektrischen RAM (FRAM) und derselben auf. Die Flash-Speichervorrichtung wird grob in einen NOR-Typ und einem NAND-Typ unterteilt.
  • Das Polardecodieren ist in letzter Zeit als ein Codiersystem mit geringer Komplexität für eine große Gruppe von Kanälen eingeführt worden. Das Polarcodieren repräsentiert normalerweise Bits durch Verwenden zweier Pegel von Polarität oder Amplitude: positiv und negativ. Eine gebräuchliche Art ist das polar codieren Non-Return-To-Zero (NRZ). Mit NRZ wird der Signalpegel durch das gesendete Binärzeichen bestimmt. Binäre Ziffern 1 werden durch positive Spannungen und binäre Ziffern 0 werden durch negative Spannungen angegeben. Jedoch besteht ein Bedarf an einem Verfahren und einer Vorrichtung, die derart konfiguriert ist, dass sie unter Verwenden eines Polarcodierens nichtflüchtige Speichervorrichtungen steuert.
  • Kurzfassung
  • Beispielhafte Ausführungsformen der erfinderischen Idee sehen ein Betriebsverfahren eines Speicher-Controllers vor, der derart konfiguriert ist, dass er eine nichtflüchtige Speichervorrichtung steuert. Das Betriebsverfahren weist ein Erzeugen eines Codeworts durch Polarcodieren von Informationsbits, ein Lesen eines Mappingmusters, ein Erzeugen eines wiederholten Mappingmusters durch Wiederholen von den Mappingmustern und ein Zuordnen jedes Bits des Codeworts zu einem spezifischen Bit von Multibitdaten der nichtflüchtigen Speichervorrichtung basierend auf dem wiederholten Mappingmuster auf.
  • Bei einer beispielhaften Ausführungsform kann die Länge des wiederholten Mappingmusters gleich der Länge des Codeworts sein.
  • Bei einer beispielhaften Ausführungsform kann ein Zuordnen jedes Bits des Codeworts zu einem spezifischen Bit von Multibitdaten der nichtflüchtigen Speichervorrichtung ein Zuordnen jedes Bits des Codeworts zu einem niederwertigen Bit oder einem höchstwertigen Bit gemäß dem wiederholten Mappingmuster aufweisen.
  • Bei einer beispielhaften Ausführungsform kann ein Zuordnen jedes Bits des Codeworts zu einem spezifischen Bit von Multibitdaten der nichtflüchtigen Speichervorrichtung ein Zuordnen jedes Bits des Codeworts zu einem niederwertigen Bit, zu einem zentralwertigen Bit oder zu einem höchstwertigen Bit gemäß dem wiederholten Mappingmuster aufweisen.
  • Bei einer beispielhaften Ausführungsform kann das Betriebsverfahren ferner ein Übertragen des zugeordneten Codeworts als Multibitschreibdaten an die nichtflüchtige Speichervorrichtung aufweisen.
  • Bei einer beispielhaften Ausführungsform kann das Betriebsverfahren ferner ein Empfangen von Multibitlesedaten von der nichtflüchtigen Speichervorrichtung, ein Umwandeln der Multibitlesedaten in ein Lese-Codewort basierend auf dem wiederholten Mappingmuster und ein Decodieren des Lese-Codeworts aufweisend.
  • Bei einer beispielhaften Ausführungsform kann das Betriebsverfahren ferner ein Durchführen ein Fehlerkorrektur-Codieren auf dem zugeordneten Codewort und ein Übertragen des codierten Codeworts als Multibitschreibdaten an die nichtflüchtige Speichervorrichtung aufweisen.
  • Bei einer beispielhaften Ausführungsform kann das Betriebsverfahren ferner ein Empfangen von Multibitlesedaten von der nichtflüchtigen Speichervorrichtung, ein Durchführen einer Fehlerkorrektur-Decodierung auf den Multibitlesedaten, ein Umwandeln der decodierten Multibitlesedaten in ein Lese-Codewort basierend auf dem wiederholten Mappingmuster und ein Decodieren des Lese-Codeworts aufweisend.
  • Beispielhafte Ausführungsformen der erfinderischen Idee sehen ebenso ein Verfahren zum Auswählen eines Mappingmusters vor, das verwendet wird, um ein polar codiertes Codewort Multibits einer nichtflüchtigen Speichervorrichtung zuzuordnen, wobei das Verfahren ein Erzeugen einer Mehrzahl von Mustern, ein Erzeugen einer Mehrzahl von wiederholten Mustern durch Wiederholen einer Mehrzahl von Mustern, ein Berechnen von Fehlerraten der Mehrzahl von wiederholten Mustern und ein Auswählen eines von der Mehrzahl von wiederholten Mustern gemäß den berechneten Fehlerraten aufweist.
  • Bei einer beispielhaften Ausführungsform kann das Berechnen von Fehlerraten basierend auf Wahrscheinlichkeitsdichtefunktionen der Multibits durchgeführt werden.
  • Bei einer beispielhaften Ausführungsform kann das Berechnen von Fehlerraten ein Berechnen von Fehlerraten von Bits einer Eingangsstufe eines Polarcodierers basierend auf den Wahrscheinlichkeitsdichtefunktionen der Multibits aufweisen.
  • Bei einer beispielhaften Ausführungsform kann mindestens eine der Fehlerraten von Bits einer Eingangsstufe des Polarcodierers einen Referenzwert überschreiten, wobei ein entsprechendes wiederholtes Muster nicht ausgewählt wird.
  • Bei einer beispielhaften Ausführungsform kann ein wiederholtes Muster mit einem geringsten Fehlerratendurchschnitt von Bits einer Eingangsstufe des Polarcodierers ausgewählt werden.
  • Bei einer beispielhaften Ausführungsform kann das Verfahren ferner ein Speichern eines Musters gemäß des ausgewählten wiederholten Musters auf einem Controller speichern, der eine nichtflüchtige Speichervorrichtung steuert.
  • Bei einer beispielhaften Ausführungsform kann die Länge des wiederholten Musters gleich der Länge des polar codierten Codeworts sein.
  • Beispielhafte Ausführungsformen der erfinderischen Idee sehen ebenso ein Verfahren zum Übertragen von Daten zwischen einem Host und einer nichtflüchtigen Speichervorrichtung als Antwort auf eine Anfrage des Host an einen Speicher-Controller vor, der derart konfiguriert ist, dass er einen Lese-Betrieb und einen Schreibe-Betrieb steuert, wobei das Verfahren aufweist: Nach einem Empfangen von Schreibe-Betriebsdaten von dem Host, schreibt der Speicher-Controller codierte Daten auf die nichtflüchtige Speichervorrichtung durch Durchführen eines Polarcode Codierens von Daten, die von dem Host eingegeben werden, und durch Zuordnen von Bits des polar codierten Codeworts zu Multibitdaten, derart, dass Polarcodewortbits, die den höchstwertigen Bits zugeordnet werden, auf die nichtflüchtige Speichervorrichtung als höchstwertige Bits geschrieben werden, wobei die polar codierten Wortbits, die den zentralwertigen Bits zugeordnet werden, auf die nichtflüchtige Speichervorrichtung als zentralwertige Bits geschrieben werden und polar codierte Wortbits, die den niederwertigen Bits zugeordnet werden, auf die nichtflüchtige Speichervorrichtung als niederwertige Bits geschrieben werden und, nach dem Empfangen von Lese-Betriebs-Codierten Daten von der nichtflüchtigen Speichervorrichtung speichert der Speicher-Controller Daten für den Host durch ein Polarcode-Codieren von Daten, die von der nichtflüchtigen Speichervorrichtung eingegeben werden, durch ein Zurück-Zuordnen von niederwertigen Bits, zentralwertigen Bits und höchstwertigen Bits, die von der nichtflüchtigen Speichervorrichtung gelesen werden.
  • Bei einer beispielhaften Ausführungsform kann, wenn eine Speicherzelle der nichtflüchtigen Speichervorrichtung derart konfiguriert ist, dass sie 2-Bit-Daten speichert und ein Codewort eine Länge von zwei Bits aufweist, das Codewort Multibitdaten derart zugeordnet werden, dass z. B.: Ein erstes Bit des Codeworts einem niederwertigen Bit zugeordnet wird, und ein zweites Bit davon einem höchstwertigen Bit zugeordnet wird oder ein erstes Bit des Codeworts einem höchstwertigen Bit zugeordnet wird und ein zweites Bit davon einem niederwertigen Bit zugeordnet wird.
  • Bei einer beispielhaften Ausführungsform kann, wenn eine Speicherzelle der nichtflüchtigen Speichervorrichtung derart konfiguriert ist, dass sie 2-Bit-Daten speichert und ein Codewort mit der Länge von vier Bits aufweist, das Codewort Multibitdaten derart zugeordnet werden, dass z. B.: (1) Ein erstes Bit des Codeworts einem höchstwertigen Bit zugeordnet wird, ein zweites Bit davon einem niederwertigen Bit zugeordnet wird, ein drittes Bit des Codeworts einem höchstwertigen Bit zugeordnet wird und ein viertes Bit davon einem niederwertigen Bit davon zugeordnet wird, oder (2) Ein erstes Bit des Codeworts einem höchstwertigen Bit zugeordnet wird, ein zweites Bit davon einem niederwertigen Bit zugeordnet wird, ein drittes Bit des Codeworts einem niederwertigen Bit zugeordnet wird und ein viertes Bit davon ein höchstwertiges Bit zugeordnet wird, oder (3) Ein erstes Bit des Codeworts einem niederwertigen Bit zugeordnet wird, ein zweites Bit davon einem höchstwertigen Bit zugeordnet wird, ein drittes Bit des Codeworts einem höchstwertigen Bit zugeordnet wird und ein viertes Bit davon einem höchstwertigen Bit zugeordnet wird, oder (4) Ein erstes Bit des Codeworts einem niederwertigen Bit zugeordnet wird, ein zweites Bit davon einem niederwertigen Bit davon zugeordnet wird, ein drittes Bit des Codeworts einem höchstwertigen Bit zugeordnet wird, und ein viertes Bit davon einem höchstwertigen Bit zugeordnet wird, oder (5) Ein erstes Bit des Codeworts einem niederwertigen Bit zugeordnet wird, ein zweites Bit davon einem höchstwertigen Bit zugeordnet wird, ein drittes Bit des Codeworts einem höchstwertigen Bit zugeordnet wird, und ein viertes Bit davon einem niederwertigen Bit zugeordnet wird.
  • Bei einer beispielhaften Ausführungsform kann, wenn eine Speicherzelle derart konfiguriert ist, dass sie 2-Bit-Daten speichert und ein Codewort mit einer n-Bit-Länge aufweist, das Codewort zu Multibitdaten gemäß einem von unter Verwenden der folgenden Gleichung berechneten Mustern zugeordnet werden: n!/(( n / 2)!)2
  • Bei einer beispielhaften Ausführungsform kann, wenn eine Speicherzelle m-Bit-Daten speichert und ein Codewort eine n-Bit-Länge aufweist, das Codewort Multibitdaten gemäß einem von unter Verwenden der folgenden Gleichung berechneten Mustern zugeordnet werden: n!/(( n / m)!)m
  • Kurzbeschreibungen der Zeichnungen
  • Die beispielhaften Ausführungsformen werden nun in Bezug auf die folgenden Figuren beschrieben werden, wobei sich gleiche Bezugszeichen auf gleiche Bauteile durchgängig durch viele Figuren beziehen, wenn es nicht anders beschrieben ist.
  • Die 1 ist ein Blockdiagramm, das schematisch ein Speichersystem gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht.
  • Die 2 ist ein Blockdiagramm, die eine nichtflüchtige Speichervorrichtung gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht.
  • Die 3 ist ein Schaltungsdiagramm das eine Speicherzellenmatrix gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht.
  • Die 4 ist ein perspektivisches Schaltungsdiagramm, das eine Speicherzellenmatrix gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht.
  • Die 5 ist ein Blockdiagramm, das einen Controller gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht.
  • Die 6 ist eine Tabelle, die ein Beispiel veranschaulicht, bei dem ein Codewort Multibitdaten durch einen Polarcode-Kodierer/Dekodierer zugeordnet wird.
  • Die 7 ist ein Ablaufdiagramm, das ein Betriebsverfahren eines Controllers gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht.
  • Die 8 ist ein Blockdiagramm, das einen Polarcode-Kodierer/Dekodierer gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht.
  • Die 9 ist eine Tabelle, die ein Codierbetrieb eines Polarcode-Kodierers/Dekodierers veranschaulicht.
  • Die 10 ist ein Diagramm, das eine Erzeugungsmatrix-Codiereinheit gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht.
  • Die 11 ist ein Diagramm, das eine Erzeugungsmatrix-Codiereinheit gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht.
  • Die 12 ist ein Diagramm, das eine Erzeugungsmatrix-Codiereinheit gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht.
  • Die 13 ist ein Blockdiagramm, das eine Testvorrichtung 1300 schematisch veranschaulicht, die mit einer nichtflüchtigen Speichervorrichtung und einem Controller in der 1 verbunden ist.
  • Die 14 ist ein Ablaufdiagramm, das ein Mappingmuster-Auswahlverfahren gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht.
  • Die 15 ist ein Blockdiagramm, das die Testvorrichtung in der 13 schematisch veranschaulicht.
  • Die 16 ist ein Blockdiagramm, das einen Controller gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht.
  • Die 17 ist ein Blockdiagramm, das eine Anwendung eines Speichersystems in der 1 veranschaulicht.
  • Die 18 ist ein Diagramm, das eine Speicherkarte gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht.
  • Die 19 ist ein Diagramm, das ein Festkörperlaufwerk gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht.
  • Die 20 ist ein Blockdiagramm, das ein Computersystem gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht.
  • Detaillierte Beschreibung
  • Ausführungsformen werden im Detail in Bezug auf die beigefügten Zeichnungen beschrieben werden. Wenn nicht anders darauf hingewiesen, geben gleiche Bezugszeichen gleiche Elemente durchgehend durch die beigefügten Zeichnungen und schriftliche Beschreibung an, und folglich werden Beschreibungen davon nicht wiederholt. In den Zeichnungen können die Größen und relativen Größen von Schichten und Bereichen zur Klarheit übertrieben sein.
  • Es ist selbstverständlich, dass, obwohl die Begriffe „erster/erste/erstes”, „zweiter/zweite/zweites”, „dritter/dritte/drittes”, etc. hier verwendet werden, um unterschiedliche Elemente, Komponenten, Bereiche, Schichten und/oder Teilbereiche zu beschreiben, diese Elemente, Komponenten, Bereiche, Schichten und/oder Teilbereiche nicht durch diese Begriffe beschränkt werden. Diese Begriffe werden nur zur Unterscheidung eines Elements, einer Komponente, eines Bereichs, einer Schicht oder eines Teilbereichs von einem anderen Element, einer anderen Komponente, einem anderen Bereich, einer anderen Schicht oder einem anderen Teilbereich verwendet. Deshalb könnte ein erstes Element, eine erste Komponente, ein erster Bereich, eine erste Schicht oder ein erster Teilbereich, der/die/das im Text weiter unten besprochen wird, als zweites Element, zweite Komponente, zweiter Bereich, zweite Schicht oder zweiter Teilbereich bezeichnet werden, ohne von der Lehre der erfinderischen Idee abzuweichen.
  • Es ist selbstverständlich, dass, wenn ein Element oder eine Schicht als „auf”, „verbunden mit”, „gekoppelt mit”, oder „angrenzend an” ein anderes Element oder eine Schicht beschrieben ist, es sich direkt auf, verbunden mit, gekoppelt mit, oder angrenzend an ein anderes Element oder eine andere Schicht sein kann, oder dazwischen liegende Elemente oder Schichten vorhanden sein können. Im Gegensatz dazu sind, wenn ein Element als „direkt auf”, „direkt verbunden mit”, „direkt gekoppelt mit”, oder „unmittelbar angrenzend an” ein anderes Element oder eine Schicht beschrieben ist, keine dazwischen liegenden Elemente oder Schichten vorhanden.
  • Die 1 ist ein Blockdiagramm, das ein Speichersystem gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht. In Bezug auf die 1 kann ein Speichersystem 1000 eine nichtflüchtige Speichervorrichtung 1100 und einen Controller 1200 aufweisen.
  • Der Controller 1200 kann mit einem Host 1400 und der nichtflüchtigen Speichervorrichtung 1100 verbunden sein. Als Antwort auf eine Anfrage des Hosts 1400 kann der Controller 1200 derart konfiguriert sein, dass er auf die nichtflüchtige Speichervorrichtung 1100 zugreift. Der Controller 1200 kann z. B. derart konfiguriert sein, dass er einen Lesebetrieb, einen Schreibbetrieb, einen Löschbetrieb, einen Lesebetrieb und einen Hintergrundbetrieb der nichtflüchtigen Speichervorrichtung 1100 steuert. Der Controller 1200 kann derart konfiguriert sein, dass er eine Schnittstelle zwischen der nichtflüchtigen Speichervorrichtung 1100 und dem Host 1400 vorsieht. Der Controller 1200 kann derart konfiguriert sein, dass er die Firmware zum Steuern der nichtflüchtigen Speichervorrichtung 1100 betreibt.
  • Der Controller 1200 kann Daten von dem Host 1400 empfangen. Der Controller 1200 kann die Eingangsdaten codieren, um codierte Daten DATA_C zu erzeugen. Der Controller 1200 kann derart konfiguriert sein, dass er die nichtflüchtige Speichervorrichtung 1100 mit einem Steuersignal CTRL, einem Befehl CMD und einer Adresse ADDR beliefert. Der Controller 1200 kann derart konfiguriert sein, dass er codierte Daten DATA_C mit der nichtflüchtigen Speichervorrichtung 1100 austauscht. Der Controller 1200 kann derart konfiguriert sein, dass er Daten durch Decodieren codierter Daten DATA_C, die von der nichtflüchtigen Speichervorrichtung 1100 eingegeben werden, wiederherstellt. Der Controller 1200 kann die wiederhergestellten Daten dem Host 1400 zur Verfügung stellen.
  • Die 2 ist ein Blockdiagramm, das eine nichtflüchtige Speichervorrichtung gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht. In Bezug auf die 2 kann eine nichtflüchtige Speichervorrichtung 1100 gemäß einer beispielhaften Ausführungsform der erfinderischen Idee eine Speicherzellenmatrix 1110, einen Adress-Decoder 1120, eine Lese-/Schreibe-Schaltung 1130 und eine Steuerlogik 1140 aufweist.
  • Die Speicherzellenmatrix 1110 kann mit dem Adress-Decoder 1120 über Wortleitungen WL verbunden sein und mit der Lese-/Schreibe-Schaltung 1130 über Bitleitungen BL verbunden sein. Die Speicherzellenmatrix 1110 kann eine Mehrzahl von Speicherzellen aufweisen. Bei beispielhaften Ausführungsformen können Speicherzellen, die in einer Zeilenrichtung angeordnet sind, mit Wortleitungen WL verbunden sein und Speicherzellen, die in einer Spaltenrichtung angeordnet sind, können mit Bitleitungen BL verbunden sein. Speicherzellen, die in einer Spaltenrichtung angeordnet sind, können z. B. eine Mehrzahl von Zellengruppen (z. B. Strings) bilden, die jeweils mit den Bitleitungen verbunden sind. Bei beispielhaften Ausführungsformen kann die Speicherzellenmatrix 1110 eine Mehrzahl von Speicherzellen aufweisen, wobei jede ein oder mehrere Bits von Daten speichert.
  • Der Adress-Decoder 1120 kann mit der Speicherzellenmatrix 1110 über die Wortleitungen WL verbunden sein. Der Adress-Decoder 1120 kann ansprechbar auf die Steuerung der Steuerlogik 1140 arbeiten.
  • Der Adress-Decoder 1120 kann eine Zeilenadresse einer Eingangsadresse ADDR decodieren und die Wortleitungen WL als Antwort auf die decodierte Zeilenadresse auswählen. Der Adress-Decoder 1120 kann eine Spaltenadresse der Eingangsadresse ADDR decodieren und sie als eine decodierte Spaltenadresse DCA an die Lese-/Schreibe-Schaltung 1130 übertragen. Bei beispielhaften Ausführungsformen kann der Adress-Decoder 1120 Einzelelemente wie z. B. einem Zeilendecoder, einen Spaltendecoder, einen Adresspuffer und derselben aufweisen.
  • Die Lese-/Schreibe-Schaltung 1130 kann mit der Speicherzellenmatrix 1110 über Bitleitungen BL verbunden sein. Die Lese-/Schreibe-Schaltung 1130 kann derart konfiguriert sein, dass sie Daten mit einer externen Vorrichtung austauscht. Die Lese-/Schreibe-Schaltung 1130 kann ansprechbar auf die Steuerung der Steuerlogik 1140 arbeiten. Die Lese-/Schreibe-Schaltung 1130 kann Bitleitungen BL als Antwort auf die decodierte Spaltenadresse DCA auswählen, die von dem Adress-Decoder 1120 bereitgestellt wird.
  • Bei den beispielhaften Ausführungsformen kann die Lese-/Schreibe-Schaltung 1130 codierte Daten DATA_C von einer externen Vorrichtung empfangen und diese in die Speicherzellenmatrix 1110 schreiben. Die Lese-/Schreibe-Schaltung 1130 kann codierte Daten DATA_C von der Speicherzellenmatrix 1110 lesen und sie an die externe Vorrichtung ausgeben. Die Lese-/Schreibe-Schaltung 1130 kann Daten von einem ersten Speicherbereich der Speicherzellenmatrix 1110 lesen und kann sie in einen zweiten Speicherbereich davon schreiben. D. h. die Lese-/Schreibe-Schaltung 1130 kann einen Zurück-Kopier-Betrieb durchführen.
  • Bei beispielhaften Ausführungsformen kann die Lese-/Schreibe-Schaltung 1130 Einzelelemente wie z. B. einen Seitenpuffer (oder ein Seitenregister), eine Spalten-Auswahlschaltung, einen Datenpuffer und derselben aufweisen. Bei weiteren beispielhaften Ausführungsformen kann die Lese-/Schreibe-Schaltung 1130 Einzelelemente wie z. B. einen Operationsverstärker, einen Schreibe-Treiber, einen Spalten-Auswahlschaltung, einen Datenpuffer und derselben aufweisen.
  • Die Steuerlogik 1140 kann mit dem Adress-Decoder 1120 und der Lese-/Schreibe-Schaltung 1130 verbunden sein. Die Steuerlogik 1140 kann derart konfiguriert sein, dass sie den Gesamtbetrieb der nichtflüchtigen Speichervorrichtung 1100 steuert.
  • Die 3 ist ein Schaltungsdiagramm, das eine Speicherzellenmatrix gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht. In Bezug auf die 3 können Speicherzellen MC1, MC2, ... MCn, die entlang einer Zeilenrichtung angeordnet sind, mit entsprechenden Wortleitungen WL1, WL2, ... WLn verbunden sein, d. h., dass Speicherzellen, die zu derselben Zeile gehören, mit derselben Wortleitung verbunden sind.
  • Speicherzellen MC1, MC2, ... MCn, die entlang einer Spaltenrichtung angeordnet sind, sind mit Bitleitungen BL1, BL2, ... BLn verbunden, d. h., dass Speicherzellen, die zu derselben Spalte gehören, mit derselben Bitleitung verbunden sein können.
  • String-Auswahltransistoren SST können zwischen einer Bitleitung der Bitleitungen BL1, BL2, ... BLn und ihren Speicherzellen MC1, MC2, ... MCn verbunden sein. Die String-Auswahltransistoren SST können mit einer String-Auswahlleitung SSL verbunden sein. Masse-Auswahltransistoren GST können zwischen den Speicherzellen MC1, MC2, ... MCn und einer gemeinsamen Source-Leitung CSL verbunden sein. Die Masse-Auswahltransistoren GST können mit einer Masse-Auswahlleitung GSL verbunden sein.
  • Die Speicherzellenmatrix 1110a kann eine planare NAND-Flash-Speichermatrix sein.
  • Die 4 ist ein perspektivisches Schaltungsdiagramm, das eine Speicherzellenmatrix gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht. In Bezug auf die 4 können Zellenstrings CS11, CS12, CS21, CS22 zwischen Bitleitungen BL1, BL2 und der gemeinsamen Source-Leitung CSL vorgesehen sein. Ein Zellenstring CS11 und ein Zellenstring CS21 können zwischen der ersten Bitleitung BL1 und der gemeinsamen Source-Leitung CSL verbunden sein. Zellenstrings CS12, CS22 können zwischen der zweiten Bitleitung BL2 und der gemeinsamen Source-Leitung CSL verbunden sein.
  • Speicherzellen, die auf derselben Höhe angeordnet sind, können gemeinsam mit einer Wortleitung (oder einer Dummy-Wortleitung) verbunden sein. Folglich kann, wenn eine Spannung an eine Wortleitung (oder eine Dummy-Wortleitung) angelegt wird, die auf einer spezifischen Höhe angebracht ist, sie auf alle Zellenstrings CS11, CS12, CS21, CS22 auf einer bestimmten Höhe angelegt werden.
  • Zellenstrings auf unterschiedlichen Zeilen können jeweils mit unterschiedlichen Sting-Auswahlleitungen SSL1, SSL2 verbunden sein. Zellenstrings CS11, CS12, CS21, CS22 können durch Selektieren und Deselektieren der ersten und zweiten Sting-Auswahlleitungen SSL1, SSL2 zeilenweise selektiert und deselektiert werden. Zellenstrings CS11, CS12, oder CS21, CS22 können z. B. mit einer deselektierten String-Auswahlleitung SSL1 oder SSL2 elektrisch von den Bitleitungen BL1, BL2, getrennt werden. Zellenstrings CS21, CS22 oder CS11, CS12, die mit der ausgewählten String-Auswahlleitung SSL2 oder SSL1 verbunden sind, können mit den Bitleitungen BL1, BL2 elektrisch verbunden werden.
  • Die Zellenstrings CS11, CS12, CS21, CS22 können mit den Bitleitungen BL1, BL2 spaltenweise verbunden werden. Die Zellenstrings CS11, CS2 können mit der Bitleitung BL1 verbunden werden und die Zellenstrings CS12, CS22 können mit der Bitleitung BL2 verbunden werden. Die Zellenstrings CS11, CS12, CS21, CS22 können durch Selektieren und Deselektieren von Bitleitungen BL1, BL2 spaltenweise selektiert und deselektiert werden.
  • Die Speicherzellenmatrix 1110b kann eine vertikale NAND-Flash-Speichermatrix sein.
  • Die 5 ist ein Blockdiagramm, das einen Controller gemäß einer beispielhaften Ausführungsform der erfinderischen Ideen schematisch veranschaulicht. In Bezug auf die 5 kann ein Controller 1200 einen Systembus 1210, einen Prozessor 1220, einen RAM 1230, eine Host-Schnittstelle 1240, eine Speicherschnittstelle 1250 und einen Polarcode-Kodierer/Dekodierer 1260 aufweisen. Der Systembus 1210 kann einen Kanal unter den Einzelelementen 1220 bis 1260 bereitstellen.
  • Der Prozessor 1220 kann den Gesamtbetrieb des Controllers 1200 steuern.
  • Der RAM 1230 kann als Arbeitsspeicher des Prozessors 1220, als Cash-Speicher und als Pufferspeicher verwendet werden.
  • Die Host-Schnittstelle 1240 kann mit der nichtflüchtigen Speichervorrichtung 1100 gemäß einem spezifischen Kommunikationsstandard in Verbindung stehen. Bei beispielhaften Ausführungsformen kann der Controller 1200 mit einer externen Vorrichtung (z. B. mit einem Host 1410) über mindestens einen von verschiedenen Kommunikationsstandards sowie z. B. Universal-Serial-Bus (USB), Multimedia-Karte (MMC), Peripheral-Component-Interconnection (PCI), PCI-Express (PCI-E), Advanced-Technology-Attachment (ATA), Serial-ATA, Parallel-ATA, Small-Computer-Small-Interface (SCSI), Enhanced-Small-Disk-Interface (ESDI), Integrated-Drive-Electronics (IDE), Firewire und derselben in Verbindung stehen.
  • Die Speicherschnittstelle 1250 kann sich mit der nichtflüchtigen Speichervorrichtung 1100 verbinden. Die Speicherschnittstelle 1250 kann z. B. eine NAND-Schnittstelle oder ein NOR-Schnittstelle aufweisen.
  • Der Polarcode-Kodierer/Dekodierer 1260 kann ein Polarcode auf einen Dateneingang von den in der 1 dargestellten externen Host 1400 codieren und ein Polarcode-Decodieren auf einen Dateneingang von der nichtflüchtigen Speichervorrichtung 1100 durchführen.
  • Wenn die nichtflüchtige Speichervorrichtung 1100 Multibit-Speicherzellen aufweist, die Multibitdaten (z. B. zwei oder mehrere Bits von Daten) speichern, kann der Polarcode-Kodierer/Dekodierer 1260 derart konfiguriert sein, dass er Bits eines polar codierten Codeworts Multibitdaten (z. B. niederwertige Bits, zentralwertige Bits und höchstwertige Bits) zuordnet. Codewort-Bits, die den höchstwertigen Bits zugeordnet werden, können bei der nichtflüchtigen Speichervorrichtung 1100 als höchstwertige Bits geschrieben werden. Codewort-Bits, die den zentralwertigen Bits zugeordnet werden, können bei der nichtflüchtigen Speichervorrichtung 1100 als zentralwertige Bits geschrieben werden. Codewort-Bits, die den niederwertigen Bits zugeordnet werden, können bei der nichtflüchtigen Speichervorrichtung 1100 als niederwertige Bits geschrieben werden.
  • Der Polarcode-Kodierer/Dekodierer 1260 kann derart konfiguriert sein, dass er ein Codewort durch ein Rück-Zuordnen von nieder-, zentral-, höchstwertigen Bits, die von der nichtflüchtigen Speichervorrichtung 1100 gelesen werden, wiederherstellt.
  • Die 6 ist eine Tabelle, die ein Beispiel veranschaulicht, bei dem ein Codewort Multibitdaten durch ein Polarcode-Kodierer/Dekodierer zugeordnet wird. In Bezug auf die 5 und 6 kann, wenn eine Speicherzelle 2-Bit-Daten speichert und ein Codewort eine Länge von 2-Bits aufweist, das Codewort Multibitdaten gemäß einem oder zweier Muster zugeordnet werden. Ein erstes Bit des Codeworts kann z. B. einem niederwertigen Bit zugeordnet werden und ein zweites Bit davon kann einem höchstwertigen Bit zugeordnet werden. Andererseits kann ein erstes Bit des Codeworts einem höchstwertigen Bit zugeordnet werden und ein zweites Bit davon kann einem niederwertigen Bit zugeordnet werden.
  • Wenn eine Speicherzelle 2-Bit-Daten speichert und ein Codewort eine Länge von 4-Bits aufweist, kann das Codewort Multibitdaten gemäß einem von sechs Mustern zugeordnet werden. Ein erstes Bit des Codeworts kann z. B. einem höchstwertigen Bit zugeordnet werden, ein zweites Bit davon kann einem höchstwertigen Bit zugeordnet werden, ein drittes Bit des Codeworts kann einem niederwertigen Bit zugeordnet werden und ein viertes Bit davon kann einem niederwertigen Bit zugeordnet werden.
  • Bei weiteren beispielhaften Ausführungsformen kann ein erstes Bit des Codeworts einem höchstwertigen Bit zugeordnet werden, ein zweites Bit davon kann einem niederwertigen Bit zugeordnet werden, ein drittes Bit des Codeworts kann einem höchstwertigen Bit zugeordnet werden und ein viertes Bit davon kann einem niederwertigen Bit zugeordnet werden.
  • Bei noch weiteren beispielhaften Ausführungsformen kann ein erstes Bit des Codeworts einem höchstwertigen Bit zugeordnet werden, ein zweites Bit davon kann einem niederwertigen Bit zugeordnet werden, ein drittes Bit des Codeworts kann einem niederwertigen Bit zugeordnet werden und ein viertes Bit davon kann einem höchstwertigen Bit zugeordnet werden.
  • Bei noch weiteren beispielhaften Ausführungsformen kann ein erstes Bit des Codeworts einem niederwertigen Bit zugeordnet werden, ein zweites Bit davon kann einem höchstwertigen Bit zugeordnet werden, und ein drittes Bit des Codeworts kann einem niederwertigen Bit zugeordnet werden und ein viertes Bit davon kann einem höchstwertigen Bit zugeordnet werden.
  • Bei noch weiteren beispielhaften Ausführungsformen kann ein erstes Bit des Codeworts einem niederwertigen Bit zugeordnet werden, ein zweites Bit davon kann einem niederwertigen Bit zugeordnet werden, ein drittes Bit des Codeworts kann einem höchstwertigen Bit zugeordnet werden und ein viertes Bit davon kann einem höchstwertigen Bit zugeordnet werden.
  • Bei noch weiteren beispielhaften Ausführungsformen kann ein erstes Bit des Codeworts einem niederwertigen Bit zugeordnet werden, ein zweites Bit davon kann einem höchstwertigen Bit zugeordnet werden, ein drittes Bit des Codeworts kann einem höchstwertigen Bit zugeordnet werden und ein viertes Bit davon kann einem niederwertigen Bit zugeordnet werden.
  • Wenn eine Speicherzelle 2-Bit-Daten speichert und ein Codewort eine n-Bit-Länge aufweist, kann das Codewort Multibitdaten gemäß einem von Mustern, die unter Verwenden der folgenden Gleichung 1 berechnet werden, zugeordnet werden.
  • [Gleichung 1]
    • n!/(( n / 2)!)2
  • Wenn eine Speicherzelle m-Bit-Daten speichert und ein Codewort eine n-Bit-Länge aufweist, kann das Codewort gemäß einem von Mustern, die unter Verwenden der folgenden Gleichung 2 berechnet, Multibitdaten zugeordnet werden.
  • [Gleichung 2]
    • n!/(( n / m)!)m
  • Je länger die Länge des Codeworts oder je höher die Anzahl von in einer Speicherzelle gespeicherten Datenbits ist, umso höher ist die Anzahl von Mustern, die einem Codewort zugeordnet werden.
  • Wenn ein Muster mit einer niederen Fehlerrate unter Mustern ausgewählt wird und ein Mapping zwischen Codewort-Bits und Multibitdaten gemäß dem ausgewählten Muster durchgeführt wird, kann die Zuverlässigkeit eines Halbleitersystems 1000 erhöht werden. Jedoch kann ein Mehraufwand entstehen, um ein Muster mit der geringsten Fehlerrate zu suchen. D. h., dass Berechnungen von Fehlerraten von Mustern gemäß der Gleichung 2 und ein Vergleich von berechneten Ergebnissen durchgeführt werden müssen, um ein Muster mit der geringsten Fehlerrate zu suchen.
  • Um das oben beschriebene Problem zu vermeiden, kann ein Polarcode-Kodierer/Dekodierer 1260 gemäß einer beispielhaften Ausführungsform der erfinderischen Idee wiederholend ein Muster mit einer Länge erzeugen, die kürzer als die Länge des Codeworts ist, und kann Codewort-Bits Multibitdaten gemäß dem wiederholten Muster zuordnen.
  • Die 7 ist ein Ablaufdiagramm, das ein Betriebsverfahren eines Controllers gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht. Bei beispielhaften Ausführungsformen kann das in der 7 dargestellte Betriebsverfahren, durch den Polarcode-Kodierer/Dekodierer 1260 des Controllers 1200 durchgeführt werden. In Bezug auf die 5 und 7 kann im Betriebsschritt S110 der Controller 1200 ein Eingangswort durch Addieren von festgesetzten Bits zu Informationsbits, die von einer externen Vorrichtung empfangen werden, erzeugen und kann ein polar codiertes Codewort durch Berechnen einer Erzeugungsmatrix des Eingangsworts erzeugen.
  • In Betriebsschritt S120 kann der Controller 1200 ein Mappingmuster lesen. Der Controller 1200 kann ein Mappingmuster lesen, das in dem Controller 1200 gespeichert ist.
  • In Betriebsschritt S130 kann der Controller das Mappingmuster wiederholen. Der Controller 1200 kann ein wiederholtes Muster durch Wiederholen des gelesenen Musters erzeugen. Die Länge des wiederholten Musters kann gleich der Länge des polar codierten Codeworts sein.
  • Bei Betriebsschritt S140 kann der Controller 1200 ein Codewort Multibitdaten gemäß dem wiederholten Mappingmuster zuordnen. Wenn 2-Bit-Daten in jeder Speicherzelle der nichtflüchtigen Speichervorrichtung 1100 gespeichert sind, kann der Controller 1200 jedes Bit des Codeworts einem niederwertigen Bit (LSB) und einem höchstwertigen Bit (NSB) gemäß dem wiederholten Mappingmuster zuordnen.
  • Wenn 3-Bit-Daten in jeder Speicherzelle der nichtflüchtigen Speicherzellenvorrichtung 1100 gespeichert werden, kann der Controller 1200 jedes Bit des Codeworts LSB, zentralwertiges Bit (CSB) und MSB gemäß dem wiederholten Mappingmuster zuordnen.
  • Wenn m-Bit-Daten in jeder Speicherzelle der nichtflüchtigen Speichervorrichtung 1100 gespeichert werden, kann der Controller 1200 jedes Bit des Codeworts einem von m Multibitdaten gemäß des wiederholten Mapping-Musters zuordnen.
  • Bei beispielhaften Ausführungsformen können ein Codieren und Zuordnen durch den Polarcode-Kodierer/Dekodierer 1260 in der 5 durchgeführt werden. Bei weiteren beispielhaften Ausführungsformen kann ein Codieren durch den Polarcode-Kodierer/Dekodierer 1260 in der 5 durchgeführt werden und ein Mapping kann durch einen separaten Funktionsblock durchgeführt werden, der in dem Controller 1200 bereitgestellt ist.
  • Die 8 ist ein Blockdiagramm, das einen Polarcode-Kodierer/Dekodierer gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht. In Bezug auf die 5 und 8 kann der Polarcode-Kodierer/Dekodierer 1260 eine Muster- und Ortinformations-Speichereinheit 1261, eine Festsetz-Bit-Einsetzeinheit 1262, eine Erzeugungs-Matrix-Codiereinheit 1263, eine Muster-Wiederholeinheit 1264, eine Bit-Speichereinheit 1265, eine Zuordnungs- und Rück-Zuordnungseinheit 1266 und eine Sukzessiv-Lösch-Decodiereinheit 1267 aufweisen.
  • Die Muster- und Ortinformations-Speichereinheit 1261 kann derart konfiguriert sein, dass sie ein Muster P und Ortinformation LI speichert. Das Muster P kann Daten zum Zuordnen eines Codeworts Cn zu Multibitdaten darstellen. Die Länge des Musters P, das in der Muster- und Ortinformations-Speichereinheit 1261 gespeichert wird, kann kürzer als die Länge des Codeworts Cn sein. Die Länge des Musters P, das in der Muster- und Ortinformations-Speichereinheit 1261 gespeichert wird, kann eines von Faktoren der Länge des Codeworts Cn oder ein Produkt von mindestens zwei oder mehreren Faktoren davon sein.
  • Die Ortinformation LI kann Informationen anzeigen, die mit einem Ort, an dem ein festgesetztes Bit eingefügt wird, in Verbindung stehen.
  • Die Festsetz-Bit-Einsetzeinheit 1262 kann Informationsbits Ik empfangen. Die Informationsbits Ik können z. B. von einem externen Host 1400 durch einen Host-Schnittstelle 1240 empfangen werden. Die Länge der Informationsbits kann k sein. Die Festsetz-Bit-Einsetzeinheit 1262 kann die Ortinformation LI von der Muster- und Ortinformations-Speichereinheit 1261 empfangen. Die Festsetz-Bit-Einsetzeinheit 1262 kann festgesetzte Bits an einem Ort der Informationsbits Ik einsetzen, auf dem durch die Ortinformation LI hingewiesen wird. Die Festsetz-Bit-Einsetzeinheit 1262 kann ein Eingabe-Wort Un durch Einsetzen von festgesetzten Bits in die Informationsbits Ik erzeugen.
  • Die Erzeugungs-Matrix-Codiereinheit 1263 kann das Eingabe-Wort Un von der Festsetz-Bit-Einsetzeinheit 1262 empfangen. Die Erzeugungs-Matrix-Codiereinheit 1263 kann das Eingabe-Wort Un und eine Erzeugungs-Matrix berechnen. Die Erzeugungs-Matrix-Codiereinheit 1263 kann ein Codierergebnis als das Codewort Cn ausgeben. Die Länge des Codeworts Cn kann n sein.
  • Die Muster-Wiederholeinheit 1264 kann ein Muster P von der Muster- und Ortinformations-Speichereinheit 1261 empfangen. Die Muster-Wiederholeinheit 1264 kann das Eingabemuster P wiederholen, um ein wiederholtes Muster RP zu erzeugen. Die Muster-Wiederholeinheit 1264 kann das Muster P derart wiederholen, dass die Länge des wiederholten Musters RP gleich der Länge des Codeworts Cn wird.
  • Die Bit-Speichereinheit 1265 kann das Wiederholungsmuster RP von der Muster-Wiederholeinheit 1264 empfangen. Die Bit-Speichereinheit 1265 kann Bit-Setzdaten S1, S2, ... Sm basierend auf dem wiederholten Muster RP erzeugen. Die Bit-Setzdaten S1 können Codewort-Bits anzeigen, die einem ersten Bit (z. B. LSB) von Multibitdaten zuzuordnen sind. Die Bit-Setzdaten S2 können Codewort-Bits angeben, die einem zweiten Bit (z. B. CSB) von Multibitdaten zuzuordnen sind. Die Bit-Setzdaten Sm können Codewort-Bits angeben, die einem m-ten Bit (z. B. MSB) von Multibitdaten zuzuordnen sind. Bei beispielhaften Ausführungsformen können die Bit-Setzdaten S1, S2, ... Sm Orte von Codewort-Bits anzeigen.
  • Die Zuordnungs- und Rück-Zuordnungseinheit 1266 kann das Codewort Cn von der Erzeugungs-Matrix-Codiereinheit 1263 und die Bit-Setzdaten S1, S2, ... Sm von der Bit-Speichereinheit 1265 empfangen. Die Zuordnungs- und Rück-Zuordnungseinheit 1266 kann Codewort-Bits gemäß der Bit-Setzdaten S1 LSB-Daten zuzuordnen. Die Zuordnungs- und Rück-Zuordnungseinheit 1266 kann Codewort-Bits gemäß der Bit-Setzdaten S2 CSB-Daten zuordnen. Die Zuordnungs- und Rück-Zuordnungseinheit 1266 kann Codewort-Bits gemäß den Bit-Setzdaten Sm MSB-Daten zuzuordnen. Ein Zuordnungsergebnis kann als codierte Daten DATA_C ausgegeben werden. Die codierten Daten DATA_C können z. B. an eine nichtflüchtige Speichervorrichtung 1100 durch eine Speicherschnittstelle 1250 übertragen werden.
  • Die Zuordnungs- und Rück-Zuordnungseinheit 1266 kann codierte Daten DATA_C' empfangen. Codierte Daten DATA_C, die z. B. auf die nicht flüchtige Speichervorrichtung 1100 geschrieben werden, können ausgelesen werden, und die Lesedaten DATA_C' können der Zuordnungs- und Rück-Zuordnungseinheit 1266 durch die Speicherschnittstelle 1250 geliefert werden.
  • Die Lesedaten DATA_C' können Multibitdaten sein. Die Lesedaten DATA_C' können LSB-Daten, CSB-Daten und MSB-Daten aufweisen. Die Zuordnungs- und Rück-Zuordnungseinheit 1266 kann ein Lese-Codewort Cn' wiederherstellen, basierend auf den Bit-Setzdaten S1, S2, ... Sm von der Bit-Speichereinheit 1265. Die Zuordnungs- und Rück-Zuordnungseinheit 1266 kann ein Lese-Codewort Cn' durch ein aufeinander folgendes Anordnen der Lesedaten DATA_C' Bit für Bit basierend auf einer Zuordnungsinformation wiederherstellen, die in dem Bit-Setzdaten S1, S2, ... Sm enthalten ist. Die Länge des Lese-Codeworts Cn' kann n sein.
  • Die Sukzessiv-Lösch-Decodiereinheit 1267 kann die Ortinformation LI von der Muster- und Ortinformation-Speichereinheit 1261 und des Lese-Codeworts Cn' von der Zuordnungs- und Rück-Zuordnungseinheit 1266 empfangen. Die Sukzessiv-Lösch-Decodiereinheit 1267 kann ein sukzessives Lösch-Decodieren basierend auf den Ortinformationen LI und des Lese-Codeworts Cn' durchführen. Das Sukzessiv-Lösch-Decodierergebnis kann als Lese-Informations-Bits Ik' ausgegeben werden. Die Lese-Informations-Bits Ik' können z. B. an den externen Host 1400 über eine Host-Schnittstelle 1240 ausgegeben werden. Die Länge der Lese-Informations-Bits Ik' kann k sein.
  • Bei weiteren beispielhaften Ausführungsformen können die Bit-Speichereinheit 1265 und ein Zuordnungsbereich der Zuordnungs- und Rück-Zuordnungseinheit 1266 einen Multiplexer bilden. Der Multiplexer kann das Wiederholungsmuster RP als ein Auswahl-Signalausgang der Muster-Wiederholeinheit 1264 empfangen. Der Multiplexer kann das Codewort Cn als einen Eingangs-Signalausgang von der Erzeugungs-Matrix-Codiereinheit 1263 empfangen.
  • Der Multiplexer kann jedes Bit des Codeworts Cn als ein MSB-, CSB- oder LSB-Bit abhängig davon, ob das Wiederholungsmuster RP, das das Auswahlsignal darstellt, ein NSB, CSB oder LSB angibt, ausgeben.
  • Bei beispielhaften Ausführungsformen kann ein Beispiel beschrieben werden, dass ein Sukzessiv-Löschdecodieren durchgeführt wird. Jedoch ist die erfinderische Idee nicht darauf beschränkt. Die erfinderische Idee kann z. B. auf unterschiedliche Verfahren (Belief-Propagation, ein Message-Passing-Algorithmus zum Durchführen einer Inferenz auf graphische Modelle) angewendet werden, die ein Decodieren von einem polar codierten Codewort ermöglichen.
  • Die 9 ist eine Tabelle, die ein Codier-Betrieb eines Polarcode-Kodierers/Dekodierers veranschaulicht. In Bezug auf die 8 und 9 kann die Erzeugungsmatrix-Codiereinheit 1263 ein Codewort Cn von '100110011011' erzeugen. Die Muster- und Ortinformations-Speichereinheit 1261 kann ein Muster P von LSB-CSB-MSB-CSB-MSB-LSB ausgeben.
  • Die Muster-Wiederholeinheit 1264 kann das Muster P wiederholen und kann das Muster P derart wiederholen, dass ein wiederholtes Muster RP mit derselben Länge wie ein Codewort Cn erzeugt wird. Bei beispielhaften Ausführungsformen kann, wenn die Länge des Codeworts Cn 12 ist und die Länge des Musters P 6 ist, das Wiederholungsmuster RP durch Wiederholen des Musters P zweifach erzeugt werden. Das Wiederholungsmuster RP kann LSB-CSB-MSB-CSB-MSB-LSB-LSB-CSB-MSB-CSB-MSB-LSB sein.
  • Die Bit-Speichereinheit 1265 kann Bit-Setz-Daten S1, S2, ... Sm basierend auf dem wiederholten Muster RP erzeugen. Bei beispielhaften Ausführungsformen können Bit-Setz-Daten S1 Codewort-Bits, die LSB zugeordnet werden, anzeigen. Bei dem wiederholten Muster RP können, da erste, sechste, siebte und zehnte Bits LSB angeben können, die Bit-Setz-Daten S1 '1', '6', '7' und '12' angeben, die Orte von Codewort-Bits darstellen, die LSB zugeordnet werden.
  • Bit-Setz-Daten S2 können Codewort-Bits angeben, die CSB zugeordnet werden. Bei dem wiederholten Muster RP können, da zweite, vierte, achte und elfte Bits CSB angeben können, die Bit-Setz-Daten S2 '2', '4', '8' und '10' angeben, die Orte von Codewort-Bits darstellen, die CSB zugeordnet werden.
  • Bit-Setz-Daten S3 können Codewort-Bits angeben, die MSB zugeordnet werden. Bei dem wiederholten Muster RP können, da dritte, fünfte, neunte und zwölfte Bits MSB angeben können, die Bit-Setz-Daten S3 '3', '5', '9' und '11' angeben, die Orte von Codewortbits darstellen, die MSB zugeordnet werden.
  • Die Zuordnungs- und Rück-Zuordnungseinheit 1266 kann das Codewort Cn Multibitdaten zuordnen, die auf den Bit-Setz-Daten S1 und S2 basieren. Da die Bit-Setz-Daten S1, die LSB-Daten angeben, '1', '6', '7' und '12' des Codeworts Cn darstellen, können '1001', die erste, sechste, siebte und zwölfte Bits darstellen, LSB zugeordnet werden. Da die Bit-Setz-Daten S2, die CSB-Daten angeben, '2', '4', '8' und '10' des Codeworts Cn darstellen, können '0110', die zweite, vierte, achte und zehnte Bits darstellen, CSB zugeordnet werden. Da die Bit-Setz-Daten S3, die MSB angeben, '3', '5', '9' und '11' des Codeworts Cn darstellen, können '0111', die dritte, fünfte, neunte und elfte Bits darstellen, MSB zugeordnet werden.
  • So wie oben beschrieben kann der Controller 1200 ein wiederholtes Muster RP durch Wiederholen eines zuvor gespeicherten Musters P erzeugen und kann ein Codewort Cn Multibitdaten basierend auf dem wiederholten Muster RP zuordnen. Da eine Vorrichtung zum Speichern eines Musters P kompakt wird oder eine Vorrichtung zum Berechnen eines Musters P nicht benötigt wird, kann die Komplexität des Controllers 1200, die das Polar-Codieren verwendet, reduziert werden. Die Zuverlässigkeit des Controllers 1200 kann ebenso durch das Polarcodieren verbessert werden.
  • Die 10 ist ein Diagramm, das eine Erzeugungs-Matrix-Codiereinheit gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht. Bei beispielhaften Ausführungsformen kann die Länge eines Eingabe-Worts Un, das der Erzeugungs-Matrix-Codiereinheit 1263a geliefert wird, 2 sein und die Länge des Codeworts Cn, das durch die Erzeugungs-Matrix-Codiereinheit 1263a erzeugt wird, kann 2 sein.
  • In Bezug auf die 10 kann die Erzeugungs-Matrix-Codiereinheit 1263a eine Summe von zwei Eingabe-Bits als ein erstes Ausgangs-Bit und ein zweites Ausgangs-Bit als ein zweites Ausgabe-Bit ausgeben.
  • Die 11 ist ein Diagramm, das eine Erzeugungs-Matrix-Codiereinheit gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht. Bei beispielhaften Ausführungsformen kann die Länge eines Eingangsworts Un, das einer Erzeugungs-Matrix-Codiereinheit 1263b geliefert wird, 4 sein und die Länge eines Codeworts Cn, das durch die Erzeugungs-Matrix-Codiereinheit 1263b erzeugt wird, kann 4 sein.
  • In Bezug auf die 11 kann die Erzeugungs-Matrix-Codiereinheit 1263b eine 2-Längen-Erzeugungs-Matrix-Codiereinheit 1263a aufweisen, die in Bezug auf die 10 beschrieben wird. Die 2-Längen-Erzeugungs-Matrix-Codiereinheiten 1263a können gemäß der Länge eines Codeworts Cn angeordnet werden. Die 2-Länge-Erzeugungs-Matrix-Codiereinheit 1263a kann bei einer Vorstufe einer Verschachtelungsstufe vorgesehen sein.
  • Die 12 ist ein Diagramm, das eine Erzeugungs-Matrix-Codiereinheit gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht. Bei beispielhaften Ausführungsformen kann die Länge eines Eingabeworts Un, die einer Erzeugungs-Matrix-Codiereinheit 1263c geliefert wird, 8 sein und die Länge des Codeworts Cn, die durch die Erzeugungs-Matrix-Codiereinheit 1263c erzeugt wird, kann 8 sein.
  • In Bezug auf die 12 kann die Erzeugungs-Matrix-Codiereinheit 1263c eine in Bezug auf die 10 beschriebene 2-Längen-Erzeugungs-Matrix-Codiereinheit 1263a aufweisen und eine 4-Längen-Erzeugungs-Matrix-Codiereinheit 1263b aufweisen, die in Bezug auf die 11 beschrieben ist. Die 4-Längen-Erzeugungs-Matrix-Codiereinheit 1263c kann gemäß der Länge des Codeworts Cn angeordnet sein. Die 2-Längen-Erzeugungs-Matrix-Codiereinheit 1263a kann bei einer Vorstufe einer Verschachtelungsstufe vorgesehen sein.
  • Sowie in Bezug auf die 10 und 12 beschrieben ist, kann eine Erzeugungs-Matrix-Codiereinheit 1263 zum Umwandeln eines n-Längen-Eingabe-Worts Un in ein n-Längen-Codewort Cn zwei n/2-Längen-Erzeugungs-Matrix-Codiereinheiten und eine Verschachtelungsstufe aufweisen, die bei einer Vorstufe davon angeordnet ist.
  • In den 10 bis 12 kann eine Erzeugungs-Matrix-Codiereinheit 1263 beschrieben sein, die ein Codewort Cn mit einer Länge von 2n ausgibt. Jedoch ist die erfinderische Idee nicht darauf beschränkt. Die Erzeugungs-Matrix-Codiereinheit 1263 kann z. B. derart konfiguriert sein, dass sie ein Codewort Cn mit einer Länge entsprechend einem Quadrat von mindestens einer Primzahl oder entsprechend einem Produkt von Quadraten von mindestens zwei oder mehreren Primzahlen aufweist.
  • Die 13 ist ein Blockdiagramm, die eine Testvorrichtung 1300 schematisch veranschaulicht, die mit einer nichtflüchtigen Speichervorrichtung und einem Controller in 1 verbunden ist. In Bezug auf die 13 kann eine Testvorrichtung 1300 derart konfiguriert sein, dass sie ein Muster P bei dem Controller 1200 speichert. Die Testvorrichtung 1300 kann ein Muster P basierend auf Informationen über eine nichtflüchtige Speichervorrichtung 1100 und den Controller 1200 auswählen. Die Testvorrichtung 1300 kann das ausgewählte Muster P bei dem Controller 1200 speichern.
  • Die 14 ist ein Ablaufdiagramm, das ein Mapping-Muster-Auswahlverfahren gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht. In Bezug auf die 13 und 14 kann in Betriebsschritt S210 die Testvorrichtung 1300 Muster erzeugen. In Betriebsschritt S220 kann die Testvorrichtung 1300 Wiederholungsmuster durch Wiederholen der Muster erzeugen. In Betriebsschritt S230 kann die Testvorrichtung 1300 Fehlerraten von den wiederholten Mustern berechnen. Bei beispielhaften Ausführungsformen können die Fehlerraten der wiederholten Muster abhängig von einer Wahrscheinlichkeitsdichtefunktion von LSB (oder einer angenäherten Wahrscheinlichkeitsdichtefunktion) einer Wahrscheinlichkeitsdichtefunktion von LSB (oder einer angenäherten Wahrscheinlichkeitsdichtefunktion), einer Wahrscheinlichkeitsdichtefunktion von CSB (oder einer angenäherten Wahrscheinlichkeitsdichtefunktion) und einer Wahrscheinlichkeitsdichtefunktion von MSB (oder einer angenäherten Wahrscheinlichkeitsdichtefunktion) berechnet werden. Bei Betriebsschritt S240 kann die Testvorrichtung 1300 ein Muster gemäß den berechneten Fehlerraten auswählen. Das ausgewählte Muster kann bei dem Controller 1200 gespeichert werden.
  • Die 15 ist ein Blockdiagramm, die eine Testvorrichtung in 3 schematisch veranschaulicht. In Bezug auf die 13 und 15 kann die Testvorrichtung 1300 eine Muster-Erzeugungs-Einheit 1310, eine Parameter-Speichereinheit 1320, eine Fehler-Abschätzeinheit 1330 und eine Auswahleinheit 1340 aufweisen.
  • Die Muster-Erzeugungseinheit 1310 kann derart konfiguriert sein, dass sie eine Mehrzahl von Mustern P erzeugt. Bei beispielhaften Ausführungsformen, sowie in Bezug auf die 1 bis 12 beschrieben, kann eine Länge kürzer als die Länge eines Codeworts Cn ausgewählt werden. Die Muster-Erzeugungseinheit 1310 kann Muster P mit der ausgewählten Länge erzeugen. Bei beispielhaften Ausführungsformen kann die Muster-Erzeugungseinheit 1310 Muster P erzeugen, deren Anzahl in Bezug auf 6 beschrieben ist.
  • Die Parameter-Speichereinheit 1320 kann derart konfiguriert sein, dass sie Informationen über eine nichtflüchtige Speichervorrichtung 1100 und einen Controller 1200 liefert. Die Parameter-Speichereinheit 1320 kann derart konfiguriert sein, dass sie Kanal-Informationen CI von nichtflüchtigen Speichervorrichtungen 1100 speichert. Bei beispielhaften Ausführungsformen kann Information über Wahrscheinlichkeitsdichtefunktionen (oder angenäherte Wahrscheinlichkeitsdichtefunktionen) von Speicherzellen gespeichert werden. Ein Codewort Cn kann auf Speicherzellen der nichtflüchtigen Speichervorrichtung 1100 programmiert werden und davon ausgelesen werden. Das Codewort Cn kann Source-Daten darstellen und Daten, die von der nichtflüchtigen Speichervorrichtung 1100 ausgelesen werden, können Daten sein, die durch Kanäle empfangen werden, die durch eine Mehrzahl von Speicherzellen gebildet werden. Die Parameter-Speichereinheit 1320 kann Information speichern, die mit Wahrscheinlichkeitsdichtefunktionen gemäß Kanälen von der nichtflüchtigen Speichervorrichtung 1100 in Verbindung steht, d. h. Kanäle, bei denen Multibitdaten gespeichert werden (im Folgenden werden Kanäle von Speicherzellen als erste Kanäle bezeichnet).
  • Die Parameter-Speichereinheit 1320 kann derart konfiguriert sein, dass sie eine Erzeugungs-Matrix-Information DMI einer Erzeugungs-Matrix-Codiereinheit 1263 des Controllers 1200 speichert. Die Parameter-Speichereinheit 1320 kann z. B. Informationen speichern, die angeben, ob ein Eingabewort Un in ein Codewort Cn durch irgendeine Berechnung umgewandelt worden ist.
  • Die Fehler-Abschätzeinheit 1330 kann das Muster P von der Muster-Erzeugungseinheit 1310 und die Kanal-Information CI und Erzeugungs-Matrix-Information GMI von der Parameter-Speichereinheit 1320 empfangen. Die Fehler-Abschätzeinheit 1330 kann Fehlerraten von Kanälen, durch die Bits des Eingabeworts Un übertragen werden, basierend auf den Kanal-Informationen CI und Erzeugungs-Matrix-Information GNI abschätzen. Im Folgenden werden Kanäle, durch die Bits des Eingabeworts Un übertragen werden, als zweite Kanäle bezeichnet. Es kann z. B. eine decodierte Bit-Fehlerrate (BER) abgeschätzt werden, d. h. Fehlerraten, wenn ein Polar-Decodieren und ein Polar-Codieren in Bezug auf ein Eingabewort Un, das über die zweiten Kanäle übertragen wird, durchgeführt wird.
  • Bits des Eingabeworts Un können in ein Codewort Cn umgewandelt werden, das in die nichtflüchtige Speichervorrichtung 1100 zu schreiben ist. Ein Sukzessiv-Lösch-Decodieren kann in Bezug auf Daten durchgeführt werden, die von der nichtflüchtigen Speichervorrichtung 1100 gelesen werden, um ein Lese-Eingabewort Un' wiederherzustellen. Dieses Mal können Bits des Eingabeworts Un derart verstanden werden, dass sie über die zweiten Kanäle zu übertragen sind. Information, die über die zweiten Kanäle übertragen wird, und empfange Information, können ein Lese-Eingabewort Un' sein.
  • Bits des Codeworts Cn können in Speicherzellen von nichtflüchtigen Speichervorrichtungen 1100 programmiert werden. Daten, die von Speicherzellen von der nichtflüchtigen Speichervorrichtung 1100 ausgelesen werden, können als Codewort Cn' gelesen werden. Jedes der Bits von dem Codewort Cn kann über zweite Kanäle übertragen werden. Informationen, die über die zweiten Kanäle übertragen werden, können das Codewort CN sein und Eingabeinformationen können das Lese-Codewort Cn' sein.
  • Fehlerraten der ersten Kanäle können eine LSB-Fehlerwahrscheinlichkeit und eine MSB-Fehlerwahrscheinlichkeit aufweisen. Die Fehlerraten der ersten Kanäle können von Eigenschaften von Speicherzellen der nichtflüchtigen Speichervorrichtung 1100 erfasst werden. Die Fehlerraten der ersten Kanäle können z. B. durch Test-Speicherzellen von der nichtflüchtigen Speichervorrichtung 1100 oder durch Berechnen basierend auf einem Programmier-/Löschzyklus von Speicherzellen erfasst werden. Die erfassten Fehlerraten können die Wahrscheinlichkeit darstellen, dass ein Fehler bei Bits des Codeworts Cn erzeugt worden ist.
  • Ob ein spezifisches Bit des Codeworts Cn LSB oder MSB zugeordnet wird, kann gemäß den Mustern P bestimmt werden, die von einer Muster-Erzeugungseinheit 1310 erzeugt werden. Eine LSB-Fehlerwahrscheinlichkeit kann sich von der MSB-Fehlerwahrscheinlichkeit unterscheiden. Folglich kann eine Fehlerwahrscheinlichkeit eines spezifischen Bits des Codeworts Cn, d. h. die Fehlerrate, dass ein Fehler bei einem spezifischen Kanal der zweiten Kanäle erzeugt wird, gemäß den Mustern P variieren.
  • Ein Eingangswort Un kann in ein Codewort Cn durch Berechnen mit einer Erzeugungs-Matrix umgewandelt werden. Wenn die Fehlerwahrscheinlichkeit von Bits des Codeworts Cn durch die Erzeugungs-Matrix entgegengesetzt umgewandelt wird, kann ein Umwandlungsergebnis die Fehlerwahrscheinlichkeiten von Bits des Eingabeworts Un angeben (z. B. die Fehlerwahrscheinlichkeiten von zweiten Kanälen).
  • Folglich können die Fehlerwahrscheinlichkeiten von Speicherzellen (z. B. ersten Kanälen) (z. B. bedeutet dies, dass Erzeugungs-Matrixinformation GMI eine Umwandlungsinformation von einer Kanalinformation CI und der Erzeugungs-Matrix ist) erfasst werden, wobei die Fehlerwahrscheinlichkeit von jedem Bit des Eingangsworts Un abgeschätzt werden kann.
  • Die Fehlerabschätz-Einheit 1330 kann eines der Muster P auswählen, um die Fehlerwahrscheinlichkeit von jedem Bit des Eingabeworts Un unter Verwenden des ausgewählten Musters abzuschätzen. Die Fehlerabschätz-Einheit 1330 kann die Fehlerwahrscheinlichkeit von jedem der Muster P abschätzen. Die Fehler-Abschätzeinheit 1330 kann Fehler-Abschätzergebnisse ER an die Auswahl-Einheit 1340 übertragen.
  • Bei beispielhaften Ausführungsformen kann die Fehler-Abschätzeinheit 1330 ein wiederholtes Muster RP durch Wiederholen des ausgewählten Musters erzeugen und kann die Fehlerwahrscheinlichkeit unter Verwenden des wiederholten Musters RP abschätzen.
  • Die Auswahleinheit 1340 kann die Fehler-Abschätzergebnisse ER von der Fehler-Abschätzeinheit 1330 und die Muster P von der Muster-Erzeugungseinheit 1310 empfangen. Die Auswahl-Einheit 1340 kann eines von den Mustern P als ein Schluss-Muster gemäß den Fehler-Abschätzergebnissen ER auswählen. Die Auswahleinheit 1340 kann z. B. solch ein Muster auswählen, dass eine Durchschnittsfehlerrate der zweiten Kanäle am Niedersten ist. Wenn mindestens eine von Fehlerraten der zweiten Kanäle einen Referenzwert überschreitet, kann die Auswahleinheit 1340 ein entsprechendes Muster nicht auswählen. Ein zum Schluss ausgewähltes Muster kann bei einer Muster- und Orts-Informations-Speichereinheit 1261 des Controllers 1200 gespeichert werden.
  • So wie weiter oben beschrieben, kann, anstatt eines Abschätzens und Auswählens einer Fehlerrate eines Mapping-Musters gemäß der Länge des Codeworts Cn, eine Fehlerrate eines Musters mit einer Länge, die kürzer als die Länge eines Codeworts Cn ist, abgeschätzt und ausgewählt werden. Wenn ein Polarcodieren durchgeführt wird, kann ein wiederholtes Muster RP gemäß der Länge des Codeworts Un durch Wiederholen eines ausgewählten Musters erzeugt werden. Das Codewort Cn kann Multibitdaten basierend auf dem wiederholten Muster RP zugeordnet werden. Da ein Muster eine kurze Länge aufweist, kann die Komplexität von dem Controller 1200 und der Testvorrichtung 1300 reduziert werden.
  • Die 16 ist ein Blockdiagramm, das einen Controller gemäß einer beispielhaften Ausführungsform der erfinderischen Idee schematisch veranschaulicht. Im Vergleich zu einem Controller 1200 in der 5 kann ein Controller 1200' in der 16 ferner einen Fehlerkorrekturcode-(ECC)-Block 1270 aufweisen. Der ECC-Block 1270 kann ein Codieren und Decodieren unter Verwenden eines Fehlerkorrekturcodes durchführen. Der ECC-Block 1270 kann ein Codieren und Decodieren unter Verwenden einer Klasse von zyklischen Fehlerkorrekturcodes durchführen, die unter Verwenden von endlichen Körpern (BCH-Codes), nicht-binäre zyklische Fehlerkorrektur-Read-Salomon-Codes (RS-Codes), Hoch-Leistungs-Forward-Error-Korrektur-Codes (Turbo-Codes), lineare Fehlerkorrektur-Low-Density-Parity-Check-Codes (LDPC-Codes) und derselben aufgebaut sind.
  • In Bezug auf die 1, 8 und 16 können Codewort-Bits, die LSB und MSB unter Verwenden eines wiederholten Musters RP zugeordnet werden, durch den ECC-Block 1270 codiert werden. Die codierten Daten können auf die nichtflüchtige Speichervorrichtung 1100 als LSB-Daten und MSB-Daten geschrieben werden. LSB-Daten und MSB-Daten, die aus der nichtflüchtigen Speichervorrichtung 1100 ausgelesen werden, können durch den ECC-Block 1270 decodiert werden. Der Polarcode-Kodiererr/-Dekodierer 1260 kann ein Sukzessiv-Lösch-Codieren auf den decodierten LSB- und MSB-Daten durchführen.
  • Bei weiteren beispielhaften Ausführungsformen kann ein Eingangswort Un durch den ECC-Block 1270 codiert werden. Die codierten Daten können durch den Polarcode-Kodierer/-Dekodierer 1260 codiert werden und können LSB-Daten und MSB-Daten gemäß einem wiederholten Muster RP zugeordnet werden. Die zugeordneten LSB-Daten und MSB-Daten können auf die nichtflüchtige Speichervorrichtung 1100 geschrieben werden. Der Polarcode-Kodierer/-Dekodierer 1260 kann ein Sukzessiv-Lösch-Codieren auf LSB-Daten und MSB-Daten durchführen, die von der nichtflüchtigen Speichervorrichtung 1100 ausgelesen werden. Die decodierten Daten können durch den ECC-Block 1270 decodiert werden.
  • Die 17 ist ein Blockdiagramm, das eine Anwendung eines Speichersystems in der 1 veranschaulicht. In Bezug auf die 17 kann ein Speichersystem 2000 eine nichtflüchtige Speichervorrichtung 2100 und einen Controller 2200 aufweisen. Die nichtflüchtige Speichervorrichtung 2100 kann eine Mehrzahl von nichtflüchtigen Speicherchips aufweisen, die eine Mehrzahl von Gruppen bildet. Nichtflüchtige Speicherchips in jeder Gruppe können derart konfiguriert sein, dass sie mit dem Controller 2200 über einen gemeinsamen Kanal in Verbindung stehen. Bei einer beispielhaften Ausführungsform kann die Mehrzahl von nichtflüchtigen Speicherchips mit dem Controller 2200 über eine Mehrzahl von Kanälen CH1 bis CHk in Verbindung stehen.
  • In der 17 wird der Fall beschrieben, dass ein Kanal mit einer Mehrzahl von nichtflüchtigen Speicherchips verbunden ist. Jedoch kann das Speichersystem 2000 derart verändert werden, dass ein Kanal mit einem nichtflüchtigen Speicherchip in Verbindung steht.
  • Die 18 ist ein Diagramm, das eine Speicherkarte gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht. In Bezug auf die 18 kann eine Speicherkarte 3000 eine nichtflüchtige Speichervorrichtung 3100, einen Controller 3200 und ein Verbindungselement 3300 aufweisen.
  • Das Verbindungselement 3300 kann mit der Speicherkarte 3000 mit dem Host 1400 elektrisch in Verbindung stehen.
  • Die Speicherkarte 3000 kann aus Speicherkarten wie z. B. einer PC-Personal-Computer-Memory-Card-International-Association-(PCMCIA)-Karte, einer Kompakt-Flash-(CF)-Karte, einer Smart-Media-(SM)-Speicherkarte, einem Speicherstick, einer Multimediakarte(MMC, RS-MMC, MMCmicro), einer Security-Card(SD, miniSD, microSD, SDHC), einer Universal-Flash-Speicher-(UFS)-Vorrichtung und derselben gebildet werden.
  • Die 19 ist ein Diagramm, das ein Festkörperlaufwerk gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht. In Bezug auf die 19 kann das Festkörperlaufwerk 400 eine Mehrzahl von nichtflüchtigen Speichervorrichtungen 4100, einen Controller 4200 und ein Verbindungselement 4300 aufweisen.
  • Das Verbindungselement 4300 kann das Festkörperlaufwerk 4000 mit dem Host 1400 elektrisch verbinden.
  • Die 20 ist ein Blockdiagramm, das ein Computersystem gemäß einer beispielhaften Ausführungsform der erfinderischen Idee veranschaulicht. In Bezug auf die 20 kann das Computersystem 5000 eine zentrale Verarbeitungseinheit 5100, ein RAM 5200, eine Benutzerschnittstelle 5300, ein Modem 5400, einen Systembus 5500 und ein Speichersystem 5600 aufweisen.
  • Das Speichersystem 5600 kann mit den Elementen 5100, 5200, ... 5400 über den Systembus 5500 in Verbindung stehen. Daten, die über die Benutzerschnittstelle 5300 geliefert werden oder durch die zentrale Verarbeitungseinheit 5100 verarbeitet werden, können in dem Speichersystem 5600 gespeichert werden.
  • Das Speichersystem 5600 kann eine nichtflüchtige Speichervorrichtung 5610 und einen Controller 5620 aufweisen. Die nichtflüchtige Speichervorrichtung 5610 kann eine Mehrzahl von nichtflüchtigen Speicherchips aufweisen. Das Speichersystem 5600 kann ein in Bezug auf die 1 oder 17 beschriebenes Speichersystem 1000 oder 2000 sein.
  • In der 20 wird der Fall veranschaulicht, dass eine nichtflüchtige Speichervorrichtung 5610 mit dem Systembus 5500 über einen Controller 5620 verbunden wird. Jedoch kann die nichtflüchtige Speichervorrichtung 56100 direkt mit dem Systembus 5500 elektrisch verbunden werden.
  • Während die erfinderische Idee in Bezug auf beispielhafte Ausführungsformen beschrieben worden ist, ist es für Fachleute offensichtlich, dass unterschiedliche Änderungen und Abwandlungen gemacht werden können, ohne von dem Geist und Umfang der vorliegenden Erfindung abzuweichen. Folglich ist es selbstverständlich, dass die obigen Ausführungsformen nicht limitierend sondern veranschaulichend sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 10-2012-0040909 [0001]

Claims (10)

  1. Betriebsverfahren eines Speichercontrollers, das derart konfiguriert ist, dass er einen nichtflüchtigen Speichervorrichtungscontroller (1100) steuert, wobei das Betriebsverfahren aufweist: Erzeugen eines Codeworts (Cn) durch Polarcodieren von Informationsbits (LI); Lesen eines Mappingmusters; Erzeugen eines wiederholten Mappingmusters durch Wiederholen des Mappingmusters; und Zuordnen jedes Bits des Codeworts (Cn) zu einem spezifischen Bit von Multibitdaten der nichtflüchtigen Speichervorrichtung (1100) basierend auf dem wiederholten Mappingmuster.
  2. Betriebsverfahren nach Anspruch 1, wobei eine Länge des wiederholten Mappingmusters gleich einer Länge des Codeworts (Cn) ist.
  3. Betriebsverfahren nach Anspruch 1, wobei ein Zuordnen jedes Bits des Codeworts (Cn) zu einem spezifischen Bit von Multibitdaten der nichtflüchtigen Speichervorrichtung (1100) ein Zuordnen jedes Bits des Codeworts (Cn) zu einem niederwertigen Bit (LSB) oder zu einem höchstwertigen Bit (MSB) gemäß dem wiederholten Mappingmuster aufweist.
  4. Betriebsverfahren nach Anspruch 1, wobei ein Zuordnen jedes Bits des Codeworts (Cn) zu einem spezifischen Bit von Multibitdaten der nichtflüchtigen Speichervorrichtung (1100) ein Zuordnen jedes Bits des Codeworts (Cn) zu einem niederwertigen Bit (LSB), einem zentralwertigen Bit (CSB) oder einem höchstwertigen Bit (MSB) gemäß dem wiederholten Mappingmuster aufweist.
  5. Betriebsverfahren nach Anspruch 1, das ferner ein Übertragen eines zugeordneten Codeworts (Cn) als Multibitschreibedaten an die nichtflüchtige Speichervorrichtung (1100) aufweist.
  6. Betriebsverfahren nach Anspruch 5, das ferner aufweist: Empfangen von Multibitlesedaten von der nichtflüchtigen Speichervorrichtung (1100); Umwandeln der Multibitlesedaten in ein Lesecodewort (Cn') basierend auf dem wiederholten Mappingmuster; und Decodieren des Lesecodeworts (Cn').
  7. Verfahren zum Auswählen eines Mappingmusters, das verwendet wird, um ein polarcodiertes Codewort auf Multibits einer nichtflüchtigen Speichervorrichtung (1100) zuzuordnen, das aufweist: Erzeugen einer Mehrzahl von Mustern; Erzeugen einer Mehrzahl von wiederholten Mustern durch Wiederholen jedes der Mehrzahl von Mustern; Berechnen von Fehlerraten der Mehrzahl von wiederholten Mustern; und Auswählen eines der Mehrzahl von wiederholten Mustern gemäß berechneten Fehlerraten.
  8. Verfahren nach Anspruch 7, wobei ein Berechnen von Fehlerraten basierend auf Wahrscheinlichkeitsdichtefunktionen der Multibits durchgeführt wird.
  9. Verfahren nach Anspruch 8, wobei ein Berechnen von Fehlerraten ein Berechnen von Fehlerraten von Bits einer Eingangsstufe eines Polarcodierers basierend auf den Wahrscheinlichkeitsdichtefunktionen der Multi-Bits berechnet wird.
  10. Verfahren nach Anspruch 9, wobei mindestens eine von Fehlerraten von Bits einer Eingangsstufe des Polarcodierers einen Referenzwert überschreitet, wobei ein entsprechendes wiederholtes Muster nicht ausgewählt wird.
DE102013103391.1A 2012-04-19 2013-04-05 Betriebsverfahren eines Controllers, der eine nichtflüchtige Speichervorrichtung steuert, und Mappingmuster-Auswahlverfahren zum Auswählen eines Mappingmusters, das ein polar codiertes Codewort Multibitdaten einer nichtflüchtigen Speichervorrichtung zuordnet Active DE102013103391B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120040909A KR101919934B1 (ko) 2012-04-19 2012-04-19 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 및 극 부호화된 부호어를 불휘발성 메모리 장치의 멀티 비트 데이터에 매핑하는 매핑 패턴을 선택하는 매핑 패턴 선택 방법
KR10-2012-0040909 2012-04-19

Publications (2)

Publication Number Publication Date
DE102013103391A1 true DE102013103391A1 (de) 2013-10-24
DE102013103391B4 DE102013103391B4 (de) 2023-10-19

Family

ID=49290281

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013103391.1A Active DE102013103391B4 (de) 2012-04-19 2013-04-05 Betriebsverfahren eines Controllers, der eine nichtflüchtige Speichervorrichtung steuert, und Mappingmuster-Auswahlverfahren zum Auswählen eines Mappingmusters, das ein polar codiertes Codewort Multibitdaten einer nichtflüchtigen Speichervorrichtung zuordnet

Country Status (5)

Country Link
US (1) US9164835B2 (de)
JP (1) JP6250299B2 (de)
KR (1) KR101919934B1 (de)
CN (1) CN103377694B (de)
DE (1) DE102013103391B4 (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015121B1 (ko) 2012-10-17 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러 및 컨트롤러의 동작 방법
CN109861694B (zh) 2013-11-20 2021-10-26 华为技术有限公司 极化码的处理方法和设备
US9602241B2 (en) 2013-12-17 2017-03-21 Samsung Electronics Co., Ltd. Computing system with polar processing mechanism and method of operation thereof
RU2679732C1 (ru) * 2014-02-20 2019-02-12 Хуавей Текнолоджиз Ко., Лтд. Способ и устройство для согласования скорости передачи
US9504042B2 (en) 2014-05-28 2016-11-22 Samsung Electronics Co., Ltd. System and method for encoding and decoding of data with channel polarization mechanism
CN105512056A (zh) * 2014-09-24 2016-04-20 中兴通讯股份有限公司 数据保存方法、装置及终端
TWI566249B (zh) * 2014-11-21 2017-01-11 慧榮科技股份有限公司 快閃記憶體的資料寫入方法與其控制裝置
US9479291B2 (en) 2015-02-13 2016-10-25 Samsung Electronics Co., Ltd. Apparatus and method of constructing polar code
CN107210845A (zh) * 2015-03-10 2017-09-26 华为技术有限公司 传输信息的方法和通信设备
KR20160123843A (ko) * 2015-04-17 2016-10-26 에스케이하이닉스 주식회사 반도체 장치
US9722635B2 (en) * 2015-07-01 2017-08-01 Nandext Srl Controller for a solid-state drive, and related solid-state
US9715943B2 (en) * 2015-08-12 2017-07-25 Texas Instruments Incorporated Semiconductor memory cell multi-write avoidance encoding apparatus, systems and methods
US10581462B2 (en) 2015-12-01 2020-03-03 Huawei Technologies Co., Ltd. Signature-enabled polar encoder and decoder
TW201733322A (zh) * 2015-12-14 2017-09-16 Idac控股公司 使用極化碼凍結位元之wtru識別
US10312947B2 (en) * 2016-01-21 2019-06-04 Huawei Technologies Co., Ltd. Concatenated and sliding-window polar coding
US9941906B2 (en) 2016-02-18 2018-04-10 Samsung Electronics Co., Ltd. Sliced polar codes
CN108886438B (zh) * 2016-04-08 2022-03-18 苹果公司 用于harq传输的极化码
US10432234B2 (en) 2016-07-19 2019-10-01 Mediatek Inc. Low complexity rate matching for polar codes
US10461887B2 (en) * 2016-08-10 2019-10-29 Huawei Technologies Co., Ltd. Methods and systems for blind detection with polar code
US10320428B2 (en) * 2016-08-15 2019-06-11 Qualcomm Incorporated Outputting of codeword bits for transmission prior to loading all input bits
US10069510B2 (en) 2016-11-21 2018-09-04 Samsung Electronics Co., Ltd. System and method for maximal code polarization
US9823961B1 (en) 2016-12-13 2017-11-21 Macronix International Co., Ltd. Memory controller and operating method thereof
US10049764B2 (en) 2016-12-13 2018-08-14 Macronix International Co., Ltd. Control method for memory device and memory controller
US10425111B2 (en) 2017-02-06 2019-09-24 Mediatek Inc. Polar code interleaving and bit selection
TWI653840B (zh) 2017-02-06 2019-03-11 聯發科技股份有限公司 極化碼打孔方法及裝置
WO2018192640A1 (en) * 2017-04-18 2018-10-25 Huawei Technologies Duesseldorf Gmbh Polar coding with dynamic frozen bits
DE102018113351A1 (de) * 2017-06-08 2018-12-13 Samsung Electronics Co., Ltd. Polares Codieren und Decodieren unter Verwendung von vordefinierten Informationen
US10505566B2 (en) * 2017-06-15 2019-12-10 Huawei Technologies Co., Ltd. Methods and apparatus for encoding and decoding based on layered polar code
TWI657454B (zh) * 2017-09-07 2019-04-21 群聯電子股份有限公司 資料編碼方法、記憶體控制電路單元與記憶體儲存裝置
US11115062B2 (en) * 2018-03-16 2021-09-07 SK Hynix Inc. Memory system with adaptive threshold decoding and method of operating such memory system
US11237902B2 (en) * 2019-03-15 2022-02-01 Innogrit Technologies Co., Ltd. Systems and methods for an ECC architecture with memory mapping
US11043154B1 (en) * 2019-12-02 2021-06-22 Tcl China Star Optoelectronics Technology Co., Ltd. Signal processing method for display panel and device using same
US11791844B2 (en) * 2021-12-22 2023-10-17 Huawei Technologies Co., Ltd. Systems and methods for using special nodes for polar encoding in polar codes

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120040909A (ko) 2010-10-20 2012-04-30 (주)클래시스 고강도집속초음파장치용 3차원이송식 핸드피스

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008523590A (ja) * 2004-12-06 2008-07-03 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ ナノスケールワイヤベースのデータ格納装置
CN101145575A (zh) * 2006-09-15 2008-03-19 应用智慧有限公司 非易失性存储单元及阵列
JP5150245B2 (ja) * 2007-12-27 2013-02-20 株式会社東芝 半導体記憶装置
KR101466695B1 (ko) * 2008-04-30 2014-12-01 삼성전자주식회사 멀티 비트 레벨 데이터의 부호화 및 복호화 방법
US20090282316A1 (en) 2008-05-07 2009-11-12 Texas Instruments Incorporated Memory Access in Low-Density Parity Check Decoders
KR101518199B1 (ko) 2008-05-23 2015-05-06 삼성전자주식회사 오류 정정 장치, 그 방법 및 상기 장치를 포함하는 메모리장치
KR101403314B1 (ko) 2008-05-23 2014-06-05 삼성전자주식회사 메모리 장치 및 데이터 비트 저장 방법
JP2011044200A (ja) * 2009-08-20 2011-03-03 Toshiba Corp 不揮発性半導体記憶装置
US8270835B2 (en) 2010-03-31 2012-09-18 Fujitsu Limited Method and system for reducing cross-phase modulation in an optical signal
US9104546B2 (en) * 2010-05-24 2015-08-11 Silicon Motion Inc. Method for performing block management using dynamic threshold, and associated memory device and controller thereof
JP2012014807A (ja) 2010-07-02 2012-01-19 Toshiba Corp 不揮発性半導体記憶装置
US9503126B2 (en) * 2012-07-11 2016-11-22 The Regents Of The University Of California ECC polar coding and list decoding methods and codecs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120040909A (ko) 2010-10-20 2012-04-30 (주)클래시스 고강도집속초음파장치용 3차원이송식 핸드피스

Also Published As

Publication number Publication date
JP2013225307A (ja) 2013-10-31
US20130283128A1 (en) 2013-10-24
US9164835B2 (en) 2015-10-20
CN103377694B (zh) 2018-01-23
KR101919934B1 (ko) 2018-11-20
KR20130118035A (ko) 2013-10-29
DE102013103391B4 (de) 2023-10-19
CN103377694A (zh) 2013-10-30
JP6250299B2 (ja) 2017-12-20

Similar Documents

Publication Publication Date Title
DE102013103391B4 (de) Betriebsverfahren eines Controllers, der eine nichtflüchtige Speichervorrichtung steuert, und Mappingmuster-Auswahlverfahren zum Auswählen eines Mappingmusters, das ein polar codiertes Codewort Multibitdaten einer nichtflüchtigen Speichervorrichtung zuordnet
DE112014004778B4 (de) Vorrichtung und Verfahren zum Verwalten von Chipgruppen
DE102017104257A1 (de) Auf Zellenstrom basierende Bitleitungsspannung
DE102013109235A1 (de) Flash-Speichersystem mit Detektor für anormale Wortleitung und Verfahren zum Erfassen einer anormalen Wortleitung
DE102012112354A1 (de) Speichervorrichtung und nichtflüchtige Speichervorrichtung sowie Betriebsverfahren davon
DE102011056776A1 (de) Flashspeichervorrichtung und Speichersystem mit derselben
DE102020119694A1 (de) Verfahren zur Steuerung einer Operation einer nichtflüchtigen Speichervorrichtung unter Verwendung von Maschinenlernen und Speichersystem
DE102015011991A1 (de) Codierungsschema für vertikale 3D-Flash-Speicher
DE112015003147T5 (de) Selektive Leseverstärkeraktivierung
DE112016002631T5 (de) Speicherfunktionszustandsüberwachung
DE112020004922T5 (de) Speicherungsvorrichtung mit erhöhter beständigkeit
DE102013108456A1 (de) Nichtflüchtige Speichervorrichtung und Programmierverfahren
DE102011054918A1 (de) Nichtflüchtige Speichervorrichtung, Verfahren zum Betreiben derselben und elektronische Vorrichtung mit derselben
DE102013112195A1 (de) Speichercontroller, der Teildaten in einer Speichervorrichtung ändert, sowie Verfahren zum Ändern von Teildaten davon
DE102013111549A1 (de) Kodierung von Programmdaten basierend auf in zu programmierenden Speicherzellen gespeicherten Daten
DE112015004531T5 (de) Latch-Initialisierung für eine Datenspeichervorrichtung
DE102018123494A1 (de) Speichervorrichtung, die zum aktualisieren einesfeldprogrammierbaren gate-arrays ausgestaltetist, und betriebsverfahren dafür
DE102015113414A1 (de) Fehlerkorrektur unter Verwendung von WOM-Codes
DE102019133156A1 (de) Ldpc-code-längeneinstellung
DE112020000237T5 (de) Soft-bit-lesemodusauswahl für nicht-flüchtige speicher
DE112019005391T5 (de) Optimierte datenorganisation für neuronale netze
CN112582004A (zh) 存储器系统、执行噪声消除的方法和计算机程序产品
DE102013200515A1 (de) Halbleiterspeichervorrichtung
DE102019135863A1 (de) Speichercontroller, Speichervorrichtung und Speichersystem mit verbesserten Schwellenspannungs-Verteilungseigenschaften und ähnliche Betriebsverfahren
DE102021006246A1 (de) Doppelt verschachtelte Programmierung einer Speichervorrichtung in einem Speicher-Untersystem

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R018 Grant decision by examination section/examining division