DE102013021051A1

DE102013021051A1 - Eine Stromspiegelschaltung mit geringer Spannung und hoher Genauigkeit

Info

Publication number: DE102013021051A1
Application number: DE102013021051.8A
Authority: DE
Inventors: Yoshinori Nishi
Original assignee: Nvidia Corp
Current assignee: Nvidia Corp
Priority date: 2013-02-11
Filing date: 2013-12-18
Publication date: 2014-08-14
Also published as: CN103984383B; TW201439710A; CN103984383A; US20140225662A1; TWI608325B

Abstract

Ein Ansatz wird bereitgestellt für eine Stromspiegelschaltung mit geringer Spannung und hoher Genauigkeit. In einem Beispiel umfasst eine Stromspiegelschaltung eine Eingangsschaltung, die ausgebildet ist, einen Eingangsreferenzstrom zu empfangen. Die Eingangsschaltung umfasst einen Rückkopplungskanal zum Vergleichen und wesentlichen zur Angleichung des Eingangsreferenzstroms und eines Ausgangsstromes. Der Rückkopplungskanal ist nicht ausgebildet, eine Eingangsspannung und eine Ausgangsspannung einander anzupassen. Die Eingangsschaltung umfasst keinen Komparator mit einem Operationsverstärker zum Vergleich des Eingangsreferenzstroms mit dem Ausgangsstrom. Die Stromspiegelschaltung umfasst ferner eine Ausgangsschaltung, die mit der Eingangsschaltung verbunden ist. Die Ausgangsschaltung ist ausgebildet, den Ausgangsstrom einer oder mehreren Komponenten eines Schaltungsblocks zuzuleiten.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft generell integrierte Schaltungen und insbesondere eine Gestaltung für eine Stromspiegelschaltung mit geringer Spannung und hoher Genauigkeit.
Beschreibung des Stands der Technik
Eine integrierte Schaltung enthält typischerweise Komponenten (beispielsweise Puffer, Verstärker, Flipflops, usw.), die auf der Grundlage einer Spannungsreferenz mit Bandlücke arbeiten. Eine Spannungsreferenz mit Bandlücke bzw. eine Bandlücken-Spannungsreferenz ist eine temperaturunabhängige Spannungsreferenzschaltung, die häufig in integrierten Schaltungen eingesetzt wird. Es gibt Hunderte von Komponenten, die auf der Grundlage einer Spannungsreferenz mit Bandlücke in einer gegebenen Schaltung arbeiten, da die Bandlücken Schaltungsreferenz eine beträchtliche Siliziumfläche benötigt. Typischerweise empfängt jede Komponente die Information der Spannungsreferenz mit Bandlücke über eine lange Strecke (beispielsweise 2 mm). Wenn Spannung verwendet wird, um eine derartige Information über eine lange Strecke bereitzustellen, ist es schwierig, das gleiche Massepotenzial sicherzustellen, gegen welches die Bandlückenspannung gemessen und in Strom umgewandelt wird. Ferner ist eine derartige Umwandlung von Spannung in Strom aufwändig im Hinblick auf die Siliziumfläche. Wenn Strom zur Bereitstellung der Information verwendet wird, dann erfordert der Strom Punkt-Punkt-Verbindungen, wodurch viele Stromverbindungen über eine lange Strecke laufen müssen. Derartige Verbindungen sind aufwändig im Hinblick auf die Siliziumfläche.
Was daher auf diesem Gebiet der Technik benötigt wird, ist eine optimiertere Weise der Bereitstellung eines Referenzstromes für diverse Komponenten in einer integrierten Schaltung.
ÜBERBLICK ÜBER DIE ERFINDUNG
Eine Realisierung der vorliegenden Vorgehensweise umfasst eine Stromspiegelschaltung mit geringer Spannung und hoher Genauigkeit. Die Stromspiegelschaltung umfasst eine Eingangsschaltung, die ausgebildet ist, einen Eingangsreferenzstrom zu empfangen, wobei die Eingangsschaltung einen Rückkopplungskanal zum Vergleichen und zum im wesentlichen Angleichen des Eingangsreferenzstromes und eines Ausgangsstromes aufweist, und wobei der Rückkopplungskanal nicht ausgebildet ist, eine Eingangsspannung mit einer Ausgangsspannung in Übereinstimmung zu bringen, und wobei die Eingangsschaltung keinen Komparator mit einem Operationsverstärker aufweist, um den Eingangsreferenzstrom mit dem Ausgangsstrom zu vergleichen; und eine Ausgangsschaltung, die mit der Eingangsschaltung verbunden ist, wobei die Ausgangsschaltung ausgebildet ist, den Ausgangsstrom einer oder mehreren Komponenten eines Schaltungsblocks zuzuleiten.
Vorteilhafterweise verbraucht die offenbarte Vorgehensweise eine geringe Menge an Fläche eines integrierten Schaltungschips. Beispielsweise ermöglicht es der Rückkopplungskanal, dass die Stromspiegelschaltung sich leicht stabilisiert (beispielsweise einfach einen Eingangsstrom mit einem Ausgangsstrom in Übereinstimmung bringt, ohne dass ein Schwingungsverhalten hervorgerufen wird), und dies wird bewerkstelligt bei geringem Aufwand (beispielsweise ohne große Komponenten, etwa Operationsverstärker, die viel Platz einnehmen, oder die in finanzieller Hinsicht relativ teuer sind).
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Um die Art und Weise, in der die oben genannten Merkmale der vorliegenden Erfindung detailliert verstanden werden können, anzugeben, wird eine speziellere Beschreibung der Erfindung, die zuvor kurz zusammengefasst ist, mit Bezugnahme zu Ausführungsformen angegeben, wovon einige in den angefügten Zeichnungen dargestellt sind. Es ist jedoch zu beachten, dass die angefügten Zeichnungen nur typische Realisierungen dieser Erfindung darstellen und daher nicht als Einschränkung ihres Schutzbereichs zu betrachten sind, da die Erfindung andere gleichermaßen wirksame Realisierungen zulässt.
1 ist eine Blockansicht, die ein Computersystem zeigt, das ausgebildet ist, einen oder mehrere Aspekte der vorliegenden Erfindung zu realisieren.
2 ist eine Blockansicht einer konventionellen integrierten Schaltung in Form einer physikalischen Analog/Mischsignal-Schicht (PHY).
3A ist ein Schaltplan einer konventionellen integrierten Schaltung in Form einer physikalischen Analog/Mischsignal-Schicht.
3B ist ein Schaltplan einer weiteren konventionellen integrierten Schaltung in Form einer physikalischen Analog/Mischsignal-Schicht (PHY).
4 ist ein Schaltplan einer integrierten Schaltung in Form einer physikalischen Analog/Mischsignal-Schicht (PHY) gemäß einer Ausführungsform der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG
In der folgenden Beschreibung sind zahlreiche spezielle Details angegeben, um ein gründlicheres Verständnis der vorliegenden Erfindung zu ermöglichen. Der Fachmann erkennt jedoch, dass die vorliegende Erfindung auch ohne eines oder mehrere dieser speziellen Details praktiziert werden kann. In anderen Fällen sind gut bekannte Merkmale nicht beschrieben, um eine Verdunkelung der vorliegenden Erfindung zu vermeiden.
Systemüberblick
1 ist eine Blockansicht, die ein Computersystem 100 zeigt, das ausgebildet ist, einen oder mehrere Aspekte der vorliegenden Erfindung zu realisieren. Das Computersystem 100 umfasst eine zentrale Recheneinheit (CPU) 102 und einen Systemspeicher 104, der einen Gerätetreiber 103 enthält. Die CPU 102 und der Systemspeicher 104 kommunizieren über einen Verbindungspfad, der eine Speicherbrücke 105 enthalten kann. Die Speicherbrücke 105, die beispielsweise ein Nordbrücken-Chip sein kann, ist über einen Bus oder einen anderen Kommunikationspfad 106 (beispielsweise eine HyperTransport-Verbindung, usw.) mit einer Eingabe/Ausgabe-(I/O-)Brücke 107 verbunden. Die I/O-Brücke 107, die beispielsweise ein Südbrücken-Chip sein kann, empfängt eine Anwendereingabe aus einem oder mehreren Anwender-Eingabegeräten 108 (beispielsweise Tastatur, Maus usw.) und leitet die Eingabe an die CPU 102 über den Pfad 106 und die Speicherbrücke 105 weiter.
Wie ferner gezeigt ist, ist ein Parallelverarbeitungssubsystem 112 mit der Speicherbrücke 105 über einen Bus oder einen anderen Kommunikationspfad 113 (beispielsweise ein peripherer Komponenten-Verbindung-(PCI)Express, ein beschleunigter Graphikport (AGP) und/oder eine HyperTransport-Verbindung, usw.) verbunden. In einer Realisierung ist das Parallelverarbeitungssubsystem 112 ein grafisches Subsystem, das Pixel einem Anzeigegerät 110 (beispielsweise ein Bildschirm auf Basis einer konventionellen Kathodenstrahlröhre (CRT) und/oder einer Flüssigkristallanzeige (LCD), usw.) zuleitet. Eine Systemdiskette 114 ist ebenfalls mit der I/O-Brücke 107 verbunden. Ein Schalter 116 stellt Verbindungen zwischen der I/O-Brücke 107 und anderen Komponenten, etwa einem Netzwerkadapter 118 und diversen Zusatzkarten 120 und 121 bereit. Andere Komponenten (nicht explizit gezeigt) einschließlich eines universellen seriellen Busses (USB) und/oder andere Portverbindungen, Kompaktdisketten-(CD)Laufwerken, Laufwerke für digitale Videodisketten (DVD), Filmaufzeichnungsgeräte und dergleichen können ebenfalls mit der I/O-Brücke 107 verbunden sein. Kommunikationspfade, die die diversen Komponenten in 1 miteinander verbinden, können unter Anwendung beliebiger geeigneter Protokolle, etwa PCI, PCI-Express (PCIe), AGP, HyperTransport und/oder durch ein oder mehrere andere Bus- oder Punkt-Zu-Punkt-Kommunikationsprotokolle realisiert werden, und Verbindungen zwischen den unterschiedlichen Einrichtungen, die unterschiedliche Protokolle verwenden, sind im Stand der Technik bekannt. Eine Einrichtung bzw. ein Gerät ist Hardware oder eine Kombination aus Hardware und Software. Eine Komponente ist ebenfalls Hardware oder eine Kombination aus Hardware und Software.
In einer Realisierung enthält das Parallelverarbeitungssubsystem 112 eine Schaltung, die für Grafik- und Videoverarbeitung optimiert ist, wozu beispielsweise eine Videoausgabeschaltung gehört, und sie bildet eine grafische Verarbeitungseinheit (GPU). In einer weiteren Realisierung enthält das Parallelverarbeitungssubsystem 112 eine Schaltung, die für die Verarbeitung für Allgemeinzwecke optimiert ist, während die zu Grunde liegende Rechenarchitektur beibehalten wird, die nachfolgend detaillierter beschrieben ist. In einer noch weiteren Realisierung kann das Parallelverarbeitungssubsystem 112 mit einem oder mehreren anderen Systemelementen, etwa der Speicherbrücke 105, der CPU 102 und der I/O-Brücke 107 integriert sein, um ein System-auf-einem-Chip (SoC) zu bilden.
Zu beachten ist, dass das hierin gezeigte System anschaulicher Natur ist und dass Variationen und Modifizierungen möglich sind. Die Verbindungstopologie einschließlich der Anzahl und Anordnung von Brücken, die Anzahl der CPUs 102 und die Anzahl der Parallelverarbeitungssubsysteme 112 können nach Bedarf modifiziert werden. Beispielsweise ist in einigen Realisierungen der Systemspeicher 104 mit der CPU 102 direkt anstatt über eine Brücke verbunden, und andere Einrichtungen kommunizieren mit dem Systemspeicher 104 über die Speicherbrücke 105 und die CPU 102. In anderen alternativen Topologien ist das Parallelverarbeitungssubsystem 112 mit der I/O-Brücke 107 oder direkt mit der CPU 102 anstatt mit der Speicherbrücke 105 verbunden. In noch anderen Realisierungen können die I/O-Brücke 107 und die Speicherbrücke 105 auf einem einzelnen Chip integriert sein. Große Ausführungsformen können zwei oder mehr CPUs 102 und zwei oder mehr parallele Verarbeitungssysteme 112 enthalten. Die speziellen Komponenten, die hierin beschrieben sind, sind optional; beispielsweise kann eine beliebige Anzahl an Zusatzkarten oder peripheren Geräten gehandhabt werden. In einigen Ausführungsformen ist der Schalter 116 weggelassen, und der Netzwerkadapter 118 und die Zusatzkarten 120, 121 sind direkt mit der I/O-Brücke 107 verbunden.
Überblick über eine Schaltung einer physikalischen Analog/Mischsignal-Schicht (PHY)
2 ist eine Blockansicht einer konventionellen integrierten Schaltung in Form einer physikalischen Analog/Mischsignal-Schicht (PHY 200) 200. Die PHY 200 enthält eine Bandlücken-Spannungsreferenz, die mit Schaltungsblöcken 205 verbunden ist, die einen Schaltungsblock 205(1), eine Schaltungsblock 205(2), ..., und einen Schaltungsblock 205(N) umfassen, wobei N ≥ 1. Die Bandlücken-Spannungsreferenz enthält einen Transkonduktanz-Operationsverstärker (OTA) 204. Jeder der Schaltungsblöcke 205 enthält eine Stromspiegelschaltung 208 mit gleichen Bezugszeichen. Beispielsweise enthält der Schaltungsblock 205(1) eine Stromspiegelschaltung 208(1), usw.
Die Bandlücken-Spannungsreferenz 202 ist eine temperaturunabhängige Spannungsreferenzschaltung. In einer standardmäßigen Analog/Mischsignal-PHY 200 ist typischerweise nur eine Bandlücken-Spannungsreferenz 202 in der integrierten Schaltung, um eine Referenzspannung 206 zu erzeugen. Die Einschränkung auf nur eine Bandlücken-Spannungsreferenz 202 liegt in der Tatsache begründet, dass eine Bandlücken-Spannungsreferenz 202 eine große Fläche in einer integrierten Schaltung einnimmt. Typischerweise ist die Bandlücken-Spannungsreferenz 202 einige hundert Mal größer in der Fläche als eine Stromspiegelschaltung 208. Der OTA 204 ist ein Verstärker, dessen differenzielle Eingangsspannung einen Eingangsreferenzstrom erzeugt. Der OTA 204 ist eine spannungsgesteuerte Stromquelle (VCCS).
Folglich ist die PHY 200 ausgebildet, die Referenzspannung 206 in einen Eingangsreferenzstrom umzuwandeln, mit einem Eingangsreferenzstrom 210(1), einen Eingangsreferenzstrom 210(2), ..., und einen Eingangsreferenzstrom 210(N), wobei N ≥ 1. Die Eingangsreferenzströme werden dann über längere Strecken verteilt. Jeder Eingangsreferenzstrom entspricht einem Schaltungsblock 205 mit gleichem Bezugszeichen. Beispielsweise entspricht der Eingangsreferenzstrom 210(1) dem Schaltungsblock 205(1), usw.
Ein Zweck einer derartigen Stromaufteilung besteht darin, dass vermieden wird, dass eine große OTA-Schaltung in der PHY 200 für jeden Fall vorgesehen ist, in welchem die integrierte Schaltung ausgebildet ist, die Referenzspannung 206 in einen Eingangsreferenzstrom 210 für einen Zielschaltungsblock 205 umzuwandeln. Alternativ kann die integrierte Schaltung ausgebildet sein, die Referenzspannung 206 in eine andere Form von Spannung umzuwandeln, etwa eine Gate-Source-Spannung V_gs eines gekürzten Transistors, um eine Verteilung in der Art von 1-zu-vielen Punkten, die in 1 gezeigt ist, zu ermöglichen. Jedoch führt eine derartige Konfiguration zu wesentlichen Ungenauigkeiten bei den Stromspiegeln 208 aufgrund von chipinternen Schwankungen über eine lange Strecke (beispielsweise 2 mm). Selbst wenn die verteilte Bandlückenspannung über die lange Strecke verteilt wird und ein großer OTA verwendet wird, um die Bandlückenspannung in einen Strom umzuwandeln, leidet das Schema unter einer Ungenauigkeit, da der grundlegende Spannungspegel, der das Massepotenzial für die meisten Fälle ist, in einem entfernten Ziel anders sein kann und ein derartiger Unterschied dazu führt, dass die verteilte Referenzspannung fehlerhaft interpretiert wird.
Nachdem jede Schaltungsblock 205 einen Eingangsreferenzstrom empfangen hat, ist jeder Schaltungsblock 205 ausgebildet, den Eingangsreferenzstrom zu kopieren, um mehrere Instanzen des gleichen Eingangsreferenzstroms erneut zu erzeugen, um damit Blockkomponenten (beispielsweise Puffer, Verstärker, Flipflops, usw.) vorzuspannen. Jedoch wäre die Übertragung von N × m Referenzströmen von der Bandlücken-Spannungsreferenz 202 in direkter Form bedenklich, da in vielen Konfigurationen N × m 100 übersteigen kann.
Wie zuvor erläutert ist, sind Stromspiegelschaltuneng (beispielsweise die Stromspiegelschaltungen 208) in einer Analog/Mischsignal-PHY (beispielsweise PHY 200) äußerst wichtig, wenn die PHY viele Schaltungsblöcke verwendet (beispielsweise die Schaltungsblöcke 205). Jedoch weist jede Stromspiegelschaltung schwer wiegende Nachteile auf, wenn die Leistungsversorgungsspannung sehr gering ist, wie dies nachfolgend mit Bezug zu 3A erläutet ist.
3A ist ein Schaltbild einer konventionellen integrierten Schaltung in Form einer physikalischen Analog/Mischsignal-Schicht (PHY 300A). Die PHY 300A enthält eine Bandlücken-Spannungsreferenz 302, die mit einem oder mehreren Schaltungsblöcken verbunden ist, wozu ein Schaltungsblock 305(1) gehört. Andere Schaltungsblöcke (beispielsweise der Schaltungsblock 305(2) bis Schaltungsblock 305(N)) sind der Einfachheit halber nicht gezeigt. Jeder der Schaltungsblöcke enthält Stromspiegelschaltungen mit gleichen Bezugszahlen. Beispielsweise enthält der Schaltungsblock 305(1) einen Stromspiegelschaltung 308(1) usw. Ein PMOS-Transistor ist ein p-Metall-Oxid-Halbleiter-Feldeffekttransistor, und ein NMOS-Transistor ist ein N-Metall-Oxid-Halbleiter-Feldeffekttransistor.
In diesem Beispiel der 3A wird die Bandlücken-Spannungsreferenz 302 von einem OTA gespeist, der einen PMOS-Transistor 326(1) enthält. Der PMOS-Transistor 326(1) hat ein Drain, das gemeinsam mit einem Drain eines NMOS-Transistors 322(1) und mit einem Gate eines NMOS-Transistors 324(1) vorliegt. Ein Drain des NMOS-Transistors 324(1) hat einen Knoten mit einem Gate und einem Drain eines PMOS-Transistors 334(1) und mit einem Gate eines oder mehrerer kaskadierten PMOS-Transistoren 336(1) gemeinsam. Ein Source des PMOS-Transistors 334(1) und jedes Source der PMOS-Transistoren 336(1) haben einen Knoten mit einer Leistungsversorgung, die bei einer Versorgungsspannung von V_dd betrieben wird, gemeinsam. Jedes Drain der anderen kaskadierten PMOS-Transistoren 336(1) ist mit einer Komponente des Schaltungsblocks 305(1) verbunden. Das Gate des NMOS-Transistors 324(1) hat einen Knoten mit einem Gate des NMOS-Transistors 322(1) gemeinsam. Ein Source des NMOS-Transistors 324(1) und ein Source des NMOS-Transistors 322(1) haben Masse gemeinsam.
Die Technik der komplementären Metall-Oxid-Halbleiter (CMOS) kann erfordern, dass die Versorgungsspannung V_dd auf eine geringe Spannung abnimmt. In 3A ist eine niedrige Spannung als 0,85 V gezeigt. In einem weiteren Beispiel kann die niedrige Spannung einer Spannung umfassen, die kleiner als ungefähr 2 V oder ein anderer Spannungswert ist, der als niedrige Spannung für die spezielle Schaltung betrachtet wird. Es sei wieder auf 3A verwiesen; eine Schwellwertspannung einer Komponente (beispielsweise einer Komponente in 3A) kann dennoch in einem Bereich von 400 mV bis 500 mV beispielsweise liegen. Die Schwellwertspannung ist die Gate-Spannung, bei der sich eine Inversionsschicht an der Grenzfläche zwischen der isolierenden Schicht (beispielsweise Oxid) und dem Substrat (beispielsweise Körper) des Transistors ausbildet. Die Ausbildung der Inversionsschicht ermöglicht es, dass Elektronen durch den Gate-Source-Übergang fließen.
Der Eingangsreferenzstrom 310(1) wird typischerweise kopiert, indem ein als Diode geschalteter Transistor 322(1) verwendet wird, dessen Gate und Drain kurzgeschlossen sind. Durch die Verwendung dieser Konfiguration ist der regenerierte Strom 312(1) stets geringer als der Eingangsreferenzstrom 310(1), da die Drain-Source Spannung V_ds des NMOS-Transistors 322(1) immer geringer als die Kopie ist. Beispielsweise beträgt jede Gate-Source-Spannung des NMOS-Transistors 322(1) und des NMOS-Transistors 324(1) jeweils 0,6 V, aber die Drain-Source-Spannung V_ds des NMOS-Transistors 322(1) beträgt 0,6 V gegenüber 0,2 V für die Drain-Source-Spannung V_ds des NMOS-Transistors 324(1). Diese Spannungsdifferenz kann beispielsweise bis zu 5–10% an Verringerung des Stromes führen, wobei eine ernsthafte Modulation der Kanallänge auftritt. Die Kanallängenmodulationswirkung, die in heutigen Submikrometer-CMOS-Techniken ausgeprägter auftritt, ergibt sich, wenn eine kurze Länge des Gate-Kanals verwendet wird, wodurch eine Ausgangsimpedanz der Transistoren signifikant abfällt. Transistoren sollen sich nach der Erwartung wie Konstantstromquellen verhalten, wenn eine ausreichende Drain-zu-Source-Spannung vorhanden ist. Bei einer Änderung der Kanallänge garantiert eine derartige ausreichende Drain-Spannung keinen konstanten Strom. Beispielsweise kann die Schwellwertspannung Vth = 0,5 V, eine Gate-Source-Spannung von V_ds = 0,6 V, eine Drain-Source-Spannung von V_ds = 0,25 V gegenüber 0,6 V dazu führen, dass eine Fehlanpassung von mehr als 10% im Strom auftritt. Ferner wird in jeder Komponente (beispielsweise Verstärker, Abtastschaltung, Multiplexer, Mischer, spannungsgesteuerter Oszillator, Eingabe/Ausgabe-Bauelement, usw.) des Schaltungsblocks 305(1) der Ausgangsstrom 314(1) von einem als Diode geschalteten NMOS empfangen, wie in 3A gezeigt ist, woraus sich die gleiche V_ds-Fehlanpassung von 0,6 V zu 0,25 V an dem Ausgangs-PMOS ergibt. Als Folge davon kann der Ausgangsstrom 314(1) so gering wie –20% des Eingangsreferenzstroms 310(1) sein, sobald der Ausgangsstrom 314(1) in jeder Komponente verwendet wird. Wie nachfolgend mit Bezug zu 3B erläutet ist, ist eine konventionelle Lösung die Verwendung eines kaskadierten Stromspiegels.
3B zeigt ein Schaltbild einer weiteren konventionellen integrierten Schaltung in Form einer physikalischen Analog/Mischsignal-Schicht (PHY 300B). 3B ist ähnlich zu 3A, wobei jedoch ein NMOS-Transistor 342(1) und ein NMOS-Transistor 344(1) hinzugefügt sind. Die NMOS-Transistoren (342(1), 322(1), 344(1) und 324(1)) sind in einem Kaskode-Stromspiegel angeordnet, der die Abnahme des kopierten Eingangsreferenzstroms abschwächen kann. Das Wort „Kaskode” ist eine Zusammensetzung des Ausdrucks „Kaskade zu Katode”. Ein Kaskode-Stromspiegel ist eine konventionelle Technik, um zwei Transistorpaare zu stapeln und eine eines der beiden Paare zu verwenden, um die Drain-Spannung der Stromquelle zu steuern. Beispielsweise ist in 3B der Transistor 342(1) zwischen dem Gate und dem Drain des Transistors 322(1) eingefügt, und ein weiterer Transistor 344(1) ist zwischen dem Drain des Transistors 324(1) und dem Drain des Transistors 334(1) eingefügt. Die beiden eingefügten Kaskode-Transistoren (342(1) und 344(1)) haben die gemeinsame Gate-Spannung, die die Drain-Spannungen von 322(1) und 324(1) steuern. Es ist jedoch schwierig, Kaskode-Komponenten mit einer großen Drain-Source-Spannung zu betreiben. Beispielsweise hat der Transistor 324(1) mit dem Kaskode-Bauelement oben auf 0,25 V am Drain, und diese 0,25 V müssen gemeinsam benutzt werden zwischen 324(1) und dem Kaskode-Bauelement auf der Oberseite. In einer derartigen Konfiguration sind die Drain-Source-Spannungen des Transistors 322(1) und des Transistors 224(1) jeweils in das lineare Gebiet (beispielsweise „Triode-Modus” oder „Ohmscher Modus”) verschoben. (Vergleiche 3A). Ein lineares Gebiet ist ein Betriebsmodus, in welchem die Gate-Source-Spannung größer ist als die Schwellwertspannung, und wobei die Drain-Source-Spannung kleiner ist als die Differenz zwischen der Gate-Source-Spannung und der Schwellwertspannung. Im linearen Gebiet verhalten sich Transistoren wie Widerstände und der Strom variiert stark mit der Drain-Spannung, wodurch die Transistoren ungeeignet sind, als Stromquellen zu dienen. Man könnte alternativ einen Operationsverstärker (nicht gezeigt) verwenden, um in genauerer Weise die Drain-Source-Spannung V_ds der beiden Stromquellen in Übereinstimmung zu bringen. Jedoch ist die Verwendung eines Operationsverstärkers für jeden Stromspiegel sehr teuer, da ein Operationsverstärker eine große Fläche insbesondere mit einer Kompensationskapazität zur Stabilisierung der Rückkopplung benötigt.
Daher wird nachfolgend eine Schaltung bereitgestellt, um bei einer geringeren Spannung zu arbeiten und um in präziser Weise einen Referenzstrom einer integrierten Schaltung zu spiegeln, ohne dass dies übermäßig aufwändig ist.
Stromspiegelschaltung mit geringer Spannung und hoher Genauigkeit
4 ist ein Schaltbild einer physikalischen integrierten Analog/Mischsignal-Schaltung (PHY 400) gemäß einer Ausführungsform der vorliegenden Erfindung. Die PHY 400 umfasst eine Bandlücken-Spannungsreferenz 402, die mit einem oder mehreren Schaltungsblöcken einschließlich des Schaltungsblocks 405(1) verbunden ist. Andere Schaltungsblöcke (beispielsweise ein Schaltungsblock 405(2) bis Schaltungsblock 405(N)) sind der Einfachheit halber nicht gezeigt. Jeder der Schaltungsblöcke enthält Stromspiegelschaltungen mit gleichen Bezugszeichen. Beispielsweise enthält der Schaltungsblock 405(1) eine Stromspiegelschaltung 408(1), usw.
In diesem Beispiel der 4 enthält die Stromspiegelschaltung 408(1) eine Eingangsschaltung 424(1), die mit einer Ausgangsschaltung 444(1) verbunden ist. Die Eingangsschaltung 424(1) enthält einen NMOS-Transistor 423(1), einen NMOS-Transistor 424(1) und einen NMOS-Transistor 430(1). Die Bandlücken-Spannungsreferenz 402 ist mit einem PMOS-Transistor 426(1) verbunden. Der PMOS-Transistor 426(1) hat ein Drain (beispielsweise Eingangsreferenzstrom 410(1)), das mit einem Drain des NMOS-Transistors 422(1) und mit einem Gate des NMOS-Transistors 424(1) verbunden ist.
Die Ausgangsschaltung 444(1) enthält einen PMOS-Transistor 434(1) und kaskardierte PMOS-Transistoren 436(1). Ein Drain des NMOS-Transistors 424(1) ist mit einem Gate und einem Drain des PMOS-Transistors 434(1) verbunden und ist mit Gates der kaskadierten PMOS-Transistoren 436(1) verbunden. Ein Source des PMOS-Transistors 434(1) und jedes Source der kaskadierten PMOS-Transistoren 436(1) sind mit einer Leistungsversorgung verbunden, die ausgebildet ist, bei einer Versorgungsspannung von V_dd zu arbeiten. Ein Drain eines der kaskadierten PMOS-Transistoren 436(1) ist mit einem Drain eines NMOS-Transistors 430(1) der Eingangsschaltung 424(1) verbunden. Jedes Drain der anderen kaskadierten PMOS-Transistoren 436(1) ist mit einer Komponente des Schaltungsblocks 405(1) verbunden. Das Gate des NMOS-Transistors 430(1) ist mit einem Knoten und mit einem Gate des NMOS-Transistors 422(1) verbunden. Ein Source des NMOS-Transistors 430(1), ein Source des NMOS-Transistors 424(1) und ein Source des NMOS-Transistors 422(1) sind mit Masse verbunden.
In der PHY 400 aus 4 sind die Transistoren als NMOS oder PMOS bezeichnet. Jedoch ist die Vorgehensweise nicht darauf eingeschränkt. In einem alternativen Beispiel kann ein als NMOS bezeichnet Transistor stattdessen ein PMOS-Transistor sein, und ein als PMOS bezeichneter Transistor kann stattdessen ein NMOS-Transistor sein, wobei geeignete Schaltungsverbindungen herzustellen sind, wie dies dem Fachmann bekannt ist.
Ein Zweck der Stromspiegelschaltung 408(1) besteht darin, dass der Ausgangsstrom 414(1) mit (beispielsweise im wesentlichen gleich zu) dem Eingangsreferenzstrom 410(1) übereinstimmt. Folglich ist die Stromspiegelschaltung 408(1) ausgebildet, den Ausgangsstrom 414(1) mit dem Eingangsreferenzstrom 410(1) zu vergleichen, indem ein weiterer Stromspiegel mit dem NMOS-Transistor 430(1) hinzugefügt wird. Durch die Verbindung der Gates des NMOS-Transistors 430(1) und des NMOS-Transistors 422(1) ist der NMOS-Transistor 430(1) ausgebildet, einen Rückkopplungskanal 432(1) zu dem Eingangs-NMOS-Transistor 422(1) bereitzustellen.
Der Rückkopplungskanal 432(1) ermöglicht in natürlicher Weise, dass die Eingangsschaltung 424(1) als ein Tanzimpedanz-Verstärker mit hoher Verstärkung (beispielsweise Strom 410(1) ein, V_Gate aus) arbeitet, wobei nur ein einzelner Hochimpedanzknoten an dem Gate des NMOS-Transistors 424(1) vorliegt. Eine derartige Konfiguration des Rückkopplungskanals 432(1) erlaubt es, dass die Stromspiegelschaltung 408(1) effizient den Eingangsreferenzstrom 410(1) entsprechend dem Ausgangsstrom 414(1) stabilisiert. Beispielsweise ist mit dem Rückkopplungskanal 432(1) die Stromspiegelschaltung 408(1) ausgebildet, den Eingangsreferenzstrom 410(1) und den Ausgangsstrom 414(1) einander anzupassen (beispielsweise im wesentlichen gleich zu machen) mit hoher Genauigkeit und bei geringer Spannung (beispielsweise Referenzspannung 406 = V_dd = 0,85 V). Aufgrund des Rückkopplungskanals 432(1) spielt es keine Rolle, ob der Strom 412(1) aus dem Drain des PMOS-Transistors 434(1) gleich ist zu dem Eingangsreferenzstrom 410(1). In ähnlicher Weise spielt es aufgrund des Rückkopplungskanals 432(1) keine Rolle, ob ein Leckstrom von den Gates der kaskadierten PMOS-Transistoren 436(1) auftritt.
In einer anschaulichen Simulation der PHY 400 kann die Stromspiegelschaltung 408(1) einen Eingangsreferenzstrom 410(1) von 100 μA aufnehmen, und kann dann eine Kopie erzeugen, um einen Ausgangsstrom 414(1) von 100 μA zu erzeugen. Im Gegensatz dazu kann bei im wesentlichen gleichen Bedingungen eine standardmäßige Kaskode-Komponente (nicht gezeigt) einen Eingangsreferenzstrom von 100 μA aufnehmen und kann dann eine nicht angepassten Ausgangsstrom vom 85 μA beispielsweise aufgrund der zuvor genannten geringen Drain-Spannung erzeugen, um Transistoren in das lineare Gebiet zu verschieben. Obwohl diese Fehlanpassung deterministisch ist, hängt die Genauigkeit der Stromspiegelschaltung 408(1) wesentlichen nur von zufälligen Bauteilschwankungen ab (beispielsweise Schwankungen aufgrund von Fertigungsdefekten und/oder Toleranzbeschränkungen), wobei angenommen wird, dass es keine systematische Abweichung zwischen den Transistoren gibt.
Vorteilhafterweise ist die mit Bezug zu 4 beschriebene Lösung eine kostengünstige Lösung für die zuvor mit Bezug zu den 2 und 3 erläuterten Probleme. Beispielsweise ermöglicht es die Konfiguration aus 4, dass die Stromspiegelschaltung sich einfach stabilisiert (beispielsweise effizient eine Übereinstimmung des Eingangsstroms und des Ausgangsstroms, ohne ein Schwingungsverhalten hervorzurufen, ermöglicht), und dies wird bei geringen Kosten (beispielsweise ohne große Komponenten, etwa zusätzliche Operationsverstärker, die viel Platz einnehmen würden) erreicht.
Die Erfindung des mit Bezug zu speziellen Realisierungen beschrieben worden. Der Fachmann erkennt jedoch, dass diverse Modifizierungen und Änderungen daran vorgenommen werden können, ohne von dem breiteren Grundgedanken und dem Schutzbereich der Erfindung abzuweichen, wie sie in den angefügten Patentansprüchen angegeben ist. Die vorhergehende Beschreibung und die Zeichnungen sind daher nur anschaulich und nicht in beschränkendem Sinne zu betrachten.

Claims

Eine Stromspiegelschaltung mit: einer Eingangsschaltung, die ausgebildet ist, einen Eingangsreferenzstrom zu empfangen, wobei die Eingangsschaltung einen Rückkopplungskanal zum Vergleichen und im wesentlichen zur Angleichung des Eingangsreferenzstroms und eines Ausgangsstroms aufweist, und wobei der Rückkopplungskanal nicht ausgebildet ist, um eine Eingangsspannung und eine Ausgangsspannung anzugleichen, und wobei die Eingangsschaltung keinen Komparator mit einem Operationsverstärker zum Vergleichen des Eingangsreferenzstroms mit dem Ausgangsstrom aufweist; und einer Ausgangsschaltung, die mit der Eingangsschaltung verbunden ist, wobei die Ausgangsschaltung ausgebildet ist, den Ausgangsstrom einer oder mehreren Komponenten eines Schaltungsblocks zuzuleiten.
Die Stromspiegelschaltung nach Anspruch 1, wobei die Eingangsschaltung umfasst: einen ersten Transistor; einen zweiten Transistor mit einem Gate, das mit einem Drain des ersten Transistors verbunden ist, und wobei der Eingangsreferenzstrom an dem Drain des ersten Transistors empfangen wird; und einen dritten Transistor mit einem Gate, das mit einem Gate des ersten Transistors verbunden ist.
Die Stromspiegelschaltung nach Anspruch 1, wobei der Rückkopplungskanal das Gate des dritten Transistors umfasst, das mit dem Gate des ersten Transistors verbunden ist.
Die Stromspiegelschaltung nach Anspruch 3, wobei jeweils der erste Transistor, der zweite Transistor und der dritte Transistor einen NMOS-Transistor umfassen.
Die Stromspiegelschaltung nach Anspruch 3, wobei ein Source des ersten Transistors, ein Source des zweiten Transistors und ein Source des dritten Transistors mit Masse verbunden sind.
Die Stromspiegelschaltung nach Anspruch 3, wobei die Ausgangsschaltung einen vierten Transistor aufweist mit einem Gate und einem Drain, die beide mit einem Drain des zweiten Transistors der Eingangsschaltung verbunden sind.
Die Stromspiegelschaltung nach Anspruch 3, wobei der Rückkopplungskanal die Eingangsschaltung so konfiguriert, dass sie nur einen einzelnen Hochimpedanzknoten an dem Gate des zweiten Transistors aufweist.
Die Stromspiegelschaltung nach Anspruch 1, wobei der Rückkopplungskanal die Eingangsschaltung so konfiguriert, dass der Eingangsreferenzstrom mit dem Ausgangsstrom übereinstimmt.
Eine integrierte Schaltung mit: einer Bandlücken-Spannungsreferenz; und mindestens einem Schaltungsblock, der mit der Bandlücken-Spannungsreferenz verbunden ist, wobei jeder Schaltungsblock eine oder mehrere Schaltungsblockkomponenten und eine Stromspiegelschaltung aufweist, die mit der einen oder mehreren Schaltungsblockkomponenten verbunden ist, wobei jede Stromspiegelschaltung eine Eingangsschaltung und eine Ausgangsschaltung aufweist, wobei die Eingangsschaltung ausgebildet ist, einen Eingangsreferenzstrom zu empfangen, und wobei jede Eingangsschaltung einen Rückkopplungskanal aufweist zum Vergleichen und im wesentlichen zur Angleichung des Eingangsreferenzstroms und eines Ausgangsstrom, und wobei der Rückkopplungskanal nicht ausgebildet ist, eine Eingangsspannung mit einer Ausgangsspannung in Übereinstimmung zu bringen, und wobei die Eingangsschaltung keinen Komparator mit einem Operationsverstärker zum Vergleichen des Eingangsreferenzstroms mit dem Ausgangsstrom aufweist, und wobei jede Ausgangsschaltung mit der Eingangsschaltung verbunden ist, und wobei jede Ausgangsschaltung ausgebildet ist, den Ausgangsstrom der einen oder mehreren Komponenten des Schaltungsblocks zuzuleiten.
Eine Recheneinrichtung mit: mindestens einer integrierten Schaltung mit einer Bandlücken-Spannungsreferenz und mit mindestens einem Schaltungsblock, der mit der Bandlücken-Spannungsreferenz verbunden ist, wobei jeder Schaltungsblock eine oder mehrere Schaltungsblockkomponenten und eine Stromspiegelschaltung aufweist, die mit der einen oder mehreren Schaltungsblockkomponenten verbunden ist, wobei jede Stromspiegelschaltung eine Eingangsschaltung und eine Ausgangsschaltung aufweist, wobei die Eingangsschaltung ausgebildet ist, einen Eingangsreferenzstrom zu empfangen, und wobei jede Eingangsschaltung einen Rückkopplungskanal aufweist zum Vergleichen und im wesentlichen zur Angleichung des Eingangsreferenzstroms und eines Ausgangsstrom, und wobei der Rückkopplungskanal nicht ausgebildet ist, eine Eingangsspannung mit einer Ausgangsspannung in Übereinstimmung zu bringen, und wobei die Eingangsschaltung keinen Komparator mit einem Operationsverstärker zum Vergleichen des Eingangsreferenzstroms mit dem Ausgangsstrom aufweist, und wobei jede Ausgangsschaltung mit der Eingangsschaltung verbunden ist, und wobei jede Ausgangsschaltung ausgebildet ist, den Ausgangsstrom der einen oder mehreren Komponenten des Schaltungsblocks zuzuleiten.