-
QUERVERWEIS ZU VERWANDTER ANMELDUNG
-
Diese Anmeldung beansprucht die Priorität der US-Anmeldung mit der Serien-Nummer 13/891,974, die von Fontaine et al, am 10. Mai 2013 eingereicht wurde mit dem Titel „Sigma-Delta-Analag-Digital-Wandler mit verbesserter Rückkopplung”, die den gleichen Anmelder wie diese Anmeldung hat und hierin durch Bezugnahme mit eingeschlossen ist.
-
TECHNISCHES GEBIET
-
Diese Anmeldung betrifft generell die Analog-Digital-Wandlung und betrifft insbesondere einen zeitlich kontinuierlich arbeitenden Sigma-Delta-Analog-Digital-Wandler und Arbeitsverfahren für einen Sigma-Delta-Analog-Digital-Wandler.
-
HINTERGRUND
-
Ein Analog-Digital-Wandler (ADC) auf Basis von Sigma-Delta-Betriebsprinzipien erfordert mindestens einen Rückkopplungs-Digital-Analog-Wandler (DAC), der verwendet wird, um den Hauptanteil eines ADC-Eingangssignals auszulöschen. Dieser DAC ist der kritische Teil des ADC, da sein Eingangsrauschen, das auf den ADC-Eingang bezogen ist, generell das Signal-Rausch-Verhältnis (SNR) des ADC dominiert. Des Weiteren erzeugt jegliche Fehlanpassung an eine ADC-Eingangsstufe typischer Weise einen Verstärkungsfehler.
-
Transkonduktanz bzw. Steilheit (Gm) kann generell als das Verhältnis einer Änderung eines Ausgangsstromes aufgrund einer Änderung der entsprechenden steuernden Eingangsspannung definiert werden. Sigma-Delta-ADCs mit hoher Geschwindigkeit beruhen für gewöhnlich auf einer zeitlich kontinuierlichen Realisierung, wobei Transkonduktanz-Kapazitäts-(Gm/C)Integratoren eine bekannte Lösung für auf kleine Spannung und geringes Rauschen beschränkte Anordnungen sind. Jedoch ist das Ausgangsrauschen einer Gm-Zelle durch ihren Ruhegrundlaststrom dominiert, wobei der vom Ausgangssignal abhängige Strom ein kleiner Anteil des Voreinstellungsstroms ist.
-
Die Verwendung einer Gm-Zelle, die von einer Ausgangsspannung aus einem DAC angesteuert ist zur Realisierung der ADC-Hauptrückkopplung ist eine populäre und nahe liegende Lösung. Die gleiche Art an Gm-Zelle kann für die Eingangsstufe und den Rückkopplungs-DAC verwendet werden, wodurch ein minimaler Verstärkungsfehler, der durch Fehlanpassung hervorgerufen ist, sichergestellt ist. Jedoch ergibt diese Vorgehensweise die höheren Werte des resultierenden Gm-Ruhestroms und daher höhere Werte des Eingangsrauschens.
-
ÜBERBLICK
-
Ausführungsformen der vorliegenden Offenbarung bzw. Erfindung stellen einen Sigma-Delta-Analog-Digital-Wandler und ein Arbeitsverfahren für einen Sigma-Delta-Analog-Digital-Wandler bereit.
-
In einer Ausführungsform umfasst der Sigma-Delta-Analog-Digital-Wandler eine Eingangstranskonduktanzstufe, die einen analogen Eingangsstrom proportional zu einer analogen Eingangsspannung bereitstellt, und eine Stromsummierstufe, die ein analoges Fehlersignal erzeugt, das einer Differenz zwischen dem analogen Eingangsstrom und einem Rückkopplungsstrom entspricht. Der Sigma-Delta-Analog-Digital-Wandler umfasst ferner einen Vorwärtssignalpfad, der das analoge Fehlersignal zur Bereitstellung eines digitalen Ausgangssignals verarbeitet, das der analogen Eingangsspannung entspricht. Des Weiteren umfasst der Sigma-Delta-Analog-Digital-Wandler einen Rückkopplungspfad, der einen Strom lenkenden bzw. steuernden Digital-Analog-Wandler mit sowohl einspeisender als auch ableitender Stromquelle enthält, wobei Ströme, die von der speisenden und ableitenden Stromquelle bereitgestellt werden, lenkbar bzw. steuerbar und verbunden sind, den Rückkopplungsstrom auf der Grundlage des digitalen Ausgangssignals direkt bereitzustellen.
-
In einem weiteren Aspekt stellt die vorliegende Offenbarung ein Arbeitsverfahren für einen Sigma-Delta-Analog-Digital-Wandler bereit. Das Verfahren umfasst Bereitstellen eines analogen Eingangsstromes, der proportional ist zu einer analogen Eingangsspannung, und Erzeugen eines analogen Fehlersignals, das einer Differenz zwischen dem analogen Eingangsstrom und einem Rückkopplungsstrom entspricht. Das Verfahren umfasst ferner Verarbeiten des analogen Fehlersignals zur Bereitstellung eines digitalen Ausgangssignals, das der analogen Eingangsspannung entspricht. Das Verfahren umfasst ferner Bereitstellen eines Strom steuernden Digital-Analog-Wandlers mit sowohl speisender als auch ableitender Stromquelle, wobei Ströme aus der speisenden und ableitenden Stromquelle steuerbar und so verbunden sind, dass der Rückkopplungsstrom auf der Grundlage des digitalen Ausgangssignals direkt bereitgestellt wird.
-
Das Vorhergehende umreißt bevorzugte und alternative Merkmale der vorliegenden Offenbarung, so dass der Fachmann auf diesem Gebiet die folgende detaillierte Beschreibung der Offenbarung besser verstehen kann. Weitere Merkmale der Offenbarung werden nachfolgend beschrieben, die den Gegenstand der Patentansprüche der Offenbarung bilden. Der Fachmann auf diesem Gebiet erkennt, dass er in einfacher Weise das offenbarte Konzept und die spezielle Ausführungsform als eine Grundlage zur Gestaltung oder zur Modifizierung anderer Strukturen verwenden kann, um die gleichen Zwecke der vorliegenden Offenbarung auszuführen.
-
KURZE BESCHREIBUNG
-
Es wird nun auf die folgenden Beschreibungen in Verbindung mit den begleitenden Zeichnungen verwiesen, in denen:
-
1 eine Blockansicht eines ADC basierend auf Sigma-Delta-Wandlungsprinzipien zeigt, der gemäß den Prinzipien der vorliegenden Offenbarung aufgebaut ist;
-
2 ein weiteres Diagramm einer Ausführungsform eines ADC-Signalbereichs zeigt, der gemäß den Prinzipien der vorliegenden Offenbarung aufgebaut ist;
-
3 ein Diagramm einer Ausführungsform einer Einstellstruktur zeigt, die gemäß den Prinzipien der vorliegenden Offenbarung aufgebaut ist; und
-
4 ein Flussdiagramm einer Ausführungsform eines Arbeitsverfahrens eines Sigma-Delta-ADCs zeigt, das gemäß den Prinzipien der vorliegenden Offenbarung ausgeführt wird.
-
DETAILLIERTE BESCHREIBUNG
-
Ausführungsformen der vorliegenden Offenbarung nutzen einen Strom steuernden bzw. lenkenden DAC, der sowohl eine speisende als auch eine ableitende Stromquelle enthält (d. h., einen speisenden und ableitenden Strom steuernden (SSCS) DAC), der sowohl die Bereiche des Ruhestroms als auch des Rauschens im Vergleich zu einer konventionellen Lösung verringert. Des Weiteren hält eine Steuerschleife die Transkonduktanz (Gm) einer Eingangs-Gm-Zelle auf einem Sollwert durch Einprägen ihres Ausgangsstromes derart, dass dieser gleich einem Referenzstrom ist. Eine Kopie dieses Referenzstromes wird zur Vorspannung des SSCS-DAC verwendet, wodurch eine konstante Verstärkung bei Prozess-, Spannungs- und Temperaturschwankungen sichergestellt ist.
-
1 zeigt eine Blockansicht eines ADC basierend auf Sigma-Delta-Wandlungsprinzipien, der allgemein als 100 bezeichnet und gemäß den Prinzipien der vorliegenden Offenbarung aufgebaut ist. Die Blockansicht des ADC 100 ist eine vereinfachte Darstellung, die allgemein repräsentativ für einen generellen Aufbau für Ausführungsformen der vorliegenden Offenbarung sein soll und diese bereitstellen soll. Ausführungsformen der vorliegenden Offenbarung können so aufgebaut sein, dass sie Einzeleingangssignale bzw. asymmetrische Eingangssignale oder differenzielle Eingangssignalpaare mit einschließen. Der ADC 100 umfasst einen Eingangssummierpunkt (ISG) 105, einen integrierenden Filter (Schleifenfilter) 110, einen Komparator (Quantisierer) 115 und einen DAC 120.
-
Eine analoge ADC-Eingangsspannung liegt an einem positiven Eingang 106 des ISG 150 an und eine entsprechende analoge Rückkopplungsspannung aus dem DAC 120 ist einem negativen Eingang 108 des ISG 105 zugeleitet, was dazu führt, dass ein analoges Fehlersignal dem Eingang des integrierenden Filters 110 zugeführt wird. Der Schleifenfilter 110 ist eine Kaskade aus Integratoren, die aus aktiven 1/RC-Blöcken oder Gm/C-Blöcken aufgebaut werden kann.
-
2 zeigt ein weiteres Diagramm einer Ausführungsform eines ADC-Vorderbereichs bzw. Signalbereichs, der generell als 200 bezeichnet ist und gemäß den Prinzipien der vorliegenden Offenbarung aufgebaut ist. Der ADC-Signalbereich 200 ist repräsentativ für eine differenzielle Ausführungsform eines Sigma-Delta-ADCs mit positivem (P) und negativen (N) Signalpfad, die einem differenziellen Signal entsprechen, das symmetrisch ist zu einem Gleichtaktpotential.
-
Der ADC-Signalbereich 200 ist eine Ausführungsform der vorliegenden Offenbarung, in der die Funktionen kombiniert sind, die durch den Eingangssummierpunkt 105, die erste Stufe des integrierenden Filters 110 und den DAC 120 aus 1 repräsentiert sind. Der ADC-Signalbereich 200 umfasst eine Eingangs-Gm-Stufe 205 mit differenziellen Spannungseingängen 206P, 206N und entsprechenden differenziellen Antwortströmen, die dem positiven und negativen Signalpfad 212P, 212N zugeleitet sind.
-
Der Signalbereich 200 umfasst ferner eine integrierende Eingangsstufenkapazität 210, die einer ersten Stufe eines integrierenden Filters entspricht, wie dies generell mit Bezug zu 1 gezeigt ist. In diesem Falle arbeitet die integrierende Kapazität 210 als ein Summierelement für dem Eingang und der Rückkopplung zugeordneten Strömen und besteht aus einem ersten und einem zweiten Kondensator C1a, C1b, die entsprechend zwischen dem positiven und negativen Signalpfad 212P, 212N und einem Gleichtaktpfad 212CM mit einem Gleichtaktpotential angeschlossen sind. Optional sind die dem Eingang und der Rückkopplung zugeordneten Ströme außer Phase und verwenden einen positiven und negativen Stromsummierknoten 214P, 214N, um ein ADC-Fehlersignal über der integrierenden Eingangsstufenkapazität 210 bereitzustellen.
-
Der Signalbereich 200 umfasst ferner eine ADC-Rückkopplung 215 mit einem speisenden und ableitenden Strom steuernden (SSCS) DAC 220, der mit einer Gleichtaktstufe 225 gekoppelt ist. Der SSCS-DAC 220 kann allgemein aus einer Familie aus Bit-Zellen (beispielsweise die drei Thermometer-Bit-Zellen, die in 2 gezeigt sind, was repräsentativ ist für einen Zwei-Binär-Bit-DAC) bestehen. Selbstverständlich kann der SSCS-DAC 220 lediglich aus einer einzelnen Thermomenter-Bit-Zelle bestehen, die einen Einzel-Binär-Bit-DAC angibt, oder er kann sieben Thermometer-Bit-Zellen enthalten, die einen Drei-Binär-Bit-DAC repräsentieren, wobei dies andere Beispiele sind.
-
Zu Vorteilen des SSCS-DAC 220 gehören geringe Leistung (keine DC-Vorspannung, lediglich der Rückkopplungsstrom), geringes Rauschen (weniger Rauschbeiträge), geringe Gleichtaktstörung (bessere P/N-Anpassung als kleine Gm-Zellen), geringere Faltung des Quantisierungsrauschens (größere Ausgangsimpedanz) und minimale überschüssige Verzögerung.
-
In jedem Falle repräsentiert die Kombination aus positivem (P) und negativem (N) differenziellen Spannungsausgang 228P, 228N eine Parallelverbindung aller Bit-Zellen des SSCS-DAC 220 zu der Gleichtaktstufe 225 und dem positiven und negativen Signalpfad 212P, 212N. Die Gleichtaktstufe 225 enthält vier invertierende Gm-Stufen, die in der gezeigten Weise angeschlossen sind, und sorgt für die Zentrierung der differenziellen Spannungsausgänge 228P, 228N bezogen auf das Gleichtaktpotential, wenn die Fehlerspannung über der integrierenden Eingangsstufenkapazität 210 variiert.
-
In einer Ausführungsform ist die Gewichtung jeder Bit-Zelle des SSCS-DACs 220 gleich, wobei ein gleicher differenzieller Bit-Zellen-Rückkopplungsstrom für den gesamten differenziellen Rückkopplungsstrom des SSCS-DAC 220 bereitgestellt wird, wenn eine Bit-Zelle durch einen digitalen Rückkopplungsbefehl aktiviert wird. Wenn die Bit-Zelle nicht aktiviert ist, bleibt sie in einem „internen stromsymmetrischen Modus” und liefert im Wesentlichen keinen Beitrag zu dem gesamten differenziellen Rückkopplungsstrom des SSCS-DAC 220. Diese Handlungsweise steuert die Größe des gesamten differenziellen Rückkopplungsstroms. Selbstverständlich ist die Polarität des bereitgestellten gesamten differenziellen Rückkopplungsstroms in einer Richtung derart, dass das ADC-Fehlersignal über der integrierenden Eingangsstufenkapazität 210 reduziert wird.
-
Die dargestellte Bit-Zelle des SSCS-DAC 220 ist typisch für alle angegebenen Bit-Zellen und enthält eine speisende Stormeinheit 221, eine ableitende Stromeinheit 222, ein Strom speisendes Schalterpaar Q1a, Q1b und ein Strom ableitendes Schalterpaar Q2a, Q2b, die in der gezeigten Weise angeschlossen sind. Die speisenden und ableitenden Stromeinheiten 221, 222 sind ausgeglichen bzw. symmetrisch, um im Wesentlichen gleiche Ruheströme durch die Zweigschalter Q1a, Q2a und Q1b, Q2b zu liefern. In dieser Implementierung unterbrechen die digitalen Rückkopplungsbefehle diese Symmetrie, um einen differenziellen Zellenkopplungsstrom in einer Richtung bereitzustellen, um die Wirkung einer Eingangsspannung zu reduzieren, wenn dies erforderlich ist.
-
In dem Beispiel aus 2 ist das Strom steuernde Schalterpaar Q1a, Q2b geschlossen und das Strom steuernde Schalterpaar Q1b, Q2a ist offen. Dieser Zustand stellt zumindest einen Teil der gesamten positiven und negativen Rückkopplungsströme Ifb-p, Ifb-n in einer Richtung bereit, so dass ein ADC-Fehlersignal reduziert wird, das durch entsprechende differenzielle Antworteingangsströme Iin-p, Iin-n initiiert wurde. Selbstverständlich entsprechen die positiven und negativen Zellenrückkopplungsströme Ifb-p, Ifb-n einem Gesamtstrom aus allen beitragenden Bit-Zellen.
-
Es gibt andere Implementierungsstrategien, die im Zusammenhang mit dem SSCS-DAC 220 angewendet werden können. Diese Implementierungsstrategien umfassen eine Anordnung, in der jede Bit-Zelle stets einen Teil des gesamten positiven und negativen Rückkopplungsstroms Ifb-p, Ifb-n bereitstellt (d. h., ein Paar der Strom steuernden Schalterpaare Q1a, Q2b oder Q1b, Q2a ist stets in jeder Bit-Zelle geschlossen). In diesem Falle steuern die digitalen Rückkopplungsbefehle die Polarität jedes differenziellen Bit-Zellen-Rückkopplungsstroms derart, dass der gesamte Rückkopplungsstrom eine geeignete Größe und Richtung besitzt. Um eine Null-Rückkopplungsstrombedingung in jeder der obigen Implementierungen zu erhalten, steuern die digitalen Rückkopplungsbefehle die Bit-Zellen derart, dass die gesamten positiven und negativen Rückkopplungsströme Ifb-p, Ifb-n, die nur einer einzelnen Bit-Zelle entsprechen, die die Polarität wechselt, bereitstellen.
-
3 zeigt ein Diagramm einer Ausführungsform einer Einstellstruktur, die allgemein als 300 bezeichnet ist und gemäß den Prinzipien der vorliegenden Offenbarung aufgebaut ist. Die Einstellstruktur 300 umfasst eine Einstellschaltung 305 und einen 99C9-DAC 320, der mit einer Gleichtaktstufe 325 verbunden ist, wie sie in Ausführungsformen von zeitlich kontinuierlich arbeitenden Sigma-Delta-ADCs eingesetzt ist, die zuvor erläutert sind. Wie zuvor angemerkt ist, enthalten einige Ausführungsformen, die einen zeitlich kontinuierlich arbeitenden Sigma-Delta-ADC verwenden, einen Vorwärtssignalpfad mit einem Schleifenfilter und einem Quantisierer bzw. einer Quantisiereinheit und einen Rückkopplungspfad mit einem SSCS-DAC 320 und einer Gleichtaktstufe 325.
-
Der Schleifenfilter ist eine Kaskade aus Integratoren, die aus aktiven 1/RC-Blöcken oder Gm/C-Blöcken aufgebaut ist. In jedem dieser Fälle müssen Komponenteneffekte, die Prozess-, Spannungs- und Temperatur-(PVT)Schwankungen entsprechen und die den IC-Schaltungen innewohnen, überwunden werden, um Leistungsbeeinträchtigungen zu vermeiden, die auch Systeminstabilität beinhalten können. Dies kann erreicht werden, indem die Komponenten (beispielsweise R, C, Gm) eingestellt bzw. fein eingestellt werden. Im Falle eines Gm/C-Schleifenfilters besteht eine mögliche Realisierung darin, das Gm durch seine Versorgungsspannung einzustellen, um einen konstanten Gm/C-Wert sicherzustellen.
-
Ein Stromsteuer-DAC mit einem digitalen Eingangssignal „Tune” (in 3 gezeigt) stellt einen Ausgangsstrom (I) 306 bereit, der von einer Kopie Gm1 307 und Gm2 308 aufgenommen wird, so dass ΔV(Gm1 + Gm2) = I (wobei ΔV eine Kopie eines festen Bandlückenwerts ist). Eine Rückkopplungsschleife (nicht gezeigt) legt die Versorgungsspannung von Gm1 und Gm2 so fest, dass die vorhergehende Gleichheit sichergestellt ist.
-
Der DAC-Code „Tune” ist so festgelegt, dass die Frequenz eines auf der Kopie Gm/C basierenden Oszillators (nicht gezeigt) mit dem Sollwert für das Gm/C-Verhältnis übereinstimmt. Somit stellt die Verwendung eines kopierten Stroms 209 des Stroms (I) 306 für den Hauptrückkopplungs-DAC des Sigma-Delta-ADCs sicher, dass der Rückkopplungs-DAC-Strom der Eingangs-Gm des Sigma-Delta-ADCs folgt, wodurch die gesamte Transferfunktion des ADCs auf eine optimale Wahl festgelegt ist.
-
4 zeigt ein Flussdiagramm einer Ausführungsform eines Arbeitsverfahrens eines Sigma-Delta-ADCs, das allgemein als 400 bezeichnet ist, und das gemäß den Prinzipien der vorliegenden Offenbarung ausgeführt wird. Das Verfahren 400 beginnt mit einem Schritt 405, und in einem Schritt 410 wird ein analoger Eingangsstrom proportional zu einer analogen Eingangsspannung bereitgestellt. So dann wird in einem Schritt 415 ein analoges Fehlersignal erzeugt, das einer Differenz zwischen dem analogen Eingangsstrom und einem Rückkopplungsstrom entspricht. Generell ist das analoge Fehlersignal ausgewählt aus der Gruppe bestehend aus einem Einzelanschlussfehlersignal bzw. asymmetrischen Fehlersignal und einem differenziellen Fehlersignal. In einem Schritt 420 wird das analoge Fehlersignal verarbeitet, um ein digitales Ausgangssignal bereitzustellen, das der analogen Eingangsspannung entspricht.
-
In einem Schritt 425 wird ein Strom steuernder DAC mit sowohl speisender als auch ableitender Stromquelle bereitgestellt, wobei Ströme aus der speisenden und ableitenden Stromquelle steuerbar und angeschlossen sind, direkt den Rückkopplungsstrom auf Basis des digitalen Ausgangssignals bereitzustellen. In einer Ausführungsform umfasst der Strom steuernde DAC zumindest eine einzelne Strom steuernde Bit-Zelle, und eine Gesamtzahl an Strom steuernden Bit-Zellen beruht auf einer erforderlichen Auflösung des analogen Fehlersignals. In einer weiteren Ausführungsform enthält jede Strom steuernde Bit-Zelle ein Paar der speisenden und ableitenden Stromquellen und somit enthält entsprechend jede Strom steuernde Bit-Zelle ein Paar aus Strom steuernden Schaltern, die Strom aus der speisenden und ableitenden Stromquelle steuern, um zumindest einen Teil des Rückkopplungsstroms bereitzustellen.
-
In der dargestellten Ausführungsform wird in einem Schritt 430 ein Gleichtaktpotential für den Strom steuernden DAC beibehalten, wobei das Beibehalten des Gleichtaktpotentials unter Verwendung von vier invertierenden Transkonduktanzzellen erfolgt, die zum Beibehalten des Gleichtaktpotentials verbunden sind. Ferner wird in einem Schritt 435 in der dargestellten Ausführungsform eine Kalibriereinstellung zwischen dem analogen Eingangsstrom und dem Rückkopplungsstrom bereitgestellt, um Prozess-, Spannungs- und Temperaturschwankungen auszugleichen. In diesem Falle verwendet die Kalibriereinstellung eine Stromspiegelstruktur für die Kalibrierung zwischen dem analogen Eingangsstrom und dem Rückkopplungsstrom. Der Prozess 400 endet in einem Schritt 440.
-
Die vorliegende Erfindung umfasst die folgenden Konzepte:
- Konzept 1. Ein Sigma-Delta-Analog-Digital-Wandler, wobei der Wandler umfasst (i) eine Eingangstranskonduktanzstufe, die einen analogen Eingangsstrom proportional zu einer analogen Eingangsspannung bereitstellt; (ii) eine Stromsummierstufe, die ein analoges Fehlersignal erzeugt, das einer Differenz zwischen dem analogen Eingangsstrom und einem Rückkopplungsstrom entspricht; (iii) einen Vorwärtssignalpfad, der das analoge Fehlersignal verarbeitet, um ein digitales Ausgangssignal bereitzustellen, das der analogen Eingangsspannung entspricht; und (iv) einen Rückkopplungspfad, der einen Strom steuernden Digital-Analog-Wandler mit sowohl einer speisenden als auch einer ableitenden Stromquelle enthält, wobei von der speisenden und ableitenden Stromquelle bereitgestellte Ströme steuerbar und angeschlossen sind, den Rückkopplungsstrom auf der Grundlage des digitalen Ausgangssignals direkt bereitzustellen.
- Konzept 2. Der Wandler wie beschrieben in Konzept 1, wobei der Strom steuernde Digital-Analog-Wandler mindestens eine Strom steuernde Bit-Zelle enthält.
- Konzept 3. Der Wandler wie beschrieben in Konzept 2, wobei eine Gesamtzahl an Strom steuernden Bit-Zellen auf einer Auflösung des analogen Fehlersignals beruht.
- Konzept 4. Der Wandler wie beschrieben in Konzept 2, wobei jede Strom steuernde Bit-Zelle ein Paar aus speisender und ableitender Stromquelle enthält.
- Konzept 5. Der Wandler wie beschrieben in Konzept 2, wobei jede Strom steuernde Bit-Zelle ein Paar aus Strom steuernden Schaltern enthält, die Ströme aus der speisenden und ableitenden Stromquelle steuern, so dass mindestens ein Teil des Rückkopplungsstroms bereitgestellt ist.
- Konzept 6. Der Wandler wie beschreiben in einem der Konzepte 1–5, wobei das analoge Fehlersignal ausgewählt ist aus der Gruppe bestehend aus: einem asymmetrischen Fehlersignal; und einem differenziellen Fehlersignal.
- Konzept 7. Der Wandler wie beschrieben in einem der Konzepte 1–6, der ferner eine Gleichtaktstufe in dem Rückkopplungspfad enthält, die ein Gleichtaktpotential für den Strom steuernden Digital-Analog-Wandler beibehält.
- Konzept 8. Der Wandler wie beschrieben in Konzept 7, wobei die Gleichtaktstufe vier invertierende Transkonduktanzzellen verwendet, die zur Beibehaltung des Gleichtaktpotentials angeschlossen sind.
- Konzept 9. Der Wandler wie beschrieben in einem der Konzepte 1–8, der ferner eine Einstellschaltung umfasst, die eine Stromkalibrierung zwischen der Eingangstranskonduktanzstufe und der speisenden und der ableitenden Stromquelle des Strom steuernden Digital-Analog-Wandlers zur Überwindung von Prozess-, Spannungs- und Temperaturschwankungen bereitstellt.
- Konzept 10. Der Wandler wie beschrieben in Konzept 9, wobei die Stromkalibrierung eine Stromspiegelstruktur zwischen der Eingangstranskonduktanzstufe und der speisenden und ableitenden Stromquelle des Strom steuernden Digital-Analog-Wandlers verwendet.
- Konzept 11. Ein Arbeitsverfahren eines Sigma-Delta-Analog-Digital-Wandlers, wobei das Verfahren umfasst (i) Bereitstellen eines analogen Eingangsstroms, der proportional ist zu einer analogen Eingangsspannung; (ii) Erzeugen eines analogen Fehlersignals, das einer Differenz zwischen dem analogen Eingangsstrom und einem Rückkopplungsstrom entspricht; (iii) Verarbeiten des analogen Fehlersignals, um ein digitales Ausgangssignal bereitzustellen, das der analogen Eingangsspannung entspricht; und (iv) Bereitstellen eines Strom steuernden Digital-Analog-Wandlers mit sowohl speisender als auch ableitender Stromquelle, wobei Ströme aus der speisenden und ableitenden Stromquelle steuerbar und angeschlossen sind, direkt den Rückkopplungsstrom auf der Grundlage des digitalen Ausgangssignals bereitzustellen.
- Konzept 12. Das Verfahren wie beschrieben in Konzept 11, wobei der Strom steuernde Digital-Analog-Wandler mindestens eine Strom steuernde Bit-Zelle enthält.
- Konzept 13. Das Verfahren wie beschrieben in Konzept 12, wobei eine Gesamtzahl an Strom steuernden Bit-Zellen auf einer Auflösung des analogen Fehlersignals beruht.
- Konzept 14. Das Verfahren wie beschrieben in Konzept 12, wobei jede Strom steuernde Bit-Zelle ein Paar aus speisender und ableitender Stromquelle umfasst.
- Konzept 15. Das Verfahren wie beschrieben in Konzept 12, wobei jede Strom steuernde Bit-Zelle ein Paar aus Strom steuernden Schaltern enthält, die Ströme aus der speisenden und ableitenden Stromquelle steuern, um mindestens einen Teil des Rückkopplungsstroms bereitzustellen.
- Konzept 16. Das Verfahren wie beschrieben in einem der Konzepte 11–15, wobei das analoge Fehlersignal ausgewählt ist aus der Gruppe bestehend aus: einem asymmetrischen Fehlersignal; und einem differenziellen Fehlersignal.
- Konzept 17. Das Verfahren wie beschrieben in einem der Konzepte 11–16, das ferner Beibehalten eines Gleichtaktpotentials für den Strom steuernden Digital-Analog-Wandler umfasst.
- Konzept 18. Das Verfahren wie beschrieben in Konzept 17, wobei Beibehalten des Gleichtaktpotentials unter Verwendung von vier invertierenden Transkonduktanzzellen erfolgt, die angeschlossen sind, das Gleichtaktpotential zu bewahren.
- Konzept 19. Das Verfahren wie beschrieben in einem der Konzepte 11–18, das ferner Bereitstellen einer Kalibriereinstellung zwischen dem analogen Eingangsstrom und dem Rückkopplungsstrom enthält, um Prozess-, Spannungs- und Temperaturschwankungen zu überwinden.
- Konzept 20. Das Verfahren wie beschrieben in Konzept 19, wobei die Kalibriereinstellung eine Stromspiegelstruktur für die Kalibrierung zwischen dem analogen Eingangsstrom und dem Rückkopplungsstrom verwendet.
-
Obwohl das hierin offenbarte Verfahren mit Bezug zu speziellen Schritten beschrieben und gezeigt ist, die in einer speziellen Reihenfolge ausgeführt werden, ist zu beachten, dass diese Schritte kombiniert, unterteilt oder umgeordnet werden können, um ein äquivalentes Verfahren zu bilden, ohne dabei von den Lehren der vorliegenden Offenbarung abzuweichen. Sofern folglich dies nicht speziell hierin angegeben ist, sind die Reihenfolge oder die Gruppierung der Schritte keine Beschränkung der vorliegenden Offenbarung.
-
Der Fachmann, für den diese Anmeldung gedacht ist, erkennt, dass andere und weitere Hinzufügungen und Löschungen, Ersetzungen und Modifizierungen an den beschriebenen Ausführungsformen vorgenommen werden können.
