TW201444300A - 具改良的回饋之三角積分類比數位轉換器 - Google Patents

具改良的回饋之三角積分類比數位轉換器 Download PDF

Info

Publication number
TW201444300A
TW201444300A TW102130573A TW102130573A TW201444300A TW 201444300 A TW201444300 A TW 201444300A TW 102130573 A TW102130573 A TW 102130573A TW 102130573 A TW102130573 A TW 102130573A TW 201444300 A TW201444300 A TW 201444300A
Authority
TW
Taiwan
Prior art keywords
current
analog
converter
feedback
input
Prior art date
Application number
TW102130573A
Other languages
English (en)
Other versions
TWI547105B (zh
Inventor
Paul Fontaine
Abdellatif Bellaouar
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of TW201444300A publication Critical patent/TW201444300A/zh
Application granted granted Critical
Publication of TWI547105B publication Critical patent/TWI547105B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種三角積分類比數位轉換器包含提供與一類比輸入電壓成比例之一類比輸入電流的一輸入互導級，以及產生對應類比輸入電流及一回饋電流間之差異的一類比錯誤信號的一電流加總級。三角積分類比數位轉換器也包含一順向信號路徑，其處理類比錯誤信號以提供對應類比輸入電壓的一數位輸出信號。此外，三角積分類比數位轉換器包含一回饋路徑，其包含具有供源及積儲電流源的一電流引導數位類比轉換器，其中由供源及積儲電流源所提供的電流為可引導且連接以基於數位輸出信號而直接提供回饋電流。亦提供三角積分類比數位轉換器操作方法。

Description

具改良的回饋之三角積分類比數位轉換器 【相關申請案】
本申請案係主張美國專利申請案案號13/891,974之優先權，其由Fontaine等人於2013年5月10日提出申請，標題為「具改良的回饋之三角積分類比數位轉換器(Sigma-Delta Analog to Digital Converter with Improved Feedback)」，與本申請案共同讓與且併入本文作為參考。
本發明一般係有關類比數位轉換，特別是關於連續時間三角積分類比數位轉換器及三角積分類比數位轉換器操作方法。
基於三角積分操作原理的類比數位轉換器(ADC)需要至少一個回饋數位類比轉換器(DAC)，其用以消除多數的ADC輸入信號。此DAC為ADC最關鍵的部份，因為其輸出雜訊(其直接傳到ADC輸入)通常主導ADC的信號雜訊比(SNR)。此外，與ADC輸入級的任何不匹配通常將產生增益錯誤。
互導(Gm)通常可定義為由於對應控制輸入電壓中之一改變所造成之輸出電流中之一改變的比例。高速三角積分ADCs通常依賴連續時 間實施，其中互導-電容(Gm/C)積分器為針對低電壓及低雜訊限制設計的常見解決方案。然而，Gm胞的輸出雜訊由其靜偏壓電流所主導，而輸出信號相依電流為偏壓電流的一小部份。
使用由來自DAC的輸出電壓所驅動之Gm胞來實施主要ADC回饋是普遍且簡單的解決方案。相同類型的Gm胞可用於輸入級及回饋DAC，以確保由不匹配所引起之最小的增益錯誤。然而，此方法會有較高的Gm靜電流數值，並因此有較高的輸入雜訊數值。
本發明具體實施例提供一種三角積分類比數位轉換器及三角積分類比數位轉換器操作方法。
在一具體實施例中，三角積分類比數位轉換器包含提供與一類比輸入電壓成比例之一類比輸入電流的一輸入互導級，以及產生對應類比輸入電流及一回饋電流間之差異的一類比錯誤信號的一電流加總級。三角積分類比數位轉換器也包含一順向信號路徑，其處理類比錯誤信號以提供對應類比輸入電壓的一數位輸出信號。此外，三角積分類比數位轉換器包含一回饋路徑，其包含具有供源及積儲電流源的一電流引導數位類比轉換器，其中由供源及積儲電流源所提供的電流為可引導且連接以基於數位輸出信號而直接提供回饋電流。
在另一態樣中，本發明提供三角積分類比數位轉換器操作方法。方法包含提供與一類比輸入電壓成比例之一類比輸入電流，並產生對應類比輸入電流及一回饋電流間之差異的一類比錯誤信號。方法也包含 處理類比錯誤信號以提供對應類比輸入電壓的一數位輸出信號。方法更包含提供具有供源及積儲電流源的一電流引導數位類比轉換器，其中來自供源及積儲電流源的電流為可引導且連接以基於數位輸出信號而直接提供回饋電流。
前文已概述了本發明較佳及替代的特徵，使熟此技藝者可對以下的本發明詳細說明有較佳的理解。本發明另外的特徵將於下文中描述，其形成本發明申請專利範圍的主體。熟此技藝者將理解到，其可輕易地使用所揭露的概念及特定具體實施例作為設計或修改其他結構以實現與本發明相同目的之基礎。
100‧‧‧類比數位轉換器
105‧‧‧輸入加總接點
106‧‧‧正輸入
108‧‧‧負輸入
110‧‧‧積分濾波器
115‧‧‧比較器
116‧‧‧數位回饋控制
120‧‧‧數位類比轉換器
200‧‧‧類比數位轉換器前端
205‧‧‧輸入Gm級
206P‧‧‧正差動電壓輸入
206N‧‧‧負差動電壓輸入
210‧‧‧輸入級積分電容
212CM‧‧‧共同模式路徑
212P‧‧‧正信號路徑
212N‧‧‧負信號路徑
214P‧‧‧正電流加總節點
214N‧‧‧負電流加總節點
215‧‧‧類比數位轉換器回饋
220‧‧‧供源及積儲電流引導數位類比轉換器
221‧‧‧供源電流單元
222‧‧‧積儲電流單元
225‧‧‧共同模式級
228P‧‧‧正差動電壓輸出
228N‧‧‧負差動電壓輸出
300‧‧‧調諧結構
305‧‧‧調諧電路
306‧‧‧電流
307‧‧‧Gm1
308‧‧‧Gm2
309‧‧‧複製電流
320‧‧‧供源及積儲電流引導數位類比轉換器
325‧‧‧共同模式級
400‧‧‧方法
現在將參照以下描述並連同所附隨圖式，其中：圖1描述根據本發明原理所建構之基於三角積分轉換原理的ADC的方塊圖；圖2描述根據本發明原理所建構之ADC前端之具體實施例的另一示意圖；圖3描述根據本發明原理所建構之調諧結構之具體實施例的示意圖；以及圖4描述根據本發明原理所實現之三角積分ADC操作方法之具體實施例的流程圖。
本發明具體實施例利用一電流引導DAC，其使用供源及積儲電流源兩者(即供源及積儲電流引導(SSCS)DAC)，相較於傳統的解決方案可降低靜電流及雜訊的區域。此外，控制迴圈將輸入Gm胞的互導(Gm)鎖定在一目標值，其藉由迫使其輸出電流等於一參考電流。此參考電流的複製係用以偏壓SSCS DAC，藉此而確保在製程、電壓及溫度變異中有不變的增益。
圖1描述根據本發明原理所建構之基於三角積分轉換原理的ADC(通常標示為100)的方塊圖。ADC 100的方塊圖為簡化表示，其意圖作為本發明具體實施例的一般性表示並為其提供一般性的架構。本發明具體實施例可建構以涵蓋單一輸入信號或差動輸入信號對。ADC 100包含輸入加總接點(ISG)105、積分濾波器(迴圈濾波器)110、比較器(量化器)115及DAC 120。
ADC輸入類比電壓係施加至ISG 150的正輸入106，且來自DAC 120的對應類比回饋電壓係提供至ISG 105的負輸入108，使得類比錯誤信號被施加到積分濾波器110的輸入。迴圈濾波器110為積分器的一串列，其可從主動1/RC區塊或Gm/C區塊實施。
圖2描述根據本發明原理所建構之ADC前端(通常標示為200)之具體實施例的另一示意圖。ADC前端200為具有正(P)及負(N)信號路徑(其對應一差動信號)之三角積分ADC之差動具體實施例的表示，其在共同模式電壓附近平衡。
ADC前端200為結合由圖1之輸入加總接點105、積分濾波器110的第一級及DAC 120所表示之功能的本發明具體實施例。ADC前端200 包含輸入Gm級205，其具有差動電壓輸入206P、206N及連接至正及負信號路徑212P、212N的對應差動反應電流。
前端200也包含對應積分濾波器之第一級的輸入級積分電容210，如一般性地顯示於圖1。本文中，積分電容210操作為用於輸入及回饋相關電流的加總元件，且由第一及第二電容C1a、C1b組成，其分別連接於正及負信號路徑212P、212N與具有共同模式電位之共同模式路徑212M之間。操作上，輸入及回饋相關電流為不同相且使用正及負電流加總節點214P、214N以提供跨越輸入級積分電容210的ADC錯誤信號。
前端200更包含ADC回饋215，其具有耦合至共同模式級225的供源及積儲電流引導(SSCS)DAC 220。SSCS DAC 220一般可由位元胞族所組成(例如圖2所示的三個溫度計位元胞，其表示兩個二元位元DAC)。當然，在其他範例中，SSCS DAC 220可僅由指示一個二元位元DAC的一溫度計位元胞組成、或可包含表示三個二元位元DAC的七個溫度計位元胞。
SSCS DAC 220的優點包含低功率(無DC偏壓，只有回饋電流)、低雜訊(較少的雜訊貢獻者)小共同模式微擾(比小的Gm胞更佳的P/N匹配)、較少的量化雜訊重疊(較大的輸出阻抗)及最小的超額延遲。
無論如何，組合的正(P)及負(N)差動電壓輸出228P、228N表示SSCS DAC 220的所有位元胞到共同模式級225及正及負信號路徑212P、212N的平行連接。共同模式級225包含如圖示連接的四個反相Gm級，並維持差動電壓輸出228P、228N集中於共同模式電位附近，因為錯誤電壓在輸入級積分電容210上變化。
在一具體實施例中，SSCS DAC 220位元胞每一個的加權為 相同，其中當位元胞由數位回饋指令啟動，相同的位元胞差動回饋電流係提供至SSCS DAC 220的總差動回饋電流。當位元胞未啟動，其維持在「內部電流-平衡模式」且實質上對SSCS DAC 220的總差動回饋電流沒有貢獻。此動作控制總差動回饋電流的大小。當然，所提供之總差動回饋電流的極性係在降低跨越輸入級積分電容210之ADC錯誤信號的方向中。
所述的SSCS DAC 220的位元胞通常有所有的指示位元胞且包含供源電流單元221、積儲電流單元222、電流供源開關對Q1a、Q1b及電流積儲開關對Q2a、Q2b，如圖所示連接。供源及積儲電流單元221、222係平衡以經由支路開關Q1a、Q2a、及Q1b、Q2b提供實質相同的靜電流。在此實施中，當需要時，數位回饋指令打斷此平衡以在一方向中提供差動胞回饋電流，以降低輸入電壓的影響。
在圖2的範例中，電流引導開關對Q1a、Q2b關閉且電流引導開關對Q1b、Q2a開啟。此狀況提供總正及負回饋電流Ifb-p、Ifb-n的至少一部分於一方向中，以降低由對應的差動反應輸入電流Iin-p、Iin-n所激起的ADC錯誤信號。當然，正及負胞回饋電流Ifb-p、Ifb-n對應來自所有貢獻的位元胞的總電流。
有其他的實施策略可與SSCS DAC 220使用。這些實施策略包含一安排，其中每一位元胞始終提供總正及負回饋電流Ifb-p、Ifb-n的一部分(亦即，在每一位元胞中，一對電流引導開關對Q1a、Q2b或Q1b、Q2a始終為關閉)。在此情況中，數位回饋指令控制每一位元胞差動回饋電流的極性，使得總回饋電流具有適當的大小及方向。為表示在任一上述實施中之零回饋電流條件，數位回饋指令控制位元胞以提供僅對應到改變極性之 一位元胞的總正及負回饋電流Ifb-p、Ifb-n。
圖3描述根據本發明原理所建構之調諧結構(通常標示為300)之具體實施例的示意圖。調諧結構300包含調諧電路305及連接至共同模式級325的SSCS DAC 320，其可用於前述之連續時間三角積分ADCs的具體實施例中。如前述，使用連續時間三角積分ADC的某些具體實施例包含具有迴圈濾波器及量化器的一順向信號路徑及具有SSCS DAC 320及共同模式級325的一回饋路徑。
迴圈濾波器為從主動1/RC區塊或Gm/C區塊實施之積分器的一串列。在任一這些情況中，IC電路所固有之對應製程、電壓及溫度(PVT)變異之組件效應將需要被克服以避免效能退化，其可包含系統不穩定。這可藉由修改或調整組件(如R、C、Gm)而達成。在Gm/C迴圈濾波器的情況中，可能的實施為經由Gm的供應電壓來調整Gm以確保不變的Gm/C值。
具有數位輸入信號「調諧」的電流引導DAC(顯示於圖3)提供輸出電流(I)306，其由複製Gm1 307及Gm2 308所吸收，使得△V(Gm1+Gm2)=I(其中△V為固定頻帶間隙值的複製)。回饋迴圈(圖未示)推動Gm1及Gm2的供應電壓以確保先前的同等性。
DAC程式碼「調諧」係設定使得基於振盪器(圖未示)的複製Gm/C的頻率匹配Gm/C比率的目標值。因此，針對三角積分ADC的主要回饋DAC使用電流(I)306的複製電流309將確保回饋DAC電流將追蹤三角積分ADC的輸入gm，其將ADC的整體轉移函數固定為最佳選擇。
圖4描述根據本發明原理所實現之三角積分ADC操作方法(通常標示為400)之具體實施例的流程圖。方法400開始於步驟405，且在步 驟410中，提供與一類比輸入電壓成比例的一類比輸入電流。接著，在步驟415中，產生對應類比輸入電流及一回饋電流間之差異的一類比錯誤信號。一般來說，類比錯誤信號係從由單端錯誤信號及差動錯誤信號所組成之群組選出。在步驟420中，處理類比錯誤信號以提供對應類比輸入電壓的數位輸出信號。
在步驟425中，提供具有供源及積儲電流源的一電流引導DAC，其中來自供源及積儲電流源的電流為可引導且連接以基於數位輸出信號而直接提供回饋電流。在一具體實施例中，電流引導DAC包含至少一電流引導位元胞，且電流引導位元胞的總量係基於類比錯誤信號的所需解析度。在另一具體實施例中，每一電流引導位元胞包含一對供源及積儲電流源，且相應地，每一電流引導位元胞包含一對電流引導開關，其導向來自供源及積儲電流源的電流以提供至少一部分的回饋電流。
在所述具體實施例中，在步驟430中，維持電流引導DAC的一共同模式電位，其中維持共同模式電位係使用四個反相的互導胞，其係連接以維持共同模式電位。此外，在所述具體實施例中，在步驟435，提供類比輸入電流與回饋電流之間的校正調諧，以克服製程、電壓及溫度變異。本文中，校正調諧使用電流鏡結構，供類比輸入電流與回饋電流之間的校正。程序400結束於步驟440。
雖然本文所述方法已參照以特定順序施行的特定步驟而描述及顯示，但將理解到，這些步驟可結合、細分、或重新排序以形成一等效方法而不會偏離本發明的教示。因此，除非本文有明確指出，步驟的順序或編組並非本發明的限制。
熟習本申請案相關技藝者將理解到，可對所述具體實施例做出其他或更多添加、刪減、替換或修改。
100‧‧‧類比數位轉換器
105‧‧‧輸入加總接點
106‧‧‧正輸入
108‧‧‧負輸入
110‧‧‧積分濾波器
115‧‧‧比較器
116‧‧‧數位回饋控制
120‧‧‧數位類比轉換器

Claims (10)

  1. 一種三角積分類比數位轉換器，包含：一輸入互導級，提供與一類比輸入電壓成比例的一類比輸入電流；一電流加總級，產生對應該類比輸入電流及一回饋電流間之一差異的一類比錯誤信號；一順向信號路徑，處理該類比錯誤信號以提供對應該類比輸入電壓的一數位輸出信號；以及一回饋路徑，包含具有供源及積儲電流源的一電流引導數位類比轉換器，其中由該供源及積儲電流源所提供的電流為可引導且連接以基於該數位輸出信號而直接提供該回饋電流。
  2. 如申請專利範圍第1項所述之轉換器，其中該電流引導數位類比轉換器包含至少一電流引導位元胞。
  3. 如申請專利範圍第2項所述之轉換器，其中電流引導位元胞的總量係基於該類比錯誤信號的一解析度。
  4. 如申請專利範圍第2項所述之轉換器，其中每一電流引導位元胞包含一對該供源及積儲電流源。
  5. 如申請專利範圍第2項所述之轉換器，其中每一電流引導位元胞包含一對電流引導開關，其導向來自該供源及積儲電流源的電流以提供至少一部分的該回饋電流。
  6. 如申請專利範圍第1項所述之轉換器，其中該類比錯誤信號係選自由以下所組成之群組：一單端錯誤信號；以及一差動錯誤信號。
  7. 如申請專利範圍第1項所述之轉換器，更包含在該回饋路徑中的一共同模式級，其維持該電流引導數位類比轉換器的一共同模式電位。
  8. 如申請專利範圍第7項所述之轉換器，其中該共同模式級使用四個反相互導胞，其係連接以維持該共同模式電位。
  9. 如申請專利範圍第1項所述之轉換器，更包含一調諧電路，其提供該輸入互導級與該電流引導數位類比轉換器之該供源及積儲電流源之間的一電流校正，以克服製程、電壓及溫度變異。
  10. 如申請專利範圍第9項所述之轉換器，其中該電流校正在該輸入互導級與該電流引導數位類比轉換器之該供源及積儲電流源之間使用一電流鏡結構。
TW102130573A 2013-05-10 2013-08-27 具改良的回饋之三角積分類比數位轉換器 TWI547105B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/891,974 US8842030B1 (en) 2013-05-10 2013-05-10 Sigma-delta analog to digital converter with improved feedback

Publications (2)

Publication Number Publication Date
TW201444300A true TW201444300A (zh) 2014-11-16
TWI547105B TWI547105B (zh) 2016-08-21

Family

ID=51541587

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102130573A TWI547105B (zh) 2013-05-10 2013-08-27 具改良的回饋之三角積分類比數位轉換器

Country Status (4)

Country Link
US (1) US8842030B1 (zh)
CN (1) CN104143980B (zh)
DE (1) DE102013013193B4 (zh)
TW (1) TWI547105B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484950B1 (en) 2014-10-27 2016-11-01 Arrowhead Center, Inc. Hardware efficient digital signal processing for on-the-fly delta sigma bit stream linear operator and compressor circuits
US9590590B2 (en) * 2014-11-10 2017-03-07 Analog Devices Global Delta-sigma modulator having transconductor network for dynamically tuning loop filter coefficients
US9729164B2 (en) * 2015-08-14 2017-08-08 Cirrus Logic, Inc. Dual processing paths for differential mode and common mode signals for an adaptable analog-to-digital converter (ADC) topology
WO2018163679A1 (ja) * 2017-03-08 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 アナログ－デジタル変換器、固体撮像素子、及び、電子機器
US10298245B1 (en) 2018-03-16 2019-05-21 Synaptics Incorporated Audio analog-to-digital converter systems and methods
EP3661060A1 (en) * 2018-11-27 2020-06-03 ams AG Sigma-delta analog-to-digital converter and sensor arrangements including the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9710658D0 (en) * 1997-05-24 1997-07-16 Philips Electronics Nv Digital to analogue and analogue to digital converters
US6605935B2 (en) * 2001-03-21 2003-08-12 Telefonaktiebolaget L M Ericsson (Publ) Linear fast-locking digital phase detector
US6714886B2 (en) * 2002-02-13 2004-03-30 Eric C. Sung System and method of DC calibration of amplifiers
DE10342057B4 (de) 2003-09-11 2005-10-20 Infineon Technologies Ag Halbleiter-Schaltungsanordnung und Continuous-Time-Sigma-Delta-Modulatorschaltung
US7009541B1 (en) * 2004-10-21 2006-03-07 Analog Devices, Inc. Input common-mode voltage feedback circuit for continuous-time sigma-delta analog-to-digital converter
GB0428114D0 (en) * 2004-12-22 2005-01-26 Univ Westminster Technique and method for suppressing clock-jitter in continuous-time delta-sigma modulators
JP4181188B2 (ja) * 2006-06-28 2008-11-12 株式会社東芝 Ａ／ｄ変換器、信号処理装置、受信装置
FI20075299A0 (fi) * 2007-04-30 2007-04-30 Nokia Corp A/D-muuntimen ja vastaanottimen suorituskyvyn parantaminen
US7714757B2 (en) * 2007-09-26 2010-05-11 Medtronic, Inc. Chopper-stabilized analog-to-digital converter
CN103299549B (zh) 2010-12-03 2016-11-09 马维尔国际贸易有限公司 具有降噪反馈通路的模数转换器
US8493251B2 (en) 2011-07-28 2013-07-23 Fujitsu Semiconductor Limited Self-calibrated DAC with reduced glitch mapping
US8384575B1 (en) * 2011-08-15 2013-02-26 Freescale Semiconductor, Inc. Configurable continuous time sigma delta analog-to-digital converter
US8493151B2 (en) * 2011-10-10 2013-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for programmable gain control useful with digital to analog converter
US8766835B2 (en) * 2012-02-20 2014-07-01 Texas Instruments Incorporated Sigma delta ADC with current mode mixer input

Also Published As

Publication number Publication date
CN104143980A (zh) 2014-11-12
CN104143980B (zh) 2017-09-12
DE102013013193B4 (de) 2015-03-12
TWI547105B (zh) 2016-08-21
US8842030B1 (en) 2014-09-23
DE102013013193A1 (de) 2014-11-13

Similar Documents

Publication Publication Date Title
TWI547105B (zh) 具改良的回饋之三角積分類比數位轉換器
US20110254718A1 (en) Integrator and delta-sigma modulator including the same
US8760331B2 (en) Continuous time delta sigma converter having a VCO based quantizer
US8018365B1 (en) Continuous-time delta-sigma ADC with compact structure
US8319674B2 (en) Compensation of loop-delay quantizer in continuous-time and hybrid sigma-delta analog-to-digital modulators
Leow et al. A 1 V 103 dB 3rd-order audio continuous-time $\Delta\sigma $ ADC with enhanced noise shaping in 65 nm CMOS
US9077356B2 (en) MDAC with differential current cancellation
US9065477B2 (en) Linear and DC-accurate frontend DAC and input structure
US7009541B1 (en) Input common-mode voltage feedback circuit for continuous-time sigma-delta analog-to-digital converter
US9065476B2 (en) Two adjacent bit values switching current source between three paths
US10439633B2 (en) Sigma delta modulator, integrated circuit and method therefor
US11876539B2 (en) Current to digital converter circuit, optical front end circuit, computed tomography apparatus and method
US8441384B2 (en) Switched-capacitor circuit with low signal degradation
Pochet et al. A 4.4 μW 2.5 kHz-BW 92.1 dB-SNDR 3 rd-Order VCO-Based ADC With Pseudo Virtual Ground Feedforward Linearization
KR20190109283A (ko) 오디오 아날로그-투-디지털 변환기 시스템 및 방법
Saalfeld et al. A 2.3 mW quadrature bandpass continuous-time ΔΣ modulator with reconfigurable quantizer
Cho A 92-dB DR, 24.3-mW, 1.25-MHz BW sigma–delta modulator using dynamically biased op amp sharing
US8519873B2 (en) Correcting for non-linearities in a continuous-time sigma-delta modulator
Marker-Villumsen et al. Low power continuous-time delta-sigma ADC with current output DAC
JP2017152761A (ja) 比較器およびデルタシグマ変調回路
Kauffman et al. A DAC cell with improved ISI and noise performance using native switching for multi-bit CT Delta Sigma modulators
Prior et al. A switched current sigma delta modulator using a low distortion feedfoward topology
US20210126645A1 (en) Circuits and methods for reducing charge losses in switched capacitor analog to digital converters
US20240039554A1 (en) Error cancellation delta-sigma dac with an inverting amplifier-based filter
Wang et al. A High Energy Efficiency Discrete-Time Σ Δ Modulator Based on Floating Inverter Amplifier