DE102012215055A1 - Verfahren zur Herstellung einer Leistungshalbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Leistungshalbleiteranordnung Download PDF

Info

Publication number
DE102012215055A1
DE102012215055A1 DE102012215055A DE102012215055A DE102012215055A1 DE 102012215055 A1 DE102012215055 A1 DE 102012215055A1 DE 102012215055 A DE102012215055 A DE 102012215055A DE 102012215055 A DE102012215055 A DE 102012215055A DE 102012215055 A1 DE102012215055 A1 DE 102012215055A1
Authority
DE
Germany
Prior art keywords
upper metallization
metallization layer
contact pins
contact pin
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012215055A
Other languages
English (en)
Other versions
DE102012215055B4 (de
Inventor
Thilo Stolze
Guido Strotmann
Karsten Guth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012215055A1 publication Critical patent/DE102012215055A1/de
Application granted granted Critical
Publication of DE102012215055B4 publication Critical patent/DE102012215055B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85238—Applying energy for connecting using electric resistance welding, i.e. ohmic heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

Bei einem Verfahren zur Herstellung einer Leistungshalbleiteranordnung wird ein dielektrischer Isolationsträger (20) mit einer Oberseite (20t) und einer auf der Oberseite (20t) angeordneten oberen Metallisierungsschicht (21) bereitgestellt. Ebenso bereitgestellt werden ein Halbleiterchip (1) und wenigstens ein elektrisch leitender Kontaktpin (3), wobei jeder Kontaktpin (3) ein erstes Ende (31) und ein dem ersten Ende (31) entgegengesetztes zweites Ende (32) aufweist. Der Halbleiterchip (1) wird durch Sintern oder Diffusionslöten mit der oberen Metallisierungsschicht (21) verbunden. Zwischen dem ersten Ende (31) und der oberen Metallisierungsschicht (21) Material des Kontaktpins (3) in direkten physischen Kontakt mit dem Material der oberen Metallisierungsschicht (31) gebracht wird.

Description

  • TECHNISCHES GEBIET
  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Leistungshalbleiteranordnung.
  • HINTERGRUND
  • Bei vielen Leistungshalbleiteranordnungen werden die internen und externen Verbindungen der Anordnung unter Verwendung elektrisch leitender Kontaktpins realisiert. Allerdings ist das elektrische Verbinden derartiger Kontaktpins mit einem Schaltungsträger der Anordnung mühsam und erfordert oftmals Handarbeit. Bei der Herstellung einer Leistungshalbleitermodulbaugruppe stellen die Kosten der Baugruppe eine wesentliche Kennzahl für den kommerziellen Erfolg dar. Verbindungen vom Inneren des Moduls mit einer gedruckten Leiterplatte (PCB = printed circuit board), welche sich außerhalb des Moduls befindet, spielt hinsichtlich dieser Kosten eine wichtige Rolle. Daher ist das Pin-Hülse-Verfahren, wie es beispielsweise in US 6,483,128 B2 beschrieben ist und welches es ermöglicht, Pins überall auf dem Substrat automatisiert zu platzieren, gegenwärtig wesentlich für derartige Baugruppen. Bei den herkömmlichen Herstellungsverfahren werden wenigstens ein Halbleiterchip und wenigstens eine Hülse mittels eines Pick-and-Place-Verfahrens auf einer Lotpaste platziert, die auf eine Metallisierung eines Substrats aufgetragen ist. Nachfolgend werden der wenigstens eine Halbleiterchip und die wenigstens eine Hülse in einem gemeinsamen Lötschritt, in dem das Lot zuerst geschmolzen und dann unter seinen Schmelzpunkt abgekühlt wird, an die Metallisierung gelötet. Danach werden Pins in die angelöteten Hülsen eingesetzt. Allerdings sind neue Verbindungstechniken wie Sintern oder Diffusionslöten, welche für die Verbindung von Halbleiterchips mit der Metallisierung des Substrats viele Vorteile bieten, für das Verbinden von Hülsen mit der Metallisierung eines Substrats nicht interessant, da die Hülsen aufgrund der für das Sintern erforderlichen hohen Drücke zerquetscht werden können, bzw. da beim Diffusionslöten üblicherweise keine Lotpaste verwendet wird. Die weitere Verwendung der bekannten Hülsen würde es daher erfordern, eine Lotpaste selektiv nach der Chipmontage aufzutragen und einen zweiten Lötschritt vorzusehen, was jedoch als zu teuer angesehen wird. Daher besteht ein Bedarf für ein verbessertes Verfahren zur Herstellung einer Leistungshalbleiteranordnung.
  • ÜBERBLICK
  • Gemäß einem Ausführungsbeispiel zur Herstellung einer Leistungshalbleiteranordnung wird ein dielektrischer Isolationsträger bereitgestellt, der eine ebene Oberseite aufweist, sowie eine oberseitige Metallisierungsschicht, die auf der ebenen Oberseite angeordnet ist. Auch werden wenigstens ein Halbleiterchip bereitgestellt, sowie eine Anzahl von N ≥ 1 elektrisch leitender Kontaktpins, von denen ein jeder ein erstes Ende und ein dem ersten Ende entgegengesetztes zweites Ende aufweist.
  • Der Halbleiterchip und die oberseitige Metallisierungsschicht werden mittels einer Verbindungsschicht verbunden, die zwischen dem Halbleiterchip und der oberseitigen Metallisierungsschicht angeordnet ist, wobei die Verbindungsschicht durch Diffusionslöten oder durch Sintern hergestellt wird. Für jeden der Kontaktpins ist zwischen dem ersten Ende des Kontaktpins und der oberseitigen Metallisierungsschicht eine elektrisch leitende Verbindung ausgebildet, bei der ein elektrisch leitendes Verbindungsmaterial des Kontaktpins in direktem physischen Kontakt mit dem Material der oberseitigen Metallisierungsschicht steht.
  • Gemäß einer weiteren Ausgestaltung eines Verfahrens zur Herstellung einer Leistungshalbleiteranordnung werden eine Anzahl von Kontaktpins nacheinander mit einer oberseitigen Metallisierung eines Schaltungsträgers verbunden. Das Verfahren umfasst:
    • (a) Bereitstellen eines Halbleiterchips;
    • (b) Bereitstellen eines dielektrischen Isolationsträgers mit einer Oberseite und einer auf der Oberseite angeordneten oberseitigen Metallisierungsschicht;
    • (c) Verbinden des Halbleiterchips und der oberseitigen Metallisierungsschicht durch eine Verbindungsschicht, welche zwischen dem Halbleiterchip und der oberseitigen Metallisierungsschicht angeordnet ist, wobei die Verbindungsschicht durch Diffusionslöten oder Sintern hergestellt ist;
    • (d) Bereitstellen eines Kontaktpinreservoirs, das dazu ausgebildet ist, eine Anzahl von Kontaktpins bereitzustellen, wobei ein jeder der Kontaktpins ein erstes Ende und ein dem ersten Ende entgegengesetztes zweites Ende aufweist; und
    • (e) für einen jeden der Anzahl von Kontaktpins des Kontaktpinreservoirs: Herstellen einer elektrisch leitenden Verbindung zwischen der oberseitigen Metallisierungsschicht und dem ersten Ende des betreffenden Kontaktpins, indem ein elektrisch leitendes Verbindungsmaterial des Kontaktpins in direkten physischen Kontakt mit dem Material der oberseitigen Metallisierungsschicht gebracht wird.
  • Bei den Verfahren gemäß der vorliegenden Erfindung kann die Reihenfolge der einzelnen Verfahrensschritte beliebig gewählt werden, sofern nicht ausdrücklich etwas anderes erwähnt ist oder sofern nicht ein bestimmter Verfahrensschritt erfordert, dass ein anderer Verfahrensschritt vor diesem bestimmten Verfahrensschritt ausgeführt wird.
  • Durch das Studium der nachfolgenden ausführlichen Beschreibung und durch die Betrachtung der begleitenden Figuren wird der Fachmann weitere zusätzliche Merkmale und Vorteile der Erfindung erkennen.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die Erfindung kann unter Berücksichtigung der folgenden Zeichnungen und deren Beschreibungen besser verstanden werden. Die in den Figuren gezeigten Komponenten sind nicht notwendigerweise maßstäblich dargestellt, vielmehr wurde Wert darauf gelegte, die Prinzipien der Erfindung zu veranschaulichen. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszeichen einander entsprechende Teile.
  • 1(A) zeigt einen Kontaktpin, der durch Strahlschweißen mit einer Metallisierung eines Schaltungsträgers verbunden wird.
  • 1(B) zeigt eine Seitenansicht eines Kontaktpins, der ein gerades erstes Ende aufweist.
  • 1(C) zeigt eine Seitenansicht eines Kontaktpins, der ein erstes Ende aufweist, welches als Flansch ausgebildet ist.
  • 2(A) zeigt einen Kontaktpin, der einen hohlen Schaft aufweist, sowie ein erstes Ende, welches durch Strahlschweißen mit einer Metallisierung eines Schaltungsträgers verbunden wird, wobei der Strahl durch den hohlen Schaft verläuft.
  • 2(B) zeigt einen Kontaktpin, der einen hohlen Schaft und ein gerades erstes Ende aufweist.
  • 2(C) zeigt einen Kontaktpin, der einen hohlen Schaft aufweist, sowie einen an seinem ersten Ende ausgebildeten inneren Flansch.
  • 2(D) zeigt einen Kontaktpin, der einen hohlen Schaft aufweist, der an seinem ersten Ende geschlossen ist.
  • 2(E) zeigt einen Kontaktpin, der einen hohlen Schaft mit einem integrierten Nadelloch (pin hole) aufweist, welches von dem ersten Ende beabstandet ist.
  • 3(A) zeigt das Reibschweißen von Kontaktpins an eine Metallisierung eines Schaltungsträgers.
  • 3(B) zeigt einen Kontaktpin mit einem geraden ersten Ende.
  • 3(C) zeigt einen Kontaktpin, der ein als Flansch ausgebildetes erstes Ende aufweist.
  • 3(D) zeigt einen Kontaktpin, der einen hohlen Schaft und ein gerades erstes Ende aufweist.
  • 3(E) zeigt einen Kontaktpin, der einen hohlen Schaft aufweist, sowie einen an seinem ersten Ende ausgebildeten Flansch.
  • 4 zeigt ein Verfahren, bei dem Kontaktpins durch lineares rotierendes Ultraschall-Reibschweißen an eine Metallisierung eines Schaltungsträgers geschweißt werden.
  • 5 zeigt ein Verfahren, bei dem eine Kontaktpin durch Widerstandschweißen mit einer Metallisierung eines Schaltungsträgers geschweißt wird.
  • 6(A) bis 6(E) zeigen verschiedene Schritte eines Ball-Bond-Verfahrens, bei dem das erste Ende eines Kontaktpins durch Ball-Bonden mit einer Metallisierung eines Schaltungsträgers verbunden wird.
  • 7(A) zeigt einen Kontaktpin, der ein erstes Ende sowie ein gerades zweites Ende aufweist, wobei das erste Ende durch Ball-Bonden mit einer Metallisierung eines Schaltungsträgers verbunden wird.
  • 7(B) zeigt einen Kontaktpin, der ein erstes Ende aufweist, ein gerades zweites Ende, sowie einen hohlen Schaft.
  • 7(C) zeigt einen Kontaktpin, der ein erstes Ende aufweist, welches durch Ball-Bonden mit einer Metallisierung eines Schaltungsträgers verbunden wird, und der ein gegabeltes zweites Ende aufweist.
  • 7(D) zeigt Kontaktpins, die ein erstes Ende aufweisen, welches jeweils durch Ball-Bonden mit einer Metallisierung eines Schaltungsträgers verbunden wird, sowie ein zweites Ende, das als Einpressbuchse oder als Einpressstecker ausgebildet ist.
  • 7(E) zeigt einen Kontaktpin, der ein erstes Ende aufweist, welches durch Ball-Bonden mit einer Metallisierung eines Schaltungsträgers verbunden wird, sowie einen Schaft, der als mechanisches Ausgleichselement ausgebildet ist.
  • 7(F) zeigt einen Kontaktpin, der als flexibler Draht ausgebildet ist, welcher ein erstes Ende aufweist, das durch Ball-Bonden mit einer Metallisierung eines Schaltungsträgers verbunden wird.
  • 8 veranschaulicht ein Verfahren, bei dem Kontaktpins von einem aufgerollten Kontaktpindraht abgerollt oder aus einem Magazin entnommen werden.
  • 9 zeigt die maximale Eintauchtiefe eines Kontaktpins in eine oberseitige Metallisierung eines Schaltungsträgers.
  • 10 zeigt eine Anzahl von Kontaktpins, die an eine oberseitige Metallisierungsschicht eines Schaltungsträgers geschweißt werden.
  • 11 zeigt eine Draufsicht auf die Anordnung gemäß 10.
  • Die 12(A) und 12(B) veranschaulichen verschiedene Schritte bei der Herstellung einer gesinterten oder diffusionsgelöteten Verbindung zwischen einem Halbleiterchip und einer oberseitigen Metallisierungsschicht eines Schaltungsträgers.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil der Beschreibung bilden und in denen als Darstellung spezielle Ausgestaltungen gezeigt sind, in denen die Erfindung genutzt werden kann. In dieser Hinsicht wird unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) Richtungsterminologie wie etwa "oben", "unten", "Vorderseite", "Rückseite", "vorderer", "hinterer" usw. verwendet. Weil Komponenten von Ausgestaltungen in einer Anzahl von verschiedenen Orientierungen positioniert sein können, wird diese Richtungsterminologie zum Zweck der Veranschaulichung verwendet, was jedoch in keinerlei Weise eine Begrenzung darstellen soll. Es ist zu verstehen, dass andere Ausgestaltungen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, die ebenfalls von der vorliegenden Erfindung umfasst sind. Die folgende ausführliche Beschreibung ist deshalb nicht in einem begrenzenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Begriffe wie "erster", "zweiter", usw. dienen dazu, unterschiedliche Elemente zu bezeichnen. Die Angabe einer Reihenfolge ist damit nicht verbunden.
  • Es versteht sich, dass Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht im Besonderen etwas anderes angemerkt ist.
  • 1(A) zeigt einen Zwischenschritt bei der Herstellung eines Leistungshalbleitermoduls, bei dem ein Kontaktpin 3 an einem Schaltungsträger 2 montiert wird. In einem nachfolgenden Schritt wird der Schaltungsträger 2 in einem Modulgehäuse 9 montiert, das in 1(A) anhand gestrichelter Linien dargestellt ist, um zum Ausdruck zu bringen, dass das Modulgehäuse 9 während des Schweißschrittes montiert sein kann, aber nicht notwendigerweise muss.
  • Der Schaltungsträger 2 umfasst einen Isolationsträger 20 mit einer ebenen Oberseite 20t und einer Unterseite 20b, einer ebenen oberseitigen Metallisierung 21, welche an der Oberseite 20t angebracht ist, sowie eine optionale unterseitige Metallisierung 22, welche an der Unterseite 20t angebracht ist. Die normale Richtung der Oberseite 20t wird nachfolgend als vertikale Richtung v bezeichnet. Die obere Metallisierung 21 ist strukturiert, so dass sie elektrische Leiterbahnen und/oder elektrische Leiterflächen aufweist. Die optionale untere Metallisierung 22 ist als durchgehende, ununterbrochene Metallisierungsschicht ausgebildet. Alternativ dazu kann die optionale untere Metallisierung 22 ebenfalls strukturiert sein und elektrische Leiterbahnen und/oder elektrische Leiterflächen aufweisen.
  • Auf der oberen Metallisierung 21 ist unter Verwendung einer Verbindungsschicht 4 wenigstens ein Leistungshalbleiterchip 1, beispielsweise ein MOSFET (metal oxide semiconductor field effekt transistor), ein IGBT (insulated gate bipolar transistor), ein JFET (junction field effect transistor), ein Thyristor, eine Diode oder prinzipiell jede andere Art von Halbleiterchip montiert. Bei der Verbindungsschicht 4 kann es sich beispielsweise um eine Lotschicht handeln, eine Diffusionslotschicht, eine gesinterte Schicht, einen elektrisch leitenden oder einen elektrisch isolierenden Kleber. Die Verbindungsschicht 4 wird dazu verwendet, den Halbleiterchip 1 mechanisch mit der oberen Metallisierung 21 zu verbinden und sie kann optional auch dazu verwendet werden, den Leistungshalbleiterchip 1 elektrisch leitend mit der oberen Metallisierungsschicht 21 zu verbinden, sofern die Verbindungsschicht 4 elektrisch leitend ist.
  • Optional kann die Oberseite des Leistungshalbleiterchips 1, d. h. dessen dem Schaltungsträger 2 abgewandte Seite, elektrisch angeschlossen sein.
  • Die 1(A) bis 1(C) zeigen weiterhin, dass der Kontaktpin 3 ein erstes Ende 31 aufweist, sowie ein dem ersten Ende 31 entgegengesetztes zweites Ende 32. Der Kontaktpin 3 kann aus einem einzigen Stück hergestellt oder alternativ aus zwei oder mehr Stücken zusammengesetzt sein. Beispielsweise kann der Kontaktpin 3 aus einem Metall hergestellt sein, z. B. aus Kupfer, Aluminium, einer kupferbasierten Legierung oder einer aluminiumbasierten Legierung wie beispielsweise CuSn6, CuFe2P oder CuZr.
  • Damit der Kontaktpin 3 als externer elektrischer Anschluss der Leistungshalbleiteranordnung verwendet werden kann, kann der Kontaktpin 3 später aus dem Gehäuse 9 herausragen, so dass das zweite Ende 32 von der Außenseite des Gehäuses 9 her zugänglich ist. Bei der Anordnung gemäß 1(A) ist jedoch das Gehäuse 9 noch nicht an dem Schaltungsträger 2 angebracht, sondern dies erfolgt erst dann, nachdem die Montage des Kontaktpins 3 auf dem Schaltungsträger 2 abgeschlossen ist.
  • Um das erste Ende 31 elektrisch und mechanisch mit der oberen Metallisierung 21 zu verbinden, kann ein Strahlschweißverfahren eingesetzt werden. Hierzu wird, wie in 1(A) schematisch veranschaulicht ist, eine Strahlquelle 10 verwendet, die einen Schweißstrahl 11, beispielsweise einen Laserstrahl oder einen Elektronenstrahl, bereitstellt. Der Schweißstrahl 11 ist auf den Grenzbereich zwischen dem ersten Ende 31 und der oberen Metallisierung 21 gerichtet, um eine Schweißverbindung zwischen dem ersten Ende 31 und der oberen Metallisierung 21 herzustellen. Während des Schweißprozesses kann der Kontaktpin 3 optional mit einer Kraft F gegen die obere Metallisierung 21 gepresst werden.
  • Wie weiter in den 1(B) und 1(C) veranschaulicht ist, kann das erste Ende 31 des Kontaktpins 3 wie in 1(B) als gerades Ende ausgebildet sein, oder so wie in 1(C), dass es einen Flansch 311 aufweist. Ein derartiger Flansch 311 dient dazu, die Kontaktfläche zwischen dem Kontaktpin 3 und der oberen Metallisierung 21 gegenüber einem geraden ersten Ende 31 zu erhöhen. Aufgrund des Flansches 311 ist der Umfang des ersten Endes 31 im Vergleich zu dem Umfang des ersten Endes 31 eines Kontaktpins 3, der ein gerades erstes Ende 31 aufweist, wie es z. B. in 1(B) gezeigt ist, erhöht. Demgemäß hilft ein derartiger Flansch 311 die mechanische Stabilität der geschweißten Verbindung zu erhöhen.
  • Ein weiteres Ausführungsbeispiel eines Verfahrens zum Strahlschweißen ist in 2(A) veranschaulicht. Bei diesem Ausführungsbeispiel haben die Kontaktpins 3 jeweils einen hohlen Schaft 30, sowie eine Öffnung 35, die sich am zweiten Ende 32 des Kontaktpins 3 befindet. Die Öffnung 35 und der hohle Schaft 30 ermöglichen es, dass der Schweißstrahl 11 durch die Öffnung 35 hindurch tritt und durch den hohlen Schaft 30 bis zum ersten Ende 31 läuft, wo der Schweißvorgang erfolgt. Bei diesem Verfahren kann die Richtung des Schweißstrahls 11 senkrecht zur Oberseite der oberen Metallisierungsschicht 21 verlaufen. Der Vorteil dieses Schweißverfahrens besteht darin, dass keine Schweißschlacke verspritzt wird.
  • Um ein derartiges Schweißstrahlverfahren zu ermöglichen, kann der Kontaktpin 3 einen hohlen Schaft 30 aufweisen, sowie eine Öffnung 35, die sich an dem zweiten Ende 32 des Kontaktpins 3 befindet. Die 2(B) bis 2(E) zeigen einige Ausgestaltungen von geeignet ausgebildeten Kontaktpins 3.
  • Der Kontaktpin 3 gemäß 2(B) ist gerade und weist einen hohlen Schaft 30 auf, sowie gerade erste und zweite Enden 31 bzw. 32. Der Kontaktpin 3 gemäß 2(C) unterscheidet sich von dem Kontaktpin 3 gemäß 2(B) lediglich darin, dass er an seinem ersten Ende 31 einen inneren Flansch 312 aufweist. Durch den inneren Flansch 312 ist das erste Ende 31 mit Ausnahme eines Nadellochs 36 (pin hole) geschlossen. Der Kontaktpin 3 gemäß 2(D) unterscheidet sich von den Kontaktpins 3 der 2(B) und 2(C) darin, dass das erste Ende 31 vollständig geschlossen ist.
  • Gemäß einem weiteren, in 2(E) gezeigten Ausführungsbeispiel kann der hohle Schaft 30 ein Nadelloch 37 (pin hole) aufweisen, welches sowohl vom ersten Ende 31 als auch vom zweiten Ende 32 beabstandet ist, und das einen engen Durchgang in dem hohlen Schaft 30 definiert. Durch das Nadelloch 37 wird zwischen dem Nadelloch 37 und dem ersten Ende 31 eine Strahlfalle („beam trap“) gebildet. Die Strahlenfalle fängt die durch den Schweißstrahl 11 bereitgestellte Energie in der Falle und nahe dem ersten Ende 31 ein, was dabei hilft, den Schweißprozess zu beschleunigen. Eine Strahlfalle, die durch die Verwendung eines von dem ersten Ende 31 beabstandeten Nadellochs 37 gebildet ist, kann in Verbindung mit jedem anderen hohlen Kontaktpin 3 realisiert werden, so dass dieser mit seinem ersten Ende 31 dadurch an die obere Metallisierungsschicht 21 Strahlgeschweißt werden kann, dass der Schweißstrahl 11 in eine an dem zweiten Ende 32 ausgebildete Öffnung 35 eintritt und durch den hohlen Schaft 30 und das Nadelloch 37 bis zum ersten Ende 31 verläuft. Insbesondere kann eine derartige Strahlfalle in Kombination mit einem jeden der anhand der 2(B) bis 2(D) erläuterten Kontaktpins 3 realisiert werden.
  • Ein weiteres Verfahren zur Herstellung einer unmittelbaren physischen Verbindung zwischen dem Material eines Kontaktpins 3 und dem Material der oberen Metallisierung 21 des Schaltungsträgers 2 ist in 3(A) gezeigt. Bei diesem Verfahren sind die Kontaktpins 3 mit ihrem jeweiligen ersten Ende 31 durch Rotationsschweißen mit der oberen Metallisierung 21 verbunden. Hierzu wird der betreffende Kontaktpin 3 mit seinem ersten Ende 31 durch eine Kraft F gegen die obere Metallisierung 21 gepresst und gleichzeitig um eine im Wesentlichen zur Oberseite 20t senkrecht verlaufende Achse rotiert. Dabei wird Reibungswärme erzeugt, durch die wenigstens eines oder beide Materialien des Kontaktpins 3 und der oberen Metallisierung 21 geschmolzen werden. Nach der anschließenden Verfestigung liegt eine Schweißverbindung zwischen dem Kontaktpin 3 und der oberen Metallisierung 21 vor.
  • Das Rotationsreibschweißen kann mit jedem steifen Kontaktpin 3 erfolgen. Einige Beispiele für geeignete Kontaktpins sind in den 3(B) bis 3(E) gezeigt. Der Kontaktpin 3 gemäß 3(B) ist ein massiver Pin ohne Öffnungen, der ein gerades erstes Ende 31 aufweist, sowie optional ein gerades zweites Ende 32. Der Kontaktpin 3 gemäß 3(C) ist ebenso ein massiver Pin ohne Öffnungen, der am ersten Ende 31 einen Flansch 311 aufweist, sowie optional ein gerades zweites Ende 32. Der Kontaktpin 3 gemäß 3(D) ist als gerades Rohr ausgebildet, welches einen geraden hohlen Schaft 30 aufweist, sowie gerade erste und zweite Enden 31 bzw. 32. Der Kontaktpin 3 gemäß 3(E) unterscheidet sich von dem Kontaktpin 3 gemäß 3(D) dadurch, dass das erste Ende 31 einen Flansch 311 aufweist.
  • Noch ein anderes Verfahren zur Herstellung einer direkten physischen Verbindung zwischen dem Material eines Kontaktpins 3 und dem Material einer oberen Metallisierung 21 eines Schaltungsträgers ist in 4 gezeigt. Bei diesem Verfahren werden die Kontaktpins 3 durch lineares oder rotierendes Ultraschallschweißen mit ihrem jeweiligen ersten Ende 31 an die obere Metallisierung 21 geschweißt.
  • Zum linearen Ultraschallschweißen, was in 4 für den linken Kontaktpin 3 gezeigt ist, wird der Kontaktpin 3 mit seinem ersten Ende 31 durch eine Kraft F gegen die obere Metallisierung 21 gepresst. Zugleich, d. h. während des Einwirkens der Kraft F, wird das erste Ende 31 mit einer Ultraschallfrequenz in einer Richtung X linear vibriert, welche im Wesentlichen senkrecht zur vertikalen Richtung v verläuft. Zum Rotationsultraschallschweißen, das in 4 für den rechten Kontaktpin 3 gezeigt ist, wird der Kontaktpin 3 mit seinem ersten Ende 31 durch eine Kraft F gegen die obere Metallisierung 21 gepresst. Zugleich, d. h. während des Einwirkens der Kraft F, wird der Kontaktpin 3 um eine zur Oberseite 20t im Wesentlichen senkrecht verlaufende Achse rotiert, wobei die Richtung der Rotation mit einer Ultraschallfrequenz wechselt.
  • Sowohl beim linearen als auch beim rotierenden Ultraschallschweißen wird Reibungswärme erzeugt, aufgrund der wenigstens einer oder beide Materialien des Kontaktpins 3 und der oberen Metallisierung 21 aufgeschmolzen werden. Nach der nachfolgenden Verfestigung der Schmelze liegt eine geschweißte Verbindung zwischen dem Kontaktpin 3 und der oberen Metallisierung 21 vor. Das lineare oder rotierende Ultraschallschweißen kann in Verbindung mit jedem steifen Kontaktpin 3 eingesetzt werden. Einige Beispiele für geeignete Kontaktpins wurden bereits vorangehend unter Bezugnahme auf die 2(B) bis 2(E) und 3(B) bis 3(E) erläutert.
  • Nach einem anderen Verfahren für die Herstellung einer unmittelbaren physischen Verbindung zwischen dem Material eines Kontaktpins 3 und dem Material der oberen Metallisierung 21 des Schaltungsträgers 2 kann Widerstandschweißen verwendet werden. Wie in 5 gezeigt ist, wird hierzu eine elektrische Stromquelle 5 bereitgestellt, die eine erste Elektrode 51 und eine zweite Elektrode 52 aufweist. Die erste Elektrode 51 ist an den Kontaktpin 3 angeschlossen, die zweite Elektrode 52 ist an die obere Metallisierung 21 angeschlossen. Beide Verbindungen können hergestellt werden, bevor oder nachdem das erste Ende 31 mit dem Abschnitt der oberen Metallisierung 21 in elektrischen Kontakt gebracht wird, an dem die zweite Elektrode 52 angeschlossen ist. Sobald eine elektrisch leitende Verbindung zwischen der ersten Elektrode 51 und der zweiten Elektrode 52 vorliegt, fließt ein elektrischer Strom durch die Kontaktstelle zwischen dem ersten Ende 31 und der oberen Metallisierung 21. Aufgrund des elektrischen Widerstands des betreffenden Kontaktes und dem damit einhergehenden Spannungsabfall wird Wärme erzeugt, durch die wenigstens eines oder beide Materialien des Kontaktpins 3 und der oberen Metallisierung 21 aufgeschmolzen werden. Nach der nachfolgenden Verfestigung der Schmelze liegt eine geschweißte Verbindung zwischen dem Kontaktpin 3 und der oberen Metallisierung 21 vor. Widerstandschweißen kann mit jedem beliebigen elektrisch leitenden Kontaktpin 3 erfolgen. Einige Beispiele für geeignete Kontaktpins wurden bereits vorangehend unter Bezugnahme auf die 2(B) bis 2(E) und 3(B) bis 3(E) erläutert. Jedoch kann auch jeder beliebige andere elektrisch leitende Kontaktpin 3 ebenso gut verwendet werden.
  • Die 6(A) bis 6(E) zeigen verschiedene Schritte eines Ball-Bond-Verfahrens, bei dem das erste Ende 31 eines Kontaktpins 3 mit einer oberen Metallisierung 21 eines Schaltungsträgers 2 verbunden wird. In 6(A) ist ein Kontaktpin 3 gezeigt, der ein gerades erstes Ende 31 aufweist, der in einer Kapillare 6 gehalten wird. Dann wird, wie in 6(B) gezeigt ist, über die Kapillare 6 eine hohe elektrische Spannung an den Kontaktpin 3 so angelegt, dass das erste Ende 31 des Kontaktpins 3 aufgeschmolzen wird. Dabei formt sich das erste Ende 31 des Kontaktpins 3 kugelförmig („ball“) um. Dann wird, wie in 6(C) gezeigt ist, das erste Ende 31 auf die obere Metallisierung 20, welche optional auf eine Temperatur von wenigstens 125°C erwärmt werden kann, abgesenkt. Dann wird das erste Ende 31 durch eine Kraft F gegen die obere Metallisierung 21 gepresst. Zugleich, d. h. während des Einwirkens der Kraft F, wird, wie in 6(D) gezeigt ist, in einer lateralen Richtung x eine lineare Ultraschallschwingung an das erste Ende 31 angelegt. Die Kombination von Hitze, Druck und Ultraschallenergie erzeugt eine Schweißverbindung zwischen der Kugel und der oberen Metallisierung 21. Als nächstes wird der Kontaktpin 3 aus der Kapillare 6 herausgeschoben.
  • Die 7(A) bis 7(F) zeigen verschiedene Kontaktpins 3, deren erste Enden 31 durch Ball-Bonden mit der oberen Metallisierung 21 eines Schaltungsträgers 2 verbunden sind. Bei der Anordnung gemäß 7(A) ist das erste Ende 31 des Kontaktpins 3 als massiver Stab ohne Öffnungen ausgebildet und weist ein gerades zweites Ende 32 auf. Der Kontaktpin 3 gemäß 7(B) weist ebenso ein gerades zweites Ende 32 auf, jedoch einen hohlen Schaft 30. Der in 7(C) gezeigte Kontaktpin 3 ist ein massiver Stab ohne Öffnungen und besitzt ein gegabeltes zweites Ende 32. Die Kontaktpins 3 gemäß 7(D) besitzen zweite Enden 32, welche als Einpressbuchse (linker Kontaktpin 3) oder als Einpressstecker (rechter Kontaktpin 3) ausgebildet sind. Die gezeigte Einpressbuchse 3 besitzt eine Öffnung 38 zur Aufnahme eines korrespondierenden Einpresssteckers. 7(E) veranschaulicht einen Kontaktpin 3, der ein gerades zweites Ende aufweist, sowie einen Schaft 30, der als mechanisches Ausgleichselement ausgebildet ist, der als Dehnungsbogen dienen kann. Abschließend zeigt 7(F) einen Kontaktpin 3, der als flexibler Draht ausgebildet ist.
  • Die in den vorangehenden Ausführungsbeispielen beschriebenen Kontaktpins 3 wurden als einzelne Kontaktpins 3 bereitgestellt. Um jedoch den Herstellungsprozess zu automatisieren, können eine Anzahl von Kontaktpins 3 nacheinander mit der oberen Metallisierung 21 eines Schaltungsträgers 2 verbunden werden, was nachfolgend unter Bezugnahme auf 8 erläutert wird. Bei diesem Verfahren wird ein dielektrischer Isolationsträger 20 mit einer Oberseite 20t und einer auf der Oberseite 20t angeordneten oberen Metallisierungsschicht 21 bereitgestellt. Ebenso bereitgestellt wird ein Kontaktpinreservoir 12 oder 13, welches dazu in der Lage ist, eine Anzahl von Kontaktpins 3 bereitzustellen.
  • Gemäß einer ersten Ausgestaltung eines Kontaktpinreservoirs 12, welches auf der rechten Seite in 8 gezeigt ist, wird ein Magazin 12 bereitgestellt, in dem sich eine Anzahl von Kontaktpins 3 befinden. Jeder der Kontaktpins 3 besitzt ein erstes Ende 31 und ein dem ersten Ende 31 entgegengesetztes zweites Ende 32. Für einen jeden der Anzahl von Kontaktpins 3 des Kontaktpinmagazins 12 wird eine elektrisch leitende Verbindung zwischen der oberen Metallisierungsschicht 21 und dem ersten Ende 31 des betreffenden Kontaktpins 3 hergestellt, und zwar derart, dass das Material des Kontaktpins 3 über einen physischen Kontakt mit dem Material der oberen Metallisierungsschicht 21 gebracht wird. Hierzu können eine oder mehrere der vorangehend unter Bezugnahme auf die 1(A) bis 7 beschriebenen Verbindungstechniken verwendet werden.
  • Gemäß einer zweiten Ausgestaltung eines Kontaktpinreservoirs, welchersauf der linken Seite der 8 gezeigt ist, kann ein Kontaktpinreservoir 13 in einem aufgerollten, zusammenhängenden Kontaktpindraht 14 bestehen, wobei dieser in Form einer Rolle bereitgestellt werden kann. Der Kontaktpin 14 besitzt ein erstes Ende 31. Elektrisch leitende Verbindungen zwischen den ersten Enden einer Anzahl von Kontaktpins 3 und der oberen Metallisierung 21 können dadurch hergestellt werden, dass zunächst eine elektrisch leitende geschweißte oder ball-gebondete Verbindung zwischen dem ersten Ende 31 des Kontaktpindrahts 14 und der oberen Metallisierung 21 hergestellt wird. Davor oder danach kann ein Stück des Kontaktpindrahts 14 unter Verwendung eines Schneidwerkzeugs 15 abgeschnitten werden, um ein neues erstes Ende 31 des Kontaktpindrahts 14 zu erhalten. Dann kann zwischen dem neuen ersten Ende 31 und der oberen Metallisierung 21 eine elektrisch leitende geschweißte oder ball-gebondete Verbindung hergestellt werden usw.
  • Wie in 9 gezeigt ist, kann nach der Herstellung der Verbindung an dem ersten Ende 31 eines Kontaktpins 3 mit der oberen Metallisierung 21 der Kontaktpin 3 geringfügig in die obere Metallisierung 21 eintauchen. 9 zeigt die Eintauchtiefe t3 des Kontaktpins 3 in die obere Metallisierung 21. Beispielsweise kann die Eintauchtiefe t3, bei der es sich um die Differenz zwischen der Dicke d21 der oberen Metallisierung 21 und dem Abstand d3 zwischen dem Kontaktpin 3 und der Oberseite 20t des dielektrischen Isolationsträgers 20 handelt, kleiner sein als 0,1 mm.
  • 10 zeigt ein Halbleitermodul, bei dem eine Anzahl von Kontaktpins 3 nacheinander an die Metallisierungsschicht 21 eines Schaltungsträgers 2 geschweißt werden. 11 zeigt eine Draufsicht auf die Anordnung gemäß 10. Die angeschweißten Kontaktpins 3 können optional in verschiedenen lateralen Richtungen x, y in einem Wiederholabstand d33 von kleiner oder gleich 0,7 mm angeordnet sein. Weiterhin kann wenigstens einer der Kontaktpins 3 in einem Abstand d31 von einem Halbleiterchip 1 beabstandet sein, der kleiner oder gleich 0,7 mm ist. Darüber hinaus kann wenigstens einer der Kontaktpins 3 von einer seitlichen Kante 21e der oberen Metallisierungsschicht 21 einen Abstand d321 aufweisen, der kleiner oder gleich 0,7 mm ist. Die seitliche Kante 21e der oberen Metallisierungsschicht 21 ist eine Kante, die in einer zur vertikalen Richtung v senkrechten Richtung an der Oberseite der oberen Metallisierungsschicht 21 ausgebildet ist. Aufgrund der verwendeten Schweißtechnik kann eine große Anzahl von Kontaktpins an die obere Metallisierungsschicht 21 montiert werden. Beispielsweise kann die Anzahl von Kontaktpins 3, welche an die oberseitige Metallisierungsschicht 21 geschweißt sind, größer oder gleich zehn sein.
  • Die 12(A) und 12(B) zeigen verschiedene Schritte bei der Herstellung einer gesinterten oder diffusionsgelöteten Verbindung zwischen einem Halbleiterchip 1 und einer oberen Metallisierungsschicht 21 eines Substrats 2. Wie in 12(A) gezeigt ist, ist zwischen jedem Halbleiterchip 1 und der oberen Metallisierungsschicht 21 ein Verbindungsmaterial 4’ angeordnet.
  • Im Fall einer zwischen den Halbleiterchips 1 und der oberen Metallisierung 21 herzustellenden Lötverbindung kann es sich bei dem Verbindungsmaterial 4’ um ein vorgeformtes Lotplättchen („pre-form solder“) handeln, beispielsweise ein Lot, welches Zinn enthält, und die obere Metallisierungsschicht 21 kann beispielsweise eine Kupferschicht oder eine Kupfer enthaltende Schicht sein. Gemäß 12(B) werden die Halbleiterchips 1 derart gegen die obere Metallisierung 21 gepresst, dass der jeweilige Druck p unter anderem auf das Verbindungsmaterial 4’ wirkt. Um den erforderlichen Überdruck p (= der Differenzdruck gegenüber dem Druck der umgebenden Atmosphäre), beispielsweise wenigstens 5 Bar, einwirken zu lassen, können Druckstempel 41, 42 verwendet werden. Allerdings kann auch jedes andere Verfahren zum individuellen Anpressen eines Halbleiterchips 1 oder zum gleichzeitigen oder aufeinander folgenden Anpressen von zwei oder mehr Halbleiterchips 1 gegen die obere Metallisierungsschicht 21 ebenso verwendet werden. Vor und gleichzeitig mit oder nach dem Aktivieren des Überdrucks p wird das Lot 4’ aufgeschmolzen. Dabei diffundiert Kupfer aus der oberen Metallisierungsschicht 21 und/oder aus Metallisierungen der Halbleiterchips 1 in das flüssige Lot 4’ und bildet intermetallische Kupfer-Zinn-Phasen wie beispielsweise Cu6Sn5 und/oder Cu3Sn aus. Danach wird das flüssige Lot 4’ bis zu seiner Verfestigung abgekühlt und bildet dann eine Verbindungsschicht 4. Da die intermetallischen Kupfer-Zinn-Phasen einen Schmelzpunkt von wenigstens 415°C aufweisen, ist die Verbindung zwischen dem Halbleiterchip 1 und der oberen Metallisierungsschicht 21 auch dann temperaturstabil, wenn die Halbleiterchips 1 bei hohen Temperaturen betrieben werden.
  • Im Fall einer zwischen den Halbleiterchips 1 und der oberen Metallisierung 21 herzustellenden gesinterten Verbindung kann das Verbindungsmaterial 4’ eine Silber enthaltende Paste sein. Die obere Metallisierungsschicht 21 und die der oberen Metallisierungsschicht 21 zugewandte Seite des Halbleiterchips 1 können mit einem Edelmetall, z. B. Silber oder Gold, beschichtet sein, um den Sinterprozess zu erleichtern.
  • Wie in 12(B) gezeigt ist, werden die Halbleiterchips 1 derart gegen die obere Metallisierung 21 gepresst, dass der betreffende Druck p unter anderem auf das Verbindungsmaterial 4’ einwirkt. Um den erforderlichen Überdruck p (= Differenzdruck gegenüber dem Druck der umgebenden Atmosphäre), z. B. wenigstens 20 bar, einwirken zu lassen, können Druckstempel 41, 42 verwendet werden. Allerdings kann auch jedes andere Verfahren eingesetzt werden, bei dem ein Halbleiterchip 1 individuell oder bei dem zwei oder mehr Halbleiterchips 1 gleichzeitig oder aufeinander folgend gegen die obere Metallisierungsschicht 21 gepresst werden. Vor, gleichzeitig oder nach der Aktikvierung des Überdrucks p wird das Verbindungsmaterial 4’ auf eine Temperatur von wenigstens 220°C aufgeheizt. Hierbei wird eine gesinterte Verbindung zwischen den Halbleiterchips 1 und der oberen Metallisierungsschicht 21 ausgebildet.
  • Bei jeder Ausgestaltung der vorliegenden Erfindung kann eine gesinterte oder diffusionsgelötete Verbindung zwischen einem Halbleiterchip 1 und einer oberen Metallisierungsschicht 21 eines Substrats 2, wie unter Bezugnahme auf die 12(A) und 12(B) beschrieben, vor dem Herstellen einer elektrisch leitenden Verbindung zwischen der oberen Metallisierungsschicht 21 und dem ersten Ende 31 in einem oder mehreren Kontaktpins 3 nach einem der vorangehend erläuterten Verfahren erfolgen.
  • Optional kann ein Schaltungsträger 2, wie er bei der vorliegenden Erfindung eingesetzt wird, eine obere Metallisierung 21 aufweisen, die beispielsweise aus Kupfer bestehen oder wenigstens 90 Gew.% Kupfer aufweisen kann, oder die aus Aluminium bestehen oder die zu wenigstens 90 Gew.% Aluminium aufweisen kann.
  • Unabhängig von dem Material der oberen Metallisierung 21 kann der Isolationsträger 20 aus Keramik bestehen. Beispielsweise kann ein dielektrischer Isolationsträger 20 eines der folgenden Materialien aufweisen oder aus einem der folgenden Materialen bestehen: Aluminiumoxid (Al2O3); Aluminiumnitrid (AlN); Siliziumnitrid (Si3N4). Die Dicke d20 des Isolationsträgers 20 kann beispielsweise im Bereich von 0,2 mm bis 2 mm liegen. Bei einigen Ausgestaltungen kann der Schaltungsträger 2 ein DCB-Substrat sein (DCB = direct copper bonding), ein DAB-Substat (DAB = direkt aluminum bonding) oder ein AMB-Substrat (AMB = active metal brazing).
  • Weiterhin kann, unabhängig von den für die obere Metallisierung 21 und den Isolationsträger 20 verwendeten Materialien, ein jeder in Verbindung mit der vorliegenden Erfindung verwendeter Kontaktpin 3 beispielsweise aus Kupfer hergestellt sein oder wenigstens 90 Gew.% Kupfer aufweisen, oder aus Aluminium bestehen oder wenigstens 90 Gew.% Aluminium aufweisen.
  • Die vorliegende Erfindung erlaubt unter anderem die Verwendung gerader Kontaktpins 3, die an beliebigen Stellen auf dem Substrat 2 angeordnet sind, d. h., entlang von Kanten des Substrats 2 ebenso wie von den Kanten beabstandet, oder über die Fläche des Substrates verteilt. Zwei, mehr oder sämtliche Kontaktpins des Halbleitermoduls können identisch geformt sein. Beispielsweise kann jeder einzelne Kontaktpin 3 eine Stromtragfähigkeit von wenigstens 50 A aufweisen. Aus Gründen der Redundanz und/oder um das Schalten von Strömen von mehr als 50 A zu ermöglichen, können zwei oder mehr Kontaktpins 3 elektrisch zueinander parallel geschaltet werden. Dies kann beispielsweise dadurch erfolgen, dass zwei oder mehr Kontaktpins 3 an denselben Abschnitt der oberen Metallisierungsschicht 21 geschweißt werden, so dass dieser Abschnitt die betreffenden Kontaktpins 3 elektrisch leitend miteinander verbindet.
  • Die geringe, auf der oberen Metallisierungsschicht 21 erforderliche Fläche und ein Verbindungsprozess, der kompatibel ist mit dem neuen Prozess zur Platzierung von Kontaktpins 3 an jeder beliebigen Stelle auf dem Substrat 2, sogar zwischen benachbarten Halbleiterchips 1, spart Verdrahtungsfläche auf dem Substrat 2, weil die Eingänge oder Ausgänge senkrecht oberhalb des ersten Endes 31, das unmittelbar an die erforderliche Stelle der oberen Metallisierungsschicht 21 geschweißt ist, aus dem Modulgehäuse 6 herausgeführt werden können. Daher können überflüssige, in der oberen Metallisierungsschicht 21 ausgebildete Leiterbahnen vermieden werden. Insbesondere ist es nicht erforderlich, dass elektrische Leiterbahnen vom zentralen Bereich der oberen Metallisierung in Richtung der Kanten des Substrats 2 geführt werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 6483128 B2 [0002]

Claims (25)

  1. Verfahren zur Herstellung einer Leistungshalbleiteranordnung, umfassend die Schritte: Bereitstellen eines dielektrischen Isolationsträgers (20), der eine ebene Oberseite (20a) aufweist, sowie eine auf der Oberseite (20a) angeordnete obere Metallisierungsschicht (21); Bereitstellen eines Halbleiterchips (1); Verbinden des Halbleiterchips (1) und der oberen Metallisierungsschicht (21) mittels einer Verbindungsschicht (4), die zwischen dem Halbleiterchip (1) und der oberen Metallisierungsschicht (21) angeordnet wird, wobei die Verbindungsschicht (4) durch Diffusionslöten oder Sintern hergestellt wird; Bereitstellen einer Anzahl von N ≥ 1 elektrisch leitender Kontaktpins (3), von denen ein jeder ein erstes Ende (31) aufweist; Für jeden der Kontaktpins (3): Herstellen einer elektrisch leitenden Verbindung zwischen der oberen Metallisierungsschicht (21) und dem ersten Ende (31), wobei das Material des Kontaktpins (3) in unmittelbaren physischen Kontakt mit dem Material der oberen Metallisierungsschicht (21) gebracht wird.
  2. Verfahren nach Anspruch 1, bei dem die oberseitige Metallisierung (21) eines oder beide der folgenden Merkmale aufweist: eine Dicke (d21) von wenigstens 100 µm; eine Dicke (d21) von kleiner oder gleich 2 mm.
  3. Verfahren nach Anspruch 1 oder 2, bei dem das Herstellen der elektrisch leitenden Verbindung zwischen einem, mehreren oder sämtlichen der Kontaktpins (3) und der oberen Metallisierungsschicht (21) durch Schweißen erfolgt.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem die elektrisch leitende Verbindung zwischen einem, mehreren oder einem jeden der Kontaktpins (3) und der oberen Metallisierungsschicht (21) durch eines der folgenden Verfahren hergestellt wird: Laser- oder Elektronenstrahlschweißen; Widerstandschweißen; Rotationsreibschweißen; Reibschweißen; lineares oder rotierendes Ultraschallschweißen; Ball-Bonden.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem das erste Ende (31) von einem, mehreren oder sämtlichen der Kontaktpins (3) und der oberen Metallisierungsschicht (21) als Flansch (311, 312) ausgebildet ist.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem einer, mehrere oder sämtliche der Kontaktpins (3) einen Schaft aufweisen, der einen rechteckigen oder kreisförmigen äußeren Umfang besitzt.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem einer, mehrere oder ein jeder der Kontaktpins (3) einen massiven Schaft (30) aufweist.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem einer, mehrere oder sämtliche der Kontaktpins (3) einen hohlen Schaft (30) aufweist.
  9. Verfahren nach Anspruch 8, bei dem einer, mehrere oder sämtliche der Kontaktpins (3) an dem jeweiligen zweiten Ende (32) eine Öffnung (35) aufweisen; die geschweißte Verbindung zwischen dem betreffenden Kontaktpin (3) und der oberen Metallisierungsschicht (21) mittels eines Strahlschweißverfahrens hergestellt wird, bei dem ein Schweißstrahl in die Öffnung (35) eintritt und durch den hohlen Schaft (30) bis zum ersten Ende (31) verläuft.
  10. Verfahren nach Anspruch 9, bei dem der hohle Schaft (30) des betreffenden Kontaktpins (3) ein erstes Nadelloch (37) aufweist, welches sowohl vom ersten Ende (31) als auch vom zweiten Ende (32) beabstandet ist, und das einen schmalen Durchgang in dem hohlen Schaft (30) definiert.
  11. Verfahren nach einem der vorangehenden Ansprüche, bei dem das zweite Ende (32) von einem, mehreren oder sämtlichen der Kontaktpins (3) gemäß einer der folgenden Alternativen ausgebildet ist: als gegabeltes Ende; als mechanisches Ausgleichselement; als gerades Ende; als Einpressstecker oder als Einpressbuchse.
  12. Verfahren nach einem der vorangehenden Ansprüchen, in dem die geschweißte Verbindung zwischen einem, mehreren oder sämtlichen der Kontaktpins (3) und der oberen Metallisierungsschicht (21) eine, zwei beliebige oder drei der folgenden Eigenschaften aufweist: lotfrei; und/oder klebstofffrei; und/oder keine gesinterte Verbindungsschicht.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem einer, mehrere oder sämtliche der Kontaktpins (3) aus Kupfer bestehen; oder zu wenigstens 90 Gew.% aus Kupfer bestehen; oder aus Aluminium bestehen; oder zu wenigstens 90 Gew.% aus Aluminium bestehen.
  14. Verfahren nach einem der vorangehenden Ansprüche, bei dem die obere Metallisierung (21) aus Kupfer besteht; oder zu wenigstens 90 Gew.% aus Kupfer besteht; oder aus Aluminium besteht; oder zu wenigstens 90 Gew.% aus Aluminium besteht.
  15. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Isolationsträger (20) aus Keramik besteht.
  16. Verfahren nach einem der vorangehenden Ansprüche, bei dem nach der Herstellung der elektrisch leitenden Verbindung zwischen der oberen Metallisierungsschicht (21) und dem ersten Ende (31) von einem, mehreren oder sämtlichen der Kontaktpins (3) die Differenz zwischen der Dicke (d21) der oberen Metallisierung (21) und dem Abstand (d3) zwischen dem betreffenden Kontaktpin (3) und der Oberseite (20t) kleiner ist als 0,1 mm.
  17. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Abstand (d31) zwischen wenigstens einem der Kontaktpins (3) und dem Halbleiterchip (1) kleiner oder gleich 0,7 mm ist.
  18. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Abstand (d321) zwischen wenigstens einem der Kontaktpins (3) und einer seitlichen Kante (21e) des Halbleiterchips (1) kleiner oder gleich 0,7 mm ist.
  19. Verfahren nach einem der vorangehenden Ansprüche, bei dem N ≥ 2, und bei dem zwischen den ersten Enden (31) und der oberen Metallisierungsschicht (21) geschweißte Verbindungen hergestellt werden.
  20. Verfahren nach Anspruch 19, bei dem die wenigstens zwei Kontaktpins (3) in einem Wiederholabstand (d33) von kleiner oder gleich 0,7 mm angeordnet sind.
  21. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Anzahl von N ≥ 2 oder von N ≥ 10 Kontaktpins (3) nacheinander mit einer oberen Metallisierung (21) eines Schaltungsträgers (2) verbunden werden, wobei das Verfahren folgende Schritte umfasst: (a) Bereitstellen eines Halbleiterchips (1); (b) Bereitstellen eines dielektrischen Isolationsträgers (20), der eine Oberseite (20a) und einer auf der Oberseite (20a) angeordnete obere Metallisierungsschicht (21) aufweist; (c) Verbinden des Halbleiterchips (1) und der oberen Metallisierungsschicht (21) mittels einer Verbindungsschicht (4), die zwischen dem Halbleiterchip (1) und der oberen Metallisierungsschicht (21) angeordnet wird, wobei die Verbindungsschicht (4) durch Diffusionslöten oder durch Sintern hergestellt wird; (d) Bereitstellen eines Kontaktpinreservoirs (12, 13), das dazu ausgebildet ist, eine Anzahl von Kontaktpins (3) bereitzustellen, wobei ein jeder der Kontaktpins (3) ein erstes Ende (31) aufweist, sowie ein dem ersten Ende entgegengesetztes zweites Ende (32); (e) Für einen jeden der Anzahl von Kontaktpins (3) des Kontaktpinreservoirs (12, 13): Herstellen einer elektrisch leitenden Verbindung zwischen der oberen Metallisierungsschicht (21) und dem ersten Ende (31) des betreffenden Kontaktpins (3), indem die elektrisch leitende Verbindung dadurch hergestellt wird, dass das Material des Kontaktpins (3) in direkten physischen Kontakt mit dem Material der oberen Metallisierungsschicht (21) gebracht wird.
  22. Verfahren nach Anspruch 21, bei dem das Kontaktpinreservoir als ununterbrochener Kontaktpindraht (14) auf einer Rolle (13) ausgebildet ist, wobei der Kontaktpindraht (14) ein erstes Ende aufweist, und wobei das Verfahren folgende Schritte umfasst: (f) Herstellen einer elektrisch leitenden geschweißten oder ballgebondeten Verbindung zwischen dem ersten Ende (31) und der oberen Metallisierung (21); (g) Abschneiden eines Stücks des Kontaktdrahtes (14), so dass ein neues erstes Ende (31) des Kontaktpindrahtes (14) entsteht; (h) Wiederholen der Schritte (f) und (g) wenigstens einmal.
  23. Verfahren nach einem der Ansprüche 21 oder 22, bei dem das Kontaktpinreservoir als Magazin ausgebildet ist, das eine Anzahl von Kontaktpins (3) enthält, von denen ein jeder ein erstes Ende (31) aufweist, und wobei das Verfahren folgenden Schritt umfasst: Aufeinander folgendes Herstellen elektrisch leitender geschweißter oder ball-gebondeter Verbindungen zwischen den ersten Enden (31) und der oberen Metallisierung (21).
  24. Verfahren nach einem der Ansprüche 21 bis 23, bei dem bei einem jeden der Anzahl von Kontaktpins (3) zum Herstellen der elektrisch leitenden Verbindung zwischen der oberen Metallisierungsschicht (21) und dem ersten Ende (31) des betreffenden Kontaktpins (3) der Abstand zwischen der Dicke (d21) der oberen Metallisierungsschicht (21) und dem Abstand (d3) zwischen dem betreffenden Kontaktpin (3) und der Oberseite (20t) kleiner ist als 0,1 mm.
  25. Verfahren nach einem der Ansprüche 21 bis 24, umfassend die Schritte: Bereitstellen eines Halbleiterchips (1); Montieren des Halbleiterchips (1) auf die obere Metallisierungsschicht (21) vor oder nachdem elektrisch leitende Verbindungen zwischen den ersten Enden (31) der Anzahl von Kontaktpins (3) und der oberen Metallisierungsschicht (21) gebildet werden.
DE102012215055.2A 2011-09-29 2012-08-24 Verfahren zur Herstellung einer Leistungshalbleiteranordnung Active DE102012215055B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/248,311 2011-09-29
US13/248,311 US8563364B2 (en) 2011-09-29 2011-09-29 Method for producing a power semiconductor arrangement

Publications (2)

Publication Number Publication Date
DE102012215055A1 true DE102012215055A1 (de) 2013-04-04
DE102012215055B4 DE102012215055B4 (de) 2022-03-24

Family

ID=47878790

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012215055.2A Active DE102012215055B4 (de) 2011-09-29 2012-08-24 Verfahren zur Herstellung einer Leistungshalbleiteranordnung

Country Status (3)

Country Link
US (1) US8563364B2 (de)
CN (1) CN103035542B (de)
DE (1) DE102012215055B4 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014190968A1 (de) * 2013-05-29 2014-12-04 Rogers Germany Gmbh Metall-keramik-substrat sowie verfahren zum herstellen eines metall-keramik-substrates
DE102013211405A1 (de) * 2013-06-18 2014-12-18 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
WO2019007625A1 (de) * 2017-07-04 2019-01-10 Siemens Aktiengesellschaft Leistungsmodul mit einem oberseitig und/oder unterseitig elektrisch zu kontaktierenden halbleiterträgerelement und mindestens einem oberflächenmontierten elektrischen kontaktierungselement
DE102020100364A1 (de) * 2020-01-09 2021-07-15 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Baugruppe mit einem Substrat, einer Hülse und einem Kontaktstift
DE102015220639B4 (de) 2014-11-12 2022-01-27 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102022207525A1 (de) 2022-07-22 2024-01-25 Vitesco Technologies Germany Gmbh Leistungsmodul und Verfahren zur Herstellung desselben, Stromrichter mit einem Leistungsmodul
US11888279B2 (en) 2018-08-14 2024-01-30 Te Connectivity Germany Gmbh Method of attaching a contact element to a conductive path a conductor plate

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586420B2 (en) * 2011-09-29 2013-11-19 Infineon Technologies Ag Power semiconductor arrangement and method for producing a power semiconductor arrangement
US20130175704A1 (en) * 2012-01-05 2013-07-11 Ixys Corporation Discrete power transistor package having solderless dbc to leadframe attach
US9731370B2 (en) 2013-04-30 2017-08-15 Infineon Technologies Ag Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
DE102013215066A1 (de) * 2013-07-31 2015-02-05 Infineon Technologies Ag Verfahren zur herstellung einer stoffschlüssigen verbindung und eines leistungshalbleitermoduls
US9437756B2 (en) 2013-09-27 2016-09-06 Sunpower Corporation Metallization of solar cells using metal foils
CN104716117B (zh) * 2013-12-17 2017-10-24 万国半导体股份有限公司 多芯片器件及其封装方法
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
JP6665664B2 (ja) * 2016-04-27 2020-03-13 富士電機株式会社 半導体装置及びその製造方法
FR3058565B1 (fr) * 2016-11-08 2018-11-02 Valeo Systemes De Controle Moteur Module electronique de puissance, equipement electrique et compresseur de suralimentation electrique comprenant un tel module electronique de puissance
EP3696851B1 (de) * 2019-02-18 2022-10-12 Infineon Technologies AG Halbleiteranordnung und verfahren zur herstellung davon
WO2021230615A1 (ko) * 2020-05-15 2021-11-18 주식회사 아모센스 파워모듈 및 그 제조방법
US11850676B2 (en) 2020-06-03 2023-12-26 Kulicke And Soffa Industries, Inc. Ultrasonic welding systems, methods of using the same, and related workpieces including welded conductive pins

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483128B2 (en) 2000-02-24 2002-11-19 Eupec Europaeische Gesellschaft F. Leistungshalbleiter Mbh+Co. Kg Connecting device for power semiconductor modules with compensation for mechanical stresses

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6068630A (en) 1997-01-02 2000-05-30 St. Francis Medical Technologies, Inc. Spine distraction implant
DE10026743C1 (de) 2000-05-30 2002-01-03 Eupec Gmbh & Co Kg Substrat zur Aufnahme einer Schaltungsanordnung
DE10343821B4 (de) 2003-09-22 2006-05-18 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Abschirmung von Bauelementen beim Laserschweißen
DE10352671A1 (de) 2003-11-11 2005-06-23 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Leistungsmodul
DE102004052039B4 (de) 2004-10-26 2014-07-10 Infineon Technologies Ag Verfahren zum Bestimmen der Aufschmelztiefe während des Aufschmelzens einer Metallschicht und Substrat zur Verwendung in einem derartigen Verfahren
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
CN101248527B (zh) 2005-08-26 2012-06-20 西门子公司 带有安装在电路载体上的负载连接元件的功率半导体模块
US9214442B2 (en) * 2007-03-19 2015-12-15 Infineon Technologies Ag Power semiconductor module, method for producing a power semiconductor module, and semiconductor chip
US7800222B2 (en) * 2007-11-29 2010-09-21 Infineon Technologies Ag Semiconductor module with switching components and driver electronics
DE102008058003B4 (de) 2008-11-19 2012-04-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE102009028360B3 (de) * 2009-08-07 2010-12-09 Infineon Technologies Ag Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP5581043B2 (ja) * 2009-11-24 2014-08-27 イビデン株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483128B2 (en) 2000-02-24 2002-11-19 Eupec Europaeische Gesellschaft F. Leistungshalbleiter Mbh+Co. Kg Connecting device for power semiconductor modules with compensation for mechanical stresses

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014190968A1 (de) * 2013-05-29 2014-12-04 Rogers Germany Gmbh Metall-keramik-substrat sowie verfahren zum herstellen eines metall-keramik-substrates
DE102013211405A1 (de) * 2013-06-18 2014-12-18 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
DE102013211405B4 (de) 2013-06-18 2020-06-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleitermoduls
DE102015220639B4 (de) 2014-11-12 2022-01-27 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2019007625A1 (de) * 2017-07-04 2019-01-10 Siemens Aktiengesellschaft Leistungsmodul mit einem oberseitig und/oder unterseitig elektrisch zu kontaktierenden halbleiterträgerelement und mindestens einem oberflächenmontierten elektrischen kontaktierungselement
US11888279B2 (en) 2018-08-14 2024-01-30 Te Connectivity Germany Gmbh Method of attaching a contact element to a conductive path a conductor plate
DE102020100364A1 (de) * 2020-01-09 2021-07-15 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Baugruppe mit einem Substrat, einer Hülse und einem Kontaktstift
DE102020100364B4 (de) 2020-01-09 2022-04-21 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Baugruppe mit einem Substrat, einer Hülse und einem Kontaktstift und Verfahren zur Herstellung einer solchen Baugruppe
DE102022207525A1 (de) 2022-07-22 2024-01-25 Vitesco Technologies Germany Gmbh Leistungsmodul und Verfahren zur Herstellung desselben, Stromrichter mit einem Leistungsmodul

Also Published As

Publication number Publication date
DE102012215055B4 (de) 2022-03-24
CN103035542B (zh) 2015-07-22
US8563364B2 (en) 2013-10-22
CN103035542A (zh) 2013-04-10
US20130084679A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
DE102012215055B4 (de) Verfahren zur Herstellung einer Leistungshalbleiteranordnung
DE102005002707B4 (de) Verfahren zur Herstellung elektrischer Verbindungen in einem Halbleiterbauteil mittels koaxialer Mikroverbindungselemente
DE102013219833B4 (de) Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102006060484B4 (de) Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102013211405B4 (de) Verfahren zur herstellung eines halbleitermoduls
DE3009295A1 (de) Halbleiterbaustein
DE102005034485A1 (de) Verbindungselement für ein Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102011084803A1 (de) Leistungshalbleitervorrichtung
DE102014115847A1 (de) Halbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102011083218A1 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
DE102014114808A1 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102014105957B3 (de) Verfahren zur Herstellung einer Lötverbindung
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE112010005383B4 (de) Halbleitervorrichtung
DE102014105000A1 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE102013200868B4 (de) Verfahren zur Herstellung einer stoffschlüssigen Verbindung und einer elektrischen Verbindung
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE102016224068B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102014206606A1 (de) Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102012105110A1 (de) Montageträger und Verfahren zur Montage eines Montageträgers auf einem Anschlussträger
DE102009044933B4 (de) Leistungshalbleitermodul mit mindestens zwei verbundenen Schaltungsträgern und Verfahren zur Herstellung eines Leistungshalbleitermoduls mit mindestens zwei verbundenen Schaltungsträgern
DE102014203306A1 (de) Herstellen eines Elektronikmoduls
DE19738118C2 (de) Montageverfahren für ein Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102012025912

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative