DE102012108473B4 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102012108473B4
DE102012108473B4 DE102012108473.4A DE102012108473A DE102012108473B4 DE 102012108473 B4 DE102012108473 B4 DE 102012108473B4 DE 102012108473 A DE102012108473 A DE 102012108473A DE 102012108473 B4 DE102012108473 B4 DE 102012108473B4
Authority
DE
Germany
Prior art keywords
semiconductor
porous region
semiconductor layer
semiconductor body
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012108473.4A
Other languages
English (en)
Other versions
DE102012108473A1 (de
Inventor
Hans-Joachim Schulze
Francisco Javier Santos Rodriguez
Anton Mauder
Johannes Baumgartl
Carsten Ahrens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102012108473A1 publication Critical patent/DE102012108473A1/de
Application granted granted Critical
Publication of DE102012108473B4 publication Critical patent/DE102012108473B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend:
Bilden eines porösen Bereiches (101) an einer Oberfläche eines Halbleiterkörpers (100), wobei der Halbleiterkörper (100) eine poröse Struktur in dem porösen Bereich (101) enthält,
Bilden einer Halbleiterschicht (102) auf dem porösen Bereich (101),
Bilden von Halbleiterzonen (103a, 103b, 103c) in der Halbleiterschicht (102),
Trennen der Halbleiterschicht (102) mit den Halbleiterzonen (103a, 103b, 103c) von dem Halbleiterkörper (100) längs des porösen Bereiches (101) durch Einführen von Wasserstoff in den porösen Bereich (101) und durch eine Wärmebehandlung, und
Bilden eines Trenches (104a, 104b) an der Rückseite des Halbleiterkörpers (100) und/oder in der Halbleiterschicht (102), um die Einwirkung von Wasserstoff auf den porösen Bereich (101) zu erleichtern.

Description

  • HINTERGRUND
  • Für eine Vielzahl von Anwendungen von elektronischen Halbleitervorrichtungen und integrierten Schaltungen (IC) ist es vorteilhaft, die Gesamtdicke der Halbleitervorrichtung bzw. der integrierten Schaltungen zu begrenzen. Beispielsweise sind ein niedriges Gewicht und kleine Abmessungen relevant für Chipkarten und Smartkarten. In ähnlicher Weise können die elektrischen Eigenschaften von Vorrichtungen, wie beispielsweise vertikalen Leistungshalbleiterbauelementen, durch spezifische Einstellung der Dicke des Halbleiterkörpers verbessert werden. Durch Anpassen der Dicke des Halbleiterkörpers an die Spannungsklasse des jeweiligen Leistungshalbleiterbauelementes kann ein unerwünschter elektrischer Widerstand von übergroßen Halbleiterkörpern verhindert werden.
  • Somit ist eine genaue und zuverlässige Einstellung einer Dicke eines Halbleiterkörpers wünschenswert, um Verluste in der Ausbeute des Herstellens zu vermeiden und zuverlässige elektrische Eigenschaften von Halbleitervorrichtungen bzw. integrierten Schaltungen zu gewährleisten.
  • In der US 6 107 213 A ist ein Verfahren zum Herstellen einer Halbleitervorrichtung beschrieben, bei dem auf einen porösen Bereich ein Halbleiterfilm mit einer p+/p-/n+-Struktur aus drei Teilschichten aufgebracht wird. Der Halbleiterfilm wird sodann mit einer gedruckten Schaltungsplatte versehen und mit dieser durch ein transparentes Bindemittel verbunden. Ein den porösen Bereich enthaltendes Substrat 11 wird anschließend längs des porösen Bereiches 12 abgetrennt, wodurch ein Dünnfilmhalbleiter entsteht, der auf seiner Rückseite mit einer Silberpaste versehen wird, um so schließlich Solarzellen zu bilden
  • Weiter beschreibt die WO 2011/ 017 693 A1 ein Verfahren, bei dem in ein Substrat durch Ionenbestrahlung Mikroblasen eingebracht werden, so dass eine poröse Schicht entsteht. Nach einer Wärmebehandlung schließt sich eine Ablösung längs dieser porösen Schicht an. Das so abgetrennte Substrat enthält offenbar keine durch verschiedene lithographische Schritte gebildete Halbleiterzonen.
  • Aus der US 7 524 736 B2 ist ein Verfahren bekannt, bei dem Defekte in einem Halbleiterkörper gebildet werden. Auf diese Weise entsteht eine Defektschicht. In dem Halbleiterkörper werden sodann zwischen der Defektschicht und einer Oberfläche elektronische Komponenten erzeugt. Eine Ablösung erfolgt längs der Defektschicht, wobei unter anderem Wasserstoff zur Einwirkung gebracht wird.
  • Weiterhin ist aus der US 6 677 183 B2 ein Verfahren zum Herstellen einer Halbleitervorrichtung bekannt, bei dem einzelne Halbleiterelemente durch Einbringen von schmalen Gräben bzw. Kerfs bis zu einer Trennungsschicht abgelöst werden. Für dieses Ablösen wird ein Fluid in die Kerfs injiziert. Auch ist ein Ablösen mittels einer Ultraschallbehandlung möglich. Die Trennungsschicht selbst ist eine poröse Siliziumschicht, die beispielsweise durch Ionenimplantation durch Wasserstoffionen erzeugt werden kann.
  • Schließlich ist aus der US 2009 / 0 233 079 A1 ein Verfahren bekannt bei dem ein Halbleitersubstrat längs einer porösen Schicht von einer Halbleiterstruktur mit einer epitaktischen Schicht abgetrennt wird und Halbleiterkomponenten in der Halbleiterstruktur mittels üblicher Methoden erzeut werden.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen von Halbleitervorrichtungen anzugeben, welches obigen Forderungen genügt.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung umfasst das Verfahren einen porösen Bereich an einer Oberfläche eines Halbleiterkörpers. Der Halbleiterkörper umfasst eine poröse Struktur in dem porösen Bereich. Das Verfahren umfasst weiterhin ein Bilden einer Halbleiterschicht auf dem porösen Bereich und ein Bilden von Halbleiterzonen in der Halbleiterschicht. Das Verfahren umfasst außerdem ein Trennen der Halbleiterschicht von dem Halbleiterkörper entlang des porösen Bereiches. Ein Trennen der Halbleiterschicht von dem Halbleiterkörper umfasst ein Einführen von Wasserstoff in den porösen Bereich durch eine thermische Behandlung oder Wärmebehandlung.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und nach Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der vorliegenden Erfindung zu liefern, und sie sind in dieser Offenbarung beinhaltet und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien der Erfindung. Andere Ausführungsbeispiele der vorliegenden Erfindung und zahlreiche der beabsichtigten Vorteile der vorliegenden Erfindung werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden sind. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsbeispiele können kombiniert werden, wenn sie einander nicht ausschließen.
  • Ausführungsbeispiele sind in den Zeichnungen dargestellt und werden in der Beschreibung wie folgt in Einzelheiten erläutert.
    • 1A bis 1E veranschaulichen schematische Darstellungen von Querschnitten eines Haltleiterkörpers, auf den das Herstellungsverfahren gemäß einem Ausführungsbeispiel angewandt ist.
    • 2A und 2B veranschaulichen schematische Darstellungen von Querschnitten von Halbleiterkörpern, welche Herstellungsverfahren gemäß Ausführungsbeispielen unterworfen sind.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Ausführungsbeispiele gezeigt sind, in welchen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird eine Richtungsterminologie, wie beispielsweise „Oberseite“, „Unterseite“, „Vorderseite“, „Hinterseite“, „vorne“, „hinten“, „darüber“, „oben“, „unten“ usw. im Hinblick auf die Orientierung in der (den) gerade beschriebenen Figur(en) verwendet. Beispielsweise können Merkmale, die als Teil eines Ausführungsbeispiels dargestellt oder beschrieben sind, bei oder in Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu einem weiteren Ausführungsbeispiel zu führen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Variationen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Ansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente oder Herstellungsprozesse durch die gleichen Hinweise in den verschiedenen Zeichnungen bezeichnet, falls nicht anderes festgestellt ist.
  • Die Begriffe „lateral“ und „horizontal“ sollen, wie sie in dieser Offenbarung verwendet sind, eine Orientierung parallel zu einer ersten Oberfläche eines Halbleitersubstrates oder eines Halbleiterkörpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder einer Scheibe sein. Der Begriff „vertikal“ soll, wie dieser in der vorliegenden Offenbarung verwendet ist, eine Orientierung beschreiben, die senkrecht zu der ersten Oberfläche des Halbleitersubstrates oder Halbleiterkörpers angeordnet ist.
  • Im Folgenden werden beispielhafte Ausführungsbeispiele anhand der Figuren erläutert. Die Erfindung ist jedoch nicht auf die Ausführungsbeispiele begrenzt, die im Detail beschrieben sind, sondern kann in geeigneten Weisen modifiziert und variiert werden. Besondere Merkmale und eine Kombination von Merkmalen eines Ausführungsbeispiels kann in geeigneter Weise mit Merkmalen und Kombinationen von Merkmalen eines anderen Ausführungsbeispiels kombiniert werden, sofern dies nicht ausdrücklich ausgeschlossen ist.
  • Die 1A bis 1D veranschaulichen schematische Darstellungen von Querschnitten einer Halbleitervorrichtung während verschiedener Phasen eines Herstellungsverfahrens.
  • Der schematische Querschnitt von 1A veranschaulicht einen Halbleiterkörper 100. Gemäß einem Ausführungsbeispiel umfasst der Halbleiterkörper 100 Silizium (Si) oder ist aus diesem gemacht. Gemäß einem anderen Ausführungsbeispiel umfasst der Halbleiterkörper 100 Siliziumkarbid (SiC) oder ist aus diesem gemacht. Typischerweise sind Si- und SiC-Halbleiterkörper aus einkristallinem Material gemacht, wobei jedoch der Halbleiterkörper auch polykristalline oder amorphe Materialteile umfassen kann.
  • Unter Bezugnahme auf den schematischen Querschnitt von 1B ist ein poröser Bereich 101 an einer ersten Oberfläche des Halbleiterkörpers 100 durch Ändern der Kristallstruktur des Halbleiterkörpers 100 an der ersten Oberfläche von beispielsweise einer ein- oder mehrkristallinen Struktur in eine poröse Struktur gebildet. Dann umfasst der Halbleiterkörper 100 eine poröse Struktur in dem porösen Bereich 101. Die poröse Struktur in dem porösen Bereich 101 kann durch anodische Oxidation von Si oder SiC mittels einer oder mehrerer Fluorid (F) enthaltenden Lösung(en) hergestellt werden. Als ein Beispiel kann eine Lösung, die Fluorwasserstoffsäure (HF) und Ethanol oder Essigsäure enthält, verwendet werden. Auch andere Lösungen, die dazu konfiguriert sind, die Kristallstruktur in eine poröse Struktur zu ändern, können benutzt werden (beispielsweise HF/Dimethylformamid, HF/Acenitril, usw.), wobei optional eine externe Lichtquelle verwendet oder vermieden wird.
  • Nach einem physikalischen Kontakt der Lösung und des Halbleiterkörpers 100 tritt eine Reaktion auf, die den Halbleiterkörper 100 veranlasst, seine Struktur in eine poröse Struktur zu ändern. Diese Reaktion sowie der jeweilige Effekt beginnt an der Oberfläche des Halbleiterkörpers 100 und breitet sich in den Halbleiterkörper 100 aus. Damit wird die Lösung typischerweise von einer Vorderfläche 100f des Halbleiterkörpers 100 angewandt. Die Porösität des porösen Bereiches kann gesteuert werden, indem geeignete Werte für die Parameter, wie beispielsweise die Stromdichte und die HF-Konzentration in der Lösung, gewählt werden.
  • Die poröse Struktur des porösen Bereiches 101 umfasst eine Vielzahl von Hohlräumen oder Kavitäten, wie beispielsweise Mesoporen und/oder Nanoporen. Typische Porengrößen für Nanoporen sind unterhalb ungefähr 2 nm, Mesoporen haben 2 nm bis zu ungefähr 100 nm Porengröße, und Makroporen können Größen in dem µm-Bereich haben. Porösitäten bis zu oder mehr als 70 % können erzielt werden. Gemäß einem Ausführungsbeispiel wird die Porösität an der Oberfläche klein genug gehalten, um ein geeignetes Wachstum von weiteren Schichten auf dem porösen Bereich 101 zu erlauben.
  • Jedoch können solche weiteren Schichten auch auf einem porösen Bereich 101 mit Poren einschließlich Abmessungen in dem nmbis zu dem µm-Bereich, z.B. Nanoporen, Mesoporen oder sogar Makroporen wachsen. In diesem Fall kann ein Hochtemperatur-TCS(Trichlorsilan)-Epitaxie-Wachstumsprozess mit Temperaturen in dem Bereich von 1050°C bis zu 1230°C oder in dem Beriech von 1150°C bis zu 1200°C verwendet werden, um eine weitere Schicht auf dem porösen Bereich 101 aufzuwachsen.
  • Nach Bilden des porösen Bereiches 101 wird, wie in dem schematischen Querschnitt von 1C veranschaulicht ist, eine Halbleiterschicht 102 auf dem porösen Bereich 101 gebildet. Die Halbleiterschicht 102 entspricht einer weiteren Schicht, die auf dem porösen Bereich 101 anzuordnen ist, wie dies oben erläutert wurde, und sie wird auf dem porösen Bereich 101 mit der porösen Struktur beispielsweise aufgewachsen oder abgeschieden. In typischer Weise wird die Halbleiterschicht 102 durch epitaktisches Wachstum gebildet, um so eine gewünschte Dicke zu haben. Gemäß einem Ausführungsbeispiel wird die Halbleiterschicht 102 so gebildet, dass sie eine Dicke in einem Bereich von 5 µm bis 200 µm oder in einem Bereich von 20 µm bis 170 µm oder in einem Bereich von 35 µm bis 150 µm hat.
  • Dann werden Zonen 103a, 103b, 103c in der Halbleiterschicht 102 gebildet, um funktionale Elemente zu haben. Als ein Beispiel umfassen die Zonen 103a, 103b, 103c Halbleiterzonen, die durch Ionenimplantation und/oder Diffusion von Fremdstoffen in die Halbleiterschicht 102 gebildet sind. Die Halbleiterzonen können beispielsweise durch verschiedene lithographische Schritte gebildet werden. Die Halbleiterzonen können n-Typ-, p-Typ- oder eine Kombination von n-Typ- und p-Typ-Zonen umfassen. Beispiele für die Halbleiterzonen umfassen Source-, Drain-, Body-, Emitter-, Basis- und/oder Kollektor-Zonen. Die Zonen 103a, 103b, 103c können auch dielektrische und leitende Materialien auf oder nahe an der Oberfläche der Halbleiterzonen einschließlich eines planaren Gate-Dielektrikums und einer planare Gateelektrode umfassen. Die Zonen 103a, 103b, 103c können weiterhin Trench- oder Graben-Strukturen einschließlich dielektrischer und leitender Materialien darin, beispielsweise einen Trench einschließlich eines Gate-Dielektrikums und einer Gateelektrode, umfassen. Die Zonen 103a, 103b und 103c können elektrische und/oder mikromechanische Elemente umfassen, die in der Halbleiterschicht 102 gebildet sind. Demgemäß kann eine Vielzahl von Prozessen angewandt werden, um die Zonen 103a, 103b, 103c in dem Halbleiterkörper 102 zu bilden, wie beispielsweise Ätzen, Einwirken von Laserlicht, Dotieren, Polieren, Materialablagerung oder -aufwachsung und anderer Behandlungen und insbesondere verschiedene Kombinationen solcher Prozesse. Beispielsweise können die Zonen 103 der Halbleiterschicht 102 geeignet dotiert werden, um gewünschte Dotierkonzentrationen für jeweilige gewünschte Funktionen einer Halbleitervorrichtung zu erreichen.
  • Dann wird, wie in dem Querschnitt von 1D veranschaulicht ist, die Halbleiterschicht 102 von dem Halbleiterkörper 100 längs des porösen Bereiches 101 getrennt. Ein Trennen der Halbleiterschicht 102 von dem Halbleiterkörper 100 umfasst ein Einführen von Wasserstoff in den porösen Bereich 101 des Halbleiterkörpers 100 durch eine Wärmebehandlung.
  • Insbesondere kann ein Einführen von Wasserstoff in den porösen Bereich 101 auch zusammen mit einem Einführen von Wasserstoff in den gesamten Halbleiterkörper 100 kommen, solange der eingeführte Wasserstoff auf den porösen Bereich 101 einwirkt. Daher kann der in den porösen Bereich 101 einzuführende Wasserstoff beispielsweise von einer Rückseite 100b des Halbleiterkörpers 100 angewandt werden. Alternativ oder zusätzlich zu einem Einführen von Wasserstoff von der Rückseite 100b wird Wasserstoff von der Vorderfläche 100f des Halbleiterkörpers 100 eingeführt, was bedeutet, von der oder durch die zu trennende Halbleiterschicht 102. Eine Wärmebehandlung unterstützt das Einführen von Wasserstoff in den porösen Bereich 101 durch beispielsweise verstärkte Diffusion. Weiterhin kann eine Wärmebehandlung des Halbleitermaterials unter einer Wasserstoff enthaltenden Atmosphäre, die dann in den Poren vorliegt, zu einer gesteigerten Oberflächenbeweglichkeit der Halbleiteratome und somit zu einer leichteren Neuanordnung oder Um- bzw. Neuverteilung der Halbleiteratome führen.
  • Wenn der Wasserstoff in den porösen Bereich 101 eingeführt wird, werden die jeweiligen Poren der porösen Struktur in dem porösen Bereich 101 umverteilt, d.h. derart neu angeordnet, dass Hohlräume oder Kavitäten längs eines Pegels des Halbleiterkörpers 100 angeordnet sind und der Halbleiterkörper 100 von der Halbleiterschicht 102 längs des porösen Bereiches 101 getrennt ist.
  • Der Wasserstoff kann in den porösen Bereich 101 oder nahe des porösen Bereiches 101 beispielsweise mittels Diffusion eingeführt werden. Jedoch ist es auch möglich, Wasserstoff in den porösen Bereich 101 zu implantieren. Auch kann eine Kombination des Diffundierens von Wasserstoff in den Halbleiterkörper 100 und des Implantierens von Wasserstoff in den Halbleiterkörper 100 benutzt werden.
  • Wenn Wasserstoff in den porösen Bereich 101 mittels Ionenimplantation eingeführt wird, kann eine Implantationsdosis von Wasserstoff beispielsweise niedriger als 1016 cm-2 und beispielsweise in einem Bereich von 5·1014 cm-2 bis 5·1015 cm-2 sein. Darüber hinaus kann die Energie beispielsweis in dem Bereich von 150 keV bis 4 MeV sein.
  • Weiterhin kann das Bilden des porösen Bereiches 101 des Halbleiterkörpers insbesondere eine teilanodische Auflösung des Halbleiterkörpers 100 umfassen.
  • Wie bereits oben beschrieben wurde, können Mesoporen, d.h. Poren mit einer Durchschnittsgröße zwischen ungefähr 2 nm und ungefähr 100 nm, vorteilhaft sein, da sie zusammen mit kleineren Si- oder SiC-Strukturen um die tatsächlichen Poren auftreten. Dies erlaubt eine einfachere Trennung der Halbleiterschicht 102 von dem Halbleiterkörper 100 aufgrund einer höheren Oberflächenbeweglichkeit der Si-Atome und/oder C-Atome und/oder der Bildung von volatilen C-H-Verbindungen sowie höherer Krümmungsradien und eines größeren Gesamtoberflächenbereiches in dem Trennungsvolumen. Diese Effekte und Vorteile können mit Porösitäten einschließlich Porengrößen in dem Bereich von nm oder sub-nm, d.h. Nanoporen, erreicht werden.
  • Wenn Wasserstoff in den porösen Bereich 101 eingeführt wird, tritt eine Umverteilung von Si oder SiC ein, welche thermisch aktiviert ist. Die Umverteilung wird auch außerdem durch den in den porösen Bereich 101 eingeführten Wasserstoff unterstützt und entspricht einer Verringerung der Oberflächenbereichsgröße in dem porösen Bereich 101, was die Erzeugung von tatsächlichen Hohlräumen oder Kavitäten verursacht. Durch weiteres Steigern der Si- oder SiC-Beweglichkeit in dem porösen Bereich 101 kann neben der Trennung der Halbleiterschicht von dem Halbleiterkörper 100 auch ein Einebenen oder Levelieren des letzteren erreicht werden.
  • Dies bedeutet, dass in dem Fall, in welchem Teile des porösen Bereichs 101 an der Halbleiterschicht 102 nach deren Trennung vom Halbleiterkörper 100 haften, diese Teile nicht durch Ätzen oder Polieren entfernt werden müssen, da solche Teile eine vernachlässigbare Dicke haben können und bereits geglättet sind. Da damit die Halbleiterschicht 102 nicht weiteren Ätz- oder Polierprozessen nach der Trennung von dem Halbleiterkörper 100 unterworfen ist, kann die Halbleiterschicht 102 mit einer sehr kleinen Dicke realisiert werden. Jedoch kann ein typisches Rückseitenprozessieren, wie beispielsweise eine Ionenimplantation oder ein Laserglühen, auf den getrennten Halbleiterkörper 102 ohne Schwierigkeit angewandt werden.
  • Der oben beschriebene Trennprozess der Halbleiterschicht 102, die einem Prozessieren von Vorrichtungen und Verdrahten an der Vorderseite unterworfen sein kann, führt zu einer Halbleitervorrichtung mit einer genau eingestellten Dicke ihres Halbleiterkörpers. Die Variation der Dicke über dem Halbleiterkörper ist klein und kann kleiner sein als 10 %, kleiner als 8 %, kleiner als 4 % oder sogar kleiner als 2 % der Gesamtdicke des Halbleiterkörpers, um jeweils zuverlässige elektrische Eigenschaften der Halbleitervorrichtungen und der darin gebildeten integrierten Schaltungen zu gewährleisten.
  • In dem schematischen Querschnitt von 1E sind ein Halbleiterkörper 100, ein poröser Bereich 101, eine Halbleiterschicht 102 und Zonen 103a, 103b, 103c in der Halbleiterschicht 102 ähnlich zu den 1C und 1D veranschaulicht. Darüber hinaus sind Trenches oder Gräben 104a und 104b gezeigt, die erfindungsgemäß vorgesehen sind, um die Einwirkung von Wasserstoff auf die poröse Struktur zu erleichtern. Die Trenches 104a und 104b können alternativ oder in beliebigen Kombinationen und Zahlen vorgesehen sein und können Trench-Seitenwände umfassen, die keine oder verschiedene Grade einer Abschrägung haben.
  • Ein Trench 104a wird in der Halbleiterschicht 102 gebildet und kann sich durch die Halbleiterschicht 102 zu dem porösen Bereich 101 erstrecken oder in der Halbleiterschicht 102 enden. Der Trench 104a erleichtert die Einwirkung oder Anwendung von Wasserstoff auf den porösen Bereich 101, da der Wasserstoff leichter den porösen Bereich 101 erreichen kann.
  • Alternativ oder zusätzlich zu dem Trench 104a ist ein Trench 104b an der Rückseite des Halbleiterkörpers 100 vorgesehen. Der Trench 104b kann sich auch nach oben bis zu dem porösen Bereich 101 erstrecken oder in dem Halbleiterkörper 100 enden, bevor der poröse Bereich 101 erreicht ist. Wiederum erleichtert der Trench 104b die Einwirkung von Wasserstoff auf den porösen Bereich 101, da der Wasserstoff leichter den porösen Bereich 101 erreichen kann. Während der Trench 104a nach dem Bilden der Halbleiterschicht 102 auf dem Halbleiterkörper 100 gebildet werden kann, kann der Trench 104b vor oder nach dem Bilden der Halbleiterschicht 102 auf dem Halbleiterkörper 100 gebildet werden.
  • Gemäß einem anderen Ausführungsbeispiel umfasst das Bilden des porösen Bereiches 101 ein Bilden einer Doppelporösitätsstruktur einschließlich eines ersten porösen Bereiches mit einer ersten Porösität und eines zweiten porösen Bereiches tiefer in dem Halbleiterkörper 100 mit einer zweiten Porösität. Die Porösität der porösen Bereiche kann durch Wählen geeigneter Werte für Parameter, wie beispielsweise Stromdichte und/oder HF-Konzentration in der Lösung und/oder Intensität der Lichtbestrahlung, gesteuert werden.
  • Gemäß einem Ausführungsbeispiel ist die erste Porösität kleiner eingestellt als die zweite Porösität. Dies ist beispielsweise in 2A veranschaulicht, wo ein erster poröser Bereich 101a in dem Halbleiterkörper 100 gebildet ist, und ein zweiter poröser Bereich 101b ist ebenfalls unter dem ersten porösen Bereich 101a, d.h. tiefer in dem Halbleiterkörper 100, gebildet. Als ein Beispiel ist eine Porösität des ersten porösen Bereiches 101a in einem Bereich zwischen 10 % und 50 % eingestellt, und die Porösität des zweiten porösen Bereiches 101b ist in einem Bereich zwischen der Porösität des ersten porösen Bereiches 101a und 80 % eingestellt. Das Wählen der ersten Porösität auf einen Wert kleiner als die zweite Porosität erlaubt ein Verbessern der Kristallqualität der Halbleiterschicht 102, die auf dem ersten porösen Bereich 101a aufgewachsen ist, durch Einstellen der ersten Porösität, und ein Verbessern der Trennung der Halbleiterschicht 102 von dem Halbleiterkörper 100 durch Einstellen der zweiten Porösität in dem zweiten porösen Bereich 101b.
  • 2B veranschaulicht noch ein anderes Ausführungsbeispiel, das zusätzlich zu dem in 2A gezeigten Ausführungsbeispiel einen dritten porösen Bereich 101c umfasst, der in Bezug auf die beiden ersten und zweiten porösen Bereiche 101a bzw. 101b tiefer in dem Halbleiterkörper 100 angeordnet ist. Demgemäß ist die Porösität des ersten porösen Bereiches 101a kleiner als die Porösität des zweiten und des dritten porösen Bereiches 101b bzw. 101c. Auch hat der dritte poröse Bereich 101c die größte Porösität der drei porösen Bereiche 101a, 101b und 101c.
  • Die in den verschiedenen Ausführungsbeispielen beschriebenen Merkmale können beliebig miteinander kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Begriffe wie „erste“, „zweite“ und dergleichen werden verwendet, um verschiedene Elemente, Bereiche, Abschnitte usw. zu beschreiben, und sie sollen nicht begrenzend wirken. Gleiche Bezeichnungen betreffen gleiche Elemente in der gesamten Beschreibung.
  • Begriffe wie „umfassen“, „enthalten“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, d.h. neben den „umfassten“ Elementen oder Merkmalen können weitere Elemente oder Merkmale vorliegen. Mit bestimmten und unbestimmten Artikeln gekennzeichnete Elemente können sowohl im Singular als auch im Plural vorliegen, sofern nicht ausdrücklich anderes angegeben ist.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann offensichtlich, dass eine Vielzahl von anderen und/oder äquivalenten Ausführungen für die gezeigten und beschriebenen Ausführungsbeispiele angewandt werden kann, ohne vom Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anwendungen der hier beschriebenen spezifischen Ausführungsbeispiele abdecken.

Claims (14)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Bilden eines porösen Bereiches (101) an einer Oberfläche eines Halbleiterkörpers (100), wobei der Halbleiterkörper (100) eine poröse Struktur in dem porösen Bereich (101) enthält, Bilden einer Halbleiterschicht (102) auf dem porösen Bereich (101), Bilden von Halbleiterzonen (103a, 103b, 103c) in der Halbleiterschicht (102), Trennen der Halbleiterschicht (102) mit den Halbleiterzonen (103a, 103b, 103c) von dem Halbleiterkörper (100) längs des porösen Bereiches (101) durch Einführen von Wasserstoff in den porösen Bereich (101) und durch eine Wärmebehandlung, und Bilden eines Trenches (104a, 104b) an der Rückseite des Halbleiterkörpers (100) und/oder in der Halbleiterschicht (102), um die Einwirkung von Wasserstoff auf den porösen Bereich (101) zu erleichtern.
  2. Verfahren nach Anspruch 1, bei dem der Wasserstoff in den porösen Bereich (101) durch Ionenimplantation eingebracht wird.
  3. Verfahren nach Anspruch 2, bei dem die Implantationsdosis des Wasserstoffes in dem Bereich von 5·1014 cm-2 bis 5·1015 cm-2 liegt.
  4. Verfahren nach Anspruch 2 oder 3, bei dem die Implantationsenergie der Ionenimplantation im Bereich von 150 keV bis 4 MeV liegt.
  5. Verfahren nach Anspruch 1, bei dem der Wasserstoff in den porösen Bereich (101) durch Diffusion von Wasserstoff durch die Halbleiterschicht (102) in den porösen Bereich (101) eingebracht wird.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Bilden der Halbleiterschicht (102) auf dem porösen Bereich (101) ein Bilden der Halbleiterschicht (102) durch epitaktisches Wachstum umfasst.
  7. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Bilden der Halbleiterschicht auf dem porösen Bereich (101) ein Bilden einer Dicke der Halbleiterschicht (102) in einem Bereich von 5 µm bis 200 µm umfasst.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Halbleiterkörper (1) aus Si oder SiC besteht.
  9. Verfahren nach einem der vorangehenden Ansprüche, bei dem der poröse Bereich (101) des Halbleiterkörpers (100) eine anodische Auflösung des Halbleiterkörpers (100) umfasst.
  10. Verfahren nach Anspruch 9, bei dem die anodische Auflösung des Halbleiterkörpers (100) eine anodische Auflösung von Silizium in einem chemischen Gemisch von Fluorwasserstoffsäure und Ethanol oder Essigsäure umfasst.
  11. Verfahren nach Anspruch 9, bei dem das Bilden des porösen Bereiches ein Bilden einer Doppelporösitätsstruktur mit einem ersten porösen Bereich (101a) in dem Halbleiterkörper (100) mit einer ersten Porösität und mit einem zweiten porösen Bereich (101b) tiefer in dem Halbleiterkörper (100) mit einer zweiten Porösität umfasst, wobei die erste Porösität kleiner als die zweite Porösität ist.
  12. Verfahren nach Anspruch 11, bei dem die Porösität des ersten porösen Bereiches (101a) in einem Bereich zwischen 10 % und 50 % und die Porösität des zweiten porösen Bereiches (101b) in einem Bereich zwischen der Porösität des ersten porösen Bereiches (101a) und 80 % eingestellt ist.
  13. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Bilden der Halbleiterzonen (103a, 103b, 103c) in der Halbleiterschicht (102) das Bilden wenigstens einer Zone aus n-Typ- und p-Typ-Zonen in der Halbleiterschicht (102) durch Einführen von Fremdstoffen in die Halbleiterschicht (102) umfasst.
  14. Verfahren nach einem der vorangehenden Ansprüche, wobei das Trennen der Halbleiterschicht (102) eine durch den eingeführten Wasserstoff unterstützte und thermisch aktivierte Umverteilung von Material im porösen Bereich (101) umfasst.
DE102012108473.4A 2011-09-12 2012-09-11 Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102012108473B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/229,861 US8883612B2 (en) 2011-09-12 2011-09-12 Method for manufacturing a semiconductor device
US13/229,861 2011-09-12

Publications (2)

Publication Number Publication Date
DE102012108473A1 DE102012108473A1 (de) 2013-03-14
DE102012108473B4 true DE102012108473B4 (de) 2019-03-28

Family

ID=47740333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012108473.4A Active DE102012108473B4 (de) 2011-09-12 2012-09-11 Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (3)

Country Link
US (3) US8883612B2 (de)
CN (1) CN103000493B (de)
DE (1) DE102012108473B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019106124A1 (de) * 2018-03-22 2019-09-26 Infineon Technologies Ag Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE102019108754A1 (de) * 2019-03-06 2020-09-10 Infineon Technologies Ag Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
US11710656B2 (en) * 2019-09-30 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor-on-insulator (SOI) substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US6677183B2 (en) 2001-01-31 2004-01-13 Canon Kabushiki Kaisha Method of separation of semiconductor device
US7524736B2 (en) 2005-12-14 2009-04-28 Stmicroelectronics S.R.L. Process for manufacturing wafers usable in the semiconductor industry
WO2011017693A1 (en) * 2009-08-07 2011-02-10 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6306729B1 (en) * 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JP2000294818A (ja) * 1999-04-05 2000-10-20 Sony Corp 薄膜半導体素子およびその製造方法
JP4329183B2 (ja) * 1999-10-14 2009-09-09 ソニー株式会社 単一セル型薄膜単結晶シリコン太陽電池の製造方法、バックコンタクト型薄膜単結晶シリコン太陽電池の製造方法および集積型薄膜単結晶シリコン太陽電池の製造方法
JP2001237403A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd 半導体装置の製法および超薄型半導体装置
CN100557785C (zh) * 2002-08-26 2009-11-04 S.O.I.Tec绝缘体上硅技术公司 具有缓冲结构的晶片的再循环
JP2004134672A (ja) * 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
WO2004099473A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
US7153761B1 (en) * 2005-10-03 2006-12-26 Los Alamos National Security, Llc Method of transferring a thin crystalline semiconductor layer
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
EP1993128A3 (de) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats
JP5459900B2 (ja) * 2007-12-25 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7923279B2 (en) * 2009-01-21 2011-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for reducing cross-talk in image sensor devices
EP2617066B1 (de) * 2010-09-13 2014-06-18 Imec Verfahren zur herstellung von dünnschicht-pv-zellen
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US6677183B2 (en) 2001-01-31 2004-01-13 Canon Kabushiki Kaisha Method of separation of semiconductor device
US7524736B2 (en) 2005-12-14 2009-04-28 Stmicroelectronics S.R.L. Process for manufacturing wafers usable in the semiconductor industry
WO2011017693A1 (en) * 2009-08-07 2011-02-10 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process

Also Published As

Publication number Publication date
US8883612B2 (en) 2014-11-11
US9449847B2 (en) 2016-09-20
US20150056784A1 (en) 2015-02-26
DE102012108473A1 (de) 2013-03-14
CN103000493B (zh) 2017-09-05
US20160372336A1 (en) 2016-12-22
US20130065379A1 (en) 2013-03-14
CN103000493A (zh) 2013-03-27

Similar Documents

Publication Publication Date Title
DE69631233T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE69329635T3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
EP1997156B1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einem gezielt dotierten oberflächenbereich unter verwendung von aus-diffusion und entsprechendes halbleiterbauelement
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102004041378B4 (de) Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
DE60211190T2 (de) Verfahren zur herstellung einer halbleiter-schichtstruktur und entsprechende struktur
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE102019111377A1 (de) Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
DE4126955C2 (de) Verfahren zum Herstellen von elektrolumineszenten Siliziumstrukturen
DE102008064719B4 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102019108754A1 (de) Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE602004007940T2 (de) Bildung einer silicium-germanium-auf-isolator-struktur durch oxidation einer vergrabenen porösen siliciumschicht
DE102012108473B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017004171T5 (de) Verfahren zum herstellen eines siliziumepitaxialwafers, siliziumepitaxialwafer und verfahren zum herstellen eines festkörperbilderfassungsbauelements
DE102015121890A1 (de) Verfahren zum Prozessieren eines Halbleiterwafers
DE3882882T2 (de) Verfahren zur Herstellung einer Siliziumstruktur auf einem Isolator.
DE112015006008T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE112013006649T5 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE102009042514B4 (de) Verfahren und Vorrichtung mit SOI-Substratdotierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021302000

Ipc: H01L0021304000

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021302000

Ipc: H01L0021304000

Effective date: 20140131

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative