DE102012107403B4 - Chip-Gehäuse-Modul für einen Chip und ein Verfahren zum Herstellen eines Chip-Gehäuse-Moduls - Google Patents

Chip-Gehäuse-Modul für einen Chip und ein Verfahren zum Herstellen eines Chip-Gehäuse-Moduls Download PDF

Info

Publication number
DE102012107403B4
DE102012107403B4 DE102012107403.8A DE102012107403A DE102012107403B4 DE 102012107403 B4 DE102012107403 B4 DE 102012107403B4 DE 102012107403 A DE102012107403 A DE 102012107403A DE 102012107403 B4 DE102012107403 B4 DE 102012107403B4
Authority
DE
Germany
Prior art keywords
chip
housing module
buffer layer
carrier
impression material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012107403.8A
Other languages
English (en)
Other versions
DE102012107403A1 (de
Inventor
Horst Theuss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012107403A1 publication Critical patent/DE102012107403A1/de
Application granted granted Critical
Publication of DE102012107403B4 publication Critical patent/DE102012107403B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

Chip-Gehäuse-Modul für einen Chip, wobei das Chip-Gehäuse-Modul folgendes aufweist:• einen Chip (202), der eine erste Chipseite (222) aufweist, wobei die erste Chipseite (222) einen Eingabeabschnitt (224) aufweist, derart eingerichtet, ein Signal zu empfangen;• einen Chipträger (226), derart eingerichtet, dass dieser eine elektrische Verbindung mit der ersten Chipseite (222) aufweist, und wobei der Chip (202) mit der ersten Chipseite (222) an dem Chipträger (226) befestigt ist;• ein Abformmaterial (228), derart eingerichtet, dass dieses den Chip (202) auf mindestens der ersten Chipseite (222) bedeckt, wobei mindestens ein Teil des Eingabeabschnitts (224) von dem Abformmaterial (228) freigelassen ist, wobei das Abformmaterial (228) ferner derart eingerichtet ist, den Chip (202) auf mindestens einem Teil einer zweiten Chipseite (244) zu bedecken, wobei die zweite Chipseite (244) in die entgegengesetzte Richtung der ersten Chipseite (222) zeigt; und• eine auf der ersten Chipseite (222) gebildete Pufferschicht (242), wobei sich die Pufferschicht (242) abschnittsweise zwischen dem Chip (202) und dem Chipträger (226) erstreckt, wobei eine erste Oberfläche der Pufferschicht in Richtung der ersten Chipseite (222) zeigt und wobei sich eine der ersten Oberfläche gegenüberliegende zweite Oberfläche der Pufferschicht (242) im Wesentlichen parallel zu der ersten Chipseite (222) erstreckt,• wobei ein Teil des Abformmaterials (228) direkt auf der zweiten Oberfläche der Pufferschicht (242) gebildet ist.

Description

  • Die vorliegende Erfindung betrifft im Allgemeinen ein Chip-Gehäuse-Modul und ein Verfahren zum Formen eines Chip-Gehäuse-Moduls.
  • Verschiedene Herausforderungen im Arbeitsablauf umgeben die Herstellung von Chip-Gehäuse-Modulen für das Verkappen (Häusen, Packaging) eines Chips.
  • Bei der Herstellung von Chip-Gehäusen (Chip-Packages) ist ein Chip häufig mit einem Abformmaterial, z.B. einem Spritzgussmaterial, bedeckt, wobei das Abformmaterial den Chip schützt. Einige Chips können es beispielsweise erfordern, dass ein Teil des Chips unbedeckt gelassen wird, z.B. Chips, die Sensoren enthalten (Sensorchips). In solchen Fällen wird Sorgfalt benötigt, so dass gewährleistet werden kann, dass das Abformwerkzeug, z.B. ein Spritzgusswerkzeug, nicht den Chip trifft oder den Chip zerstört, wenn versucht wird, einen Teil des Chips unbedeckt zu lassen. 1A zeigt ein vorgeformtes Hohlraumgehäuse 100, wobei ein vorgeformter Hohlraum, geformt aus einem Abformmaterial 104, 104a, genutzt werden kann, um einen Chip 102 zu häusen (anders ausgedrückt zu verkappen oder einzuhausen). Eine Leiterplatine 106 kann einen Teil des Hohlraumgehäuses bilden, bevor der Chip 102 in den Hohlraum eingesetzt wird. Der Chip 102 kann an der Leiterplatine 106 an einer Unterseite des Chips 102 befestigt sein. Die Oberseite des Chips 102 kann elektrische Kontakte 108 beinhalten, wobei die elektrischen Kontakte jeweils mittels einer Verbindung 112, z.B. mittels eines leitfähigen Drahts, mit der Leiterplatine 106 verbunden sein können. Das Aufbringen, beispielsweise Verteilen von weichem Gel 114 über dem Chip 102 ist ein notwendiger Schritt, welcher Fragen in Bezug auf die Effizienz, die Zuverlässigkeit und in Bezug auf die Erzeugung von Blasen in dem weichen Gel 114 aufwirft.
  • 1B zeigt ein Hohlraumgehäuse 110, in welchem ein Chip 102 mit einem Abformmaterial 104a über dem Chip 102 durch das Nutzen eines Abformwerkzeugs versiegelt werden kann, wobei das Abformmaterial 104a in Verbindung mit dem Chip 102 sein kann, z.B. in Verbindung mit einer Chipoberseite. Chip 102 kann an die Leiterplatine 106 an einer Unterseite des Chips 102 angehaftet sein. Das komplizierte Abformverfahren riskiert den Chip 102, z.B. ein Chip-Die, zu beschädigen, da das Abformwerkzeug direkt auf dem Chip 102 abgedichtet werden muss.
  • 1C und 1D zeigen jeweils das Hohlraumgehäuse 120 und das Hohlraumgehäuse 130, wobei ein Weichpolymer-Tropfen 114 auf dem Chip 102 aufgebracht werden kann, wie in 1C dargestellt ist, und ein Weichpolymer-Guss 114a auf dem Chip 102, z.B. über einer Fläche auf einer Oberseite des Chips 102, aufgebracht werden kann, wie in 1D dargestellt ist. Der Chip 102 kann auf einer Unterseite des Chips 102 an der Leiterplatine 106 befestigt werden. Der Chip 102 kann mit dem Abformmaterial 104a in Verbindung mit dem Chip 102, z.B. in Verbindung mit einer Chipoberseite, und jeweils dem Weichpolymer-Tropfen 114 in 1C oder dem Weichpolymer-Guss 114a in 1D versiegelt oder abgedichtet werden. Zum Beispiel kann das Abformmaterial 104 den Chip 102 von einer Unterseite bedecken und das Abformmaterial 104a kann den Chip 102 von einer Oberseite bedecken. In der Fertigung des Hohlraumgehäuses, dargestellt in 1C, kann der Chip 102 mit dem Abformwerkzeug auf dem Weichpolymer-Tropfen 114 abgedichtet werden. In der Fertigung des Hohlraumgehäuses, dargestellt in 1D, kann der Chip 102 mit dem Abformwerkzeug auf dem Weichpolymer-Guss 114a abgedichtet werden. Bei dem komplizierten Abformverfahren wird das Verschmutzen des Abformwerkzeugs riskiert. Das Verfahren benötigt weiterhin einen komplizierten Gel-Guss-Prozess, welcher Schwierigkeiten in der Reproduzierbarkeit in der Fertigung bereitet. Obgleich die vorangehend beschriebenen Verfahren auf Sensoroberflächen genutzt werden können, sind sie darauf beschränkt, auf Oberflächen genutzt zu werden, welche die Gel-Abdeckung tolerieren, wodurch die meisten elektrischen, mechanischen und elektromechanischen Sensoren ausgeschlossen sein können. Darüber hinaus kann dies die Leistungsfähigkeit des Chips beeinträchtigen, da der Gel-Guss-Prozess ein notwendiger Schritt ist.
  • US 6 140 144 A offenbart ein Verfahren zum Verpacken und Schützen von Sensoren, insbesondere von sogenannten Mikrosensoren. DE 102 28 593 A1 offenbart ein elektronisches Bauteil mit einer Gehäusepackung aus mehreren Kunststofflagen. DE 102 05 127 A1 offenbart ein elektronisches Halbbleiterbauteil mit einem Halbleiterchip, der eine aktive Chipfläche aufweist, die von einem Metallrahmen eingefasst ist.
  • Verschiedene Ausführungsformen stellen ein Chip-Gehäuse-Modul für einen Chip bereit. Das Chip-Gehäuse-Modul beinhaltet: Einen Chip, der eine erste Chipseite beinhaltet, wobei die erste Chipseite einen Eingabeabschnitt beinhaltet, derart eingerichtet, dass ein Signal empfangen werden kann; einen Chipträger, derart eingerichtet, in einer elektrischen Verbindung mit der ersten Chipseite zu sein, wobei der Chip mit der ersten Chipseite an dem Chipträger befestigt ist; und ein Abformmaterial, derart eingerichtet, den Chip auf mindestens der ersten Chipseite zu bedecken, wobei mindestens ein Teil des Eingabeabschnitts von dem Abformmaterial freigelassen wird.
  • In den Zeichnungen beziehen sich im Allgemeinen gleiche Bezugszeichen auf die gleichen Teile über alle unterschiedlichen Ansichten hinweg. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, sondern es wird allgemein darauf Wert gelegt, die Prinzipien der Erfindung darzustellen. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung beschrieben unter Bezugnahme auf die nachfolgenden Zeichnungen, in denen:
    • 1A bis 1D jeweils Hohlraum-Chip-Gehäuse zeigen;
    • 2 ein Verfahren zum Formen eines Chip-Gehäuse-Moduls gemäß verschiedenen Ausführungsformen zeigt; und
    • 3A bis 3G ein Verfahren zum Formen eines Chip-Gehäuse-Moduls zeigen, wie in 3E, 3F und 3G gezeigt ist, gemäß verschiedenen Ausführungsformen.
  • Die nachfolgende detaillierte Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die veranschaulichend spezifische Details und Ausführungsbeispiele zeigen, in denen Erfindung praktisch umgesetzt werden kann.
  • Die Verwendung des Wortes „über“ in Bezug auf aufgebrachten Materials „über“ einer Seite oder Oberfläche erfolgt im weiteren Verlauf mit der Bedeutung „direkt auf“, wie z.B. in direktem Kontakt mit der angedeuteten Seite oder Oberfläche. Weiterhin wird das Wort „über“ genutzt, wenn sich das aufgebrachte Material „indirekt auf“ der angedeuteten Seite oder Oberfläche formt, wobei sich eine oder mehrere zusätzliche Schichten zwischen der angedeuteten Seite oder Oberfläche und der aufgebrachten Schicht befinden.
  • Verschiedene Ausführungsformen betreffen ein Konzept für ein kleines geformtes Gehäuse für elektronische Bauteile.
  • 2 zeigt ein Verfahren 200 zum Bilden eines Chip-Gehäuse-Moduls gemäß einer Ausführungsform. Das Verfahren beinhaltet das Bilden eines Chipträgers in elektrischer Verbindung mit einer ersten Chipseite, wobei die erste Chipseite einen Eingabeabschnitt zum Empfangen eines Signals beinhaltet, das Befestigen des Chips mit der ersten Chipseite an dem Chipträger (in 210) und das Bedecken des Chips mit einem Abformmaterial auf mindestens der ersten Chipseite, wobei mindestens ein Teil des Eingabeabschnitts von dem Abformmaterial freigelassen wird (in 220).
  • 3A bis 3G zeigen bildhafte Darstellungen des Verfahrens zum Bilden eines Chip-Gehäuse-Moduls gemäß 2. Des weiteren zeigen 3E, 3F und 3G jeweils ein Chip-Gehäuse-Modul gemäß verschiedenen Ausführungsformen.
  • In 3A, wie in gezeigt ist, beinhaltet ein Chip 202 eine erste Chipseite 222. Der Chip 202, z.B. ein Sensorchip, kann einen Eingabeabschnitt (auch bezeichnet als Eingabebereich) 224 enthalten, z.B. eine Sensorfläche, gebildet auf der ersten Chipseite 222, z.B. auf der aktiven Seite des Chips. Der Eingabeabschnitt 224 kann eine Membran beinhalten. Die Membran kann derart eingerichtet sein, dass diese eine elektromechanische Struktur beinhaltet, z.B. eine MEMS Struktur (MEMS steht für Mikro-Elektro-Mechanisches-System). Mindestens ein Verbindungs-Pad 232, z.B. ein elektrischer Kontakt, kann auf der ersten Chipseite 222 gebildet sein, z.B. auf der aktiven Chipseite. Das mindestens eine Verbindungs-Pad 232 kann auf der gleichen Seite des Chips 202 gebildet sein, auf der sich der Eingabeabschnitt 224 befindet. Der Chip 202 kann einen Sensor beinhalten, z.B. einen MEMS-Sensor, einen Drucksensor, Gassensoren, wobei der Eingabeabschnitt 224 einen aktiven Bereich (auch bezeichnet als Erfass-Bereich) zum Empfangen von Signalen beinhaltet, wobei die Signale von dem Chip 202 verarbeitet werden. Der Chip 202 kann allgemeine Sensoren beinhalten, wobei ein offener Zugang zu der aktiven Chipoberfläche, z.B. auf der ersten Chipseite 222, bereitgestellt werden kann. In einigen Fällen kann ein Signaleingang bereitgestellt werden, so dass ein Eingabesignal empfangen werden kann, wobei in diesem Fall der direkte Kontakt mit einer chemischen Substanz während des Erfassens bereitgestellt werden kann (das Erfassen kann das Erfassen einer Information durch den aktiven Bereich des Eingabeabschnitts 224 beinhalten). Mit anderen Worten, im Gegensatz zu den Hohlraumgehäusen, dargestellt in 1C und 1d, können in solch einer Ausführungsform weder der Weichpolymer-Tropfen 114 noch der Weichpolymer-Guss 114a geeignet sein, die erste Chipseite 222 zu bedecken. Der Chip 202 kann einen MEMS-Sensor oder mehrere MEMS-Sensoren enthalten, wobei eine Chipoberfläche auf der ersten Chipseite 222 notwendig sein kann, wobei die Chipoberfläche mindestens teilweise der Umgebung ausgesetzt ist. Beispiele solcher Sensoren beinhalten Aktoren, Pumpen und andere sich bewegende Strukturen, z.B. MEMS-Strukturen, welche nicht eingekapselt oder besprüht werden sollen. In verschiedenen Ausführungsformen kann der Zugang zu dem Chip 202 durch den Zugang durch ein Gehäuse für einen Chip zu dem Chip bereitgestellt werden. Der Chip 202 kann mindestens ein Halbleitermaterial enthalten, z.B. Silizium. Der Chip 202 kann mindestens ein Material aus der folgenden Gruppe von Materialien enthalten: Plastik, Glas und Polymer.
  • Wie in der der 3B dargestellt ist, kann eine Schicht 242, z.B. eine Pufferschicht, auf die erste Chipseite 222 aufgebracht werden, z.B. abgeschieden werden. Die Schicht 242, z.B. die Pufferschicht, kann selektiv aufgetragen oder strukturiert werden, z.B. selektiv über der ersten Chipseite 222 positioniert und geformt werden. Die Schicht 242, z.B. die Pufferschicht, kann mindestens ein Material aus der Gruppe folgender Materialien enthalten: Haftkleber, Epoxid, Lötmittel, doppelseitiges Klebeband, elastisches Polymer, Lack, Polyimid, zweistufiges Material, das als ein Haftmittel nach einer Wärmebehandlung fungiert, und Wärmeleitkleber. Die Schicht 242, z.B. die Pufferschicht, kann darüber hinaus derart eingerichtet sein, dass der Eingabeabschnitt 224 von dem mindestens einen Verbindungs-Pad 232, gebildet auf der ersten Chipseite 222, isoliert wird. Die Schicht 242, z.B. die Pufferschicht, kann dicker als das mindestens eine Verbindungs-Pad 232 sein, d.h. die räumliche Ausdehnung der Pufferschicht kann größer als die räumliche Ausdehnung des Verbindungs-Pads 232 sein, verglichen in der Richtung senkrecht zu einer Chipoberfläche, z.B. der ersten Chipseite 222. Die Schicht 242, z.B. die Pufferschicht, kann mittels Spin-Coating (Schleuderbeschichtung) und/oder Printing (Aufdrucken) aufgebracht werden. Die Schicht 242, z.B. die Pufferschicht, kann durch die vorherige Verwendung von Folie, z.B. Kapton-Folie, gebildet werden. Die Schicht 242, z.B. die Pufferschicht, kann eine Dicke im Bereich von ungefähr 5 µm bis ungefähr 200 µm besitzen, z.B. ungefähr 10 µm bis ungefähr 100 µm, z.B. ungefähr 20pm bis ungefähr 50 µm. Das Aufbringen der Schicht 242, z.B. der Pufferschicht, mittels Spin-Coating kann in einer Schichtdicke von ungefähr 5µm bis ungefähr 10µm resultieren. Das Aufbringen der Schicht 242, z.B. der Pufferschicht, mittels Printing kann in einer Schichtdicke von ungefähr 50 µm bis ungefähr 200 µm resultieren. Das Aufbringen der Schicht 242, z.B. der Pufferschicht, mittels vorheriger Verwendung von Folie kann in einer Schichtdicke von ungefähr 50 µm bis ungefähr 150 µm resultieren.
  • Wie in der der 3C dargestellt ist, kann der Chip 202 an dem Chipträger 226 befestigt werden. Der Chip 202 kann via der ersten Chipseite 222 an dem Chipträger 226 angebracht werden. Der Chipträger 226 kann auf der ersten Chipseite 222 gebildet werden. Mit anderen Worten, der Chipträger 226 kann auf der ersten Chipseite 222 positioniert werden. Der Chipträger 226 kann eine Chipträgerseite 234, befestigt an einem Teil der ersten Chipseite 222, beinhalten. Die Schicht 242, z.B. die Pufferschicht, kann derart eingerichtet sein, dass mindestens ein Teil der Chipträgerseite 234 an mindestens einem Teil der ersten Chipseite 222 befestigt ist. Die Schicht 242, z.B. die Pufferschicht, kann weiterhin derart eingerichtet sein, dass der Chip 202 an dem Chipträger 226 befestigt wird ohne dass der Chipträger 226 in direktem Kontakt mit dem Chip 202 ist. Die Schicht 242, z.B. die Pufferschicht, kann zwischen der ersten Chipseite 222 und dem Chipträger 226 liegen. Die erste Chip Seite 222 kann mithilfe der Schicht 242, z.B. eine klebende Pufferschicht, an dem Chipträger 226, z.B. an einer Leiterplatine, befestigt, beispielsweise angeklebt, werden, z.B. durch Kleber verbunden werden oder gelötet werden. Der Chip 202 kann so angeordnet sein, dass die erste Chipseite 222 nach unten zeigt und an dem Chipträger 226 befestigt ist.
  • Der Eingabeabschnitt 224 kann durch einen Prozess freigelegt werden, z.B. sichtbar gemacht werden, z.B. der Umgebung zugänglich gemacht werden, wobei eine Öffnung 252, z.B. ein Loch, in dem Chipträger 226 erzeugt wird. Das mindestens eine Verbindungs-Pad 232, z.B. der elektrische Kontakt, z.B. das Draht-Bond-Pad (Draht-Kontaktier-Pad), kann freigelegt werden, z.B. kann der Umgebung exponiert werden, indem entsprechende Öffnungen 254, z.B. Löcher, in dem Chipträger 226 erzeugt werden. Dabei kann ein Loch oder es können mehrere Löcher einbezogen sein.
  • Der Chipträger 226 kann derart eingerichtet sein, dass dieser in elektrischer Verbindung mit der ersten Chipseite 222 ist, wobei mindestens ein Draht 238 derart eingerichtet sein kann, dass die elektrische Verbindung zwischen der ersten Chipseite 222 und dem Chipträger 226 bereitgestellt wird, z.B. zwischen mindestens einem Verbindungs-Pad 238, gebildet auf der ersten Chipseite 222, und dem Chipträger 226. Mindestens ein Draht 238 kann derart eingerichtet sein, dass von dem Chip 202 verarbeitete Signale, ausgehend von dem Signal, das von dem Eingabeabschnitt 224 empfangen wurde, in den Chipträger 226 eingespeist werden können. Mindestens ein Draht 238 kann an das mindestens eine Verbindungs-Pad befestigt, beispielsweise angeklebt, werden, indem ein Klebemittel 258, z.B. Klebstoff oder Lötmaterial, genutzt wird. Der Chipträger 226 kann eine weitere Chipträgerseite 236 beinhalten, derart eingerichtet, dass diese eine elektrische Verbindung mit der ersten Chipseite 222 besitzt, z.B. der Draht 238 kann derart eingerichtet sein, dass dieser die elektrische Verbindung zwischen der ersten Chipseite 222 und der weiteren Chipträgerseite 236 bereitstellt, z.B. zwischen dem mindestens einen Verbindungs-Pad 232, gebildet auf der ersten Chipseite 232, und der weiteren Chipträgerseite 236.
  • Wie in der Darstellung 330 in 3D gezeigt ist, kann optional ein Umspritzverfahren („overmold“-Verfahren) durchgeführt werden, so dass anschließend ein Einkapselungs-Abformverfahren durchgeführt werden kann, z.B. ein Spritzgussverfahren, gefolgt vom Konfektionieren mittels Standardverfahren der Aufbau- und Verbindungstechnik, z.B. Isolation (Vereinzelung), Testen, Verpacken. Das Umspritzverfahren kann vor dem Trim-und-Form Prozess (Zuschneiden und Formen) durchgeführt werden. Alternativ kann ein Einkapselungs-Verfahren durchgeführt werden, so dass anschließend ein Abformverfahren (oder auch ein Umspritzverfahren, „overmold“-Verfahren) durchgeführt werden kann, z.B. ein Spritzgussverfahren, gefolgt vom Konfektionieren mittels Standardverfahren der Aufbau- und Verbindungstechnik, z.B. Isolation (Vereinzelung), Testen, Verpacken. Das Umspritzverfahren (oder auch Abformverfahren) kann vor dem Trim-und-Form Prozess (Zuschneiden und Formen) durchgeführt werden.
  • Ein Vorteil ist, dass während des Umspritzverfahrens das Abformwerkzeug 256, anstatt direkt auf dem Chip 202, auf dem Chipträger 226 platziert werden kann, wodurch vermieden wird, einen Schaden an dem Chip 202 zu verursachen. Die Platzierung der Spritzeinheit auf dem Chipträger 226 ist vergleichsweise weniger kritisch. Die Spritzeinheit sollte während des Einspritzvorgangs sauber abgedichtet sein.
  • Wie in der Darstellung 340 in 3E gezeigt ist, kann ein Einkapselungsprozess durchgeführt werden, welcher ein Spritzgussverfahren von Abformmaterial 228 in das Abformwerkzeug 256 beinhalten kann. Das Abformmaterial 228 kann derart eingerichtet sein, den Chip 202 auf zumindest der ersten Chipseite 222 zu bedecken, wobei mindestens ein Teil des Eingabeabschnitts 224 von dem Abformmaterial 228 freigelassen wird. Mit anderen Worten wird mindestens ein Teil des Eingabeabschnitts 224 nicht von dem Abformmaterial 228 bedeckt. Mit anderen Worten hat mindestens ein Teil des Eingabeabschnitts 224 offenen Zugang, um ein externes Signal zu empfangen. Ein externes Signal kann ein Signal sein, welches nicht vom Inneren des Chips übertragen wird. Das externe Signal kann mindestens ein Signal aus der folgenden Gruppe von Signalen enthalten: Bewegungs-Signale, mechanische Signale, elektrische Signale, chemische Signale, Drucksignale und gasförmige Signale. Das Abformmaterial 228 kann derart eingerichtet sein, so dass dieses mindestens einen Teil des Chipträgers 226 bedeckt, z.B. die weitere Chipseite 236, den Draht 238 und das mindestens eine Verbindungs-Pad 232, welches auf der ersten Chipseite 222 gebildet sein kann. Abformmaterial 228 kann ein Material ausgewählt aus folgender Gruppe von Materialien beinhalten: gefülltes oder ungefülltes Epoxid, vorimprägnierte Verbundfasern, Hartgewebe (Schichtstoff), wärmehärtendes Material (Duroplast) und thermoplastisches Material (Thermoplast).
  • Das Abformmaterial 228 kann ferner derart eingerichtet sein, dass dieses den Chip 202 auf mindestens einer zweiten Chipseite 244 bedeckt, wobei die zweite Chipseite 244 in die entgegengesetzte Richtung zur ersten Chipseite 222 zeigt, und weiterhin eingerichtet, so dass dieses mindestens einen Teil der Chipträgerseite 236 bedeckt. Wenn die erste Chipseite 222 in eine erste Richtung 246 zeigt, dann zeigt die zweite Chipseite 244 in die entgegengesetzte zweite Richtung 248.
  • Das (optionale) Umspritzverfahren und das Spritzgussverfahren können durchgeführt werden, nachdem der Chip 202 an den Chipträger 226 angehaftet wurde. Ein Trim-und-Form Prozess für den Chipträger 226 kann im Anschluss an das Umspritzverfahren und das Abformverfahren (Spritzgussverfahren) durchgeführt werden.
  • Gemäß einer alternativen Ausführungsform, wie in der Darstellung 350 in 3F gezeigt ist, kann die in der Darstellung 340 gezeigte Anordnung so positioniert werden, z.B. um unterschiedliche Beiträge gedreht werden, z.B. um 180° gedreht werden, dass die Verbindungsdrähte 238, z.B. gebondete Verbindungsdrähte (mithilfe der Draht-Kontaktierung befestigte Drähte), gezogen werden können, und somit eine alternative Trim-und-Form Optionen bereitgestellt wird.
  • Gemäß einer alternativen Ausführungsform, wie in der Darstellung 360 in 3G gezeigt ist, kann das Abformmaterial 228 über, z.B. direkt auf, mindestens einem Teil der Schicht 242, z.B. der Pufferschicht, sowie mindestens auf einem Teil der Leiterplatine 226 gebildet werden. Dafür brauchen gewisse Teile der Schicht 242, z.B. der Pufferschicht, wie beispielsweise die Pufferschicht 242a, nicht von der Leiterplatine 226 bedeckt werden.
  • Der Chip 202 kann mindestens einen Sensor der folgenden Gruppe von Sensoren enthalten: elektrische Sensoren, mechanische Sensoren, elektromechanische Sensoren, mikro-elektromechanische Sensoren, Drucksensoren, Gassensoren, chemische Sensoren, biologische Sensoren (auch bezeichnet als Biosensoren), Pumpen und Aktoren. Der Eingabeabschnitt 224 kann einen aktiven Bereich eingerichtet zum Empfangen eines externen Signals beinhaltet. Der Eingabeabschnitt 224 kann mindestens eins von Folgendem enthalten: Membrane, welche für Druckwahrnehmung und akustische Sensoren genutzte werden können, z.B. Mikrofone; Metalloxide zum Erfassen von Gasen, z.B. Metalloxide, die ihren Widerstand, z.B. ihren elektrischen Widerstand ändern, nachdem die Metalloxide einem Gas ausgesetzt wurden; DNA-Spots (Punkte in einem sogenannten Microarray, Genchip oder Biochip der DNA-Material enthält), welche eine Erfassreaktion zeigen, wenn diese in Kontakt mit einer externen Substanz kommen. Der Eingabeabschnitt 224 kann ein Transistor-Gate enthalten, z.B. ein CMOS (komplementärer Metall-Oxid-Halbleiter) Transistor-Gate, welches die Transistor-Verstärkung (Verstärkungsfaktor) aufgrund einer Wechselwirkung mit einer externen Substanz variieren kann. Der Eingabeabschnitt 224 kann mindestens eines der Materialien Silizium, Polysilizium (polykristallines Silizium) und/oder einkristallines Silizium beinhalten, die als ein Sensor eingerichtet sein können. Der Eingabeabschnitt 224 kann ferner eine Schutzschicht enthalten, z.B. eine Passivierungsschicht, Oxid-Schicht, Nitrid-Schicht und/oder Imid-Schicht, solange die Schutzschicht nicht die Sensorfunktion beschädigt, oder nicht die Fähigkeit des Eingabeabschnitts 224 ein externes Signal zu erfassen beeinträchtigt wird.
  • Der Eingabeabschnitt 224 kann eine Membran enthalten, und kann derart eingerichtet sein, dass mindestens ein Signal aus der Gruppe folgender Signale empfangen werden kann: Bewegungs-Signale, mechanische Signale, elektrische Signale, chemische Signale, Drucksignale und gasförmige Signale. Der Chip 202 kann ein Lab-on-Chip (Labor auf einem Chip) beinhalten. Ein Lab-on-Chip kann einen Chip beinhalten, der einen Sensorchip enthält, wobei der Sensor zum Durchführen von Laboruntersuchungen eingerichtet sein kann. Beispielsweise kann der Eingabeabschnitt 224 eine aktive Oberfläche zum Empfangen von Signalen enthalten, z.B. Signale von biologischen Molekülen (Makromoleküle, z.B. DNA-Moleküle oder Protein-Moleküle), (biologischen) Zellen, Flüssigkeiten, chemischen Assays (chemische Analysen), Immuno-Assays (immunologische Verfahren), und der Chip 202 kann einen elektrischen Schaltkreis zum Verarbeiten der empfangenen Signale enthalten.
  • Der Chipträger 226 kann eine Leiterplatine und/oder einen Schichtstoff (Hartgewebe), z.B. keramischen Schichtstoff und/oder organischen Schichtstoff beinhalten. Der Chipträger 226 kann vorzugsweise eine metallische Substanz sein und kann mindestens eine der folgenden Substanzen enthalten: ein organisches Material, ein keramisches Material, ein einlagiges Substrat oder ein mehrlagiges Substrat.
  • Gemäß einer Ausführungsform kann eine behutsame, vorsichtige Montage von einem oder mehreren Chips 202 auf dem Chipträger 226 ausgeführt werden. Die behutsame, vorsichtige Montage kann beispielsweise ausgeführt werden, indem die Schicht 242, z.B. die Pufferschicht, zusätzlich in dem Prozess vorgesehen wird, z.B. ein mechanischer Belastungspuffer (Druckpuffer) zusätzlich vorgesehen wird, z.B. ein Dichtungsring zusätzlich vorgesehen wird, z.B. eine Dichtungsstruktur aus einem Material zusätzlich vorgesehen wird, das auf den Chip 202 aufgebracht wurde. Eine bevorzugte Variante ist eine, bei der ein Klebemittel, z.B. ein Klebstoff, z.B. ein Klebstoff ähnlich zu doppelseitigem Klebeband, bereits auf dem Chipträger 226 angewendet sein kann.
  • Die Schicht 242, z.B. die Pufferschicht, kann derart eingerichtet sein, dass diese eine solche Dicke und Nachgiebigkeit besitzt, dass das Risiko der Beschädigung durch das Abformwerkzeug gesenkt wird. Die Ausführungsformen berücksichtigen vorzugsweise Anwendungen, bei denen die Montage der Chips 202 unter einer niedrigen Belastung notwendig ist. Die zweite Chipseite 244 kann mit Gel bedeckt sein, obwohl eine Gel-Verkapselung prinzipiell nicht notwendig ist. Die Ausführungsformen stellen die Möglichkeit einer Montage des Chips mit der aktiven Seite nach unten gerichtet bereit (nach unten bedeutet hierbei in Richtung des Substrats oder des Chipträgers), wobei ein kostenintensiver Flip-Chip-Prozess (Wende-Montage eines Chips), z.B. ein Bump-Herstellungsprozess (eine Herstellung erhöhter Kontaktflächen), nicht genutzt werden braucht. Stattdessen kann ein billigerer Draht-Kontaktierungs-Prozess (Drahtbonden, „wire-bonding“) genutzt werden. Es kann vorgesehen sein, dass die zweite Chipseite 244 eingegossen ist. Aufgrund der weit verbreiteten Belastungsempfindlichkeit solcher Chips, z.B. Chip 202, in Bezug auf mechanischen Druck, stellen die Ausführungsformen belastungsfreie Ausführungsformen für Chip-Gehäuse bereit, besonders durch den Gebrauch von dicken Bereichen elastischen Klebers. Daraus ergibt sich eine finanziell tragbare MEMS-Sensor-Einhausungen in der Lab-on-Chip Technologie.
  • Darstellungen 340 und 350 zeigen ein Chip-Gehäuse-Modul 200 für den Chip 202 gemäß verschiedener Ausführungsformen. Auf die grundlegenden Funktionsweisen der in Bezug auf 2 und 3A bis 3G beschriebenen Merkmale wird sich bezogen und die grundlegenden Funktionsweisen sind durchweg auf alle verschiedenen Ausführungsformen anwendbar, die im Folgenden detaillierter beschrieben werden, wobei das Chip-Gehäuse-Modul 200 der Darstellungen 340 und 350 und das Chip-Gehäuse-Modul 210 der Darstellung 360 beinhaltet sind. Identische Merkmale sind mit den gleichen Bezugszeichen gekennzeichnet.
  • Gemäß einer Ausführungsform kann das Chip-Gehäuse-Modul 200 für den Chip 202 einen Chip 202 enthalten, der einer erste Chipseite 222 beinhaltet, wobei die erste Chipseite 222 einen Eingabeabschnitt 224 beinhaltet, der eingerichtet ist, ein Signal zu empfangen. Der Chip 202 kann einen elektrischen Schaltkreis zum Verarbeiten des empfangenen Signals beinhalten. Der Chipträger 226 kann eingerichtet sein, in einer elektrischen Verbindung mit der ersten Chipseite 222 zu sein, wobei der Chip 202 mit der ersten Chipseite 222 auf dem Chipträger 226 befestigt sein kann. Das Chip-Gehäuse-Modul 200 kann weiterhin Abformmaterial 228 beinhalten, derart eingerichtet, dass dieses den Chip 202 mindestens auf der ersten Chipseite 222 bedeckt, wobei mindestens ein Teil des Eingabeabschnitts 224 von dem Abformmaterial 228 freigelassen wird.
  • Gemäß einer Ausführungsform können ein oder mehrere Verbindungs-Pads 232 auf der ersten Chipseite 222 geformt sein.
  • Gemäß einer Ausführungsform kann der Chipträger 226 derart eingerichtet sein, dass dieser eine elektrische Verbindung mit mindestens einem der Verbindungs-Pads 232, gebildet auf der ersten Chipseite 222, besitzt.
  • Gemäß einer Ausführungsform kann der Chip 202 mindestens einen Sensor der folgenden Gruppe von Sensoren enthalten: Elektrische Sensoren, mechanische Sensoren, elektromechanische Sensoren, mikro-elektromechanische Sensoren, Drucksensoren, Gassensoren, chemische Sensoren, biologische Sensoren, Pumpen und Aktoren.
  • Gemäß einer Ausführungsform kann der Eingabeabschnitt 224 eine Membran enthalten.
  • Gemäß einer Ausführungsform kann der Eingabeabschnitt 224 derart eingerichtet sein, dass mindestens ein Signal aus der Gruppe folgender Signale empfangen werden kann: Bewegungs-Signale, mechanische Signale, elektrische Signale, chemische Signale, Drucksignale und gasförmige Signale.
  • Gemäß einer Ausführungsform kann der Chip 202 ein Lab-on-Chip enthalten.
  • Gemäß einer Ausführungsform kann der Chipträger 226 eine Chipträgerseite 234 beinhalten, wobei die Chipträgerseite 234 an einem Teil der ersten Chipseite 222 befestigt, beispielsweise angeklebt, ist.
  • Gemäß einer Ausführungsform kann der Chipträger 226 eine weitere Chipträgerseite 236 aufweisen, die derart eingerichtet ist, dass diese eine elektrische Verbindung mit der ersten Chipseite 222 besitzt.
  • Gemäß einer Ausführungsform kann der Chipträger 226 ferner mindestens einen Draht 238 aufweisen, der derart eingerichtet ist, dass die elektrische Verbindung zwischen der ersten Chipseite 222 und dem Chipträger 226 bereitgestellt wird.
  • Gemäß einer Ausführungsform kann das Chip-Gehäuse-Modul 200 ferner die Schicht 242, z.B. die Pufferschicht, beinhalten, die auf der ersten Chipseite 222 gebildet ist, wobei die Schicht 242, z.B. die Pufferschicht, zwischen dem Chip 202 und dem Chipträger 226 liegt.
  • Gemäß einer Ausführungsform kann die Schicht 242, z.B. die Pufferschicht, mindestens ein Material aus der Gruppe folgender Materialien enthalten: Haftkleber, Epoxid, Lötmittel, doppelseitiges Klebeband, elastisches Polymer, Lack, Polyimid, zweistufiges Material, das als ein Haftmittel nach einer Wärmebehandlung fungieren kann, und Wärmeleitkleber.
  • Gemäß einer Ausführungsform kann die Schicht 242, z.B. die Pufferschicht, derart eingerichtet sein, dass diese den Eingabeabschnitt 224 von dem einen oder von mehreren Verbindungs-Pad(s) 232 isoliert, wobei die Verbindungs-Pad(s) 232 auf der ersten Chipseite 222 gebildet sind.
  • Gemäß einer Ausführungsform kann das Abformmaterial 228 ein Material aus der folgenden Gruppe von Materialien beinhalten: gefülltes oder ungefülltes Epoxid, vorimprägnierte Verbundfasern, Hartgewebe (Schichtstoff), wärmehärtendes Material (Duroplast) und thermoplastisches Material (Thermoplast).
  • Gemäß einer Ausführungsform kann das Abformmaterial 228 ferner derart eingerichtet sein, dass dieses mindestens einen Teil des Chipträgers 226 bedeckt.
  • Gemäß einer Ausführungsform kann das Abformmaterial 228 ferner derart eingerichtet sein, dass dieses den Chip 202 auf mindestens einem Teil der zweiten Chipseite 244 bedeckt, wobei die zweite Chipseite 244 in die entgegengesetzte Richtung zur ersten Chipseite 222 ausgerichtet ist.
  • Gemäß einer Ausführungsform kann das Abformmaterial 228 über mindestens einem Teil der Schicht 242, z.B. der Pufferschicht, gebildet sein.
  • Gemäß einer Ausführungsform kann der Chipträger 226 eine Leiterplatine (anders ausgedrückt eine Leiterplatte) und/oder einen Schichtstoff (Hartgewebe) beinhalten.
  • Die Darstellung 360 zeigt ein Chip-Gehäuse-Modul 210 für den Chip 202 gemäß einer Ausführungsform. Das Chip-Gehäuse-Modul 210 besitzt alle Merkmale des Chip-Gehäuse-Moduls 200. Das Chip-Gehäuse-Modul 210 beinhaltet ferner Abformmaterial 228, wobei das Abformmaterial 228 über, z.B. direkt auf, mindestens einem Teil der Schicht 242, z.B. der Pufferschicht, sowie mindestens auf einem Teil der Leiterplatine 226 gebildet wird. Dafür brauchen gewisse Teile der Schicht 242, z.B. der Pufferschicht, wie beispielsweise die Pufferschicht 242a, nicht von der Leiterplatine 226 bedeckt werden.

Claims (18)

  1. Chip-Gehäuse-Modul für einen Chip, wobei das Chip-Gehäuse-Modul folgendes aufweist: • einen Chip (202), der eine erste Chipseite (222) aufweist, wobei die erste Chipseite (222) einen Eingabeabschnitt (224) aufweist, derart eingerichtet, ein Signal zu empfangen; • einen Chipträger (226), derart eingerichtet, dass dieser eine elektrische Verbindung mit der ersten Chipseite (222) aufweist, und wobei der Chip (202) mit der ersten Chipseite (222) an dem Chipträger (226) befestigt ist; • ein Abformmaterial (228), derart eingerichtet, dass dieses den Chip (202) auf mindestens der ersten Chipseite (222) bedeckt, wobei mindestens ein Teil des Eingabeabschnitts (224) von dem Abformmaterial (228) freigelassen ist, wobei das Abformmaterial (228) ferner derart eingerichtet ist, den Chip (202) auf mindestens einem Teil einer zweiten Chipseite (244) zu bedecken, wobei die zweite Chipseite (244) in die entgegengesetzte Richtung der ersten Chipseite (222) zeigt; und • eine auf der ersten Chipseite (222) gebildete Pufferschicht (242), wobei sich die Pufferschicht (242) abschnittsweise zwischen dem Chip (202) und dem Chipträger (226) erstreckt, wobei eine erste Oberfläche der Pufferschicht in Richtung der ersten Chipseite (222) zeigt und wobei sich eine der ersten Oberfläche gegenüberliegende zweite Oberfläche der Pufferschicht (242) im Wesentlichen parallel zu der ersten Chipseite (222) erstreckt, • wobei ein Teil des Abformmaterials (228) direkt auf der zweiten Oberfläche der Pufferschicht (242) gebildet ist.
  2. Chip-Gehäuse-Modul für einen Chip gemäß Anspruch 1, wobei mindestens ein Verbindungs-Pad (232) auf der ersten Chipseite (222) gebildet ist.
  3. Chip-Gehäuse-Modul für einen Chip gemäß Anspruch 1 oder 2, wobei der Chipträger (226) derart eingerichtet ist, dass dieser eine elektrische Verbindung mit dem mindestens einen Verbindungs-Pad (232) aufweist, das auf der ersten Chipseite (222) gebildet ist.
  4. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 3, wobei der Chip (202) mindestens einen Sensor der folgenden Gruppe von Sensoren aufweist: elektrische Sensoren, mechanische Sensoren, elektromechanische Sensoren, mikro-elektromechanische Sensoren, Drucksensoren, Gassensoren, chemische Sensoren, biologische Sensoren, Pumpen und Aktoren.
  5. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 4, wobei der Eingabeabschnitt (224) eine Membran aufweist.
  6. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 5, wobei der Eingabeabschnitt (224) derart eingerichtet ist, dass dieser mindestens ein Signal der folgenden Gruppe von Signalen empfängt: Bewegungs-Signale, mechanische Signale, elektrische Signale, chemische Signale, Drucksignale und gasförmige Signale.
  7. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 6, wobei der Chip (202) ein Lab-on-Chip aufweist.
  8. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 7, wobei der Chipträger (226) eine Chipträgerseite (234) aufweist, wobei die Chipträgerseite (234) an einem Teil der ersten Chipseite (222) befestigt, insbesondere angeklebt, ist.
  9. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 8, wobei der Chipträger (226) eine weitere Chipträgerseite (236) aufweist derart eingerichtet, dass diese eine elektrische Verbindung mit der ersten Chipseite (222) aufweist.
  10. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 9, wobei der Chipträger (226) mindestens einen Draht (238) aufweist derart eingerichtet, dass dieser eine elektrische Verbindung zwischen der ersten Chipseite (222) und dem Chipträger bereitstellt (226).
  11. Chip-Gehäuse-Modul für einen Chip gemäß Anspruch 1, wobei die Pufferschicht (242) derart eingerichtet ist, dass diese mindestens einen Teil des Chipträgers (226) an mindestens einen Teil der ersten Chipseite (222) befestigt.
  12. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 11, wobei die Pufferschicht (242) mindestens ein Material aus der Gruppe folgender Materialien aufweist: Haftkleber, Epoxid, Lötmittel, doppelseitiges Klebeband, elastisches Polymer, Lack, Polyimid, zweistufiges Material und Wärmeleitkleber.
  13. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 12, wobei die Pufferschicht (242) derart eingerichtet ist, dass diese den Eingabeabschnitt (224) von dem mindestens einen auf der ersten Chipseite (222) geformten Verbindungs-Pad (232) isoliert.
  14. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 13, wobei das Abformmaterial (228) ein Material aus folgender Gruppe von Materialien aufweist: gefülltes oder ungefülltes Epoxid, vorimprägnierte Verbundfasern, Hartgewebe, wärmehärtendes Material und thermoplastisches Material.
  15. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 14, wobei das Abformmaterial (228) ferner derart eingerichtet ist, dass dieses mindestens einen Teil des Chipträgers (226) bedeckt.
  16. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 15, wobei das Abformmaterial (228) über mindestens einen Teil der Pufferschicht (242) gebildet ist.
  17. Chip-Gehäuse-Modul für einen Chip gemäß einem der Ansprüche 1 bis 16, wobei der Chipträger (226) eine Leiterplatine und/oder einen Schichtstoff aufweist.
  18. Verfahren zum Formen eines Chip-Gehäuse-Moduls, wobei das Verfahren folgendes aufweist: • das Formen eines Chipträgers (226) in elektrischer Verbindung mit einer ersten Chipseite (222), wobei die erste Chipseite (222) einen Eingabeabschnitt (224) zum Empfangen eines Signals aufweist; und • Befestigen des Chips mittels der ersten Chipseite (222) an dem Chipträger (226), wobei sich eine Pufferschicht (242) abschnittsweise zwischen dem Chip (202) und dem Chipträger (226) erstreckt, wobei eine erste Oberfläche der Pufferschicht in Richtung der ersten Chipseite (222) zeigt und wobei sich eine der ersten Oberfläche gegenüberliegende zweite Oberfläche der Pufferschicht (242) im Wesentlichen parallel zu der ersten Chipseite (222) erstreckt; und, anschließend, • Bedecken des Chips (202) mit einem Abformmaterial (228) auf der ersten Chipseite (222) und auf mindestens einem Teil einer zweiten Chipseite (244), wobei die zweite Chipseite (244) in die entgegengesetzte Richtung der ersten Chipseite (222) zeigt, wobei mindestens ein Teil des Eingabeabschnitts (224) von dem Abformmaterial (228) freigelassen ist, und wobei ein Teil des Abformmaterials (228) direkt auf der zweiten Oberfläche der Pufferschicht (242) gebildet ist.
DE102012107403.8A 2011-08-17 2012-08-13 Chip-Gehäuse-Modul für einen Chip und ein Verfahren zum Herstellen eines Chip-Gehäuse-Moduls Expired - Fee Related DE102012107403B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/211,408 US9324586B2 (en) 2011-08-17 2011-08-17 Chip-packaging module for a chip and a method for forming a chip-packaging module
US13/211,408 2011-08-17

Publications (2)

Publication Number Publication Date
DE102012107403A1 DE102012107403A1 (de) 2013-02-21
DE102012107403B4 true DE102012107403B4 (de) 2021-04-29

Family

ID=47625368

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012107403.8A Expired - Fee Related DE102012107403B4 (de) 2011-08-17 2012-08-13 Chip-Gehäuse-Modul für einen Chip und ein Verfahren zum Herstellen eines Chip-Gehäuse-Moduls

Country Status (3)

Country Link
US (1) US9324586B2 (de)
CN (1) CN103489833A (de)
DE (1) DE102012107403B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937380B1 (en) 2013-08-30 2015-01-20 Infineon Technologies Austria Ag Die edge protection for pressure sensor packages
DE102014105861B4 (de) * 2014-04-25 2015-11-05 Infineon Technologies Ag Sensorvorrichtung und Verfahren zum Herstellen einer Sensorvorrichtung
US9863828B2 (en) * 2014-06-18 2018-01-09 Seiko Epson Corporation Physical quantity sensor, electronic device, altimeter, electronic apparatus, and mobile object
US9472904B2 (en) * 2014-08-18 2016-10-18 Amphenol Corporation Discrete packaging adapter for connector
DE102014014103A1 (de) * 2014-09-30 2016-03-31 Hella Kgaa Hueck & Co. Sensormodul zur Messung eines Druckes eines Fluides mit mindestens einer auf einem Schaltungsträger angeordneten elektronischen Schaltung, insbesondere einem integrierten Schaltkreis und mindestens einem Druckmesschip
US9448216B2 (en) * 2014-10-10 2016-09-20 Stmicroelectronics Pte Ltd Gas sensor device with frame passageways and related methods
US20160282212A1 (en) * 2015-03-25 2016-09-29 Infineon Technologies Ag Molded semiconductor package having enhanced local adhesion characteristics
CN104966707A (zh) * 2015-04-30 2015-10-07 深圳莱宝高科技股份有限公司 指纹采集封装结构及其封装方法
DE102015112642A1 (de) * 2015-07-31 2017-02-02 Epcos Ag Mikrofon in Top-Portausführung und Verfahren zur Herstellung
US10132705B2 (en) * 2016-07-19 2018-11-20 Kulite Semiconductor Products, Inc. Low-stress floating-chip pressure sensors
CN108962868B (zh) * 2017-05-25 2020-07-03 矽品精密工业股份有限公司 封装结构及其制法
KR102466332B1 (ko) * 2018-01-02 2022-11-15 삼성전자주식회사 가스 센서 패키지
DE102019130209A1 (de) 2019-11-08 2021-05-12 Tdk Corporation Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung
CN112499577A (zh) * 2020-12-19 2021-03-16 南京英锐创电子科技有限公司 封装结构、其制备方法和电子器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
DE10205127A1 (de) * 2002-02-07 2003-08-28 Infineon Technologies Ag Halbleiterbauteil mit Sensor- bzw. Aktoroberfläche und Verfahren zu seiner Herstellung
DE10228593A1 (de) * 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6443179B1 (en) * 2001-02-21 2002-09-03 Sandia Corporation Packaging of electro-microfluidic devices
TW521410B (en) * 2001-11-15 2003-02-21 Siliconware Precision Industries Co Ltd Semiconductor package article
JP4160851B2 (ja) 2003-03-31 2008-10-08 富士通株式会社 指紋認識用半導体装置
US6982491B1 (en) * 2004-01-20 2006-01-03 Asat Ltd. Sensor semiconductor package and method of manufacturing the same
SG10202107927VA (en) * 2004-01-25 2021-08-30 Fluidigm Corp Crystal forming devices and systems and methods for making and using the same
DE102004043663B4 (de) * 2004-09-07 2006-06-08 Infineon Technologies Ag Halbleitersensorbauteil mit Hohlraumgehäuse und Sensorchip und Verfahren zur Herstellung eines Halbleitersensorbauteils mit Hohlraumgehäuse und Sensorchip
US7495325B2 (en) * 2005-05-05 2009-02-24 Stats Chippac, Ltd. Optical die-down quad flat non-leaded package
US20070151856A1 (en) * 2005-12-29 2007-07-05 Fazzio R S Fluidic device having contiguous conductive layer over interior and exterior surfaces thereof
DE102006056361B4 (de) * 2006-11-29 2012-08-16 Infineon Technologies Ag Modul mit polymerhaltigem elektrischen Verbindungselement und Verfahren
JP5045769B2 (ja) * 2009-03-04 2012-10-10 株式会社デンソー センサ装置の製造方法
CN102486427A (zh) * 2010-12-06 2012-06-06 飞思卡尔半导体公司 压力传感器及其封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
DE10205127A1 (de) * 2002-02-07 2003-08-28 Infineon Technologies Ag Halbleiterbauteil mit Sensor- bzw. Aktoroberfläche und Verfahren zu seiner Herstellung
DE10228593A1 (de) * 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung

Also Published As

Publication number Publication date
CN103489833A (zh) 2014-01-01
DE102012107403A1 (de) 2013-02-21
US9324586B2 (en) 2016-04-26
US20130043575A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
DE102012107403B4 (de) Chip-Gehäuse-Modul für einen Chip und ein Verfahren zum Herstellen eines Chip-Gehäuse-Moduls
DE102010006132B4 (de) Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
DE102012108305B4 (de) Sensorbauelement und Verfahren
DE102010064120B4 (de) Bauteil und Verfahren zu dessen Herstellung
DE102004011203B4 (de) Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung
EP1917509A1 (de) Sensoranordnung mit einem substrat und mit einem gehäuse und verfahren zur herstellung einer sensoranordnung
DE102005054177B4 (de) Verfahren zum Herstellen einer Vielzahl von gehäusten Sensormodulen
EP1472727A2 (de) Halbleiterbauteil mit sensor- bzw. aktoroberfläche und verfahren zu seiner herstellung
DE102010002545A1 (de) Sensorvorrichtung und Herstellverfahren für eine Sensorvorrichtung
DE102010001711A1 (de) Halbleiter-Bauelement und entsprechendes Herstellungsverfahren
DE102011087963A1 (de) Mikrofonpackage und Verfahren zu dessen Herstellung
DE202005001559U1 (de) Chipaufbau für stressempfindliche Chips
DE102011053434A1 (de) Bauteil zur Verwendung als doppelseitiges Sensorgehäuse
DE102014211188A1 (de) Vertikal hybrid integriertes Bauteil mit Interposer zur Stressentkopplung einer MEMS-Struktur und Verfahren zu dessen Herstellung
DE102020110790B4 (de) Sensorvorrichtungen mit gasdurchlässigem Deckel und zugehörige Herstellungsverfahren
WO2019016320A1 (de) Drucksensoranordnung und verfahren zu deren herstellung
WO2006061274A1 (de) Chipmodul und verfahren zu dessen herstellung
DE102010001759B4 (de) Mikromechanisches System und Verfahren zum Herstellen eines mikromechanischen Systems
DE102014019690B4 (de) Verfahren zur Herstellung einer Dichtung für eine flächeneffiziente Druckerfassungsvorrichtung
DE112006003866B4 (de) Eine elektronische Mehrfachchip-Baugruppe mit reduzierter Spannung und Verfahren zu deren Herstellung
DE102005054631A1 (de) Sensoranordnung mit einem Substrat und mit einem Gehäuse und Verfahren zur Herstellung einer Sensoranordnung
DE102007057904A1 (de) Sensormodul und Verfahren zur Herstellung des Sensormoduls
DE10330739A1 (de) Mikroelektromechanisches Modul mit Sensor und Gehäuse sowie Verfahren zur Herstellung derselben
DE102014223850A1 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
DE102020108775B4 (de) Sensorpackages und verfahren zur herstellung von sensorpackages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee