DE202005001559U1 - Chipaufbau für stressempfindliche Chips - Google Patents

Chipaufbau für stressempfindliche Chips Download PDF

Info

Publication number
DE202005001559U1
DE202005001559U1 DE200520001559 DE202005001559U DE202005001559U1 DE 202005001559 U1 DE202005001559 U1 DE 202005001559U1 DE 200520001559 DE200520001559 DE 200520001559 DE 202005001559 U DE202005001559 U DE 202005001559U DE 202005001559 U1 DE202005001559 U1 DE 202005001559U1
Authority
DE
Germany
Prior art keywords
chip
adhesive
wiring carrier
wiring
chip structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE200520001559
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
First Sensor Microelectronic Packaging GmbH
Original Assignee
Microelectronic Packaging Dresden GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microelectronic Packaging Dresden GmbH filed Critical Microelectronic Packaging Dresden GmbH
Priority to DE200520001559 priority Critical patent/DE202005001559U1/de
Publication of DE202005001559U1 publication Critical patent/DE202005001559U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0051—Packages or encapsulation for reducing stress inside of the package structure between the package lid and the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Micromachines (AREA)

Abstract

Chipaufbau für stressempfindliche Chips, insbesondere für auf einem Verdrahtungsträger montierte Sensorchips oder MEM's-Strukturen, o.dgl., dadurch gekennzeichnet, dass ein Zwischenraum zwischen dem Chip (1) und dem Verdrahtungsträger (4) temporär mit einem Haftmittel mit reduzierbaren Hafteigenschaften oder reduzierbarer Kontaktfläche zumindest teilweise gefüllt ist, so dass zumindest zeitweilig eine für einen Bondprozess geeignete mechanische und akustische Ankopplung des Chips (1) an den Verdrahtungsträger (4) gewährleistet ist und dass das Chip (1) durch mehrere Drahtbrücken (2) über dem Verdrahtungsträger (4) fixiert und mit diesem elektrisch verbunden ist.

Description

  • Die Erfindung betrifft einen Chipaufbau für stressempfindliche Chips, insbesondere für auf einem Verdrahtungsträger montierte Sensorchips oder MEM's-Strukturen, o.dgl.
  • Übliche Aufbauten, z.B. in COB-Technologie (COB: Chip on Board), enthalten Halbleiterchips, die auf einem Verdrahtungsträger durch Chipbonden mechanisch fest montiert sind. Diese feste Verbindung ist für den Folgeprozess Drahtbonden notwendig. Gleichzeitig kann der Klebstoff bzw. das Klebematerial, z.B. ein Klebestreifen/Tape, begrenzt thermomechanische Spannungen zwischen Chip und Verdrahtungsträger ausgleichen. Diese Aufbauten sind gegebenenfalls mit einer Abdeckung versehen, wie z.B. bei MEM's-Strukturen (Micro-Electro-Mechanical-Machines), z.B. Drucksensoren.
  • Problematisch sind hierbei die durch unterschiedliche thermische Ausdehnungskoeffizienten im normalen Betrieb auftretenden thermomechanischen Spannungen zwischen dem Verdrahtungsträger und dem Chip infolge der mechanischen Ankopplung des Chips an den Verdrahtungsträger. Ein derartiger thermomechanischer Stress kann zu Fehlfunktionen führen, der insbesondere bei stressempfindlichen Sensorchips zur Wirkung kommt.
  • Der Erfindung liegt nunmehr die Aufgabe zugrunde, einen Chipaufbau für auf einem Verdrahtungsträger montierte Sensorchips oder MEM's-Strukturen, o.dgl. zu schaffen, der die beschriebenen Nachteile nicht aufweist und bei dem eine nahezu vollständige mechanische Abkopplung des Chips von Verdrahtungsträgers gesichert ist.
  • Die der Erfindung zugrunde liegende Aufgabe wird dadurch gelöst, dass ein Zwischenraum zwischen dem Chip und dem verdrahtungsträger temporär mit einem Haftmittel mit reduzierbaren Hafteigenschaften oder reduzierbarer Kontaktfläche zumindest teilweise gefüllt ist, so dass zumindest zeitweilig eine für einen Bondprozess geeignete mechanische und akustische Ankopplung des Chips an den Verdrahtungsträger gewährleistet ist und dass das Chip durch mehrere Drahtbrücken über dem Verdrahtungsträger fixiert und mit diesem elektrisch verbunden ist.
  • Das im Anspruch 1 formulierte kennzeichnende Merkmal „dass ein Zwischenraum zwischen dem Chip und dem Verdrahtungsträger temporär mit einem Haftmittel mit reduzierbaren Hafteigenschaften oder reduzierbarer Kontaktfläche zumindest teilweise gefüllt ist, so dass zumindest zeitweilig eine für einen Bondprozess geeignete mechanische und akustische Ankopplung des Chips an den Verdrahtungsträger gewährleistet ist", ist so zu verstehen, dass das Haftmittel oder dessen Klebkraft nur vorübergehend vorhanden ist, nämlich lediglich während des Drahtbondens und dass dieses anschließend die Klebkraft durch eine energetische Aktivierung bzw. Deaktivierung verliert, sich auflöst oder lose befestigt ist. Im Extremfall „schwebt" das Sensorchip über dem Verdrahtungsträger, gehalten durch Bonddrähte. Die Haftkraft des Haftmittels kann auch durch Reduzierung der Kontaktfläche, z.B. durch Volumenänderung verringert werden.
  • Weitere Ausgestaltungen der Erfindung gehen aus den zugehörigen Unteransprüchen hervor.
  • So kann die Haftkraft des Haftmittels durch dessen Zustand oder durch eine Volumenänderung bestimmt werden.
  • Das Haftmittel kann auch punktuell zwischen dem Chip und dem Verdrahtungsträger angeordnet sein, z.B. an den Ecken und/oder in der Mitte des Chips.
  • In einer Ausgestaltung der Erfindung ist die Klebkraft des Haftmittels durch energetische Aktivierung auflösbar, oder besitzt nur kurzzeitig eine Klebkraft, oder verliert diese.
  • Schließlich kann das auf dem Verdrahtungsträger montierte Chip durch eine Kappe abgedeckt sein.
  • Weiterhin kann der Hohlraum unter der Kappe und zwischen dem Chip und dem Verdrahtungsträger mit einer Gel-Füllung oder einem Gas gefüllt sein. Alternativ kann der Hohlraum unter der Kappe auch evakuiert sein.
  • Eine weitere Ausgestaltung der Erfindung ist dadurch gekennzeichnet, dass das Chip durch punktuelles Einbringen eines flexiblen Klebstoffes in den Randbereich fixiert ist.
  • Die Erfindung soll nachfolgend an einem Ausführungsbeispiel näher erläutert werden. In den einzelnen Zeichnungen zeigen:
  • 1: eine schematische Schnittdarstellung eines Chipaufbaus auf einem Verdrahtungsträger mit fest montiertem Sensorchip (Stand der Technik);
  • 2: eine schematische Schnittdarstellung eines Chip aufbaus für einen stressempfindlichen Sensorchip entsprechend der Erfindung; und
  • 3: einen Chipaufbau nach 2 mit zusätzlicher Abdeckung und Gel-Füllung.
  • In 1 ist ein Chipaufbau nach dem Stand der Technik dargestellt, bei dem ein stressempfindlicher Chip 1, beispielsweise ein Absolutdrucksensor oder ein Chip mit sonstigen MEM's-Strukturen, mit Hilfe eines Klebers 3 auf einem Verdrahtungsträger 4 fest montiert ist. Für die elektrische Verbindung zwischen dem Chip 1 und dem Verdrahtungsträger 4 sind Drahtbrücken 2 vorgesehen, die mit üblicher Drahtbondtechnologie zwischen Bond-Pads auf dem Chip 1 und Kontaktflächen auf dem Verdrahtungsträger 4 hergestellt sind.
  • Ein solcher Chipaufbau zeigt den besonderen Nachteil, dass infolge der festen Ankopplung des Chips 1 an den Verdrahtungsträger 4 erhebliche thermomechanische Spannungen infolge der unterschiedlichen Ausdehnungskoeffizienten zwischen den beiden Elementen auftreten. Diese thermomechanischen Spannungen können zu einer Fehlfunktion des Chips, insbesondere zu falschen Messwerten führen.
  • Um hier Abhilfe zu schaffen, zeigt 2 eine erfindungsgemäße Ausführung, bei der das Chip 1 nur über Bonddrähte 2 mit dem Verdrahtungsträger 4 verbunden ist. Eine unmittelbare mechanische Verbindung zwischen Sensorchip 1 und Verdrahtungsträger 4 besteht hier nicht, sondern bestenfalls eine lose Verbindung 5.
  • Für die Herstellung eines solchen Chipaufbaus wird das stressempfindliche Chip 1 über eine Klebeverbindung mit einem Haftmittel 3 zunächst temporär mit dem Verdrahtungsträger 4 verbunden, wie auch aus 1 ersichtlich ist. Im Gegensatz zum Stand der Technik wird gemäß der Erfindung für das Haftmittel 3 ein Material verwendet, dessen Klebkraft durch einen geeigneten Prozess aufgelöst oder die Klebstoffschicht vollkommen entfernt werden kann. Als Haftmittel kommen organische oder anorganische Schichten oder auch Folien in Betracht, die temporäre Klebeeigenschaften aufweisen. Das sind beispielsweise Folien oder Klebstoffe, die durch energetische Aktivierung wie Wärme, UV-Strahlung usw., oder durch chemische Aktivierung nur kurzzeitig eine ausreichende Klebkraft aufweisen, oder diese verlieren, so dass sich das Chip 1 vom Verdrahtungsträger 4 ablöst, bzw. lose befestigt ist. Selbst Eis kann als temporäres Haftmittel 3 in Betracht kommen, das durch Änderung seines Zustandes (flüssig/fest/flüssig) seine Festigkeit erzeugt/verliert. Auch sind Haftmittel geeignet, die durch Volumenänderung (homogener flächiger Kontakt in punktförmige Kontakte) die Kontaktfläche reduzieren.
  • Die Klebkraft des Haftmittels, also die Haftung des Chips 1 auf dem Verdrahtungsträger 4 muss lediglich ausreichend für das Drahtbonden mittels der üblichen Technologien, wie Ultraschall- oder Thermosonic-Drahtbonden, sein. Wesentlich ist, dass nach dem Drahtbonden die Haftung zwischen Chip 1 und Verdrahtungsträger durch Reduzierung der Klebkraft oder durch Reduzierung der Kontaktfläche verringert oder aufgehoben wird.
  • Nach dem Befestigen des Chips 1 auf dem Verdrahtungsträger 4 werden dann die elektrischen Verbindungen mit Drahtbrücken 2 durch Drahtbonden hergestellt. Anschließend wird dann die temporäre mechanische Verbindung zwischen Chip 1 und Verdrahtungsträger 4 wie bereits beschrieben, aufgelöst oder stark verringert.
  • Durch eine entsprechende Wahl der Drahtqualitäten und der Drahtbogenform lassen sich beim Ablösen des Chips 1 unterschiedliche Abstände zwischen Chip 1 und Verdrahtungsträger 4 einstellen. Die realisierbare Höhe des Chips 1 über dem Verdrahtungsträger 4 ergibt sich neben den vorgenannten Parametern auch aus der Haftmittelauswahl sowie dessen Verarbeitungstechnologie (Schichtdicke und Homogenität).
  • Anschließend kann eine beliebige Abdeckung des Chipaufbaus, z.B. mit einer Kappe 6, vorgenommen werden, da keine mechanischen Einflüsse auf das Chip 1, auch nicht über den Verdrahtungsträger 4, ausgeübt werden. Die Gestaltung des Chipaufbaus kann damit entsprechend der vorgesehenen Anwendung erfolgen. Wenn es sich um einen optischen Sensor handelt, kann die Kappe mit einem Fenster 8 versehen sein.
  • Schließlich kann der Hohlraum unter der Kappe 6 mit einer Gel-Füllung 7, z.B. Silikon, oder einem Gas versehen werden, wodurch neben der mechanischen Stabilisierung des Chipaufbaus auch eine thermische Kontaktierung und ein Feuchteschutz realisiert werden kann. Alternativ kann auch eine Evakuierung des Hohlraumes unter der Kappe 6 vorgenommen werden.
  • Durch die Erfindung wird infolge der thermischen Entkopplung jeglicher Stresseintrag in das Chip 1 verhindert und damit eine sichere Langzeitfunktion gewährleistet.
  • Schließlich besteht noch die Möglichkeit, den „freien Aufbau" nachträglich zu fixieren, was beispielsweise durch nachträgliches punktuelles Einbringen eines flexiblen Klebstoffes in den Randbereich und/oder den Mittenbereich möglich ist.
    • 1
    Chip
    2
    Drahtbrücke
    3
    Klebstoff
    4
    Verdrahtungsträger
    5
    lose Verbindung
    6
    Kappe
    7
    Gel-/Gas-/-Füllung oder Vakuum

Claims (12)

  1. Chipaufbau für stressempfindliche Chips, insbesondere für auf einem Verdrahtungsträger montierte Sensorchips oder MEM's-Strukturen, o.dgl., dadurch gekennzeichnet, dass ein Zwischenraum zwischen dem Chip (1) und dem Verdrahtungsträger (4) temporär mit einem Haftmittel mit reduzierbaren Hafteigenschaften oder reduzierbarer Kontaktfläche zumindest teilweise gefüllt ist, so dass zumindest zeitweilig eine für einen Bondprozess geeignete mechanische und akustische Ankopplung des Chips (1) an den Verdrahtungsträger (4) gewährleistet ist und dass das Chip (1) durch mehrere Drahtbrücken (2) über dem Verdrahtungsträger (4) fixiert und mit diesem elektrisch verbunden ist.
  2. Chipaufbau nach Anspruch 1, dadurch gekennzeichnet, dass die Haftkraft des Haftmittels durch dessen Zustand bestimmt ist.
  3. Chipaufbau nach Anspruch 1, dadurch gekennzeichnet, dass die Haftkraft des Haftmittels durch eine Volumenänderung bestimmt ist.
  4. Chipaufbau nach Anspruch 1 bis 3, dadurch gekennzeich net, dass das Haftmittel punktuell zwischen dem Chip (1) und dem Verdrahtungsträger (4) angeordnet ist.
  5. Chipaufbau nach Anspruch 4, dadurch gekennzeichnet, dass das Haftmittel an den Ecken und/oder in der Mitte des Chips (1) angeordnet sind.
  6. Chipaufbau nach Anspruch 1, dadurch gekennzeichnet, dass die Klebkraft des Haftmittels durch energetische Aktivierung auflösbar ist.
  7. Chipaufbau nach Anspruch 1, dadurch gekennzeichnet, dass das Haftmittel nur kurzzeitig eine Klebkraft aufweist oder diese verliert.
  8. Chipaufbau nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Chip (1) durch eine Kappe (6) abgedeckt ist.
  9. Chipaufbau nach Anspruch 8, dadurch gekennzeichnet, dass der Hohlraum unter der Kappe (6) und zwischen dem Chip (1) und dem Verdrahtungsträger (4) mit einer Gel-Füllung (7) ausgefüllt ist.
  10. Chipaufbau nach Anspruch 8, dadurch gekennzeichnet, dass der Hohlraum unter der Kappe (6) mit einem Gas gefüllt ist.
  11. Chipaufbau nach Anspruch 8, dadurch gekennzeichnet, dass der Hohlraum unter der Kappe (6) evakuiert ist.
  12. Chipaufbau nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das Chip (1) punktuelles Einbringen eines flexiblen Klebstoffes in den Randbereich fixiert ist.
DE200520001559 2005-01-31 2005-01-31 Chipaufbau für stressempfindliche Chips Expired - Lifetime DE202005001559U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200520001559 DE202005001559U1 (de) 2005-01-31 2005-01-31 Chipaufbau für stressempfindliche Chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200520001559 DE202005001559U1 (de) 2005-01-31 2005-01-31 Chipaufbau für stressempfindliche Chips

Publications (1)

Publication Number Publication Date
DE202005001559U1 true DE202005001559U1 (de) 2005-05-19

Family

ID=34609752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200520001559 Expired - Lifetime DE202005001559U1 (de) 2005-01-31 2005-01-31 Chipaufbau für stressempfindliche Chips

Country Status (1)

Country Link
DE (1) DE202005001559U1 (de)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007045204A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit hohlraum für ein mechanisch empfindliches elektronisches bauelement und verfahren zur herstellung
WO2007131823A1 (de) 2006-05-16 2007-11-22 Robert Bosch Gmbh Chipgehäuse mit reduzierter schwingungseinkopplung
US7544540B2 (en) 2004-04-22 2009-06-09 Epcos Ag Encapsulated electrical component and production method
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
DE102008043773A1 (de) * 2008-11-17 2010-05-20 Robert Bosch Gmbh Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements
US8169041B2 (en) 2005-11-10 2012-05-01 Epcos Ag MEMS package and method for the production thereof
US8184845B2 (en) 2005-02-24 2012-05-22 Epcos Ag Electrical module comprising a MEMS microphone
US8229139B2 (en) 2005-11-10 2012-07-24 Epcos Ag MEMS microphone, production method and method for installing
US8582788B2 (en) 2005-02-24 2013-11-12 Epcos Ag MEMS microphone
EP2581936A3 (de) * 2011-10-13 2016-12-21 Rosemount Aerospace Inc. Gehäuse mit nicht befestigter Halbleitervorrichtung
WO2021122987A1 (en) * 2019-12-17 2021-06-24 Analog Devices International Unlimited Company Integrated circuit packages to minimize stress on a semiconductor die

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544540B2 (en) 2004-04-22 2009-06-09 Epcos Ag Encapsulated electrical component and production method
US8582788B2 (en) 2005-02-24 2013-11-12 Epcos Ag MEMS microphone
US8184845B2 (en) 2005-02-24 2012-05-22 Epcos Ag Electrical module comprising a MEMS microphone
WO2007045204A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit hohlraum für ein mechanisch empfindliches elektronisches bauelement und verfahren zur herstellung
US8169041B2 (en) 2005-11-10 2012-05-01 Epcos Ag MEMS package and method for the production thereof
US8229139B2 (en) 2005-11-10 2012-07-24 Epcos Ag MEMS microphone, production method and method for installing
US8432007B2 (en) 2005-11-10 2013-04-30 Epcos Ag MEMS package and method for the production thereof
US7939937B2 (en) 2006-05-16 2011-05-10 Robert Bosch Gmbh Chip housing having reduced induced vibration
WO2007131823A1 (de) 2006-05-16 2007-11-22 Robert Bosch Gmbh Chipgehäuse mit reduzierter schwingungseinkopplung
WO2009150087A3 (de) * 2008-06-13 2010-03-18 Epcos Ag Systemträger für elektronische komponente und verfahren für dessen herstellung
WO2009150087A2 (de) * 2008-06-13 2009-12-17 Epcos Ag Systemträger für elektronische komponente und verfahren für dessen herstellung
DE102008028299B3 (de) * 2008-06-13 2009-07-30 Epcos Ag Systemträger für elektronische Komponente und Verfahren für dessen Herstellung
US9331010B2 (en) 2008-06-13 2016-05-03 Epcos Ag System support for electronic components and method for production thereof
DE102008043773A1 (de) * 2008-11-17 2010-05-20 Robert Bosch Gmbh Elektrisches und/oder mikromechanisches Bauelement und Verfahren zur Herstellung eines elektrischen und/oder mikromechanischen Bauelements
EP2581936A3 (de) * 2011-10-13 2016-12-21 Rosemount Aerospace Inc. Gehäuse mit nicht befestigter Halbleitervorrichtung
WO2021122987A1 (en) * 2019-12-17 2021-06-24 Analog Devices International Unlimited Company Integrated circuit packages to minimize stress on a semiconductor die
US11616027B2 (en) 2019-12-17 2023-03-28 Analog Devices International Unlimited Company Integrated circuit packages to minimize stress on a semiconductor die

Similar Documents

Publication Publication Date Title
DE202005001559U1 (de) Chipaufbau für stressempfindliche Chips
DE102005015454B4 (de) Halbleitersensorbauteil mit Hohlraumgehäuse und Sensorchip sowie Verfahren zur Herstellung desselben
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE102010006132B4 (de) Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
DE102012107403B4 (de) Chip-Gehäuse-Modul für einen Chip und ein Verfahren zum Herstellen eines Chip-Gehäuse-Moduls
EP1917509A1 (de) Sensoranordnung mit einem substrat und mit einem gehäuse und verfahren zur herstellung einer sensoranordnung
DE102011003195B4 (de) Bauteil und Verfahren zum Herstellen eines Bauteils
DE10310617A1 (de) Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
DE102004011203A1 (de) Verfahren zum Montieren von Halbleiterchips und entsprechende Halbleiterchipanordnung
EP1869705A1 (de) Verfahren zur herstellung gehäuster elektronischer bauelemente und gehäustes elektronisches bauelement
DE102013222616B4 (de) Mikromechanische Sensorvorrichtung
DE102006056361B4 (de) Modul mit polymerhaltigem elektrischen Verbindungselement und Verfahren
DE102011086765A1 (de) Chip mit mikro-elektromechanischer Struktur und Verfahren zum Herstellen eines Chips mit mikro-elektromechanischer Struktur
DE102006019244B4 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben
DE10245451B4 (de) Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
DE102017220258B4 (de) Halbleitersensorbauelement und Verfahren zum Herstellen desselben
DE102006026023A1 (de) Halbleiterbauteil mit Halbleiterchipstapel und Kunststoffgehäuse sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102007057492A1 (de) Mikroelektromechanisches System
DE3838085A1 (de) Beschleunigungsfeste verpackung fuer integrierte schaltungen und verfahren zu ihrer herstellung
DE10233641B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
EP0852774B1 (de) Chipmodul
DE102006044442A1 (de) Sensoranordnung mit einem Substrat und mit einem Gehäuse und Verfahren zur Herstellung einer Sensoranordnung
DE102005023949A1 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben
DE112018003765B4 (de) Halbleitervorrichtung und verfahren zum herstellen der halbleitervorrichtung
DE102014223850A1 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20050623

R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20080130

R151 Utility model maintained after payment of second maintenance fee after six years

Effective date: 20110204

R152 Utility model maintained after payment of third maintenance fee after eight years
R152 Utility model maintained after payment of third maintenance fee after eight years

Effective date: 20130215

R071 Expiry of right
R071 Expiry of right