-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung sehr komplexer integrierter Schaltungen mit Transistoren, die ein verformungsinduzierendes eingebettetes Halbleitermaterial enthalten.
-
Beschreibung des Stands der Technik
-
Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASICS (anwendungsspezifischen integrierten Schaltungen) und dergleichen, macht es erforderlich, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen darstellen, die das Leistungsverhalten der integrierten Schaltungen wesentlich beeinflussen. Gegenwärtig wird eine Vielzahl an Prozesstechnologien eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen ist auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierten Gebieten, die als Drain- und Sourcegebiete bezeichnet werden, und einem leicht dotierten oder nicht dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, das benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt u. a. von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine ebene Transistorarchitektur – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet, der auch als Kanallänge bezeichnet wird.
-
Gegenwärtig wird der Hautpanteil an integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzter Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die das zuverlässige elektrische Isolieren unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht somit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie etwa für Ausheizprozesse zum Aktivieren von Dotierstoffen und zum Ausheilen von Kristallschäden erforderlich sind, ohne dass die elektrischen Eigenschaften der Grenzfläche beeinträchtigt werden.
-
Aus den zuvor dargestellten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für eine Gateisolationsschicht in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Leistungsverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um damit die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten u. a. durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, so dass der gewünschte Durchlassstrom der vorgegebenen Versorgungsspannung bereitgestellt wird, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator hervorgerufen wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich, dass eine Verringerung der Kanallänge bei einer Ebene der Transistorkonfiguration eine größere kapazitive Kopplung in Verbindung mit komplexen lateralen und vertikalen Dotierstoffprofilen in den Drain- und Sorucegebieten notwendig macht, um das sogenannte Kurzkanalverhalten beim Betreiben des Transistors zu vermeiden. Das Kurzkanalverhalten kann zu erhöhten Leckströmen und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen.
-
Aggressiv skalierte planare Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung zeigen eine exponentielle Zunahme des Leckstromes auf der erforderlichen besseren kapazitiven Kopplung der Gateelektrode an das Kanalgebiet. Die Dicke der Siliziumdioxidschicht wird dabei entsprechend verringert, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erzeugen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Somit werden relativ hohe Leckströme durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxid-Gateisolationsschicht hervorgerufen und erreichen dabei Werte von einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr mit den Anforderungen für viele Arten von Schaltungen erforderlich sind.
-
Aus diesem Grunde werden neue Strategien entwickelt, um die Einschränkung zu überwinden, die durch hohe Leckströme von äußerst dünnen Siliziumoxidbasierten Gateisolationsschichten auferlegt werden. Eine vielversprechende Vorgehensweise ist das Ersetzen der konventionellen dielektrischen Materialien zumindest teilweise durch dielektrische Materialien mit einer Dielektriztitätskonstante, die deutlich größer ist als die Dielektrizitätskonstante von siliziumdioxidbasierten Materialien. Beispielsweise können dielektrische Materialien, die auch als dielektrische Materialien mit großem ε bezeichnet werden, mit einer Dielektrizitätskonstante von 10,0 oder deutlich höher verwendet werden, beispielsweise in Form von Hafniumoxid, Zirkonoxid und dergleichen. Zusätzlich zu dem Bereitstellen eines dielektrischen Materials mit großem ε in den Gateisolationsschichten können auch geeignete metallenthaltende Materialien eingebaut werden, da ansonsten die erforderlichen Austrittsarbeitswerte für p-Kanaltransistoren und n-Kanaltransistoren nicht mehr auf der Grundlage standardmäßiger Polysilizium-Gatematerialien erreicht werden können. Dazu werden geeignete metallenthaltende Materialien so vorgesehen, dass empfindliche dielektrische Materialien mit großem ε abgedeckt werden und als Quelle dienen, um eine geeignete Metallsorte, etwa Lanthan, Aluminium, und dergleichen einzubauen, so dass die Austrittsarbeit für n-Kanaltransistoren bzw. p-Kanaltransistoren in geeigneter Weise eingestellt wird. Auf Grund der Anwesenheit eines metallenthaltenden leitenden Materials kann das Auftreten einer Verarmungszone, wie sie typischerweise in polysiliziumbasierten Elektrodenmaterialien auftritt, im Wesentlichen vermieden werden. Der Prozess der Herstellung einer komplexen Gateelektrodenstruktur auf der Grundlage eines dielektrischen Materials mit großem ε erfordert eine moderat komplexe Prozesssequenz, da beispielsweise die Einstellung einer geeigneten Austrittsarbeit für die Transistoren unterschiedlicher Leitfähigkeitsart erforderlich ist und da die Tatsache zu berücksichtigen ist, dass dielektrische Materialien mit großem ε typischerweise sehr empfindlich sind, wenn sie gewissen Prozessbedingungen unterliegen, etwa höheren Temperaturen in Anwesenheit von Sauerstoff und dergleichen. Daher wurden unterschiedliche Vorgehensweisen entwickelt, etwa das Bereitstellen des dielektrischen Materials mit großem ε in einer frühen Fertigungsphase und das Bearbeiten der Halbleiterbauelemente mit einem hohen Grad an Kompatibilität zu standardmäßigen Prozesstechniken, wobei das typische Elektrodenmaterial Polysilizium in einer sehr fortgeschrittenen Fertigungsphase durch geeignete Metalle ersetzt wird, um die Austrittsarbeit der unterschiedlichen Transistoren einzustellen und um ein gut leitendes Elektrodenmetall bereitzustellen. Obwohl diese Vorgehensweise einen hohen Grad an Gleichmäßigkeit der Austrittsarbeit und somit der Schwellwertspannung der Transistoren sicherstellt, da die eigentliche Einstellung der Austrittsarbeit nach jeglichen Hochtemperaturprozessen bewerkstelligt wird, ist dennoch eine komplexe Prozesssequenz erforderlich, um die unterschiedlichen Austrittsarbeitsmetalle in Verbindung mit dem Elektrodenmetall bereitzustellen.
-
In anderen sehr vielversprechenden Vorgehensweisen werden die komplexen Gateelektrodenstrukturen in einer frühen Fertigungsphase hergestellt, während die weitere Bearbeitung auf der Grundlage vieler gut etablierter Prozessstrategien erfolgen kann. In diesem Falle werden das dielektrische Material mit großem ε und jegliche Metallsorten zum Einstellen der Austrittsarbeit vor oder beim Strukturieren des Gateelektrodenstapels bereitgestellt, der gut etablierte Materialien, etwa Silizium und Silizium/Germanium enthalten kann, um damit die weitere Bearbeitung auf der Grundlage gut etablierter Prozesstechniken zu ermöglichen. Andererseits müssen der Gateelektrodenstapel und insbesondere die empfindlichen dielektrischen Materialien mit großem ε in Verbindung mit jeglichen metallenthaltenden Deckschichten mittels geeigneter Materialien über die gesamte Bearbeitung des Halbleiterbauelements hinweg zuverlässig eingeschlossen werden.
-
Weitere Konzepte zur Verbesserung des Leistungsvermögens von Transistoren wurden ebenfalls entwickelt, indem eine Vielzahl an verformungsinduzierenden Mechanismen bereitgestellt wurden, um damit die Ladungsträgerbeweglichkeit in den Kanalgebieten der diversen Transistoren zu erhöhen. Es ist gut bekannt, dass die Ladungsträgerbeweglichkeit in Silizium wesentlich größer wird, indem gewisse Verformungsbedingungen eingestellt werden, etwa eine Zugverformung und eine kompressive Verformung für n-Kanaltransistoren bzw. p-Kanaltransistoren, so dass ein besseres Transistorleistungsverhalten für ansonsten identische Transistorarchitekturen im Vergleich zu nicht verformten Siliziummaterialien erreicht wird. Beispielsweise können effiziente verformungsinduzierende Mechanismen eingerichtet werden, indem ein verformtes Halbleitermaterial in die Drain- und Sourcegebiete von Transistoren eingebaut wird, beispielsweise in Form einer Silizium/Germaniumlegierung, einer Silizium/Kohlenstofflegierung und dergleichen, wobei die Gitterfehlanpassung zwischen der Halbleiterlegierung und dem Siliziumbasismaterial zu einem zugverformten oder kompressiv verformten Zustand führt, was wiederum eine gewünschte Art an Verformung in dem Kanalgebiet des Transistors hervorruft. Andere effiziente verformungsinduzierende Mechanismen sind ebenfalls gut bekannt, in denen ein stark verspanntes dielektrisches Material in unmittelbarer Nähe zu dem Transistor angeordnet wird, wodurch ebenfalls eine gewisse Art an Verformung in dem Kanalgebiet hervorgerufen wird.
-
Obwohl die Vorgehensweise des Bereitstellens einer komplexen Metallgateelektrodenstruktur mit großem ε in einer frühen Fertigungsphase in Verbindung mit zusätzlichen verformungsinduzierenden Mechanismen das Potential besitzt, extrem leistungsfähige Halbleiterbauelemente, etwa CPUs, Speicherbauelemente, Systeme auf einem Chip (SOC) und dergleichen zu schaffen, treten in konventionellen Vorgehensweise Prozessungleichmäßigkeiten auf, wie dies mit Bezug zu den 1a bis 1e erläutert ist.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, etwa einem Siliziumsubstrat, in Verbindung mit einer Halbleiterschicht 102, etwa einer Siliziumschicht oder einem Halbleitermaterial, das einen großen Anteil an Silizium enthält. In der gezeigten Fertigungsphase umfasst das Halbleiterbauelement 100 Transistoren 150a, 150b, die in und über den jeweiligen aktiven Gebieten 102a bzw. 102b ausgebildet sind. Ein aktives Gebiet ist als ein Halbleitergebiet in der Schicht 102 zu verstehen, in welchem pn-Übergänge für einen oder mehrere Transistoren herzustellen sind. Eine Isolationsstruktur 102c, etwa eine Grabenisolation, ist in der Halbleiterschicht 102 ebenfalls vorgesehen und ist so hergestellt, dass diese benachbart zu dem aktiven Gebiet 102a ausgebildet ist, wobei zu beachten ist, dass die Isolationsstruktur 102c lateral zwischen den aktiven Gebieten 102a, 102b bereitgestellt sein kann, wodurch diese Gebiete zumindest in der horizontalen Richtung elektrisch getrennt sind. Ferner sind mehrere Gateelektrodenstrukturen 160a, 160b und 160c über der Halbleiterschicht 102 ausgebildet.
-
In 1a sind die Gateelektrodenstruktur 160a, 160b im Querschnitt dargestellt, wobei die Gateelektrodenstrukturen 160a, 160b auf den aktiven Gebieten 102a bzw. 102b ausgebildet sind, wobei auch zu beachten ist, dass diese Gateelektrodenstrukturen typischerweise sich über das jeweilige aktive Gebiet hinaus erstrecken und somit diese Gateelektrodenstrukturen auch über dem Isolationsgebiet 102c ausgebildet sind. Beispielswiese repräsentiert die Gateelektrodenstruktur 160c einen entsprechenden Teil einer Gateelektrodenstruktur, die sich in ein aktives Gebiet entlang der Richtung senkrecht zur Zeichenebene der 1a erstreckt. In anderen Fällen repräsentiert die Gateelektrodenstruktur 160c einen Teil der Gateelektrodenstruktur 160a. Anders ausgedrückt, in diesem Falle ist die Gateelektrodenstruktur 160c eine „Fortsetzung” der Gateelektrodenstruktur 160a in einer Richtung senkrecht zur Zeichenebene der 1a. In jedem Falle ist die Gateelektrodenstruktur 160c über einem Teil der Isolationsstruktur 102c ausgebildet, wobei dieser Teil in unmittelbarer Nähe zu dem aktiven Gebiet 102a angeordnet ist.
-
Wie zuvor erläutert ist, können die Gateelektrodenstrukturen eine Gateisolationsschicht 161 aufweisen, die auf den aktiven Gebieten 102a bzw. 102b ausgebildet ist, und die Gateisolationsschicht umfasst ein dielektrisches Material mit großem ε, etwa in Form von hafniumoxidbasierten Materialien und dergleichen. Zu beachten ist, dass häufig die Gateisolationsschicht 161 zusätzlich ein konventionelles dielektrisches Material aufweist, etwa ein siliziumoxidbasiertes Material, jedoch mit einer deutlich geringeren Dicke von ungefähr 0,8 nm und weniger. Ferner ist typischerweise ein metallenthaltendes Material auf der Gateisolationsschicht 161 ausgebildet, wenn diese das dielektrische Material mit großem ε enthält, wobei das entsprechende metallenthaltende Material mit unterschiedlicher Materialzusammensetzung für Transistoren unterschiedlicher Leitfähigkeitsart vorgesehen wird, um damit eine geeignete Austrittsarbeit für entsprechende Gateelektrodenstruktur einzustellen. Beispielsweise wird eine leitende Deckschicht 162a in den Gateelektrodenstrukturen 160a, 160c vorgesehen, die der gleichen Leitfähigkeitsart eines Transistors entsprechen. Somit ist in der Deckschicht 162a typischerweise ein Austrittsarbeitsmetall für den Transistor 150a enthalten, während eine leitende Deckschicht 162d eine geeignete Austrittsmetallsorte für den Transistor 105b enthält. Die Gateelektrodenstrukturen können ferner ein weiteres Elektrodenmaterial 163, etwa Silizium, Silizium/Germanium und dergleichen aufweisen, woran sich eine dielektrische Deckschicht oder ein Decksystem anschließt, das jedoch eine unterschiedliche Dicke für die Gateelektrodenstruktur 160a, 160c einerseits und die Gateelektrodenstruktur 160b andererseits auf Grund einer unterschiedlichen Einwirkung reaktiver Prozessatmosphären, die während der vorhergehenden Bearbeitung angewendet wurden, besitzt. Somit können die dielektrischen Deckschichten 164a der Strukturen 160c, 160a eine Dicke von beispielsweise 20 bis 40 nm besitzen, während die Dicke der Deckschicht 164d um ungefähr 25 nm größer ist.
-
Ferner ist eine Seitenwandabstandshalterstruktur 165, beispielsweise mit einem Beschichtungsmaterial 165a in Verbindung mit einem Abstandshalterelement 165b so vorgesehen, dass die Seitenwände des Elektrodenmaterials 164 und insbesondere der empfindlichen Materialien 162a, 162b und 161 geschützt werden. Die Beschichtung 165a und das Abstandshalterelement 165b sind typischerweise aus Siliziumnitrid aufgebaut. Wie gezeigt, können die Materialien der Komponenten 165a, 165b in Form eines nicht-strukturierten Schichtsystems über dem aktiven Gebiet 102b und der Gateelektrodenstruktur 160b vorgesehen werden, so dass dieses Schichtsystem als ein effizientes Maskenmaterial während einer Prozesssequenz zur Herstellung eines verformungsinduzierenden Halbleitermaterials 151, etwa eines Silizium/Germanium-Materials, in dem aktiven Gebiet 102a dient. Wie zuvor erläutert ist, kann in komplexen Anwendungen das Leistungsverhalten von p-Kanaltransistoren deutlich gesteigert werden, indem eine verformungsinduzierende Silizium/Germanium-Legierung in dem aktiven Gebiet des p-Kanaltransistors eingebaut wird, da in diesem Falle eine ausgeprägte kompressive Verformung in einem Kanalgebiet 152 hervorgerufen wird. Es sollte beachtet werden, dass bei Bedarf ein schwellwerteinstellendes Halbleitermaterial, das als 152a bezeichnet ist, in dem Kanalgebiet 152 vorgesehen werden kann, wenn dies für das geeignete Einstellen der gesamten Schwellwertspannung des Transistors 150a erforderlich ist.
-
Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozessstrategien hergestellt werden. Nach der Erzeugung des Isolationsgebiets 102c und somit nach dem lateralen Begrenzen der aktiven Gebiete 102a, 102b und anderer aktiver Gebiete, wird die Materialschicht 152a, falls diese erforderlich ist, selektiv in dem aktiven Gebiet 102a hergestellt. Als nächstes werden geeignete Materialien für die Gateisolationsschicht 161 und die Schichten 163a, 162b hergestellt durch geeignete Abscheidetechniken und Strukturierungssequenzen möglicherweise in Verbindung mit thermischen Handlungen, um eine Austrittsarbeitsmetallsorte in die Gatedielektrikumsschichten 161 zu diffundieren, falls dies als geeignet erachtet wird. In anderen Fällen wird eine gewünschte Austrittsarbeitsmetallsorte in Form einer zusammenhängenden Materialschicht abgeschieden, die dann so strukturiert wird, dass eine gewünschte Materialschicht über den entsprechenden aktiven Gebieten erzeugt wird. Daraufhin wird das Elektrodenmaterial 163, beispielsweise in Form von amorphem oder kristallinem Silizium abgeschieden unter Anwendung gut etablierter Abscheidetechniken, woran sich das Abscheiden der dielektrischen Deckschicht oder des Schichtsystems 164a, 164b anschließt. Bei Bedarf werden weitere Materialien, etwa ARC-Materialien und dergleichen vorgesehen, und es werden eine komplexe Lithographieprozesssequenz und anisotrope Ätzprozesse angewendet, um die Gateelektrodenstrukturen 160a, ..., 160c entsprechend den Entwurfsregeln zu erzeugen. Beispielsweise beträgt eine Länge der Gateelektrodenstrukturen, d. h. die horizontale Erstreckung der Elektrodenmaterialien 162a, 162b 50 nm und weniger. Als nächstes werden die Materialschichten 165s aufgebracht, beispielsweise durch thermisch aktivierte CVD, plasmaunterstützte CVD, CVD bei geringem Druck, Mehrschichtabscheidetechniken, um damit die gewünschten Materialeigenschaften zu erhalten. Beispielsweise kann Siliziumnitrid so aufgebracht werden, dass eine dichte Beschichtung erzeugt wird, woran sich das Abscheiden eines weiteren Siliziumnitridmaterials für die Abstandshalterelemente 165b anschließt. Wie zuvor erläutert ist, ist, wenn die Austrittsarbeit und somit die grundlegende Schwellwertspannung der Transistoren 150a, 150b beim Strukturieren der Gateelektrodenstrukturen 160a, 160b einzustellen ist, ein zuverlässiger Einschluss der Schichten 161 und 162a, 162b während der weiteren Bearbeitung sicherzustellen, da jegliche Einwirkung von reaktiven Prozessatmosphären, etwa von sauerstoffenthaltenden Chemikalien und dergleichen, zu einer ausgeprägten Verschiebung der zuvor eingestellten Transistoreigenschaften führen kann.
-
Danach wird eine Ätzmaske (nicht gezeigt), dass der Transistor 150b abgedeckt wird, während das aktive Gebiet 102a und der Bereich des Isolationsgebiets 102c, auf welchem die Gateelektrodenstruktur 160c ausgebildet ist, freigelegt sind. Wie zuvor erläutert ist, können die Gateelktrodenstrukturen 160a, 160c ein und dieselbe Gateelektrodenstruktur darstellen oder diese können Strukturen repräsentieren, die in unmittelbarer Nähe vorgesehen sind und einen Bereich von p-Transistoren zuzuordnen sind. Während der entsprechenden anisotropen Ätzprozesse werden gut etablierte plasmabasierte Rezepte angewendet, um durch die zuvor abgeschiedenen Schichten 165s hindurchzuätzen, wodurch die Abstandshalterstruktur 165 mit den Gateelektrodenstrukturen 160c, 160a erzeugt wird. Ferner kann der Ätzprozess so fortgesetzt werden, dass in das aktive Gebiet 102a hineingeätzt wird, möglicherweise auf der Grundlage einer geänderten Ätzchemie, so dass darin Aussparungen erzeugt werden, die nachfolgend mit dem Material 151 gefüllt werden. Während des Ätzprozesses für die Aussparungen unterliegen folglich auch die Deckschichten 164a der Einwirkung der reaktiven Ätzumgebung und erleiden somit einen ausgeprägten Materialverlust, das zu der geringeren Dicke dieser Schichten im Vergleich der dielektrischen Deckschicht 164b führt, die nach wie vor durch die Abstandshalterschichten 165s und ein entsprechendes Lackmaterial abgedeckt ist.
-
Als nächstes wird das Bauelement 100 für das selektive Abscheiden des verformungsinduzierenden Halbleitermaterials 151 vorbereitet, was typischerweise mehrere Reinigungsrezepte beinhaltet, was wiederum zu einem markanten Abtrag von oxidbasierten Materialien führt, etwa bei isolierendem Material in dem Isolationsgebiet 102c. Somit wird ein ausgeprägter Grad an Einsenkung, der als 107c angegeben ist, in dem Isolationsgebiet 102c hervorgerufen, wodurch ebenfalls ein gewisser Grad an Unterätzung der Abstandshalterstruktur 165 der Gateelektrodenstruktur 160c hervorgerufen wird. Daraufhin wird das Material 151 selektiv in den jeweiligen Aussparungen aufgewachsen, indem ein selektiver epitaktischer Aufwachsprozess auf der Grundlage gut etablierter Prozessrezepte angewendet wird. Typischerweise sind die Prozessparameter so festgelegt, dass ein merklicher Grad an Materialabscheidung lediglich an mehr oder weniger reinen Siliziumoberflächenbereichen stattfindet, während dieleketrische Oberflächenbereiche, etwa in Form von Siliziumnitrid, Siliziumdioxid und dergleichen, im Wesentlichen keine Abscheidung des Materials 151 erfahren.
-
1b zeigt schematisch das Halbleiterbauelement 100 in einer Fertigungsphase, in der eine Ätzmaske 103 das aktive Gebiet 102a und einen Teil des Isolationsgebiets 102c, der die Gateelektrodenstruktur 160c trägt, abdeckt, während die Gateelektrodenstruktur 160b und das aktive Gebiet 102b der Einwirkung einer reaktiven Ätzumgebung 104 unterliegen. Während des Ätzprozesses 104 wird die Abstandshalterstruktur 165 an Seitenwänden der Gateelektrodenstruktur 160b erzeugt. Während des Prozesses 104 wird folglich auch die dielektrische Deckschicht 164b freigelegt, wobei ein deutlich geringerer Grad an Materialerosion auftritt, so dass nach wie vor ein deutlicher Unterschied der Dicke zwischen der Schicht 164 und den Schichten 164a vorhanden ist. Nach dem Ätzprozess 104 wird die Ätzmaske 103 entfernt und somit besitzen die Gateelektrodenstrukturen 160a, 160b einen ähnlichen Aufbau, d. h. diese Strukturen weisen die Seitenwandabstandshalterstruktur 165 auf, die als Versatzabstandshalterstruktur verwendet wird, um eine nachfolgende Implantationssequenz zum Einfügen von Dotierstoffsorten zu steuern, so dass Drain- und Sourceerweiterungsgebiete und Halo-Gebiete, d. h. gegendotierte Gebiete, gebildet werden, wie dies zum Erhalten des komplexen Dotierstoffprofils zum Einstellen der gesamten Transistoreigenschaften erforderlich ist. Auf Grund des vorhergehenden Unterschieds in dem gesamten Prozessablauf können sich jedoch die Deckschichten 164a, 164b wesentlich im Hinblick auf ihre Dicke in dieser Fertigungsphase voneinander unterscheiden. Während der weiteren Bearbeitung müssen die dielektrischen Deckschichten 164a, 164b abgetragen werden, wobei jedoch die Konfiguration der Abstandshalterstruktur 165 beeinflusst werden kann, wenn diese aus einem ähnlichen Material aufgebaut ist. Beispielsweise werden plasmabasierte Ätzrezepte oder nasschemische Ätzrezepte angewendet, die durch eine ausgeprägte laterale Ätzrate besitzen, wodurch ein gewisser Grad an Materialerosion in der Abstandshalterstruktur 165 hervorgerufen wird. Aus diesem Grunde wird die Abstandshalterstruktur 165 durch ein Opferoxidabstandshalterelement geschützt, das eine höhere Ätzwiderstandsfähigkeit in Bezug auf eine effiziente Nitrid-Ätzchemie besitzt.
-
1c zeigt schematisch das Halbleiterbauelement 100 mit einer Oxidabstandshalterschicht 166, die während eines Ätzprozesses 105 geätzt wird, um Opferoxidabstandshalter 166s an der Seitenwandabstandshalterstruktur 165 herzustellen. Während des Ätzprozesses 105 tritt auch ein ausgeprägter Materialverlust in der Isolationsstruktur 102c, da eine gewisse Nachätzzeit erforderlich ist, um zuverlässiger Weise die dielektrischen Deckschichten 164a, 164b freizulegen. Folglich kann sich die Vertiefung 107c in dem Isolationsgebiet 102c deutlich vergrößern und es wird auch ein gewisser Grad an Einsenkung 107a, 107b in den aktiven Gebieten 102a, 102b hervorgerufen. Folglich wird auch eine gewisse Menge des verformungsinduzierenden Materials 151 während des Ätzprozesses 105 entfernt.
-
1d zeigt schematisch das Bauelement 100, wenn es der Einwirkung eines weiteren Ätzprozesses 106 unterliegt, um die dielektrischen Deckschichten 164a, 164b auf Grundlage einer geeigneten Ätzchemie, etwa mit heißer Phosphorsäure und dergleichen, zu entfernen. Es sollte beachtet werden, dass die ausgeprägte Einsenkung 107c in dem Isolationsgebiet 102c zu einer gewissen Wahrscheinlichkeit des Unterätzens der Gateelektrodenstruktur 160c und damit des Angreifens der empfindlichen Materialien führt, was äußerst unvorteilhaft ist, die nahe an Bereichen an dem aktiven Gebiet 102a angeordnet sind, wenn beispielsweise Gateelektrodenstruktur 160c die Fortsetzung der Gateelektrodenstruktur 160a entlang der Richtung senkrecht zur Zeichenebene der 1e ist, oder in anderen Fällen, wenn die Gateelektrodenstruktur 160c lateral benachbart zu dem aktiven Gebiet 102a angeordnet ist, wie dies in 1e gezeigt ist, jedoch mit einem sehr geringen Abstand, wie dies in einigen komplexen Bauteilgestaltungsvarianten erforderlich ist.
-
1e zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind die Opferseitenwandabstandshalter 166s (siehe 1d) entfernt, was auf der Grundlage von wässriger Flusssäure (HF) bewerkstelligt werden kann, wobei jedoch auch ein gewisser Bereich der Isolationsstruktur 102c abgetragen wird, wodurch die Einsenkung 107c noch weiter vergrößert wird.
-
Folglich wird zusätzlich zu der ausgeprägten Vertiefung im Isolationsgebiet 102c auch eine ausgeprägte Menge an Material des anfänglich abgeschiedenen verformungsinduzierenden Halbleitermaterials 151 abgetragen, so dass die resultierende verformungsinduzierende Wirkung wesentlich von der vorhergehenden Prozessgeschichte abhängt. Wie zuvor erläutert ist, können insbesondere in Verbindung mit den komplexen Gateelektrodenstrukturen 160a, ..., 160c, die ein Kanalhalbleitermaterial, etwa das Material 152a (siehe 1a) aufweisen, die resultierenden Verformungsbedingungen noch komplexer sein, da das Material 152a direkt in dem Kanalgebiet ausgebildet ist und eine unterschiedliche Wirkung auf die gesamten Verformungsbedingungen in dem Kanalgebiet ausüben kann. Insbesondere wenn die gesamten Bauteilabmessungen und somit die Gatelänge der Transistoren reduziert werden, beispielsweise 40 nm und weniger, kann der Grad an Absenkung in den aktiven Gebieten 102a, 102b im Wesentlichen gleich werden, während die geringeren Abmessungen zu einem überproportionalen Effekt von jeglichen Prozessschwankungen auf die resultierenden Verformungsbedingungen führen können. Andererseits kann eine geringere und variierende Wirksamkeit des verformungsinduzierenden Mechanismus deutlich zu einer Schwankung wichtiger Transistoreigenschaften, etwa der Schwellwertspannung, und dergleichen beitragen. Damit kann insbesondere der Verlust des verformungsinduzierenden Halbleitermaterials, der in der zuvor beschriebenen komplexen Prozessstrategie hervorgerufen wird, wesentlich zu Transistorschwankungen beitragen, wenn die gesamten Transistorabmessungen weiter verringert werden.
-
Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Fertigungstechniken, in denen ein verformungsinduzierender Mechanismus auf der Grundlage eines eingebetteten verformten Halbleitermaterials insbesondere in Verbindung mit komplexen Metallgateelektrodenstrukturen mit großem ε eingerichtet wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
-
Überblick über die vorliegende Erfindung
-
Generell stellt die vorliegende Erfindung Fertigungstechniken bereit, in denen ein verbessertes Transistorleistungsverhalten und eine bessere Gleichmäßigkeit von Transistoreigenschaften erreicht werden, indem der Materialverlust eines verformungsinduzierenden Halbleitermaterials deutlich verringert wird, wobei auch für eine bessere Gleichmäßigkeit des gesamten Prozessablaufs gesorgt wird, beispielsweise im Hinblick auf die Einsenkung aktiver Gebiete von Transistoren, die kein eingebettetes verformungsinduzierendes Halbleitermaterial erhalten. Dazu wird die Einkapselung der Gataeelektrodenstrukturen in sehr symmetrischer Weise im Hinblick auf die Gateelektrodenstruktur jeglicher Transistorarten hergestellt, wodurch die gesamte Prozessgleichmäßigkeit verbessert wird. Ferner kann das eingebettete verformungsinduzierende Halbleitermaterial durch ein geeignetes Hartmaskenmaterial abgedeckt werden nach dem Abscheiden und vor jeglichen Materialverbraucht in den reaktiven Prozessen, etwa dem Entfernen dielektrischer Deckschichten der Gateelektrodenstrukturen. Auf diese Weise kann die weitere Bearbeitung auf der Grundlage einer besseren Gleichmäßigkeit und Vorhersagbarkeit der Verformungsbedingungen generell der elektronischen Eigenschaften der diversen Transistorarten fortgesetzt werden.
-
Ein anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer ersten Gateelektrodenstruktur über einem ersten aktiven Gebiet und einer zweiten Gateelektrodenstruktur über einem zweiten aktiven Gebiet, wobei die erste und die zweite Gateelektrodenstruktur eine dielektrische Deckschicht aufweisen. Das Verfahren umfasst ferner das Bilden eines schützenden Abstandshalters gemeinsam an Seitenwänden der ersten und der zweiten Gateelektrodenstruktur. Ferner wird ein verformungsinduzierendes Halbleitermaterial in dem ersten aktiven Gebiet in Anwesenheit der ersten Gateelektrodenstruktur hergestellt, während das zweite aktive Gebiet und die zweite Gateelektrodenstruktur abgedeckt sind. Das Verfahren umfasst ferner das Bilden einer Ätzstoppschicht über dem ersten und dem zweiten aktiven Gebiet nach dem Herstellen des verformungsinduzierenden Halbleitermaterials. Ferner wird ein Füllmaterial über dem ersten und dem zweiten aktiven Gebiet so hergestellt, dass dieses die erste und die zweite Gateelektrodenstruktur lateral umschließt und die dielektrischen Deckschichten freilässt. Daraufhin werden die dielektrischen Deckschichten entfernt. Ferner werden Drain- und Sourcegebiete in dem ersten und dem zweiten aktiven Gebiet erzeugt.
-
Ein noch weiteres anschauliches hierin offenbartes Verfahren betrifft die Herstellung eines Halbleiterbauelements. Das Verfahren umfasst das Bilden einer verformungsinduzierenden Halbleiterlegierung in einem ersten aktiven Gebiet in Anwesenheit einer ersten Gateelektrodenstruktur eines ersten Transistors, während eine zweite Gateelektrodenstruktur und ein zweites aktives Gebiet eines zweiten Transistors maskiert sind. Die erste und die zweite Gateelektrodenstruktur enthalten jeweils eine dielektrische Deckschicht. Das Verfahren umfasst ferner das Bilden einer Ätzstoppschicht über der ersten und der zweiten Gateelektrodenstruktur und über dem ersten und dem zweiten aktiven Gebiet. Ferner wird eine Materialschicht über der Ätzstoppschicht hergestellt und die dielektrischen Deckschichten werden in Anwesenheit zumindest eines Teils der Materialschicht abgetragen.
-
Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer ersten Gateelektrodenstruktur über einem ersten aktiven Gebiet eines ersten Transistors, wobei die erste Gateelektrodenstruktur ein erstes dielektrisches Material mit großem ε und eine erste dielektrische Deckschicht aufweist. Das Verfahren umfasst ferner das Bilden einer zweiten Gateelektrodenstruktur über einem zweiten Transistors, wobei der erste und der zweite Transistor von diverser Leitfähigkeitsart sind und wobei die zweite Gateelektrodenstruktur ein zweites dielektrisches Material mit großem ε und eine zweite dielektrische Deckschicht aufweist. Es wird ferner eine erste Abstandshalterstruktur an Seitenwänden der ersten und der zweiten Gateelektrodenstruktur erzeugt. Das Verfahren umfasst ferner das Maskieren des zweiten aktiven Gebiets und der zweiten Gateelektrodenstruktur durch eine siliziumdioxidbasierte Materialschicht nach dem Bilden der ersten Abstandshalterstruktur. Ferner wird eine Aussparung in dem ersten aktiven Gebiet unter Anwendung der siliziumdioxidbasierten Materialschicht als eine Ätzmaske entfernt. Das Verfahren umfasst ferner das Bilden eines verformungsinduzierenden Halbleitermaterials in der Aussparung unter Anwendung der siliziumdioxidbasierten Materialschicht als eine Abscheidemaske. Ferner umfasst das Verfahren das Bilden einer Opferdeckschicht auf dem verformungsinduzierenden Halbleitermaterial vor dem Entfernen der ersten und der zweiten dielektrischen Deckschicht.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis 1e schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn eine komplexe Metallgateelektrodenstruktur mit großem ε in Verbindung mit einem verformungsinduzierenden Material auf Grundlage einer konventionellen Strategie hergestellt wird, in der die Integrität der Gatelelektrodenstruktur auf der Grundlage einer Seitenwandabstandshalterstruktur und ein Opferoxidabstandshalters bewahrt wird; und
-
2a bis 2j schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn komplexe Metallgateelektrodenstrukturen, etwa Elektrodenstrukturen mit einem dielektrischen Material mit großem ε, in einer frühen Fertigungsphase hergestellt werden, wobei der Grad an Materialverlust eines verformungsinduzierenden Halbleitermaterials reduziert wird und wobei eine höhere Prozessgleichmäßigkeit gemäß anschaulicher Ausführungsformen geschaffen wird.
-
Detaillierte Beschreibung
-
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
-
Die vorliegende Erfindung betrifft Fertigungstechniken, in denen komplexe Gateelektrodenstrukturen, etwa Gateelektrodenstrukturen mit einer Gatelänge von 40 nm und weniger, und in einigen anschaulichen Ausführungsformen mit einem dielektrischen Material mit großem ε und einem metallenthaltenden Elektrodenmaterial, das in einer frühen Fertigungsphase bereitgestellt wird, zusammen mit einem verformungsinduzierenden Halbleitermaterial hergestellt werden, das selektiv in einer Transistorart vorgesehen wird. Dazu wird der Materialverlust des eingebetteten verformungsinduzierenden Halbleitermaterials verringert, indem eine entsprechende Deckschicht oder Ätzstoppschicht nach dem selektiven Abscheiden der verformungsinduzierenden Halbleiterlegierung und vor dem Ausführen jeglicher reaktiver Prozesse bereitgestellt wird, wobei dieser Prozess konventioneller Weise zu einem ausgeprägten Grad an Materialverlust führen, was sich konventioneller Weise zu einem hohen Grade an Prozessschwankungen aufaddiert, die wiederum direkt eine ausgeprägte Transistorvariabilität insbesondere nach sich ziehen, wenn die Transistoren mit den Metallgateelektrodenstrukturen mit großem ε versehen sind. Ferner kann generell der Unterschied den Materialverlust zwischen aktiven Gebieten von Transistoren, in denen das eingebettete verformungsinduzierende Material vorgesehen ist, und Transistoren, die ein aktives Gebiet ohne ein verformungsinduzierendes Halbleitermaterial besitzen, verringert werden, indem ein geeignetes Strukturierungsschema für eine Abstandshalterstruktur angewendet wird, die zum Bewahren der Integrität empfindlicher Gatematerialien, etwa von Dielektrika mit großem ε und metallenthaltenden Elektrodenmaterialien, die in einer frühen Fertigungsphase bereitgestellt werden, verwendet wird.
-
Mit Bezug zu den 2a bis 2j werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a bis 1e verwiesen wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer Halbleiterschicht 202. Mehrere aktive Gebiete 202a, 202b sind in der Schicht 202 vorgesehen und sind lateral durch Isolationsgebiete (nicht gezeigt) entsprechend dem gesamten geometrischen Aufbau des Bauelements 200 begrenzt. Eine erste Gatelektrodenstruktur 260a ist über dem aktiven Gebiet 202a ausgebildet und eine zweite Gateelektrodenstruktur 260b ist auf dem aktiven Gebiet 202b hergestellt. Die Gateelektrodenstruktur 260a umfasst ein Gatedielektrikumsmaterial, das in der in 2a gezeigte Ausführungsform ein dielektrisches Material mit großem ε 261a in Verbindung mit einem metallenthaltenden Elektrodenmaterial 262a aufweist, während in einigen Fällen ein konventionelles dielektrisches Material 267 unter dem dielektrischen Material mit großem ε 261a vorgesehen sein kann. Ferner sind ein Elektrodenmaterial 263 und eine dielektrische Deckschicht oder ein Decksystem 264a vorgesehen. In ähnlicher Weise umfasst die Gateelektrodenstruktur 260b ein dielektrisches Material mit großem ε 261b in Verbindung mit einem metallenthaltenden Elektrodenmaterial 262b, woran sich das Elektrodenmaterial 263 und eine dielektrische Deckschicht 264b anschließen. Auch in diesem Falle kann ein konventionelles dielektrisches Material, etwa Siliziumoxinitridmaterial 267, unter dem dielektrischen Material mit großem ε 261b vorgesehen sein. Das aktive Gebiet 202a kann ein spezielles Kanalhalbleitermaterial 252a, etwa ein Silizium/Germanium-Material, enthalten, um damit in geeigneter Weise die Bandlückenenergiepegel für die Gateelektrodenstruktur 260a und das aktive Gebiet 202a einzustellen, so dass eine gewünschte Schwellwertspannung eines noch herzustellenden Transistors erreicht wird.
-
Ferner gelten für die bislang beschriebenen Komponenten ggf. auch die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. Insbesondere können ähnliche Prozesstechniken angewendet werden, um die Gateelektrodenstruktur 260a, 260b herzustellen, wie dies auch zuvor beschrieben ist, wobei eine Gatelänge von ungefähr 40 nm und weniger in komplexen Anwendungen betragen kann.
-
Es sollte beachtet werden, dass die Gateelektrodenstrukturen 260a, 260b auch auf der Grundlage einer „konventionellen” Konfiguration vorgesehen werden können, d. h. es wird das dielektrische Material 267 mit einer geeigneten Dicke und in Kombination mit dem Elektrodenmaterial 263 vorgesehen, ohne dass möglicherweise das Kanalhalbleitermaterial 252a erforderlich ist, wenn dies für das Leistungsverhalten des Transistors als geeignet erachtet wird, der noch in und über den aktiven Gebieten 202a, 202b zu erzeugen ist.
-
2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Es sollte beachtet werden, dass die Gateelektrodenstruktur 260a, 260b in 2b in der oben genannten „konventionellen” Konfiguration gezeigt sind, d. h. das Gatedielektrikumsmaterial 267 ist in Verbindung mit dem Elektrodenmaterial 263 vorgesehen, wobei jedoch zu beachten ist, dass die hierin offenbarten Prinzipien auch äußerst vorteilhaft auf die Gateelektrodenstrukturen anwendbar sind, wie sie in 2a gezeigt sind. Obwohl die weitere Beschreibung sich auf die Gateelektrodenstrukturen 260a, 260b stützt, wie sie in 2b gezeigt sind, um die Darstellung in den Zeichnungen zu vereinfachen, ist folglich zu berücksichtigen, dass das aktive Gebiet 202a und die Gateelektrodenstrukturen 260a, 260b einen Aufbau besitzen können, wie dies in 2a gezeigt ist.
-
Ferner ist, wie gezeigt ist, eine Abstandshalterschicht oder ein Schichtsystem 265s so vorgesehen, dass die aktiven Gebiete 202a, 202b und die Gateelektrodenstrukturen 260a, 260b bedeckt werden. Die Abstandshalterschicht 265s kann tatsächlich aus zwei oder mehr Teilschichten abhängig von dem erforderlichen Grad an Einkapselung aufgebaut sein. Beispielsweise können, wie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist, eine schützende Beschichtung (nicht gezeigt) in Verbindung mit einer Abstandshalterschicht vorgesehen sein, beispielsweise in Form von Siliziumnitridmaterialien, die durch Mehrschichtabscheideprozesse, CVD-Techniken bei geringem Druck, und dergleichen aufgebracht werden. Im Gegensatz zu der konventionellen Vorgehensweise, wie sie zuvor erläutert ist, wird das Bauelement 200 der Einwirkung einer reaktiven Ätzatmosphäre 210 ausgesetzt, um die Schicht 265s in eine Seitenwandabstandshalterstruktur über dem aktiven Gebiet 202a und dem aktiven Gebiet 202b zu strukturieren. Folglich „erleben” auf diese Weise die Gateelektrodenstrukturen 260a, 260b und die aktiven Gebiete 202a, 202b den gleichen Prozessablauf.
-
2c zeigt schematisch das Halbleiterbauelement 200 nach der zuvor beschriebenen Prozesssequenz. Somit ist ein Seitenwandabstandshalter 265 oder eine Abstandshalterstruktur an Seitenwänden der GAteelektrodenstrukturen 260a, 260b ausgebildet und stellt einen Teil der Gateelektrodenstrukturen dar, so dass die Gateelektrodenstrukturen 260a, 260b einen sehr ähnlichen Aufbau mit Ausnahme von Unterschieden besitzen, die durch das Vorsehen komplexer dielektrischer Materialien mit großem ε in Verbindung mit austrittsarbeitseinstellenden Sorten hervorgerufen werden, wie dies auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. Folglich tritt auch ein im Wesentlichen identischer Grad an Einsenkung, wie er durch 202r gekennzeichnet ist, in den aktiven Gebieten 202a, 202b während des vorhergehenden Ätzrprozesses zum Strukturieren der Abstandshalter 265 auf. Ferner besitzen auch die Deckschichten 264a, 264b eine ähnliche Dicke und einen ähnlichen Zustand in dieser Fertigungsphase auf Grund der Ähnlichkeit des zuvor ausgeführten Prozessablaufs.
-
2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase gemäß einigen anschaulichen Ausführungsformen. Wie gezeigt, ist eine Ätzstoppschicht oder Beschichtung 211, etwa ein Siliziumoxidmaterial und dergleichen, in einer sehr konformen Weise über den aktiven Gebieten 202a, 202b und den Gateelektrodenstrukturen 260a, 260b ausgebildet. In dieser Fertigungsphase können in einigen anschaulichen Ausführungsformen ferner Erweiterungsgebiete 253e möglicherweise in Verbindung mit Halo-Gebieten (nicht gezeigt) in dem aktiven Gebiet 202a ausgebildet sein. in anderen Ausführungsformen sind zusätzlich Erweiterungsgebiete 253e in Verbindung mit Halo-Gebieten (nicht gezeigt) auch in den aktiven Gebieten 202b vorgesehen. Dazu werden geeignete Maskierungsschemata angewendet und es werden Implantationsprozesse so ausgeführt, dass die Drain- und Sourcedotierstoffe für die Erweiterungsgebiete 253e und entsprechende gegendotierende Substanzen für Halo-Gebiete eingebaut werden. Beispielsweise können beginnend von der in 2c gezeigten Bauteilkonfiguration die Erweiterungsgebiete 253 in dem aktiven Gebiet 202a hergestellt werden, indem das aktive Gebiet 202b geeignet maskiert wird. Daraufhin geht die weitere Bearbeitung mit einem Ausheizprozess weiter und es wird die Ätzstoppschicht 211 gemäß geeigneter Prozesstechniken hergestellt, beispielsweise durch Vorsehen eines nicht-dotierten Siliziumdioxidmaterials unter Anwendung gut etablierter Abscheiderezepte. In anderen Fällen wird die Schicht 211 auf der Grundlage von Abscheidetechniken hergestellt, um ein undotiertes Siliziumdioxidmaterial in Verbindung mit einem Siliziumdioxidmaterial, das eine gewisse Menge an Wasserstoff und dergleichen aufweist, herzustellen, was bewerkstelligt werden kann unter Anwendung spezieller plasmaunterstützter Abscheiderezepte, die generell ein besseres Spaltfüllvermögen besitzen, wenn diese für die weitere Bearbeitung des Halbleiterbauelements als geeignet erachtet wird. Es sollte beachtet werden, dass die Schicht 211 mit einer geeigneten Dicke so vorgesehen werden, dass sie als Ätzmaske und eine Abscheidemaske zur weiteren Bearbeitung dient, wobei jeglicher Materialverlust im Voraus ermittelt und somit berücksichtigt werden kann, wenn eine geeignete Anfangsschichtdicke eingestellt wird.
-
In anderen anschaulichen Ausführungsformen werden vor der Herstellung der Schicht 211 auch die Erweiterungsgebiete 253e und die entsprechenden Halo-Gebiete in dem aktiven Gebiet 202b auf der Grundlage geeigneter Implantations- und Maskierungstechniken hergesellt. In einigen anschaulichen Ausführungsformen werden die Erweiterungsgebiete 253e in dem zweiten aktiven Gebiet 202b vor den Erweiterungsgebieten 253e hergestellt, die wiederum auf der Grundlage einer Implantationsmaske 217, etwa einer Lackmaske, erzeugt werden, die auch zum Strukturieren der Schicht 211 verwendet werden. Auf diese Weise können zusätzliche Lithographieschritte vermieden werden, wenn die Schicht 211 strukturiert wird. Zu beachten ist ferner, dass die Schicht 211 vor oder nach dem Ausführen von Implantationsprozessen abhängig von der Dicke der Schicht 211 hergestellt werden kann.
-
2e zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, sind das zweite aktive Gebiet 202b und die Gateelektrodenstruktur 260b von der Ätzstoppschicht oder generell der Hartmaskenschicht 211 abgedeckt, während eine verformungsinduzierende Halbleiterlegierung 251 im ersten aktiven Gebiet 202a gebildet wird. Dazu wird die Schicht 211 auf der Grundlage der Maske 217 aus 2d strukturiert, beispielsweise durch Ausführen eines geeigneten nasschemischen Ätzprozesses und dergleichen, woran sich das Entfernen der Maske 217 anschließt. Als nächstes wird ein Ätzprozess so ausgeführt, das Aussparungen 203 in dem aktiven Gebiet 202a erzeugt werden, wobei die Deckschicht 264 und der Abstandshalter 265 als Ätzmaske dienen, während die Gateelektrodenstruktur 260b und das aktive Gebiet 202b durch die Schicht 211 geschützt sind, die nunmehr als ein effizientes Ätzstoppmaterial dient. Daraufhin werden Reinigungsprozesse angewendet, die auch zu einem gewissen Grad an Materialerosion der Schicht 211 beitragen können, wobei jedoch die Anfangsdicke geeignet so gewählt wird, dass ein Teil der Schicht 211 während des nachfolgenden selektiven Abscheidens eines verformungsinduzierenden Halbleitermaterials 251 bewahrt wird. Folglich dient in diesem Prozess die Schicht 211 als eine Abscheidemaske. Das Material 251 kann als ein verformungsinduzierendes Material, etwa als eine Silizium/Germanium-Legierung, eine Silizium/Zinn-Legierung, eine Silizium/Germanium/Zinn-Legierung, eine Silizium/Kohlenstofflegierung und dergleichen abhängig von der Art der Verformung bereitgestellt werden, die in dem Kanalgebiet 252 hervorgerufen werden soll. In einigen anschaulichen Ausführungsformen wird das Material 251 so bereitgestellt, dass eine kompressive Verformung in dem Kanalgebiet 252 des aktiven Gebiets 202a hervorgerufen wird. Zu beachten ist, dass insbesondere im Zusammenhang mit komplexen Metallgateelektrodenstrukturen mit großem ε, wie sie in 2a gezeigt sind, das Material 251 direkt mit dem entsprechenden Kanalhalbleitermaterial in Verbindung steht.
-
2f zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase gemäß einiger anschaulicher Ausführungsformen, in denen die Schicht 211 aus 2e von dem zweiten aktiven Gebiet 202b entfernt wird, was bewerkstelligt werden kann, indem gut etablierte Prozesstechniken, etwa nasschemische Ätzrezepte und dergleichen, angewendet werden. Ferner werden in einigen anschaulichen Ausführungsformen die Drain- und Sourceerweiterungsgebiete 253 in dem zweiten aktiven Gebiet 202b in dieser Fertigungsphase hergestellt, indem ein entsprechendes Maskierungsschema angewendet wird und Implantationsprozesse ausgeführt werden, wie dies auch zuvor erläutert ist. In anderen anschaulichen Ausführungsformen (nicht gezeigt) wird das Material 211 beibehalten, so dass der Grad an Einwirkung von reaktiven Ätzatmosphären auf das Material 251 verringert wird.
-
2g zeigt schematisch das Halbleiterbauelement 200 in einer Fertigungsphase, in der eine Beschichtung oder eine Ätzstoppschicht 212 über dem ersten und dem zweiten aktiven Gebiet 202a, 202b gebildet sind, wodurch das zuvor abgeschiedene verformungsinduzierende Halbleitermaterial 251 eingeschlossen wird. In einigen anschaulichen Ausführungsformen wird die Ätzstoppschicht 212 in Form eines Siliziumoxidbasismaterials mit einer geeigneten Dicke vorgesehen, so dass die Integrität insbesondere des Materials 251 während der weiteren Bearbeitung bewahrt wird. Zu diesem Zweck werden gut etablierte Abscheidetechniken angewendet, etwa das Abscheiden eines undotierten Siliziummaterials möglicherweise in Verbindung mit einem wasserstoffenthaltenden Siliziumdioxidmaterial und dergleichen. Es sollte beachtet werden, dass das Abscheiden der Schicht 212 auch zu einer Abdeckung von kritischen Bereichen führen kann, in denen ein Freilegen empfindlichen Materials während der vorhergehenden Bearbeitung stattgefunden hat. Beispielsweise wird die Schicht 212 mit einer Dicke von 5 bis 20 nm bereitgestellt, während in anderen Fällen die Dicke der Schicht 212 so festgelegt wird, dass das Strukturieren einer weiteren Seitenwandabstandshalterstruktur in einer weiter fortgeschrittenen Fertigungsphase möglich ist. Folglich geht die weitere Bearbeitung weiter, ohne dass zusätzlicher Materialabtrag in den aktiven Gebieten 202a, 202b und insbesondere in dem verformungsinduzierenden Material 251 hervorgerufen wird.
-
2h zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Opferfüllmaterial 213, etwa ein Lackmaterial oder eine andere Art an Polymermaterial so vorgesehen, dass es einen Teil der Gateelektrodenstrukturen 260a, 260b lateral umschließt, wobei jedoch zumindest die obere Oberfläche freiliegt. Das Material 213 kann auf der Grundlage eines geeigneten Abscheideprozesses bereitgestellt werden, etwa durch Aufschleuderverfahren und dergleichen, woran sich ein Materialabtragungsprozess anschließt, um die gewünschte Höhe des Materials 213 einzustellen, so dass die Schicht 212 über den Deckschichten 264a, 264 freigelegt wird. Dazu kann ein geeigneter nasschemischer oder plasmaunterstützter Ätzprozess angewendet werden, wobei die Einstellung der Höhe der Schicht 213 im Wesentlichen ein nicht kritischer Prozessschritt ist. Daraufhin wird das Bauelement 200 der Einwirkung der reaktiven Ätzatmosphäre eines Ätzprozesses 214 unterzogen, in welchem ein freiliegender Bereich der Schicht 212 entfernt wird, wie dies durch die gestrichelten Linien dargestellt ist. Dazu können gut etablierte nasschemische Rezepte angewendet werden, beispielsweise in Form von HF und dergleichen, wobei dies von der Materialzusammensetzung der Schicht 212 abhängt. Daraufhin wird ein weiterer Ätzprozess 215 angewendet, um die Deckschichten 264a, 264b abzutragen, die durch den vorhergehenden Ätzprozess 214 freigelegt wurden. Folglich können die Deckschichten 264a, 264b effizient auf der Grundlage plasmaunterstützter Ätzrezepte oder nasschemischer Ätzprozesse entfernt werden, ohne dass im Wesentlichen die aktiven Gebiete 202a, 202b auf Grund der Anwesenheit des Materials 213 und der Ätzstoppschicht 212 beeinflusst werden. Selbst wenn ein gewisser Unterschied in der Dicke der Deckschicht 264a, 264b während des vorhergehenden Ätzprozesses zum Erzeugen von Aussparungen erzeugt wurden und somit der Prozess 215 mit ausreichender Ätzzeit ausgeführt werden, so dass in zuverlässiger Weise die Deckschichten 264a, 264b abgetragen werden können, ohne dass die aktiven Gebiete 202a, 202b unbeeinflusst werden. Daraufhin wird das Opferfüllmaterial 213, das auch zu einem gewissen Grade während der Prozesse 214 und 215 konsumiert wird, selektiv in Bezug auf die Ätzstoppschicht 212 abgetragen, wodurch ebenfalls die Integrität der aktiven Gebiete 202a, 202b bewahrt wird.
-
In einigen anschaulichen Ausführungsformen wird die Schicht 212, d. h. die restlichen Bereiche, auf der Grundlage geeigneter Ätztechniken, etwa nasschemischer Ätzrezepte und dergleichen, entfernt, die einen hohen Grad an Selektivität in Bezug auf die Materialien in den aktiven Gebieten 202a, 202b besitzen, so dass eine entsprechende Materialerosion deutlich geringer ist im Vergleich zu konventionellen Prozessstrategien.
-
In anderen anschaulichen Ausführungsformen (nicht gezeigt) wird die Schicht 212 mit einer ausreichenden Schichtdicke so vorgesehen, dass das Erzeugen einer entsprechenden Abstandshalterstruktur aus der Schicht 212 nach dem Entfernen des Opfermaterials 212 möglich ist.
-
2i zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase gemäß anschaulicher Ausführungsformen, in denen die Schicht 212 aus 2h auf der Grundlage geeigneter Prozesstechniken entfernt wird. Folglich kann das Elektrodenmaterial 263 der Gateelektrodenstruktur 260a, 260b freigelegt werden, ohne dass eine ausgeprägte Einsenkung in den aktiven Gebieten 202a, 202b hervorgerufen wird. Die weitere Bearbeitung kann somit auf der Grundlage besserer Bedingungen im Hinblick auf die gesamte Oberflächentopographie und insbesondere im Hinblick auf die Verformungsbedingungen in dem aktiven Gebiet 202a fortgesetzt werden.
-
2j zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Abstandshalterstruktur 268 in den Gateelektrodenstrukturen 260a, 260b vorgesehen und diese wird verwendet, um ein vertikales und laterales Dotierstoffprofil von Drain- und Sourcegebieten 253 einzustellen, so dass die gewünschten Eigenschaften eines ersten Transistors 250a, der in und über dem ersten aktiven Gebiet 202a ausgebildet ist und eines zweiten Transistors 250b, der in und über dem zweiten aktiven Gebiet 202b ausgebildet ist, erhalten werden. Dazu werden geeignete Prozessstrategien angewendet, beispielsweise das Abscheiden einer speziellen Abstandshalterschicht oder eines Schichtsystems und das Strukturieren dieses Systems unter Anwendung anisotroper Ätztechniken, woran sich der Einbau von Drain- und Sourcedotierstoffen unter Anwendung gut etablierter Maskierungsschemata und Implantationstechniken anschließt. Daraufhin wird ein Ausheizprozesse ausgeführt, um das endgültige Dotierstoffprofil der Drain- und Sourcegebiete 253 einzustellen. Es sollte beachtet werden, dass, falls dies als geeignet erachtet wird, die Drain- und Sourceerweiterungsgebiete 253e, wie sie in 2i gezeigt sind, in einer moderat späten Fertigungsphase hergestellt werden können, d. h. nach dem Abscheiden des verformungsinduzierenden Halbleitermaterials und vor dem Erzeugen der Abstandshalterstruktur 268.
-
In anderen anschaulichen Ausführungsformen, wie dies auch zuvor erläutert ist, wird die Abstandshalterstruktur 268 aus der Ätzstoppschicht 212 hergestellt, die mit einer ausreichenden Anfangsdicke bereitgestellt wird, um damit die gewünschte Breite der Abstandshalterstruktur 268 zu erhalten. Beispielsweise wird die Schicht 212 (siehe 2g) in Form eines Materialschichtsystems, etwa als eine Siliziumnitridschicht mit einer geringeren Dicke in Verbindung mit einer Siliziumdioxidschicht, die den Erfordernissen der gewünschten endgültigen Abstandshalterbreite entspricht, bereitgestellt. Daraufhin wird das resultierende Abstandshalterschichtsystem teilweise auf der Grundlage des Opferfüllmaterials 212 (siehe 2a) freigelegt und die weitere Bearbeitung geht weiter, wie dies auch zuvor mit Bezug zu 2h beschrieben ist. Anstelle des Entfernens der Abstandshalterschicht, wie dies zuvor mit Bezug zu 2i erläutert ist, findet danach ein entsprechender Strukturierungsprozess statt, um die Abstandshalterstruktur 268 mit der gewünschten Abstandshalterbreite zu erzeugen. Zu diesem Zweck können gut etablierte anisotrope Ätztechniken, beispielsweise zum Ätzen von Siliziumdioxid selektiv in Bezug auf Siliziumnitrid und dergleichen angewendet werden. Daraufhin werden die Dotierstoffsubstanzen eingebaut, wie dies zuvor beschrieben ist. Auf der Grundlage der Bauteilkonfiguration, wie sie in 2j gezeigt ist, geht die weitere Bearbeitung dann weiter, indem das Bauelement 200 für einen Silizidierungsprozess vorbereitet wird, wenn dies erforderlich ist, und danach werden die Transistoren 250a, 250b in einem dielektrischen Material eingebettet, um damit die Transistoren 250a, 250b vor der Herstellung elektrischer Kontakte und eines Metallisierungssystems zu passivieren.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken bereit, in denen eine verbesserte Gleichmäßigkeit bei der Herstellung komplexer Gateelektrodenstrukturen, etwa Metallgateelektrodenstrukturen mit großem ε in Verbindung mit einem verformungsinduzierenden Material erreicht, das selektiv in einer Transistorart vorgesehen wird, indem gemeinsam eine schützende Beschichtung oder eine Abstandshalterstruktur für jede Art an Transistor strukturiert wird und indem das verformungsinduzierende Halbleitermaterial nach dessen selektiver Abscheidung mittels einer geeigneten Ätzstoppbeschichtung eingeschlossen wird, die somit die Integrität der aktiven Gebiete während der weiteren Bearbeitung bewahrt. Folglich kann der Grad an Materialverlust des verformungsinduzierenden Halbleitermaterials deutlich verringert werden und auch die Einsenkung jeglicher Arten aktiven Gebieten wird verringert, wodurch zu einem besseren Bauteilleistungsverhalten und zu einer geringeren Variabilität von Transistoreigenschaften beigetragen wird.
-
Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Erfindung vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.
