DE102010002486A1 - Hochspannungsisolation-Doppelkondensator-Kommunikationsvorrichtung - Google Patents

Hochspannungsisolation-Doppelkondensator-Kommunikationsvorrichtung Download PDF

Info

Publication number
DE102010002486A1
DE102010002486A1 DE201010002486 DE102010002486A DE102010002486A1 DE 102010002486 A1 DE102010002486 A1 DE 102010002486A1 DE 201010002486 DE201010002486 DE 201010002486 DE 102010002486 A DE102010002486 A DE 102010002486A DE 102010002486 A1 DE102010002486 A1 DE 102010002486A1
Authority
DE
Germany
Prior art keywords
drive
electrodes
scanning
electrically conductive
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE201010002486
Other languages
English (en)
Inventor
Gek Yong Ng
Kah Weng Lee
Fun Kok Chow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies ECBU IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies ECBU IP Singapore Pte Ltd filed Critical Avago Technologies ECBU IP Singapore Pte Ltd
Publication of DE102010002486A1 publication Critical patent/DE102010002486A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Near-Field Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Gemäß einer Ausführungsform wird ein Hochspannungsisolation-Doppelkondensator-Kommunikationssystem bereitgestellt, das Kommunikationstreib- und Abtastelektroden und korrespondierende erste und zweite Kondensatoren aufweist, die in zwei separaten Vorrichtungen gebildet sind. Die zwei Vorrichtungen sind elektrisch in Reihe geschaltet, um ein einziges galvanisch isoliertes Kommunikationssystem bereitzustellen, das eine hohe Durchschlagsspannungsperformance in Kombination mit einer guten Signalkopplung besitzt. Das System bewirkt Kommunikationen zwischen Treib- und Empfangsschaltkreisen durch die ersten und zweiten Kondensatoren und ist in einer bevorzugten Ausführungsform fähig, relativ Hochgeschwindigkeits-Digitalkommunikationen zu bewirken. Das System mag in einem kleinen Package gebildet sein, wobei beispielsweise CMOS oder andere Halbleiterherstell- und -packungsprozesse verwendet werden.

Description

  • Diese Anmeldung beansprucht die Priorität und andere Vorteile von der US Patentanmeldung US 12/397,254, die eine Continuation-in-Part der US Patentanmeldung mit der Anmeldenummer US 12/032,165 von Chow et al. ist, die am 18. Februar 2008 angemeldet wurde und den Titel ”High Voltage Isolation Semiconductor Capacitor Digital Communication Device and Corresponding Package” hat (hierin später als ”die '165 Patentanmeldung bezeichnet”), welche beide in ihrer Gesamtheit hierin mittels Referenz inkorporiert sind.
  • Gebiet der Erfindung
  • Verschiedene Ausführungsformen der Erfindung, welche hierin beschrieben werden, betreffen das Gebiet der digitalen Kommunikationen und insbesondere Vorrichtungen, welche ein kapazitiv gekoppeltes Mittel verwenden, um digitale Kommunikationsdaten mit relativ hoher Geschwindigkeit in einem kleinen Package, zu übertragen und zu empfangen, was eine hohe Durchschlagsspannungs-Charakteristik bietet. Die Komponenten, Vorrichtungen, Systeme und Verfahren, welche hierin beschrieben werden, finden insbesondere effiziente Verwendung in Hochgeschwindigkeits-Kommunikationsanwendungen, welche eine Hochspannungsisolation benötigen.
  • Hintergrund
  • Hochspannungsisolations-Kommunikationsvorrichtungen, welche im Stand der Technik bekannt sind, beinhalten optische Vorrichtungen, magnetische Vorrichtungen und kapazitive Vorrichtungen. Optische Vorrichtungen gemäß dem Stand der Technik erlangen Hochspannungsisolation typischerweise mittels Verwendens von LEDs und korrespondierender Photodiode, um Lichtsignale zu übertragen und zu empfangen, benötigen typischerweise hohe Leistungslevel und leiden unter funktionsmäßigen und designmäßigen Beschränkungen, wenn Mehrfach-Kommunikationskanäle verlangt sind. Magnetische Vorrichtungen gemäß dem Stand der Technik erlangen Hochspannungsisolation typischerweise mittels Verwendens von entgegengesetzten induktiv gekoppelten Spulen, welche ebenfalls typischerweise hohe Leistungslevel benötigen (insbesondere wenn hohe Datenraten benötigt werden), typischerweise das Verwenden von zumindest drei separaten integrierten Schaltkreisen oder Chips verlangen und anfällig für elektromagnetische Interferenz (electromagnetic interference, EMI) sind. Kapazitive Vorrichtungen gemäß dem Stand der Technik erlangen Hochspannungsisolation typischerweise mittels Verwendens von mehreren Paaren von Übertragungs- und Empfangselektroden, wobei beispielsweise ein erstes Paar von Elektroden verwendet wird, um Daten zu übertragen und zu empfangen, und ein zweites Paar von Elektroden dazu verwendet wird, die übertragenen Signale aufzufrischen (refresh) oder aufrechtzuerhalten (maintain).
  • Was benötigt wird, ist eine Hochspannungsisolations-Kommunikationsvorrichtung, die klein ist, wenig Leistung verbraucht, die es erlaubt Daten mit relativ hohen Datenraten zu kommunizieren, welche verbesserte Hochspannungs-Durchschlagscharakteristiken aufweist und die mit geringeren Kosten gebaut werden mag.
  • Zusammenfassung
  • In einigen Ausführungsformen, wird ein Hochspannungsisolation-Doppelkondensator-Kommunikationssystem geschaffen, welches einen Transmitter, der einen ersten Kondensator aufweist, der zumindest erste und zweite Kommunikations-Treibelektroden aufweist, die mittels einer Distanz dtx getrennt sind und in zumindest einer ersten elektrisch leitfähigen metallisierten Schicht angeordnet sind, wobei die erste und zweite Treibelektrode eine erste Kapazität Ctx dazwischen haben, wobei eine erste elektrisch leitfähige Masseebene mittels einer ersten elektrisch isolierenden Schicht vertikal von der ersten und zweiten Treibelektrode beabstandet ist, wobei die erste Treibelektrode funktionsfähig mit einem Treibinput durch einen ersten Knoten hindurch gekoppelt ist, wobei ein Treibschaltkreis funktionsfähig an dem Treibinput gekoppelt und konfiguriert ist, ein Kommunikations-Treibsignal durch den ersten Kondensator hindurch zu übertragen, und einen Empfänger aufweist, der einen zweiten Kondensator aufweist, der zumindest erste und zweite Kommunikations-Abtastelektroden aufweist, die mittels einer Distanz drx getrennt sind und in zumindest einer zweiten elektrisch leitfähigen metallisierten Schicht angeordnet sind, wobei die erste und zweite Abtastelektrode eine zweite Kapazität Crx dazwischen haben, wobei eine zweite elektrisch leitfähige Masseebene mittels einer zweiten elektrisch isolierenden Schicht vertikal von der ersten und zweiten Abtastelektrode beabstandet ist, wobei die zweite Abtastelektrode funktionsfähig mit einem Abtastoutput durch einen zweiten Knoten hindurch gekoppelt ist, wobei ein Empfangsschaltkreis funktionsfähig an den Abtastoutput gekoppelt und konfiguriert ist, das Kommunikations-Treibsignal zu empfangen, welches mittels des zweiten Kondensators empfangen wird, wobei die ersten und zweiten Kondensatoren des Transmitters bzw. des Empfängers miteinander elektrisch in Reihe geschaltet sind, um den Transfer des Kommunikationstreibsignals durch eine dazwischen angeordnete elektrische Verbindung zu erlauben, wobei der erste und der zweite Kondensator konfiguriert sind, eine galvanische Isolation zwischen dem Transmitter und dem Empfänger bereitzustellen, wobei eine Hochspannungs-Isolationsdistanz des Systems mittels einer Summe der Distanzen dtx und drx definiert wird und wobei eine Spannung, die sich zwischen dem ersten Knoten und dem zweiten Knoten entwickelt, zwischen dem ersten und dem zweiten Kondensator geteilt und verteilt wird.
  • In anderen Ausführungsformen, wird ein Verfahren zum Herstellen eines Hochspannungsisolation-Doppelkondensator-Kommunikationssystems geschaffen, welches ein Bereitstellen eines Transmitters, der einen ersten Kondensator aufweist, der zumindest erste und zweite Kommunikations-Treibelektroden aufweist, die mittels einer Distanz dtx getrennt sind und in zumindest einer ersten elektrisch leitfähigen metallisierten Schicht angeordnet sind, wobei die erste und zweite Treibelektrode eine erste Kapazität Ctx dazwischen haben, wobei eine erste elektrisch leitfähige Masseebene mittels einer ersten elektrisch isolierenden Schicht vertikal von der ersten und zweiten Treibelektrode beabstandet ist, wobei die erste Treibelektrode funktionsfähig mit einem Treibinput durch einen ersten Knoten hindurch gekoppelt ist, wobei ein Treibschaltkreis funktionsfähig an den Treibinput gekoppelt und konfiguriert ist, ein Kommunikations-Treibsignal durch den ersten Kondensator hindurch zu übertragen, und ein Bereitstellen eines Empfänger aufweist, der einen zweiten Kondensator aufweist, der zumindest erste und zweite Kommunikations-Abtastelektroden aufweist, die mittels einer Distanz drx getrennt sind und in zumindest einer zweiten elektrisch leitfähigen metallisierten Schicht angeordnet ist, wobei die erste und zweite Abtastelektrode eine erste Kapazität Crx dazwischen haben, wobei eine zweite elektrisch leitfähige Masseebene mittels einer zweiten elektrisch isolierenden Schicht vertikal von der ersten und zweiten Abtastelektrode beabstandet ist, wobei die zweite Abtastelektrode funktionsfähig mit einem Abtastoutput durch einen zweiten Knoten hindurch gekoppelt ist, wobei ein Empfangsschaltkreis funktionsfähig an den Abtastoutput gekoppelt und konfiguriert ist, das Kommunikations-Treibsignal zu empfangen, welches mittels des zweiten Kondensators empfangen wird, wobei die ersten und zweiten Kondensatoren des Transmitters bzw. des Empfängers miteinander elektrisch in Reihe geschaltet sind, um den Transfer des Kommunikationstreibsignals durch eine dazwischen angeordnete elektrische Verbindung zu erlauben, wobei der erste und der zweite Kondensator konfiguriert sind, eine galvanische Isolation zwischen dem Transmitter und dem Empfänger bereitzustellen, wobei eine Hochspannungs-Isolationsdistanz des Systems mittels einer Summe der Distanzen dtx und drx definiert wird und wobei eine Spannung, die sich zwischen dem ersten Knoten und dem zweiten Knoten entwickelt, zwischen dem ersten und dem zweiten Kondensator geteilt und verteilt wird.
  • Weitere Ausführungsformen sind hierin offenbart oder werden für Fachleute offenbar werden, nachdem sie die Spezifikation und die Zeichnungen hierin gelesen und verstanden haben.
  • Kurzbeschreibung der Zeichnungen
  • Verschiedene Aspekte und unterschiedliche Ausführungsformen der Erfindung werden durch die folgende Spezifikation, Zeichnungen und Ansprüche offenbar werden, in denen:
  • 1 vertikale und horizontale Kondensatorstrukturen zeigt;
  • 2 eine schematische Ausführungsform eines Hochspannungsisolation-Doppelkondensator-Kommunikationssystems mit coplanaren Treib- und Abtastelektroden zeigt, die in einer einzelnen Ebene angeordnet sind;
  • 3 ein Blockdiagramm einer Ausführungsform eines Hochspannungsisolation-Doppelkondensator-Kommunikationssystems;
  • 4 ein Blockdiagramm einer anderen Ausführungsform eines Hochspannungsisolation-Doppelkondensator-Kommunikationssystems;
  • 5 ein Blockdiagramm einer noch anderen Ausführungsform eines Hochspannungsisolation-Doppelkondensator-Kommunikationssystems;
  • 6 ein Blockdiagramm einer weiteren Ausführungsform eines Hochspannungsisolation-Doppelkondensator-Kommunikationssystems;
  • 7 eine Ausführungsform eines Funktionsblockdiagramms für Treiber- und Empfängerschaltkreise in einem Hochspannungsisolation-Doppelkondensator-Kommunikationssystem;
  • 8 eine Wellenform zeigt, die von den Schaltkreisen der 7 erzeugt wird, wenn ein Datenoutputsignal seinen Defaultwert bei einem Hoch-Zustand hat;
  • 9 eine Wellenform zeigt, die von den Schaltkreisen der 7 erzeugt wird, wenn ein Datenoutputsignal seinen Defaultwert bei einem Niedrig-Zustand hat.
  • Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Ähnliche Nummern beziehen sich durch die Zeichnungen hinweg auf ähnliche Teile oder Schritte, soweit nicht anderweitig bemerkt.
  • Detaillierte Beschreibung
  • In den verschiedenen Ausführungsformen der Erfindung wird ein Doppelkondensator-Kommunikationssystem geschaffen.
  • On-Chip Hochspannungsisolation mag in Kommunikationsvorrichtungen bereitgestellt werden mittels Verwendens von vertikal gestapelten Kondensatorstrukturen, die fähig sind hohe Signalkoppeleffizienten zu erlangen auf Kosten einer geringeren Hochspannungsdurchschlag- Performance. Andererseits haben coplanare horizontale Kondensatorstrukturen, die in solchen Vorrichtungen verwendet werden bestimmte Vorteile verglichen mit gestapelten vertikalen Kondenstorstrukturen, einschließlich des Bereitstellens eines besseren Kompromisses (trade-off) zwischen der Signalkoppeleffizienz und der Hochspannungsdurchschlag-Performance. Mittels Verwendens einer kombinierten hybriden Struktur mit einem ersten Kondenstor in einem Transmitter, der elektrisch in Reihe mit einem zweiten Kondensator in einem Empfänger geschaltet ist, kann die Signalkoppeleffizienz und Hochspannungsdurchschlag-Performance gleichzeitig optimiert werden. In einer Ausführungsform sind die ersten und zweiten Kondensatoren in separaten IC-Dies implementiert, wobei geeignete Schaltungen verwendet werden, die fähig ist, den erforderlichen Grad an galvanischer Isolation für solche hybriden Strukturen bereitzustellen. In einer besonders bevorzugten Ausführungsform weist der erste Kondensator vertikal gestapelte Treibelektroden auf und der zweite Kondensator weist coplanare Abtastelektroden auf, die in einer einzigen horizontalen Ebene angeordnet sind, über was weiter unter mehr gesagt wird.
  • Nun bezugnehmend auf 1 werden dort coplanare horizontale und gestapelte (stacked) vertikale Kondensatorstrukturen 10 bzw. 15 gezeigt. Coplanare horizontale Kondensatorstruktur 10 weist Elektroden A und C auf, die mittels einer Distanz d getrennt sind und mittels einer Kapazität C1 dazwischen charakterisiert ist, und wobei Elektrode C und Massenebene-Substrat D mittels einer Distanz d getrennt und mittels parasitärer Kapazität Cp1 charakterisiert ist. Vertikale Kondensatorstruktur 15 weist Elektroden A und B auf, die mittels einer Distanz d1 getrennt sind und mittels einer Kapazität C2 dazwischen charakterisiert ist, und wobei Elektrode B und Massenebene-Substrat D mittels einer Distanz d2 getrennt und mittels parasitärer Kapazität Cp2 charakterisiert ist. Wie in 1 gezeigt haben die Elektroden A, B und C Breiten, Höhen und Längen, die alle k sind, was die Ableitung der Gleichungen 1 bis 6, welche nachfolgend dargelegt sind, erleichtert. Elektroden A und C sind in einer oberen Metallschicht in der horizontalen Kondensatorstruktur 10 ausgebildet und Elektrode B ist in einer unteren Metallschicht in der vertikalen Kondensatorstruktur 15 ausgebildet. In der horizontalen und der vertikalen Kondensatorstruktur 10 bzw. 15, die in der 1 dargestellt sind, wird angenommen, dass die Kapazitäten von den Oberflächenbereichen hervorgerufen werden, welche nur mittels der Elektroden A, B, und C gebildet werden, und dass die Randkapazität (fringe capacitance) null ist.
  • In Übereinstimmung mit den obigen Annahmen mögen die Kapazitäten C1 und C2, die parasitären Kapazitäten Cp1 und Cp2, die Kopplungseffizienzen C1eff und C2eff wie folgt berechnet werden: C1 = εk2/d Gl. (1), Cp1 = εk2/d Gl. (2), C1eff = C1/(C1 + Cp1) = 1/2 Gl. (3), C2 = εk2/d1 Gl. (4), Cp2 = εk2/d2 Gl. (5), C2eff = C2/(C2 + Cp2) = d2/(d1 + d2) Gl. (6),wobei ε die Dielektrizitätskonstante des dielektrischen Materials ist, welches zwischen den Elektroden A, B und C und zwischen diesen Elektroden und Substrat D angeordnet ist. Beachte, dass in den Kondensatorstrukturen 10 und 15, welche in 1 dargestellt sind, Elektrode A eine Treibelektrode ist und dass Elektroden B und C Abtastelektroden sind.
  • Bezugnehmend auf obige Gleichung 6 wird gesehen werden, dass, wenn d1 = d2, dann C2eff = 1/2, was die gleiche Kopplungseffizienz ist wie die von C1eff bereitgestellte. Jedoch ist die Durchschlagsspannung zwischen der Elektrode A und der Elektrode B für Ceff2 geringer als die Durchschlagsspannung zwischen der Elektrode A und der Elektrode C für C1eff, da d1 kleiner als d ist.
  • Weiterhin bezugnehmend auf obige Gleichung 6 wird gesehen werden, dass, wenn d1 < d2, dann C2eff > 1/2, was eine noch größere Kopplungseffizienz ist als die von C1eff bereitgestellte. Jedoch ist die Durchschlagsspannung zwischen der Elektrode A und der Elektrode B für C2eff jetzt sogar geringer als die Durchschlagsspannung zwischen der Elektrode A und der Elektrode C für C1eff, da d1 sehr viel kleiner als d ist.
  • Immer noch bezugnehmend auf obige Gleichung 6 wird gesehen werden, dass, wenn d1 > d2, dann C2eff < 1/2, was eine kleinere Kopplungseffizienz ist als die von C1eff bereitgestellte. Während die Durchschlagsspannung zwischen der Elektrode A und der Elektrode B für C2eff besser als in den oben beschriebenen zwei Fällen ist, ist sie immer noch kleiner als die Durchschlagsspannung zwischen Elektrode A und Elektrode C für C1eff, da d1 kleiner als d ist.
  • Die obigen Berechnungen legen dar, dass in einem Kondensatordesign für Hochspannungsisolations-Halbleiter-Digital-Kommunikationsvorrichtungen verschiedene Kompromisse zwischen Kopplungseffizienz, parasitärer Kapazität, Durchschlagsspannung, Geometrie und anderen Faktoren gemacht werden müssen. In dem Zusammenhang hat sich herausgestellt, dass die horizontale Kondensatorstruktur 10, wie in 1 gezeigt, im Vergleich mit der vertikalen Kondensatorstruktur 15, wie in 1 gezeigt, die besten Gesamtperformancecharakteristika in einer Vorrichtung bereitstellt, in der Hochspannungsisolation, hohe Durchschlagsspannungen und gute Koppeleffizienzen benötigt werden. Ferner steigt, in der horizontalen Kondensatorstruktur 10 der 1, wenn die Dicke der Elektroden A und C in der Top-Metallschicht der horizontalen Kondensatorstruktur 10 erhöht wird, die Kopplungseffizienz, weil, wenn die Kapazität C1 steigt, in Antwort darauf dass die Dicken der Elektroden A und C vergrößert wird, die parasitäre Kapazität Cp1 konstant bleibt. Wie in 1 gezeigt sind die Elektroden A und C in derselben horizontalen Ebene angeordnet und daher ist die Durchschlagsspannung zwischen den Elektroden A und C oder zwischen Elektrode A und Masseebenen-Substrat D immer größer als die Durchschlagsspannung zwischen der Elektrode A und der Elektrode B. Daher wird in einer Ausführungsform der Hochspannungsisolations-Halbleiter-Kommunikationsvorrichtung der Erfindung, wo coplanare Abtast- und Treibelektroden in einer einzelnen horizontal orientierter Ebene angeordnet sind, die Kopplungseffizienz gesteigert, während eine hohe Durchschlagsspannung aufrechterhalten wird. Solche hohe Kopplungseffizienzen übersetzten sich direkt in eine verbesserte Schaltkreisperformance, kleinere Package- oder Chipfläche, geringeren Leistungsverbrauch und schnellere Datenübertragungsraten.
  • Nun Bezugnehmend auf 2 bis 6, werden dort verschiedene Ausführungsformen einer Hochspannungsisolation-Doppelkondensator-Kommunikationsvorrichtung 10 gezeigt, von denen alle die folgenden Komponenten und Merkmale gemein haben:
    Transmitter 20 wird bereitgestellt, der einen ersten Kondensator 22 aufweist, der zumindest erste und zweite Kommunikations-Treibelektroden 21 und 23 aufweist, die mittels einer Distanz dtx getrennt sind und in zumindest einer ersten elektrisch leitfähigen metallisierten Schicht 24 angeordnet sind. Die erste und zweite Treibelektroden 21 und 23 haben dazwischen eine erste Kapazität Ctx und eine erste elektrisch leitfähige Masseebene 29 ist mittels einer ersten elektrisch isolierenden Schicht 25 vertikal von der ersten und zweiten Treibelektrode beabstandet. Die erste Treibelektrode ist funktionsfähig (operably) mit einem Treibinput 26 durch einen ersten Knoten 27 hindurch gekoppelt, wobei ein Treibschaltkreis (DRV) 28 funktionsfähig an den Treibinput 26 gekoppelt und konfiguriert ist, ein Kommunikations-Treibsignal durch den ersten Kondensator 22 hindurch zu übertragen Ein Empfänger 40 weist einen zweiten Kondensator 42 auf, der zumindest erste und zweite Kommunikations-Abtastelektroden 41 und 43 aufweist, die mittels einer Distanz drx getrennt sind und in zumindest einer zweiten elektrisch leitfähigen metallisierten Schicht 44 angeordnet sind. Die erste und zweite Abtastelektrode 41 und 43 haben dazwischen eine erste Kapazität Crx und eine zweite elektrisch leitfähige Masseebene 49 ist mittels einer zweiten elektrisch isolierenden Schicht 45 vertikal von der ersten und zweiten Abtastelektrode 41 und 43 beabstandet. Die zweite Abtastelektrode ist funktionsfähig mit einem Abtastoutput 46 durch einen zweiten Knoten 47 hindurch gekoppelt. Ein Empfangsschaltkreis (REC) 48 ist funktionsfähig an den Abtastoutput 46 gekoppelt und konfiguriert, das Kommunikations-Treibsignal zu empfangen, welches mittels des zweiten Kondensators 42 empfangen wird.
  • Die ersten und zweiten Kondensatoren 22 und 42 des Transmitters 20 bzw. des Empfängers 40 sind miteinander elektrisch in Reihe geschaltet, um den Transfer des Kommunikationstreibsignals durch eine dazwischen angeordnete elektrische Verbindung 30 zu erlauben. Der erste und der zweite Kondensator 22 und 42 sind konfiguriert, eine galvanische Isolation zwischen dem Transmitter 20 und dem Empfänger 40 bereitzustellen und eine Hochspannungs-Durchschlagsspannungs-Distanz des Systems ist mittels einer Summe der Distanzen dtx und drx definiert. Eine Spannung, die sich zwischen dem ersten Knoten 27 und dem zweiten Knoten 47 entwickelt, wird zwischen dem ersten und dem zweiten Kondensator 22 und 42 geteilt und verteilt.
  • Die obige Diskussion und Analyse hinsichtlich der Kondensatorstrukturen, die in 1 gezeigt sind, enthüllen, dass Hochspannungs-Durchschlagsperformance in einen Hochspannungs-Kapazitiven-Isolator zum Teil durch die Distanz d bestimmt werden, welche ein fester Parameter für einen vorgegebenen Herstellungsprozess ist. Um die physischen Beschränkungen zu überwinden und um den Hochspannungs-Durchschlaglevel eines Isolationskondensators weiter zu erhöhen, offerieren die verschiedenen Ausführungsformen, die hierin präsentiert werden einzigartige Anordnungen von Doppelkapazitäten, um On-Chip Hochspannungsisolation mittels Verwendens von Reihenschaltungen eines ersten Kondensators in einem Transmitter und eines zweiten Kondensators in einem Empfänger zu implementieren.
  • 2 zeigt eine solche Ausführungsform, wo ein erster und zweiter Kondensator 22 und 42 elektrisch in Reihe geschaltet sind, zwischen einem Transmitter 20 bzw. einem Empfänger 40 angeordnet sind und Treibelektroden 21 und 23 und Abtastelektroden 41 und 43 aufweist, welche in jeweiligen horizontalen Ebenen 24 und 44 angeordnet sind. Wie in 2 gezeigt wird der erste Kondensator 22 (oder Ctx) im Transmitter 20 (oder Tx) bereitgestellt und der zweite Kondensator 42 (oder Crx) wird im Empfänger 40 (oder Rx) bereitgestellt. Die Gesamtkapazität des Systems 10 wird zwischen dem ersten Kondensator 22 und dem zweiten Kondensator 42 geteilt (shared), von denen jeder, wie gezeigt, zumindest zwei Elektroden, Treibelektroden 21 und 23 im ersten Kondensator 22 und Abtastelektroden 41 und 43 im zweiten Kondensator 42 aufweist. (Beachte, dass auch andere Anzahlen von Treib- und Abtastelektroden angewendet werden mögen, abhängig von der betrachteten spezifischen Anwendung.) Die parasitären Kapazitäten zwischen diesen Elektroden oder Metallschichten und Masseebenen 29 und 49 werden mittels Ctp1, Ctp2, Crp1 und Crp2 repräsentiert. Die in 2 gezeigte Distanz d ist die Distanz vom Boden von jedem des ersten und zweiten Kondensators 22 und 42 zu der Masseebene des Substrats. Die Distanz dtx repräsentiert die Distanz zwischen Treibelektrode 21 und 23 im Transmitter 20, während die Distanz Drx die Distanz zwischen den Abtastelektroden 41 und 43 im Empfänger repräsentiert. Die Top-Platten des ersten und zweiten Kondensators 22 und 42 sind mittels elektrischer Verbindung 30 verbunden, welche in einer Ausführungsform ein Bonddraht ist.
  • In einer Ausführungsform sind der Transmitter 20 und der Empfänger 40 in integrierte Schaltkreise (ICs) inkorporiert und sind dann eingekapselt oder umformt mit einem geeigneten Packagematerial (packaging material). Transmitter 20 und Empfänger 40 haben verschiedene damit assoziierte Massepotentiale und daher bilden die ersten und zweiten Kondensatoren 22 und 42 einen galvanischen Isolator zwischen den Schaltungen 20 und 40. Eine kombinierte Hochspannungs-Isolationsdistanz im System 10 wird mittels der Summe von dtx und drx definiert. Als ein Ergebnis ist die Hochspannungs-Isolationsdistanz der Ausführungsformen des Systems 10, wie sie in den 2 bis 6 beschrieben werden, nicht auf eine einzelne Kondensator-Distanz von d beschränkt. Ferner wird eine Hochspannung, welche zwischen Transmitterknoten A1 (oder ersten Knoten 27) und Empfängerknoten B1 (oder zweiten Knoten 47) angelegt wird, über sowohl den ersten Kondensator 22 als auch den zweiten Kondensator 42 verteilt und entwickelt. Weil der Stress der Durchschlagsspannung zwischen zwei Kondensatoren und zwei Vorrichtungen geteilt wird, sind die in den 2 bis 6 gezeigten Systeme fähig höhere Durchschlagsspannungslevels bereitzustellen als anderenfalls vergleichbare Einzelkondensator-Systeme.
  • Weiterhin bezugnehmend auf 2 mögen die Signalkopplungseffizienzen zwischen dem Transmitterknoten bei A1 (oder ersten Knoten 27) und dem Empfängerknoten bei B1 (oder zweiten Knoten 47) wie folgt berechnet werden. Die Äquivalenzkapazität zwischen Knoten B1' und Masse ist gegeben durch: CB1' = Ctp2 + Crp1 + (Crx·Crp2)/(Crx + Crp2) Gl. (7).
  • Die Kopplungseffizienz zwischen Knoten B1' und Knoten A1 wird definiert durch: Ceff – B1'/A1 = Ctx/(Ctx + CB1') Gl. (8).
  • Die Kopplungseffizienz zwischen Knoten B1 und Knoten B1' wird definiert durch: Ceff – B1/B1' = Crx/(Crx + Crp2) Gl. (9).
  • Kombinieren der Gleichungen (7) bis (9) ergibt sich die Kopplungseffizienz zwischen den Knoten A1 und B1 zu: Ceff – B1/A1 = Ceff – B1'/A1·Ceff – B1/B1' = Ctx·Crx/[(Ctx + Ctp2 + Crp1)·(Crx + Crp2) + Crx·Crp2] Gl. (10).
  • Beachte, dass die Elektroden des ersten Kondensators 22 vom Transmitter 20 und zweites Kondensators 42 vom Empfänger 40 vertikal oder einer auf dem anderen gestapelt angeordnet sein mögen, oder horizontal angeordnet und coplanar im Bezug aufeinander angeordnet sein mögen. Folglich mögen vier verschiedene Konfigurationen von Treib- und Abtastelektroden im Doppelkondensator-System 10 bereitgestellt werden:
    • (a) Transmitter 20 hat vertikal gestapelte (verticall-stacked) Treibelektroden 21 und 23 und Empfänger 40 hat vertikal gestapelte Abtastelektroden 41 und 43 (siehe 3);
    • (b) Transmitter 20 hat vertikal gestapelte Treibelektroden 21 und 23 und Empfänger 40 hat horizontal orientierte coplanare Abtastelektroden 41 und 43 (siehe 43);
    • (c) Transmitter 20 hat horizontal orientierte coplanare Treibelektroden 21 und 23 und Empfänger 40 hat vertikal gestapelte Abtastelektroden 41 und 43 (siehe 5); und
    • (d) Transmitter 20 hat horizontal orientierte coplanare Treibelektroden 21 und 23 und Empfänger 40 hat horizontal orientierte coplanare Abtastelektroden 41 und 43 (siehe 6)
  • Nun bezugnehmend auf 3 wird dort eine Ausführungsform gezeigt, welche Transmitter 20, der vertikal gestapelte Treibelektroden 21 und 23 hat, und einen Empfänger 40 aufweist, der vertikal gestapelte Abtastelektroden 41 und 43 hat. Um die Signalkopplung und die Durchschlagsspannungscharakteristik des in 3 gezeigten Systems 10 abzuschätzen, werden die folgenden Berechnungen durchgeführt. Einsetzen von Ctp2 = 0 und Crp1 = 0 in Gl. (10) ergibt: Ceff – B1/A1 = Ctx·Crx/[Ctx·(Crx + Crp2) + Crx·Crp2] Gl. (11).
  • Mittels der obigen Analyse eines Einzelkondensator-Systems wurde bestimmt, dass in einer vertikal gestapelten Kondensatorstruktur der optimale Kompromiss zwischen einem Hochspannungs-Durchschlaglevel und einer Kopplungseffizienz auftritt, wenn die Interelektrodendistanz gleich d/2 ist. In einer coplanaren horizontalen Kondensatorstruktur jedoch, tritt der optimale Kompromiss zwischen einem Hochspannungs-Durchschlaglevel und einer Kopplungseffizienz auf, wenn die Interelektrodendistanz gleich d ist. Daher ist die optimale Hochspannungs-Isolationsdistanz in einem Doppelkondensator-System 10 von 3 gegeben durch: Diso = dtx + drx = d/2 + d/2 = d Gl. (12).
  • Um die Analyse zu vereinfachen, wird angenommen, dass die Abtast- und Treibelektroden Metallwürfel mit Dimensionen k sind. Wenn Randkapazitäten ignoriert werden, dann sind alle Kapazitäten Ctx, Ctp1, Crx und Crp2 untereinander gleich. Als ein Ergebnis mag sich die Gl. (11) für die Ausführungsform vom in 3 gezeigten System 10 vereinfachen zu: Ceff – B1/A1 = 1/3 Gl. (13).
  • Nun bezugnehmend auf die 4 wird dort eine Ausführungsform gezeigt, welche einen Transmitter 20, der vertikal gestapelte Treibelektroden 21 und 23 hat, und einen Empfänger 40 aufweist, der horizontal orientierte coplanare Abtastelektroden 41 und 43 hat. Um die Signalkopplung und die Durchschlagsspannungscharakteristik des in 5 gezeigten Systems 10 abzuschätzen, werden die folgenden Berechnungen durchgeführt. Einsetzen von Ctp2 = 0 in Gl. (10) ergibt: Ceff – B1/A1 = Ctx·Crx/[(Ctx + Crp1)·(Crx + Crp2) + Crx·Crp2] Gl. (14).
  • Unter Verwendung der gleichen Art von Analyse, die oben im Zusammenhang mit 3 angewendet wurde, wird die optimale Hochspannungs-Isolationsdistanz in einem Doppelkondensator-System 10 von 4 gegeben durch: Diso = d/2 + d = 1,5·d Gl. (15).
  • In dem Fall, der mittels 4 repräsentiert wird, ergibt Ctx = Ctp1 und Crx = Crp1 = Crp2 = 1/2 Ctx und Vereinfachung: Ceff – B1/A1 = 2/7 Gl. (16).
  • Nun bezugnehmend auf die 5 wird dort eine Ausführungsform gezeigt, welche einen Transmitter 20, der horizontal orientierte coplanare Treibelektroden 21 und 23 hat, und einen Empfänger 40 aufweist, der vertikal gestapelte Abtastelektroden 41 und 43 hat. Um die Signalkopplung und die Durchschlagsspannungscharakteristik des in 5 gezeigten Systems 10 abzuschätzen, werden die folgenden Berechnungen durchgeführt. Einsetzen von Crp1 = 0 in Gl. (10) ergibt: Ceff – B1/A1 = Ctx·Crx/[(Ctx + Ctp2)·(Crx + Crp2) + Crx·Crp2] Gl. (17).
  • Die optimale Hochspannungs-Isolationsdistanz ist gegeben durch: Diso = d + d/2 = 1,5·d Gl. (18).
  • In dem Fall, der mittels 5 repräsentiert wird, ergibt Ctx = Ctp1 = Ctp2 und Crx = Crp2 = 2·Ctx und Vereinfachung: Ceff – B1/A1 = 1/6 Gl. (19).
  • Nun bezugnehmend auf die 6 wird dort eine Ausführungsform gezeigt, welche einen Transmitter 20, der horizontal orientierte coplanare Treibelektroden 21 und 23 hat, und einen Empfänger 40 aufweist, der horizontal orientierte coplanare Abtastelektroden 41 und 43 hat. Um die Signalkopplung und die Durchschlagsspannungscharakteristik des in 6 gezeigten Systems 10 abzuschätzen, werden die folgenden Berechnungen durchgeführt. Die Kopplungseffizienz wird gegeben durch Gl. (10), welche hier zur Klarheit wiederholt wird: Ceff – B1/A1 = Ctx·Crx/[(Ctx + Ctp2 + Crp1)·(Crx + Crp2) + Crx·Crp2] Gl. (20).
  • Die optimale Hochspannungs-Isolationsdistanz ist gegeben durch: Diso = d + d = 2·d Gl.(21).
  • In dem Fall, der mittels 6 repräsentiert wird, ergibt Ctx = Ctp1 = Ctp2 = Crx = Crp1 = Crp2 = 2·Ctx und Vereinfachung: Ceff – B1/A1 = 1/7 Gl. (22).
  • Es wird nun ersichtlich, dass unter den Systemen wie sie in den 4 und 5 dargestellt sind, für die gleiche Isolationsdistanz System 10 der 4 eine höhere Kopplungseffizienz hat als das System 10 der 5. Von Systemen 10, welche in 3 und 4 präsentiert werden, hat System 10 in 4 50% mehr Isolationsdistanz als das System 10 in 3, während System von 4 auch eine Kopplungseffizienz hat, die nur 14% kleiner ist als System 10 von 3. Von Systemen 10, welche in 4 und 6 präsentiert werden, ist die Kopplungseffizienz vom System der 4 zweifach der des Systems 10 von 6, obwohl System 10 in 4 eine Isolationsdistanz hat, die 25% geringer als die des Systems 10 von 6 ist. Zusammenfassend zeigt ein Vergleich zwischen den vier verschiedenen Doppelkondensatoren-Systemen 10 der 3 bis 6, dass die in 4 gezeigte Konfiguration einen exzellenten Kompromiss zwischen Isolationsdistanz und Kopplungseffizienz präsentiert und daher eine besonders bevorzugte Ausführungsform für galvanischen Isolations- und Hochgeschwindigkeits-Signalübertragungs-Anwendungen repräsentieren.
  • Das Bereitstellen von vertikal gestapelten Elektroden 21 und 23 im Transmitter 20, welche mit coplanaren horizontalen Elektroden 41 und 43 im Empfänger 40 gekoppelt sind, bietet einige Schlüsselvorteile über das konventionelle Verfahren nur gestapelte vertikale oder coplanare horizontale Elektroden in einem Hochspannungsisolations- und Signalübertragungsmedium zu verwenden. Zum Beispiel ist die Hochspannungs-Durchschlagsperformance einer Doppelkondensatorstruktur höher als die eines Kondensators, welcher nur vertikal gestapelte Elektroden oder nur horizontal orientierte Elektroden aufweist. Eine Hybridstruktur, welche vertikal gestapelte Elektroden 21 und 23 in einem ersten Kondensator 22 im Transmitter 20 hat, welche elektrisch in Reihe mit horizontal orientierten coplanaren Elektroden 41 und 43 in einem zweiten Kondensator 42 im Empfänger 40 verbunden sind, stellt sicher, dass die Hochspannungs-Durchschlagsperformace und Signalkoppeleffizienz optimiert werden.
  • Die Top-Platte der vertikal gestapelten Treibelektroden 21 und 23 mögen auch als ein Bondpad doppeln, so dass Draht oder Verbindung 30 zwischen Elektrode 23 vom Transmitter 20 und Elektrode 42 vom Empfänger 40 gebondet werden kann. Daher braucht kein zusätzlicher Bereich oder Platz verbraucht werden, um vertikal gestapelte und horizontal orientierte coplanare Doppelkondensatoren zu implementieren.
  • Im Transmitter 20, mag die Topmetallschicht von Elektrode 23 als Top-Platte verwendet werden. Zum Beispiel mag in einem Fünfmetallschichtprozess die fünfte Schicht als Top-Platte verwendet werden. Die Grundplatte (bottom plate) kann dann irgendeine der Metallschichten sein, die unterhalb der Topmetallschicht angeordnet ist. Zum Beispiel kann in einem Fünfmetallschichtprozess irgendeine der Metallschichten 1, 2, 3 und 4 als Grundplatte verwendet werden. Die Trennung zwischen der Top- und Bodenplatte bestimmt dann die vertikale Isolationsdistanz. Die parasitäre Kapazität von der Grundplatte zu der Masseebene verschlechtert nicht die Signalübertragung, weil die Grundplatte von dem Treiberschaltkreis des Transmitters getrieben wird, was ein Niedrig-Impedanz-Knoten ist. Die jeweiligen Oberflächenbereiche der Metallplatten bestimmen daher die vertikale Kapazität oder dir Kopplungseffizienz. Dies sichert, dass zwei Schlüsseldesignparameter, nämlich Hochspannungs-Durchschlagperformance und Kopplungseffizienz, voneinander entkoppelt sind im Bezug auf Designbeschränkungen und anderen Erwägungen.
  • Im Empfänger 40 mag der coplanare zweite Kondensator 42 mittels Verwendens nur einer Topmetallschicht konstruiert werden, da parasitäre Kapazität zwischen der Topmetallschicht und der Grundplatte am signifikantesten ist. Weil die Distanz zwischen der Topmetallschicht und der Grundplatte ferner als die Distanz zwischen der Grundmetallschicht und der Masseebene ist, wird der parasitäre Kondensator des coplanaren zweiten Kondensators 42 effektiv minimiert. Minimale parasitäre Kapazität auf der Empfängerseite des Systems 10 zu haben, ist wichtig, weil der Inputknoten 47 des Empfängers 20 ein Hoch-Impedanz-Knoten ist, der sensitiv für Rauschen und parasitäres Laden ist.
  • In einer Ausführungsform übertrifft eine erste Durchschlagsspannung zwischen Treibelektroden 21 und 23 und Abtastelektroden 41 und 43 etwa 2.000 Volt RMS, wenn sie über eine Zeit von etwa einer Minute angelegt werden, übertrifft etwa 2.500 Volt RMS, wenn sie über einer Zeit von etwa eine Minute angelegt werden, übertrifft etwa 3.000 Volt RMS, wenn sie über eine Zeit von etwa einer Minute angelegt werden, übertrifft etwa 4.000 Volt RMS, wenn sie über eine Zeit von etwa einer Minute angelegt werden, übertrifft etwa 5.000 Volt RMS, wenn sie über eine Zeit von etwa einer Minute angelegt werden, übertrifft etwa 6.000 Volt RMS, wenn sie über eine Zeit von etwa einer Minute angelegt werden.
  • Die erste Durchschlagsspannung mag auch größer als oder gleich einer zweiten Durchschlagsspannung zwischen Treibelektroden 21 und 23 und Masseebene 29 oder zwischen Abtastelektroden 41 und 43 und Masseebene 49 sein. Gemäß UL (UNDERWRITERS LABORATORIESTM) Standard 1577 ist der Primärtest einer/s Isolationsperformance oder -leistungsvermögens einer Vorrichtung die Fähigkeit der Vorrichtung das Anlegen einer Hochspannung ohne Zusammenbruch zu widerstehen. In dem Test, der in UL 1577 spezifiziert ist, wird ein Test durchgeführt, wo für eine Minute eine Spannung (AC RMS oder DC) zwischen den Input- und Outputterminal einer Vorrichtung angelegt wird. Spannungseinstufungen zwischen etwa 2.500 VRMS und etwa 5.000 VRMS sind unter solchen Testbedingungen sehr wünschenswert.
  • Treib- und Abtastelektroden 21, 23, 41 und 43 sind vorzugsweise aus einem elektrisch leitfähigen Metall, einer Metalllegierung oder einer Metallmischung gebildet. Die Metalle, Metalllegierungen oder Metallmischungen, die verwendet werden, um Treib- und Abtastelektroden 21, 23, 41 und 43 zu bilden, mögen die gleichen oder mögen unterschiedlich zueinander sein und mögen irgendeines oder mehrere von Gold, Silber, Wolfram, Zinn, Aluminium oder Aluminium-Kupfer. In einer bevorzugten Ausführungsform sind Treibelektroden 21 und 23 und Abtastelektroden 41 und 43 mittels Verwendens von CMOS Metalldepositionstechniken gebildet, welche für Fachleute wohlbekannt sind, und Interelektrodenabstände dtx und drx werden mittels steuerbaren Wegätzens von Metall zwischen aneinandergrenzender Elektroden bereitgestellt, unter Verwendung von z. B. Ätztechniken mit Plasma hoher Dichte, und nachfolgenden Füllens des Raumes, der mittels dem Interelektrodenabstand dtx und drx definiert wird, mit einem oder mehreren von Halbleiter-Dielektrik-Material (semiconductor dielectric material), Siliziumoxid, Siliziumnitrid und/oder dickem Oxid. Sorgfalt muss angewandt werden, dass keine Lücken in dem Halbleiter-Dielektrik-Material gebildet werden und dass die Metallschichten während des Ätzprozesses anisotrop ausgeätzt werden. Gutbekannte High-Density-Plasma-(”HDP”), Tetraethylorthosilikat-(”TEOS”) und plasmagestütztes Siliziumnitrid-(Plasma Enhanced Silicon Nitride ”PESN”)Passivierungstechniken mögen ebenfalls vorteilhafterweise angewendet werden, wenn System 10 hergestellt wird.
  • Elektrisch isolierende Schichten 25 und 45 mögen unter Verwendung von konventionellen CMOS Techniken und Materialien wie zum Beispiel einem oder mehreren von Halbleiter-Dielektrik-Material, Siliziumoxid, Siliziumnitrid und/oder dickem Oxid gebildet werden. Darunter liegende Masseebenen 29 und 49 werden bevorzugt ebenfalls mittels Verwendens gut bekannter CMOS Techniken gebildet, sind elektrisch leitfähig und in einer Ausführungsform aus einem Halbleiter-Dielektrik-Material, wie beispielsweise Silizium, gebildet.
  • Beachte, dass die verschiedenen Ausführungsformen nicht auf CMOS Techniken beschränkt sind. Stattdessen werden auch andere Techniken genannt, wie beispielsweise Bipolar-CMOS Prozesse, kombinierte Bipolar-CMOS-DMOS (BCD) Prozesse und in der Tat jede andere geeignete Halbleiterherstelltechnik, die verwendet werden mag, um Elektroden 21, 23, 41 und 43, isolierende Schichten 25 und 45 und Masseebenen 29 und 49 zu bilden. Beachte auch, dass Vorrichtungen 20 und 40 und System 10 zumindest teilweise in Polyimid, Plastik oder irgendein anderes geeignetes Package- oder Formmassen-Material (molding material) eingekapselt werden mag.
  • 7 zeigt eine Ausführungsform eines Funktionsblockdiagramms für Transmitter- und Empfängerschaltkreise 80 und 90, welche mit Transmitter 20 und Empfänger 40 im Hochspannungsisolation-Doppelkondensator-Kommunikationssystem 10 assoziiert sind. In 7 werden Input-Kommunikationssignale an den Input Din 79 eines Treibschaltkreises 80 bereitgestellt, wo sie mittels Input-Filterschaltkreis 82 gefiltert werden, gemäß einem Output, der mittels einer Treiber-Überwachung (driver watchdog) 84 bereitgestellt wird, summiert wird und durch die ersten Kondensatoren 22 hindurch über die Grenze (boundary) 88 durch die Drahtbonds 30 hindurch zu den zweiten Kondensatoren 42 übertragen werden. Der Output, der von dem CMR Schaltkreis 92 bereitgestellt ist, wird zum Verstärkungsfaktor-Verstärkungsschaltkreis 93, der Outputs zu dem Komparator/RS-Flip-Flops 94 und 95 bereitstellt, geroutet, dessen Outputs wiederum zu Verzögerungsfilter-Schaltkreis 96 geroutet werden. Ein Endoutput wird vom Empfängerschaltkreis 90 mittels des Ausgabepuffers 99 an Rout 101 bereitgestellt.
  • In der in 7 gezeigten Ausführungsform funktionieren der Treiberschaltkreis 80 und der Empfängerschaltkreis 90 in einer vollständig differentiellen Konfiguration, die den Vorteil des Zurückweisens von ungewünschten Gleichtaktsignalen (common mode signals) hat, wie beispielsweise Rauschen, welches in dem Signalpfad präsent sein mag. Die in 7 gezeigte Ausführungsform erzielt hohe Gleichtakt-Zurückweisungsperformance. Eingabesignale, die vom Treibschaltkreis 80 stammen, werden über die Isolationsgrenze 88 (welche aus einer funktionalen Perspektive elektrisch isolierendes Material einschließt, welches zwischen angrenzenden Treib- und Abtastelektroden angeordnet ist, was nicht explizit in 7 gezeigt ist) als Signalübergänge übertragen, die in einer bevorzugten Ausführungsform vollständig differentiell durch den ersten Kondensator 22 übertragen werden und mittels des Empfängerschaltkreises 90 dekodiert werden. Vollständig differentielle Signale, welche mittels der Abtastelektroden im zweiten Kondensator 42 empfangen werden, werden durch den Gleichtakt-Zurückweisungsschaltkreis (common mode rejection CMR Schaltkreis) 92 hindurch durch CMR-Widerstände 98a und 98b geroutet. In der in 7 gezeigten Ausführungsform regelt der CMR-Schaltkreis 92 das Gleichtaktlevel der vollständig differentiellen Eingabesignale von Kondensatoren 22 und 42. Beachte jedoch, dass die Erfindung in ihrem Umfang Ausführungsformen einschließt, die keine CMT-Schaltkreise 92 haben oder keine daran angelegten vollständig differenzielle Inputsignale haben.
  • Beachte dass einige Ausführungsformen keinen separaten Datenauffrischungs-Kondensatorschaltkreis verlangen. Empfängerschaltkreis 90, der in 7 gezeigt ist, mag ebenfalls dazu konfiguriert sein, um Signale, welche vom Treiberschaltkreis 80 empfangen wurden, korrekt zu dekodieren und ehrlich und sehr akkurat reproduzierte Versionen von Inputsignalen bereitstellt, welche dem Input 79 am Output 101 bereitgestellt werden.
  • 8 zeigt Wellenformen, welche mittels der Schaltkreise 80 und 90 der 7 erzeugt werden, wenn ein Datenoutputsignal seinen Defaultwert bei einem Hoch-Zustand (high state) hat, während 9 Wellenformen zeigt, welche mittels der Schaltkreise 80 und 90 der 7 erzeugt werden, wenn ein Datenoutputsignal seinen Defaultwert bei einem Niedrig-Zustand hat. Nun bezugnehmend auf 7 bis 9 werden Output Komparator/RS Flip-Flops 94 und 95 gemäß Outputs, welche mittel Schaltkreis 93 bereitgestellt werden, gesetzt und zurückgesetzt. Treiberschaltkreis 86 ist funktionsfähig mit Treiber-Überwachungsschaltkreis 84 verbunden, der konfiguriert ist, Pulse zu Empfängerschaltkreis 90 zu übermitteln, um Signale aufrechtzuerhalten, welche über Grenze 88 übertragen werden, was den DC-Zustand des Empfängerschaltkreises 90 im Bezug auf die Signale, welche von ihm empfangen werden, korrekt aufrechterhält. In der in 7 gezeigten Ausführungsform wird ein ”aufrechterhalten” (keep alive) Puls vom Treiber-Überwachungsschaltkreis 84 des Treiberschaltkreises 80 zu dem Empfängerschaltkreis 90 übertragen, wenn ein DC-Zustand im Empfängerschaltkreis 90 für länger als 2 μs aufrechterhalten werden soll. Wie in den 8 und 9 gezeigt, fällt das Outputsignal, welches mittels des Empfängerschaltkreises 90 an Rout 101 bereitgestellt wird, nach 5 μs auf einen Hoch- oder Niedrig-Zustand-Defaultwert, wenn der Treiberschaltkreis 80 nicht länger angetrieben wird und in Konsequenz die ”aufrechterhalten” Pulse nicht länger von dem Empfängerschaltkreis 90 des Treiberschaltkreises 80 empfangen werden.
  • Weiterhin bezugnehmend auf 7 bis 9 wird es einsichtig sein, dass die Übertragungsfunktion von Treiberschaltkreis 80 mittels Inputfilter-Schaltkreis 82, Addierblock-Schaltkreis 83, Treiber-Überwachungsschaltkreis 84 und Einzel-zu-Differentiell-Treiberschaltkreis 86 erreicht wird. Inputfilter-Schaltkreis 82 wird verwendet, um sicherzustellen, dass ein Puls, welcher eine Minimalweite von 3 Nanosekunden hat, so weit gefiltert wird, dass die Zustandmaschine (state machine) vom Empfängerschaltkreis 90 nicht durcheinander gebracht wird. Die Eintakt zu Differentiell Wandlung (single ended to differential conversion) die mittels des Treiberschaltkreises 86 bewirkt wird, wird bevorzugt mit minimaler Asymmetrie (skew) implementiert. Zusätzlich zum Senden von ”aufrechterhalten” Pulsen zu dem Empfängerschaltkreis 90, mag Treiber-Überwachungsschaltkreis 84 auch verwendet werden, um einkommende Datensignale zu monitoren.
  • Daten, die vom Treiberschaltkreis 80 über die Grenze 88 übertragen werden, werden differenziert, wenn sie vom Verstärkungsfaktor-Verstärker 93 empfangen werden. Das Differenzieren tritt wegen der Übertragungs- und Empfangscharakteristiken sowohl der Treib- und Abtastelektroden 21, 23, 41 und 43 (nicht gezeigt in 7) in den Kondensatoren 22 und 42 als auch der Empfänger-Gleichtakt-Widerstände 98a und 98b auf. Die Amplituden der Signale, die anfänglich mittels Empfängerschaltkreis 90 empfangen werden, werden mittels der Quotienten des ersten und zweiten Kondensators 22 und 42 zu den damit zugehörigen parasitären Kapazitäten gesetzt. Der Input-Gleichtakt (common mode) des Empfängerschaltkreises wird mittels des CMR Schaltkreises 92 etabliert. Im normalen Betrieb, treibt CMR Schaltkreis 92 einen Nullstrom in die Gleichtakt Widerstände 98a und 98b. Während eines CMR Ereignisses werden große Gleichtakt-Ströme in die Outputterminals vom Verstärker 91 ”gezogen” oder ”gedrückt”. Große dV/dt Ströme werden mittels Doppelkondensatoren 22 und 42 in Verbindung mit ändernden Massepotentialdifferenzen, welche zwischen Treiberschaltkreis 80 und Empfängerschaltkreis 90 auftreten, welche in einer bevorzugten Ausführungsform jeder separate integrierte Schaltkreise (ICs) aufweisen. Um eine korrekte Gleichtaktspannung an den Inputterminals des Verstärkers 91 aufrechtzuerhalten, muss Verstärker 91 an die CMR Widerständen 98a und 98b einen Kompensationsstrom anlegen.
  • Beachte, dass ohne CMR Schaltkreis 92 einige CMR Ereignisse die Spannung an den Abtastelektroden des Empfängerschaltkreises 90 auf Masse oder VDD treiben (drive). In einem solchen Szenario könnten die Abtastelektroden mittels Dioden geklemmt (clamped) werden, welche beispielsweise an die Rückseiten der Koppelkondensatoren 42 verbunden sind. Die geklemmten Eingänge würden dazu führen, dass alle Daten verloren gehen.
  • In einer Ausführungsform ist der CMR Schaltkreis 92 designed, um CMR Ereignisse zu kompensieren, die mittels Werten von weniger oder gleich 25 kV/μs charakterisiert sind, was bewerkstelligt werden mag, indem Strom in die oder weg von den Empfängereingängen gezwungen wird. Als ein Ergebnis mag der Empfängerschaltkreis 90 konfiguriert sein, Daten in Anwesenheit von CMR Ereignissen, welche 25 kV/μs nicht übersteigen, wiederherzustellen. CMR Ereignisse, die eine solche Schwelle übersteigen, mögen zu einem Datenverlust oder Fehlern führen. In einigen Ausführungsformen mögen Datenkommunikationsraten, welche mittels Systems 10, wo Digitaldaten mittels kapazitiver Mittel zwischen Treiberschaltkreis 80 und Empfängerschaltkreis 90 übertragen werden, erlangt werden, bis zu oder sogar mehr als etwa 300 Megabits pro Sekunde reichen.
  • Gemäß einer Ausführungsform wird ein Hochspannungsisolation-Doppelkondensator-Kommunikationssystem bereitgestellt, das Kommunikationstreib- und Abtastelektroden und korrespondierende erste und zweite Kondensatoren aufweist, die in zwei separaten Vorrichtungen gebildet sind. Die zwei Vorrichtungen sind elektrisch in Reihe geschaltet, um ein einziges galvanisch isoliertes Kommunikationssystem bereitzustellen, das eine hohe Durchschlagsspannungsperformance in Kombination mit einer guten Signalkopplung besitzt. Das System bewirkt Kommunikationen zwischen Treib- und Empfangsschaltkreisen durch die ersten und zweiten Kondensatoren und ist in einer bevorzugten Ausführungsform fähig, Digitalkommunikationen mit relativ hoher Geschwindigkeit oder Übertragungsrate zu bewirken. Das System mag in einem kleinen Package gebildet sein, wobei beispielsweise CMOS oder andere Halbleiterherstell- und packungsprozesse verwendet werden.
  • Für Fachleute wird offensichtlich, dass die verschiedenen Ausführungsformen der Erfindung, die hierin beschrieben sind, mehrere Vorteile bereitstellen, einschließlich, aber nicht darauf beschränkt, dem Bereitstellen einer verbesserten Schaltkreisperformance, kleinerer Packages oder Chips, geringerem Leistungsverbrauch und schnellerer Datenübertragungsraten.
  • Beachte dass die Terme ”vertikal” und ”horizontal”, die hierin verwendet werden, dazu gedacht sind sich auf relative Orientierungen von Kondensatorebenen zu beziehen, wie sie sich auf Grund- oder Deck-Masseebenen 29 oder 49 beziehen. Daher mag eine Vorrichtung die gemäß der Lehren der Erfindung hergestellt wurde, tatsächlich coplanare Digitaldaten-Kommunikationselektroden haben, die in einer einzelnen Ebene angeordnet sind und die einzelne Ebene ist vertikal orientiert aber ist parallel oder im Wesentlichen parallel zu dem Masseebenen-Substrat, so dass eine Vorrichtung nichtsdestotrotz in den Umfang der Erfindung fallen würde.
  • Beachte, dass ferner in dem Umfang der vorliegenden Erfindung Verfahren zum Herstellen und bereits hergestellt haben der verschiedenen hierin beschriebenen Komponenten, Vorrichtungen und Systeme fallen.
  • Die oben beschriebenen Ausführungsformen sollten eher als Beispiele der vorliegenden Erfindung und nicht als beschränkend für den Umfang der Erfindung angesehen werden. Zusätzlich zu den obigen Ausführungsformen der Erfindung wird eine Durchsicht der detaillierten Beschreibung und der begleitenden Zeichnungen zeigen, dass es andere Ausführungsformen der Erfindung gibt. Demgemäß werden viele Kombinationen, Permutationen, Variationen und Modifikationen der vorangehenden Ausführungsformen der Erfindung, die nicht explizit dargelegt sind, nichtsdestotrotz in den Umfang der Erfindung fallen.

Claims (18)

  1. Hochspannungsisolation-Doppelkondensator-Kommunikationssystem, welches aufweist: einen Transmitter, der einen ersten Kondensator aufweist, der zumindest erste und zweite Kommunikations-Treibelektroden aufweist, die mittels einer Distanz dtx getrennt sind und in zumindest einer ersten elektrisch leitfähigen metallisierten Schicht angeordnet sind, wobei die erste und zweite Treibelektrode eine erste Kapazität Ctx dazwischen haben, wobei eine erste elektrisch leitfähige Masseebene mittels einer ersten elektrisch isolierenden Schicht vertikal von der ersten und zweiten Treibelektrode beabstandet ist, wobei die erste Treibelektrode funktionsfähig mit einem Treibinput durch einen ersten Knoten gekoppelt ist, wobei ein Treibschaltkreis funktionsfähig an dem Treibinput gekoppelt und konfiguriert ist, ein Kommunikations-Treibsignal durch den ersten Kondensator zu übertragen, einen Empfänger, der einen zweiten Kondensator aufweist, der zumindest erste und zweite Kommunikations-Abtastelektroden aufweist, die mittels einer Distanz drx getrennt sind und in zumindest einer zweiten elektrisch leitfähigen metallisierten Schicht angeordnet sind, wobei die erste und zweite Abtastelektrode eine zweite Kapazität Crx dazwischen haben, wobei eine zweite elektrisch leitfähige Masseebene mittels einer zweiten elektrisch isolierenden Schicht vertikal von der ersten und zweiten Abtastelektrode beabstandet ist, wobei die zweite Abtastelektrode funktionsfähig mit einem Abtastoutput durch einen zweiten Knoten gekoppelt ist, wobei ein Empfangsschaltkreis funktionsfähig an den Abtastoutput gekoppelt und konfiguriert ist, das Kommunikations-Treibsignal zu empfangen, welches mittels des zweiten Kondensators empfangen wird, wobei die ersten und zweiten Kondensatoren des Transmitters bzw. des Empfängers miteinander elektrisch in Reihe geschaltet sind, um den Transfer des Kommunikationstreibsignals durch eine dazwischen angeordnete elektrische Verbindung zu erlauben, wobei der erste und der zweite Kondensator konfiguriert sind, eine galvanische Isolation zwischen dem Transmitter und dem Empfänger bereitzustellen, wobei eine Hochspannungs-Isolationsdistanz des Systems mittels einer Summe der Distanzen dtx und drx definiert wird und wobei eine Spannung, die sich zwischen dem ersten Knoten und dem zweiten Knoten entwickelt, zwischen dem ersten und dem zweiten Kondensator geteilt und verteilt wird.
  2. System gemäß Anspruch 1, wobei die erste und zweite Treibelektrode vertikal gestapelt sind, wobei die erste Treibelektrode unterhalb der zweiten Treibelektrode angeordnet ist und wobei die erste elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Treibelektrode angeordnet ist, und/oder wobei die erste und zweite Abtastelektrode coplanar und horizontal innerhalb derselben Ebene angeordnet sind und die zweite elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Abtastelektrode angeordnet ist, oder wobei die erste und zweite Abtastelektrode vertikal gestapelt sind, wobei die erste Abtastelektrode oberhalb der zweiten Abtastelektrode angeordnet ist und wobei die zweite elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Abtastelektrode angeordnet ist.
  3. System gemäß Anspruch 1, wobei die erste und zweite Treibelektrode coplanar und horizontal innerhalb derselben Ebene angeordnet sind und die erste elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Treibelektrode angeordnet ist, und/oder wobei die erste und zweite Abtastelektrode coplanar und horizontal innerhalb derselben Ebene angeordnet sind und die zweite elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Abtastelektrode angeordnet ist, oder wobei die erste und zweite Abtastelektrode vertikal gestapelt sind, wobei die erste Abtastelektrode oberhalb der zweiten Abtastelektrode angeordnet ist und wobei die zweite elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Abtastelektrode angeordnet ist.
  4. System gemäß einem der Ansprüche 1 bis 3, wobei das System eine Durchschlagsspannung hat, die etwa 3.000 Volt RMS übertrifft, wenn sie über eine Zeit von etwa einer Minute angelegt werden, insbesondere etwa 4.000 Volt RMS übertrifft, wenn sie über eine Zeit von etwa einer Minute angelegt werden und bevorzugt etwa 6.000 Volt RMS übertrifft, wenn sie über eine Zeit von etwa einer Minute angelegt werden.
  5. System gemäß einem der Ansprüche 1 bis 4, wobei die zweite Abtastelektrode funktionsfähig mit der ersten Abtastelektrode gekoppelt ist, um die elektrische Reihenschaltung zwischen dem ersten und zweiten Kondensator bereitzustellen.
  6. System gemäß einem der Ansprüche 1 bis 5, wobei der Transmitter einen integrierten Schaltkreis (IC) aufweist und der Empfänger einen IC aufweist, insbesondere wobei die Transmitter und Empfänger ICs eingekapselt oder eingegossen sind, um ein einziges Package zu bilden.
  7. System gemäß einem der Ansprüche 1 bis 6, wobei die erste elektrisch leitfähige metallisierte Schicht ein erstes Bondpad aufweist, welches derart konfiguriert ist, dass ein erstes Ende der elektrischen Verbindung dazu drahtbondbar ist, und/oder wobei die zweite elektrisch leitfähige metallisierte Schicht ein zweites Bondpad aufweist, welches derart konfiguriert ist, dass ein zweites Ende der elektrischen Verbindung dazu drahtbondbar ist.
  8. System gemäß einem der Ansprüche 1 bis 7, wobei der Empfänger und der Transmitter mit separaten jeweiligen Massen elektrisch verbunden sind.
  9. System gemäß einem der Ansprüche 1 bis 8, wobei zumindest eine der ersten und der zweiten metallisierten Schicht ein oder mehrere von Gold, Silber, Kupfer, Wolfram, Zinn, Aluminium und Aluminium-Kupfer aufweist und/oder wobei zumindest eine der ersten und der zweiten elektrisch isolierenden Schicht ein oder mehrere von Halbleiter-Dielektrik-Material, Siliziumoxid, Siliziumnitrid und dickem Oxid aufweist und/oder wobei zumindest eine der ersten und der zweiten elektrisch leitfähigen Masseebene aus Halbleiter-Dielektrik-Material oder Silizium gebildet ist.
  10. System gemäß einem der Ansprüche 1 bis 9, wobei der Transmitter derart konfiguriert ist, dass differentielle Signale dadurch hindurch übertragbar sind und/oder wobei der Empfänger derart konfiguriert ist, dass dadurch differentielle Signale empfangbar sind.
  11. System gemäß einem der Ansprüche 1 bis 10, wobei, wenn eine Spannung über den ersten und den zweiten Kondensator angelegt wird, die zwischen etwa 2.000 Volt RMS und etwa 6.000 Volt RMS beträgt, die elektrischen Feldstärken, die daraus resultieren, etwa 400 Volt/Mikrometer nicht übersteigen.
  12. System gemäß einem der Ansprüche 1 bis 11, wobei zumindest Abschnitte des Transmitters oder des Empfängers hergestellt sind, indem ein oder mehrere von einem CMOS Prozess, einem Bipolar-CMOS Prozess und einem kombinierten Bipolar-CMOS-DMOS Prozess verwendet wird.
  13. System gemäß einem der Ansprüche 1 bis 12, wobei das System zumindest teilweise in Polyimid oder Plastik eingekapselt ist und/oder wobei der Empfangsschaltkreis ferner einen Gleichtakt-Zurückweisungs-Schaltkreis aufweist.
  14. System gemäß einem der Ansprüche 1 bis 13, wobei das System konfiguriert ist, Daten zwischen dem Treib- und Empfangsschaltkreis mit einer Rate von bis zu etwa 300 Megabits pro Sekunde zu übertragen.
  15. Verfahren zum Herstellen eines Hochspannungsisolation-Doppelkondensator-Kommunikationssystems, wobei das Verfahren aufweist: Bereitstellen eines Transmitters, der einen ersten Kondensator aufweist, der zumindest erste und zweite Kommunikations-Treibelektroden aufweist, die mittels einer Distanz dtx getrennt sind und in zumindest einer ersten elektrisch leitfähigen metallisierten Schicht angeordnet sind, wobei die erste und zweite Treibelektrode eine erste Kapazität Ctx dazwischen haben, wobei eine erste elektrisch leitfähige Masseebene mittels einer ersten elektrisch isolierenden Schicht vertikal von der ersten und zweiten Treibelektrode beabstandet ist, wobei die erste Treibelektrode funktionsfähig mit einem Treibinput durch einen ersten Knoten gekoppelt ist, wobei ein Treibschaltkreis funktionsfähig an dem Treibinput gekoppelt und konfiguriert ist, ein Kommunikations-Treibsignal durch den ersten Kondensator zu übertragen, und Bereitstellen eines Empfängers, der einen zweiten Kondensator aufweist, der zumindest erste und zweite Kommunikations-Abtastelektroden aufweist, die mittels einer Distanz drx getrennt sind und in zumindest einer zweiten elektrisch leitfähigen metallisierten Schicht angeordnet sind, wobei die erste und zweite Abtastelektrode eine zweite Kapazität Crx dazwischen haben, wobei eine zweite elektrisch leitfähige Masseebene mittels einer zweiten elektrisch isolierenden Schicht vertikal von der ersten und zweiten Abtastelektrode beabstandet ist, wobei die zweite Abtastelektrode funktionsfähig mit einem Abtastoutput durch einen zweiten Knoten gekoppelt ist, wobei ein Empfangsschaltkreis funktionsfähig an den Abtastoutput gekoppelt und konfiguriert ist, das Kommunikations-Treibsignal zu empfangen, welches mittels des zweiten Kondensators empfangen wird, wobei die ersten und zweiten Kondensatoren des Transmitters bzw. des Empfängers miteinander elektrisch in Reihe geschaltet sind, um den Transfer des Kommunikationstreibsignals durch eine dazwischen angeordnete elektrische Verbindung zu erlauben, wobei der erste und der zweite Kondensator konfiguriert sind, eine galvanische Isolation zwischen dem Transmitter und dem Empfänger bereitzustellen, wobei eine Hochspannungs-Isolationsdistanz des Systems mittels einer Summe der Distanzen dtx und drx definiert wird und wobei eine Spannung, die sich zwischen dem ersten Knoten und dem zweiten Knoten entwickelt, zwischen dem ersten und dem zweiten Kondensator geteilt und verteilt wird.
  16. Verfahren gemäß Anspruch 15, wobei die erste und zweite Treibelektrode vertikal gestapelt sind, wobei die erste Treibelektrode unterhalb der zweiten Treibelektrode angeordnet ist und wobei die erste elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Treibelektrode angeordnet ist und/oder wobei die erste und zweite Abtastelektrode coplanar und horizontal innerhalb derselben Ebene angeordnet sind und die zweite elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Abtastelektrode angeordnet ist oder wobei die erste und zweite Abtastelektrode vertikal gestapelt sind, wobei die erste Abtastelektrode oberhalb der zweiten Abtastelektrode angeordnet ist und wobei die zweite elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Abtastelektrode angeordnet ist.
  17. Verfahren gemäß Anspruch 15, wobei die erste und zweite Treibelektrode coplanar und horizontal innerhalb derselben Ebene angeordnet sind und die erste elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Treibelektrode angeordnet ist und/oder wobei die erste und zweite Abtastelektrode coplanar und horizontal innerhalb derselben Ebene angeordnet sind und die zweite elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Abtastelektrode angeordnet ist oder wobei die erste und zweite Abtastelektrode vertikal gestapelt sind, wobei die erste Abtastelektrode oberhalb der zweiten Abtastelektrode angeordnet ist und wobei die zweite elektrisch leitfähige Masseebene unterhalb der ersten und zweiten Abtastelektrode angeordnet ist.
  18. Verfahren gemäß einem der Ansprüche 15 bis 17, wobei der Transmitter und der Empfänger in integrierten Schaltkreisen (ICs) inkorporiert sind und die ICs zumindest teilweise eingekapselt oder eingegossen sind, um ein einziges Package zu bilden.
DE201010002486 2009-03-03 2010-03-01 Hochspannungsisolation-Doppelkondensator-Kommunikationsvorrichtung Ceased DE102010002486A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/397,254 2009-03-03
US12/397,254 US8188814B2 (en) 2008-02-15 2009-03-03 High voltage isolation dual capacitor communication system

Publications (1)

Publication Number Publication Date
DE102010002486A1 true DE102010002486A1 (de) 2010-09-09

Family

ID=42538710

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010002486 Ceased DE102010002486A1 (de) 2009-03-03 2010-03-01 Hochspannungsisolation-Doppelkondensator-Kommunikationsvorrichtung

Country Status (3)

Country Link
US (1) US8188814B2 (de)
JP (1) JP5255583B2 (de)
DE (1) DE102010002486A1 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753464B2 (en) * 2004-09-17 2014-06-17 The Curators Of The University Of Missouri Transparent composites and laminates and methods for making
ITTO20070325A1 (it) * 2007-05-11 2008-11-12 St Microelectronics Srl Isolatore galvanico integrato utilizzante trasmissione wireless
US8576930B2 (en) * 2009-07-31 2013-11-05 Stmicoelectronics S.R.L. Receiver for signal communication apparatus and related signal communication apparatus
US20120153964A1 (en) * 2010-12-21 2012-06-21 Analog Devices, Inc. System and method for detecting isolation barrier breakdown
US8643138B2 (en) 2011-06-30 2014-02-04 Silicon Laboratories Inc. High breakdown voltage integrated circuit isolation structure
TWI569195B (zh) 2011-10-14 2017-02-01 禾瑞亞科技股份有限公司 觸控通信裝置與其控制器
US8818265B2 (en) * 2012-04-24 2014-08-26 Nxp B.V. Interface for communication between voltage domains
US8867592B2 (en) 2012-05-09 2014-10-21 Nxp B.V. Capacitive isolated voltage domains
DE102012107818A1 (de) * 2012-08-24 2014-03-13 Endress + Hauser Flowtec Ag Schaltung zur Signalübertragung und zur galvanischen Trennung
US8975914B2 (en) * 2012-09-04 2015-03-10 Silicon Laboratories Inc. Isolation receiver
US9337253B2 (en) 2013-03-09 2016-05-10 Microchip Technology Incorporated Method and apparatus for constructing an isolation capacitor in an integrated circuit
US8963622B2 (en) 2013-03-10 2015-02-24 Microchip Technology Incorporated Method and apparatus for generating regulated isolation supply voltage
US8988142B2 (en) * 2013-03-10 2015-03-24 Microchip Technology Incorporated Integrated high voltage isolation using low value capacitors
US9177925B2 (en) 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
DE102015000317A1 (de) 2014-01-10 2015-07-16 Fairchild Semiconductor Corporation Isolierung zwischen Halbleiterkomponenten
JP2015162753A (ja) * 2014-02-26 2015-09-07 ソニー株式会社 回路、送受信機および通信システム
US9921252B2 (en) 2014-03-30 2018-03-20 Seeo, Inc. High voltage isolation measurement system
US9778325B2 (en) * 2014-07-29 2017-10-03 Infineon Technologies Ag Sensor with micro break compensation
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10270630B2 (en) 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9680528B2 (en) 2014-10-28 2017-06-13 Nxp B.V. Communication between capacitive-isolated devices
US9998301B2 (en) * 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
US9531376B2 (en) * 2015-05-29 2016-12-27 Silicon Laboratories Inc. Solid state relay using capacitive isolation
JP6773902B2 (ja) 2016-10-13 2020-10-21 アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー 絶縁バリヤを越えて電力を伝送するためのシステムおよび方法
US10930604B2 (en) 2018-03-29 2021-02-23 Semiconductor Components Industries, Llc Ultra-thin multichip power devices
EP3598409B1 (de) 2018-07-16 2021-03-10 Melexis Technologies NV Sende-empfänger mit mitteln zur galvanischen isolation
US11018660B2 (en) 2018-09-07 2021-05-25 Analog Devices Global Unlimited Company Multi-mode feedback control through digital isolator
US11533027B2 (en) 2019-10-18 2022-12-20 Analog Devices, Inc. Low power receiver circuit for isolated data communications
US11706057B2 (en) 2021-06-18 2023-07-18 Nunami Inc. Devices, systems, and methods for serial communication over a galvanically isolated channel

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8303441A (nl) * 1983-10-07 1985-05-01 Philips Nv Geintegreerde schakeling met komplementaire veldeffekttransistors.
US4989127A (en) * 1989-05-09 1991-01-29 North American Philips Corporation Driver for high voltage half-bridge circuits
US5561393A (en) * 1992-02-03 1996-10-01 Fuji Electric Co., Ltd. Control device of semiconductor power device
US5444600A (en) * 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
JPH07161992A (ja) * 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
US5693971A (en) * 1994-07-14 1997-12-02 Micron Technology, Inc. Combined trench and field isolation structure for semiconductor devices
US5625265A (en) * 1995-06-07 1997-04-29 Kollmorgen Corporation Compact, high efficiency electronic motor controller with isolated gate drive for power transistors
US5693871A (en) * 1996-07-12 1997-12-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low differential pressure generator
US6137827A (en) * 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
US6167475A (en) * 1998-07-06 2000-12-26 International Business Machines Corporation Data transfer method/engine for pipelining shared memory bus accesses
JP3419369B2 (ja) * 1999-02-15 2003-06-23 株式会社村田製作所 非可逆回路素子
US6320532B1 (en) * 1999-05-27 2001-11-20 Rosemount Inc. Low power radar level transmitter having reduced ground loop errors
WO2001089090A1 (fr) * 2000-05-18 2001-11-22 Mitsubishi Denki Kabushiki Kaisha Composant a semiconducteur de puissance
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
US6489850B2 (en) * 2001-03-16 2002-12-03 International Business Machines Corporation Crosstalk suppression in differential AC coupled multichannel IC amplifiers
US7016490B2 (en) * 2001-05-21 2006-03-21 Conexant Systems, Inc. Circuit board capacitor structure for forming a high voltage isolation barrier
US6538313B1 (en) * 2001-11-13 2003-03-25 National Semiconductor Corporation IC package with integral substrate capacitor
US6661079B1 (en) * 2002-02-20 2003-12-09 National Semiconductor Corporation Semiconductor-based spiral capacitor
EP1355316B1 (de) * 2002-04-18 2007-02-21 Innovative Silicon SA Datenspeichergerät sowie Verfahren zum Auffrischen der auf einem solchen Gerät gespeicherten Daten
JP3819807B2 (ja) * 2002-05-22 2006-09-13 株式会社日立製作所 絶縁駆動型インバータ装置
WO2004073038A2 (en) * 2003-02-11 2004-08-26 Oplink Communications, Inc. Ultra broadband capacitor assembly
US7763974B2 (en) * 2003-02-14 2010-07-27 Hitachi, Ltd. Integrated circuit for driving semiconductor device and power converter
US7379037B2 (en) * 2003-03-26 2008-05-27 Ngk Insulators, Ltd. Display apparatus, method of driving display apparatus, electron emitter, method of driving electron emitter, apparatus for driving electron emitter, electron emission apparatus, and method of driving electron emission apparatus
US6960945B1 (en) * 2003-05-15 2005-11-01 Wayne Bonin High-performance drive circuitry for capacitive transducers
US6992387B2 (en) 2003-06-23 2006-01-31 Intel Corporation Capacitor-related systems for addressing package/motherboard resonance
US7136274B2 (en) * 2004-10-28 2006-11-14 Motorola, Inc. Embedded multilayer printed circuit
US20060095639A1 (en) * 2004-11-02 2006-05-04 Guenin Bruce M Structures and methods for proximity communication using bridge chips
JP2006211070A (ja) * 2005-01-26 2006-08-10 Hirose Electric Co Ltd 多層配線基板
US7236041B2 (en) * 2005-08-01 2007-06-26 Monolithic Power Systems, Inc. Isolated gate driver circuit for power switching devices
KR100814904B1 (ko) * 2005-12-06 2008-03-19 한국전자통신연구원 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템
KR100653653B1 (ko) * 2005-12-12 2006-12-06 한국전자통신연구원 수십㎓ 대역에서 ｒｆ의 진행방향을 변경할 수 있도록개선된 코플래너 웨이브가이드 및 이를 적용한 광통신용모듈
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US7741935B2 (en) * 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation semiconductor capacitor digital communication device and corresponding package
US7741896B2 (en) * 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage drive circuit employing capacitive signal coupling and associated devices and methods

Also Published As

Publication number Publication date
US8188814B2 (en) 2012-05-29
JP5255583B2 (ja) 2013-08-07
US20090206960A1 (en) 2009-08-20
JP2010206798A (ja) 2010-09-16

Similar Documents

Publication Publication Date Title
DE102010002486A1 (de) Hochspannungsisolation-Doppelkondensator-Kommunikationsvorrichtung
DE102010029470B4 (de) Galvanischer Isolator
DE102008046860B4 (de) Akustischer Transducer mit einer Mehrschichtelektrode und Verfahren zu seiner Herstellung
DE102010063858B4 (de) Signalübertragungsanordnung
DE3885112T2 (de) Gehäuse einer integrierten Schaltung.
DE69332140T2 (de) Leiterrahmen-Kondensator
DE102010002430A1 (de) Minimierung elektromagnetischer Interferenz in Spulentransducern
DE10141877B4 (de) Halbleiterbauteil und Konvertereinrichtung
DE102013206900B4 (de) Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements
EP0714130B1 (de) Verfahren zur Herstellung einer Anordnung zur kapazitiven Signalübertragung zwischen den Chiplagen einer vertikal integrierten Schaltung
DE69423684T2 (de) Verbindungsstruktur zur Übersprechverringerung um die Chip-Ausgangsselektivität zu verbessern
DE102016124236B4 (de) BAW-Resonator
DE4100278A1 (de) Ic-halbleiterbauteil mit einem paar von signaluebertragungsleitungen
EP1696487B1 (de) Hochfrequenzanordnung
DE19910889A1 (de) Oberflächenwellenvorrichtung
DE60308148T2 (de) Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
DE10103337B4 (de) Leistungs-Halbleiterelement mit Diodeneinrichtungen zur Temperaturerfassung und zum Absorbieren von statischer Elektrizität sowie Leistungs-Halbleitervorrichtung mit einem derartigen Leistungs-Halbleiterelement
DE102005062932B4 (de) Chip-Träger mit reduzierter Störsignalempfindlichkeit
DE112022000855T5 (de) Halbleiterbauteil
DE102022106452A1 (de) Vorrichtung, Verfahren und System für kapazitive Datenübertragung über eine galvanische Trennung
DE112021005798T5 (de) Schichtkondensator und halbleiterbauelement
DE102021123211A1 (de) Vorrichtung, System und Verfahren für kapazitive Kommunikation über eine galvanische Trennung
DE102019103730B4 (de) Schaltungsanordnung mit galvanischer isolation zwischen elektronischen schaltungen
DE102010046455B4 (de) Lichtempfangsvorrichtung
DE4222785C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20120111

R082 Change of representative

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R081 Change of applicant/patentee

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE., SG

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES ECBU IP (SINGAPORE) PTE. LTD., SINGAPORE, SG

Effective date: 20130621

R082 Change of representative

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

Effective date: 20130621

R081 Change of applicant/patentee

Owner name: AVAGO TECHNOLOGIES INTERNATIONAL SALES PTE. LI, SG

Free format text: FORMER OWNER: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) PTE. LTD., SINGAPORE, SG

R082 Change of representative

Representative=s name: DILG, HAEUSLER, SCHINDELMANN PATENTANWALTSGESE, DE

Representative=s name: DILG HAEUSLER SCHINDELMANN PATENTANWALTSGESELL, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final