DE102009007102B4 - Elektrische Sicherungs-Vorrichtung und Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung - Google Patents

Elektrische Sicherungs-Vorrichtung und Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung Download PDF

Info

Publication number
DE102009007102B4
DE102009007102B4 DE102009007102.4A DE102009007102A DE102009007102B4 DE 102009007102 B4 DE102009007102 B4 DE 102009007102B4 DE 102009007102 A DE102009007102 A DE 102009007102A DE 102009007102 B4 DE102009007102 B4 DE 102009007102B4
Authority
DE
Germany
Prior art keywords
fin
region
core structure
epitaxial layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009007102.4A
Other languages
English (en)
Other versions
DE102009007102A1 (de
Inventor
Dr. Lehmann Gunther
Dr. Russ Christian
Franz Ungar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009007102A1 publication Critical patent/DE102009007102A1/de
Application granted granted Critical
Publication of DE102009007102B4 publication Critical patent/DE102009007102B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Elektrische Sicherungs-Vorrichtung (1200), aufweisend:• eine Fin-Struktur (1202), welche einen ersten Fin-Bereich (1202b) und einen zweiten Fin-Bereich (1202c) aufweist, sowie einen schmelzbaren Verbindungsbereich (1212), welcher den ersten und zweiten Fin-Bereich (1202b, 1202c) elektrisch miteinander verbindet,• wobei die Fin-Struktur (1202) eine Fin-Kernstruktur (1050) aufweist sowie eine epitaktische Schicht (1154), welche selektiv auf der Fin-Kernstruktur (1050) in dem ersten und zweiten Fin-Bereich (1202b, 1202c) aber nicht in dem schmelzbaren Verbindungsbereich (1212) ausgebildet ist, so dass die Fin-Struktur (1202) in dem schmelzbaren Verbindungsbereich (1212) eine geringere Weite und eine niedrigere Höhe aufweist als in dem ersten und zweiten Fin-Bereich (1202b, 1202c).

Description

  • Ausführungsbeispiele betreffen allgemein elektrische Vorrichtungen und, gemäß einigen Ausgestaltungen, elektrische Sicherungs-Vorrichtungen (Fuse-Vorrichtungen) für Fin-Feldeffekttransistor-(FinFET)-Technologien oder Silizium-auf-Isolator-(SOI: Silicon on Insulator)-Technologien.
  • In Zukunft werden voraussichtlich Multigate-Feldeffekttransistor-(MuGFET)-Vorrichtungen oder Fin-Feldeffekttransistor-(FinFET)-Vorrichtungen verwendet aufgrund der begrenzten Tauglichkeit von herkömmlichen planaren oder Bulk-CMOS-Technologien (CMOS: Complementary Metal Oxide Semiconductor (Komplementär-Metalloxid-Halbleiter)) zur Herunterskalierung. Unter einem Fin-Feldeffekttransistor (FinFET) kann ein Feldeffekttransistor mit einer Fin-Struktur verstanden werden. Der Begriff Fin-Struktur oder Finne kann zum Beispiel Rippenstrukturen oder Stegstrukturen mit umfassen, die auf einem Substrat ausgebildet sind oder frei hängend auf dem Substrat ausgebildet sind. Der Begriff Multigate-Feldeffekttransistor (MuGFET) kann zum Beispiel Feldeffekttransistoren mit umfassen, bei denen ein Kanalbereich durch zwei oder mehr als zwei Gates getrieben wird.
  • FinFET-Vorrichtungen (FinFET-Devices) werden typischerweise für Hochgeschwindigkeits-Logik-Kern-Anwendungen entworfen, die sich durch niedrige Versorgungsspannungen (zum Beispiel 0.8 V bis 1.2 V) auszeichnen. Die Prozessentwicklung ist üblicherweise auf diese Standard-MOSFET-Vorrichtungen fokussiert. Die Verfügbarkeit von Vorrichtungen außerhalb von Standard-MOSFET-Vorrichtungen sowie deren Integration in den Prozessfluss kann dazu beitragen, MuGFET-Technologien oder FinFET-Technologien beispielsweise für Ein-Chip-(SOC: System-on-Chip)-Anwendungen interessant zu machen. Elektrische Sicherungen (Fuses) oder elektrisch programmierbare Sicherungen (E-Fuses) stellen eine Klasse von Vorrichtungen dar, die hierbei verwendet werden kann. Das Programmieren einer elektrischen Sicherung kann typischerweise dadurch erreicht werden, dass ein elektrischer Strom ausreichender Stärke für eine ausreichend lange Zeitdauer durch die Sicherung geleitet wird, derart, dass eine leitende Verbindung (auch bezeichnet als Sicherungs-Verbindung oder Fuse-Verbindung (fuse link) oder als schmelzbare Verbindung (fusible link)) der Sicherung durchgebrannt oder durchbrochen wird, wodurch der Widerstand der Sicherung erhöht wird. Ein Erfassschaltkreis kann dazu verwendet werden, den Widerstand zu erfassen und auf diese Weise den Zustand der Sicherung zu ermitteln.
  • E-Sicherungen (E-Fuses) können zum Beispiel die Programmierung von bestimmten Funktionen eines integrierten Schaltkreises ermöglichen, wie zum Beispiel die Personalisierung und die Aktvierung/Deaktivierung von funktionellen Blocks.
  • US2006/02 08 274 A1 beschreibt eine elektrische Sicherung für Silizium auf Isolator (SOI) Vorrichtungen. Die elektrische Sicherung wird aus einer aktiven Schicht eines SOI-Wafers gebildet und weist einen ersten Abschnitt und einen zweiten Abschnitt auf, welche mittels eines dritten Abschnitts elektrisch miteinander verbunden sind, wobei der dritte Abschnitt dünner als der erste und der zweite Abschnitt ist.
  • US2007/00 29 576 A1 beschreibt eine programmierbare Halbleitervorrichtung, welche eine FinFET oder Tri-Gate-Struktur aufweist. Die programmierbare Halbleitervorrichtung weist ein erstes Kontaktelement, ein zweites Kontaktelement und eine finnenförmige, schmelzbare Verbindung zwischen dem ersten Kontaktelement und dem zweiten Kontaktelement auf.
  • US2005/00 93 154 A1 beschreibt einen Mehrfach-Gate-Halbleiter Vorrichtung und ein Verfahren zum Bilden derselben. Die Vorrichtung weist eine FinFET Vorrichtung auf.
  • Eine der Erfindung zugrunde liegende Aufgabe besteht darin, elektrische Sicherungen bereitzustellen, die in fortgeschrittenen Halbleitertechnologien wie beispielsweise FinFET- oder SOI-Technologien verwendet werden können.
  • Die Aufgabe wird gelöst durch die Gegenstände der unabhängigen Patentansprüche mit den dort aufgeführten Merkmalen. Beispielhafte Ausgestaltungen ergeben sich aus den abhängigen Patentansprüchen.
  • Gemäß einer Ausgestaltung wird eine elektrische Sicherungs-Vorrichtung (anders ausgedrückt, Schmelzsicherungs-Vorrichtung, noch anders ausgedrückt, Fuse-Vorrichtung) bereitgestellt. Die Sicherungs-Vorrichtung weist eine Fin-Struktur (anders ausgedrückt, eine Finnen-Struktur oder Steg-Struktur) auf, welche einen ersten Fin-Bereich (anders ausgedrückt, Finnen-Bereich oder Steg-Bereich) und einen zweiten Fin-Bereich sowie einen schmelzbaren Verbindungsbereich, welcher den ersten und zweiten Fin-Bereich elektrisch miteinander verbindet, aufweist, wobei die Fin-Struktur eine Fin-Kernstruktur aufweist sowie eine epitaktische Schicht, welche selektiv auf der Fin-Kernstruktur in dem ersten und zweiten Fin-Bereich aber nicht in dem schmelzbaren Verbindungsbereich ausgebildet ist, so dass die Fin-Struktur in dem schmelzbaren Verbindungsbereich eine geringere (anders ausgedrückt, kleinere) Weite und eine niedrigere Höhe aufweist als in dem ersten Fin-Bereich und in dem zweiten Fin-Bereich.
  • Gemäß einer anderen Ausgestaltung weist der erste Fin-Bereich eine erste Teil-Fin-Kernstruktur auf, weist der zweite Fin-Bereich eine zweite Teil-Fin-Kernstruktur auf und weist die Fin-Struktur eine epitaktische Schicht auf, welche selektiv auf der ersten Teil-Fin-Kernstruktur und auf der zweiten Teil-Fin-Kernstruktur sowie in dem schmelzbaren Verbindungsbereich zwischen der ersten und zweiten Teil-Fin-Kernstruktur ausgebildet ist, derart, dass die erste und die zweite Teil-Fin-Kernstruktur mittels der epitaktischen Schicht elektrisch miteinander verbunden sind und die Fin-Struktur in dem schmelzbaren Verbindungsbereich eine geringere Weite und eine niedrigere Höhe aufweist als in dem ersten und zweiten Fin-Bereich.
  • Gemäß einer anderen Ausgestaltung wird ein Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung bereitgestellt. Das Verfahren weist das Bilden einer Fin-Struktur auf einem Substrat auf, wobei die Fin-Struktur einen ersten Fin-Bereich und einen zweiten Fin-Bereich aufweist, sowie einen schmelzbaren Verbindungsbereich, welcher den ersten und zweiten Fin-Bereich elektrisch miteinander verbindet, wobei die Fin-Struktur in dem schmelzbaren Verbindungsbereich eine geringere Weite und eine niedrigere Höhe aufweist als in dem ersten und zweiten Fin-Bereich, und wobei das Bilden der Fin-Struktur aufweist: Bilden einer ersten Teil-Fin-Kernstruktur und einer zweiten Teil-Fin-Kernstruktur auf dem Substrat, wobei die erste und zweite Teil-Fin-Kernstruktur durch eine Lücke voneinander getrennt sind; und Bilden einer epitaktischen Schicht selektiv auf der ersten und zweiten Teil-Fin-Kernstruktur, wodurch die Weite und Höhe der ersten und zweiten Teil-Fin-Kernstruktur vergrößert werden und wodurch die Lücke zwischen der ersten und zweiten Teil-Fin-Kernstruktur überbrückt wird und eine elektrisch leitende Verbindung zwischen der ersten und zweiten Teil-Fin-Kernstruktur gebildet wird, welche den schmelzbaren Verbindungsbereich der Fin-Struktur definiert.
  • Gemäß einer anderen Ausgestaltung weisen die erste und zweite Teil-Fin-Kernstruktur ein kristallines Material auf, und das Bilden der Schicht auf der ersten Teil-Fin-Kernstruktur und zweiten Teil-Fin-Kernstruktur weist das Aufwachsen einer epitaktischen Schicht selektiv auf dem kristallinen Material der ersten Teil-Fin-Kernstruktur und zweiten Teil-Fin-Kernstruktur auf.
  • Gemäß einer anderen Ausgestaltung wird die Schicht nach ihrer Bildung zumindest teilweise silizidiert.
  • Beispielsweise weist das Bilden der Fin-Struktur ferner das Bilden einer Fin-Kernstruktur auf dem Substrat auf, sowie das Bilden einer epitaktischen Schicht auf der Fin-Kernstruktur, wobei die Bildung der Schicht in einem Teilbereich der Fin-Kernstruktur, welcher dem ersten Abschnitt der Fin-Struktur entspricht, blockiert (anders ausgedrückt, geblockt) wird.
  • Beispielweise weist die Fin-Kernstruktur ein kristallines Material auf, und das Bilden der epitaktischen Schicht auf der Fin-Kernstruktur weist auf das Aufwachsen einer epitaktischen Schicht selektiv auf dem kristallinen Material der Fin-Kernstruktur.
  • Beispielsweise weist das Verfahren ferner das zumindest teilweise Silizidieren des blockierten Teilbereichs der Fin-Kernstruktur und/oder der auf der Fin-Struktur ausgebildeten epitaktischen Schicht auf.
  • Gemäß einer anderen Ausgestaltung wird ein Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung bereitgestellt. Das Verfahren weist auf: Bilden einer Fin -Struktur auf einem Substrat, wobei die Fin -Struktur einen ersten Fin -Bereich und einen zweiten Fin -Bereich aufweist, sowie einen schmelzbaren Verbindungsbereich, welcher den ersten und zweiten Fin -Bereich elektrisch miteinander verbindet, wobei die Fin -Struktur in dem schmelzbaren Verbindungsbereich eine geringere Weite und eine niedrigere Höhe aufweist als in dem ersten und zweiten Fin -Bereich, und wobei das Bilden der Fin -Struktur aufweist: Bilden einer Fin -Kernstruktur auf dem Substrat; Bilden einer epitaktischen Schicht auf der Fin - Kernstruktur, wobei die epitaktische Schicht in Teilbereichen der Fin -Kernstruktur, welche dem ersten und zweiten Fin -Bereich der Fin -Struktur entsprechen, gebildet wird und die Bildung der epitaktischen Schicht in einem Teilbereich der Fin -Kernstruktur, welcher dem schmelzbaren Verbindungsbereich der Fin -Struktur entspricht, blockiert wird.
  • Gemäß einer anderen Ausgestaltung wird ein Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung bereitgestellt. Das Verfahren weist das Bilden einer ersten Finne (anders ausgedrückt, eines ersten Stegs) und einer zweiten Finne (anders ausgedrückt, eines zweiten Stegs) auf einem Substrat auf, wobei die erste Finne und die zweite Finne voneinander durch eine Lücke getrennt sind, sowie das Aufwachsen einer epitaktischen Schicht (anders ausgedrückt, einer Epitaxieschicht) auf der ersten und zweiten Finne, derart, dass die epitaktische Schicht die Lücke zwischen der ersten und zweiten Finne überbrückt, wodurch ein schmelzbarer Verbindungsbereich zwischen der ersten und zweiten Finne gebildet wird.
  • Gemäß einer anderen Ausgestaltung weist das Verfahren ferner das zumindest teilweise Silizidieren des schmelzbaren Verbindungsbereichs und/oder der epitaktischen Schicht auf.
  • Gemäß einer anderen Ausgestaltung wird ein Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung bereitgestellt. Das Verfahren weist das Bilden einer Finne auf einem Substrat, welche einen ersten Teilbereich, einen zweiten Teilbereich und einen zwischen dem ersten Teilbereich und dem zweiten Teilbereich liegenden dritten Teilbereich aufweist, auf, sowie das Aufwachsen einer epitaktischen Schicht auf der Finne, wobei die epitaktische Schicht auf dem ersten und dem zweiten Teilbereich der Finne aufgewachsen wird, während das epitaktische Wachstum in dem dritten Teilbereich der Finne blockiert wird, so dass der erste Fin-Bereich und der zweite Fin-Bereich der Finne mittels der aufgewachsenen epitaktischen Schicht in ihrer Dicke und Höhe vergrößert werden, während die Dicke und Höhe des dritten Fin-Bereichs näherungsweise unverändert bleibt, so dass der dritte Fin-Bereich einen schmelzbaren Verbindungsbereich der Finne mit einer im Vergleich zur Dicke und Höhe des ersten und zweiten Fin-Bereichs der Finne geringeren Dicke und niedrigeren Höhe definiert.
  • Gemäß einer anderen Ausgestaltung weist das Verfahren ferner das zumindest teilweise Silizidieren des schmelzbaren Verbindungsbereichs und/oder der epitaktischen Schicht auf.
  • In den Zeichnungen bezeichnen ähnliche Bezugszeichen im Allgemeinen dieselben Teile innerhalb der unterschiedlichen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, der Schwerpunkt liegt stattdessen im Allgemeinen darauf, die Prinzipien von Ausführungsbeispielen zu veranschaulichen. In der nachfolgenden Beschreibung werden verschiedene Ausführungsbeispiele beschrieben unter Bezug auf die folgenden Zeichnungen, in denen:
    • 1A bis 1C unterschiedliche Ansichten einer elektrischen Vorrichtung gemäß einem Ausführungsbeispiel zeigen;
    • 2 ein Verfahren zum Herstellen einer elektrischen Vorrichtung zeigt gemäß einem anderen Ausführungsbeispiel;
    • 3 ein Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung zeigt gemäß einem anderen Ausführungsbeispiel;
    • 4 ein Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung zeigt gemäß einem anderen Ausführungsbeispiel;
    • 5A bis 5C schematische Ansichten zeigen, welche verschiedene Stadien in einem selektiven epitaktischen Wachstumsprozess veranschaulichen;
    • 6A, 6B und 7A bis 7D verschiedene Ansichten zeigen, welche ein Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung veranschaulichen gemäß einem anderen Ausführungsbeispiel;
    • 8A bis 8D eine elektrische Sicherungs-Vorrichtung gemäß einem anderen Ausführungsbeispiel zeigen;
    • 9A bis 9D eine elektrische Sicherungs-Vorrichtung gemäß einem anderen Ausführungsbeispiel zeigen;
    • 10A, 10B und 11A bis 11D verschiedene Ansichten zeigen, welche ein Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung veranschaulichen gemäß einem anderen Ausführungsbeispiel;
    • 12A bis 12D eine elektrische Sicherungs-Vorrichtung gemäß einem anderen Ausführungsbeispiel zeigen;
    • 13A bis 13D eine elektrische Sicherungs-Vorrichtung gemäß einem anderen Ausführungsbeispiel zeigen; und
    • 14 ein Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung zeigt gemäß einem anderen Ausführungsbeispiel.
  • Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 1A zeigt eine schematische perspektivische Ansicht einer elektrischen Vorrichtung 100 gemäß einem Ausführungsbeispiel. 1B zeigt eine Draufsicht der elektrischen Vorrichtung 100, und 1C zeigt eine Querschnittansicht der elektrischen Vorrichtung 100 entlang der Linie A-A' in 1A.
  • Die elektrische Vorrichtung 100 weist eine Fin-Struktur 102 auf. Die Fin-Struktur 102 weist einen ersten Abschnitt 102a auf, der eine erste Weite w1 (angedeutet durch die Pfeile 105a in 1B) und eine erste Höhe h1 (angedeutet durch die Pfeile 106a in 1C) aufweist, sowie einen zweiten Abschnitt 102b, der eine zweite Weite w2 (angedeutet durch die Pfeile 105b in 1B) und eine zweite Höhe h2 (angedeutet durch die Pfeile 106b in 1C) aufweist, wobei die erste Weite w1 geringer ist als die zweite Weite w2 (i.e. w1 < w2) und die erste Höhe h1 niedriger ist als die zweite Höhe h2 (i.e. h1 < h2). In diesem Zusammenhang kann unter der „Höhe“ eines Abschnitts der Fin-Struktur 102 die Abmessung dieses Abschnitts in einer Richtung senkrecht zu einer Oberfläche (zum Beispiel senkrecht zu einer Substratoberfläche oder Hauptprozessierungsoberfläche), auf oder über welcher die elektrische Vorrichtung 100 oder die Fin-Struktur 102 angeordnet ist (siehe 1C), verstanden werden. Unter der „Weite“ eines Abschnitts der Fin-Struktur 102 kann die Abmessung dieses Abschnitts in einer Richtung senkrecht zur Höhe und im Wesentlichen senkrecht zur Stromflussrichtung in diesem Abschnitt verstanden werden.
  • Gemäß einer Ausgestaltung kann die Fin-Struktur 102 ferner einen dritten Abschnitt 102c aufweisen mit einer dritten Weite w3 (angedeutet durch die Pfeile 105c in 1B) und einer dritten Höhe h3 (angedeutet durch die Pfeile 106c in 1C), wobei der zweite Abschnitt 102b und der dritte Abschnitt 102c über den ersten Abschnitt 102a elektrisch miteinander verbunden sind, wie in 1A gezeigt ist.
  • Gemäß einer Ausgestaltung kann die dritte Weite w3 ungefähr dieselbe sein wie die zweite Weite (das heißt, ungefähr gleich w2 , wie in 1B gezeigt), und/oder die dritte Höhe h3 kann ungefähr dieselbe sein wie die zweite Höhe (das heißt ungefähr gleich h2 , wie in 1C gezeigt), obwohl jedoch gemäß alternativen Ausgestaltungen die dritte Weite w3 (i.e. die Weite des dritten Abschnitts 102c) von der zweiten Weite w2 (i.e. der Weite des zweiten Abschnitts 102b) verschieden sein kann und/oder die dritte Höhe h3 (i.e. die Höhe des dritten Abschnitts 102c) von der zweiten Höhe h2 (i.e. der Höhe des zweiten Abschnitts 102b) verschieden sein kann.
  • Gemäß einer Ausgestaltung kann der erste Abschnitt 102a zwischen dem zweiten Abschnitt 102b und dem dritten Abschnitt 102c angeordnet sein, wie in 1A bis 1C gezeigt ist. Anschaulich können der zweite Abschnitt 102b und der dritte Abschnitt 102c an entgegengesetzten Enden des ersten Abschnitts 102a an den ersten Abschnitt 102a angrenzen.
  • Gemäß einigen Ausgestaltungen kann die elektrische Vorrichtung 100 auf oder über einem Substrat 101 angeordnet sein (wie in 1A bis 1C gezeigt), zum Beispiel auf oder über einem Halbleitersubstrat, beispielsweise auf oder über einem Siliziumsubstrat (zum Beispiel einem Silizium-Bulk-Substrat) oder einem Silizium-auf-Isolator-(SOI: Silicon-on-Insulator)-Substrat gemäß einer Ausgestaltung, obwohl jedoch andere geeignete Substrate gemäß anderen Ausgestaltungen verwendet werden können. Für den Fall, dass die elektrische Vorrichtung 100 auf oder über einem SOI-Substrat angeordnet ist, kann gemäß einer Ausgestaltung die Fin-Struktur 102 auf einer vergrabenen Oxidschicht (BOX-Schicht, BOX: Buried Oxide) des SOI-Substrats angeordnet sein und kann aus einer dünnen Silizium-Deckschicht (anders ausgedrückt, Silizium-Topschicht) des SOI-Substrats gebildet. Für den Fall, dass die elektrische Vorrichtung 100 auf oder über einem Silizium-Bulk-Substrat angeordnet ist, kann gemäß einer Ausgestaltung die Fin-Struktur 102 aus einer Siliziumschicht nahe der Oberfläche des Silizium-Bulk-Substrats gebildet sein.
  • Gemäß einer anderen Ausgestaltung kann die elektrische Vorrichtung 100 ferner mindestens eine Kontaktstruktur (oder Kontaktbereich), anders ausgedrückt Anschlussstruktur (oder Anschlussbereich), aufweisen, welche/r mit der Fin-Struktur 102 der elektrischen Vorrichtung 100 verbunden ist und/oder an diese angrenzt. Zum Beispiel kann die elektrische Vorrichtung 100 gemäß einer Ausgestaltung einen ersten Kontaktbereich 103 aufweisen, welcher angrenzend an den zweiten Abschnitt 102b der Fin-Struktur 102 ausgebildet ist und mit dem zweiten Abschnitt 102b elektrisch verbunden ist, sowie einen zweiten Kontaktbereich 104, welcher angrenzend an den dritten Abschnitt 102c der Fin-Struktur 102 ausgebildet ist und mit dem dritten Abschnitt 102c elektrisch verbunden ist, wie in 1A bis 1C gezeigt ist. Die Kontaktbereiche 103, 104 können eine deutlich größere Weite aufweisen als die Fin-Struktur 102, zum Beispiel, um Kontaktwiderstände zu verringern.
  • Gemäß einer Ausgestaltung kann die Fin-Struktur 102 eine symmetrische Form haben. Mit anderen Worten können der zweite Abschnitt 102b und der dritte Abschnitt 102c der Fin-Struktur 102 ungefähr dieselbe Länge haben, wobei unter der Länge eines Abschnitts die Abmessung des Abschnitts in einer Richtung senkrecht zur Weite und zur Höhe dieses Abschnitts verstanden wird. Noch anders ausgedrückt kann der erste Abschnitt 102a der Fin-Struktur 102 mittig, anders ausgedrückt, zentriert, sein, wie in 1A bis 1C gezeigt ist. Gemäß anderen Ausgestaltungen kann die Fin-Struktur 102 eine asymmetrische Form haben. Das heißt, der zweite Abschnitt 102b kann eine Länge haben, die von der Länge des dritten Abschnitts 102c verschieden ist.
  • Gemäß einer anderen Ausgestaltung ist es möglich, dass der dritte Abschnitt 102c nicht vorhanden ist. In diesem Fall kann der erste Abschnitt 102a der Fin-Struktur 102 gemäß einer Ausgestaltung direkt mit dem zweiten Kontaktbereich 104 verbunden sein.
  • Gemäß einer Ausgestaltung kann die Fin-Struktur 102 ferner eine Fin-Kernstruktur aufweisen, sowie eine Schicht, welche auf der Fin-Kernstruktur in dem zweiten Abschnitt 102b und/oder dritten Abschnitt 102c der Fin-Struktur 102 ausgebildet ist (nicht gezeigt, siehe 12A). Die Fin-Kernstruktur kann Seitenwände und eine obere Oberfläche aufweisen, und die Schicht kann zum Beispiel auf den Seitenwänden und/oder auf der oberen Oberfläche der Fin-Kernstruktur in dem zweiten Abschnitt 102b und dritten Abschnitt 102c der Fin-Struktur 102 ausgebildet sein. Mit anderen Worten können/kann in dem zweiten Abschnitt 102b und/oder in dem dritten Abschnitt 102c der Fin-Struktur 102 die Seitenwände und/oder die obere Oberfläche der Fin-Kernstruktur durch die Schicht bedeckt sein.
  • Gemäß einer anderen Ausgestaltung kann die Schicht auch auf dem ersten Kontaktbereich 103 und/oder dem zweiten Kontaktbereich 104 ausgebildet sein.
  • Gemäß einer anderen Ausgestaltung kann die auf der Fin-Kernstruktur ausgebildete Schicht mittels eines selektiven epitaktischen Wachstumsprozesses (SEG: Selective Epitaxial Growth), anders ausgedrückt eines SEG-Prozesses, ausgebildet (mit anderen Worten, abgeschieden) sein. Mit anderen Worten kann die Schicht eine epitaktische Schicht (anders ausgedrückt, eine Epitaxieschicht) sein, die selektiv auf der Fin-Kernstruktur aufgewachsen worden ist.
  • Die Fin-Kernstruktur kann gemäß einigen Ausgestaltungen zum Beispiel ein kristallines Material aufweisen oder daraus bestehen, zum Beispiel ein kristallines Halbleitermaterial wie zum Beispiel Silizium, und die Schicht kann auf der Fin-Kernstruktur gebildet werden, indem eine epitaktische Schicht (zum Beispiel eine epitaktische Siliziumschicht oder eine epitaktische Silizium-Germanium-(SiGe)-Schicht im Falle einer Silizium-Fin-Kernstruktur) selektiv auf dem kristallinen Material der Fin-Kernstruktur aufgewachsen wird. Das kristalline Material der Fin-Kernstruktur kann anschaulich als Keimmaterial für das SEG-Wachstum dienen.
  • Anschaulich kann die Fin-Struktur 102 gemäß einer Ausgestaltung eine Fin-Kernstruktur aufweisen, welche teilweise von einer Schicht (zum Beispiel der epitaktisch gewachsenen Schicht) bedeckt ist, wobei ein unbedeckter Teilbereich der Fin-Kernstruktur dem ersten Abschnitt 102a der Fin-Struktur 102 entspricht und wobei der bedeckte Teilbereich oder die bedeckten Teilbereiche der Fin-Kernstruktur dem zweiten Abschnitt 102b und (falls vorhanden) dem dritten Abschnitt 102c der Fin-Struktur 102 entspricht/entsprechen.
  • Gemäß einer Ausgestaltung können/kann der erste Abschnitt 102a der Fin-Struktur 102 und/oder die in dem zweiten Abschnitt 102b und dritten Abschnitt 102c der Fin-Struktur 102 ausgebildete Schicht (zum Beispiel die epitaktisch gewachsene Schicht) zumindest teilweise silizidiert sein. Mit anderen Worten können/kann gemäß dieser Ausgestaltung das Siliziummaterial der Fin-Kernstruktur in dem ersten Abschnitt 102a der Fin-Struktur 102 und/oder die auf der Fin-Kernstruktur in dem zweiten Abschnitt 102b und/oder in dem dritten Abschnitt 102c der Fin-Struktur 102 ausgebildete Schicht (zum Beispiel die epitaktisch gewachsene Siliziumschicht) teilweise silizidiert werden (mit anderen Worten, teilweise in ein Silizid umgewandelt werden) oder sogar vollständig silizidiert werden (mit anderen Worten, vollständig in ein Silizid umgewandelt werden). Ferner kann gemäß einer anderen Ausgestaltung die Fin-Kernstruktur selbst teilweise oder vollständig silizidiert werden in dem zweiten Abschnitt 102b und/oder in dem dritten Abschnitt 102c der Fin-Struktur 102.
  • Gemäß einer anderen Ausgestaltung kann der zweite Abschnitt 102b der Fin-Struktur 102 eine erste Teil-Fin-Kernstruktur aufweisen, und/oder der dritte Abschnitt 102c der Fin-Struktur 102 kann eine zweite Teil-Fin-Kernstruktur aufweisen (nicht gezeigt, siehe zum Beispiel 7A). Ferner kann die Fin-Struktur 102 eine Schicht aufweisen, welche auf der ersten Teil-Fin-Kernstruktur und zweiten Teil-Fin-Kernstruktur sowie ferner in dem ersten Abschnitt 102a der Fin-Struktur 102 ausgebildet ist, derart, dass die erste und zweite Teil-Fin-Kernstruktur über die Schicht elektrisch miteinander verbunden sind (nicht gezeigt, siehe zum Beispiel 7A). Jede einzelne der ersten und zweiten Teil-Fin-Kernstruktur kann Seitenwände und eine obere Oberfläche aufweisen, und die Schicht kann auf den Seitenwänden und auf der oberen Oberfläche der ersten und zweiten Teil-Fin-Kernstruktur ausgebildet sein und ferner zwischen der ersten und zweiten Teil-Fin-Kernstruktur. Mit anderen Worten können die Seitenwände und/oder die obere Oberfläche der ersten Teil-Fin-Kernstruktur in dem zweiten Abschnitt 102b der Fin-Struktur 102 und/oder die Seitenwände und/oder die obere Oberfläche der zweiten Teil-Fin-Kernstruktur in dem dritten Abschnitt 102c der Fin-Struktur 102 von der Schicht bedeckt sein.
  • Gemäß einer Ausgestaltung kann die Schicht mittels eines selektiven epitaktischen Wachstumsprozesses (SEG-Prozesses) gebildet werden auf eine ähnliche Weise wie hierin oben beschrieben wurde. Das heißt, eine epitaktische Schicht kann selektiv auf der ersten und zweiten Teil-Fin-Kernstruktur aufgewachsen werden.
  • Zum Beispiel können/kann gemäß einigen Ausgestaltungen die erste Teil-Fin-Kernstruktur und/oder die zweite Teil-Fin-Kernstruktur ein kristallines Material aufweisen oder daraus bestehen, zum Beispiel ein kristallines Halbleitermaterial wie beispielsweise Silizium, und die Schicht kann auf der ersten und/oder zweiten Teil-Fin-Kernstruktur gebildet werden, indem eine epitaktische Schicht (zum Beispiel eine epitaktische Siliziumschicht oder eine epitaktische Silizium-Germanium-(SiGe)-Schicht im Falle einer Silizium-Fin-Kernstruktur) selektiv auf dem kristallinen Material der ersten und/oder zweiten Teil-Fin-Kernstruktur aufgewachsen wird.
  • Anschaulich kann die Fin-Struktur 102 gemäß einer Ausgestaltung (in dem zweiten Abschnitt 102b) eine erste Teil-Fin-Kernstruktur und/oder (in dem dritten Abschnitt 102c) eine zweite Teil-Fin-Kernstruktur aufweisen, wobei die erste und/oder zweite Teil-Fin-Kernstruktur von einer Schicht (zum Beispiel der epitaktisch aufgewachsenen Schicht) bedeckt sind/ist und wobei die Schicht auch zwischen der ersten und zweiten Teil-Fin-Kernstruktur (oder zwischen der ersten Teil-Fin-Kernstruktur und dem zweiten Kontaktbereich 104, falls in der Fin-Struktur 102 keine zweite Teil-Fin-Kernstruktur vorhanden ist) ausgebildet ist und dadurch den Abstand zwischen der ersten und zweiten Teil-Fin-Kernstruktur (oder zwischen der ersten Teil-Fin-Kernstruktur und dem zweiten Kontaktbereich 104) überbrückt.
  • Anschaulich entspricht gemäß dieser Ausgestaltung der Teilbereich der Schicht (beispielsweise der epitaktisch gewachsenen Schicht), welcher den Abstand beziehungsweise Raum zwischen der ersten und zweiten Teil-Fin-Kernstruktur (beziehungsweise zwischen der ersten Teil-Fin-Kernstruktur und dem zweiten Kontaktbereich 104, falls in der Fin-Struktur 102 keine zweite Teil-Fin-Kernstruktur vorhanden ist) überbrückt, dem ersten Abschnitt 102a der Fin-Struktur 102, während die erste Teil-Fin-Kernstruktur und/oder zweite Teil-Fin-Kernstruktur, welche mit der Schicht (zum Beispiel der epitaktisch gewachsenen Schicht) bedeckt sind/ist, dem zweiten Abschnitt 102b und/oder dritten Abschnitt 102c der Fin-Struktur 102 entsprechen/entspricht.
  • Gemäß einigen Ausgestaltungen können/kann der erste Abschnitt 102a und/oder der zweite Abschnitt 102b und/oder der dritte Abschnitt 102c der Fin-Struktur 102 zumindest teilweise silizidiert sein. Zum Beispiel kann gemäß einer Ausgestaltung der erste Abschnitt 102a (anschaulich die Schicht (zum Beispiel die epitaktisch gewachsene Schicht), welche zwischen der ersten und zweiten Teil-Fin-Kernstruktur ausgebildet ist) teilweise silizidiert sein (das heißt teilweise in ein Silizid umgewandelt sein). Alternativ kann der erste Abschnitt 102a vollständig silizidiert sein (das heißt vollständig in ein Silizid umgewandelt sein). Gemäß einer anderen Ausgestaltung kann der Teilbereich der Schicht (zum Beispiel der epitaktisch gewachsenen Schicht), welcher auf der ersten und/oder zweiten Teil-Fin-Kernstruktur ausgebildet ist, ebenfalls teilweise oder vollständig silizidiert sein. Gemäß einer anderen Ausgestaltung können/kann die erste Teil-Fin-Kernstruktur und/oder die zweite Teil-Fin-Kernstruktur teilweise oder vollständig silizidiert sein.
  • Gemäß einer anderen Ausgestaltung können ein oder mehrere elektrische Kontakte auf dem ersten Kontaktbereich 103 und/oder auf dem zweiten Kontaktbereich 104 ausgebildet sein, um den ersten Kontaktbereich 103 und den zweiten Kontaktbereich 104 elektrisch zu kontaktieren.
  • Gemäß einer Ausgestaltung kann die elektrische Vorrichtung 100 als eine elektrische Sicherungs-Vorrichtung (anders ausgedrückt, eine elektrische Fuse-Vorrichtung) eingerichtet sein, zum Beispiel als eine elektrisch programmierbare Sicherung (E-Fuse), wobei der erste Abschnitt 102a der Fin-Struktur 102 einen schmelzbaren Verbindungsbereich der Sicherungs-Vorrichtung aufweisen (oder bilden) kann. Die Sicherung-Vorrichtung (Fuse-Vorrichtung) kann auch als „FinFuse“ bezeichnet werden. Anschaulich weist der schmelzbare Verbindungsbereich der Sicherungs-Vorrichtung eine schmalere Weite und eine niedrigere Höhe auf als die anderen Abschnitte der Fin-Struktur 102, so dass der schmelzbare Verbindungsbereich als Durchbruch- oder Bruchpunkt (anders ausgedrückt, Durchbruch- oder Bruchstelle) der Sicherungs-Vorrichtung dienen kann, falls ein elektrischer Strom ausreichender Stärke durch die Vorrichtung geleitet wird.
  • 2 zeigt ein Verfahren 200 zum Herstellen einer elektrischen Vorrichtung gemäß einem anderen Ausführungsbeispiel.
  • In 220 wird eine Fin-Struktur auf einem Substrat gebildet. Ein erster Abschnitt der Fin-Struktur weist eine erste Weite und eine erste Höhe auf, und ein zweiter Abschnitt der Fin-Struktur weist eine zweite Weite und eine zweite Höhe auf, wobei die erste Weite geringer ist als die zweite Weite und die erste Höhe niedriger ist als die zweite Höhe.
  • Gemäß einer Ausgestaltung wird die Fin-Struktur derart gebildet, dass sie ferner einen dritten Abschnitt aufweist, welcher die zweite Weite und die zweite Höhe aufweist, wobei der zweite und dritte Abschnitt der Fin-Struktur über (via) den ersten Abschnitt der Fin-Struktur elektrisch miteinander verbunden sind.
  • Gemäß einer anderen Ausgestaltung weist das Bilden der Fin-Struktur das Bilden einer ersten Teil-Fin-Kernstruktur und einer zweiten Teil-Fin-Kernstruktur auf dem Substrat auf, wobei die erste und zweite Teil-Fin-Kernstruktur durch eine Lücke voneinander getrennt sind, sowie das Bilden einer Schicht auf der ersten und zweiten Teil-Fin-Kernstruktur, wodurch die Lücke überbrückt wird und eine elektrisch leitende Verbindung zwischen der ersten und zweiten Teil-Fin-Kernstruktur gebildet wird. Jede einzelne der ersten und zweiten Teil-Fin-Kernstruktur kann Seitenwände und eine obere Oberfläche aufweisen, und gemäß einer Ausgestaltung wird die Schicht auf den Seitenwänden und auf der oberen Oberfläche der ersten und zweiten Teil-Fin-Kernstruktur gebildet.
  • Gemäß einer anderen Ausgestaltung weisen die erste Teil-Fin-Kernstruktur und die zweite Teil-Fin-Kernstruktur ein kristallines Material auf oder bestehen aus einem kristallinen Material, und das Bilden der Schicht auf der ersten und zweiten Teil-Fin-Kernstruktur weist das Aufwachsen einer epitaktischen Schicht selektiv auf dem kristallinen Material der ersten und zweiten Teil-Fin-Kernstruktur auf.
  • Gemäß einer anderen Ausgestaltung wird nach der Bildung der Schicht die Schicht zumindest teilweise silizidiert.
  • Gemäß einer anderen Ausgestaltung weist das Bilden der Fin-Struktur das Bilden einer Fin-Kernstruktur auf dem Substrat auf sowie das Bilden einer Schicht auf der Fin-Kernstruktur, wobei die Bildung der Schicht in einem Teilbereich der Fin-Kernstruktur, welcher dem ersten Abschnitt der Fin-Struktur entspricht, blockiert wird.
  • Gemäß einer anderen Ausgestaltung weist die Fin-Kernstruktur ein kristallines Material auf oder ist aus einem kristallinen Material hergestellt, wobei das Bilden der Schicht auf der Fin-Kernstruktur das Aufwachsen einer epitaktischen Schicht selektiv auf dem kristallinen Material der Fin-Kernstruktur aufweist. Mit anderen Worten kann die Schicht mittels eines selektiven epitaktischen Wachstumsprozesses (SEG-Prozesses) gebildet werden.
  • Gemäß einer anderen Ausgestaltung kann das Blockieren der Bildung der selektiv aufgewachsenen epitaktischen Schicht (SEG-Schicht) erreicht werden mittels einer Blockierschicht für das SEG-Wachstum, welche auf der Fin-Kernstruktur gebildet werden kann vor der Bildung der SEG-Schicht. Gemäß einer Ausgestaltung kann die Blockierschicht eine Nitridschicht sein. Gemäß anderen Ausgestaltungen kann die Blockierschicht jedoch andere Materialien aufweisen oder daraus hergestellt sein.
  • Gemäß einer anderen Ausgestaltung können/kann der blockierte (geblockte) Teilbereich der Fin-Kernstruktur und/oder die auf der Fin-Kernstruktur ausgebildete Schicht zumindest teilweise silizidiert werden. Mit anderen Worten können/kann der blockierte Teilbereich der Fin-Kernstruktur und/oder die auf der Fin-Kernstruktur ausgebildete Schicht teilweise oder vollständig silizidiert werden. Ferner kann gemäß einer anderen Ausgestaltung die Fin-Kernstruktur zumindest teilweise silizidiert werden.
  • Gemäß einer anderen Ausgestaltung kann die Blockierschicht (zum Beispiel die Nitridschicht) während der Silizidierung der auf der Fin-Kernstruktur ausgebildeten Schicht als Silizid-Blockierschicht wiederverwendet werden.
  • 3 zeigt ein Verfahren 300 zum Herstellen einer elektrischen Sicherungs-Vorrichtung (anders ausgedrückt, Fuse-Vorrichtung) gemäß einem anderen Ausführungsbeispiel.
  • In 320 werden eine erste Finne und eine zweite Finne auf einem Substrat gebildet, wobei die erste Finne und die zweite Finne voneinander durch eine Lücke getrennt sind.
  • In 340 wird eine epitaktische Schicht auf der ersten Finne und auf der zweiten Finne aufgewachsen, derart, dass ein schmelzbarer Verbindungsbereich in der Lücke zwischen der ersten und zweiten Finne gebildet wird.
  • Anschaulich kann das Wachstum der epitaktischen Schicht auf der ersten und zweiten Finne zum Verschmelzen (anders ausgedrückt, zur Vereinigung) der Finnen führen, derart, dass zwischen den Finnen eine elektrisch leitende Verbindung gebildet wird durch Material der epitaktischen Schicht.
  • Gemäß einer Ausgestaltung können/kann der schmelzbare Verbindungsbereich und/oder die epitaktische Schicht zumindest teilweise silizidiert werden.
  • Gemäß einigen Ausgestaltungen kann der schmelzbare Verbindungsbereich eine kleinere Querschnittsfläche aufweisen als die übrigen Teilbereiche der ersten und zweiten Finne. Zum Beispiel kann der schmelzbare Verbindungsbereich gemäß einer Ausgestaltung eine geringere Weite aufweisen als die übrigen Fin-Teilbereiche. Gemäß einer anderen Ausgestaltung kann der schmelzbare Verbindungsbereich eine niedrigere Höhe aufweisen als die übrigen Fin-Teilbereiche. Gemäß noch einer anderen Ausgestaltung kann der schmelzbare Verbindungsbereich sowohl eine geringere Weite als auch eine niedrigere Höhe als die übrigen Fin-Teilbereiche aufweisen.
  • 4 zeigt ein Verfahren 400 zum Herstellen einer elektrischen Sicherungs-Vorrichtung gemäß einem anderen Ausführungsbeispiel.
  • In 420 wird eine Finne auf einem Substrat gebildet.
  • In 440 wird eine epitaktische Schicht auf der Finne aufgewachsen, wobei das epitaktische Wachstum in einem Teilbereich der Finne blockiert wird, um einen schmelzbaren Verbindungsbereich der Finne zu bilden.
  • Gemäß einer Ausgestaltung werden/wird der schmelzbare Verbindungsbereich und/oder die epitaktische Schicht zumindest teilweise silizidiert.
  • Gemäß einigen Ausgestaltungen kann der schmelzbare Verbindungsbereich eine kleinere Querschnittfläche aufweisen als die übrigen Teilbereiche der Finne. Zum Beispiel kann der schmelzbare Verbindungsbereich gemäß einer Ausgestaltung eine geringere Weite aufweisen als die übrigen Fin-Teilbereiche. Gemäß einer anderen Ausgestaltung kann der schmelzbare Verbindungsbereich eine niedrigere Höhe als die übrigen Fin-Teilbereiche aufweisen. Gemäß noch einer anderen Gestaltung kann der schmelzbare Verbindungsbereich sowohl eine geringere Weite als auch eine niedrigere Höhe aufweisen als die übrigen Fin-Teilbereiche.
  • 5A bis 5C zeigen schematische Ansichten, die drei verschiedene Stadien 520, 540 und 560 eines selektiven epitaktischen Wachstumsprozesses (SEG-Prozesses) darstellen, wie er in einem typischen FinFET-Prozess angewendet werden kann. Es ist gezeigt, dass eine Materialbrücke 505 zwischen einer ersten Finne 501 und einer zweiten Finne 503 mittels des SEG-Prozesses gebildet wird. In diesem Zusammenhang ist anzumerken, dass das facettenartige SEG-Wachstum, wie in 5A bis 5C gezeigt, typisch ist für eine <100>-Kristallorientierung. Falls eine andere Kristallorientierung als Alternative verwendet wird (zum Beispiel eine <110>-Kristallorientierung), ist es möglich, dass ein facettenartiges Wachstum nicht beobachtet wird, wobei ein ähnliches Überbrücken der Finnen aber immer noch möglich ist.
  • 6A, 6B und 7A bis 7D zeigen verschiedene Ansichten, welche ein Verfahren zum Herstellen einer elektrischen Vorrichtung gemäß einem anderen Ausführungsbeispiel veranschaulichen. Gemäß diesem Ausführungsbeispiel wird eine elektrische Sicherungs-Vorrichtung (bzw. E-Fuse) bereitgestellt, welche zum Beispiel in FinFET-Technologien oder SOI-Technologien verwendet werden kann.
  • 6A und 6B zeigen, dass eine erste Teil-Fin-Kernstruktur 651 und eine zweite Teil-Fin-Kernstruktur 652 auf einem Substrat 601 gebildet werden, welches gemäß dem gezeigten Ausführungsbeispiel ein Silizium-auf-Isolator (SOI)-Substrat ist. Gemäß anderen Ausgestaltungen können andere Substrate wie zum Beispiel Silizium-Bulk-Substrate verwendet werden. Das SOI-Substrat 601 kann eine vergrabene Oxidschicht (BOX-Schicht) aufweisen, und die erste Teil-Fin-Kernstruktur 651 und die zweite Teil-Fin-Kernstruktur 652 können auf der vergrabenen Oxidschicht des Substrats 601 gebildet werden.
  • Die erste Teil-Fin-Kernstruktur 651 und die zweite Teil-Fin-Kernstruktur 652 werden so gebildet, dass sie durch eine Lücke 653 voneinander getrennt sind. Der (kürzeste) Abstand „g“ zwischen den beiden Teil-Fin-Kernstrukturen 651 und 652 (mit anderen Worten, die Abmessung „g“ der Lücke 653) wird durch den Doppelpfeil 607 angedeutet. Gemäß einer Ausgestaltung kann die Lücke „g“ ungefähr weniger als zweimal die Dicke einer auf der ersten Teil-Fin-Kernstruktur 651 und zweiten Teil-Fin-Kernstruktur 652 zu bildenden Schicht (siehe 7A) sein.
  • 6A ist eine Querschnittansicht parallel zur Oberfläche (mit anderen Worten, eine Layout-Zeichnung), während 6B ein Querschnitt in Längsrichtung entlang der in 6A gezeigten Linie B-B' ist. Es ist anzumerken, dass gemäß dem in 6A und 6B gezeigten Ausführungsbeispiel die erste Teil-Fin-Kernstruktur 651 und die zweite Teil-Fin-Kernstruktur 652 so auf dem Substrat 601 angeordnet sind, dass sie eine gemeinsame Längsachse haben, welche mit der Querschnittlinie B-B' übereinstimmt. Gemäß einer anderen Ausgestaltung kann die zweite Teil-Fin-Kernstruktur 652 bezüglich der ersten Teil-Fin-Kernstruktur 651 (oder umgekehrt) um einen Winkel φ (zum Beispiel 0 < φ ≤ 180°) gedreht sein (um eine Drehachse, die senkrecht zu der Substratoberfläche ist).
  • Gemäß dem gezeigten Ausführungsbeispiel bestehen die erste Teil-Fin-Kernstruktur 651 und die zweite Teil-Fin-Kernstruktur 652 aus Siliziummaterial mit beliebiger Dotierung. Gemäß anderen Ausgestaltungen können die erste und zweite Teil-Fin-Kernstruktur 651, 652 andere kristalline Materialien aufweisen oder daraus hergestellt sein, zum Beispiel andere Halbleitermaterialien wie zum Beispiel Verbindungshalbleitermaterialien (zum Beispiel SiGe, GaAs oder andere Materialien).
  • Ein erster Kontaktbereich 603 ist benachbart zu der ersten Teil-Fin-Kernstruktur 651 ausgebildet und grenzt an diese an, und ein zweiter Kontaktbereich 604 ist benachbart zu der zweiten Teil-Fin-Kernstruktur 652 ausgebildet und grenzt an diese an. Der erste Kontaktbereich 603 und der zweite Kontaktbereich 604 können dazu verwendet werden, die zu bildende elektrische Sicherungs-Vorrichtung elektrisch zu kontaktieren. Gemäß dem gezeigten Ausführungsbeispiel bestehen der erste und zweite Kontaktbereich 603, 604 ebenfalls aus Silizium, wobei jedoch gemäß anderen Ausgestaltungen der erste und zweite Kontaktbereich 603, 604 andere kristalline Materialien aufweisen können oder daraus hergestellt sein können, zum Beispiel andere Halbleitermaterialien. Gemäß einer Ausgestaltung können der erste Kontaktbereich 603 und der zweite Kontaktbereich 604 dasselbe/dieselben Material/ien aufweisen oder aus demselben/denselben Material/ien hergestellt sein wie die erste und zweite Teil-Fin-Kernstruktur 651, 652.
  • Anschaulich zeigen 6A und 6B das Bilden von zwei getrennten Siliziumformen (silicon shapes) auf dem Substrat 601, i.e. einer ersten Siliziumform, welche die erste Teil-Fin-Kernstruktur 651 und den ersten Kontaktbereich 603 aufweist, sowie einer zweiten Siliziumform, welche die zweite Teil-Fin-Kernstruktur 652 und den zweiten Kontaktbereich 604 aufweist, wobei jede einzelne der ersten und zweiten Siliziumform einen finnen-artigen (anders ausgedrückt, steg-artigen) Ausläufer aufweist (i.e. die erste Teil-Fin-Kernstruktur 651 beziehungsweise die zweite Teil-Fin-Kernstruktur 652), wobei die Ausläufer zueinander benachbart sind. Die erste Teil-Fin-Kernstruktur 651 und die zweite Teil-Fin-Kernstruktur 652 können dazu verwendet werden, einen aktiven Fin-Bereich der elektrischen Sicherungs-Vorrichtung zu bilden, wie hierin unten beschrieben wird.
  • Die erste und zweite Siliziumform können zum Beispiel unter Verwendung einer Standard-FinFET-Prozesstechnologie oder Standard-SOI-Prozesstechnologie gebildet werden. Zum Beispiel kann gemäß einer Ausgestaltung ein SOI-Wafer-Material (aufweisend eine auf oder über einer vergrabenen Oxidschicht (BOX-Schicht) angeordnete Siliziumschicht) verwendet werden. Die Siliziumschicht kann strukturiert werden, zum Beispiel unter Verwendung von Standard-Lithographie-Prozessen (unter Verwendung von beispielsweise einer Fotomaske) und Ätzprozessen, derart, dass die benachbarten Siliziumbereiche, mit anderen Worten die Finnen-Bereiche (i.e. die erste Teil-Fin-Kernstruktur 651 und die zweite Teil-Fin-Kernstruktur 652) und der erste und zweite Kontaktbereich 603, 604 auf dem Substrat 601 (zum Beispiel auf der vergrabenen Oxidschicht des SOI-Substrats) gebildet werden gemäß der Layout-Zeichnung in 6A. Gemäß anderen Ausgestaltungen können die erste und zweite Siliziumform unter Verwendung einer Silizium-Bulk-Technologie gebildet werden. Zum Beispiel kann gemäß einer Ausgestaltung ein Silizium-Bulk-Wafer verwendet werden, und eine Siliziumschicht nahe der Oberfläche des Silizium-Bulk-Wafers kann auf eine ähnliche Weise strukturiert werden wie die Siliziumschicht des SOI-Wafers, wie oben beschrieben.
  • 7A bis 7D zeigen, dass eine Schicht 754 auf der ersten Teil-Fin-Kernstruktur 651 und auf der zweiten Teil-Fin-Kernstruktur 652 gebildet wird, wodurch die Lücke 653 überbrückt wird und eine elektrisch leitende Verbindung zwischen der ersten Teil-Fin-Kernstruktur 651 und der zweiten Teil-Fin-Kernstruktur 652 gebildet wird. 7A ist eine oberflächenparallele Querschnittansicht der resultierenden Struktur 700, während 7B ein Querschnitt in Längsrichtung entlang der in 7A gezeigten Linie C-C' ist, 7C ein transversaler Querschnitt entlang der in 7A gezeigten Linie D-D' ist und 7D ein transversaler Querschnitt entlang der in 7A gezeigten Linie E-E' ist.
  • Gemäß dem gezeigten Ausführungsbeispiel ist die Schicht 754 eine Siliziumschicht, die mittels eines selektiven epitaktischen Wachstumsprozesses (SEG-Prozesses) gebildet wird. Mit anderen Worten ist die Schicht 754 eine epitaktische Siliziumschicht, die selektiv auf dem kristallinen Siliziummaterial der ersten und zweiten Teil-Fin-Kernstruktur 651, 652 aufgewachsen wird. Anschaulich dient das Siliziummaterial der ersten Teil-Fin-Kernstruktur 651 und der zweiten Teil-Fin-Kernstruktur 652 als Keimsilizium für das SEG-Wachstum der Siliziumschicht 754.
  • Gemäß anderen Ausgestaltungen, zum Beispiel für den Fall, dass die erste Teil-Fin-Kernstruktur 651 und die zweite Teil-Fin-Kernstruktur 652 andere kristalline Materialien aufweisen oder daraus hergestellt sind, kann auch die Schicht 754 andere kristalline Materialien aufweisen oder daraus hergestellt sein. Allgemein kann die Schicht 754 aufweisen oder hergestellt sein aus jedem beliebigen Material oder Materialien, welches/welche auf dem Material oder den Materialien der ersten und zweiten Teil-Fin-Kernstruktur 651, 652 epitaktisch aufgewachsen werden kann/können, wobei das Material der Teil-Fin-Kernstrukturen 651, 652 als Keimmaterial für das SEG-Wachstum der Schicht 754 dienen kann.
  • Anschaulich werden durch Anwenden eines selektiven epitaktischen Wachstums die zwei benachbarten finnen-artigen Ausläufer (i.e., die erste Teil-Fin-Kernstruktur 651 und die zweite Teil-Fin-Kernstruktur 652), welche zunächst durch die Lücke 653 getrennt waren, miteinander verschmolzen durch die epitaktische Schicht 754, welche selektiv auf dem kristallinen Material (zum Beispiel dem Silizium-Material) der ersten und zweiten Teil-Fin-Kernstruktur 651, 652 aufwächst. Die epitaktische Siliziumschicht 754 wächst zwischen den beiden benachbarten Teil-Fin-Kernstrukturen 651, 652 und bildet eine schmale Verbindung oder Brücke zwischen den vormals benachbarten Bereichen (zum Beispiel auf ähnliche Weise, wie im Zusammenhang mit 5A bis 5C dargestellt wurde). Ferner wächst die Siliziumschicht 754 auf allen freiliegenden Siliziumoberflächen (das heißt zum Beispiel auch auf den Seitenwänden und der oberen Oberfläche der ersten Teil-Fin-Kernstruktur 651 und zweiten Teil-Fin-Kernstruktur 652, sowie auf den Seitenwänden und der oberen Oberfläche des ersten Kontaktbereichs 603 und zweiten Kontaktbereichs 604), wodurch die Dicke und die Höhe der Siliziumformen vergrößert wird. Die in 7D gezeigte Querschnittsansicht ermöglicht einen Einblick in die Zusammensetzung des Fin-Bereichs der ersten Siliziumform (welche die erste Teil-Fin-Kernstruktur 651 aufweist) nach der Bildung der SEG-Schicht 754 auf der ersten Teil-Fin-Kernstruktur 651.
  • Die Dicke tSEG der epitaktischen Schicht 754 wird durch die Pfeile 708 in 7A angedeutet. Gemäß einer Ausgestaltung kann tSEG im Bereich von ungefähr 50 nm bis ungefähr 100 nm liegen, wobei jedoch gemäß anderen Ausgestaltungen tSEG einen anderen Wert haben kann. Im Allgemeinen kann die Schicht 754 mit einer solchen Dicke aufgewachsen werden, dass sie die Lücke 653 zwischen der ersten Teil-Fin-Kernstruktur 651 und der zweiten Teil-Fin-Kernstruktur 652 schließt, oder alternativ kann die Lücke 653 eine Abmessung haben, die ungefähr weniger als zweimal der Dicke der epitaktischen Schicht 754 beträgt (i.e., g < 2×tSEG), wie oben beschrieben.
  • Anschaulich zeigen 7A bis 7D eine elektrische Sicherungs-Vorrichtung 700 gemäß einem Ausführungsbeispiel.
  • Die elektrische Sicherungs-Vorrichtung 700 weist eine Fin-Struktur 702 auf. Die Fin-Struktur 702 weist einen ersten Abschnitt 702a auf (definiert durch den Teilbereich der Schicht 754, der zwischen der ersten und zweiten Teil-Fin-Kernstruktur 651, 652 ausgebildet ist), welcher eine erste Weite und eine erste Höhe hat, sowie einen zweiten Abschnitt 702b (definiert durch die erste Teil-Fin-Kernstruktur 651 und den Teilbereich der Schicht 754, welcher auf der ersten Teil-Fin-Kernstruktur 651 ausgebildet ist), welcher eine zweite Weite und eine zweite Höhe hat. Wie aus 7A bis 7D ersichtlich ist, ist die erste Weite (i.e., die Weite des ersten Abschnitts 702a der Fin-Struktur 702) kleiner beziehungsweise geringer als die zweite Weite (i.e., die Weite des zweiten Abschnitts 702b der Fin-Struktur 702), und die erste Höhe (i.e., die Höhe des ersten Abschnitts 702a) ist niedriger als die zweite Höhe (i.e., die Höhe des zweiten Abschnitts 702b). Die Fin-Struktur 702 weist ferner einen dritten Abschnitt 702c auf (definiert durch die zweite Teil-Fin-Kernstruktur 652 und den Teilbereich der Schicht 754, welcher auf der zweiten Teil-Fin-Kernstruktur 652 ausgebildet ist), welcher ungefähr dieselbe Weite und Höhe hat wie der zweite Abschnitt 702b. Der zweite Abschnitt 702b und der dritte Abschnitt 702c der Fin-Struktur 702 sind über (via) den zwischen dem zweiten und dritten Abschnitt 702b, 702c angeordneten ersten Abschnitt 702a elektrisch miteinander verbunden.
  • Anschaulich weist der erste Abschnitt 702a der Fin-Struktur 702 auf (oder definiert) einen schmelzbaren Verbindungsbereich 712 der elektrischen Sicherungs-Vorrichtung 700, welcher in der Mitte (anders ausgedrückt, im Zentrum) der Fin-Struktur 702 angeordnet ist. Der schmelzbare Verbindungsbereich 712 wird durch das SEG-Silizium 754 gebildet und hat eine niedrigere Höhe und eine schmalere Weite verglichen mit den anderen Teilbereichen der Fin-Struktur 702 (i.e., dem zweiten Abschnitt 702b und dem dritten Abschnitt 702c), wie ersichtlich ist aus 7C, welche einen transversalen Querschnitt durch den schmelzbaren Verbindungsbereich 712 in dem ersten Abschnitt 702a der Fin-Struktur 702 zeigt, sowie aus 7D, welche einen transversalen Querschnitt durch den zweiten Abschnitt 702b der Fin-Struktur 702 zeigt, und auch verglichen mit den Kontakt-Bereichen 603, 604.
  • Obwohl die elektrische Sicherungs-Vorrichtung 700 gemäß dem Ausführungsbeispiel so gezeigt ist, dass sie eine symmetrische Fin-Struktur 702 aufweist, bei der der schmelzbare Verbindungsbereich 712 (beziehungsweise erste Abschnitt 702a) sich in der Mitte der Fin-Struktur 702 befindet, ist anzumerken, dass gemäß anderen Ausgestaltungen der schmelzbare Verbindungsbereich 712 (beziehungsweise erste Abschnitt 702a) exzentrisch (anders ausgedrückt, außerhalb der Mitte) angeordnet sein kann. Mit anderen Worten kann die elektrische Sicherungs-Vorrichtung 700 eine asymmetrische Struktur haben. Mit noch anderen Worten ausgedrückt kann die Länge des zweiten Abschnitts 702b von der Länge des dritten Abschnitts 702c verschieden sein.
  • Gemäß einer anderen Ausgestaltung können elektrische Kontakte auf oder über dem ersten Kontaktbereich 603 und zweiten Kontaktbereich 604 gebildet werden, um die elektrische Sicherungs-Vorrichtung 700 elektrisch zu kontaktieren (nicht gezeigt, siehe zum Beispiel 9B). Die Kontakte können zum Beispiel unter Verwendung von Standardprozessen gebildet werden.
  • In 7A bis 7C ist der schmelzbare Verbindungsbereich 712 so gezeigt, dass er sowohl eine geringere Weite als auch eine niedrigere Höhe aufweist als die anderen Teilbereiche (i.e., der zweite und dritte Abschnitt 702b, 702c) der Fin-Struktur 702. Gemäß anderen Ausgestaltungen ist es jedoch möglich, dass der schmelzbare Verbindungsbereich 712 nur eine geringere Weite oder eine niedrigere Höhe hat als die anderen Teilbereiche der Fin-Struktur 702. Gemäß einigen Ausgestaltungen kann der schmelzbare Verbindungsbereich 712 eine kleinere Querschnittfläche haben als der zweite Abschnitt 702b und/oder der dritte Abschnitt 702c der Fin-Struktur 702.
  • 8A bis 8D zeigen eine elektrische Sicherungs-Vorrichtung 800 gemäß einem anderen Ausführungsbeispiel. 8A ist eine oberflächenparallele Querschnittansicht der Vorrichtung 800, während 8B ein Querschnitt in Längsrichtung entlang der in 8A gezeigten Linie F-F' ist, 8C ein transversaler Querschnitt entlang der in 8A gezeigten Linie G-G' ist und 8D ein transversaler Querschnitt entlang der in 8A gezeigten Linie H-H' ist.
  • Die elektrische Sicherungs-Vorrichtung 800 unterscheidet sich von der elektrischen Sicherungs-Vorrichtung 700 darin, dass die Siliziumschicht 754 nach ihrer Bildung teilweise silizidiert wird. Mit anderen Worten wird die Siliziumschicht 754 teilweise in ein Silizid 855 umgewandelt. Mit noch anderen Worten ausgedrückt wird eine Silizidschicht 855 in oder auf allen freiliegenden Oberflächen der Siliziumschicht 754 gebildet. Mit Hilfe der Silizidierung wird der schmale schmelzbare Verbindungsbereich 712 der Fin-Struktur 702 vollständig silizidiert. Mit anderen Worten wird der schmelzbare Verbindungsbereich 712 vollständig in ein Silizid 855 umgewandelt. Gemäß einer alternativen Ausgestaltung ist es möglich, dass der schmelzbare Verbindungsbereich 712 der Fin-Struktur 702 nur teilweise silizidiert wird. Mit anderen Worten ist es möglich, dass der schmelzbare Verbindungsbereich 712 mit Hilfe der Silizidierung nur teilweise in ein Silizid 855 umgewandelt wird. 8C zeigt einen transversalen Querschnitt durch den schmelzbaren Verbindungsbereich 712 der Fin-Struktur 702 nach der Bildung des Silizids 855. Wie ersichtlich ist, ist der schmelzbare Verbindungsbereich 712 vollständig in ein Silizid 855 umgewandelt (gemäß einer alternativen Ausgestaltung ist es möglich, dass der schmelzbare Verbindungsbereich nur teilweise silizidiert ist). Die in 8D gezeigte Querschnittsansicht ermöglicht einen Einblick in die Zusammensetzung des zweiten Abschnitts 702b der Fin-Struktur 702 nach der teilweisen Silizidierung beziehungsweise Teilsilizidierung der Siliziumschicht 754.
  • Die elektrische Sicherungs-Vorrichtung 800 kann auf ähnliche Weise hergestellt werden, wie oben im Zusammenhang mit der elektrischen Sicherungs-Vorrichtung 700 beschrieben wurde, mit zusätzlicher Teilsilizidierung der Siliziumschicht 754. Gemäß einer Ausgestaltung kann die Silizidierung mit Hilfe eines Standard-Silizidierungsprozesses erreicht werden. Anschaulich kann der schmelzbare Verbindungsbereich 712 der Fin-Struktur 702 mit Hilfe des Silizidierungsprozesses entweder vollständig (wie gezeigt) oder teilweise in ein Silizid 855 umgewandelt werden.
  • 9A bis 9D zeigen eine elektrische Sicherungs-Vorrichtung 900 gemäß einem anderen Ausführungsbeispiel. 9A ist eine oberflächenparallele Querschnittansicht der Vorrichtung 900, während 9B ein Querschnitt in Längsrichtung entlang der in 9A gezeigten Linie J-J' ist, 9C ein transversaler Querschnitt entlang der in 9A gezeigten Linie K-K' ist und 9D ein transversaler Querschnitt entlang der in 9A gezeigten Linie L-L' ist.
  • Die elektrische Sicherungs-Vorrichtung 900 unterscheidet sich von der elektrischen Sicherungs-Vorrichtung 700 darin, dass die Siliziumschicht 754 nach ihrer Bildung vollständig silizidiert wird. Mit anderen Worten wird die Siliziumschicht 754 vollständig in ein Silizid 855 umgewandelt, derart, dass der schmale schmelzbare Verbindungsbereich 712 in dem ersten Abschnitt 702a der Fin-Struktur 702 vollständig in ein Silizid 855 umgewandelt wird. 9C zeigt einen transversalen Querschnitt durch den vollständig silizidierten schmelzbaren Verbindungsbereich 712 der Fin-Struktur 702, und die in 8D gezeigte Querschnittsansicht ermöglicht einen Einblick in die Zusammensetzung des zweiten Abschnitts 702b der Fin-Struktur 702 nach der vollständigen Silizidierung der SEG-Schicht 754.
  • Gemäß dem in 9A bis 9D gezeigten Ausführungsbeispiel werden Teilbereiche der ersten und zweiten Teil-Fin-Kernstruktur 651, 652 sowie Teilbereiche des ersten und zweiten Kontaktbereichs 603, 604 ebenfalls in ein Silizid 855 umgewandelt.
  • Die elektrische Sicherungs-Vorrichtung 900 kann auf ähnliche Weise hergestellt werden, wie oben beschrieben wurde im Zusammenhang mit der elektrischen Sicherungs-Vorrichtung 700, mit zusätzlicher vollständiger Silizidierung der Siliziumschicht 754. Gemäß einer Ausgestaltung kann die Silizidierung mit Hilfe eines Standard-Silizidierungsprozesses erreicht werden. Anschaulich wird der schmelzbare Verbindungsbereich 712 mit Hilfe des Silizidierungsprozesses vollständig silizidiert.
  • Gemäß einer anderen Ausgestaltung können die erste Teil-Fin-Kernstruktur 651 und die zweite Teil-Fin-Kernstruktur 652 und/oder der erste Kontaktbereich 603 und zweite Kontaktbereich 604 ebenfalls vollständig silizidiert werden, mit anderen Worten, gänzlich in ein Silizid umgewandelt werden (nicht gezeigt).
  • Die elektrische Sicherungs-Vorrichtung 900 weist ferner elektrische Kontakte 934 auf, welche auf oder über dem ersten und zweiten Kontaktbereich 603, 604 ausgebildet sind, um elektrischen Kontakt mit der elektrischen Sicherungs-Vorrichtung 900 herzustellen. Die Kontakte 934 können zum Beispiel unter Verwendung eines Standardprozesses gebildet werden.
  • 10A, 10B und 11A bis 11D zeigen verschiedene Ansichten, welche ein Verfahren zum Herstellen einer elektrischen Vorrichtung gemäß einem anderen Ausführungsbeispiel veranschaulichen. Gemäß diesem Ausführungsbeispiel wird eine elektrische Sicherungs-Vorrichtung (oder E-Fuse) bereitgestellt, welche zum Beispiel in FinFET-Technologien oder SOI-Technologien verwendet werden kann.
  • 10A und 10B zeigen, dass eine Fin-Kernstruktur 1050 auf einem Silizium-auf-Isolator(SOI)-Substrat 1001 gebildet wird. Gemäß anderen Ausgestaltungen können andere Substrate (zum Beispiel Silizium-Bulk-Substrate) verwendet werden. Das SOI-Substrat 1001 kann eine vergrabene Oxidschicht (BOX-Schicht) aufweisen, und die Fin-Kernstruktur 1050 kann auf der vergrabenen Oxidschicht des Substrats 1001 gebildet werden.
  • 10A ist eine oberflächenparallele Querschnittsansicht (mit anderen Worten, eine Layout-Zeichnung), während 10B ein Längsquerschnitt entlang der in 10A gezeigten Linie M-M' ist.
  • Gemäß dem gezeigten Ausführungsbeispiel besteht die Kernstruktur 1050 aus Siliziummaterial mit beliebiger Dotierung. Gemäß anderen Ausgestaltungen kann die Fin-Kernstruktur 1050 andere kristalline Materialien aufweisen oder daraus hergestellt sein, zum Beispiel andere Halbleitermaterialien wie zum Beispiel Verbindungshalbleitermaterialien (zum Beispiel SiGe, GaAs oder andere Materialien).
  • Ein erster Kontaktbereich 1003 ist benachbart zu einem Ende der Fin-Kernstruktur 1050 ausgebildet und grenzt an dieses an, und ein zweiter Kontaktbereich 1004 ist benachbart zu einem entgegengesetzten Ende der Fin-Kernstruktur 1050 ausgebildet und grenzt an dieses an. Der erste Kontaktbereich 1003 und der zweite Kontaktbereich 1004 können dazu verwendet werden, die zu bildende elektrische Sicherungs-Vorrichtung elektrisch zu kontaktieren. Gemäß dem gezeigten Ausführungsbeispiel bestehen der erste und zweite Kontaktbereich 1003, 1004 ebenfalls aus Silizium, wobei jedoch gemäß anderen Ausgestaltungen der erste und zweite Kontaktbereich 1003, 1004 andere kristalline Materialien aufweisen können oder daraus hergestellt sein können, zum Beispiel andere Halbleitermaterialien. Gemäß einer Ausgestaltung können der erste und zweite Kontaktbereich 1003, 1004 dasselbe Material oder dieselben Materialien wie die Fin-Kernstruktur 1050 aufweisen oder daraus hergestellt sein.
  • Anschaulich zeigen 10A und 10B die Bildung einer einzelnen Siliziumform (silicon shape) auf dem Substrat 1001, welche die Fin-Kernstruktur 1050 und den ersten und zweiten Kontaktbereich 1003, 1004 aufweist. Anschaulich wird gemäß diesem Ausführungsbeispiel der primäre aktive Fin-Bereich der elektrischen Sicherungs-Vorrichtung als ein Stück gebildet im Gegensatz zu den hierin oben im Zusammenhang mit 6A bis 9D beschriebenen Ausführungsbeispielen.
  • Die einzelne Siliziumform kann zum Beispiel unter Verwendung einer Standard-FinFET- oder Standard-SOI-Prozesstechnologie gebildet werden. Zum Beispiel kann gemäß einer Ausgestaltung ein SOI-Wafermaterial (aufweisend eine auf oder über einer vergrabenen Oxidschicht (BOX-Schicht) angeordnete Siliziumschicht) verwendet werden. Die Siliziumschicht kann beispielsweise unter Verwendung von Standard-Lithografieprozessen (unter Verwendung von beispielsweise einer Fotomaske) und Ätzprozessen strukturiert werden, derart, dass der Fin-Bereich (i.e., die Fin-Kernstruktur 1050) sowie der erste und zweite Kontaktbereich 1003, 1004 auf dem Substrat 1001 (zum Beispiel auf der vergrabenen Oxidschicht des SOI-Substrats) gebildet werden gemäß der Layout-Zeichnung aus 10A.
  • 11A bis 11D zeigen, dass eine Schicht 1154 auf der Fin-Kernstruktur 1050 gebildet wird, wobei die Bildung der Schicht 1154 in einem Teilbereich der Fin-Kernstruktur blockiert (anders ausgedrückt, geblockt) wird. 11A ist eine oberflächenparallele Querschnittsansicht der resultierenden Struktur 1100, während 11B ein Längsquerschnitt entlang der in 11A gezeigten Linie N-N' ist, 11C ein transversaler Querschnitt entlang der in 11A gezeigten Linie O-O' ist und 11D ein transversaler Querschnitt entlang der in 11A gezeigten Linie P-P' ist.
  • Die Schicht 1154 ist eine Siliziumschicht, die auf der Fin-Kernstruktur 1050 (und auch auf dem ersten Kontaktbereich 1003 und dem zweiten Kontaktbereich 1004) gebildet wird unter Verwendung eines selektiven epitaktischen Wachstumsprozesses (SEG-Prozesses), wie hierin oben beschrieben wurde, wobei das Siliziummaterial der Fin-Kernstruktur 1050 sowie des ersten und zweiten Kontaktbereichs 1003, 1004 als Keimsilizium für den SEG-Prozess dient. Gemäß anderen Ausgestaltungen, zum Beispiel für den Fall, dass die Fin-Kernstruktur 1050 und/oder der erste und zweite Kontaktbereich 1003, 1004 andere (kristalline) Materialien aufweisen oder daraus hergestellt sind, kann auch die Schicht 1054 andere Materialien aufweisen oder daraus hergestellt sein. Zum Beispiel kann die Schicht 1154 aufweisen oder hergestellt sein aus jedem beliebigen Material oder Materialien, das/die epitaktisch auf dem Material der Fin-Kernstruktur 1050 und/oder der Kontaktbereiche 1003, 1004 aufgewachsen werden kann/können.
  • Wie gezeigt, wird die Bildung beziehungsweise das Wachstum der epitaktischen Siliziumschicht 1154 in einem mittleren Teilbereich (anders ausgedrückt, einem zentralen Teilbereich) der Fin-Kernstruktur 1050 blockiert. Gemäß anderen Ausgestaltungen kann die Bildung der Siliziumschicht 1154 in einem Teilbereich der Fin-Kernstruktur 1050, welcher sich außerhalb des Zentrums befindet, blockiert werden.
  • Gemäß dem gezeigten Ausführungsbeispiel wird das Blockieren erreicht mit Hilfe einer Blockierschicht 1160, die auf einem Teilbereich der Seitenwände und der oberen Oberfläche der Fin-Kernstruktur 1050 gebildet wird. Gemäß einer Ausgestaltung kann die Blockierschicht 1160 eine Nitridschicht sein. Gemäß anderen Ausgestaltungen kann die Blockierschicht 1160 jedoch andere Materialien aufweisen oder daraus hergestellt sein.
  • Anschaulich wird mit Hilfe der Blockierschicht 1160 das Wachstum des SEG-Siliziums lokal in einem zentralen oder mittleren Teilbereich der Fin-Kernstruktur 1050 blockiert. Mit anderen Worten ermöglicht die SEG-Blockierschicht 1160 das SEG-Wachstum nur auf oder über jenen freiliegenden Siliziumoberflächen, die nicht durch das Blockiermaterial (zum Beispiel Nitridmaterial) bedeckt sind. Die Blockierschicht 1160 hat eine Abmessung „m“ (angedeutet durch den Doppelpfeil 1109 in 11A und 11B) in der Richtung parallel zur Längsachse der Fin-Kernstruktur 1050.
  • Anschaulich wächst durch Anwenden eines selektiven epitaktischen Wachstums die Siliziumschicht 1154 auf allen nicht bedeckten beziehungsweise freiliegenden Teilbereichen der Fin-Kernstruktur 1050 (zum Beispiel auf allen nicht bedeckten Teilbereichen der Seitenwände und der oberen Oberfläche der Fin-Kernstruktur 1050), derart, dass die Dicke und Höhe dieser nicht bedeckten Teilbereiche der Fin-Kernstruktur 1050 vergrößert werden. Ferner wächst die Siliziumschicht 1154 auf allen freiliegenden Siliziumoberflächen des ersten Kontaktbereichs 1003 und zweiten Kontaktbereichs 1004.
  • Nach der Bildung der Schicht 1154 kann die SEG-Blockierschicht 1160 entfernt werden, wie in 12A bis 12D gezeigt ist. Alternativ kann die SEG-Blockierschicht 1160 behalten werden und kann in einem nachfolgenden Silizidierungsprozess als Silizid-Blockierschicht dienen, wie hierin unten beschrieben wird.
  • Anschaulich zeigen 12A bis 12D eine elektrische Sicherungs-Vorrichtung 1200 gemäß einem Ausführungsbeispiel, wobei 12A eine oberflächenparallele Querschnittansicht der Vorrichtung 1200 ist, während 12B ein Längsquerschnitt entlang der in 12A gezeigten Linie Q-Q' ist, 12C ein transversaler Querschnitt entlang der in 12A gezeigten Linie R-R' ist und 12D ein transversaler Querschnitt entlang der in 12A gezeigten Linie S-S' ist.
  • Die elektrische Sicherungs-Vorrichtung 1200 weist eine Fin-Struktur 1202 auf. Die Fin-Struktur 1202 weist einen ersten Abschnitt 1200a auf (definiert durch den mittleren Teilbereich der Fin-Kernstruktur 1050, in dem das SEG-Wachstum blockiert wurde, und der daher nicht durch die Siliziumschicht 1154 bedeckt ist), welcher eine erste Weite und eine erste Höhe aufweist, sowie eine zweiten Abschnitt 1202b (definiert durch einen ersten Teilbereich der Fin-Kernstruktur 1050, welcher durch die Siliziumschicht 1154 bedeckt ist), welcher eine zweite Weite und eine zweite Höhe aufweist. Wie aus 12A bis 12D ersichtlich ist, ist die erste Weite (i.e., die Weite des ersten Abschnitts 1202a der Fin-Struktur 1202) geringer als die zweite Weite (i.e., die Weite des zweiten Abschnitts 1202b der Fin-Struktur 1202), und die erste Höhe (i.e., die Höhe des ersten Abschnitts 1202a) ist niedriger als die zweite Höhe (i.e., die Höhe des zweiten Abschnitts 1202b). Die Fin-Struktur 1202 weist ferner einen dritten Abschnitt 1202c auf (definiert durch einen zweiten Teilbereich der Fin-Kernstruktur 1050, welcher durch die Siliziumschicht 1154 bedeckt ist), welcher ungefähr dieselbe Weite und Höhe aufweist wie der zweite Abschnitt 1202b. Der zweite Abschnitt 1202b und der dritte Abschnitt 1202c der Fin-Struktur 1202 werden elektrisch miteinander verbunden über (via) den ersten Abschnitt 1202a, welcher zwischen dem zweiten und dritten Abschnitt 1202b, 1202c angeordnet ist.
  • Anschaulich weist der erste Abschnitt 1202a der Fin-Struktur 1202 auf (oder definiert) einen schmelzbaren Verbindungsbereich 1212 der elektrischen Sicherungs-Vorrichtung 1200, welcher in der Mitte der Fin-Struktur 1202 angeordnet ist. Der schmelzbare Verbindungsbereich 1212 wird gebildet, indem das SEG-Wachstum in dem mittleren Teilbereich der Fin-Kernstruktur 1050 blockiert wird, derart, dass verhindert wird, dass die Siliziumschicht 1154 in diesen mittleren Teilbereich aufwächst. Dadurch weist der schmelzbare Verbindungsbereich 1212 (beziehungsweise Abschnitt 1202a) der Fin-Struktur 1202 eine niedrigere Höhe sowie eine schmalere Weite auf verglichen mit den anderen Teilbereichen der Fin-Struktur 1202 (i.e., dem zweiten Abschnitt 1202b und dem dritten Abschnitt 1202c), wie aus 12C und 12D ersichtlich ist, welche transversale Querschnitte durch den schmelzbaren Verbindungsbereich 1212 beziehungsweise den zweiten Abschnitt 1202b der Fin-Struktur 1202 zeigen.
  • Obwohl die elektrische Sicherungs-Vorrichtung 1200 gemäß dem Ausführungsbeispiel so gezeigt ist, dass sie eine symmetrische Fin-Struktur 1202 mit einem zentrierten schmelzbaren Verbindungsbereich 1212 aufweist, ist anzumerken, dass gemäß anderen Ausgestaltungen der schmelzbare Verbindungsbereich 1212 beziehungsweise der erste Abschnitt 1202a) exzentrisch (anders ausgedrückt, außerhalb der Mitte) angeordnet sein kann. Mit anderen Worten kann die elektrische Sicherungs-Vorrichtung 1200 eine asymmetrische Struktur haben.
  • Gemäß einer anderen Ausgestaltung können elektrische Kontakte auf oder über dem ersten Kontaktbereich 1003 und dem zweiten Kontaktbereich 1004 gebildet werden, um die elektrische Sicherungs-Vorrichtung 1200 elektrisch zu kontaktieren (nicht gezeigt, siehe 13B). Die Kontakte können zum Beispiel unter Verwendung von Standardprozessen gebildet werden.
  • In 12A bis 12C ist der schmelzbare Verbindungsbereich 1212 so gezeigt, dass er sowohl eine geringere Weite als auch eine niedrigere Höhe aufweist als die anderen Teilbereiche (i.e., als der zweite und dritte Abschnitt 1202b, 1202c) der Fin-Struktur 1202. Gemäß anderen Ausgestaltungen ist es jedoch möglich, dass der schmelzbare Verbindungsbereich 1212 nur eine geringere Weite oder eine niedrigere Höhe aufweist als die anderen Teilbereiche der Fin-Struktur 1202. Dies kann gemäß einer Ausgestaltung zum Beispiel dadurch erreicht werden, dass eine geeignete Blockierschicht oder Blockiermaske beim Blockieren des SEG-Wachstums verwendet wird. Gemäß einigen Ausgestaltungen kann der schmelzbare Verbindungsbereich 1212 eine kleinere Querschnittfläche haben als der zweite Abschnitt 1202b und/oder der dritte Abschnitt 1202c der Fin-Struktur 1202.
  • 13A bis 13D zeigen eine elektrische Sicherungsvorrichtung 1300 gemäß einem anderen Ausführungsbeispiel. 13A ist eine oberflächenparallele Querschnittsansicht der Vorrichtung 1300, während 13B ein Längsquerschnitt entlang der in 13A gezeigten Linie T-T' ist, 13C ein transversaler Querschnitt entlang der in 13A gezeigten Linie U-U' ist und 13D ein transversaler Querschnitt entlang der in 13A gezeigten Linie V-V' ist.
  • Die elektrische Sicherungsvorrichtung 1300 unterscheidet sich von der elektrischen Sicherungs-Vorrichtung 1200 darin, dass die Siliziumschicht 1154 nach ihrer Bildung teilweise silizidiert wird. Mit anderen Worten wird eine Silizidschicht 1355 in beziehungsweise auf allen freiliegenden Oberflächen der Siliziumschicht 1154 gebildet. Mit Hilfe der Silizidierung wird der schmale schmelzbare Verbindungsbereich 1212 in dem ersten Abschnitt 1202a der Fin-Struktur 1202 vollständig silizidiert. Mit anderen Worten wird der schmelzbare Verbindungsbereich 1212 vollständig in ein Silizid 1355 umgewandelt. Gemäß einer alternativen Ausgestaltung ist es möglich, dass der schmelzbare Verbindungsbereich 1212 nur teilweise silizidiert wird. Mit anderen Worten ist es möglich, dass mit Hilfe der Silizidierung der schmelzbare Verbindungsbereich 1212 nur teilweise in ein Silizid 1355 umgewandelt wird.
  • 13C zeigt einen transversalen Querschnitt durch den vollständig silizidierten schmelzbaren Verbindungsbereich 1212, und die in 13D gezeigte Querschnittsansicht ermöglicht einen Einblick in die Zusammensetzung des zweiten Abschnitts 1202b der Fin-Struktur 1202 nach der teilweisen Silizidierung der Siliziumschicht 1154.
  • Die elektrische Sicherungs-Vorrichtung 1300 kann auf ähnliche Weise hergestellt werden, wie oben im Zusammenhang mit der elektrischen Sicherungs-Vorrichtung 1300 beschrieben wurde, mit zusätzlicher teilweiser Silizidierung der Siliziumschicht 1154. Gemäß einer Ausgestaltung kann die Silizidierung mit Hilfe eines Standard-Silizidierungsprozesses erreicht werden. Die Silizidierung kann den schmalen mittleren Teilbereich der Fin-Struktur 1202 entweder vollständig (wie gezeigt) oder teilweise in einen silizidierten schmelzbaren Verbindungsbereich 1212 umwandeln. Die Länge „n“ des schmelzbaren Verbindungsbereichs 1212 (angedeutet durch Pfeile 1310 in 13A) kann bestimmt sein durch die Abmessung „m“ der Blockierschicht 1160 (siehe 11A und 11B), welche maskendefiniert sein kann. Demnach kann die Länge des schmelzbaren Verbindungsbereichs 1212 von Layout-Parametern abhängig sein und somit weniger abhängig von der Prozessierungstechnologie.
  • Gemäß einer anderen Ausgestaltung kann die Siliziumschicht 1154 vollständig silizidiert werden, mit anderen Worten vollständig in ein Silizid umgewandelt werden. Ferner können gemäß anderen Ausgestaltungen auch die SEG-bedeckte Finne sowie die Kontaktbereiche teilweise oder vollständig silizidiert werden. Mit anderen Worten kann die Fin-Kernstruktur 1050 in dem zweiten Abschnitt 1202b und/oder dritten Abschnitt 1202c der Fin-Struktur 1202 teilweise oder vollständig silizidiert werden, und der erste Kontaktbereich 1003 und zweite Kontaktbereich 1004 können ebenfalls teilweise oder vollständig silizidiert werden.
  • Gemäß einer anderen Ausgestaltung kann die Blockierschicht 1160 (zum Beispiel eine Nitridschicht, welche zum SEG-Blockieren verwendet wird) während der Silizidierung optional auf und oben auf der Finne verbleiben, sodass eine Silizidierung des schmelzbaren Verbindungsbereichs verhindert werden kann. Auf diese Weise kann eine elektrische Sicherungs-Vorrichtung mit einem nicht silizidierten schmelzbaren Verbindungsbereich bereitgestellt werden.
  • 14 zeigt ein Verfahren 1400 zum Herstellen einer elektrisch programmierbaren Sicherung (E-Fuse) unter Verwendung von selektivem epitakischen Wachstum (SEG) gemäß einem Ausführungsbeispiel.
  • Wie in 1402 gezeigt, kann ein Silizium-auf-Isolator(SOI)-Wafer-Material bereitgestellt werden. Das SOI-Wafer-Material kann eine dünne Siliziumschicht aufweisen, welche über einer vergrabenen Oxidschicht (BOX-Schicht) angeordnet ist.
  • Ferner kann, wie in 1404 gezeigt, eine Fotomaske verwendet werden, und benachbarte Siliziumbereiche („Finnen-Bereiche“) können gebildet werden gemäß einer vorgegebenen Layout-Zeichnung (zum Beispiel einer der hierin oben gezeigten Layout-Zeichnungen).
  • Ferner können gemäß einer Ausgestaltung, wie in 1406 gezeigt, verschiedene Prozessierungsschritte eines Standard-Prozessflusses (zum Beispiel eines Standard-FinFET-Prozessflusses), zum Beispiel zur Gate-Stapel-Bildung (Gate-Stack-Bildung), Gate-Bildung oder Implantation, verwendet werden.
  • Ferner kann, wie in 1408 gezeigt, ein selektiver epitaktischer Wachstumsprozesss (SEG-Prozess) angewendet werden, um die benachbarten Silizium-Finnen-Bereiche miteinander zu verschmelzen und zu überwachsen.
  • Ferner kann, wie in 1410 gezeigt, der schmelzbare Verbindungsbereich gemäß einer Ausgestaltung silizidiert werden. Ferner können gemäß einer Ausgestaltung die Finnen-Bereiche teilweise oder vollständig silizidiert werden.
  • Ferner können, wie in 1412 gezeigt, gemäß einer Ausgestaltung Kontakte gebildet werden.
  • Im Folgenden werden weitere Merkmale beziehungsweise Eigenschaften sowie potentielle Effekte von beispielhaften Ausgestaltungen beschrieben.
  • FinFET- und SOI-Vorrichtungen (Devices) können hochgradig anfällig sein für Schädigungen durch elektrische Überlastungs(Electrical Overstress (EOS))-Ereignisse oder elektrostatische Entladungs-(Electrostatic Discharge (ESD))-Ereignisse. Unter den Gründen hierfür sind sowohl die extrem kleinen geometrischen Strukturen der schmalen Finnen (zum Beispiel Silizium-Finnen) als auch die starke thermische Isolation der Finnen. Gemäß einigen Ausgestaltungen wird diese Eigenschaft verwendet, um elektrisch programmierbare Sicherungs-Vorrichtungen (E-Fuse-Vorrichtungen bzw. E-Fuse-Devices) mit einer verringerten Programmierleistung bereitzustellen.
  • Eine Reduzierung des MOSFET-Source/Drain-Serienwiderstands für eine FinFET-Technologieoptimierung kann erfolgen mittels der Prozessoption des selektiven epitaktischen Wachstums (SEG). Silizium kann mittels Epitaxie auf allen freiliegenden Oberflächen einer vorhandenen Siliziumform (auch bezeichnet als „Keimsilizium“) aufgewachsen werden. Ein derartiges Wachstum des Siliziumquerschnitts ist typischerweise bei regulären MOS-Vorrichtungen für den Finnen-Teilbereich zwischen den Kontakten und dem aktiven Kanal beabsichtigt. Wie hierin beschrieben, wird gemäß einigen Ausgestaltungen das SEG verwendet zur Bildung von Vorrichtungen (Devices), die eine variable Größe des Finnen-Querschnitts aufweisen, und bei denen Lücken im Keimsilizium überbrückt werden. Diese Vorrichtungen können auch als „FinFuse“-Vorrichtungen (FinFuse-Devices) bezeichnet werden. Die Modulation des Siliziumquerschnitts kann dazu verwendet werden, hohe lokale Stromdichten zu erzeugen, die zum Programmieren der E-Fuses verwendet werden können. Gemäß einigen Ausgestaltungen wird ein Stegbereich mit einem schmalen Querschnitt als eine schmelzbare Verbindung zwischen benachbarten Siliziumbereichen verwendet. Gemäß einigen Ausgestaltungen kann die „FinFuse“ teilweise mit Silizid bedeckt sein oder kann vollständig silizidiert sein.
  • Eine elektrische Vorrichtung gemäß einer Ausgestaltung weist eine Fin-Struktur auf, welche einen ersten Abschnitt und einen zweiten Abschnitt aufweist, wobei die Fin-Struktur in dem ersten Abschnitt eine erste Weite und eine erste Höhe hat, wobei die Fin-Struktur in dem zweiten Abschnitt eine zweite Weite und eine zweite Höhe hat und wobei die erste Weite geringer (anders ausgedrückt, kleiner) ist als die zweite Weite und die erste Höhe niedriger ist als die zweite Höhe.
  • Eine elektrische Vorrichtung gemäß einer anderen Ausgestaltung weist eine Fin-Struktur auf, welche einen ersten Abschnitt und einen zweiten Abschnitt aufweist, wobei die Fin-Struktur in dem ersten Abschnitt eine geringere Weite und eine niedrigere Höhe hat als in dem zweiten Abschnitt.
  • Eine elektrische Vorrichtung gemäß einer anderen Ausgestaltung weist eine Fin-Struktur auf, wobei ein erster Abschnitt der Fin-Struktur in zumindest einer ersten Abmessung (Dimension) und einer zweiten Abmessung (Dimension) verschmälert ist bezogen auf einen zweiten Abschnitt der Fin-Struktur, wobei die zweite Abmessung von der ersten Abmessung verschieden ist.
  • Eine elektrische Sicherungs-Vorrichtung gemäß einer Ausgestaltung weist eine Fin-Struktur auf, welche einen ersten Fin-Bereich (anders ausgedrückt, einen ersten Finnen-Bereich) und einen zweiten Fin-Bereich (anders ausgedrückt, einen zweiten Finnen-Bereich) aufweist sowie einen schmelzbaren Verbindungsbereich, welcher den ersten und zweiten Fin-Bereich elektrisch miteinander verbindet, wobei die Fin-Struktur in dem schmelzbaren Verbindungsbereich eine geringere Weite und eine niedrigere Höhe hat als in dem ersten und zweiten Fin-Bereich. Gemäß einer Ausgestaltung weist die Fin-Struktur eine Fin-Kernstruktur auf sowie eine epitaktische Schicht, welche selektiv auf der Fin-Kernstruktur in dem ersten und zweiten Fin-Bereich ausgebildet ist. Gemäß einer anderen Ausgestaltung weist der erste Fin-Bereich eine erste Teil-Fin-Kernstruktur auf, weist der zweite Fin-Bereich eine zweite Teil-Fin-Kernstruktur auf und weist die Fin-Struktur eine epitaktische Schicht auf, welche selektiv auf der ersten und zweiten Teil-Fin-Kernstruktur und in dem schmelzbaren Verbindungsbereich ausgebildet ist, so dass der erste und zweite Fin-Bereich mittels der epitaktischen Schicht elektrisch miteinander verbunden sind.
  • Gemäß einigen Ausgestaltungen werden elektrische Sicherungs-Vorrichtungen (Fuse-Vorrichtungen) oder elektrische Sicherungen beziehungsweise Schmelzsicherungen (E-Fuses) für FinFET-Technologien oder SOI-Technologien bereitgestellt. Gemäß einer Ausgestaltung kann eine E-Fuse gebildet werden durch die Verwendung von selektivem epitaktischen Wachstum (SEG). Elektrische Sicherungs-Vorrichtungen gemäß einigen Ausgestaltungen können eines oder mehrere der folgenden Merkmale aufweisen:
    • eine elektrische Sicherungs-Vorrichtung gemäß einer Ausgestaltung kann hergestellt werden nur unter Verwendung von vorhandenen Prozessschritten ohne die Einführung von zusätzlichen Fotomasken;
    • eine elektrische Sicherungs-Vorrichtung gemäß einer anderen Ausgestaltung kann eine reduzierte Programmierleistung haben verglichen mit herkömmlichen Sicherungs-Vorrichtungen, was durch ihre verringerte geometrische Größe bedingt sein kann;
    • der physikalische Kern eines schmelzbaren Verbindungsbereichs einer elektrischen Sicherungs-Vorrichtung gemäß einer anderen Ausgestaltung kann aufweisen oder bestehen aus selektiv epitaktisch ausgewachsenem Silizium (SEG);
    • gemäß einer anderen Ausgestaltung können die SEG-gebildeten Bereiche zwei benachbarte Siliziumausläufer überbrücken;
    • eine elektrische Sicherungs-Vorrichtung gemäß einer anderen Ausgestaltung kann einen schmelzbaren Verbindungsbereich aufweisen, der sowohl schmaler als auch flacher ist;
    • gemäß einer anderen Ausgestaltung kann der schmelzbare Verbindungsbereich der elektrischen Sicherungs-Vorrichtung, aufgrund seiner Geometrie und Materialzusammensetzung, verwendet werden für einen signifikanten Widerstandsanstieg und/oder einen Durchbruch (Ruptur) für den Fall, dass ein Programmierstrom in die elektrische Sicherungs-Vorrichtung injiziert wird.
  • Gemäß einer Ausgestaltung werden eine programmierbare Sicherungs-Vorrichtung für MuGFET- oder SOI-Technologien und ein Herstellungsverfahren bereitgestellt, welche die nachfolgenden Merkmale aufweisen, wie unten kurz dargestellt wird.
  • Zwei Formen (shapes) aus Silizium („Keimsilizium“ aufweisend) werden so strukturiert, dass sie jeweils einen Fin-Bereich (Finne) und einen Kontaktbereich definieren. Die Finnen sind zueinander benachbart und definieren eine Lücke. Das Keimsilizium wird von SEG-Silizium überwachsen. Als Folge daraus wird die Lücke durch SEG-Silizium geschlossen, sodass ein leitender und schmelzbarer Verbindungsbereich gebildet wird. Der schmelzbare Verbindungsbereich kann schmaler und/oder dünner sein als die Fin-Bereiche und die Kontaktbereiche, um ein Selbsterhitzen (was zum thermischen Durchbruch (thermische Ruptur) führen kann) sowie eine erhöhte Stromdichte (was zur Verarmung an Material führen kann, zum Beispiel durch Elektromigration) in dem Verbindungsbereich zu ermöglichen.
  • Gemäß einer Ausgestaltung kann der schmelzbare Verbindungsbereich Silizium aufweisen oder daraus hergestellt sein.
  • Gemäß einer anderen Ausgestaltung kann der schmelzbare Verbindungsbereich aufweisen oder hergestellt sein aus einem Silizidmaterial, welches einen niedrigeren thermischen Degradierungspunkt haben kann verglichen mit Silizium. Ein anderer Effekt eines silizidierten schmelzbaren Verbindungsbereichs kann darin bestehen, dass Elektromigration als Schmelzmechanismus bzw. Durchbrennmechanismus unterstützt werden kann.
  • Gemäß einigen Ausgestaltungen kann das Bilden des schmalen und/oder flachen schmelzbaren Verbindungsbereichs realisiert werden mit Hilfe von teilweise silizidiertem SEG-Silizium oder vollständig silizidiertem SEG-Silizium.
  • Gemäß einigen Ausgestaltungen können die verbindenden Fin-Bereiche ebenfalls silizidiert werden. Ein Effekt von silizidierten verbindenden Fin-Bereichen kann in einem niederohmigen Verhalten bestehen.
  • Gemäß einer anderen Ausgestaltung wird eine einzelne Form (oder Stück) aus Silizium („Keimsilizium“ aufweisend) so strukturiert, dass sie/es einen einzelnen Fin-Bereich (Finne) definiert. Das Keimsilizium wird von SEG-Silizium überwachsen, wobei das SEG-Wachstum auf der Finne lokal verhindert (mit anderen Worten blockiert) wird durch Anwendung von lokalem SEG-Blockieren (zum Beispiel, unter Verwendung einer Blockierschicht). Mit Hilfe des SEG-Wachstums werden jene Bereiche der Finne, die nicht blockiert werden, in ihrer Dicke und Höhe vergrößert, während die Dicke und/oder Höhe des blockierten Bereichs der Finne näherungsweise unverändert bleibt. Folglich ist es möglich, dass der blockierte Bereich der Finne schmaler und/oder flacher ist als die Bereiche der Finne, welche mit SEG-Silizium bedeckt sind, sodass der blockierte Bereich einen schmelzbaren Verbindungsbereich definieren kann. Gemäß einigen Ausgestaltungen kann das SEG-Wachstum gefolgt werden von einer teilweisen oder vollständigen Silizidierung des Verbindungsbereichs und/oder der SEG-Siliziumschicht.
  • Gemäß einigen Ausgestaltungen kann das verwendete SEG-Silizium ein Standardbestandteil von fortschrittlichen FinFET-Technologien sein. Gemäß einer Ausgestaltung kann die Dicke tSEG der SEG-Schicht im Bereich von ungefähr 50 nm bis ungefähr 100 nm liegen, wobei jedoch gemäß anderen Ausgestaltungen die SEG-Schicht eine andere Dicke aufweisen kann.
  • Gemäß einer anderen Ausgestaltung kann die Lücke „g“ (oder, mit anderen Worten, der kürzeste Abstand) zwischen den durch Keimsilizium gebildeten Finnen weniger als ungefähr zweimal der Dicke tSEG der SEG-Schicht betragen (i.e., g < 2×tSEG), um ein zuverlässiges Schließen der Lücke zu ermöglichen.
  • Gemäß einer Ausgestaltung wird eine elektrische Vorrichtung (zum Beispiel eine elektrische Sicherungs-Vorrichtung beziehungsweise Fuse-Vorrichtung) mit einer Fin-Struktur bereitgestellt, wobei ein Teilbereich der Fin-Struktur (zum Beispiel ein Teilbereich eines Fin-Bereichs der Fin-Struktur, zum Beispiel ein Teilbereich eines aktiven Fin-Bereichs) sowohl schmaler in der Weite als auch niedriger in der Höhe ist als die anderen Teilbereiche der Fin-Struktur. Der Teilbereich mit der schmaleren Weite und der niedrigeren Höhe kann eine vorbestimmte Bruchstelle oder Durchbruchstelle der Vorrichtung bilden. Mit anderen Worten kann die Fin-Struktur eine vorbestimmte Bruchstelle oder Durchbruchstelle in zwei Dimensionen aufweisen.

Claims (12)

  1. Elektrische Sicherungs-Vorrichtung (1200), aufweisend: • eine Fin-Struktur (1202), welche einen ersten Fin-Bereich (1202b) und einen zweiten Fin-Bereich (1202c) aufweist, sowie einen schmelzbaren Verbindungsbereich (1212), welcher den ersten und zweiten Fin-Bereich (1202b, 1202c) elektrisch miteinander verbindet, • wobei die Fin-Struktur (1202) eine Fin-Kernstruktur (1050) aufweist sowie eine epitaktische Schicht (1154), welche selektiv auf der Fin-Kernstruktur (1050) in dem ersten und zweiten Fin-Bereich (1202b, 1202c) aber nicht in dem schmelzbaren Verbindungsbereich (1212) ausgebildet ist, so dass die Fin-Struktur (1202) in dem schmelzbaren Verbindungsbereich (1212) eine geringere Weite und eine niedrigere Höhe aufweist als in dem ersten und zweiten Fin-Bereich (1202b, 1202c).
  2. Elektrische Sicherungs-Vorrichtung (700), aufweisend: • eine Fin-Struktur (702), welche einen ersten Fin-Bereich (702b) und einen zweiten Fin-Bereich (702c) aufweist, sowie einen schmelzbaren Verbindungsbereich (712), welcher den ersten und zweiten Fin-Bereich (702b, 702c) elektrisch miteinander verbindet, • wobei der erste Fin-Bereich (702b) eine erste Teil-Fin-Kernstruktur (651) aufweist, • wobei der zweite Fin-Bereich (702c) eine zweite Teil-Fin-Kernstruktur (652) aufweist, und • wobei die Fin-Struktur (702) eine epitaktische Schicht (754) aufweist, welche selektiv auf der ersten und zweiten Teil-Fin-Kernstruktur (651, 652) und in dem schmelzbaren Verbindungsbereich (712) zwischen der ersten und zweiten Teil-Fin-Kernstruktur (651, 652) ausgebildet ist, derart, dass die erste und zweite Teil-Fin-Kernstruktur (651, 652) mit Hilfe der epitaktischen Schicht (754) elektrisch miteinander verbunden sind und die Fin-Struktur (702) in dem schmelzbaren Verbindungsbereich (712) eine geringere Weite und eine niedrigere Höhe aufweist als in dem ersten und zweiten Fin-Bereich (702b, 702c).
  3. Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung (700), das Verfahren aufweisend: • Bilden einer Fin-Struktur (702) auf einem Substrat (601), • wobei die Fin-Struktur (702) einen ersten Fin-Bereich (702b) und einen zweiten Fin-Bereich (702c) aufweist, sowie einen schmelzbaren Verbindungsbereich (712), welcher den ersten und zweiten Fin-Bereich (702b, 702c) elektrisch miteinander verbindet, • wobei die Fin-Struktur (702) in dem schmelzbaren Verbindungsbereich (712) eine geringere Weite und eine niedrigere Höhe aufweist als in dem ersten und zweiten Fin-Bereich (702b, 702c), und • wobei das Bilden der Fin-Struktur (702) aufweist: - Bilden einer ersten Teil-Fin-Kernstruktur (651) und einer zweiten Teil-Fin-Kernstruktur (652) auf dem Substrat (601), wobei die erste und zweite Teil-Fin-Kernstruktur (651, 652) durch eine Lücke (653) voneinander getrennt sind; und - Bilden einer epitaktischen Schicht (754) selektiv auf der ersten und zweiten Teil-Fin-Kernstruktur (651, 652), wodurch die Weite und Höhe der ersten und zweiten Teil-Fin-Kernstruktur (651, 652) vergrößert werden und wodurch die Lücke (653) zwischen der ersten und zweiten Teil-Fin-Kernstruktur (651, 652) überbrückt wird und eine elektrisch leitende Verbindung zwischen der ersten und zweiten Teil-Fin-Kernstruktur (651, 652) gebildet wird, welche den schmelzbaren Verbindungsbereich (712) der Fin-Struktur (702) definiert.
  4. Verfahren gemäß Anspruch 3, wobei die erste und zweite Teil-Fin-Kernstruktur (651, 652) ein kristallines Material aufweisen und wobei das Bilden der epitaktischen Schicht (754) auf der ersten und zweiten Teil-Fin-Kernstruktur (651, 652) das Aufwachsen der epitaktischen Schicht (754) selektiv auf dem kristallinen Material der ersten und zweiten Teil-Fin-Kernstruktur (651, 652) aufweist.
  5. Verfahren gemäß Anspruch 3 oder 4, wobei nach der Bildung der epitaktischen Schicht (754) die epitaktische Schicht (754) zumindest teilweise silizidiert wird.
  6. Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung (1200), das Verfahren aufweisend: • Bilden einer Fin-Struktur (1202) auf einem Substrat (1001), • wobei die Fin-Struktur (1202) einen ersten Fin-Bereich (1202b) und einen zweiten Fin-Bereich (1202c) aufweist, sowie einen schmelzbaren Verbindungsbereich (1212), welcher den ersten und zweiten Fin-Bereich (1202b, 1202c) elektrisch miteinander verbindet, • wobei die Fin-Struktur (1202) in dem schmelzbaren Verbindungsbereich (1212) eine geringere Weite und eine niedrigere Höhe aufweist als in dem ersten und zweiten Fin-Bereich (1202b, 1202c), und • wobei das Bilden der Fin-Struktur (1202) aufweist: • Bilden einer Fin-Kernstruktur (1050) auf dem Substrat (1001); • Bilden einer epitaktischen Schicht (1154) auf der Fin-Kernstruktur (1050), wobei die epitaktische Schicht (1154) in Teilbereichen der Fin-Kernstruktur (1050), welche dem ersten und zweiten Fin-Bereich (1202b, 1202c) der Fin-Struktur (1202) entsprechen, gebildet wird und die Bildung der epitaktischen Schicht (1154) in einem Teilbereich der Fin-Kernstruktur (1050), welcher dem schmelzbaren Verbindungsbereich (1212) der Fin-Struktur (1202) entspricht, blockiert wird.
  7. Verfahren gemäß Anspruch 6, • wobei die Fin-Kernstruktur (1050) ein kristallines Material aufweist, und • wobei das Bilden der epitaktischen Schicht (1154) auf der Fin-Kernstruktur (1050) das Aufwachsen der epitaktischen Schicht (1154) selektiv auf dem kristallinen Material der Fin-Kernstruktur (1050) aufweist.
  8. Verfahren gemäß Anspruch 6 oder 7, ferner aufweisend das zumindest teilweise Silizidieren des blockierten Teilbereichs der Fin-Kernstruktur (1050) und/oder der auf der Fin-Kernstruktur (1050) gebildeten epitaktischen Schicht (1154).
  9. Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung (700), das Verfahren aufweisend: • Bilden einer ersten Finne (651) und einer zweiten Finne (652) auf einem Substrat (601), wobei die erste und zweite Finne (651, 652) durch eine Lücke (653) voneinander getrennt sind; • Aufwachsen einer epitaktischen Schicht (754) auf der ersten und zweiten Finne (651, 652), derart, dass die epitaktische Schicht (754) die Lücke (653) zwischen der ersten und zweiten Finne (651, 652) überbrückt, wodurch ein schmelzbarer Verbindungsbereich (712) zwischen der ersten und zweiten Finne (651, 652) gebildet wird.
  10. Verfahren gemäß Anspruch 9, ferner aufweisend das zumindest teilweise Silizidieren des schmelzbaren Verbindungsbereichs (712) und/oder der epitaktischen Schicht (754).
  11. Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung, aufweisend: • Bilden einer Finne auf einem Substrat, welche einen ersten Teilbereich, einen zweiten Teilbereich und einen zwischen dem ersten Teilbereich und dem zweiten Teilbereich liegenden dritten Teilbereich aufweist; • Aufwachsen einer epitaktischen Schicht auf der Finne, • wobei die epitaktische Schicht auf dem ersten und dem zweiten Teilbereich der Finne aufgewachsen wird, während das epitaktische Wachstum in dem dritten Teilbereich der Finne blockiert wird, so dass der erste Fin-Bereich und der zweite Fin-Bereich der Finne mittels der aufgewachsenen epitaktischen Schicht in ihrer Dicke und Höhe vergrößert werden, während die Dicke und Höhe des dritten Fin-Bereichs näherungsweise unverändert bleibt, so dass der dritte Fin-Bereich einen schmelzbaren Verbindungsbereich der Finne mit einer im Vergleich zur Dicke und Höhe des ersten und zweiten Fin-Bereichs der Finne geringeren Dicke und niedrigeren Höhe definiert.
  12. Verfahren gemäß Anspruch 11, ferner aufweisend das zumindest teilweise Silizidieren des schmelzbaren Verbindungsbereichs und/oder der epitaktischen Schicht.
DE102009007102.4A 2008-02-14 2009-02-02 Elektrische Sicherungs-Vorrichtung und Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung Expired - Fee Related DE102009007102B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/031,321 US8274132B2 (en) 2008-02-14 2008-02-14 Electrical device and fabrication method
US12/031,321 2008-02-14

Publications (2)

Publication Number Publication Date
DE102009007102A1 DE102009007102A1 (de) 2009-08-27
DE102009007102B4 true DE102009007102B4 (de) 2019-07-18

Family

ID=40896921

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009007102.4A Expired - Fee Related DE102009007102B4 (de) 2008-02-14 2009-02-02 Elektrische Sicherungs-Vorrichtung und Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung

Country Status (2)

Country Link
US (3) US8274132B2 (de)
DE (1) DE102009007102B4 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048723B2 (en) * 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8106459B2 (en) 2008-05-06 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs having dielectric punch-through stoppers
JP2010045132A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp 電気ヒューズおよび半導体装置
US8263462B2 (en) * 2008-12-31 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric punch-through stoppers for forming FinFETs having dual fin heights
US8293616B2 (en) 2009-02-24 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabrication of semiconductor devices with low capacitance
US8030736B2 (en) * 2009-08-10 2011-10-04 International Business Machines Corporation Fin anti-fuse with reduced programming voltage
US20110074538A1 (en) * 2009-09-25 2011-03-31 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
US8034677B2 (en) 2010-02-25 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated method for forming high-k metal gate FinFET devices
US8569116B2 (en) * 2011-06-28 2013-10-29 GlobalFoundries, Inc. Integrated circuit with a fin-based fuse, and related fabrication method
US8969999B2 (en) 2011-10-27 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same
US9397098B2 (en) 2012-03-08 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
US8779517B2 (en) 2012-03-08 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
US9536883B2 (en) * 2012-07-12 2017-01-03 Broadcom Corporation Dual anti-fuse
US9041151B2 (en) 2013-05-31 2015-05-26 International Business Machines Corporation Fin eFuse formed by trench silicide process
US20150123211A1 (en) * 2013-11-04 2015-05-07 Globalfoundries Inc. NARROW DIFFUSION BREAK FOR A FIN FIELD EFFECT (FinFET) TRANSISTOR DEVICE
US9496282B2 (en) 2013-12-02 2016-11-15 International Business Machines Corporation Structure and method to reduce crystal defects in epitaxial fin merge using nitride deposition
US9312273B2 (en) 2013-12-02 2016-04-12 International Business Machines Corporation Structure and method to reduce crystal defects in epitaxial fin merge using nitride deposition
US9105663B1 (en) 2014-01-30 2015-08-11 International Business Machines Corporation FinFET with silicon germanium stressor and method of forming
US20150228436A1 (en) * 2014-02-10 2015-08-13 Infineon Technologies Ag Fuses and fuse programming methods
KR102150869B1 (ko) 2014-04-03 2020-09-02 삼성전자 주식회사 퓨즈 구조체 및 이를 포함하는 반도체 장치
EP3140862B1 (de) 2014-05-08 2020-11-11 Intel Corporation Schmelzsicherungsstruktur mit halsförmiger verbindung für integrierte schaltungen
US9263385B1 (en) * 2015-01-05 2016-02-16 Globalfoundries Inc. Semiconductor fuses and fabrication methods thereof
US9768276B2 (en) * 2015-04-23 2017-09-19 International Business Machines Corporation Method and structure of forming FinFET electrical fuse structure
JP6557095B2 (ja) * 2015-08-26 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US9613899B1 (en) * 2015-11-02 2017-04-04 International Business Machines Corporation Epitaxial semiconductor fuse for FinFET structure
US9666527B1 (en) 2015-12-15 2017-05-30 International Business Machines Corporation Middle of the line integrated eFuse in trench EPI structure
US9520357B1 (en) * 2015-12-30 2016-12-13 International Business Machines Corporation Anti-fuse structure and method for manufacturing the same
US9754875B1 (en) 2016-07-20 2017-09-05 International Business Machines Corporation Designable channel FinFET fuse
JP2019033191A (ja) * 2017-08-09 2019-02-28 富士電機株式会社 半導体装置
US10276718B2 (en) 2017-08-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET having a relaxation prevention anchor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093154A1 (en) 2003-07-25 2005-05-05 Interuniversitair Microelektronica Centrum (Imec Vzw) Multiple gate semiconductor device and method for forming same
US20060208274A1 (en) * 2004-03-26 2006-09-21 Chi-Hsi Wu Electrical fuse for silicon-on-insulator devices
US20070029576A1 (en) 2005-08-03 2007-02-08 International Business Machines Corporation Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW331033B (en) * 1997-08-16 1998-05-01 Winbond Electronics Corp Static random access memory self-aligned load structure and producing method
JP2000216235A (ja) * 1999-01-26 2000-08-04 Toshiba Corp 半導体集積回路装置およびその製造方法
US6642601B2 (en) * 2000-12-18 2003-11-04 Texas Instruments Incorporated Low current substantially silicide fuse for integrated circuits
JP2005086024A (ja) * 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US7382036B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Doped single crystal silicon silicided eFuse

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050093154A1 (en) 2003-07-25 2005-05-05 Interuniversitair Microelektronica Centrum (Imec Vzw) Multiple gate semiconductor device and method for forming same
US20060208274A1 (en) * 2004-03-26 2006-09-21 Chi-Hsi Wu Electrical fuse for silicon-on-insulator devices
US20070029576A1 (en) 2005-08-03 2007-02-08 International Business Machines Corporation Programmable semiconductor device containing a vertically notched fusible link region and methods of making and using same

Also Published As

Publication number Publication date
US8274132B2 (en) 2012-09-25
US20170033046A1 (en) 2017-02-02
US20130009254A1 (en) 2013-01-10
DE102009007102A1 (de) 2009-08-27
US20090206446A1 (en) 2009-08-20
US9490206B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
DE102009007102B4 (de) Elektrische Sicherungs-Vorrichtung und Verfahren zum Herstellen einer elektrischen Sicherungs-Vorrichtung
DE102018218518B4 (de) Epitaktische Strukturen in komplementären Feldeffekttransistoren
DE102019200120B4 (de) Schaltungen basierend auf komplementären Feldeffekttransistoren
DE102014203524B4 (de) Verfahren zum Ausbilden von defektarmen Ersatzflossen für ein FinFET-Halbleiterbauelement sowie daraus resultierende Bauelemente
DE102008025708B4 (de) Kontaktstrukturen für FinFET-Bauelement und Verfahren zur Herstellung
DE102017122830B4 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE102019126237B4 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE10393687B4 (de) Doppelgatehalbleiterbauelement mit separaten Gates und Verfahren zur Herstellung des Doppelgatehalbleiterbauelements
DE102017123958B4 (de) Halbleitervorrichtung
DE102018218869B4 (de) Verfahren zum Bilden von Kontaktstrukturen auf integrierten Schaltungsprodukten
DE112014007341B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE102012214077B4 (de) Verfahren zum Bilden einer integrierten Schaltung
DE102008020140B4 (de) Maschenanordnung für Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE112004002641B4 (de) Verfahren zur Herstellung eines verformten FinFET-Kanals
DE112013001404B4 (de) Verfahren zum Verhindern eines Kurzschließens von benachbarten Einheiten
DE102009046246B4 (de) Herstellverfahren und Halbleiterbauelement mit Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage global verformter Halbleiterbasisschichten
DE112012004930B4 (de) Verfahren zur Herstellung von Halbleiter-Einheiten mit Kontaktstrukturen für Halbleitertransistoren
DE102016115986A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102014223911A1 (de) Verfahren zum Bilden von epitaktischem Halbleitermaterial auf Source-/Drainbereichen einer FinFET-Halbleitervorrichtung und die sich ergebenden Vorrichtung
DE102010038742A1 (de) Verformungstechnologie in dreidimensionalen Transistoren auf der Grundlage eines verformten Kanalhalbleitermaterials
DE102008004567A1 (de) Halbleiterbauelement mit Transistorbereichen in einer Substratmulde und Verfahren zur Herstellung desselben
DE102019206113B4 (de) Feldeffekttransistoren mit multiplen Gatelängen und Verfahren zu seiner Herstellung
DE102019210597B4 (de) Verfahren zum Bilden von Abstandhaltern neben Gatestrukturen einer Transistorvorrichtung und integriertes Schaltungsprodukt
DE102019215248B4 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung
DE102018125039A1 (de) Plattenbauweise zum verringern von rauschen in halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee