DE102009000113B4

DE102009000113B4 - Verfahren und Vorrichtung zur Signalübertragung

Info

Publication number: DE102009000113B4
Application number: DE102009000113A
Authority: DE
Inventors: Jose-Maria Martinez
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2008-01-31
Filing date: 2009-01-09
Publication date: 2012-01-26
Anticipated expiration: 2029-01-10
Also published as: DE102009061193A1; DE102009000113A1; US20090196358A1; US9313052B2

Abstract

Signalübertragungsvorrichtung, die aufweist: einen ersten Signalübertragungskanal (1) mit einem Eingangsanschluss (11) und einem Ausganganschluss (12); eine Übertragerschaltung (3), die an den Eingang (11) des ersten Übertragungskanals (1) angeschlossen ist; einen zweiten Übertragungskanal (2) mit einem Eingangsanschluss (21), der offen ist oder der durch ein passives Bauelement abgeschlossen ist, und mit einem Ausgangsanschluss (22); eine Empfängerschaltung (4), die an die Ausgänge des ersten und zweiten Übertragungskanals (1, 2) angeschlossen ist, die dazu ausgebildet ist, Signalimpulse auf dem ersten Signalübertragungskanal zu detektieren und ein Empfängerausgangssignal (Sout) abhängig von der Detektion von Signalimpulsen zur Verfügung zu stellen, die dazu ausgebildet ist, Signalimpulse auf dem zweiten Übertragungskanal (2) zu detektieren, und die dazu ausgebildet ist, solche Signalimpulse auf dem ersten Übertragungskanal (1) für die Erzeugung des Ausgangssignals (Sout) zu ignorieren, die innerhalb eines vorgegebenen Zeitfensters bevor oder nachdem ein Signalimpuls auf dem zweiten Übertragungskanal (2) detektiert wurde, auftreten.

Description

HINTERGRUND
Bei der Übertragung von elektrischen Signalimpulsen über Übertragungskanäle können Fehler durch Störsignale, wie elektromagnetische Interferenzsignale, die in den Kanal eingekoppelt werden, auftreten.
Die DE 102 43 197 A1 beschreibt eine Signalübertragungsvorrichtung zum Übertragen von Signalen über Potenzialbarrieren. Diese Signalübertragungsvorrichtung weist einen ersten Signalübertragungskanal mit einem Eingangsanschluss und einem Ausgangsanschluss, eine an den Eingang des ersten Signalübertragungskanals angeschlossene Übertragerschaltung, einen zweiten Signalübertragungskanal mit einem Eingangsanschluss und eine Empfängerschaltung, die an die Ausgänge des ersten und zweiten Signalübertragungskanals angeschlossen ist, auf.
Die US 4,027,152 A beschreibt ein Übertragungsverfahren, bei dem steigende oder fallende Flanken eines digitalen Eingangssignals durch Pulse übertragen werden.
Aufgabe der vorliegenden Erfindung ist es, eine Signalübertragungsvorrichtung zur Verfügung zu stellen, die robust ist gegenüber Störsignalen, die in einem Übertragungskanal eingekoppelt werden, und ein robustes Signalübertragungsverfahren zur Verfügung zu stellen.
Diese Aufgabe wird durch eine Signalübertragungsvorrichtung gemäß Anspruch 1 und durch ein Signalübertragungsverfahren gemäß Anspruch 13 gelöst. Ausgestaltungen und Weiterbildung sind Gegenstand von Unteransprüchen.
ZUSAMMENFASSUNG
Ein erster Aspekt der vorliegenden Erfindung betrifft eine Signalübertragungsvorrichtung, die aufweist: einen ersten Signalübertragungskanal mit einem Eingangsanschluss und einem Ausgangsanschluss; eine Übertragerschaltung, die an den Eingang des ersten Übertragungskanals angeschlossen ist; einen zweiten Signalübertragungskanal mit einem Eingangsanschluss, der offen ist oder der durch ein passives Bauelement abgeschlossen ist, und mit einem Ausgangsanschluss; eine Empfängerschaltung, die an den Ausgang des ersten und des zweiten Übertragungskanals angeschlossen ist, die dazu ausgebildet ist, Signalimpulse auf dem ersten Signalübertragungskanal zu detektieren und abhängig von der Detektion von Signalimpulsen ein Empfängerausgangssignal zur Verfügung zu stellen, die dazu ausgebildet ist, Signale an dem zweiten Signalübertragungskanal zu detektieren, und die dazu ausgebildet ist, für die Erzeugung des Ausgangssignals solche Signalimpulse auf dem ersten Übertragungskanal zu ignorieren, die innerhalb eines vorgegebenen Zeitfensters bevor oder nachdem ein Signalimpuls auf dem zweiten Übertragungskanal detektiert wurde, auftreten.
Ein zweiter Aspekt betrifft ein Verfahren zum Übertragen von Signalen, das aufweist: Bereitstellen eines ersten Übertragungskanals und eines zweiten Übertragungskanals, die jeweils einen Eingang und einen Ausgang aufweisen, wobei der Eingang des zweiten Übertragungskanals offen oder durch ein passives Bauelement abgeschlossen ist; Detektieren von Signalimpulsen auf dem ersten Übertragungskanal und Erzeugen eines Ausgangssignals abhängig von der Detektion von Signalimpulsen auf dem ersten Übertragungskanal; Detektieren von Signalimpulsen auf dem zweiten Übertragungskanal; und ignorieren von Signalimpulsen auf dem ersten Übertragungskanal für die Erzeugung des Ausgangssignals, die innerhalb eines vorgegebenen Zeitfensters bevor oder nachdem ein Signalimpuls auf dem zweiten Übertragungskanal detektiert wurde, auftreten.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Beispiele werden nun unter Bezugnahme auf Zeichnungen erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips der Erfindung. Daher sind nur solche Aspekte, die zur Veranschaulichung des Grundprinzips dienen, dargestellt. Gleiche Bezugszeichen bezeichnen gleiche Schaltungsblöcke und gleiche Signale in allen Zeichnungen.
1 veranschaulicht eine Signalübertragungsvorrichtung, die zwei Übertragungskanäle, eine Übertragerschaltung und eine Empfängerschaltung aufweist.
2 veranschaulicht die Funktionsweise der Übertragungsanordnung gemäß Anspruch 1 anhand von Zeitdiagrammen.
3 zeigt Beispiele von Übertragungskanälen, die einen Transformator aufweisen.
4 veranschaulicht ein Beispiel einer Übertragerschaltung.
5 veranschaulicht die Funktionsweise der Übertragerschaltung gemäß 4 anhand von Zeitdiagrammen.
6 veranschaulicht ein Beispiel einer Empfängerschaltung, die eine Informationssignaldetektionsschaltung und eine Interferenzdetektionsschaltung aufweist.
7 zeigt ein Blockdiagramm, das ein Beispiel der Informationssignaldetektionsschaltung und der Fehlerdetektionsschaltung veranschaulicht.
8 veranschaulicht die Funktionsweise der Empfängerschaltung gemäß 7 anhand von Zeitdiagrammen.
9 veranschaulicht ein Beispiel einer Treiberschaltung.
DETAILLIERTE BESCHREIBUNG DER ZEICHNUNGEN
1 veranschaulicht ein Beispiel einer Signalübertragungsanordnung. Die Signalübertragungsanordnung umfasst einen Eingang IN zum Empfangen eines Eingangssignals Sin, das nachfolgend als Informationssignal Sin bezeichnet wird, und einen Ausgang OUT zum Bereitstellen eines Ausgangssignals Sout. Die Übertragungsanordnung umfasst außerdem zwei Übertragungskanäle: Einen ersten Übertragungskanal 1, der nachfolgend als Informationsübertragungskanal bezeichnet wird, und einen zweiten Übertragungskanal 2, der nachfolgend als Interferenzdetektionskanal bezeichnet wird. Die zwei Übertragungskanäle 1, 2 können in identischer Weise realisiert sein und sind jeweils dazu ausgebildet, Signale über Entfernungen und/oder eine Potenzialbarriere zu übertragen.
Die Übertragungsanordnung umfasst außerdem eine Übertragerschaltung mit einem Eingangsanschluss 31 zum Empfangen des Informationssignals Sin und einem Ausgangsanschluss 32 zum Bereitstellen eines Übertragungssignals S20, das über den Informationsübertragungskanal 1 übertragen werden soll. Die Übertragerschaltung 3 ist dazu ausgebildet, das Informationssignal Sin auf das Übertragungssignal S20 abzubilden (modulieren), wobei das Übertragungssignal S20 dazu ausgebildet ist, über den Informationsübertragungskanal übertragen zu werden.
Eine Empfängerschaltung 4 ist an den Ausgang des Informationsübertragungskanals 1 angeschlossen und empfängt ein erstes Kanalausgangssignal S11 von dem Informationsübertragungskanal 1. Das erste Kanalausgangssignal S11 ist abhängig von dem Übertragungssignal S20; abhängig von den Übertragungseigenschaften des Informationsübertragungskanals 1 kann das erste Kanalausgangssignal S11 eine andere Signalform als das Übertragungssignal S20 besitzen. Das erste Kanalausgangssignal S11 ist außerdem abhängig von Interferenzsignalen, die in den Informationsübertragungskanal 1 eingekoppelt werden. Solche Interferenzsignale, die auch den Interferenzdetektionskanal 2 beeinflussen, sind in 1 durch Pfeile dargestellt.
Interferenzsignale, die in den Informationsübertragungskanal 1 und den Interferenzdetektionskanal 2 eingekoppelt werden, können aus elektromagnetischen Entladeprozessen (EMI, Elektromagnetische Interferenz) Signalen im Folgenden, resultieren. Es sei darauf hingewiesen, dass diese Interferenzsignale nicht am Ausgang 32 der Übertragerschaltung 3 vorliegen, sondern auf verschiedene Weise durch beliebige Prozesse, die solche Interferenzsignale oder Störsignale erzeugen, in den Informationsübertragungskanal 1 eingekoppelt werden.
Der Interferenzdetektionskanal 2 trägt nicht zur Informationsübertragung bei, sondern dient nur zum Empfangen der selben Interferenzsignale, die in den Informationsübertragungskanal 1 eingekoppelt werden. Der Eingangsanschluss 21 des Interferenzdetektionskanals 2 ist offen (open-ended) oder ist unter Verwendung eines passiven Bauelements 5 (in 1 durch gestrichelte Linien dargestellt) abgeschlossen. Das passive Bauteil kann ein Ohmscher Widerstand sein oder einen solchen umfassen oder kann einen Kondensator umfassen. Das passive Bauteil kann insbesondere ein paralleles RC-Glied sein, das eine Parallelschaltung eines Ohmschen Widerstands und eine Kondensators aufweist, oder kann ein serielles RC-Glied sein, das eine Reihenschaltung eines Ohmschen Widerstandes und eines Kondensators aufweist.
Da der Eingangsanschluss 21 des Interferenzdetektionskanals 2 offen oder durch ein passives Bauelement abgeschlossen ist, ist ein Ausgangssignal S12, das an dem Ausgang 22 des Kanals 2 vorliegt, nur abhängig von den in den Interferenzdetektionskanal 2 eingekoppelten Interferenzsignalen.
Außer einem ersten Eingangsanschluss 41, der an den Ausgangsanschluss des Informationsübertragungskanals 1 angeschlossen ist, umfasst die Empfängerschaltung 4 einen zweiten Eingangsanschluss 42, der an den Ausgang 22 des Interferenzdetektionskanals 2 angeschlossen ist. Das Ausgangssignal S12 des Interferenzdetektionskanals 2 wird nachfolgend als zweites Kanalausgangssignal bezeichnet.
Die Empfängerschaltung 4 ist dazu ausgebildet, das Ausgangssignal Sout abhängig von dem ersten und zweiten Kanalausgangssignal S11, S12 derart zu erzeugen, dass Signalimpulse in dem ersten Kanalausgangssignal S11 für die Erzeugung des Ausgangssignals Sout ignoriert werden, wenn sie innerhalb eines vorgegebenen Zeitfensters liegen, bevor oder nachdem ein Signalimpuls in dem zweiten Kanalausgangssignal S12 auftritt. Die Grundidee in diesem Zusammenhang ist, dass zwei Signalimpulse (ein Signalimpuls in dem ersten Kanalausgangssignal S11, und ein zweiter Signalimpuls in dem zweiten Kanalausgangssignal S12), die innerhalb eines vorgegebenen Zeitfensters auftreten, aus einem Interferenzsignal resultieren, das in beide Übertragungskanäle 1, 2 eingekoppelt ist. Der Signalimpuls in dem ersten Kanalausgangssignal S11, der aus einem solchen Interferenzsignal resultiert, sollte daher für die Erzeugung des Ausgangssignals Sout ignoriert werden, um dadurch einen Fehler in dem Ausgangssignal Sout zu verhindern.
Ein Beispiel der Funktionsweise der Signalübertragungsanordnung gemäß 1 wird nun unter Bezugnahme auf Zeitdiagramme, die in 2 dargestellt sind, erläutert. Zum Zweck der Erläuterung zeigt 2 Beispiele von Zeitdiagrammen des Informationssignals Sin, des ersten und zweiten Kanalausgangssignals S11, S12 und des Ausgangssignals Sout. Zum Zweck der Erläuterung sei außerdem angenommen, dass das Informationssignal Sin ein Logiksignal ist, das einen ersten und einen zweiten Signalpegel annehmen kann, wobei im Folgenden der erste Signalpegel ein High-Pegel und der zweite Signalpegel ein Low-Pegel ist. In dem in 2 dargestellten Beispiel weist das Informationssignal Sin zu einem ersten Zeitpunkt t1 eine steigende Flanke und zu einem zweiten Zeitpunkt t2 eine fallende Flanke auf. Zum Zweck der Erläuterung sei außerdem angenommen, dass ein erster Signalimpuls über den Informationsübertragungskanal 1 jedes Mal dann übertragen wird, wenn eine steigende Flanke des Informationssignals Sin auftritt, und dass ein zweiter Signalimpuls über den Informationsübertragungskanal 1 jedes Mal dann übertragen wird, wenn eine fallende Flanke des Informationssignals Sin auftritt. In dem Beispiel gemäß 2 werden der erste Signalimpuls, der die steigende Flanke des Informationssignals Sin anzeigt, und der zweite Signalimpuls, der die fallende Flanke des Informationssignals Sin anzeigt, derart erzeugt, dass sie unterschiedliche Amplituden besitzen, um den Empfänger 4 in die Lage zu versetzen, zwischen Impulsen des Informationssignals Sin, die fallende Flanken anzeigen, und Impulsen des Informationssignals Sin, die fallende Flanken anzeigen, zu unterscheiden.
Signalimpulse, die eine steigende Flanke anzeigen, und Signalimpulse, die eine fallende Flanke anzeigen, können sich auch in anderen Merkmalen unterscheiden, wie der Steilheit von steigenden oder fallenden Flanken. Gemäß einem weiteren Beispiel (nicht dargestellt) wird für eine der steigenden oder fallenden Flanken nur ein Impuls übertragen, während zwei unmittelbar aufeinanderfolgende Impulse für die andere der steigenden oder fallenden Flanken übertragen werden.
In dem Beispiel gemäß 2 ist die Empfängerschaltung 4 dazu ausgebildet, nach einer vorgegebenen Zeitverzögerung, nachdem ein erster Signalimpuls detektiert wurde, eine steigende Flanke des Ausgangssignals Sout zu erzeugen, und dazu ausgebildet nach einer vorgegebenen Zeitverzögerung nachdem ein zweiter Signalimpuls detektiert wurde, eine fallende Flanke des Ausgangssignals Sout zu erzeugen. Ein erster Signalimpuls wird detektiert, wenn eine Impulsamplitude höher ist als ein erster Referenzwert Vref1, während ein zweiter Signalimpuls detektiert wird, wenn eine Impulsamplitude größer ist als ein zweiter Referenzwert Vref2 aber niedriger als ein erster Referenzwert Vref1, wobei der erste Referenzwert Vref1 größer ist als der zweite Referenzwert Vref2 (Vref1 Vref2). In 2 ist t3 ein Zeitpunkt, zu dem ein Signalimpuls in dem zweiten Kanalausgangssignal S12 detektiert wird. Zum Zweck der Erläuterung sei angenommen, dass der Zeitpunkt t3 der Zeitpunkt ist, zu dem eine Amplitude des Signalimpulses einen dritten Referenzwert Vref3 erreicht oder diesen übersteigt. Der dritte Referenzwert Vref3 kann niedriger sein und kann sogar viel niedriger sein als der zweite Referenzwert Vref2. Unter der Annahme, dass aus einer Interferenz resultierende Signalimpulse auf dem ersten und zweiten Kanal 1, 2 zum selben Zeitpunkt auftreten, wird der Signalimpuls auf dem zweiten Kanal 2 früher detektiert als der Signalimpuls auf dem ersten Kanal, wenn der dritte Referenzwert Vref3 niedriger ist als der zweite Referenzwert. Dies kann hilfreich sein, um geeignete Maßnahmen zu ergreifen, um zu vermeiden, dass die Signalimpulse auf dem ersten Kanal 1 fehlerhafterweise als Informationssignal detektiert werden.
Signalimpulse, die in dem ersten Kanalausgangssignal S11 innerhalb eines ersten Zeitfensters auftreten bevor der Signalimpuls in dem zweiten Kanalausgangssignal S12 detektiert wird, und Signalimpulse in dem ersten Kanalausgangssignal S11, die innerhalb eines zweiten Zeitfensters auftreten, nachdem der Signalimpuls in dem zweiten Kanalausgangssignal S11 detektiert wird, werden für die Erzeugung des Ausgangssignals Sout ignoriert. Daher wird sogar dann, wenn solche Signalimpulse in dem ersten Kanalausgangssignal S11, die innerhalb des ersten und zweiten Zeitfensters auftreten, eine Amplitude besitzen, die größer ist als der erste Oder zweite Referenzwert Vref1, Vref2 keine Änderung in dem Signalpegel des Ausgangssignals Sout erzeugt. In 2 bezeichnet –τ das erste Zeitfenster, während ein +τ das zweite Zeitfenster bezeichnet. Die Dauern dieser Zeitfenster –τ, +τ können identisch sein oder können sich voneinander unterscheiden.
Bezugnehmend auf 3 können der erste und zweite Übertragungskanal 1, 2 jeweils einen Transformator 10, 20 aufweisen, wobei jeder dieser Transformatoren 10, 20 eine Primärwicklung 13, 23 und eine Sekundärwicklung 14, 24 aufweist. Die Primärwicklung 13, 23 und die Sekundärwicklung 14, 24 jedes dieser Transformatoren 10, 20 sind magnetisch miteinander gekoppelt. Die Transformatoren 10, 20 sind z. B. sogenannte kernlose Transformatoren (coreless transformers). Solche kernlosen Transformatoren weisen keinen Transformatorkern auf und sind daher geeignet, in platzsparender Weise realisiert zu werden, und sind insbesondere geeignet, in einer integrierten Schaltung realisiert zu werden.
Übertragungskanäle, die einen Transformator aufweisen, sind dazu geeignet, Signale über Potenzialbarrieren zu übertragen. Solche Übertragungskanäle werden in solchen Fällen benötigt, in denen eine erste Schaltung (in 1 nicht dargestellt), die das Informationssignal Sin erzeugt, und eine zweite Schaltung (in 1 nicht dargestellt), die das Ausgangssignal Sout erzeugt, unterschiedliche Bezugspotenziale (Massen) besitzen. Solche unterschiedlichen Bezugspotenziale sind in 3 als erstes Bezugspotenzial GND1 und zweites Bezugspotenzial GND2 bezeichnet. Potenzialbarrieren, über die Signale übertragen werden sollen, sind z. B. vorhanden in Sperrwandlern, in denen Signale von einer Sekundärseite auf eine Primärseite des Wandlers übertragen werden sollen, oder in Treiberschaltungen zum Treiben sogenannter High-Side-Schalter. In High-Side-Schalter-Anwendungen ist das Informationssignal Sin beispielsweise ein Steuersignal für den High-Side-Schalter.
4 veranschaulicht ein Beispiel einer Übertragerschaltung, die dazu ausgebildet ist, aus dem Informationssignal Sin ein Übertragungssignal S20 zu erzeugen, das geeignet ist, über einen Informationskanal, der einen Transformator aufweist, übertragen zu werden. Die Übertragerschaltung 3 gemäß 4 umfasst eine Eingangsstufe zum Erzeugen von Impulssignalen S33₁, S33₂, die steigende und fallende Flanken des Informationssignals Sin repräsentieren, und eine Ausgangsstufe, die die Impulssignale S33₁, S33₂ empfängt und die das Übertragungssignal S20 erzeugt. In dem vorliegenden Beispiel ist das Übertragungssignal S20 eine Spannung, die an die Primärwicklung 13 des Transformators des ersten Übertragungskanals 1 angelegt wird.
5 veranschaulicht die Funktionsweise der Übertragerschaltung 3 unter Verwendung von Zeitdiagrammen des Informationssignals Sin, der ersten und zweiten Impulssignale S33₁, S33₂ und des Übertragungssignals S20. 5 zeigt außerdem das erste Kanalausgangssignal S11, das aus dem Übertragungssignal S20 resultiert. In dem Beispiel ist das erste Kanalausgangssignal S11 die Spannung über der Sekundärwicklung 14 des ersten Transformators 10.
Bezugnehmend auf das Beispiel in 4 weist die Eingangsstufe der Übertragerschaltung 3 ein erstes Flip-Flop 331, das das Informationssignal Sin an einem nicht-invertierenden Setz-Eingang erhält, und ein zweites Flip-Flop 322, das das Eingangssignal Sin an einem invertierenden Setz-Eingang S' erhält, auf. Das erste Flip-Flop 331 stellt das erste Impulssignal S33₁ an dessen nicht-invertierendem Ausgangsanschluss Q zur Verfügung, und das zweite Flip-Flop 332 stellt das zweite Impulssignal S33₂ an dessen nicht-invertierendem Ausgangsanschluss Q zur Verfügung. Der Ausgangsanschluss Q jedes dieser Flip-Flops 331, 332 ist über ein Verzägerungselement 341, 342 an dessen nicht-invertierenden Rücksetzeingang R gekoppelt. Beide Flip-Flops 331, 332 gemäß dem Beispiel sind flankengetriggerte Flip-Flops, wobei das erste Flip-Flop 331 durch eine steigende Flanke des Informationssignals Sin gesetzt wird, und wobei das zweite Flip-Flop 332 durch eine fallende Flanke des Informationssignals Sin gesetzt wird. Bezugnehmend auf 5 wird ein Signalimpuls des ersten Impulssignals S33₁ zu dem Zeitpunkt erzeugt, zu dem eine steigende Flanke des Informationssignals Sin auftritt, und ein Signalimpuls des zweiten Impulssignals S33₂ wird zu dem Zeitpunkt erzeugt, zu dem eine fallende Flanke des Informationssignals Sin auftritt. Die Dauer der zwei Signalimpulse ist abhängig von einer Verzögerung der Verzögerungselemente 341, 342, wobei das erste Verzögerungselement 341 die Dauer des ersten Signalimpulses S33₁ bestimmt, und die Verzögerung des zweiten Verzögerungselements 342 die Dauer des zweiten Signalimpulses S33₂ bestimmt. Jedes der Verzögerungselemente 341, 342 setzt eines der Flip-Flops 331, 332 nach seiner Verzögerungszeit jedes Mal dann zurück nachdem das Flip-Flop 331, 332 gesetzt wurde, und bewirkt dadurch, dass die ersten und zweiten Signalimpulse S33₁, S33₂ erzeugt werden. Die Verzögerungszeiten der Verzögerungselemente 341, 342 – und daher die Zeitdauern der ersten und zweiten Signalimpulse S33₁, S33₂ – können identisch sein oder können sich von einander unterscheiden.
Bezugnehmend auf das Beispiel in 4 umfasst die Ausgangsstufe einen ersten Transistor 361, der durch das erste Impulssignal S33₁ angesteuert ist, und einen zweiten Transistor 362, der durch das zweite Impulssignal S33₂ angesteuert ist. Beide Transistoren umfassen eine Laststrecke, die zwischen einen Anschluss für ein Versorgungspotenzial Vs und den Übertragerschaltungsausgangsanschluss 32 geschaltet ist, und beide Transistoren umfassen einen Steueranschluss zum Zuführen eines der Impulssignale S33₁, S33₂. Bezugnehmend auf 4 können die Transistoren 361, 362 Bipolartransistoren sein, bei denen eine Kollektor-Emitter-Strecke einen Laststrecke bildet, und bei denen ein Basisanschluss einen Steueranschluss zum Zuführen der Impulssignale S33₁, S33₂ bildet. In der Übertragerschaltung gemäß 4 dient der erste Transistor 361 zum Erzeugen von Signalimpulsen auf dem Übertragungskanal 1, die steigende Flanken des Informationssignals Sin anzeigen, und der zweite Transistor 362 dient zum Erzeugen von Signalimpulsen, die fallende Flanken des Informationssignals Sin anzeigen. Um die Empfängerschaltung in die Lage zu versetzen, zwischen Signalimpulsen, die eine fallende Flanke anzeigen, und Signalimpulsen, die eine steigende Flanke anzeigen, zu unterscheiden, werden durch die Transistoren 361, 362 aus den Impulssignalen S33₁, S33₂ unterschiedliche Signalimpulse erzeugt. Zum Erzeugen unterschiedlicher Signalimpulse auf dem Übertragungskanal 1 können der erste und zweite Transistor 361, 362 unterschiedliche elektrische Eigenschaften besitzen. Der erste Transistor 361 ist gemäß dem Beispiel dazu ausgebildet, aus dem Eingangsimpuls S33₁, der seinem Steuereingang zugeführt ist, einen Signalimpuls mit einer ersten Transiente zu erzeugen, und der zweite Transistor 362 ist dazu ausgebildet, aus dem Eingangsimpuls S33₂, der seinem Steuereingang zugeführt ist, einen Signalimpuls mit einer zweiten Transiente zu erzeugen. Gemäß dem Beispiel bedeutet ”erste Transiente” eine erste Steigung einer steigenden Flanke des Signalimpulses, und ”zweite Transiente” bedeutet eine zweite Steigung der steigenden Flanke des Signalimpulses. In dem Beispiel ist die erste Transiente schneller als die zweite Transiente, d. h. die erste Steigung ist steiler als die zweite Steigung. Die maximalen Amplituden der Signalimpulse S20, können identisch sein, oder zumindest ähnlich oder können sich voneinander unterscheiden.
Optional weist die Übertragerschaltung 3 erste und zweite Treiberschaltungen 351, 352 auf, denen jeweils eines der Impulssignale S33₁, S33₂ zugeführt sind, und führt ein Treibersignal, das von den jeweiligen Impulssignalen S33₁, S33₂ abhängig ist, dem Kontrolleingang eines der Transistoren 361, 362 zu. Die Treiberschaltungen 351, 352 sind dazu ausgebildet, Treibersignale, die geeignet sind, die Transistoren 361, 362 anzusteuern, aus den Impulssignalen S33₁, S33₂ zu erzeugen, wobei die Impulssignale S33₁, S33₂ Logiksignale sein können.
Anstatt die ersten und zweiten Transistoren 361, 362 so zu wählen, dass sie unterschiedliche elektrische Eigenschaften besitzen, können auch Transistoren verwendet werden, die dieselben elektrischen Eigenschaften besitzen. In diesem Fall sind die Treiberschaltungen in der Weise unterschiedlich, dass sie unterschiedliche Übertragungsfunktionen besitzen, d. h. in der Weise, dass sie aus demselben Signalimpuls unterschiedliche Treibersignale erzeugen. Bezugnehmend auf 9 können die Treiberschaltungen (9 zeigt nur eine Treiberschaltung 35, die entweder die Treiberschaltungen 351 oder 352 gemäß 2 repräsentiert) einen Inverter aufweisen, der einen Eingang, dem das Impulssignal S33 (wobei S33 entweder das Signal S33₁ oder S33₂ gemäß 2 repräsentiert) zugeführt ist und ein Ausgangssignal, das den jeweiligen Transistor 36, wobei 36 entweder den Transistor 361 oder 362 gemäß 2 repräsentiert) ansteuert, umfassen. Der Inverter gemäß 9 weist komplementäre Transistoren 351, 352 auf, deren Laststrecke in Reihe zwischen Anschlüsse für eine Versorgungsspannung geschaltet sind und denen die Impulssignale S33 an ihren Steueranschlüssen zugeführt sind. Die Amplitude des Treibersignals, das dem Transistor 36 zugeführt ist, beeinflusst die Steigung/Transiente der steigenden Flanke eines durch den Transistor 36 an dem Ausgang 32 bereitgestellten Signalimpulses, wobei die Steigung/Transiente umso niedriger/langsamer ist, je kleiner die Amplitude ist. Die Amplitude des Treibersignals, das aus dem Impulssignal resultiert, ist abhängig von dem Breiten-zu-Längen-Verhältnis (W/L) des oberen (High-Side) Transistors 351 in dem Inverter. Gemäß einem Beispiel ist das W/L-Verhältnis des oberen Transistors in der ersten Treiberschaltung 351 höher als das W/L-Verhältnis des oberen Transistors in der zweiten Treiberschaltung 352, woraus ein erstes Treibersignal resultiert, das eine höhere Amplitude besitzt als das zweite Treibersignal, und woraus ein Ausgangssignal des ersten Transistors 361 resultiert, das eine schnellere Transiente besitzt als ein Ausgangssignal des zweiten Transistors 362.
Alternativ oder zusätzlich zu der Verwendung von Treiberschaltungen 351, 352 mit unterschiedlichen Übertragungsfunktionen können Kondensatoren 371, 372 den Steueranschlüssen der Transistoren 361, 362 vorgeschaltet sein. Diese Kondensatoren 371, 372 beeinflussen die Steigungen/Transienten der Transistorausgangssignale, wobei die Steigungen umso steiler sind, je kleiner die Kapazität des Kondensators ist. Im vorliegenden Beispiel besitzt ein erster Kondensator 371, der an den ersten Transistor 361 angeschlossen ist, eine kleinere Kapazität als ein zweiter Kondensator 372, der an den zweiten Transistor 362 angeschlossen ist.
In Transformatoren wird ein Spannungsimpuls (Sekundärimpuls) in der Sekundärwicklung induziert, wenn ein Spannungsimpuls (Primärimpuls) an die Primärwicklung angelegt wird. Die Amplitude des Sekundärimpulses ist abhängig von der Transiente des Primärimpulses derart, dass die Amplitude des Sekundärimpulses umso größer ist, je schneller die Transiente des Primärimpulses ist. Bezugnehmend auf das Beispiel gemäß der 4 und 5 führt ein Signalimpuls, der durch den ersten Transistor 361 erzeugt wird, und der an den Eingang 11 des Informationsübertragungskanals 1 angelegt wird, zu einem ersten Signalimpuls an dem Ausgang des Übertragungskanals 1, und ein Signalimpuls, der durch den zweiten Transistor 362 erzeugt wird, und der an den Eingang 11 des Informationsübertragungskanals 1 angelegt wird, führt zu einem zweiten Signalimpuls an dem Ausgang des Übertragungskanals 1. In dem Beispiel ist die Amplitude des ersten Signalimpulses höher als die Amplitude des zweiten Signalimpulses. Daher bewirkt die Übertragerschaltung 3 für steigende und für fallende Flanken des Informationssignals Sin Signalimpulse mit unterschiedlichen Amplituden an dem Ausgang des Übertragungskanals 1.
Ein Blockdiagramm einer Empfängerschaltung, die dazu ausgebildet ist, Signalimpulse an dem Ausgang 12 des Informationsübertragungskanals 1 zu detektieren und die dazu ausgebildet ist, zwischen Signalimpulsen mit unterschiedlichen Amplituden zu unterscheiden, ist in 6 dargestellt. Die Empfängerschaltung 4 umfasst eine Informationssignaldetektionsschaltung 5 mit einem Eingang 51, der an den Ausgang des Informationsübertragungskanals 1 angeschlossen ist und eine Interferenzdetektionsschaltung 6 mit einem Eingang 61, der an den Ausgang 22 des Interferenzdetektionskanals 2 angeschlossen ist. Die Interferenzdetektionsschaltung 6 ist dazu ausgebildet, Signalimpulse, die aus Interferenzsignalen resultieren, an dem Ausgang 22 des Interferenzdetektionskanals 2 zu detektieren, und ist dazu ausgebildet, ein Fehlersignal 56 zu erzeugen, das von der Detektion eines solchen Interferenzsignals abhängig ist. Die Informationssignalerzeugungsschaltung 5 umfasst einen Fehlersignaleingang 52 zum Zuführen des Fehlersignals S6 und ist dazu ausgebildet, das Ausgangssignal Sout abhängig von an seinem Eingang 51 empfangenen Signalimpulsen und abhängig von dem Fehlersignal S6 zu erzeugen.
Ein Beispiel der Informationssignaldetektionsschaltung 5 und der Interferenzdetektionsschaltung 6 wird nachfolgend unter Bezugnahme auf 7 erläutert. 7 zeigt Blockdiagramme von Beispielen dieser Schaltungen 5, 6. Die Informationssignaldetektionsschaltung 5 gemäß dem Beispiel umfasst zwei Komparatoren 541, 542: einen ersten Komparator 541 zum Detektieren von Signalimpulsen mit einer Amplitude, die größer ist als ein erster Referenzwert Vref1; und einen zweiten Komparator 542 zum Detektieren von Signalimpulsen mit einer Amplitude, die größer ist als der zweite Referenzwert Vref2. In dem Beispiel sind nicht-invertierende Eingänge von beiden Komparatoren 541, 542 an den ersten Eingang 41 der Empfängerschaltung 4 angeschlossen, dem invertierenden Eingang des ersten Komparators 541 ist der erste Referenzwert Vref1 von einer Referenzsignalquelle zugeführt, und dem invertierenden Eingang des zweiten Komparators 542 ist das zweite Referenzsignal Vref von einer zweiten Referenzsignalquelle zugeführt. Die Ausgangssignale S54₁, S54₂ der beiden Komparatoren 541, 542 sind abhängig von einem Vergleich der Ausgangssignale S11 an dem Ausgang des Informationsübertragungskanals 1 mit den jeweiligen Referenzsignalen Vref1, Vref2. Der erste Komparator 541 erzeugt ein erstes Komparatorsignal S54₁, das ein erstes und zweiten Signal annimmt abhängig von einem Vergleich zwischen dem ersten Kanalausgangssignal S11 und dem ersten Referenzwert, und der zweite Komparator 542 erzeugt ein zweites Komparatorsignal S54₂ das abhängig ist von einem Vergleich zwischen dem ersten Kanalausgangssignal S11 und dem zweiten Referenzwert Vref2.
In dem Beispiel zeigen Pegeländerungen von einem ersten Pegel zu einem zweiten Pegel der Komparatorausgangssignale S54₁, S54₂ die Detektion von Signalimpulsen auf dem Informationsübertragungskanal 1 an, oder zeigen Zeitpunkte an, wenn solche Signalimpulse detektiert werden. Zum Zweck der Erläuterung sei angenommen, dass steigende Flanken der Komparatorausgangssignale S54₁, S54₂, d. h. Pegeländerungen von einem niedrigen (low) Signalpegel zu einem hohen (high) Signalpegel Zeitpunkte anzeigen, zu denen Signalimpulse auf dem Informationsübertragungskanal 1 detektiert werden. In dem Beispiel nimmt das erste Komparatorsignal S54₁ jedes Mal dann einen hohen Signalpegel an, wenn das erste Kanalausgangssignal S11 den ersten Referenzwert Vref1 erreicht oder diesen übersteigt, und das zweite Komparatorsignal S54₂ nimmt jedes Mal dann einen hohen Signalpegel an, wenn das erste Kanalausgangssignal S11 den zweiten Referenzwert Vref2 erreicht oder diesen übersteigt. Auf diese Weise zeigen steigende Flanken der Komparatorsignale S54₁, S54₂ die Zeitpunkte an, zu denen das erste Kanalausgangssignal S11 den ersten oder zweiten Referenzwert Vref1, Vref2 erreicht oder übersteigt, und zeigen dadurch die Detektion von Signalimpulsen auf dem Informationsübertragungskanal an.
Die Empfängerschaltung 4 umfasst außerdem Speichermittel (Speicherelemente) 551, 552 zum temporären Speichern von Signalimpulsen, die auf dem Informationsübertragungskanal detektiert wurden. Diese Speichermittel nehmen einen von zwei unterschiedlichen Speicherzuständen an, wobei ”Speichern von Signalimpulsen” in diesem Zusammenhang bedeutet, dass die Speichermittel einen vorgegebenen ersten Speicherzustand jedes Mal annehmen, wenn die Komparatorsignale S54₁, S54₂ die Detektion eines Signalimpulses auf dem Übertragungskanal anzeigen. Die Speichermittel umfassen Eingangsanschlüsse zum Zuführen der Komparatorsignale S54₁, S54₂ und einen Rücksetzanschluss zum Rücksetzen der Speichermittel auf den zweiten Speicherzustand, d. h. zum ”Löschen der Signalimpulse”, die in den Speichermitteln gespeichert sind.
In dem Beispiel gemäß 7 umfassen die Speichermittel ein erstes und ein zweites D-Flip-Flop 551, 552. Es sei jedoch darauf hingewiesen, dass ein beliebiges Flip-Flop oder Register, das dazu ausgebildet ist, einen von zwei unterschiedlichen Speicherzuständen anzunehmen, ebenfalls verwendet werden kann. Die Flip-Flops 551, 552 besitzen einen Takteingang, einen Dateneingang und einen Rücksetzeingang. In dem Beispiel sind die Rücksetzeingänge invertierende Eingänge, d. h. die Flip-Flops 551, 552 werden zurückgesetzt, wenn ein Signal mit einem niedrigen (low) Signalpegel an deren Rücksetzeingang angelegt wird. Den Dateneingängen D der zwei Flip-Flops 551, 552 ist dauerhaft ein hoher (high) Signalpegel zugeführt. Die Komparatorsignale S54₁, S54₂ sind den Takteingängen der Flip-Flops 551, 552 zugeführt. Die Flip-Flops 551, 552 gemäß 7 können zwei unterschiedliche Zustände annehmen: einen ersten Zustand, wenn eine steigende Flanke des jeweiligen Komparatorsignals S54₁, S54₂ auftritt; und einen zweiten Zustand solange ein niedriger Pegel des Rücksetzsignals des jeweiligen Flip-Flops auftritt.
Weiterhin besitzen die Flip-Flops 551, 552 jeweils einen Ausgang Q' zum Bereitstellen eines Ausgangssignals, das den momentanen Speicherzustand anzeigt. In dem Beispiel ist der Ausgang Q' ein invertierender Ausgang. Die Ausgangssignale S55₁, S55₂ besitzen daher einen niedrigen Signalpegel, wenn sich das jeweilige Flip-Flop 551, 552 in dessen ersten Zustand befindet, und einen hohen Pegel, wenn sich das Flip-Flop in dessen zweiten Zustand befindet. Den Ausgängen Q' der ersten und zweiten Flip-Flops 551, 552 sind erste und zweite Verzögerungselemente S57₁, S57₂ nachgeschaltet, die erste und zweite Verzögerungssignale S57₁, S57₂ abhängig von den Ausgangssignalen S55₁, S55₂ der ersten und zweiten Flip-Flops erzeugen.
Die Informationssignaldetektionsschaltung 5 umfasst ein weiteres Flip-Flop 58, dem das erste Verzögerungssignal S57₁ an dessen Setzeingang S und das zweite Verzögerungssignal S57₂ an dessen Rücksetzeingang R zugeführt ist. Das Ausgangssignal Sout steht an einem Ausgang (in dem Beispiel dem nichtinvertierenden Ausgang) des weiteren Flip-Flops 58 zur Verfügung. Die Verzögerungselemente 571, 572 sind sogenannte asymmetrische Verzögerungselemente, die erste Flanken der Ausgangssignale S55₁, S55₂ verzögern, die jedoch zweite Flanken der Ausgangssignale S55₁, S55₂ nicht verzögern. In dem vorliegenden Beispiel verzögern die Verzögerungselemente 571, 572 fallende Flanken der Ausgangssignale S55₁, S55₂ der Flip-Flops für eine vorgegebene Zeitdauer. Für die vorliegende Erläuterung sei angenommen, dass die Verzögerungen der zwei Verzögerungselemente 571, 572 identisch sind. Es können jedoch auch Verzögerungselemente verwendet werden, die unterschiedliche Verzögerungen besitzen.
In der Schaltung gemäß 7 wird das Ausgangs-Flip-Flop 58 gesetzt, um einen hohen Signalpegel des Ausgangssignals Sout zu bewirken, wenn das erste Flip-Flop 551 seinen ersten Zustand länger als die Verzögerungszeit des ersten Verzögerungselements 57 beibehält, d. h. wenn ein Signal länger als die Verzögerungszeit des ersten Verzögerungselements 571 gespeichert wird. In äquivalenter Weise wird das Ausgangs-Flip-Flop 58 zurückgesetzt, um einen niedrigen Signalpegel des Ausgangssignals Sout zu bewirken, wenn das zweite Flip-Flop 552 dessen ersten Zustand länger als die Verzögerungszeit des zweiten Verzögerungselements 572 behält. Das erste Flip-Flop 551 wird jedes Mal dann zurückgesetzt, wenn das Ausgangs-Flip-Flop 58 gesetzt wird, und das zweite Flip-Flop 552 wird jedes Mal dann zurückgesetzt, wenn das Ausgangs-Flip-Flop 58 zurückgesetzt wird. Das Zurücksetzen der Flip-Flops 551, 552 durch die ersten und zweiten Verzögerungssignale S57₁, S57₂ wird als reguläres Zurücksetzen der Flip-Flops 551, 552 bezeichnet. Zum regulären Zurücksetzen der Flip-Flops 551, 552 ist das erste Verzögerungssignal S57₁ an den Rücksetzeingang des ersten Flip-Flops 551 über ein erstes Logikgatter 561 – ein UND-Gatter in dem Beispiel – zurückgeführt, und das zweite Verzögerungssignal S57₂ ist an den Rücksetzeingang des zweiten Flip-Flops 552 über ein zweites Logikgatter 562 – ein UND-Gatter in dem Beispiel – zurückgeführt. Das weitere Flip-Flop 58 und die ersten und zweiten Verzögerungselemente 571, 572 sind Teil von Ausgangssignalerzeugungsmitteln, die das Ausgangssignal Sout abhängig von den Speicherzuständen der Flip-Flops 571, 572, d. h. abhängig von den in den Flip-Flops 571, 572 gespeicherten Signalen erzeugen.
Wenn ein Signalimpuls auf dem Interferenzdetektionskanal 2 detektiert wird, werden die Speicherelemente 551, 552 daran gehindert, die auf dem Informationsdetektionskanal detektierten Signalimpulse zu speichern, oder Signalimpulse, die bereits in den Speicherelementen 551, 552 gespeichert sind, werden durch Zurücksetzen der Speicherelemente 551, 552 gelöscht, bevor die Verzögerungszeiten der Verzögerungselemente abgelaufen sind, wodurch verhindert wird, dass diese gespeicherten Signalimpulse das Ausgangssignal Sout beeinflussen (irreguläres Zurücksetzen). Um die Speicherelemente 551, 552 daran zu hindern, Signalimpulse zu speichern, oder um gespeicherte Signalimpulse zu löschen, wird das Fehlersignal S6 über Logikgatter 561, 562 an die Rücksetzeingänge der Speicherelemente 551, 552 gekoppelt; die Speicherelemente werden daran gehindert, Signalimpulse zu speichern oder werden zurückgesetzt solange das Fehlersignal S6 einen Rücksetzpegel annimmt. In dem Beispiel gemäß 7 ist der Rücksetzpegel des Fehlersignals S6 ein niedriger Signalpegel.
Die Interferenzsignaldetektionsschaltung ist dazu ausgebildet, einen Rücksetzpegel des Fehlersignals S6 für eine vorgegebene Zeitdauer zu erzeugen, nachdem ein Signalimpuls auf dem Interferenzdetektionskanal 2 detektiert wurde. Zum Detektieren eines Signalimpulses umfasst die Interferenzsignaldetektionsschaltung 6 einen dritten Komparator, dem das zweite Kanalausgangssignal S22 an einem ersten Eingang – dem nichtinvertierenden Eingang in dem Beispiel – zugeführt ist und dem der dritte Referenzwert Vref3 an einem zweiten Eingang – dem invertierenden Eingang in dem Beispiel – zugeführt ist. Die Interferenzdetektionsschaltung 6 erzeugt einen Rücksetzimpuls einer vorgegebenen Zeitdauer des Fehlersignals S6 jedes Mal dann, wenn ein Signalimpuls auf dem Interferenzdetektionskanal detektiert wird, was in dem Beispiel jedes Mal dann ist, wenn eine steigende Flanke in dem Ausgangssignal S63 des dritten Komparators 63 auftritt.
Zum Erzeugen des Fehlersignals S6 weist die Detektionsschaltung 6 weiterhin ein drittes Flip-Flop 64 auf, dem das dritte Komparatorsignal S63 zugeführt ist und das durch eine steigende Flanke des Komparatorsignals gesetzt wird. Ein Ausgangssignal des dritten Flip-Flops 64 bildet das Fehlersignal. In dem Beispiel ist das Fehlersignal S6 das Ausgangssignal des invertierenden Ausgangs des Flip-Flops 64. Nach einer durch das dritte Verzögerungselement 65 vorgegebenen Verzögerungszeit wird das Flip-Flop jedes Mal, nachdem es gesetzt wurde, zurückgesetzt. Zu diesem Zweck wird das Ausgangssignal des dritten Flip-Flops 64 an dessen Rücksetzeingang über das vierte Verzögerungselement 65 zurückgeführt. Wie das erste und das zweite Verzögerungselement 571, 572 ist das dritte Verzögerungselement ein asymmetrisches Verzögerungselement, das nur fallende Flanken des Flip-Flop-Ausgangssignal S6 verzögert. Die Verzögerungszeit des dritten Verzögerungselements 65 kann der Verzögerungszeit des ersten und/oder zweiten Verzögerungselements 571, 572 entsprechen. Allerdings kann auch eine dritte Verzögerungszeit, die sich von der ersten und/oder zweiten Verzögerungszeit unterscheidet, ebenso verwendet werden. In dem Beispiel gemäß 7 sind das Flip-Flop 64 und das dritte Verzögerungselement 65 Teil von Fehlersignalerzeugungsmitteln, die das Fehlersignal S6 abhängig von der Detektion eines Signalimpulses auf dem Interferenzdetektionskanal 2 erzeugen.
Die Funktionsweise der Empfängerschaltung gemäß 4 wird besser verständlich unter Bezugnahme auf 8, in der Beispiele von Zeitdiagrammen der ersten und zweiten Kanalausgangssignale S11, S21, der ersten und zweiten Flip-Flop-Ausgangssignale S55₁, S55₂, der ersten und zweiten Verzögerungssignale S57₁, S57₂, und des Ausgangssignals Sout dargestellt sind.
In 8 bezeichnet t1 einen Zeitpunkt, zu dem ein Signalimpuls mit einer Amplitude größer als der erste Referenzwert Vref1 auf dem Informationsübertragungskanal 1 detektiert wird. Zu diesem Zeitpunkt wird das erste Flip-Flop 551 gesetzt und bewirkt dadurch, dass dessen Ausgangssignal S55₁ einen niedrigeren Pegel annimmt. Bezugnehmend auf 7 ist dem zweiten Logikgatter 562 außer dem Fehlersignal S6 und dem zweiten Verzögerungssignal S57₂ auch das Ausgangssignal S55₁ des ersten Flip-Flops 551 zugeführt. Dies stellt sicher, dass nur das erste Flip-Flop 551 gesetzt wird, wenn ein Signalimpuls auftritt, der eine Amplitude höher als der zweite Referenzwert Vref1 besitzt, oder dass das zweite Flip-Flop 552 sofort zurückgesetzt wird, nachdem das erste Flip-Flop 551 gesetzt wurde. Da kein Signalimpuls auf dem Interferenzdetektionskanal 2 innerhalb eines vorgegebenen Zeitfensters um den Zeitpunkt t1 auftritt, bleibt das erste Flip-Flop 551 für eine durch das erste Verzögerungselement 571 gegebene erste Verzögerungszeit 7l gesetzt. Am Ende der Verzögerungszeit tritt eine fallende Flanke des ersten Verzögerungssignals auf, die das Ausgangs-Flip-Flop 58 setzt und die bewirkt, dass das Ausgangssignal Sout einen hohen Signalpegel annimmt, und die das erste Flip-Flop 551 zurücksetzt. Da das erste Verzögerungselement 571 steigende Flanken des Flip-Flop-Ausgangssignals S55₁ nicht signifikant verzögert, behält das erste Verzögerungssignal S57₁ einen niedrigen Pegel nur für ein kurze Zeitdauer bei, die hauptsächlich durch Laufzeitverzögerungen in dem ersten Flip-Flop 551 bedingt ist.
In 8 bezeichnet t2 einen Zeitpunkt, zu dem ein Signalimpuls mit einer Amplitude größer als der zweite Referenzwert Vref2 und niedriger als der erste Referenzwert Vref1 auf dem Informationsübertragungskanal 1 detektiert wird. Zu diesem Zeitpunkt wird nur das zweite Flip-Flop 552 gesetzt, das dadurch bewirkt, dass dessen Ausgangssignal S55₂ einen niedrigen Pegel annimmt. Da kein Signalimpuls auf dem Interferenzdetektionskanal 2 innerhalb eines vorgegebenen Zeitfensters um den zweiten Zeitpunkt t2 auftritt, bleibt das zweite Flip-Flop 552 für eine durch das zweite Verzögerungselement 572 vorgegebene zweite Verzögerungszeit τ2 gesetzt. Am Ende der Verzögerungszeit tritt eine fallende Flanke des ersten Verzögerungssignals auf, die das Ausgangs-Flip-Flop 58 zurücksetzt, und die dadurch bewirkt, dass das Ausgangssignal Sout einen niedrigen Signalpegel annimmt, und die das zweite Flip-Flop 552 zurücksetzt. Da das zweite Verzögerungselement 572 steigende Flanken des Flip-Flop-Ausgangssignals S55₂ nicht signifikant verzögert, bleibt das zweite Verzögerungssignal S57₂ nur für eine kurze Zeit auf einem niedrigen Signalpegel, die im Wesentlichen durch Laufzeitverzögerungen in dem zweiten Flip-Flop 552 bedingt ist.
Zum Zweck der Erläuterung sei angenommen, dass zu einem Zeitpunkt t3 ein Signalimpuls auf dem Informationsübertragungskanal 1 detektiert wird, der eine Amplitude größer als der zweite Referenzwert Vref2 und niedriger als der erste Referenzwert Vref1 aufweist, und dass zu einem Zeitpunkt t4 ein Signalimpuls auf dem Informationsübertragungskanal 1 detektiert wird, der eine Amplitude aufweist, die größer ist als der erste Referenzwert Vref1. Gleichzeitig mit der Detektion der Signalimpulse auf dem Informationsübertragungskanal 1 werden allerdings Signalimpulse auf dem Interferenzdetektionskanal detektiert. t3 und t4 sind in 8 Zeitpunkte, zu denen diese Signalimpulse über den dritten Schwellenwert ansteigen. Zu diesen Zeitpunkten werden Rücksetzimpulse einer dritten Zeitdauer τ3 des Fehlersignals S6 erzeugt, die verhindern, dass die Flip-Flops 551, 552 für die Zeitdauer dieser Rücksetzimpulse gesetzt werden. Infolge dessen ändern die Flip-Flops 551, 552 ihre Speicherzustände nicht, und infolge dessen tritt keine Änderung des Signalpegels des Ausgangssignals Sout auf. Sogar bei kurzen Verzögerungen zwischen einem Impuls auf dem Informationsübertragungskanal 1 und einem Impuls auf dem Interferenzdetektionskanal beeinflussen Impulse auf dem Informationsübertragungskanal nicht das Ausgangssignal. Um einen Signalimpuls zu ignorieren, der auf dem Informationsübertragungskanal auftritt, bevor ein Signalimpuls auf dem Interferenzdetektionskanal auftritt, ist die maximale Verzögerungszeit die Verzögerungszeit des ersten Verzögerungselements bzw. des zweiten Verzögerungselements. In diesem Fall wird das erste oder zweite Flip-Flop 551, 552 gesetzt bevor der Signalimpuls auf dem Interferenzdetektionskanal 2 detektiert wird. Allerdings werden das erste oder zweite Flip-Flop 551, 552 zurückgesetzt bevor die ersten und zweiten Verzögerungszeiten erreicht wurden, und bewirken so, dass die Ausgangssignale S55₁, S55₂ des ersten oder zweiten Flip-Flops 551, 552 das Ausgangssignal nicht beeinflussen.
Um einen Signalimpuls, der auf dem Informationsübertragungskanal 2 auftritt, nachdem ein Signalimpuls auf dem Interferenzdetektionskanal auftritt, zu ignorieren, ist die maximale Verzögerungszeit die Verzögerungszeit des dritten Verzögerungselements, da verhindert wird, dass das erste und zweite Flip-Flop 551, 552 während dieser Zeitdauer gesetzt werden.
Gemäß einem Beispiel sind die ersten, zweiten und dritten Verzögerungszeiten identisch. In diesem Fall sind Zeitfenster um Zeitpunkte, zu denen Signalimpulse auf dem Interferenzdetektionskanal 2 detektiert werden und denen Signalimpulse auf dem Informationsübertragungskanal ignoriert werden, symmetrisch um diese Detektionszeitpunkte.

Claims

Signalübertragungsvorrichtung, die aufweist: einen ersten Signalübertragungskanal (1) mit einem Eingangsanschluss (11) und einem Ausganganschluss (12); eine Übertragerschaltung (3), die an den Eingang (11) des ersten Übertragungskanals (1) angeschlossen ist; einen zweiten Übertragungskanal (2) mit einem Eingangsanschluss (21), der offen ist oder der durch ein passives Bauelement abgeschlossen ist, und mit einem Ausgangsanschluss (22); eine Empfängerschaltung (4), die an die Ausgänge des ersten und zweiten Übertragungskanals (1, 2) angeschlossen ist, die dazu ausgebildet ist, Signalimpulse auf dem ersten Signalübertragungskanal zu detektieren und ein Empfängerausgangssignal (Sout) abhängig von der Detektion von Signalimpulsen zur Verfügung zu stellen, die dazu ausgebildet ist, Signalimpulse auf dem zweiten Übertragungskanal (2) zu detektieren, und die dazu ausgebildet ist, solche Signalimpulse auf dem ersten Übertragungskanal (1) für die Erzeugung des Ausgangssignals (Sout) zu ignorieren, die innerhalb eines vorgegebenen Zeitfensters bevor oder nachdem ein Signalimpuls auf dem zweiten Übertragungskanal (2) detektiert wurde, auftreten.
Signalübertragungsvorrichtung nach Anspruch 1, bei der der erste und zweite Übertragungskanal (1, 2) jeweils einen Transformator (10, 20) aufweisen.
Signalübertragungsvorrichtung nach Anspruch 1 oder 2, bei der der Transformator (10, 20) ein kernloser Transformator ist.
Signalübertragungsvorrichtung nach einem der vorangehenden Ansprüche, bei der die Empfängerschaltung (4) aufweist: eine Informationssignaldetektionsschaltung (5), die an den ersten Übertragungskanal (1) gekoppelt ist und der ein Fehlersignal (S6) zugeführt ist; eine Interferenzsignaldetektionsschaltung (6) die an den zweiten Übertragungskanal (2) gekoppelt ist und die das Fehlersignal (S6) zur Verfügung stellt.
Signalübertragungsvorrichtung nach Anspruch 4, bei der die Informationssignaldetektionsschaltung (5) aufweist: Detektionsmittel zum Detektieren von Signalimpulsen auf dem ersten Übertragungskanal (1); Speichermittel zum Speichern von Signalimpulsen, die detektiert wurden; Ausgangssignalerzeugungsmittel zum Erzeugen des Ausgangssignals abhängig von in den Speichermitteln gespeicherten Signalimpulsen.
Signalübertragungsvorrichtung nach Anspruch 5, bei der die Ausgangssignalerzeugungsmittel dazu ausgebildet sind, eine Änderung im Pegel des Ausgangssignals (Sout) zu bewirken, wenn ein Signalimpuls für eine vorgegebene Zeitdauer abgespeichert wurde.
Signalübertragungsvorrichtung nach Anspruch 6, bei der die Speichermittel aufweisen: ein erstes Speicherelement (551) zum Speichern von Signalimpulsen mit einer Amplitude größer als ein erster Referenzwert; ein zweites Speicherelement (552) zum Speichern von Signalimpulsen mit einer Amplitude größer als ein zweiter Referenzwert aber kleiner als der erste Referenzwert.
Signalübertragungsvorrichtung nach Anspruch 7, bei der die Ausgangssignalerzeugungsmittel dazu ausgebildet sind, einen ersten Wechsel in dem Pegel des Ausgangssignals (Sout) jedes Mal dann zu erzeugen, wenn ein Signalimpuls für eine vorgegebene Zeitdauer in dem ersten Speicherelement (551) gespeichert wurde, und einen zweiten Wechsel in dem Pegel des Ausgangssignals (Sout) jedes Mal dann zu erzeugen, wenn ein Signalimpuls für eine vorgegebene Zeitdauer in dem zweiten Speicherelement (552) gespeichert wurde.
Signalübertragungsvorrichtung nach einem der Ansprüche 5 bis 8, bei den die Interferenzsignaldetektionsschaltung aufweist: Detektionsmittel zum Detektieren von Signalimpulsen auf dem ersten Übertragungskanal; Fehlersignalerzeugungsmittel zum Erzeugen des Fehlersignals abhängig von der Detektion von Signalimpulsen auf dem zweiten Übertragungssignal.
Signalübertragungsvorrichtung nach Anspruch 9, bei der das Fehlersignal einen Rücksetzpegel annehmen kann, und bei dem die Fehlersignalerzeugungsmittel dazu ausgebildet sind, den Rücksetzpegel des Fehlersignals (S6) jedes Mal für eine vorgegebene Zeitdauer zu erzeugen, wenn ein Signalimpuls auf dem zweiten Übertragungskanal detektiert wird.
Signalübertragungsvorrichtung nach Anspruch 10, bei der die Speichermittel (551, 552) dazu ausgebildet sind, daran gehindert zu werden, Signalimpulse während der Zeitdauer des Rücksetzpegels des Fehlersignals (S6) zu speichern.
Signalübertragungsvorrichtung nach Anspruch 10, bei der die Speichermittel (551, 552) dazu ausgebildet sind, gespeicherte Signalimpulse zu löschen, wenn der Rücksetzpegel des Fehlersignals auftritt.
Ein Verfahren zum Übertragen von Signalen, das aufweist: Bereitstellen eines ersten Signalübertragungskanals (1) und eines zweiten Übertragungskanals (2), die jeweils einen Eingang (11, 21) und einen Ausgang (12, 22) aufweisen, wobei der Eingang (21) des zweiten Übertragungskanals (2) offen ist oder durch ein passives Bauelement abgeschlossen ist; Detektieren von Signalimpulsen auf dem ersten Übertragungskanal (1) und Erzeugen eines Ausgangssignals (Sout) abhängig von der Detektion von Signalimpulsen auf dem ersten Übertragungskanal (1); Detektieren von Signalimpulsen auf dem zweiten Übertragungskanal (2); und Ignorieren von Signalimpulsen auf dem ersten Übertragungskanal (1) für die Erzeugung des Ausgangssignals (Sout), die innerhalb eines vorgegebenen Zeitfensters bevor oder nachdem ein Signalimpuls auf dem zweiten Übertragungskanal (2) aufgetreten ist, detektiert wurden.
Das Verfahren nach Anspruch 13, bei dem die ersten und zweiten Übertragungskanäle (1, 2) jeweils einen Transformator (10, 20) aufweisen.
Verfahren nach Anspruch 14, bei dem der Transformator (10, 20) ein kernloser Transformator ist.