DE102008009510B3 - Verfahren zum Niedertemperatur-Drucksintern - Google Patents

Verfahren zum Niedertemperatur-Drucksintern Download PDF

Info

Publication number
DE102008009510B3
DE102008009510B3 DE102008009510A DE102008009510A DE102008009510B3 DE 102008009510 B3 DE102008009510 B3 DE 102008009510B3 DE 102008009510 A DE102008009510 A DE 102008009510A DE 102008009510 A DE102008009510 A DE 102008009510A DE 102008009510 B3 DE102008009510 B3 DE 102008009510B3
Authority
DE
Germany
Prior art keywords
heat sink
sink plate
substrate
heat
pressure sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008009510A
Other languages
English (en)
Inventor
Ronald Prof. Dr. Eisele
Mathias Dipl.-Ing. Kock
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102008009510A priority Critical patent/DE102008009510B3/de
Priority to PCT/DE2009/000050 priority patent/WO2009100698A2/de
Priority to EP09709504A priority patent/EP2243159A2/de
Priority to CN2009801051597A priority patent/CN101952960B/zh
Priority to US12/866,121 priority patent/US8118211B2/en
Application granted granted Critical
Publication of DE102008009510B3 publication Critical patent/DE102008009510B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

Verfahren zum Niedertemperatur-Drucksintern wenigstens einer thermisch zu kontaktierenden und mechanisch fest verbundenen elektronischen auf einem Substrat befindlichen Baugruppe mit den Schritten: - Formpressen der elektronischen Baugruppe mit einer Formumhüllungsmatrix unter Freilassung einer Anschlussfläche für eine Wärmesenken-Verbindung, - Aufbringen einer Sinter-Verbindungsschicht auf den freigelassenen Bereich und/oder die zur Kontaktierung vorgesehenen Bereiche einer Wärmesenkenplatte, und - stoffschlüssiges Verbinden der Wärmesenkenplatte mittels Silber-Sinterpresstechnik an das Substrat der elektronischen Baugruppe.

Description

  • Die Erfindung betrifft ein Verfahren zum Drucksintern. Elektronische Baugruppen der Leistungselektronik mit einem oder mehreren Halbleiterbauelementen werden typischerweise mit Hilfe von Klebungen, Lötungen oder der Silber-Drucksintertechnik der ungeschützten Halbleiter auf einem primären Schaltungsträger hergestellt. Hierbei werden vorzugsweise keramische Schaltungsträger eingesetzt (so genannte DCB-Substrate, bzw. direct copper bonded Substrate).
  • Die Substrate bestehen aus einem Kern von Aluminiumoxid oder Aluminiumnitrid mit Ausdehnungskoeffizienten von 7–8 ppm/K und ca. 4 ppm/K. Das Substrat kann auch eine rein keramische Lösung in Form von Dickschichthybridträgern aus Aluminiumoxid oder Aluminiumnitrid mit metallisierten oder aufgesetzten Leiterbahnen sein. Auch kann eine direkte Montage von einem oder mehreren Halbleitern auf einem metallischen Stanzgitter als Schaltungsträger erfolgen. Die US 2004-026778 A1 zeigt die direkte Montage des Halbleiters auf Abschnitten des Stanzgitters ohne isolierendes Substrat.
  • Mit Hilfe von Ultraschall-Drahtbondungen sind die Halbleiter untereinander und mit den metallischen Leiterbahnen des Substrates bzw. mit dem Stanzgitter elektrisch verbunden. Zur Erhöhung der Verlustleistungsabfuhr (dynamischer Fall und stationärer Fall) wird das bestückte Substrat oder das Stanzgitter üblicherweise mit einer Verbindungsschicht (Kleben, Druckkontakt mit Wärmeleitpaste, Löten oder Drucksintern) auf auf eine Wärmesenkenplatte aufgebaut (z. B. Gebrauchsmuster der Anmelderin DE 200 05 746 U1 ). Typischerweise werden für leistungsstarke Module auch mehrere Substrat-Baugruppen (in Serien- und Parallelschaltung) auf einer gemeinsamen Wärmesenkenplatte durch Löten oder Drucksintern montiert. Im Falle des Drucksinterns werden erst die Substratplatte und die Halbeiter mit der gemeinsamen Wärmesenkenplatte verbunden und erst danach erfolgt das elektrische Kontaktieren durch das Drahtbonden aller beteiligten bestückten Substratplatten.
  • Die Wärmesenkenplatte sorgt im Falle eines dynamischen Wärmestroms für eine optimale Energiepufferung mit der Wärmekapazität des gewählten Materials (vorzugsweise Kupfer). Insbesondere bei Impulsbetrieb der Schaltung reduziert die Wärmesenkenplatte den dynamischen Wärmewiderstand (Zth). Im stationären Fall eines Wärmestroms durch Verlustleistung der Halbleiter ist hingegen die Wärmespreizfunktion bedeutsam. Hier ist die Wärmeleitfähigkeit der Wärmespreizplatte entscheidend und ihre, gegenüber dem Substrat, vergrößerte Dimension. Dies führt zu einem vorteilhaften thermischen Widerstand (Rth).
  • Zur Erzielung von hoher elektrischer Isolation zwischen den potentialtragenden Komponenten (Bondrähte, Halbleiter und Leiterbahnen) und Erreichung sehr hoher mechanischer Festigkeit bzw. Robustheit gibt es Produkte, bei denen die Baugruppe mit einem duroplastischen Kunststoff umhüllt sind. Diese Fertigungstechnik besteht aus dem volumenmäßig vollständigen Ausfüllen des Modulkörpers durch Formpressen (Transfer Molding) mit einem duroplastischen harten, glasartigen Polymerwerkstoff (z. B. Henkel Loctite Hysol®). Dies geschieht mit einzelnen Halbleiterbauelementen (z. B. in TO 220-Gehäuseformen der Fa. ST-Microelectronics IRF-540) und mit Transistorgruppen z. B. US 2005/0067719 A1 .
  • Einige Produkte umhüllen neben der Substratbaugruppe auch eine montierte Wärmesenkenplatte, z. B. DIP-IPM von Fa. Mitsubishi („A New Version Intelligent Power Module for High Performance Motor Control"; M. Iwasaki et. al.; Power Semiconductor Device Division, Mitsubishi, Japan).
  • Weiter ist die DE 100 16 129 A1 zu nennen, aus der bereits ein Verfahren zur Herstellung einer Sinterverbindung zwischen zwei Werkstücken, z. B. einem Chip und einem Substrat mittels Niedertemperatur-Silber-Sintertechnik bekannt ist, die eine Temperatur zwischen 150°C und 250°C vorschlägt um eine an beiden Verbindungspartnern angesinternte Schicht zu verbinden.
  • Schließlich ist in der DE 10 2004 019 567 B3 noch ein Verfahren beschrieben, einen Chip ohne Gehäuse auf ein Substrat mittels Silber-Drucksintern aufzubringen, wobei eine mit dem Lösungsmittel Cyclohexal im Verhältnis 1:2 bis 1:4 gemischte, 10–50 μm dicke pastöse Schicht zunächst zwischen 100 und 200°C getrocknet wird.
  • 1.1. Nachteil und Verbesserung des Standes der Technik
  • Nachteil 1: Ausbeuteverluste durch ungetestete Substratbaugruppen beim Drucksintern
  • Bei der Serien- oder Parallelschaltung von mehreren Substrat-Baugruppen (Multisubstratmodule) auf nur einer Wärmesenkenplatte ist besonders nachteilig, dass aus Gründen der wirtschaftlichen Ausbeute nur elektrisch gut-getestete Einzel-Baugruppen auf eine gemeinsame Wärmesenkenplatte montiert werden können. Dieser kostensparende Fertigungs- und Prüfschritt ist bei der Montage mittels Silber-Drucksinterung nicht möglich, weil das quasi-isostatische Pressen der Baugruppe während des Sintervorganges die Bonddrähte der elektrisch verdrahteten Baugruppe zerstören würde.
  • Zur Verbesserung des Standes dieser Technik wird vorgeschlagen, die vorgetesteten Substratbaugruppen durch Formpressen in der beschriebenen Weise zunächst in eine robuste, mechanisch belastbare Baugruppe (Mold-Modul) zu formen.
  • Eine solche formgepresste Baugruppe kann durch uniaxiales oder quasi-isostatisches Pressen mittels Drucksintern mit einer Wärmesenkenplatte durch Silber-Sintern verbunden werden. In dieser Aufbauweise werden also nur gut-getestete Substratbaugruppen weiterverarbeitet. Dieser Sinterprozess kann mit mindestens einem Moldmodul durchgeführt werden, ist aber auch mit mehreren Modulmodulen auf nur einer Wärmesenkenplatte simultan durchführbar.
  • Nachteil 2: Verformung der umhüllten Baugruppe mit integrierter Wärmesenkenplatte durch große Dehnungsunterschiede
    • a.) Der geschilderte Prozess des Formpressens (Transfer Molding) hat für die gesamte Baugruppe den Nachteil, dass eine erneute Erwärmung auf ca. 170°C–200°C vorgenommen wird (thermische Aktivierung der Polymervernetzung). Dabei verformt sich der bereits verbundene Stapel, bestehend aus den Materialien Wärmensenkenplatte, Verbindungsschicht, Substrat, Verbindungsschicht und Halbleiter, entsprechend ihrer individuellen thermischen Ausdehnungskoeffizienten. Die Schichthaftungen und Scherfestigkeiten der Verbindungsschichten sorgen für eine bleibende überlagerte Gesamtverformung.
  • Das bevorzugte Wärmesenkenmaterial ist Kupfer und der hohe Ausdehnungskoeffizient des Kupfers (18 ppm/K) führt zu einer Hohlverformung des Materialstapels gegenüber einer ebenen Kühlkörperfläche, auf die die spätere Baugruppe beim Endverbraucher montiert wird.
  • Das Umhüllen des Bauelementes durch Formpressen während der thermisch verformten Phase (bei 175°C bis 200°C Prozesstemperatur) führt zum stark verhinderten Rückbilden der Hohlverformung. Teilweise ist mechanische Scherspannung zwischen den Materialschichten und dem umhüllenden Duroplast so groß, dass eine zer störende Delamination zwischen Umhüllung und Schichtenstapel und/oder zwischen den Schichten des thermischen Stapels erfolgt.
  • Selbst wenn keine Delamination einsetzt, verbleibt eine störende Hohlverformung nach dem Prozess. Diese Hohlverformung einer leistungselektronischen Baugruppe gegenüber dem ebenen Kühlkörper muss unbedingt vermieden werden, denn der erforderliche Wärmefluss zur Entwärmung der Transistoren kann nicht mehr gewährleistet werden.
    • b.) Wärmesenkenplatten erfüllen ihre Funktion unter anderem durch Wärmespreizung und materialabhängig, auch der Erhöhung der Gesamt-Wärmekapazität. Zu diesem Zweck muss die Wärmesenkenplatte eine größere Fläche einnehmen, als die darauf verbundene Substratplatte darstellt. Eine duroplastische Umhüllung muss aus Gründen der angestrebten Festigkeit die Wärmesenkenplatte in robuster Wandstärke umfassen, so dass die Wärmesenkenplatte flächenbündig an einer Seite der Umhüllung erscheint. Die Kosten der duroplastischen Formmasse sind allerdings relativ hoch, so dass die thermisch erforderliche Größe der Wärmesenkenplatte im Allgemeinen unzulässig reduziert wird. In den bekannten Aufbauten solcher Produkte werden die Wärmespreizplatten durch Kleberschicht montiert.
    • c.) Wärmesenkenplatten werden gelegentlich auch extern mittels Wärmeleitpaste unterhalb von Substratmodulen (formumhüllt oder auch rahmenbasiert) montiert. Diese formschlüssige Montage ist jedoch von Nachteil wegen der geringen Wärmeleitfähigkeit von Pasten (1–5 W/mK) und der Langzeitstabilität der Pasten und ihrer Funktion (pump out-Effekt).
  • Die folgenden Prozessschritte sollen erfindungsgemäß die geschilderten Nachteile vermeiden und explizit einerseits zu einer reproduzierbaren balligen Verformung der Wärmesenkenplatte gegenüber einem ebenen Kühlkörper führen und andererseits eine signifikante Einsparung der Formmasse bei gleichzeitig korrekt dimensionierter Wärmesenkenplatte ermöglichen.
  • Das erfindungsgemäße Verfahren löst die obigen Probleme mit den Merkmalen des Hauptanspruchs.
  • Dabei wird die Prozesskette der Herstellung dahingehend geändert, dass die elektronische Baugruppe ohne die Wärmesenkenplatte (und ohne Sinter-Verbindungsschicht zur Wärmesenkenplatte) mit der duroplastischen Umhüllungsmasse formgepresst wird. Der Ausdehnungskoeffizient der Formumhüllungsmasse nun ausschließlich dem thermisch dominanten keramischen Substrat (4 bis 6 ppm/K) angepasst und liegt nun deutlich unter dem thermischen Ausdehnungskoeffizienten der Wärmesenkenplatte, beispielsweise aus Kupfer (18 ppm/K).
  • Eine Verformung durch Fehlanpassung des Duroplastes und des bestückten Substrates liegt nun nicht mehr vor. Das Volumen des umhüllten Substrates ist deutlich geringer und der Material- und Ernergieverbrauch ist entsprechend ökonomischer und ökologischer (vergleiche 1a, 1b mit 2a, 2b).
  • Weiter kann eine Wärmesenkenplatte in einer Sinterung mit mehreren elektrisch parallel geschalteten einzeln umhüllten Baugruppen bestückt werden.
  • Weitere Vorteile und Merkmale des Verfahrens ergeben sich aus folgender Beschreibung eines bevorzugten Ausführungsbeispiels. Dabei zeigt:
  • 1a die Integration der Wärmesenkenplatte gemäß Stand der Technik in den formumhüllten Körper, mit dem Nachteil, dass das Volumen groß ist gegenüber der extern angebrachten Wärmesenkenplatte und die Wärmesenkenplatte keine Spreizfunktion mehr besitzt,
  • 1b dasjenige der 1a, jedoch Ansicht von der Seite der Wärmesenkenplatte,
  • 2a eine externe stoffschlüssige Montage der Wärmesenkenplatte an den vollendeten formumhüllten Körper, mit dem Vorteil, dass das Duroplastvolumen klein ist gegenüber dem Volumen in 1 und die Verbindungsschicht eine thermisch hoch leitfähige gesinterte Silberschicht ist,
  • 2b eine externe stoffschlüssige Montage der flächenvergrößerten Wärmesenkenplatte an den vollendeten formumhüllten Körper, mit den Vorteilen, dass das Duroplastvolumen klein ist gegenüber dem Volumen in 1, die Verbindungsschicht eine thermisch hoch leitfähige gesinterte Silberschicht ist, die Wärmespreizung weiter optimiert ist (gegenüber 2a) und eine einfache Montagemöglichkeit zu einem Kühlkörper durch z. B. Schrauben (gegeben ist,
  • 3 eine externe stoffschlüssige Montage der flächenvergrößerten Wärmesenkenplatte an den vollendeten formumhüllten Körper, mit den zusätzlichen Vorteilen, dass die Wärmespreizplatte segmentiert ist und durch die geringe absolute Größe auch die absoluten Dehnungsdifferenzen kleiner gehalten werden können. Geringere Dehnungsdifferenzen bedeuten kleinere Scherspannungen und damit auch größere Lebensdauer gegenüber Temperatur-Wechselbelastungen,
  • 4 eine externe stoffschlüssige Montage der flächenvergrößerten Wärmesenkenplatte mehrerer formumhüllten Körper, mit dem Vorteil, dass nun auch Multisubstratmodule aus einzeln gutgetesteten Modulen mit Hilfe der Drucksintertechnik stoffschlüssig auf eine gemeinsame Wärmesenkenplatte montiert werden können (hier mit multiplen Anschraubmöglichkeiten zur Schaffung optimaler Anpresskräfte an einen Kühlkörper),
  • 5a die Wärmesenkenplatte der 4 ergänzt durch Oberflächen erweiternde Strukturen wie Finnen oder – dargestellt – Stifte zur Luftkühlung, und
  • 5b – zur direkten Wasserkühlung – die Wärmesenkenplatte der 4 mit einer zusätzlichen Wanne aus Metall oder Kunststoff vorzusehen, in die Wasser geführt wird.
  • Die Wärmesenkenplatte wird nun in einem anderen Verbindungsprozess, nämlich der Silber-Sinterpresstechnik, mit dem vollendeten formumhüllten Körper der elektronischen Baugruppe stoffschlüssig (und langzeitstabil) verbunden (2a, 2b).
  • Die Verbindungsschicht des gesinterten Silbers besitzt typisch eine Wärmeleitfähigkeit von ca. 250 W/mK und ist damit jeder Wärmeleitpaste und jedem Kleber und Lot thermisch und mechanisch weit überlegen.
    • a. Nun kann die Wärmesenkenplatte in ausreichender Größe, also mindestens identisch mit der Substratgröße (primäre Funktion; hohe Wärmekapazität) oder identisch mit dem formumhüllten Körper, oder vorzugsweise auch größer als der formumhüllte Körper (Wärmespreizung und Erhöhung der Wärmekapazität) gewählt werden.
    • b. Die Drucksintertechnik verbindet durch Temperatur und Druck. Der Druck gestattet es, die Wärmesenkenplatte in ein Bett (= Pressenunterstempel) mit einem kleineren Radius zu pressen, als nach der vollzogenen Verbindung sich nach der Abkühlung einstellt. Die Wärmesenkenplatte federt in den Radius des Unterstempels; verbindet sich über die Verbindungsschicht mit dem Substrat und nimmt nach dem Abkühlen die endgültige Form ein. Die gewünschte ballige Formgebung kann mm zielgerichtet durch den Radius des Unterstempels der Drucksinterpresse beeinflusst werden.
  • Die Anordnung kann mit folgenden Verbesserungsmaßnahmen optimiert werden:
    • c. Wenn die Wärmesenke größer als der formumhüllte Körper ist, kann die die über den Körper hinausragende Fläche mit Bohrungen für Montageschrauben versehen sein.
    • d. Die Wärmesenke unter einer Substratplatte kann segmentiert sein. Vorzugsweise sollte unterhalb eines jeden Wärme dissipierenden Bauelements (Transistor, Diode) auf dem Substrat eine Teil-Wärmesenke, die jeweils mindestens identisch groß mit dem Flächenbedarf des Bauelementes zu dimensionieren ist. Die einzelnen Teil-Wärmesenken weisen kleinere Diagonalen auf, als die vollständige Wärmesenkenplatte unsegmentiert. Die kleinere Wärmesenkenplatte-Diagonale der Teilplatten weisen kleinere Scherspannungen (durch geringe absolute thermische Differenzdehnung) gegenüber dem Substrat auf und dies führt zu einer größeren Temperaturwechselbeständigkeit als mit einer vollständigen Platte erreicht werden kann.
    • e. Für größere Betriebsströme können auch mehrere formumhüllte Baugruppen auf einer Wärmesenkenplatte durch Drucksintern befestigt werden und parallel geschaltet werden. Auch können auf diese Weise gebräuchliche Schaltungen, wie zum Beispiel eine B-6-Brücke, nachgebildet werden und auf einer Wärmesenkenplatte gemeinsam durch Drucksintertechnik befestigt werden.
    • f. Wie vor, jedoch ist die Wärmesenkenplatte ein Rohr bzw. ein kühlungsoptimierter Hohlkörper, der von einem Kühlmedium durchströmt werden kann und auf diese Weise die Entwärmungsleistung erhöht. Der Hohlraum des Körpers muss gegebenenfalls durch einen entnehmbaren Stützkörper (z. B. Vierkantstange in Vierkant-Rohr) während des Drucksinterprozesses an der Verformung gehindert werden.
    • g. Wie f, jedoch kann der Wärmesenkenkörper an mehreren Planseiten, vorzugsweise an den sich gegenüberliegenden Flächen mit formumhüllten Baugruppen nach dem Drucksinterprinzip umgeben werden. So kann z. B. ein Vierkantrohr an zwei gegenüberliegenden Seiten Leistungsmodule tragen.
    • h. Weiter kann eine gemeinsame Wärmesenkenplatte in einer Sinterung mit mehreren Baugruppen – z. B. – elektrisch parallel geschalteten einzeln umhüllten Leistungselektroniken bestückt werden.
    Bezugszeichenliste:
    1 Elektrische Anschlüsse (Cu-Stanzgitter)
    2 Formumhüllter Mold-Körper der Baugruppe aus duroplastischem Werkstoff
    3 Halbleiter mit Bondrähten
    4 Direct Copper Bonded-Substrat (DCB) mit keramischem Kern und metallischen Leitflächen (Al oder Cu)
    5 Verbindungschicht in integrierten Moldmodulen bestehend aus thermisch leitenden Klebern
    6 Wärmesenkenplatte, typisch Cu, Dicke 3 mm
    7 Silber-Sinterschicht als Verbindung, hergestellt durch Drucksintern
    8 Wärmesenkenplatte, typisch Cu, Dicke 3 mm mit Montagelöchern zur einfachen Befestigung auf Kühlkörpern
    9 Wärmesenkenplatte für mehrere umhüllte Substratmodule in Serien- und Parallelschaltung, typisch Cu, Dicke 5 mm mit Montagelöchern zur multiplen Befestigung auf Kühlkörpern, auch zwischen den einzelnen Modulen
    10 Duroplastisch umhülltes Substrat-Modul
    11a–11d Segmente einer Wärmesenkenplatte, die lokal die Wärme spreizen und die thermische Masse erhöhen. Die geringeren Abmessungen gewährleisten eine höhere Themperaturwechselbeständigkeit durch geringe Schärspannungen der Wärmesenkenplatte gegenüber der Substratplatte
    12 Oberflächen erweiternde Strukturen wie Finnen oder Stifte zur Luftkühlung oder Wasserkühlung
    13 Wasserführende Wannenstruktur als umhüllendes Behältnis des Wasserkühlers.

Claims (4)

  1. Verfahren zum Niedertemperatur-Drucksintern wenigstens einer thermisch zu kontaktierenden und mechanisch fest verbundenen elektronischen und auf einem Substrat befindlichen Baugruppe mit den Schritten: – Formpressen der elektronischen Baugruppe mit einer Formumhüllungsmatrix unter Freilassung einer Anschlußfläche des Substrates für eine Wärmesenken-Verbindung, – Bereitstellen einer Wärmesenkenplatte, – Aufbringen einer Sinter-Verbindungsschicht auf den freigelassenen Bereich der Anschlussfläche und/oder auf den zur Kontaktierung vorgesehenen Bereich der Wärmesenkenplatte, und – stoffschlüssiges Verbinden der Wärmesenkenplatte mittels Silber-Niedertemperatur-Drucksintertechnik an das Substrat der elektronischen Baugruppe im Bereich der Anschlussfläche.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Pressenunterstempel mit geringerem Radius/Außenabmessungen als die Wärmesenkenplatte beim Aufbringen des Druckes zur Verwölbung der Wärmesenkenplatte genutzt wird, so daß nach Abkühlen der Sinter-Verbindung eine minimal ballige Wölbung der Wärmesenkenplatte erzeugt ist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zur Fixierung der Wärmesenkenplatte in den über das Substrat hinausreichenden Bereichen Durchlässe für Montageschrauben zur mechanischen Fixierung der Kanten an weiteren wärmeabführenden Komponenten ausgebildet werden.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß mehrere einzeln umhüllte Baugruppen in einem gemeinsamen Sinterschritt auf ein gemeinsame Wärmesenkenplatte aufgesintert werden.
DE102008009510A 2008-02-15 2008-02-15 Verfahren zum Niedertemperatur-Drucksintern Active DE102008009510B3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102008009510A DE102008009510B3 (de) 2008-02-15 2008-02-15 Verfahren zum Niedertemperatur-Drucksintern
PCT/DE2009/000050 WO2009100698A2 (de) 2008-02-15 2009-01-16 Verfahren zum niedertemperatur-drucksintern
EP09709504A EP2243159A2 (de) 2008-02-15 2009-01-16 Verfahren zum niedertemperatur-drucksintern
CN2009801051597A CN101952960B (zh) 2008-02-15 2009-01-16 低温加压烧结的方法
US12/866,121 US8118211B2 (en) 2008-02-15 2009-01-16 Method for the low-temperature pressure sintering of electronic units to heat sinks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008009510A DE102008009510B3 (de) 2008-02-15 2008-02-15 Verfahren zum Niedertemperatur-Drucksintern

Publications (1)

Publication Number Publication Date
DE102008009510B3 true DE102008009510B3 (de) 2009-07-16

Family

ID=40651328

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008009510A Active DE102008009510B3 (de) 2008-02-15 2008-02-15 Verfahren zum Niedertemperatur-Drucksintern

Country Status (5)

Country Link
US (1) US8118211B2 (de)
EP (1) EP2243159A2 (de)
CN (1) CN101952960B (de)
DE (1) DE102008009510B3 (de)
WO (1) WO2009100698A2 (de)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012171797A1 (de) * 2011-06-17 2012-12-20 Robert Bosch Gmbh Elektronische schaltungsanordnung mit verlustwärme abgebenden komponenten
WO2013045367A2 (de) 2011-09-30 2013-04-04 Robert Bosch Gmbh Elektronische baugruppe mit hochtemperaturstabilem substratgrundwerkstoff
DE102012216401A1 (de) * 2012-09-14 2014-04-10 Powersem GmbH Halbleiterbauelement
DE102013220591A1 (de) * 2013-10-11 2015-04-16 Robert Bosch Gmbh Leistungsmodul mit Kühlkörper
DE102014114093A1 (de) 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Verfahren und Vorrichtung zum Niedertemperatur-Drucksintern
DE102016107287A1 (de) * 2016-04-20 2017-11-09 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung
US10483229B2 (en) 2014-09-29 2019-11-19 Danfoss Silicon Power Gmbh Sintering device
DE102019204683A1 (de) * 2019-04-02 2020-10-08 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum stoffschlüssigen Verbinden mindestens eines Halbleitermoduls mit mindestens einem Gehäuseteil eines Kühlmoduls
US10818633B2 (en) 2014-09-29 2020-10-27 Danfoss Silicon Power Gmbh Sintering tool for the lower die of a sintering device
US10814396B2 (en) 2014-09-29 2020-10-27 Danfoss Silicon Power Gmbh Sintering tool and method for sintering an electronic subassembly
WO2021229073A1 (de) 2020-05-15 2021-11-18 Pink Gmbh Thermosysteme Anlage zum verbinden von elektronischen baugruppen

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103222047B (zh) * 2010-11-22 2016-01-06 株式会社东芝 用于压力接触结构的陶瓷热沉材料、使用其的半导体模块和用于制造半导体模块的方法
DE102011076774A1 (de) * 2011-05-31 2012-12-06 Continental Automotive Gmbh Baugruppe mit einem Träger und einem Kühlkörper
US9295184B2 (en) * 2012-12-14 2016-03-22 GM Global Technology Operations LLC Scalable and modular approach for power electronic building block design in automotive applications
CN104867918A (zh) * 2014-02-26 2015-08-26 西安永电电气有限责任公司 塑封式ipm模块及其dbc板的固定结构
CN114608311A (zh) * 2022-01-24 2022-06-10 快克智能装备股份有限公司 烧结设备及其气氛可控的压力烧结机构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE20005746U1 (de) * 2000-03-28 2000-08-03 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
DE10016129A1 (de) * 2000-03-31 2001-10-18 Siemens Ag Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken
US20040026778A1 (en) * 2000-01-12 2004-02-12 International Rectifier Corporation Low cost power semiconductor module without substate
US20050067719A1 (en) * 2003-09-30 2005-03-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3780795A (en) * 1972-06-19 1973-12-25 Rca Corp Multilayer heat sink
EP0275433B1 (de) * 1986-12-22 1992-04-01 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat, Folie zur Durchführung des Verfahrens und Verfahren zur Herstellung der Folie
EP0460286A3 (en) * 1990-06-06 1992-02-26 Siemens Aktiengesellschaft Method and arrangement for bonding a semiconductor component to a substrate or for finishing a semiconductor/substrate connection by contactless pressing
DE4233073A1 (de) * 1992-10-01 1994-04-07 Siemens Ag Verfahren zum Herstellen eines Halbleiter-Modulaufbaus
EP0693776B1 (de) * 1994-07-15 2000-05-31 Mitsubishi Materials Corporation Keramik-Gehäuse mit hoher Wärmeabstrahlung
US5786635A (en) * 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US6324069B1 (en) * 1997-10-29 2001-11-27 Hestia Technologies, Inc. Chip package with molded underfill
US6784541B2 (en) * 2000-01-27 2004-08-31 Hitachi, Ltd. Semiconductor module and mounting method for same
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE10200372A1 (de) 2002-01-08 2003-07-24 Siemens Ag Leistungshalbleitermodul
US7205177B2 (en) * 2004-07-01 2007-04-17 Interuniversitair Microelektronica Centrum (Imec) Methods of bonding two semiconductor devices
WO2007034833A1 (ja) * 2005-09-21 2007-03-29 Nihon Handa Co., Ltd. ペースト状銀粒子組成物、固形状銀の製造方法、固形状銀、接合方法およびプリント配線板の製造方法
DE102005061773B3 (de) * 2005-12-23 2007-05-16 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls und Leistungshalbleitermodul
DE102005061772B4 (de) 2005-12-23 2017-09-07 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
DE102006009159A1 (de) * 2006-02-21 2007-08-23 Curamik Electronics Gmbh Verfahren zum Herstellen eines Verbundsubstrates sowie Verbundsubstrat
US7821130B2 (en) * 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026778A1 (en) * 2000-01-12 2004-02-12 International Rectifier Corporation Low cost power semiconductor module without substate
DE20005746U1 (de) * 2000-03-28 2000-08-03 Danfoss Silicon Power Gmbh Leistungshalbleitermodul
DE10016129A1 (de) * 2000-03-31 2001-10-18 Siemens Ag Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken
US20050067719A1 (en) * 2003-09-30 2005-03-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for producing the same
DE102004019567B3 (de) * 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IWASAKI,M., (u.a.): A New Version Intelligent Power Module for High Performance Motor Control. In: Proceedings of the PCIM Conf., China, 2004. URL: http://www.mitsubishichips.com/ Japan/conference/pdf/Paper2.pdf *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012171797A1 (de) * 2011-06-17 2012-12-20 Robert Bosch Gmbh Elektronische schaltungsanordnung mit verlustwärme abgebenden komponenten
WO2013045367A2 (de) 2011-09-30 2013-04-04 Robert Bosch Gmbh Elektronische baugruppe mit hochtemperaturstabilem substratgrundwerkstoff
DE102011083911A1 (de) 2011-09-30 2013-04-04 Robert Bosch Gmbh Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff
DE102012216401A1 (de) * 2012-09-14 2014-04-10 Powersem GmbH Halbleiterbauelement
DE102013220591A1 (de) * 2013-10-11 2015-04-16 Robert Bosch Gmbh Leistungsmodul mit Kühlkörper
US10818633B2 (en) 2014-09-29 2020-10-27 Danfoss Silicon Power Gmbh Sintering tool for the lower die of a sintering device
US10483229B2 (en) 2014-09-29 2019-11-19 Danfoss Silicon Power Gmbh Sintering device
DE102014114093A1 (de) 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Verfahren und Vorrichtung zum Niedertemperatur-Drucksintern
US10814396B2 (en) 2014-09-29 2020-10-27 Danfoss Silicon Power Gmbh Sintering tool and method for sintering an electronic subassembly
US11776932B2 (en) 2014-09-29 2023-10-03 Danfoss Silicon Power Gmbh Process and device for low-temperature pressure sintering
DE102016107287A1 (de) * 2016-04-20 2017-11-09 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitereinrichtung und Verfahren zum Betrieb einer Leistungshalbleitereinrichtung
DE102019204683A1 (de) * 2019-04-02 2020-10-08 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum stoffschlüssigen Verbinden mindestens eines Halbleitermoduls mit mindestens einem Gehäuseteil eines Kühlmoduls
WO2021229073A1 (de) 2020-05-15 2021-11-18 Pink Gmbh Thermosysteme Anlage zum verbinden von elektronischen baugruppen

Also Published As

Publication number Publication date
EP2243159A2 (de) 2010-10-27
US20110017808A1 (en) 2011-01-27
WO2009100698A2 (de) 2009-08-20
CN101952960B (zh) 2012-07-11
WO2009100698A3 (de) 2009-12-10
US8118211B2 (en) 2012-02-21
CN101952960A (zh) 2011-01-19

Similar Documents

Publication Publication Date Title
DE102008009510B3 (de) Verfahren zum Niedertemperatur-Drucksintern
DE102009002191B4 (de) Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102014212376B4 (de) Halbleitervorrichtung
DE102004018476B4 (de) Leistungshalbleiteranordnung mit kontaktierender Folie und Anpressvorrichtung
DE102010044709B4 (de) Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
EP1772900B1 (de) Herstellungsverfahren einer Anordnung mit Leistungshalbleiterbauelementen, welches einen Schritt Drucksintern beinhaltet
DE102014113238A1 (de) Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung
DE10062108A1 (de) Leistungsmodul mit verbessertem transienten Wärmewiderstand
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
EP2019429A1 (de) Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE102009001722B4 (de) Verfahren zum Aufbringen eines Wärmeleitmediums auf eine Wärmeableitfläche
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE102010041714A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
WO2017140571A1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
EP3632190A1 (de) Elektrische baugruppe und verfahren zur herstellung einer elektrischen baugruppe
DE102004057421B4 (de) Druckkontaktiertes Leistungshalbleitermodul für hohe Umgebungstemperaturen und Verfahren zu seiner Herstellung
DE102007021073B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung
DE112018001769T5 (de) Leistungsmodul und herstellungsverfahren des leistungsmoduls
DE102013113464A1 (de) Chipmodul, Isoliermaterial und Verfahren zur Herstellung eines Chipmoduls
WO2005106954A2 (de) Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE102015115132B4 (de) Halbleitermodul mit integrierter Stift- oder Rippenkühlstruktur und Verfahren zu seiner Herstellung
EP3555913B1 (de) Halbleitermodul mit bodenplatte mit hohlwölbung
DE202015006897U1 (de) Halbleitermodul und Leistungsanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: CHRISTIAN BIEHL, DE

Representative=s name: CHRISTIAN BIEHL, 24105 KIEL, DE

R081 Change of applicant/patentee

Owner name: DANFOSS SILICON POWER GMBH, DE

Free format text: FORMER OWNER: DANFOSS SILICON POWER GMBH, 24837 SCHLESWIG, DE

Effective date: 20121115

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20121115

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20111123

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20120802

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20111123

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20121115

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20120802

R082 Change of representative

Representative=s name: LOBEMEIER, MARTIN LANDOLF, DR., DE