-
Diese
Beschreibung betrifft ein Advanced Memory Buffer-Chips aufweisendes
Speichermodul, eine Speichervorrichtung sowie ein elektronisches Gerät.
-
Mit
der Zunahme der Datenübertragungsraten
von Speicherbausteinen wie DRAMs (Dynamic Random Access Memories,
dynamischen Speichern mit wahlfreiem Zugriff) stellen Datenbuslimitierungen und
Kostenbegrenzungen hohe Anforderungen an die Lastbegrenzung der
Datenbusse zwischen Speichercontroller und Speicherbausteinen, was
beispielsweise im Hinblick auf die Speicherkapazität moderner
Server oder Workstationsysteme von Bedeutung ist.
-
Die
sogenannte Fully Buffered DIMM (Fully Buffered Dual In-Line Memory Module)
Technologie stellt eine Möglichkeit
zur Realisierung einer Speichervorrichtung dar, um obigen Anforderungen
besser gerecht zu werden. Wünschenswert
wäre eine Speichervorrichtung,
die etwa im Hinblick auf die Speicherkapazität weitere Vorteile ermöglicht.
-
Eine
Ausführungsform
der Erfindung bezieht sich auf ein Speichermodul mit Speicherbausteinen und
wenigstens zwei Advanced Memory Buffer(im Folgenden als AMB abgekürzt)-Chips,
die sich jeweils zur Ansteuerung einer Untermenge der Speicherbausteine
eignen, wobei die wenigstens zwei AMB-Chips untereinander über Punkt-zu-Punkt Verbindungen
elektrisch gekoppelt sind und wobei eine elektrische Verbindung
zwischen den wenigstens zwei AMB-Chips und einem Speichercontroller über einen
der wenigstens zwei AMB-Chips erfolgt. Der AMB-Chip sorgt für eine Puf ferung
und koordiniert die Kommunikation zwischen Speicherbausteinen und
dem Speichercontroller.
-
Bei
den Speicherbausteinen kann es sich beispielsweise um DRAM Speicherchips
handeln, z. B. um DDR2-(Double Data Rate 2), DDR3- oder weiteren
auf diesem Standard aufbauenden Speicherchips. Die Punkt-zu-Punkt
Verbindungen zwischen den mehreren AMB-Chips eines Speichermoduls
als auch die entsprechende elektrische Verbindung von einem dieser
AMB-Chips zum Speichercontroller können beispielsweise durch zwei
entgegengesetzt gerichtete unidirektionale Hochgeschwindigkeitskanäle realisiert
werden, die beispielsweise Kommando-, Adress- und Schreib-/Lesedaten
zwischen dem Speichercontroller und den AMBs und zwischen den AMBs
untereinander übertragen.
-
Gemäß einer
weiteren Ausführungsform
sind die Speicherbausteine auf mindestens einer von zwei sich gegenüberliegenden
Seiten des Speichermoduls jeweils entlang einer Mehrzahl von Reihen
platziert, wobei die Mehrzahl von Reihen in wenigstens zwei Untergruppen
unterteilt sind und jede Untergruppe von jeweils einem der wenigstens
zwei Advanced Memory Buffer-Chips angesteuert wird. Zwei beliebige
Untergruppen unterscheiden sich somit dadurch voneinander, dass
die in Reihen platzierten Speicherbausteine der einen Untergruppe
von einem AMB angesteuert werden, der verschieden ist von dem AMB,
der die in Reihen platzierten Speicherbausteinen der anderen Untergruppe
ansteuert. Die Anzahl der Untergruppen entspricht beispielsweise
der Anzahl der AMB-Chips auf dem Modul. Die Untergruppen können beispielsweise
jeweils dieselbe Anzahl von Speicherchips aufweisen, die jeweils
entlang von aufeinander folgenden Reihen platziert sind. Somit können Anordnung
und Art der Speicherbausteine für
jede Untergruppe und damit für
jeden AMB-Chip übereinstimmen.
Jedoch ist es ebenso möglich,
dass die Anordnung und/oder Art der Speicherbausteine in den Unter gruppen
voneinander abweicht, z. B. hinsichtlich Geometrie oder Speicherkapazität.
-
Ebenso
kann jede Untergruppe mehrere Reihen mit Speicherchips aufweisen
und ein Steuersignal von einem jeweils zugeordneten Advanced Memory
Buffer-Chip lediglich Speicherbausteine einer Teilmenge der Untergruppe,
d. h. einem Teil der entsprechenden Reihen ansteuern. Die Teilmenge
umfasst somit wenigstens eine der mehreren Reihen der entsprechenden
Untergruppe, jedoch nicht alle dieser mehreren Reihen. Das Steuersignal
kann etwa ein CTRL (Control)- bzw. CS (Chip Select)-Signal sein.
Indem mit einem Steuersignal lediglich eine Teilmenge der mehreren
Reihen der Untergruppe angesteuert wird, kann beispielsweise einer
Erhöhung der
Anzahl der Verzweigungen eines entsprechenden Steuersignalbusses
entgegengewirkt werden, wodurch auch einer Erhöhung der Anzahl der Busabschlüsse und
damit der hiermit verknüpften
Energiedissipation vorgebeugt wird.
-
Beispielsweise
sind die wenigstens zwei Advanced Memory Buffer-Chips in Bezug auf
eine Längsachse
des Speichermoduls jeweils mittig und entlang einer zur Längsachse
senkrecht verlaufenden Querachse aufeinander folgend angeordnet
und steuern jeweils über
ein Steuersignal Speicherbausteine an, die linksseitig und rechtsseitig
des entsprechenden Advanced Memory Buffer-Chips in derselben oder
denselben Reihen Die Anordnung der linksseitig und rechtsseitig
platzierten Speicherbausteine kann symmetrisch zum zugeordneten
AMB-Chip sein.
-
Gemäß einer
Ausführungsform
sind die Speicherbausteine auf einer oder beiden Seiten des Speichermoduls
entlang von jeweils acht Reihen platziert und das Speichermodul
weist zwei Advanced Memory Buffer-Chips auf, wobei einer der Chips der
Ansteuerung der Speicherbausteine von vier der acht Reihen und der
andere der Chips der Ansteuerung der Speicherbausteine der an deren
vier der acht Reihen auf der einen oder beiden Modulseiten dient. Hierbei
kann beispielsweise ein Speichermodul mit einer Kapazität von 32GB
realisiert werden, bei dem die Speicherchips in Dual Die Packages
(d. h. Gehäusen
mit zwei darin untergebrachten Dies bzw. Speicher-Chips) mit 2×1 GBit
DRAMs ausgeführt sind,
die jeweils auf einer Vorder- und der Rückseite des Speichermoduls
angeordnet sind. Berücksichtigt man,
dass jeder AMB 8 Ranks verwalten kann, so können bei einem 64 Bit breiten
Datenbus pro Rank beispielsweise 18×4 Speicherchips, also 18×4 Bits
= 72 Bits inkl. 8 ECC (Error Correction Code)-Bits, angeordnet werden.
Bei einer Speicherkapazität
von 1 GBit pro Speicherchip ergibt dies 16 Gbit = 2 GB pro Rank
und damit 16 GB pro AMB. Bei zwei AMBs auf dem Speichermodul können somit
32 GB verwaltet werden.
-
Das
Speichermodul kann beispielsweise als Quad High DIMM ausgeführt sein,
das etwa eine Höhe
von 56 mm bis zu 100 mm aufweisen kann. Jedoch ist es ebenso möglich, das
Speichermodul in einer anderen Bauform und Architektur aufzubauen.
-
Gemäß einer
Ausführungsform
weisen diejenigen Speicherbausteine, die zur Speicherung eines DQ-Datenbytes
herangezogen werden, eine übereinstimmende
Datenverzögerungszeit
zum entsprechenden Advanced Memory Buffer-Chip auf. Hierzu können beispielsweise
die Längen
der Datenleitungen zu den betroffenen Speicherbausteinen übereinstimmen,
indem diese Speicherbausteine beispielsweise symmetrisch zum jeweiligen
AMB-Chip angeordnet werden.
-
Eine
weitere Ausführungsform
betrifft eine Speichervorrichtung mit einer Hauptplatine, die einen Speichercontroller
und wenigstens einen Steckplatz für ein Speichermodul aufweist
sowie eines oder mehrere der oben beschriebenen Speichermodule, die über die
Steckplätze
an die Hauptplatine angeschlossen sind.
-
Beispielsweise
sind mehrere Speichermodule mit der Hauptplatine elektrisch verbunden,
der Speichercontroller ist mit einem AMB-Chip eines Speichermoduls
elektrisch verbunden und eine elektrische Verkettung der Speichermodule
erfolgt über Punkt-zu-Punkt
Verbindungen zwischen AMB-Chips der mehreren Speichermodule. Somit
sind sowohl die AMB-Chips eines Speichermoduls untereinander als
auch die Speichermodule untereinander über Punkt-zu-Punkt Verbindungen
verkettet.
-
Eine
weitere Ausführungsform
betrifft eine Speichervorrichtung mit einer Hauptplatine, auf der ein
Speichercontroller fest angebracht, z. B. gelötet, ist sowie wenigstens zwei
Advanced Memory Buffer-Chips, die sich jeweils zur Ansteuerung einer
Untermenge der Speicherbausteine eignen, wobei die wenigstens zwei
AMB-Chips untereinander über Punkt-zu-Punkt
Verbindungen verkettet sind und die Verbindung zu einem Speichercontroller über einen der
wenigstens zwei AMB-Chips erfolgt. Gemäß dieser Ausführungsform
sind die Speicherbausteine sowie die zugehörigen AMBs nicht per Speichermodul auf
die Hauptplatine gesteckt, sondern auf der Hauptplatine fest angebracht.
-
Gemäß einer
weiteren Ausführungsform weist
ein elektronisches Gerät
eine der oben beschriebenen Speichervorrichtungen auf. Das elektronische
Gerät kann
zudem weitere Komponenten umfassen und beispielsweise als Computer,
Workstation oder Server ausgeführt
sein. Jedoch sind ebenso weitere Ausführungen für das elektronische Gerät denkbar.
-
Es
wird darauf hingewiesen, dass die oben erläuterten Ausführungsformen
und Beispiele sowie deren Merkmale jeweils beliebig miteinander
kombinierbar sind, d. h., es gibt keine Einschränkung dahingehend, dass bestimmte
Merkmale, die im Zusammenhang mit einer bestimmten Ausführungsform beschrieben
wer den, nicht mit Merkmalen einer anderen Ausführungsform kombinierbar sein
können.
-
Die
nachfolgend beschriebenen Abbildungen dienen dem weiteren Verständnis von
Ausführungsformen.
Die Abbildungen dienen der Veranschaulichung und sind nicht maßstabsgetreu
dargestellt. Übereinstimmende
Bezugskennzeichen dienen der Kennzeichnung ähnlicher oder übereinstimmender
Elemente über
die Abbildungen hinweg. Ebenso dient eine richtungsbezogene Terminologie unter
Zuhilfenahme von Ausdrücken
wie „oben", „unten", „links", „rechts", „vorne", „hinten" lediglich der Veranschaulichung
von Elementen der beispielhaft gezeigten Ausführungsformen. Selbstverständlich können die
Elemente auf vielfältige
Weise von den gezeigten Ausrichtungen differieren. Somit ist die richtungsbezogene
Terminologie lediglich beispielhaft, jedoch nicht beschränkend zu
werten.
-
Es
zeigen:
-
1 eine
schematische Draufsicht auf ein Speichermodul gemäß einer
Ausführungsform;
-
2 eine
schematische Darstellung einer Speichervorrichtung gemäß einer
anderen Ausführungsform;
-
3 eine
schematische Draufsicht auf eine Speichervorrichtung gemäß einer
weiteren Ausführungsform;
und
-
4 eine
schematische Darstellung eines elektronischen Geräts gemäß einer
weiteren Ausführungsform.
-
In 1 ist
eine schematische Ansicht eines Speichermoduls 100 gemäß einer
Ausführungsform gezeigt.
Das Speichermodul 100 weist zwei in Bezug auf eine Längsachse 101 in
der Mitte des Speichermoduls 100 ausgerichtete und entlang
einer senkrecht zur Längsachse 101 verlaufenden
Querachse platzierte Advanced Memory Buffer (AMB)-Chips 102, 103 auf.
Ebenso sind auf dem Speichermodul 100 Speicherbausteine 104,
z. B. DRAMs, PCRAMs, usw. angeordnet. Die Anordnung der Speicherbausteine
erfolgt entlang von acht Reihen 110–117. Hierbei können die
Speicherbausteine mit ihrer Längsachse
parallel oder auch senkrecht zur Längsachse 101 des Speichermoduls 100 angeordnet
sein. Bei der beispielhaft gezeigten Ausführungsform sind die entlang
der Reihen 110–113 angeordneten
Speicherbausteine 104 dem oberen AMB-Chip 102 zugeordnet
und die in den Reihen 114–117 angeordneten Speicherbausteine 104 sind
dem unteren AMB-Chip 103 zugeordnet. Die Speicherbausteine 104 können sowohl
auf der gezeigten Vorderseite angeordnet sein, als auch auf der
Rückseite
(Ansicht von der Rückseite
aus ist nicht dargestellt). Beispielsweise können die Speicherbausteine 104 auf
der Rückseite deckungsgleich
zu denjenigen auf der Vorderseite positioniert sein. Bei den Speicherbausteinen
kann es sich etwa um Single-Die-, Dual-Die-, oder andere Multiple-Die-Packages
handeln, d. h. in einem Gehäuse
sind z. B. ein, zwei, vier oder acht sogenannte Dies, d. h. Speicherchips
untergebracht. Nimmt man beispielsweise an, dass die Speicherbausteine
x4 Bausteine sind und als Dual Die Packages mit einer Speicherkapazität von 2×1 GBit
aufgeführt
sind, d. h. jedes Die 1 GBit trägt,
und eine selbe Anzahl von Dual Die Packages sowohl auf der Vorder-
als auch auf der Rückseite
platziert ist, so führt
dies unter Annahme eines 64 Bit breiten Datenbusses und 8 ansteuerbaren
Ranks pro AMB zu einer Speicherkapazität pro Rank von 16 Dies × 1 GBit/Die
= 2 GB pro Rank. Zusätzlich
entfallen bei der gezeigten beispielhaften Ausführungsform auf 16 der gezeigten Speicherbausteine,
die der Datenspeicherung dienen, zwei zu sätzliche Speicherbausteine für ECC Korrektur.
Die Gesamtspeicherkapazität
des Speichermoduls (8R×4)
ergibt sich im gegebenen Fall somit zu 2 AMBs × 8 Ranks/AMB × 2 GB/Rank
= 32 GB.
-
Die
Ansteuerung des Speichermoduls, z. B. mit Kommando-, Adress- und
Schreibdaten, erfolgt von einem Speichercontroller aus (nicht gezeigt) über eine
schematisch angedeutete Punkt-zu-Punkt Verbindung 118 zum
unteren AMB 103, der seinerseits Schreib- und Lesevorgänge in den
Speicherbausteinen 104 der unteren vier Reihen 114–117 steuert.
Genauer gesagt erfolgt die Punkt-zu-Punkt Verbindung zwischen dem
Speichercontroller und dem unteren AMB 103 zunächst über eine
Verbindung auf einer Hauptplatine vom Speichercontroller zu vorgegebenen
Pins der Pinleiste 129, d. h. Kontaktleiste des Speichermoduls 100 (nicht
dargestellt) und von dort über
die schematisch gezeigte Punkt-zu-Punkt Verbindung 118 zum
unteren AMB 118. Der untere AMB 102 ist mit dem
oberen AMB 103 über
eine Punkt-zu-Punkt Verbindung 119 verkettet und kann somit
beispielsweise Schreibdaten oder auch Adressdaten vom Speichercontroller
an den oberen AMB 103 weiterleiten und vom oberen oberen
AMB 103 Lesedaten empfangen und diese an den Speichercontroller
weiterleiten. Den oberen AMB 103 verlässt eine weitere Punkt-zu-Punkt Verbindung 120, über die
beispielsweise ein weiterer AMB eines zusätzlichen Speichermoduls angesteuert
werden kann und damit eine Punkt-zu-Punkt Verkettung unterschiedlicher
Speichermodule erzielt werden kann.
-
Die
Ansteuerung der Ranks mit einem Steuersignal wie einem CTRL (Control)-
bzw. CS (Chip Select)-Signal, wird nachfolgend beispielhaft mit
Hilfe eines einem Rank zugeordneten Steuersignalverlaufs 121 erläutert. Hierbei
werden die Speicherbausteine 104 einer Teilgruppe 122 von
Reihen 110, 111 linksseitig und rechtsseitig vom
oberen AMB-Chip 102 angesteuert, ohne dass eine zusätzlichen
Verzweigung des Steuersignalverlaufs links und rechts vom AMB-Chip 102,
etwa zur Ansteuerung von Speicherbausteinen aller Reihen 110–113,
erfolgt. Folglich lässt
sich hierdurch einer Erhöhung
der Anzahl der Busabschlüsse
und dem hiermit verbundenen Anstieg der Energiedissipation vorbeugen.
-
Beispielhaft
sei anhand der 1 ebenso ein DQ-Routing vereinfacht
dargestellt. Hierbei werden diejenigen Speicherbausteine, die zur
Speicherung eines DQ-Datenbytes herangezogen werden, derart gewählt, dass
diese eine jeweils übereinstimmende
Datenverzögerungszeit
zum entsprechenden AMB-Chip aufweisen. Beispielsweise werden hierzu bei
x4-Bausteinen einem DQ-Byte die Speicherbausteine 124, 125,
die aufgrund ihrer zum AMB-Chip 103 symmetrischen Anordnung
und Ansteuerung eine übereinstimmende
Datenverzögerungszeit
aufweisen oder etwa die Speicherbausteine 126, 127 genutzt.
-
Obige
Ausführungsform
ist lediglich beispielhaft. So können
auch mehr als zwei AMBs pro Speichermodul und/oder anders als in 1 angeordnete Speicherbausteine
vorgesehen werden.
-
In 2 ist
eine schematische Darstellung einer Speichervorrichtung gemäß einer
Ausführungsform.
Hierbei ist ein Speichercontroller 250 auf einer als Ausschnitt
gezeigten Hauptplatine 251 angeordnet. Auf die Hauptplatine 251 sind
Speichermodule 200, 230, 240 gesteckt
(Steckplätze
nicht dargestellt). Der Speichercontroller 250 ist über eine Punkt-zu-Punkt Verbindung 218 mit
einem ersten AMB-Chip 202 des ersten Speichermoduls 200 verbunden.
Sowohl das erste Speichermodul 200 als auch die dargestellten
weiteren Speichermodule 230 und 240 können beispielsweise
entsprechend dem in der 1 gezeigten Speichermodul 100 aufgebaut sein.
Auf dem ersten Speichermodul 200 sind die AMB-Chips 202, 203 über die
Punkt-zu-Punkt Verbindung 219 verknüpft. Die
weitere Punkt-zu-Punkt Verbindung 220 führt vom zweiten AMB-Chip 203 des
ersten Speichermoduls 200 zum ersten AMB-Chip 232 des
zweiten Speichermoduls 230 und verkettet die Speichermodule 200 und 230.
Die im Zusammenhang mit dem ersten Speichermodul 200 erläuterte Verbindung
von AMB-Chips 202, 203 auf diesem Speichermodul
und die Verkettung mit dem weiteren Speichermodul 230 kann
auf die weiteren Speichermodule 230, 240 und deren
AMB-Chips 232, 233 sowie 242, 243 übertragen
werden, um so eine Verkettung von Speichermodulen 200, 230,
...., 240 zu erzielen.
-
In 3 ist
eine schematische Draufsicht auf eine Speichervorrichtung einer
weiteren Ausführungsform
gezeigt. Die Speichervorrichtung umfasst eine Hauptplatine 351,
auf der ein Speichercontroller 350 fest angebracht, z.
B. verlötet
ist. Ebenso sind auf der Hauptplatine 351 eine Mehrzahl
von AMB-Chips 352, 353, 354 sowie
diesen zugeordnete Speicherbausteine 355 fest angebracht.
Beispielhaft sind auf der Hauptplatine drei AMB-Chips 352, 353, 354 positioniert.
Jedoch kann auch eine hiervon abweichende Mehrzahl von AMB-Chips,
z. B. zwei oder vier, angeordnet sein. Die Verkettung zwischen Speichercontroller 350 und
AMB-Chips 352, 353, 354 erfolgt über die
Punkt-zu-Punkt-Verbindungen 356, 357, 358.
Die Hauptplatine 351 kann weitere Komponenten, wie z. B.
eine CPU umfassen, die der Einfachheit halber nicht gezeigt sind.
-
In
dieser Ausführungsform
sind die AMB-Chips sowie die zugehörigen Speicherbausteine nicht
auf Speichermodulen, die auf die Hauptplatine gesteckt werden, platziert,
sondern mit der Hauptplatine fest verbunden, z. B. verlötet.
-
In 4 ist
eine schematische Darstellung eines elektronischen Geräts 400 gemäß einer
Ausführungsform
der Erfindung gezeigt. Bei dem elektronischen Gerät kann es
sich beispielsweise um einen Server, eine Workstation oder einen
PC handeln.
-
Das
elektronische Gerät
weist eine Speichervorrichtung 401 auf, die etwa einer
der oben mit Bezug auf 2 und 3 erläuterten
Speichervorrichtungen entsprechen kann. Zudem kann das elektronische
Gerät weitere
Komponenten aufweisen, die der Realisierung von Gerätefunktionen
dienen können.
So kann eine Anzeigevorrichtung 402 mit dem elektronischen
Gerät 400 verbunden
sein.