-
Die vorliegende Erfindung betrifft Analog-Digital-Wandler mit sukzessiver Approximation (SAR-ADCs) und insbesondere ein Verfahren und eine Vorrichtung zur Steuerung eines SAR-ADC.
-
SAR-ADCs sind eine bestimmte Art von ADC, die typischerweise eine kapazitive Anordnung (oder eine Anordnung von Kondensatoren) verwenden, mit der eine analoge Eingangsspannung abgetastet wird. Eine Seite der Kondensatoren in der kapazitiven Anordnung ist mit einer Eingangsspannung gekoppelt, und die andere Seite mit einem spezifischen Referenzspannungspegel, der typischerweise irgendwo in der Mitte zwischen zwei anderen Referenzspannungspegeln liegt. Folglich wird dieser Spannungspegel im Kontext dieser Anmeldung mittlerer Spannungspegel genannt, obwohl er nicht unbedingt in der Mitte des Versorgungsspannungsbereichs bzw. in der Mitte zwischen zwei Referenzspannungen liegen muss. Nach Abtasten der Eingangsspannung werden die entsprechenden Schalter geöffnet, um die Ladung auf den Kondensatoren der kapazitiven Anordnung einzufrieren. Alle Kondensatoren der Anordnung sind mit einer Seite mit einem gemeinsamen Knoten gekoppelt, der mit einem Eingang eines Komparators gekoppelt ist. Der andere Eingang des Komparators enthält eine Komparatorreferenzspannung. Nach diesem Anfangsabtastschritt wird die mittlere Spannung ebenfalls von den Eingangsknoten, d. h. von dem gemeinsamen Knoten, entfernt. Während der Umwandlung wird die andere Seite jedes Kondensators der kapazitiven Anordnung zwischen zwei Spannungspegel geschaltet (typischerweise zwei Referenzspannungspegel, wobei ein Referenzspannungspegel auch Masse sein kann), und die Spannung an dem gemeinsamen Knoten schwingt sich auf einen spezifischen Spannungspegel ein, wodurch es ermöglicht wird, die Eingangsspannung schrittweise zu bestimmen. In jedem Schritt wird ein einzelner Kondensator der Anordnung von einem Referenzpegel auf einen anderen geschaltet, um die Ladung auf den Kondensatoren durch den gemeinsamen Knoten neu zu verteilen. Der Spannungspegel an dem gemeinsamen Knoten ändert sich entsprechend, und der Komparator detektiert, ob er über oder unter dem Spannungspegel an dessen anderen Eingang liegt. Dadurch wird der den analogen Eingangsspannungspegel repräsentierende digitale Wert schrittweise bestimmt.
-
Während die Eingangsknoten mit dem mittleren Spannungspegel verbunden sind, d. h. während der Abtastphase der Eingangsspannung, unterzieht sich der Komparator einem Schritt der automatischen Offsetkompensation („autozeroing”). Während diesem Schritt der automatischen Offsetkompensation wird jeglicher durch den Komparator eingebrachte Offset bestimmt und während der AD-Umwandlungsphase kompensiert.
-
Eine Schaltung, bei der eine automatische Offsetkompensation mit dem Komparator durchgeführt wird, ist auch aus
DE 699 30 201 T2 bekannt.
-
Während den Abtastschritten wird jedoch eine zusätzliche unerwünschte Ladung von den Schaltern in die Eingangsknoten des Komparators eingebracht, wenn die mittlere Spannung nicht mehr angelegt wird und die entsprechenden Schalter geöffnet werden. Um diesen Effekt zu vermeiden, sind die Eingangsknoten, die Schalter und die mit den Eingangsknoten gekoppelten Kapazitäten streng symmetrisch aufgebaut. Bei einem symmetrischen Aufbau verursachen die Ladungen von den Schaltern lediglich eine Gleichtaktspannung, die durch die Gleichtaktunterdrückung (CMRR, engl. „common mode rejection ratio”) des Komparators unterdrückt wird. Die CMRR ist jedoch begrenzt. Des Weiteren kann ein Ungleichgewicht zwischen den Eingangsknoten, den kapazitiven Lasten oder den Schaltern zu einer differenziellen Eingangsspannung des Komparators führen, was eine starke Verschlechterung der Umwandlungsergebnisse nach sich ziehen kann.
-
Es ist ein Ziel der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung bereitzustellen, die durch Ladungsinjektion während dem Einstellungsschritt eines Komparators in einem SAR-ADC verursachte Effekte verringert.
-
Dementsprechend stellt die vorliegende Erfindung ein Verfahren zur Steuerung eines Analog-Digital-Wandlers mit sukzessivem Approximationsregister bereit. In einer Abtastphase wird ein erster Schalter geschlossen, um eine Seite eines Kondensators mit einem Eingangsspannungspegel zu verbinden. Ein zweiter Schalter wird geschlossen, um eine andere Seite des Kondensators mit einem mittleren Spannungspegel zu verbinden. Der Kondensator ist mit derselben Seite mit einem ersten Komparatoreingang gekoppelt. Dann werden der erste Schalter und der zweite Schalter geöffnet, und mit dem Komparator wird ein Schritt der automatischen Offsetkompensation durchgeführt. Das Verfahren umfasst weiter das Verlängern des Schritts der automatischen Offsetkompensation nach Öffnen des ersten und/oder zweiten Schalters um eine Zeitspanne, die der Komparator zum Einschwingen benötigt. Der Komparator und die Schaltung zur automatischen Offsetkompensation innerhalb des Komparators benötigen eine gewisse Zeit zum Einschwingen, nachdem die Schalter geöffnet wurden. Anders ausgedrückt, es dauert eine gewisse Zeit, bis der Schritt der automatischen Offsetkompensation den Effekt der bei Öffnen der Schalter injizierten, parasitären Ladung aufhebt. Der Schritt der automatischen Offsetkompensation sollte dann um die Zeitspanne, die der Komparator zum Einschwingen benötigt, verlängert oder verzögert werden. Auf diese Weise hat der Komparator Zeit, den Effekt der parasitären Ladungsinjektion und die zugehörige Offsetspannung aufzuheben. Dies kann zum Beispiel durch Änderung der Ablauftaktung in der SAR-Zustandsmaschine realisiert werden.
-
Der erste Schalter kann so betrieben werden, dass er eine Seite eines Kondensators (der sich zum Beispiel in einer kapazitiven Anordnung befindet), die nicht mit dem Komparatoreingang und dem mittleren Spannungspegel verbunden ist, mit einer Eingangsspannung verbindet. Der Kondensator ist mit einem Eingang eines Komparators, zum Beispiel dem positiven Eingang, verbunden. Ein zweiter Schalter kann so betrieben werden, dass er dieselbe Seite des Kondensators, die mit dem Komparatoreingang verbunden ist, mit einem mittleren Spannungspegel, der zum Beispiel gleich der Hälfte der positiven Versorgungsspannung (VDD/2) ist, verbindet. Während der Abtastphase sind der erste und der zweite Schalter geschlossen, um den Kondensator sowohl mit dem Eingangsspannungspegel als auch dem mittleren Spannungspegel zu verbinden. Nachdem das Abtasten der Eingangsspannung stattgefunden hat, werden der Eingangsspannungspegel und der mittlere Spannungspegel von der kapazitiven Anordnung getrennt, indem der erste und der zweite Schalter geöffnet werden. Die vorliegende Erfindung erreicht es, dass der Komparator noch immer den Schritt der automatischen Offsetkompensation durchführt, wenn die Eingangsknoten des Komparators von dem mittleren Spannungspegel abgekoppelt werden. Folglich berücksichtigt der Schritt der automatischen Offsetkompensation die durch den ersten und zweiten Schalter injizierte Fehlerladung und hebt den Effekt dieser parasitären Ladungsinjektion auf, was zu einer offsetfreien Umwandlungsfunktion des Analog-Digital-Wandlers führt.
-
Vorzugsweise umfasst der Schritt der automatischen Offsetkompensation das Abtasten einer Offsetspannung an dem ersten Komparatoreingang (die in die kapazitive Anordnung injizierte Fehlerladung), die durch das Öffnen des ersten und zweiten Schalters verursacht wird. Dies führt zu einer Aufhebung der Offsetspannung an dem ersten Komparatoreingang. Wenn der erste und der zweite Schalter geöffnet werden, verursachen sie eine Ladungsinjektions-Offsetspannung an dem Eingang des Komparators. Diese Offsetspannung wird unter Verwendung einer Abtastschaltung innerhalb des Komparators, der zum Beispiel ein Kondensator sein kann, abgetastet. Es kann auch eine Standardschaltung zur automatischen Offsetkompensation verwendet werden.
-
Des Weiteren kann ein dritter Schalter bereitgestellt werden, der während der Abtastphase geschlossen ist, um den zweiten Komparatoreingang (z. B. den negativen Eingang) mit dem mittleren Spannungspegel zu verbinden. Entsprechend sind beide Eingangsknoten mit der mittleren Spannung verbunden, und der Offset des Komparators selbst kann bestimmt werden. Wenn die durch den zweiten und dritten Schalter injizierten Ladungen gleich wären, träte an den Eingangsknoten des Komparators lediglich eine Gleichtaktspannung auf. Jegliche Asymmetrie der Eingangsknoten und der Kapazitäten der Eingangsknoten führt jedoch zu differenziellen Spannungen und somit zu einer unvollständigen Offsetauslöschung. Die vorliegende Erfindung erreicht es, dass der Schritt der automatischen Offsetkompensation die durch Öffnen des zweiten sowie des dritten Schalters induzierten Effekte einschließt. Entsprechend wird der Schritt der automatischen Offsetkompensation lediglich so lange ausgeführt oder verlängert, bis alle Schalter, der erste, der zweite und der dritte Schalter, geöffnet wurden.
-
Die vorliegende Erfindung stellt ebenfalls eine elektronische Vorrichtung, einschließlich einer Steuerschaltung zur Steuerung eines Analog-Digital-Wandlers mit sukzessiver Approximation, bereit. Die Steuerschaltung umfasst einen Komparator, eine kapazitive Anordnung mit einem Kondensator, dessen eine Seite so konfiguriert ist, dass sie mit einem ersten Eingang des Komparators gekoppelt werden kann, und Schalter. Die Steuerschaltung ist so eingerichtet, dass sie einen ersten Schalter schließt, um die eine Seite des Kondensators der kapazitiven Anordnung mit einem Eingangsspannungspegel zu verbinden, und einen zweiten Schalter schließt, um eine andere Seite des Kondensators mit einem mittleren Spannungspegel zu verbinden. Der zweite Eingang des Komparators kann durch einen dritten Schalter ebenfalls auf einen mittleren Spannungspegel geschaltet werden. Die Steuerschaltung gemäß der vorliegenden Erfindung ist dann so eingerichtet, dass sie nur dann einen Schritt der automatischen Offsetkompensation des Komparators durchführt, wenn der erste und der zweite Schalter sowie, falls es einen dritten Schalter gibt, der dritte Schalter geöffnet werden. Während der Abtastphase der Eingangsspannung mit der kapazitiven Anordnung sind die Eingänge des Komparators durch Schließen des zweiten und dritten Schalters auf den mittleren Spannungspegel geschaltet. Inzwischen kann der Komparator bereits in eine Betriebsart der automatischen Offsetkompensation geschaltet sein. Wenn der mittlere Spannungspegel jedoch durch Öffnen des ersten Schalters von der kapazitiven Anordnung getrennt wird, bleibt der Komparator noch immer in einer Betriebsart der automatischen Offsetkompensation. Jegliche induzierte Fehlerladung wird dann während dem Schritt der automatischen Offsetkompensation des Komparators berücksichtigt und stört nicht die Analog-Digital-Umwandlung. Der Komparator sollte in seiner Betriebsart der automatischen Offsetkompensation nach den durch Öffnen des ersten, des zweiten und des dritten Schalters verursachten Ladungsinjektionen in die kapazitive Anordnung genügend Zeit zum Einschwingen haben.
-
Die vorliegende Erfindung stellt ebenfalls eine SAR-Zustandsmaschine bereit, die so eingerichtet ist, dass sie eine Taktfolge für einen kapazitiven SAR-Digital-Analog-Wandler (CDAC, d. h. der mit dem Eingang des Komparators gekoppelten kapazitiven Anordnung) durchführt, um zwischen dem öffnen der Schalter, wodurch die Eingänge eines Komparators mit einem mittleren Spannungspegel gekoppelt werden, und einem Schritt der automatischen Offsetkompensation des Komparators eine ausreichende Verzögerung bereitzustellen.
-
Die elektronische Vorrichtung umfasst eine Schaltung zur automatischen Offsetkompensation, die so konfiguriert ist, dass sie eine Offsetspannung an einem Eingang des Komparators abtastet. Die vorliegende Erfindung zielt darauf ab, jegliche durch Öffnen der Schalter verursachte Offsetspannung zu beseitigen, aber die Offsetaufhebung schließt ebenso den internen Offset des Komparators mit ein. Der Effekt der durch die parasitäre Ladungsinjektion beim Öffnen der Schalter verursachten Offsetspannung wird dann an dem Eingang des Komparators durch die Schaltung zur automatischen Offsetkompensation aufgehoben und beeinträchtigt die Analog-Digital-Umwandlung nicht. Die Schaltung zur automatischen Offsetkompensation kann aus einer Kette von Komparatorstufen gebildet sein, wobei jede der Stufen einen Komparator umfasst, der einen Eingang zum Empfangen der Offsetspannung und einen Ausgang hat, der mit einem Abtastkondensator zur Abtastung der Offsetspannung verbunden ist.
-
Die elektronische Vorrichtung umfasst ferner eine Verzögerungsschaltung, die so konfiguriert ist, dass sie den Schritt der automatischen Offsetkompensation um eine vorbestimmte Zeit verlängert, nachdem die Steuerschaltung den ersten, zweiten und/oder dritten Schalter geöffnet hat. Nachdem die Schalter geöffnet wurden und eine parasitäre Ladung in die kapazitive Anordnung injizieren, benötigt der Komparator eine gewisse Zeit zum Einschwingen während dem Schritt der automatischen Offsetkompensation, bevor er die Effekte der Fehlerladung und der zugehörigen Offsetspannung vollständig aufheben kann. Das Verlängern des Schritts der automatischen Offsetkompensation um eine Zeitspanne, die gleich der Einschwingzeit des Komparators ist, bedeutet, dass der Komparator genügend Zeit zum Einschwingen hat, und dass die Fehlerladung vollständig kompensiert wird. Die Verzögerungsschaltung kann zum Beispiel in der Taktfolge in der SAR-Maschine realisiert werden, die so konfiguriert werden kann, dass sie den Schritt der automatischen Offsetkompensation so verlängert, dass er gleich der Einschwingzeit des Komparators ist.
-
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der untenstehenden Beschreibung einer bevorzugten Ausführungsform und aus den beigefügten Zeichnungen. Es zeigen:
-
1 ein vereinfachtes Schaltbild eines Teils einer Schaltung für einen Analog-Digital-Wandler mit sukzessivem Approximationsregister gemäß der Erfindung;
-
2 ein vereinfachtes Schaltbild einer Schaltung zur automatischen Offsetkompensation für einen Analog-Digital-Wandler mit sukzessivem Approximationsregister gemäß der Erfindung während dem Abtasten eines Einzelstufenoffsets während eines Vorgangs der automatischen Offsetkompensation;
-
3 ein vereinfachtes Schaltbild einer Schaltung zur automatischen Offsetkompensation für einen Analog-Digital-Wandler mit sukzessivem Approximationsregister gemäß der Erfindung während eines Vorgangs der automatischen Offsetkompensation; und
-
4 ein vereinfachtes Schaltbild einer Schaltung zur automatischen Offsetkompensation für einen Analog-Digital-Wandler mit sukzessivem Approximationsregister gemäß der Erfindung während dem Abtasten eines Einzelstufenoffsets nach einem Vorgang der automatischen Offsetkompensation.
-
1 zeigt einen Teil eines Analog-Digital-Wandlers (ADC) mit sukzessivem Approximationsregister (SAR). Aus drei Kondensatoren C1, C2 und C3, die in einer ringförmigen Anordnung verbunden sind, so dass eine Seite des Kondensators C1 mit C2 und die andere Seite mit C3 verbunden ist, eine Seite von C2 mit C1 und die andere Seite mit C3 verbunden ist und eine Seite von C3 mit C1 und die andere Seite mit C2 verbunden ist, wird eine kapazitive Anordnung gebildet. Ein die Kondensatoren C1 und C3 miteinander verbindender Knoten ist über einen Schalter S1 mit einem Spannungseingangsknoten Vinput verbunden. Ein die Kondensatoren C2 und C3 miteinander verbindender Knoten ist direkt mit dem positiven Eingang eines Komparators COMP verbunden und ist über einen Schalter S2 ebenso mit einem mittleren Spannungspegelknoten Vmid verbunden. Der mittlere Spannungspegel Vmid kann zum Beispiel gleich der Hälfte der positiven Versorgungsspannung VDD/2 sein. Der genaue Wert des mittleren Spannungspegels Vmid ist jedoch nicht entscheidend und kann erheblich von der mittleren Spannung der Spannungsversorgung abweichen. Es sollte klar sein, dass der Begriff mittlere Spannung” ein Bezug auf jeden beliebigen Spannungspegel ist, der für eine spezifische Architektur und Ausführung des ADC geeignet ist. Ein Blindkondensator Cdummy ist zwischen den negativen Eingang des Komparators COMP und Masse geschaltet, wobei der negative Eingang des Komparators COMP über einen Schalter S3 ebenfalls mit dem mittleren Spannungspegelknoten Vmid verbunden ist. Der Blindkondensator Cdummy stellt eine kapazitive Last dar, die auf die mit dem anderen Eingangsknoten des Komparators verbundene kapazitive Anordnung abgestimmt werden kann. Aufeinander abgestimmte Werte von Cdummy und der kapazitiven Anordnung sind nützlich, da dann Ladungsinjektionen an beiden Knoten in gleiche Spannungspegel an den Eingangsknoten umgewandelt werden, d. h. es gibt an dem Komparatoreingang lediglich eine Gleichtaktspannung. Der Gleichtaktspannungspegel wird durch die Gleichtaktunterdrückung (CMRR) des Komparators unterdrückt. In der Praxis kann die aus C1 bis C3 bestehende kapazitive Anordnung wesentlich mehr Kondensatoren und Schalter enthalten. Typischerweise gibt es in hochauflösenden SAR-ADCs sechzehn oder mehr Kondensatoren. Das Taktungs- und Schaltschema für eine derartige kapazitive Anordnung ist im Fachgebiet wohl bekannt. Die kapazitive Anordnung wird häufig als kapazitiver Digital-Analog-Wandler (CDAC) bezeichnet. An dem Ausgang des Komparators COMP wird ein Bufferkondensator Cb bereitgestellt, der zwischen den Ausgang des Komparators COMP und Masse geschaltet ist.
-
Während der Abtastphase ist der Schalter S1 geschlossen, damit der Knoten, der die Kondensatoren C1 und C3 in der Anordnung miteinander verbindet, mit dem Spannungseingangsknoten Vinput verbunden ist; d. h. die kapazitive Anordnung ist mit dem Eingangsspannungspegel an dem Knoten Vinput verbunden. Gleichzeitig sind die Schalter S2 und S3 geschlossen, so dass sowohl der positive als auch der negative Eingangsanschluss des Komparators COMP mit dem mittleren Spannungspegel Vmid verbunden sind. Gemäß Lösungen nach dem Stand der Technik bleibt der Komparator COMP lediglich dann in einer Betriebsart der automatischen Offsetkompensation, wenn die Eingangsknoten des Komparators mit Vmid verbunden sind. Wenn die Abtastphase beendet ist, werden die Schalter S2 und S3 geöffnet, damit der mittlere Spannungspegel Vmid von der kapazitiven Anordnung und von den Eingangsanschlüssen des Komparators COMP getrennt wird. Die vorliegende Erfindung erreicht es, dass der Komparator eine gewisse Zeit lang, nachdem die Schalter geöffnet wurden, in der Betriebsart der automatischen Offsetkompensation bleibt. Wenn die Schalter S2 und S3 geöffnet werden, gibt es eine parasitäre Ladungsinjektion in die die Kondensatoren C1, C2 und C3 umfassende kapazitive Anordnung sowie in den Blindkondensator Cdummy. Nach dieser parasitären Ladungsinjektion in die Kondensatoren C1, C2 und C3 und Cdummy sind die Eingangsknoten des Komparators COMP potentialfrei, was bedeutet, dass die Ladung an diesen Eingangsknoten erhalten bleibt. Lösungen nach dem Stand der Technik sehen die Ladungsinjektion an beiden Eingangsanschlüssen des Komparators COMP unter der Annahme einer idealen Symmetrie als gleich an. Die Spannungsänderung ist an beiden Eingängen des Komparators COMP identisch, und es tritt kein Fehler auf. In einem realen Schaltkreis gibt es jedoch immer eine Unsymmetrie, die eine Offsetspannung verursacht. Gemäß der vorliegenden Erfindung wird diese induzierte Fehlerladung, die durch die parasitäre Ladungsinjektion beim Öffnen der Schalter S2 und S3 verursacht wird, in dem Mechanismus zur automatischen Offsetkompensation des Komparators, wie untenstehend beschrieben, eingeschlossen und tritt während der Analog-Digital-(AD-)Umwandlung nicht als Offset auf. Während der mittlere Spannungspegelknoten Vmid von der die Kondensatoren C1, C2 und C3 umfassenden kapazitiven Anordnung durch Öffnen des Schalters S2 getrennt wird, bleibt der Komparator COMP in seiner Betriebsart der automatischen Offsetkompensation, wodurch die Spannungsoffsets an den Eingängen des Komparators COMP kompensiert werden.
-
2 bis 4 zeigen eine Schaltung zur automatischen Offsetkompensation in dem Komparator COMP in unterschiedlichen Phasen des Mechanismus zur automatischen Offsetkompensation des Komparators COMP. Die Schaltung zur automatischen Offsetkompensation umfasst mehrere in eine Kette geschaltete Komparatorstufen, von denen hier jedoch der Einfachheit halber lediglich zwei gezeigt sind. Ein erster Komparator COMP1 hat seinen positiven Eingang mit einem Knoten Voffset1 verbunden, der den Spannungsoffset an dem positiven Eingang des Komparators COMP in 1 darstellt (sowie den Spannungsoffset an dem positiven Eingang des Komparators COMP1 in der Schaltung zur automatischen Offsetkompensation). Der Grund für eine Komparatorkette an Stelle eines Einzelkomparators liegt in der Tatsache, dass jeder Komparator ebenso als Verstärker funktioniert. Wenn die Verstärkung in einem Komparator zu hoch ist, wird die Ausgangsspannung gesättigt, und es kann unmöglich werden, den Offset zu kompensieren. Der Komparator- bzw. vielmehr die Verstärkerstufenausgänge sind mit den Kondensatoren C4 und C5 verbunden, so dass die Kondensatoren C4 und C5 zueinander parallel geschaltet sind. Die Spannung Voffset2 stellt die Offsetspannung an dem positiven Eingang des zweiten Komparators COMP2 dar. Dieser Offset wird durch die zweite Spannungsquelle Voffset2 dargestellt. Folglich ist Voffset2 mit dem positiven Eingang des zweiten Komparators COMP2 und der anderen Seite des Kondensators C4 verbunden. Die andere Seite des Kondensators C5 ist mit dem negativen Eingang des zweiten Komparators COMP2 verbunden, wobei die Ausgangsstufen des zweiten Komparators COMP2 mit den Kondensatoren C6 und C7 verbunden sind. Weitere Komparatorstufen, die in 2 bis 4 durch gestrichelte Linien dargestellt sind, sind mit den anderen Seiten der Kondensatoren C6 und C7 verbunden.
-
2 zeigt das Abtasten eines Einzelstufenoffsets während dem Vorgang der automatischen Offsetkompensation während der ADC-Abtastphase des SAR-AD-Wandlers, wenn der Eingangsspannungsknoten Vinput mit der kapazitiven Anordnung, die die Kondensatoren C1, C2 und C3 in der in 1 gezeigten Steuerschaltung umfasst, verbunden ist. Zu Beginn sind die Eingänge (sowohl der positive als auch der negative Eingang) der Komparatoren COMP1 und COMP2 mit dem mittleren Spannungspegel Vmid kurzgeschlossen, und die Offsetspannung wird mit den Kondensatoren an jedem Ausgang der Komparatorstufen abgetastet. Die Offsetspannung Voffset1 an dem Eingang des ersten Komparators COMP1 wird mit den Kondensatoren C4 und C5 abgetastet, und die Offsetspannung Voffset2 an dem Eingang des zweiten Komparators COMP2 wird mit den Kondensatoren C6 und C7 abgetastet. Somit wird die Offsetspannung jeder Stufe in deren Ausgangskondensatoren gespeichert.
-
3 zeigt die Situation, in der die die Kondensatoren C1, C2 und C3 enthaltende kapazitive Anordnung durch Öffnen der Schalter S2 und S3 von dem mittleren Spannungspegelknoten Vmid getrennt werden. Wie oben beschrieben, wird beim Öffnen der Schalter S2 und S3 eine parasitäre Ladungsinjektion in die kapazitive Anordnung eingebracht. Diese parasitäre Ladung Vcharge_inj wird zum Spannungsoffset Voffset an dem positiven Eingang des ersten Komparators COMP1 in der Schaltung zur automatischen Offsetkompensation hinzugefügt. Entsprechend steigt dann der Spannungsoffset an dem positiven Eingang des ersten Komparators COMP1 auf Voffset1* an, der mit den Kondensatoren C4 und C5 an dem Ausgang des ersten Komparators COMP1 abgetastet wird.
-
In 4 ist die Schaltung zur automatischen Offsetkompensation in einem Zustand gezeigt, in dem der Vorgang der automatischen Offsetkompensation beendet wird, nachdem die die Kondensatoren C1, C2 und C3 umfassende kapazitive Anordnung durch Öffnen der Schalter S2 und S3 von dem mittleren Spannungspegelknoten Vmid getrennt wurde. Sobald der Vorgang der automatischen Offsetkompensation beendet wurde, wird der Spannungsoffset an dem Eingang jeder Komparatorstufe in den Kondensatoren an dem Ausgang jeder Komparatorstufe gespeichert. In dem hier gezeigten Beispiel wird der Gesamtspannungsoffset Voffset1* an dem ersten Komparator COMP1 in den Kondensatoren C4 und C5 gespeichert, und der Spannungsoffset Voffset1 an dem zweiten Komparator COMP2 wird in den Kondensatoren C6 und C7 gespeichert. Da der Spannungsoffset an jeder Komparatorstufe an dem Ausgang jeder Stufe gespeichert wird, wird der Spannungsoffset an dem Eingang der Komparatorstufe aufgehoben. Entsprechend sind die Ausgangsspannungen Vout1 und Vout2 praktisch gleich Null. Die Offsetkompensation der ersten Komparatorstufe umfasst ebenfalls den Effekt der Offsetspannung Vcharge_inj, die durch Öffnen der Schalter S2 und S3 verursacht wurde, wodurch die an dem Eingang des Komparators COMP induzierte Fehlerladung während der Analog-Digital-Umwandlung nicht als Offset auftritt.
-
In der Betriebsart der automatischen Offsetkompensation sollte der Komparator COMP genügend Zeit zum Einschwingen haben, nachdem die Schalter S2 und S3 geöffnet wurden (d. h. die kapazitive Anordnung von dem mittleren Spannungspegel Vmid getrennt wird) und die Ladungsinjektion stattgefunden hat, bevor der Vorgang der automatischen Offsetkompensation beendet wird. Es sollte dann eine Verzögerungsschaltung bereitgestellt werden, die den Vorgang der automatischen Offsetkompensation um eine vorbestimmte Zeit verlängert; d. h. um die Zeitspanne, die zum Einschwingen des Komparators und zum Abtasten der Spannungsoffsets mit den Kondensatoren in der Schaltung zur automatischen Offsetkompensation benötigt wird. Dies kann man durch Hinzufügen einer zusätzlichen Verzögerungszeit erreichen, zum Beispiel durch Änderung der Taktfolge in der SAR-Zustandsmaschine. Dadurch wird der Schritt der automatischen Offsetkompensation bis in die Haltephase hinein verlängert, die der Abtastphase folgt.
-
Obwohl die vorliegende Erfindung unter Bezugnahme auf eine bestimmte Ausführungsform beschrieben wurde, ist diese nicht auf diese Ausführungsform beschränkt, und dem Fachmann fallen zweifellos weitere Alternativen ein, die innerhalb des beanspruchten Schutzumfangs der Erfindung liegen.
