DE102007038379A1

DE102007038379A1 - Gemeinsam benutzter Verstärkerschaltkreis

Info

Publication number: DE102007038379A1
Application number: DE102007038379A
Authority: DE
Inventors: Peter Bogner
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2006-08-30
Filing date: 2007-08-14
Publication date: 2008-03-13
Anticipated expiration: 2027-08-15
Also published as: US7304598B1; CN101197559B; CN101197559A; DE102007038379B4

Abstract

Ein Schaltkreis weist einen ersten Verstärker mit ersten positiven und negativen Eingängen und einen zweiten Verstärker mit zweiten positiven und negativen Eingängen auf. Eine erste Einheit ist mit den ersten und zweiten Eingängen der Verstärker verbindbar und eine zweite Einheit ist mit den ersten und zweiten Eingängen der Verstärker verbindbar. In einer ersten Phase wird die erste Einheit mit den Verstärkern verbunden, wobei der positive Eingang des ersten Verstärkers mit dem positiven Eingang des zweiten Verstärkers gekoppelt wird und der negative Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers gekoppelt wird. In einer zweiten Phase wird die zweite Einheit mit den Verstärkern verbunden, wobei der positive Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers gekoppelt wird und der negative Eingang des ersten Verstärkers mit dem positiven Eingang des zweiten Verstärkers gekoppelt wird.

Description

TECHNISCHES FELD
Die Erfindung betrifft elektronische Schaltkreise und spezieller integrierte gemeinsam benutzte Verstärkerschaltkreise.
HINTERGRUND
In einigen integrierten Schaltkreisen, z.B. Pipeline ADCs (Analog-Digital-Converter), werden Operationsverstärker (Opamps) verwendet und durch eine Vielzahl von den Vorrichtungseinheiten, die in zeitverzögerten Phasen betrieben werden, gemeinsam benutzt. Das gemeinsame Benutzen von Opamps spart Opamp-Leistung und Chipfläche, da ein gemeinsam benutzter Opamp durch mehrere Vorrichtungseinheiten verwendet wird.
Die gemeinsame Benutzung von Opamps kann zusätzliche parasitäre Kapazitäten zwischen den Vorrichtungseinheiten, die dem gemeinsam benutzten Opamp zugeordnet sind, infolge vom erhöhten Routing einschleppen. Weiterhin kann die Technik der gemeinsamen Benutzung eines Opamps Intersymbolinterferenz verursachen. Dieser ungewollte Effekt wird durch Eingangskapazitäten und parasitäre Kapazitäten des Opamp verursacht, was darin resultiert, dass eine verbleibende Ladung einer vorausgehenden Abtastphase in der aktuellen Abtastphase, in welcher der Opamp durch eine andere Vorrichtungseinheit verwendet wird, immer noch vorliegen kann.
Da der Hauptbeitrag zu einer solchen verbleibenden Ladung von der Eingangskapazität des Opamp kommt, kann Intersymbolinterferenz durch Verwendung eines Opamp mit einer kleinen Eingangskapazität minimiert werden. Allerdings treten in einigen Anwendungen, z.B. der Analog-Digital-Konversion in einem Pipeline-ADC, hohe Eingangskapazitäten auf, wenn hohe Abtastraten angestrebt werden. Deswegen werden Techniken der ge meinsamen Benutzung von Opamps typischerweise nur bei mäßigen Abtastraten angewendet.
ZUSAMMENFASSUNG
Ein gemeinsam benutzter Verstärkerschaltkreis kann einen ersten Verstärker mit positiven und negativen Eingängen, einen zweiten Verstärker mit positiven und negativen Eingängen, eine erste Einheit, die mit den positiven und negativen Eingängen der Verstärker verbindbar ist, eine zweite Einheit, die mit den positiven und negativen Eingängen der Verstärker verbindbar ist, und ein Schaltmittel, das derart konfiguriert ist, dass in einer ersten Phase die erste Einheit mit den Verstärkern verbunden wird, wobei der positive Eingang des ersten Verstärkers dem positiven Eingang des zweiten Verstärkers und der negative Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers gekoppelt wird, und in einer zweiten Phase die zweite Einheit mit den Verstärkern verbunden wird, wobei der positive Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers und der negative Eingang des ersten Verstärkers mit dem positiven Eingang des zweiten Verstärkers verbunden wird, umfassen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Aspekte der Erfindung werden in der folgenden detaillierten Beschreibung von einigen Ausführungsformen offensichtlicher, wenn sie in Verbindung mit den beigefügten Zeichnungsfiguren gelesen werden, wobei:
1 ein generisches Blockdiagramm eines gemeinsam benutzten Opamp-Schaltkreises mit zwei Opamps zeigt;
2 ein generisches Blockdiagramm eines gemeinsam benutzten Opamp-Schaltkreises mit zwei Opamps zeigt, das einen Wechselbetriebsmodus illustriert;
3 ein Blockdiagramm eines Pipeline ADC zeigt;
4 ein Blockdiagramm einer Pipeline-Stufe in einem Pipeline ADC zeigt;
5 ein schematisches Diagramm eines multiplizierenden DAC mit geschalteten Kondensatoren, der einen einzigen Opamp verwendet, zeigt;
6 schematisches Diagramm zweier multiplizierender DACs mit geschalteten Kondensatoren, die einen gemeinsam benutzten Opamp verwenden, zeigt; und
7 ein schematisches Diagramm zweier multiplizierender DACs mit geschalteten Kondensatoren, die zwei gemeinsam benutzte Opamps verwenden, zeigt.
DETAILLIERTE BESCHREIBUNG
Es versteht sich, dass in der folgenden Beschreibung und in den Ansprüchen die Ausdrücke „gekoppelt" und „verbunden" verwendet werden können, um anzuzeigen, dass zwei Elemente miteinander Wechselwirken können, unbeachtet dessen, ob sie in direktem physikalischen oder elektrischen Kontakt sind oder ob sie nicht miteinander in direktem Kontakt sind.
1 zeigt eine Ausführungsform, die eine erste Schaltkreiseinheit 1, eine zweite Schaltkreiseinheit 2 und eine Opamp-Stufe 3, die mit den ersten und zweiten Schaltkreiseinheiten 1, 2 gekoppelt ist, umfasst. Die Opamp-Stufe umfasst zwei Opamps 3a, 3b. Die Opamps 3a, 3b sind angepasst, um mit der ersten Schaltkreiseinheit 1 in einer ersten Phase zu kooperieren und sie sind angepasst, um mit der zweiten Schaltkreiseinheit 2 in einer zweiten Phase zu kooperieren – d.h. sie sind in einem Abwechslungsmodus zu betreiben. Die Schalter (nicht gezeigt) können bereitgestellt sein, um den Betrieb des Abwechslungsmodus zu implementieren. Die Ausgänge 4a, 4b der Opamp-Stufe 3 können an der Opamp-Stufe 3 bereit gestellt sein oder sie können zur jeweiligen Schaltkreiseinheit 1, 2 zur weiteren Prozessierung zurückgeführt sein.
2 zeigt ein Diagramm, das den Betrieb des Abwechslungsmodus erläutert. In der ersten Phase werden die positiven Eingänge der Opamps 3a, 3b zusammengeschaltet und die negativen Eingänge der Opamps 3a, 3b zusammengeschaltet. Folglich werden die Opamps 3a, 3b parallel betrieben.
In der zweiten Phase wird der positive Eingang des Opamp 3a mit dem negativen Eingang des Opamp 3b verbunden und der negative Eingang des Opamp 3a mit dem positiven Eingang des Opamp 3b verbunden. Folglich werden die Opamps 3a, 3b antiparallel betrieben, oder, anschaulich gesprochen, Opamp 3b ist umgedreht worden. Im Folgenden wird erläutert, dass mit dieser Architektur jegliche restliche Ladung an den Eingangsknoten der Opamps 3a, 3b jedes Mal für die nächste Phase gelöscht wird, wobei das Auftreten von Intersymbolinterferenz zwischen dem Betrieb in der ersten und der zweiten Phase ausgeschlossen wird.
In der folgenden Beschreibung wird ein Pipeline-ADC als eine beispielhafte Vorrichtung verwendet, um eine Ausführungsform zu repräsentieren und zur Erläuterung davon. Allerdings versteht es sich, dass Ausführungsformen in vielen anderen Vorrichtungen, die angepasst sind, um die Technik der gemeinsam verwendeten Opamps zu verwenden, implementiert sein können. Genauer können alle Vorrichtungen, welche gemeinsam verwendete Komparatoren verwenden (d.h., welche einen Komparator verwenden, der in einem Verstärker implementiert ist und mit verschiedenen Vorrichtungseinheiten betrieben wird) Ausführungsformen verwenden und sind selbst Ausführungsformen. Zum Beispiel verwenden Subranging-Flash-ADCs gemeinsam benutzte Vergleicher, welche gemäß den Prinzipien, die hierin behandelt werden, implementiert sein können.
Bezugnehmend auf 3 umfasst ein Pipeline-ADC eine Kaskade von P Stufen 12, 13, 14. Ein Analogsignal V₁ wird in die erste Stufe 12 eingegeben. Jede Stufe 12, 13, 14 generiert einen digitalen Ausgang D₁, D₂, ..., D, welcher in einen Encoder 15 eingegeben wird. Der Encoder 15 gibt D₀ aus, welches das digitalisierte Eingabesignal V₁ ist.
4 illustriert die Struktur der Stufe j, j = 1, ..., P. Jede Stufe 12, 13, 14 umfasst einen internen ADC 17, welcher den Analogeingang V_j quantisiert. Der Digitalausgang D_j ist eine grobe Abschätzung von V_j und treibt einen internen DAC 18, um ein entsprechendes Analogsignal V da / j(D_j) zu generieren. Der Analogausgang V_j+1 kann durch Vj+1 = Gj × [Vj – Vdaj (Dj)] (1)ausgedrückt werden.
V_j+1 ist die Differenz zwischen dem Analogeingang und der digitalen Schätzung D_j davon, multipliziert mit einem Gewinnfaktor G_j. Die Subtraktionseinheit 19 und der Verstärker 20 werden verwendet, um den Betrieb, der mit Gleichung (1) umrissen wird, zu illustrieren.
Infolge der Verstärkung im Verstärker 20 wird der Schaltkreis 11, der den DAC 18, die Subtraktionseinheit 19 und den Verstärker 20 umfasst, als multiplizierender Digital-Analog-Konverter (MDAC) bezeichnet. In jeder nächsten Stufe wird dann V_j+1, der sogenannte verstärkte Restbetrag, feiner konvertiert und die Ergebnisse D₁, D₂, ..., D_P werden im Encoder 15 kombiniert.
5 illustriert einen MDAC 11. In diesem Beispiel umfasst der MDAC 11 erste Schalter 21, zweite Schalter 22, einen Opamp 23 und zwei Kondensatoren C_s und C_f. Der digitale Eingang D_j von ADC 17 wird verwendet, um eine Referenzspannung V_r zu skalieren. Während einer positiven Taktphase sind die Schalter 21 geschlossen und die Schalter 22 geöffnet. In dieser Phase wird V_j über die Kondensatoren C_f und C_s abgetastet und D_j wird im ADC bestimmt. Zum Beispiel kann D_j die Werte –1, 0, +1 haben. In der negativen Taktphase sind die Schalter 22 geschlossen und die Schalter 21 geöffnet. In dieser Phase wird der Ausgang V_j+1 gemäß der Gleichung
erhalten. Wenn die Kondensatoren derart ausgelegt sind, dass C_f = C_s ist, resultiert ein Vergleich von Gleichung (1) mit Gleichung (2) in G_j = 2 und V da / j(D_j) = 0,5·V_r·D_j.
Grundsätzlich umfasst der MDAC 11 geschaltete Kondensatoren C_f, C_s und einen Opamp 23. Solch ein Typ von MDAC wird deswegen SC MDAC bezeichnet (multiplizierender Digital-Analog-Konverter mit geschalteten Kondensatoren). Es versteht sich, dass viele unterschiedliche Implementierungen verwendet werden können, um die Anordnung geschalteter Kondensatoren und/oder das Opamp-Design in einem SC MDAC zu gestalten.
In den 3 bis 5 hat jeder SC MDAC 11, und deswegen jede Stufe 12, 13, 14, seinen eigenen Opamp 23. Die Technik gemeinsam benutzter Opamps in einem Pipeline-ADC bedeutet, dass zwei der Stufen 12, 13, 14 einen Opamp 23 gemeinsam benutzen. Diese Technik ist in 6 dargestellt. 6 illustriert eine vereinfachte erste geschaltete Kondensatoreinheit 100, die Teil eines ersten MDAC ist und die mit MDAC1 bezeichnet ist, und eine zweite geschaltete Kondensatoreinheit 200, die Teil eines zweiten MDAC ist und mit MDAC2 bezeichnet ist. MDAC1 und MDAC2 benutzen gemeinsam Opamp 300.
Genauer umfasst die erste geschaltete Kondensatoreinheit 100 Speicherkondensatoren C1, C2, die durch einen Schalter S1 verbunden sind. Der Speicherkondensator C1 kann über den Schalter S2 mit dem positiven Eingang Vinp von MDAC1 verbun den werden und der Speicherkondensator C2 kann über den Schalter S3 mit dem negativen Eingang Vinn von MDAC1 verbunden werden. Weiterhin sind die Schalter S4 und S5 jeweils parallel mit den Schaltern S2 und S3 verbunden und sind betreibbar, um Kondensator C1 und Kondensator C2 mit einer Referenzspannung Vref zu verbinden.
Wie durch die Schattenlinie und durch die perspektivische gestrichelte Linie angedeutet, beinhaltet die erste geschaltete Kondensatoreinheit 100 typischerweise eine Anordnung von geschalteten Kondensatorschaltkreisen, wobei jede wie in 6 dargestellt gestaltet ist.
Ein Ausgangsknoten von Speicherkondensator C1 ist über einen Schalter S6 mit dem negativen Eingang von Opamp 300 verbunden und ein Ausgangsknoten von Kondensator C2 ist über einen, Schalter S7 mit dem positiven Eingang von Opamp 300 verbunden. Weiterhin sind die Ausgangsknoten der Speicherkondensatoren C1 und C2 jeweils mit den Rückkopplungskondensatoren C3 und C4 verbunden. Der Rückkopplungskondensator C3 kann über die Schalter S6 und S8 zwischen dem negativen Eingang und dem positiven Ausgang des Opamps 300 verbunden werden und der Rückkopplungskondensator C4 kann über die Schalter S7 und S9 zwischen dem positiven Eingang und dem negativen Ausgang des Opamps 300 verbunden werden. Der positive Ausgang des (differentiellen) Opamps 300 wird als Voutp bezeichnet und der negative Ausgang des Opamps 300 wird als Voutn bezeichnet.
Das Design der zweiten geschalteten Kondensatoreinheit 200, die dem MDAC2 zugeordnet ist, ist ähnlich dem Design der ersten geschalteten Kondensatoreinheit 100. Kurz gesagt können die Speicherkondensatoren C5, C6 in Serie über die Schalter S10, S11 und S12 mit Voutp und Voutn verbunden werden. Ein Rückkopplungskondensator C7 wird verwendet, um Voutp über die Schalter S15, S16 mit dem negativen Eingang von Opamp 300 zu verbinden, und ein Rückkopplungskondensator C8 wird verwen det, um Voutn über die Schalter S17, S18 mit dem positiven Eingang von Opamp 300 zu verbinden.
Der Schaltkreis in 6 weist ein vollständig differentielles Design auf. In Bezug auf 5 entspricht Vinp V_j, Vinn entspricht –V_j, Voutp entspricht V_j+1 oder V_j+2 und Voutn entspricht –V_j+1 oder –V_j+2. Vref kann D_j·V_r entsprechen. Allerdings besitzt Vref typischerweise einen konstanten Wert und der digitale Eingang D_j, der durch den Flash-ADC 7 bereitgestellt wird, wird verwendet, um Paare von Referenzspannungsschaltern S4, S5 im Kondensator-Array (vergleiche Schattenlinie) der ersten geschalteten Kondensatoreinheit 100 und Paare von Referenzschaltern S13, S14 in Kondensator-Array (Schattenlinie) der zweiten geschalteten Kondensatoreinheit 200 zu steuern.
Während der negativen Taktphase sind die Schalter S4, S5, S6, S7, S8, S9, S10, S11, S12 geschlossen und die verbleibenden Schalter sind offen. In dieser Phase wird der Opamp 300 verwendet, um den MDAC1 Ausgang zu generieren. Die Erzeugung des Ausgangs wird durch Vorspannen der Speicherkondensatoren C1 und C2 an einem ihrer Anschlüsse durch Vref und Verbinden der anderen Anschlüsse der Speicherkondensatoren C1, C2 mit den Eingängen von Opamp 300 ausgeführt. Dieses ist die Abtastphase von MDAC2, in welcher seriell verbundene Kondensatoren C5 und C6 durch Voutp und Voutn geladen werden, d.h. durch den Ausgang von MDAC1. Als nächstes werden in der positiven Taktphase die Schalter S1, S2, S3, S13, S14, S15, S16, S17, S18 geschlossen und die verbleibenden Schalter bleiben offen. In der positiven Taktphase ist MDAC1 in der Abtastphase und der Opamp 300 generiert den Ausgang von MDAC2. Die Erzeugungs des Ausgangs wird durch Vorspannen der seriell verbundenen Speicherkondensatoren C5 und C6 am gemeinsamen Knoten durch Vref und durch Verbindung der seriell verbundenen Speicherkondensatoren C5 und C6 mit den Eingängen von Opamp 300 ausgeführt.
Unter der Annahme eines idealen Opamp 300 mit einem unendlichen Regelkreisgewinn A0 = ∞ des offenen Regelkreises würde es keine Spannungsdifferenz an den Eingangsknoten des Opamp 300 geben. In der Praxis besitzt der Opamp 300 einen begrenzten offenen Regelkreisgewinn A0. Deswegen gibt es eine Spannungsdifferenz zwischen den positiven und negativen Eingangsknoten des Opamp 300, die durch (Voutp – Voutn)/A0 gegeben ist. Diese Spannung repräsentiert eine Ladung Qin an den Eingangsknoten des Opamps 300, die durch die Gleichung Qin = (Cinput + Cpar)·(Voutp – Voutn)/A0, (3)gegeben ist, wobei Cinput die Eingangskapazität des Opamp 300 und Cpar die parasitären Kapazitäten am Opamp Eingang, die durch Schalter und Leitungen verursacht werden, sind. Typischerweise wird Qin durch die Eingangskapazität Cinput des Opamp 300 dominiert, welche in den meisten Fällen die parasitären Kapazitäten Cpar übertrifft. Die Ladung Qin ist dann während der nächsten Taktphase sichtbar und verursacht während der Erzeugung des Ausgangs des anderen MDAC einen Fehler. Mit anderen Worten verursacht Qin ungewollte Intersymbolinterferenz.
7 illustriert eine Ausführungsform, die zwei SC MDACs hat, die die gemeinsam verwendete Opamp-Technik verwenden. Die gleichen oder funktionell äquivalente Elemente werden durch Bezugzeichen, die in 6 eingeführt wurden, bezeichnet. Jegliche Beschreibung zur 6, die sich auf Elemente oder Eigenschaften bezieht, welche gleichermaßen im Schaltkreis nach 7 verwendet werden, werden in die Beschreibung der Ausführungsform, die in 7 gezeigt ist, aufgenommen. Kurz gesagt können die erste geschaltete Kondensatoreinheit 100 und die zweite geschaltete Kondensatoreinheit 200 der Ausführungsform, die in 7 gezeigt ist, identisch mit den Einheiten 100, 200, die in 6 gezeigt sind, sein. Allerdings werden anstelle eines einzigen Opamp 300 zwei Opamps 301 (OP1) und 302 (OP2) verwendet.
Der negative Eingang von Opamp 301 ist über Schalter S6b mit Kondensator C1 verbunden und der positive Eingang von Opamp 301 ist über Schalter S7b mit Kondensator C2 von MDAC1 verbunden. Der negative Eingang von Opamp 302 ist über Schalter S6a mit Kondensator C1 verbunden und der positive Eingang von Opamp 302 ist über Schalter S7a mit Kondensator C2 von MDAC1 verbunden. Deswegen ist in der negativen Taktphase, wenn die Schalter S6a, S6b, S7a, S7b geschlossen sind, der negative Eingang von Opamp 301 mit dem negativen Eingang von Opamp 302 verbunden und der positive Eingang von Opamp 301 ist mit dem positiven Eingang von Opamp 302 verbunden. Wie schon in Verbindung mit 6 beschrieben wird in der negativen Taktphase der Ausgang von MDAC1 generiert und die Speicherkondensatoren C5 und C6 von MDAC2 werden durch Voutp und Voutn geladen.
Das Laden der seriell verbundenen Speicherkondensatoren C5 und C6 (Schalter S11 ist geschlossen) wird über die Schalter S20a und S20b, welche den positiven Ausgang des Opamp 301 mit dem positiven Ausgang des Opamp 302 verbinden und dieses Signal über den geschlossenen Schalter S10 zum Speicherkondensator C5 leiten, und über die Schalter S21a und S21b, welche den negativen Ausgang von Opamp 301 mit dem negativen Ausgang von Opamp 302 verbinden und dieses Signal über den geschlossenen Schalter S12 zum Speicherkondensator C6 leiten, ausgeführt. Deswegen arbeiten in der negativen Taktphase beide Opamps 301 und 302 parallel mit Blick auf ihre Eingangs- und Ausgangsanschlussfähigkeit.
Wie schon erwähnt generiert in der positiven Taktphase MDAC2 den Ausgang Voutp und Voutn und die Speicherkondensatoren C1, C2 der ersten geschalteten Kondensatoreinheit 100 tasten Vinp, Vinn ab. Genauer gesagt sind die Kondensatoren C5 und C6 in Serie geschaltet und der gemeinsame Knoten, der durch Vref vorgespannt ist, ist über die geschlossenen Schalter S22a, S22b, S23a, S23b mit den Eingängen der Opamps 301 und 302 verbunden. Das Routing wird derart ausgeführt, dass der Knoten N1 des Speicherkondensators C5 mit dem negativen Eingang von Opamp 301 und mit dem positiven Eingang von Opamp 302 verbunden wird, wohingegen der Knoten N2 des Speicherkondensators C6 mit dem positiven Eingang von Opamp 301 und dem negativen Eingang von Opamp 302 verbunden wird.
Bezugnehmend auf die Ausgangsseite der Opamps 301, 302 ist der positive Ausgang von Opamp 301 über die Schalter S24b und S24a mit dem negativen Ausgang von Opamp 302 verbunden und der negative Ausgang von Opamp 301 ist über die Schalter S25b und S25a mit dem positiven Ausgang von Opamp 302 verbunden. Deswegen werden in der positiven Taktphase die Eingangs- und die Ausgangsknoten einer der Opamps (hier: Opamp 302) beide ausgetauscht. Mit anderen Worten werden in der negativen Taktphase beide Opamps 301, 302 parallel betrieben, wohingegen in der positiven Taktphase die Opamps 301 und 302 „antiparallel" betrieben werden, d.h. mit kommutierten Eingangs- und Ausgangsverbindungen für einen (hier: Opamp 302) der Opamps 301, 302.
Mit dieser Architektur wird die Ladung an den Eingangsknoten der Opamps 301, 302 immer für die nächste Taktperiode gelöscht. Deswegen erscheint keine Intersymbolinterferenz. Dies ist für beide Taktphasen gültig, mit dem Effekt, dass keine restliche Ladung für den MDAC1 sichtbar ist, wenn die Speicherkondensatoren C1, C2 mit den Eingängen der Opamps 301, 302 in der negativen Taktphase verbunden werden und keine restliche Ladung für den MDAC2 sichtbar ist, wenn die Speicherkondensatoren C5 und C6 mit den (teilweise invertierten) Eingängen der Opamps 301, 302 in der positiven Taktphase verbunden werden. Deswegen ist keine zusätzliche Reset-Phase zur Entladung der Opamps Eingangsschaltkreise notwendig. Weiterhin könnten große Opamp Eingangskapazitäten verwendet werden und hohe Abtastraten erreicht werden.
Bedeutsam ist, dass die Chipfläche und der Stromverbrauch für zwei Opamps 301, 302 die gleichen wie für den einzelnen Opamp 300 sind. Deswegen kann die duale Opamp Implementierung keinen zusätzlichen Aufwand mit Blick auf die Chipfläche oder den Leistungsverbrauch verglichen mit einer konventionellen Einzel-Opamp-Implementierung erfordern. Der Grund dafür ist, dass die Dimensionierung der Opamps mit Blick auf die Chipfläche und den Eingangsstrom durch die Rauschanforderungen, die erfüllt werden müssen, bestimmt wird. Rauscharme Opamps (welche speziell in der ersten Stufe 2 eines Pipeline-ADC verwendet werden müssen) können größere Chipflächen und/oder höhere Eingangsströme benötigen. Da in der CMOS-Technologie das Rauschen mit anwachsender Chipfläche und/oder anwachsendem Stromverbrauch invers nach unten skaliert, erfüllen zwei Opamps der halben Fläche und einem halben Stromverbrauch praktisch die gleichen Rauschspezifikationen wie ein einzelner Opamp, der die gleiche Gesamtfläche verwendet und den gleichen Gesamtstrom konsumiert. Deswegen besitzt das Konzept der Teilung eines einzelnen Opamps 300 in zwei „halbe Opamps" 301, 302 und ihrer Erlaubnis, im alternierenden Modus betrieben zu werden, keine Nachteile mit Blick auf die Opamp Implementierung.
Weiterhin erlaubt die Erfindung die Verwendung von Niedriggewinn-Opamps 301, 302, weil die Ladung Qin, welche mit abfallendem Gewinn anwächst, als Ergebnis der Technik des Abwechslungsmodus kombiniert mit der gemeinsamen Nutzung von Opamps von Phase zu Phase kompensiert wird. Die Implementierung von Niedriggewinn-Opamps ist in modernen CMOS-Technologien nützlich, weil es schwierig ist, Hochgewinn-Opamps zu implementieren.
Es versteht sich, dass die Erfindung auf jeden Schaltkreis anwendbar ist, der gemeinsam benutzte Opamps verwendet oder, allgemeiner gesprochen, die gemeinsam benutzte Verstärkertechnik. In all diesen Schaltkreisen werden anstelle von einem gemeinsam benutzten Verstärker zwei gemeinsam benutzte Verstärker verwendet und im Abwechslungsmodus, wie oben mit Bezug auf die in 2 und 7 gezeigten Ausführungsformen erläutert, betrieben.

Claims

Ein gemeinsam benutzter Verstärkerschaltkreis, der umfasst: einen ersten Verstärker mit positiven und negativen Eingängen, einen zweiten Verstärker mit positiven und negativen Eingängen, eine erste Einheit, die mit den positiven und negativen Eingängen der Verstärker verbindbar ist, eine zweite Einheit, die mit den positiven und negativen Eingängen der Verstärker verbindbar ist, ein Schaltmittel derart konfiguriert, dass in einer ersten Phase die erste Einheit mit den Verstärkern verbunden ist, wobei der positive Eingang des ersten Verstärkers mit dem positiven Eingang des zweiten Verstärkers gekoppelt ist und der negative Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers gekoppelt ist, und in einer zweiten Phase die zweite Einheit mit den Verstärkern verbunden ist, wobei der positive Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers verbunden ist und der negative Eingang des ersten Verstärkers mit dem positiven Eingang des zweiten Verstärkers verbunden ist.
Gemeinsam benutzter Verstärkerschaltkreis gemäß Anspruch 1, wobei: der erste Verstärker positive und negative Ausgänge hat, der zweite Verstärker positive und negative Ausgänge hat, wobei in der ersten Phase der positive Ausgang des ersten Verstärkers mit dem positiven Ausgang des zweiten Verstärkers gekoppelt ist, und der negative Ausgang des ersten Verstärkers mit dem negativen Ausgang des zweiten Verstärkers gekoppelt ist, und in der zweiten Phase der positive Ausgang des ersten Verstärkers mit dem negativen Ausgang des zweiten Verstärkers gekoppelt ist und der negative Ausgang des ersten Verstärkers mit dem positiven Ausgang des zweiten Verstärkers gekoppelt ist.
Gemeinsam benutzter Verstärkerschaltkreis gemäß Anspruch 1, wobei: die erste Einheit erste und zweite Ausgänge hat, wobei die ersten und zweiten Ausgänge mit den Eingängen der Verstärker über erste Schalter des Schaltmittels verbindbar sind, die zweite Einheit erste und zweite Ausgänge hat, wobei die ersten und zweiten Ausgänge mit den Eingängen der Verstärker über zweite Schalter des Schaltmittels verbindbar sind, wobei in der ersten Phase der erste Ausgang der ersten Einheit mit den positiven Eingängen der Verstärker gekoppelt ist und der zweite Ausgang der ersten Einheit mit den negativen Eingängen der Verstärker über geschlossene erste Schalter gekoppelt ist, und in der zweiten Phase der erste Ausgang der zweiten Einheit mit dem positiven Eingang des ersten Verstärkers und mit dem negativen Eingang des zweiten Verstärkers gekoppelt ist und der zweite Ausgang der zweiten Einheit mit dem negativen Eingang des ersten Verstärkers und mit dem positiven Eingang des zweiten Verstärkers über geschlossene zweite Schalter gekoppelt ist.
Gemeinsam benutzter Verstärkerschaltkreis gemäß Anspruch 1, wobei: die erste Einheit eine geschaltete Kondensatoreinheit eines ersten SC MDAC (switched capacitor multiplying digital-to-analog converter) umfasst.
Gemeinsam benutzter Verstärkerschaltkreis gemäß Anspruch 1, wobei: die zweite Einheit eine geschaltete Kondensatoreinheit eines zweiten Sc MDAC (switched capacitor multiplying digital-to-analog converter) umfasst.
Ein Pipeline-Analog-Digital-Konverter (ADC), umfassend: einen Mehrstufen-Block, wobei jede Stufe einen ADC, um einen Stufen-Digitalausgang zu generieren, und einen multiplizierenden Digital-Analog-Konverter mit geschalteten Kondensatoren (SC MDAC), der mit dem Stufen-Digitalausgang gekoppelt ist, aufweist, wobei der SC MDAC einer ersten Stufe eine erste geschaltete Kondensatoreinheit umfasst, der SC MDAC einer zweiten Stufe eine zweite geschaltete Kondensatoreinheit umfasst, die ersten und zweiten geschalteten Kondensatoreinheiten mit den positiven und negativen Eingängen eines ersten Verstärkers und mit den positiven und negativen Eingängen eines zweiten Verstärkers verbindbar sind, wobei in einer ersten Phase die erste geschaltete Kondensatoreinheit mit den Verstärkern verbunden wird, wobei der positive Eingang des ersten Verstärkers mit dem positiven Eingang des zweiten Verstärkers gekoppelt ist und der negative Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers gekoppelt ist, und in einer zweiten Phase die zweite geschaltete Kondensatoreinheit mit den Verstärkern verbunden ist, wobei der positive Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers gekoppelt ist und der negative Eingang des ersten Verstärkers mit dem positiven Eingang des zweiten Verstärkers gekoppelt ist.
Pipeline ADC gemäß Anspruch 6, wobei: der erste Verstärker positive und negative Ausgänge hat, der zweite Verstärker positive und negative Ausgänge hat, in der ersten Phase der positive Ausgang des ersten Verstärkers mit dem positiven Ausgang des zweiten Verstärkers gekoppelt ist, und der negative Ausgang des ersten Verstärkers mit dem negativen Ausgang des zweiten Verstärkers gekoppelt ist, und in der zweiten Phase der positive Ausgang des ersten Verstärkers mit dem negativen Ausgang des zweiten Verstärkers gekoppelt ist und der negative Ausgang des ersten Verstärkers mit dem positiven Ausgang des zweiten Verstärkers gekoppelt ist.
Pipeline ADC gemäß Anspruch 6, wobei: die erste geschaltete Kondensatoreinheit erste und zweite Ausgänge hat, wobei die ersten und zweiten Ausgänge mit den Eingängen der Verstärker über erste Schalter verbindbar sind, die zweite geschaltete Kondensatoreinheit erste und zweite Ausgänge hat, wobei die ersten und zweiten Ausgänge mit den Eingängen der Verstärker über zweite Schalter verbindbar sind, wobei in der ersten Phase der erste Ausgang der ersten geschalteten Kondensatoreinheit mit den positiven Eingängen der Verstärker gekoppelt ist und der zweite Ausgang der ersten geschalteten Kondensatoreinheit mit den negativen Eingängen der Verstärker über geschlossene erste Schalter gekoppelt ist, und in der zweiten Phase der erste Ausgang der zweiten geschalteten Kondensatoreinheit mit dem positiven Eingang des ersten Verstärkers und mit dem negativen Eingang des zweiten Verstärkers gekoppelt ist und der zweite Ausgang der zweiten geschalteten Kondensatoreinheit mit dem negativen Eingang des ersten Verstärkers und mit dem positiven Eingang des zweiten Verstärkers über geschlossene zweite Schalter gekoppelt ist.
Ein Schaltkreis, der umfasst: zwei multiplizierende Digital-Analog-Konverter (MDACs), die sich zwei Verstärker, jeder mit positiven und negativen Eingängen, teilen, wobei in einer ersten Phase beide Verstärker gekoppelt sind, um Teil des ersten MDAC zu sein, in einer zweiten Phase beide Verstärker gekoppelt sind, um Teil des zweiten MDAC zu sein, und in der zweiten Phase die Kopplung der Eingänge einer der Verstärker mit Bezug auf die Kopplung der Eingänge des Verstärkers in der ersten Phase kommutiert ist.
Schaltkreis gemäß Anspruch 9, wobei: die beiden Verstärker beide positive und negative Ausgänge haben, wobei in der ersten Phase die positiven Ausgänge und die negativen Ausgänge der Verstärker jeweils gekoppelt sind, und in der zweiten Phase die Ausgänge des besagten Verstärkers mit kommutierten Eingängen kommutiert sind.
Ein Verfahren für gemeinsam benutzte Verstärker in einer Schaltung, wobei die Schaltung umfasst: einen ersten Verstärker mit positiven und negativen Eingängen, einen zweiten Verstärker mit positiven und negativen Eingängen, eine erste Einheit, die mit den positiven und negativen Eingängen der Verstärker verbindbar ist, eine zweite Einheit, die mit den positiven und negativen Eingängen der Verstärker verbindbar ist, wobei das Verfahren umfasst in einer ersten Phase das Verbinden der ersten Einheit mit den Verstärkern, wobei der positive Eingang des ersten Verstärkers mit dem positiven Eingang des zweiten Verstärkers gekoppelt wird und der negative Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers gekoppelt wird, und in einer zweiten Phase das Verbinden der zweiten Einheit mit den Verstärkern, wobei der positive Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers gekoppelt wird und der negative Eingang des ersten Verstär kers mit dem positiven Eingang des zweiten Verstärkers gekoppelt wird.
Verfahren gemäß Anspruch 11, wobei: der erste Verstärker positive und negative Ausgänge hat, der zweite Verstärker positive und negative Ausgänge hat, und das Verfahren umfasst in der ersten Phase die Kopplung des positiven Ausgangs des ersten Verstärkers mit dem positiven Ausgang des zweiten Verstärkers und die Kopplung des negativen Ausgangs des ersten Verstärkers mit dem negativen Ausgang des zweiten Verstärkers, und in der zweiten Phase die Kopplung des positiven Ausgangs des ersten Verstärkers mit dem negativen Ausgang des zweiten Verstärkers und die Kopplung des negativen Ausgangs des ersten Verstärkers mit dem positiven Ausgang des zweiten Verstärkers.
Verfahren gemäß Anspruch 11, wobei die erste Einheit erste und zweite Ausgänge hat, die ersten und zweiten Ausgänge mit den positiven und negativen Eingängen der Verstärker über erste Schalter verbindbar sind, die zweite Einheit erste und zweite Ausgänge hat, die ersten und zweiten Ausgänge mit den positiven und negativen Eingängen der Verstärker über zweite Schalter verbindbar sind, wobei das Verfahren umfasst in der ersten Phase das Schließen erster Schalter, um den ersten Ausgang der ersten Einheit mit den positiven Eingängen der Verstärker zu koppeln und um den zweiten Ausgang der ersten Einheit mit den negativen Eingängen der Verstärker zu koppeln, und in der zweiten Phase das Schließen zweiter Schalter, um den ersten Ausgang der zweiten Einheit mit dem positiven Eingang des ersten Verstärkers und mit dem negativen Eingang des zweiten Verstärkers zu koppeln, und den zweiten Ausgang der zweiten Einheit mit dem negativen Eingang des ersten Verstär kers und mit dem positiven Eingang des zweiten Verstärkers zu koppeln.
Verfahren gemäß Anspruch 11, wobei: die erste Einheit eine geschaltete Kondensatoreinheit eines ersten Sc MDAC (switched capacitor multiplying digital-to-analog converter) repräsentiert.
Verfahren gemäß Anspruch 11, wobei: die zweite Einheit eine geschaltete Kondensatoreinheit eines zweiten SC MDAC (switched capacitor multiplying digital-to-analog converter) repräsentiert.
Ein Verfahren zur Analog-Digital-Konvertierung eines Analogsignals in einem Pipeline-Analog-Digital-Konverter (ADC), wobei der Pipeline-ADC umfasst: einen Mehrstufenblock, wobei jede Stufe einen ADC, um einen Stufen-Digitalausgang zu generieren, und einen SC MDAC (switched capacitor multiplying digital-to-analog converter), der mit dem Stufen-Digitalausgang gekoppelt ist, aufweist, wobei der SC MDAC einer ersten Stufe eine erste geschaltete Kondensatoreinheit umfasst, der SC MDAC einer zweiten Stufe eine zweite geschaltete Kondensatoreinheit umfasst, die ersten und zweiten geschalteten Kondensatoreinheiten mit positiven und negativen Eingängen eines ersten Verstärkers und mit positiven und negativen Eingängen eines zweiten Verstärkers verbindbar sind, wobei in einer ersten Phase die erste geschaltete Kondensatoreinheit mit den Verstärkern verbunden wird, wobei der positive Eingang des ersten Verstärkers mit dem positiven Eingang des zweiten Verstärkers gekoppelt wird und der negative Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers gekoppelt wird, und in einer zweiten Phase die zweite geschaltete Kondensatoreinheit mit den Verstärkern verbunden wird, wobei der po sitive Eingang des ersten Verstärkers mit dem negativen Eingang des zweiten Verstärkers gekoppelt wird und der negative Eingang des ersten Verstärkers mit dem positiven Eingang des zweiten Verstärkers gekoppelt wird.
Verfahren gemäß Anspruch 16, wobei: der erste Verstärker positive und negative Ausgänge hat, der zweite Verstärker positive und negative Ausgänge hat, und das Verfahren umfasst in der ersten Phase die Kopplung des positiven Ausgangs des ersten Verstärkers mit dem positiven Ausgang des zweiten Verstärkers, und die Kopplung des negativen Ausgangs des ersten Verstärkers mit dem negativen Ausgang des zweiten Verstärkers, und in der zweiten Phase die Kopplung des positiven Ausgangs des ersten Verstärkers mit dem negativen Ausgang des zweiten Verstärkers und die Kopplung des negativen Ausgangs des ersten Verstärkers mit dem positiven Ausgang des zweiten Verstärkers.
Ein Verfahren zur Analog-Digital-Konvertierung eines Analogsignals in einem Pipeline-Analog-Digital-Konverter (ADC), wobei der Pipeline-ADC zwei multiplizierende Digital-Analog-Konverter (MDACs) umfasst, die zwei Verstärker, jeder mit positiven und negativen Eingängen, gemeinsam nutzen, wobei das Verfahren umfasst: in einer ersten Phase die Kopplung beider Verstärker, um Teil des ersten MDAC zu sein, in einer zweiten Phase die Kopplung beider Verstärker, um Teil des zweiten MDAC zu sein, und die Kommutierung der Kopplung der Eingänge von einem der Verstärker bezogen auf die Kopplung der Eingänge des Verstärkers in der ersten Phase.